JP2017142718A - 電子制御装置およびコード生成プログラム - Google Patents
電子制御装置およびコード生成プログラム Download PDFInfo
- Publication number
- JP2017142718A JP2017142718A JP2016024646A JP2016024646A JP2017142718A JP 2017142718 A JP2017142718 A JP 2017142718A JP 2016024646 A JP2016024646 A JP 2016024646A JP 2016024646 A JP2016024646 A JP 2016024646A JP 2017142718 A JP2017142718 A JP 2017142718A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- load
- electronic control
- control device
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000002347 injection Methods 0.000 description 29
- 239000007924 injection Substances 0.000 description 29
- 238000009499 grossing Methods 0.000 description 18
- 239000000470 constituent Substances 0.000 description 8
- 238000002485 combustion reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】電子制御装置は、記憶部と、処理部と、を備えている。記憶部には、制御処理を表す複数の処理ブロック200、202、210〜214、220を備える処理モデルに基づいてコード生成装置によりソースコードが生成されたプログラムが記憶されている。処理部は、記憶部に記憶されているプログラムを実行する。記憶部に記憶されているプログラムにおいて処理ブロックに対応する処理の実行順序は、処理ブロックの処理負荷が小さい順番に設定されている。
【選択図】図3
Description
本開示の一局面は、コード生成装置により処理モデルに基づいてソースコードが生成されるプログラムを実行する電子制御装置の処理負荷を極力低減する技術を提供することを目的とする。
記憶部には、制御処理を表す複数の処理ブロック(200、202、210〜214、220)を備える処理モデルに基づいてコード生成装置(20)によりソースコードが生成されたプログラムが記憶されている。処理部は、記憶部に記憶されているプログラムを実行する。記憶部に記憶されているプログラムにおいて処理ブロックに対応する処理の実行順序は、処理ブロックの処理負荷の小さい順番に設定されている。
負荷設定ステップは、処理モデル(100)が備える制御処理を表す複数の処理ブロック(200、202、210〜214、220)毎に処理負荷を設定する。コード生成ステップは、負荷設定ステップが設定する処理負荷の小さい順番に、処理ブロックを実行するソースコードを生成する。
[1.構成]
図1に示す電子制御装置10は、例えば、駆動源として少なくとも内燃機関を使用する車両に搭載され、燃料噴射を制御するものである。以下、電子制御装置10をECU10ともいう。ECU10は、CPUと、RAM、ROM、フラッシュメモリ等の半導体メモリとを備えるマイクロコンピュータを搭載している。尚、ECU10を構成するマイクロコンピュータの数は一つでも複数でもよい。ECU10は、処理部12と記憶部14とを備えている。
図3の処理モデル100に基づいてコード生成装置20がソースコードを生成するコード生成処理について、図4のフローチャートに基づいて説明する。
ここで、AND102の出力は、AND102の入力であるOR108またはNOT110の一方の出力がOFFであれば、他方の出力がONであってもOFFになる。
OR104、106の出力についても、OR104、106の入力となっている処理ブロックのいずれか一方の出力がONであれば他方がOFFであってもONになる。
[3.効果]
以上説明した上記実施形態では、以下の効果を得ることができる。
(4)処理負荷に応じた実行順序でソースコードが生成されると、ソースコードを読んでも処理の内容および処理の流れを理解しにくくなることがある。そこで、ECUの処理負荷が問題とならないプログラムであれば、処理ブロックの処理負荷の算出、ならびに処理ブロックの処理負荷に応じた実行順序の設定をコード生成装置20が実行しなくてもよいことを選択できる。これにより、ソースコードの処理内容を理解しやすくなる。
(1)上記実施形態では、処理負荷に応じて処理ブロックの実行順序を設定したソースコードを生成するか否かを選択した。これに対し、処理負荷に応じて処理ブロックの実行順序を設定したソースコードを無条件に生成してもよい。
Claims (8)
- 制御処理を表す複数の処理ブロック(200、202、210〜214、220)を備える処理モデル(100)に基づいてコード生成装置(20)によりソースコードが生成されたプログラムが記憶されている記憶部(14)と、
前記記憶部に記憶されている前記プログラムを実行する処理部(12)と、
を備え、
前記プログラムにおいて前記処理ブロックに対応する処理の実行順序は、前記処理ブロックの処理負荷が小さい順番に設定されている、
電子制御装置(10)。 - 請求項1に記載の電子制御装置において、
前記処理モデルにおいて常時実行される前記処理ブロック(200、202)に対応する処理の前記プログラムにおける実行順序は、処理負荷の大きさに関係なく前記処理モデルにおける実行順序になっている、
電子制御装置。 - 請求項1または2に記載の電子制御装置において、
前記プログラムは、複数の前記処理ブロックの出力を論理演算するときに処理負荷の小さい前記処理ブロックの出力により論理演算の出力が決定される場合、処理負荷の大きい前記処理ブロックに対応する処理を実行しない構成になっている、
電子制御装置。 - 請求項1から3のいずれか一項に記載の電子制御装置において、
前記プログラムは、処理負荷の大小が混在している複数の前記処理ブロックの出力を論理演算するときに処理負荷の小さい前記処理ブロックの出力により論理演算の出力が決定されない場合、処理負荷の大きい前記処理ブロックに対応する処理を実行する構成になっている、
電子制御装置。 - 請求項1から4のいずれか一項に記載の電子制御装置において、
前記プログラムは、複数の前記処理ブロックの出力を論理演算する場合、論理演算に出力が入力される前記処理ブロック毎に設定された処理負荷の重みにより前記処理ブロックに対応する処理の実行順序が決定された構成になっている、
電子制御装置。 - 請求項1から5のいずれか一項に記載の電子制御装置において、
前記処理負荷は、前記処理ブロックによる処理が終了するまでに要する処理時間の合計を表している、
電子制御装置。 - 処理モデル(100)が備える制御処理を表す複数の処理ブロック(200、202、210〜214、220)毎に処理負荷を設定する負荷設定ステップ(S404、S406)と、
前記負荷設定ステップが設定する処理負荷の小さい順番に前記処理ブロックの実行順序を設定してソースコードを生成するコード生成ステップ(S408、S412)と、
をコンピュータに実行させるコード生成プログラム(30)。 - 請求項7に記載のコード生成プログラムにおいて、
入力される指示に応じて、処理負荷に基づく前記ソースコードの生成を実行するか否かを選択する選択ステップ(S400)をさらにコンピュータに実行させ、
前記選択ステップにおいて前記処理負荷に基づく前記ソースコードの生成を実行しないことが選択されると、
前記負荷設定ステップを実行せず、
前記コード生成ステップは、前記処理モデルにおける実行順序に基づいて前記ソースコードを生成する、
コード生成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016024646A JP6528697B2 (ja) | 2016-02-12 | 2016-02-12 | 電子制御装置およびコード生成プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016024646A JP6528697B2 (ja) | 2016-02-12 | 2016-02-12 | 電子制御装置およびコード生成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017142718A true JP2017142718A (ja) | 2017-08-17 |
JP6528697B2 JP6528697B2 (ja) | 2019-06-12 |
Family
ID=59629187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016024646A Active JP6528697B2 (ja) | 2016-02-12 | 2016-02-12 | 電子制御装置およびコード生成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6528697B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736706A (ja) * | 1993-07-19 | 1995-02-07 | Matsushita Electric Ind Co Ltd | 最適化コンパイラ |
JP2001184204A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | モジュール実行順序決定方法、電子システム及びそのための媒体 |
JP2014067144A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア |
-
2016
- 2016-02-12 JP JP2016024646A patent/JP6528697B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736706A (ja) * | 1993-07-19 | 1995-02-07 | Matsushita Electric Ind Co Ltd | 最適化コンパイラ |
JP2001184204A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | モジュール実行順序決定方法、電子システム及びそのための媒体 |
JP2014067144A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア |
Also Published As
Publication number | Publication date |
---|---|
JP6528697B2 (ja) | 2019-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11853760B2 (en) | Model conversion method, device, computer equipment, and storage medium | |
JP6244759B2 (ja) | セキュアブート方法、半導体装置、及び、セキュアブートプログラム | |
JP6309690B2 (ja) | アクセル応答方法、装置、プログラムおよび記録媒体 | |
JP2006331408A (ja) | 読み出し性能を向上させることができるメモリカード | |
JPWO2012105593A1 (ja) | データフローグラフ処理装置、データフローグラフ処理方法およびデータフローグラフ処理プログラム | |
US8768680B2 (en) | Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores | |
JP2022161264A5 (ja) | ||
JP2009294846A (ja) | テストケース生成装置、テストケース生成プログラム、およびテストケース生成方法 | |
JP6413922B2 (ja) | ソフトウェア分割方法、ソフトウェア分割装置および車載装置 | |
JP2017142718A (ja) | 電子制御装置およびコード生成プログラム | |
JP6519515B2 (ja) | マイクロコンピュータ | |
TW202121116A (zh) | 晶片工作頻率的設置方法和裝置、電子設備及記錄媒體 | |
US20220300316A1 (en) | Verification system, verification method, and recording medium | |
JP2011139166A5 (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP6993939B2 (ja) | フィラー充填未架橋高分子モデルを生成する方法、システム及びプログラム | |
JP5978873B2 (ja) | 電子制御装置 | |
JP5880451B2 (ja) | 解析エンジン制御装置 | |
JP2016206817A (ja) | 電子制御装置 | |
JP7226064B2 (ja) | 電子制御装置 | |
JPWO2020261365A5 (ja) | 半導体装置、制御フロー検査方法、制御フロー検査プログラム及び電子機器 | |
JP2014063350A (ja) | 自動車用電子制御装置 | |
JP6737960B2 (ja) | モデル計算ユニット、及び、多層パーセプトロンモデルを計算するための制御装置 | |
JP2014067144A (ja) | 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア | |
JP3594778B2 (ja) | 割り込み制御装置 | |
CN105599771A (zh) | 用于内燃机用的力矩计算的控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190429 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6528697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |