JP2017142718A - 電子制御装置およびコード生成プログラム - Google Patents

電子制御装置およびコード生成プログラム Download PDF

Info

Publication number
JP2017142718A
JP2017142718A JP2016024646A JP2016024646A JP2017142718A JP 2017142718 A JP2017142718 A JP 2017142718A JP 2016024646 A JP2016024646 A JP 2016024646A JP 2016024646 A JP2016024646 A JP 2016024646A JP 2017142718 A JP2017142718 A JP 2017142718A
Authority
JP
Japan
Prior art keywords
processing
load
electronic control
control device
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016024646A
Other languages
English (en)
Other versions
JP6528697B2 (ja
Inventor
森 大樹
Daiki Mori
大樹 森
直樹 佐田
Naoki Sada
直樹 佐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016024646A priority Critical patent/JP6528697B2/ja
Publication of JP2017142718A publication Critical patent/JP2017142718A/ja
Application granted granted Critical
Publication of JP6528697B2 publication Critical patent/JP6528697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】コード生成装置により処理モデルに基づいてソースコードが生成されるプログラムを実行する電子制御装置の処理負荷を極力低減する技術を提供する。
【解決手段】電子制御装置は、記憶部と、処理部と、を備えている。記憶部には、制御処理を表す複数の処理ブロック200、202、210〜214、220を備える処理モデルに基づいてコード生成装置によりソースコードが生成されたプログラムが記憶されている。処理部は、記憶部に記憶されているプログラムを実行する。記憶部に記憶されているプログラムにおいて処理ブロックに対応する処理の実行順序は、処理ブロックの処理負荷が小さい順番に設定されている。
【選択図】図3

Description

本開示は、制御処理を表す処理モデルに基づいてコード生成装置によりソースコードが生成されたプログラムを搭載する電子制御装置と、処理モデルに基づいてソースコードを生成するコード生成プログラムとに関する。
制御処理を表す処理モデルに基づいてソースコードを生成する開発環境として、例えばMatlabが知られている。Matlabの開発環境において、開発者は、Simulinkを用いて処理モデルを記述する。MatlabとSimulinkとは登録商標である。
Simulinkにおいて処理モデルは、各種の演算やファイルからのデータの読み出し等を行う機能単位である処理ブロックや、処理ブロック間のデータの入出力を示す結線等の組み合わせとして記述される。
処理モデルに基づいて生成されたソースコードを実行形式にしたプログラムは、電子制御装置に搭載されて実行される。このような電子制御装置として、例えば車両に搭載されてエンジンを制御するものには、エンジン制御の複雑化にともない処理負荷が増加する傾向がある。そこで、電子制御装置の処理負荷を極力低減することが求められている。処理負荷は、例えば、処理が終了するまでに要する処理時間の合計を表している。
特許文献1に記載の技術によると、処理モデルに基づいてソースコードを生成する場合、変数のデータ形式を変更することで、ソースコードを実行形式にしたプログラムを搭載する電子制御装置の記憶容量を低減しようとしている。そして、変数の記憶容量を低減することで、プログラムを実行する電子制御装置の処理負荷を低減しようとしている。
特開2012−185542号公報
プログラムを実行し、複数の処理の結果から一つの出力が決定される場合、複数の処理のうち一つの処理の結果によって出力が決定されることがある。この場合、複数の処理のうち、出力を決定する一つの処理以外の他の処理の実行を省略することができる。処理の実行を省略できる処理の負荷が大きい場合、この処理を実行すると電子制御装置の処理負荷が増加する。
特許文献1に記載の技術も含め、コード生成装置が処理モデルに基づいてソースコードを生成する場合、実行を省略できる処理の扱いは考慮されていなかった。
本開示の一局面は、コード生成装置により処理モデルに基づいてソースコードが生成されるプログラムを実行する電子制御装置の処理負荷を極力低減する技術を提供することを目的とする。
本開示の一態様は、記憶部(14)と、処理部(12)と、を備えている。
記憶部には、制御処理を表す複数の処理ブロック(200、202、210〜214、220)を備える処理モデルに基づいてコード生成装置(20)によりソースコードが生成されたプログラムが記憶されている。処理部は、記憶部に記憶されているプログラムを実行する。記憶部に記憶されているプログラムにおいて処理ブロックに対応する処理の実行順序は、処理ブロックの処理負荷の小さい順番に設定されている。
この構成によれば、プログラムを実行するときに、処理負荷の小さい処理を処理負荷の大きい処理よりも先に実行する実行順序になっているので、処理負荷の小さい処理の結果によっては、処理負荷の大きい処理の実行を省略できることもある。これにより、プログラムを実行する電子制御装置の処理負荷を低減できる。
本開示の他の一態様は、負荷設定ステップ(S404、S406)と、コード生成ステップ(S408、S412)と、を備えている。
負荷設定ステップは、処理モデル(100)が備える制御処理を表す複数の処理ブロック(200、202、210〜214、220)毎に処理負荷を設定する。コード生成ステップは、負荷設定ステップが設定する処理負荷の小さい順番に、処理ブロックを実行するソースコードを生成する。
この構成によれば、生成されたソースコードを実行形式にしたプログラムを電子制御装置が実行するときに、処理負荷の小さい処理を処理負荷の大きい処理よりも先に実行する実行順序になっている。処理負荷の小さい処理の結果によっては、処理負荷の大きい処理の実行を省略できる場合もあるので、プログラムを実行する電子制御装置の処理負荷を低減できる。
尚、この欄および特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
本実施形態による電子制御装置を示すブロック図。 コード生成装置を示すブロック図。 ソースコードを生成するための処理モデルを示すブロック図。 コード生成処理を示すフローチャート。 コード生成装置が生成するソースコードを示すプログラムリスト。
以下、本発明が適用された実施形態を図に基づいて説明する。
[1.構成]
図1に示す電子制御装置10は、例えば、駆動源として少なくとも内燃機関を使用する車両に搭載され、燃料噴射を制御するものである。以下、電子制御装置10をECU10ともいう。ECU10は、CPUと、RAM、ROM、フラッシュメモリ等の半導体メモリとを備えるマイクロコンピュータを搭載している。尚、ECU10を構成するマイクロコンピュータの数は一つでも複数でもよい。ECU10は、処理部12と記憶部14とを備えている。
ECU10の各機能は、処理部12に対応するCPUが記憶部14に対応するROMまたはフラッシュメモリ等の非遷移的実体的記録媒体に記憶されているプログラムを実行することにより実現される。このプログラムが実行されることにより、プログラムに対応する方法が実行される。
記憶部14に記憶されているプログラムは、図2に示すコード生成装置20が生成したソースコードを実行形式にしたものである。コード生成装置20は、例えば、CPU、ならびに、RAM、ROM、フラッシュメモリ等の半導体メモリとハードディスクとなどの記憶部を備えるパーソナルコンピュータにより実現される。
コード生成装置20の記憶部には、コード生成プログラム30が記憶され、処理モデル100が設定されている。コード生成プログラム30は、処理モデル100に基づいてソースコードを生成する。
処理モデル100は、例えば、内燃機関の各気筒に設置された燃料噴射弁の噴射量を増減する場合、噴射量を徐々に増減することにより出力トルクの急激な変動を避ける噴射量なまし処理の実行を制御するモデルである。
図3に示す処理モデル100において、AND102、OR104〜108、NOT110は論理演算を行う論理演算子である。スイッチ112は、AND102の出力がONの場合、OFF値120を選択し、AND102の出力がOFFの場合、OR104の出力を選択する。スイッチ112が選択した値が噴射量なましフラグ122に設定される。
噴射量なまし処理は、アイドル運転時において気筒間の噴射ばらつきがエンジン回転数の変動量から検出されるか、アクセルペダルの急激な操作が検出されることにより噴射量なまし開始条件が成立すると、実行される。噴射量なまし処理では、指令噴射量を目標噴射量に急激に変化させるのではなく、指令噴射量を徐々に増減して目標噴射量まで変化させる。これにより、内燃機関の出力トルクの急激な変動を抑制する。
噴射量なまし処理が開始され噴射量なましフラグ122がONになると、内燃機関の出力トルクが目標トルクに収束するか、噴射量なまし処理の終了条件が成立するまでAND102の出力はOFFであるから、スイッチ112はOR104の出力を選択する。したがって、噴射量なましフラグ122はON状態を維持する。噴射量なまし開始フラグ124がONになると、噴射量なまし処理が開始される。
気筒間の噴射ばらつきがなく、内燃機関の出力トルクが目標トルクに収束するか、噴射量なまし処理の終了条件が成立すると、AND102の出力はONになる。これにより、スイッチ112がOFF値120を選択し、噴射量なましフラグ122がOFFになるので、噴射量なまし処理は終了する。
[2.処理]
図3の処理モデル100に基づいてコード生成装置20がソースコードを生成するコード生成処理について、図4のフローチャートに基づいて説明する。
図4のS400においてコード生成装置20は、処理モデル100において、処理負荷に応じて処理ブロックの実行順序を設定してソースコードを生成するS404〜S412の処理を実行するか否かを判定する。S400の判定は、例えばコード生成プログラムを実行するパーソナルコンピュータの画面上で選択ボタン等から入力される指示に応じて行われる。
尚、処理ブロックの処理負荷は、例えば、処理ブロックに基づいて生成したソースコードを実行形式にしたときに処理ブロックに対応する処理を実行するために要するクロック数、あるいは、演算子の数とサブブロックも含めたブロック数と処理ブロックを実行形式にしたときのROM容量との少なくとも一つで表される。
クロック数は、処理ブロックによる処理が終了するまでに要する処理時間の合計を表している。演算子の数とサブブロックも含めたブロック数と処理ブロックを実行形式にしたときのROM容量との少なくとも一つは、処理ブロックに対応する処理を実行するために要する処理量を表している。
S400の判定がNoの場合、S402においてコード生成装置20は、処理負荷に応じて処理ブロックの実行順序を設定せず、処理モデル100に基づいてソースコードを生成する通常のソースコード生成処理を実行する。
S400の判定がYesの場合、S404においてコード生成装置20は、他の処理ブロックの処理結果に関わらず処理が無条件に常時実行される処理ブロックを抽出し、その処理負荷を0に設定する。処理負荷が0に設定された処理ブロックは、後述する処理負荷の大小に応じて実行順序を設定する対象から除外される。
例えば、図3において、AND102の出力に基づいてスイッチ112が選択する値を噴射量なましフラグ122に設定する処理ブロック200は常時実行される。さらに、OR104の出力を噴射量なまし開始フラグ124に設定する処理ブロック202も常時実行される。したがって、無条件に常時実行される処理ブロック200、202の処理負荷は0に設定される。
S406においてコード生成装置20は、論理演算子であるAND102、OR104〜108、NOT110のうち複数の処理ブロックの出力を入力とする論理演算子の入力になっている処理ブロックの処理負荷を算出する。該当する論理演算子は、AND102、OR104〜108である。
例えば、AND102の場合、処理ブロック210の出力と処理ブロック220の出力とが入力となる。処理ブロック210は、OR108と、噴射量なまし終了条件の判定処理と、収束判定処理とからなる。処理ブロック220はNOT110からなる。
したがって、AND102について、処理ブロック210の処理負荷と、処理ブロック220の処理負荷とを算出する。例えば、処理ブロック220の処理負荷を2として算出すると、処理ブロック210の処理負荷を20として算出する。
さらに、処理ブロック210内のOR108の場合、噴射量なまし終了条件の判定処理からなる処理ブロック212と、収束判定処理からなる処理ブロック214とが入力となる。したがって、OR108について、処理ブロック212の処理負荷と、処理ブロック214の処理負荷とを算出する。
また、OR104、106の入力である処理ブロックについても、それぞれ処理負荷を算出する。
ここで、AND102の出力は、AND102の入力であるOR108またはNOT110の一方の出力がOFFであれば、他方の出力がONであってもOFFになる。
また、OR108の出力は、処理ブロック212または処理ブロック214のいずれか一方の出力がONであれば他方がOFFであってもONになる。
OR104、106の出力についても、OR104、106の入力となっている処理ブロックのいずれか一方の出力がONであれば他方がOFFであってもONになる。
つまり、AND102、OR104〜108の出力は、入力となっているいずれかの処理ブロックの処理結果である出力によって決定されることがある。したがって、入力となっているいずれかの処理ブロックの出力によっては、他の処理ブロックを実行する必要がなくなる可能性がある。
この場合、処理負荷の小さい処理ブロックを処理負荷の大きい処理ブロックよりも先に実行し、処理負荷の大きい処理ブロックの実行を省略できれば、生成されるプログラムを実行するECU10の処理負荷を低減できる。
そこで、S408においてコード生成装置20は、論理演算子の入力となる複数の処理ブロックについて、処理負荷の大小が混在している場合、S406で算出した処理負荷の小さい処理ブロックから先に実行するように、処理ブロックの実行順序を設定する。処理負荷が同じか、処理負荷の差が所定値以下であれば、処理順序を設定せず、いずれの処理ブロックを先に実行してもよい。
例えば、AND102についてコード生成装置20は、図5に示すように、まずAND102の出力を仮にOFFに設定してから、AND102の入力である処理ブロック210、220のうち、処理負荷の小さい処理ブロック220を先に実行する順序にする。処理ブロック220の実行結果がOFFであれば、処理ブロック210を実行する必要がない。
処理ブロック220の実行結果がONであれば、そのときに処理ブロック210を実行する。処理ブロック210の実行結果がONであれば、AND102の出力はONになる。
尚、処理負荷が0に設定された処理ブロック200、202は、処理負荷に応じて実行順序を設定する対象にならず、処理負荷の大きさに関係なく処理モデル100における実行順序が設定される。
S410の判定がYesであり、複数の処理ブロックの出力を入力とするすべての論理演算子についてS406、S408の処理が終了すると、S412においてコード生成装置20は、S408で設定した実行順序にしたってソースコードを生成する。
そして、コード生成装置20が処理モデル100に基づいて生成したソースコードを実行形式にしたプログラムが、ECU10の記憶部14に記憶される。
[3.効果]
以上説明した上記実施形態では、以下の効果を得ることができる。
(1)コード生成装置20は、論理演算子が複数の処理ブロックの出力を入力とする場合、処理負荷の小さい処理ブロックを処理負荷の大きい処理ブロックよりも先に実行する実行順序となるように、処理モデル100に基づいてソースコードを生成する。
これにより、先に実行する処理負荷の小さい処理ブロックの出力により論理演算子の出力が決定される場合、処理負荷の大きい処理ブロックを実行しないソースコードを生成できる。したがって、ソースコードを実行形式にしたプログラムをECU10が実行する場合、処理負荷を低減できる。
(2)先に実行する処理負荷の小さい処理ブロックの出力により論理演算子の出力が決定されない場合、処理負荷の大きい処理ブロックを実行するので、論理演算子から正しい演算結果を出力できる。
(3)常時実行する処理ブロックの処理負荷を算出せず0に設定するので、コード生成装置20の処理負荷を低減できる。
(4)処理負荷に応じた実行順序でソースコードが生成されると、ソースコードを読んでも処理の内容および処理の流れを理解しにくくなることがある。そこで、ECUの処理負荷が問題とならないプログラムであれば、処理ブロックの処理負荷の算出、ならびに処理ブロックの処理負荷に応じた実行順序の設定をコード生成装置20が実行しなくてもよいことを選択できる。これにより、ソースコードの処理内容を理解しやすくなる。
以上説明した上記実施形態において、S400が選択ステップとしての処理に対応し、S404、S406が負荷設定ステップとしての処理に対応し、S408、S412がコード生成ステップとしての処理に対応する。
[4.他の実施形態]
(1)上記実施形態では、処理負荷に応じて処理ブロックの実行順序を設定したソースコードを生成するか否かを選択した。これに対し、処理負荷に応じて処理ブロックの実行順序を設定したソースコードを無条件に生成してもよい。
(2)上記実施形態では、電子制御装置として車両に搭載される内燃機関の燃料噴射を制御するECU10が実行するプログラムを、コード生成装置20が生成するソースコードから生成した。これ以外にも、どのような用途に使用される電子制御装置が実行するプログラムを、コード生成装置20が生成するソースコードから生成してもよい。
(3)上記実施形態における一つの構成要素が有する複数の機能を複数の構成要素によって実現したり、一つの構成要素が有する一つの機能を複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を一つの構成要素によって実現したり、複数の構成要素が有する一つの機能を一つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加または置換してもよい。尚、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。
(4)上述した電子制御装置の他、当該電子制御装置としてコンピュータを機能させるための電子制御プログラム、この電子制御プログラムを記録した記録媒体、電子制御方法など、種々の形態で本発明を実現することもできる。
また、上述したコード生成装置およびコード生成プログラムの他、このコード生成プログラムを記録した記録媒体、コード生成方法など、種々の形態で本発明を実現することもできる。
10:ECU(電子制御装置)、12:処理部、14:記憶部、20:コード生成装置、30:コード生成プログラム、100:処理モデル、102:AND(論理演算子)、104〜108:OR(論理演算子)、110:NOT(論理演算子)、200、202、210〜214、220:処理ブロック

Claims (8)

  1. 制御処理を表す複数の処理ブロック(200、202、210〜214、220)を備える処理モデル(100)に基づいてコード生成装置(20)によりソースコードが生成されたプログラムが記憶されている記憶部(14)と、
    前記記憶部に記憶されている前記プログラムを実行する処理部(12)と、
    を備え、
    前記プログラムにおいて前記処理ブロックに対応する処理の実行順序は、前記処理ブロックの処理負荷が小さい順番に設定されている、
    電子制御装置(10)。
  2. 請求項1に記載の電子制御装置において、
    前記処理モデルにおいて常時実行される前記処理ブロック(200、202)に対応する処理の前記プログラムにおける実行順序は、処理負荷の大きさに関係なく前記処理モデルにおける実行順序になっている、
    電子制御装置。
  3. 請求項1または2に記載の電子制御装置において、
    前記プログラムは、複数の前記処理ブロックの出力を論理演算するときに処理負荷の小さい前記処理ブロックの出力により論理演算の出力が決定される場合、処理負荷の大きい前記処理ブロックに対応する処理を実行しない構成になっている、
    電子制御装置。
  4. 請求項1から3のいずれか一項に記載の電子制御装置において、
    前記プログラムは、処理負荷の大小が混在している複数の前記処理ブロックの出力を論理演算するときに処理負荷の小さい前記処理ブロックの出力により論理演算の出力が決定されない場合、処理負荷の大きい前記処理ブロックに対応する処理を実行する構成になっている、
    電子制御装置。
  5. 請求項1から4のいずれか一項に記載の電子制御装置において、
    前記プログラムは、複数の前記処理ブロックの出力を論理演算する場合、論理演算に出力が入力される前記処理ブロック毎に設定された処理負荷の重みにより前記処理ブロックに対応する処理の実行順序が決定された構成になっている、
    電子制御装置。
  6. 請求項1から5のいずれか一項に記載の電子制御装置において、
    前記処理負荷は、前記処理ブロックによる処理が終了するまでに要する処理時間の合計を表している、
    電子制御装置。
  7. 処理モデル(100)が備える制御処理を表す複数の処理ブロック(200、202、210〜214、220)毎に処理負荷を設定する負荷設定ステップ(S404、S406)と、
    前記負荷設定ステップが設定する処理負荷の小さい順番に前記処理ブロックの実行順序を設定してソースコードを生成するコード生成ステップ(S408、S412)と、
    をコンピュータに実行させるコード生成プログラム(30)。
  8. 請求項7に記載のコード生成プログラムにおいて、
    入力される指示に応じて、処理負荷に基づく前記ソースコードの生成を実行するか否かを選択する選択ステップ(S400)をさらにコンピュータに実行させ、
    前記選択ステップにおいて前記処理負荷に基づく前記ソースコードの生成を実行しないことが選択されると、
    前記負荷設定ステップを実行せず、
    前記コード生成ステップは、前記処理モデルにおける実行順序に基づいて前記ソースコードを生成する、
    コード生成プログラム。
JP2016024646A 2016-02-12 2016-02-12 電子制御装置およびコード生成プログラム Active JP6528697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016024646A JP6528697B2 (ja) 2016-02-12 2016-02-12 電子制御装置およびコード生成プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016024646A JP6528697B2 (ja) 2016-02-12 2016-02-12 電子制御装置およびコード生成プログラム

Publications (2)

Publication Number Publication Date
JP2017142718A true JP2017142718A (ja) 2017-08-17
JP6528697B2 JP6528697B2 (ja) 2019-06-12

Family

ID=59629187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016024646A Active JP6528697B2 (ja) 2016-02-12 2016-02-12 電子制御装置およびコード生成プログラム

Country Status (1)

Country Link
JP (1) JP6528697B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736706A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 最適化コンパイラ
JP2001184204A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd モジュール実行順序決定方法、電子システム及びそのための媒体
JP2014067144A (ja) * 2012-09-25 2014-04-17 Denso Corp 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736706A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 最適化コンパイラ
JP2001184204A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd モジュール実行順序決定方法、電子システム及びそのための媒体
JP2014067144A (ja) * 2012-09-25 2014-04-17 Denso Corp 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア

Also Published As

Publication number Publication date
JP6528697B2 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
US11853760B2 (en) Model conversion method, device, computer equipment, and storage medium
JP6244759B2 (ja) セキュアブート方法、半導体装置、及び、セキュアブートプログラム
JP6309690B2 (ja) アクセル応答方法、装置、プログラムおよび記録媒体
JP2006331408A (ja) 読み出し性能を向上させることができるメモリカード
JPWO2012105593A1 (ja) データフローグラフ処理装置、データフローグラフ処理方法およびデータフローグラフ処理プログラム
US8768680B2 (en) Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores
JP2022161264A5 (ja)
JP2009294846A (ja) テストケース生成装置、テストケース生成プログラム、およびテストケース生成方法
JP6413922B2 (ja) ソフトウェア分割方法、ソフトウェア分割装置および車載装置
JP2017142718A (ja) 電子制御装置およびコード生成プログラム
JP6519515B2 (ja) マイクロコンピュータ
TW202121116A (zh) 晶片工作頻率的設置方法和裝置、電子設備及記錄媒體
US20220300316A1 (en) Verification system, verification method, and recording medium
JP2011139166A5 (ja) 画像処理装置及びその制御方法、並びにプログラム
JP6993939B2 (ja) フィラー充填未架橋高分子モデルを生成する方法、システム及びプログラム
JP5978873B2 (ja) 電子制御装置
JP5880451B2 (ja) 解析エンジン制御装置
JP2016206817A (ja) 電子制御装置
JP7226064B2 (ja) 電子制御装置
JPWO2020261365A5 (ja) 半導体装置、制御フロー検査方法、制御フロー検査プログラム及び電子機器
JP2014063350A (ja) 自動車用電子制御装置
JP6737960B2 (ja) モデル計算ユニット、及び、多層パーセプトロンモデルを計算するための制御装置
JP2014067144A (ja) 車両用ソフトウェア作成支援装置、車両用ソフトウェア変換装置、車両用ソフトウェア作成支援装置のプログラム、及び、組込みソフトウェア
JP3594778B2 (ja) 割り込み制御装置
CN105599771A (zh) 用于内燃机用的力矩计算的控制器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190429

R151 Written notification of patent or utility model registration

Ref document number: 6528697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250