JP2017139463A - Printed circuit board and package board including the same - Google Patents

Printed circuit board and package board including the same Download PDF

Info

Publication number
JP2017139463A
JP2017139463A JP2017017164A JP2017017164A JP2017139463A JP 2017139463 A JP2017139463 A JP 2017139463A JP 2017017164 A JP2017017164 A JP 2017017164A JP 2017017164 A JP2017017164 A JP 2017017164A JP 2017139463 A JP2017139463 A JP 2017139463A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
pattern
insulating layer
ground pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017017164A
Other languages
Japanese (ja)
Other versions
JP7031942B2 (en
Inventor
ユーン ミン−ヒー
Ming Hee Yoon
ユーン ミン−ヒー
リー ボン−イェオル
Bongyeol Lee
リー ボン−イェオル
フランシス サイネス
Francis Sainesu
フランシス サイネス
キム ユン−スー
Yun Soo Kim
キム ユン−スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017139463A publication Critical patent/JP2017139463A/en
Application granted granted Critical
Publication of JP7031942B2 publication Critical patent/JP7031942B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board.SOLUTION: The printed circuit board includes: a first insulating layer; a ground pattern formed on the first insulating layer and having holes formed therein; a signal pattern formed around the ground pattern; and a second insulating layer formed on the ground pattern and the signal pattern and filled in the holes.SELECTED DRAWING: Figure 3

Description

本発明は、プリント回路基板及びこれを含むパッケージ基板に関する。   The present invention relates to a printed circuit board and a package substrate including the same.

近年、モバイル機器等の電子機器等においては、高集積・多機能化を実現するためにチップを実装する技術が多様に発展している。
チップをプリント回路基板に実装するための様々なパッケージ技術が採用されており、プリント回路基板とチップとの接続方式としては、フリップチップボールグリッドアレイ（ｆｌｉｐ ｃｈｉｐ ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）方式、及びワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）方式等がある。 2. Description of the Related Art In recent years, in electronic devices such as mobile devices, various technologies for mounting chips have been developed in order to achieve high integration and multi-function.
Various package technologies for mounting a chip on a printed circuit board are adopted. As a connection method between the printed circuit board and the chip, a flip chip ball grid array method, wire bonding ( There is a wire bonding method.

フリップチップボールグリッドアレイ方式は、チップの下部に端子が形成され、バンプによりプリント回路基板と接続する方式である。
一方、ワイヤボンディング方式は、チップの上部に端子が形成され、ワイヤによりプリント回路基板と接続する方式である。 The flip chip ball grid array system is a system in which terminals are formed at the bottom of a chip and connected to a printed circuit board by bumps.
On the other hand, the wire bonding method is a method in which a terminal is formed on the top of a chip and is connected to a printed circuit board by a wire.

フリップチップボールグリッドアレイ方式は、バンプにより、プリント回路基板上に形成された回路パターンと直接接続するので、ワイヤにより迂迴的にプリント回路基板と接続する方式よりは信号伝達速度が速い。
したがって、フリップチップボールグリッドアレイ方式は、高性能な回路を実装するのに好適であり、ＨＩＧＨ Ｉ／Ｏ ｃｏｕｎｔを要求するパッケージに使用されることができる。 Since the flip chip ball grid array system is directly connected to the circuit pattern formed on the printed circuit board by the bumps, the signal transmission speed is faster than the system of connecting to the printed circuit board by the detour by the wire.
Therefore, the flip-chip ball grid array method is suitable for mounting a high-performance circuit and can be used for a package requiring a high I / O count.

韓国公開特許第２００６−００９４６６２号公報Korean Published Patent No. 2006-0094662

本発明の一側面に係るプリント回路基板は、グラウンドパターンが形成された領域及び信号パターンが形成された領域において銅の分布が互いに類似した分布となるように、グラウンドパターンにホールを形成する。   In the printed circuit board according to one aspect of the present invention, holes are formed in the ground pattern so that the copper distributions are similar to each other in the region where the ground pattern is formed and the region where the signal pattern is formed.

本発明の一実施例に係るパッケージ基板を概略的に示す断面図である。It is sectional drawing which shows schematically the package board | substrate which concerns on one Example of this invention. 電子素子実装下部領域を除いた領域における信号パターンの一部を示す図である。It is a figure which shows a part of signal pattern in the area | region except the electronic element mounting lower area | region. 本発明の一実施例に係るプリント回路基板の電子素子実装下部領域に形成されたグラウンドパターン及び信号パターンの一部を示す図である。It is a figure which shows a part of ground pattern and signal pattern which were formed in the electronic device mounting lower area | region of the printed circuit board based on one Example of this invention. 本発明の一実施例に係る開口部が形成された絶縁層の一部を示す図である。It is a figure which shows a part of insulating layer in which the opening part concerning one Example of this invention was formed. 本発明の一実施例に係るプリント回路基板の一部分を示す断面図である。1 is a cross-sectional view showing a part of a printed circuit board according to an embodiment of the present invention. 本発明の一実施例に係るプリント回路基板の他の一部分を示す断面図である。It is sectional drawing which shows the other part of the printed circuit board based on one Example of this invention. 本発明の他の実施例に係るプリント回路基板の電子素子実装下部領域に形成されたグラウンドパターン及び信号パターンの一部を示す図である。It is a figure which shows a part of ground pattern and signal pattern which were formed in the electronic device mounting lower area | region of the printed circuit board based on the other Example of this invention.

本出願に使用された用語は、ただ特定の実施例を説明するために使用されたものであり、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。   The terms used in the present application are merely used to describe particular embodiments, and are not intended to limit the present invention. A singular expression includes the plural expression unless it is explicitly expressed in a sentence.

明細書全般にわたって、ある部分がある構成要素を「含む」とする場合、これは特別に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。
また、明細書全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。 Throughout the specification, when a part “includes” a component, unless otherwise stated, it means that other components may be included rather than excluding other components. To do.
In addition, throughout the specification, “on” means located above or below the target portion, and does not necessarily mean located above the gravity direction.

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
また、本明細書において、第１、第２などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第１、第２などの用語により限定されない。 In addition, the term “coupled” does not mean that in the contact relationship between the components, the components are physically directly in contact with each other, and other configurations are interposed between the components. It is used as a concept encompassing even when the components are in contact with other components.
Further, in this specification, terms such as “first” and “second” are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are defined by terms such as “first” and “second”. It is not limited.

図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意に示したものであって、本発明が必ずしもそれらに限定されることがない。
本発明に係るプリント回路基板及びこれを含むパッケージ基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。 The size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and the present invention is not necessarily limited thereto.
Embodiments of a printed circuit board and a package board including the same according to the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components are denoted by the same reference numerals in the description with reference to the accompanying drawings. And redundant description thereof is omitted.

図１は、本発明の一実施例に係るパッケージ基板１０００を概略的に示す断面図である。
図１を参照すると、パッケージ基板１０００は、プリント回路基板１００及びプリント回路基板１００上に配置された電子素子７０を含むことができる。 FIG. 1 is a cross-sectional view schematically showing a package substrate 1000 according to an embodiment of the present invention.
Referring to FIG. 1, the package substrate 1000 may include a printed circuit board 100 and an electronic device 70 disposed on the printed circuit board 100.

プリント回路基板１００は、第１絶縁層１０と第２絶縁層２０とを含み、第１絶縁層１０上にはグラウンドパターン３０、信号パターン４０を形成することができる。   The printed circuit board 100 includes a first insulating layer 10 and a second insulating layer 20, and a ground pattern 30 and a signal pattern 40 can be formed on the first insulating layer 10.

第１絶縁層１０は、グラウンドパターン３０及び信号パターン４０の下部に形成された絶縁層であり、第２絶縁層２０は、グラウンドパターン３０及び信号パターン４０の上部に形成された絶縁層である。
第１絶縁層１０の材質としては、ＡＢＦ、ＰＰＧ、ＰＩＤ等、その材質は制限されず、同様に、第２絶縁層２０は、グラウンドパターン３０、信号パターン４０を保護するためのソルダーレジスト層を含む概念であって、ＡＢＦ、ＰＰＧ、ＰＩＤ等、その材質は制限されない。 The first insulating layer 10 is an insulating layer formed below the ground pattern 30 and the signal pattern 40, and the second insulating layer 20 is an insulating layer formed above the ground pattern 30 and the signal pattern 40.
The material of the first insulating layer 10 is not limited to ABF, PPG, PID, etc. Similarly, the second insulating layer 20 is a solder resist layer for protecting the ground pattern 30 and the signal pattern 40. It is a concept to include, and its material such as ABF, PPG, PID, etc. is not limited.

その他にも、プリント回路基板１００は、第１絶縁層１０の内部に回路パターン３、４及びビア６を形成することができ、補強層１１を含むことにより剛性を保持することができる。   In addition, the printed circuit board 100 can form the circuit patterns 3 and 4 and the vias 6 in the first insulating layer 10, and can maintain rigidity by including the reinforcing layer 11.

一方、プリント回路基板１００は、電子素子７０を実装するために接続部２を含むことができる。本発明において、接続部２は、バンプ、メタルポストを含む概念である。
接続部２は、プリント回路基板１００が高機能化されるにつれて、その数が増加し、相互間の間隔は狭くなる。 On the other hand, the printed circuit board 100 may include the connection part 2 for mounting the electronic device 70. In the present invention, the connection portion 2 is a concept including bumps and metal posts.
As the printed circuit board 100 is highly functionalized, the number of the connecting portions 2 increases and the interval between them becomes narrow.

接続部２は、接続部２間の相互間隔Ｉが狭くなった場合であっても、その間隔を一定に揃えて保持しながら信号パターン４０と接続する必要があり、これにより、プリント回路基板１００は、信号パターン４０から伝達された信号が相互干渉を起こさずにそれぞれの機能を実現することができる。
一方、接続部２は、積層された絶縁層１０、１１上に形成されるので、絶縁層１０、１１の高さを一定に揃えて維持する必要があり、これにより、相互間隔Ｉが狭くなった場合であってもその間隔を一定に揃えて維持することができる。 Even when the mutual interval I between the connecting portions 2 becomes narrow, the connecting portion 2 needs to be connected to the signal pattern 40 while keeping the interval constant, whereby the printed circuit board 100 is connected. Can realize the respective functions without causing mutual interference between the signals transmitted from the signal pattern 40.
On the other hand, since the connection part 2 is formed on the laminated insulating layers 10 and 11, it is necessary to maintain the insulating layers 10 and 11 so that the heights of the insulating layers 10 and 11 are kept constant. Even in such a case, the intervals can be kept constant.

絶縁層１０、１１の高さが一定にならず、絶縁層１０、１１の高低差により傾斜面が形成された場合は、傾斜面に形成された接続部２も傾斜して、接続部２同士が相互接触することがある。
したがって、接続部２の下部に形成される絶縁層１０、１１の高さと接続部２の周辺に形成される第２絶縁層２０の高さとは一定に揃えて形成されることが好ましい。 In the case where the height of the insulating layers 10 and 11 is not constant and an inclined surface is formed due to the height difference of the insulating layers 10 and 11, the connecting portion 2 formed on the inclined surface is also inclined, so that the connecting portions 2 May touch each other.
Therefore, it is preferable that the heights of the insulating layers 10 and 11 formed in the lower portion of the connection portion 2 and the height of the second insulating layer 20 formed in the periphery of the connection portion 2 are made uniform.

絶縁層１０、１１、２０の高さは、絶縁層の下部に形成される金属パターンの分布面積の差によって変化し得る。
特に、金属パターンのうち、グラウンドパターン３０と信号パターン４０は、金属の分布面積の偏差が大きい。 The heights of the insulating layers 10, 11, and 20 can change depending on the difference in the distribution area of the metal pattern formed below the insulating layer.
In particular, among the metal patterns, the ground pattern 30 and the signal pattern 40 have a large deviation in metal distribution area.

グラウンドパターン３０は、プリント回路基板１００の表面または内部に形成される回路パターンの共通の電位基準点が形成される所であって、電位差を安定に制御するために、電子素子の下部に形成され、電子素子に対応する面積にわたって分布するようにパターニングされるのが一般的である。
一方、信号パターン４０は、グラウンドパターン３０の周辺に微細な線が複数形成されて、溝４５が形成され得る。 The ground pattern 30 is a place where a common potential reference point of the circuit pattern formed on the surface or inside of the printed circuit board 100 is formed, and is formed below the electronic element in order to stably control the potential difference. Generally, patterning is performed so as to be distributed over an area corresponding to an electronic element.
On the other hand, the signal pattern 40 may be formed with a plurality of fine lines around the ground pattern 30 to form a groove 45.

したがって、第２絶縁層２０の高さ偏差は、グラウンドパターン３０が信号パターンよりも相対的に広い面積に金属が分布させられて発生する。   Therefore, the height deviation of the second insulating layer 20 is caused by the metal being distributed over a relatively large area of the ground pattern 30 than the signal pattern.

以下では、図面を参照して、本発明の一実施例に係るグラウンドパターン３０を説明し、グラウンドパターン３０上に形成される絶縁層の高さの偏差を改善できる効果をより詳細に説明する。   Hereinafter, the ground pattern 30 according to an embodiment of the present invention will be described with reference to the drawings, and the effect of improving the height deviation of the insulating layer formed on the ground pattern 30 will be described in more detail.

図２は、電子素子実装下部領域を除いた領域における信号パターンの一部を示す図である。具体的に、電子素子実装下部領域の周辺に形成された信号パターン形成領域Ｓの一部を示す図である。   FIG. 2 is a diagram illustrating a part of a signal pattern in an area excluding an electronic element mounting lower area. Specifically, it is a diagram showing a part of a signal pattern forming region S formed around the electronic device mounting lower region.

図２を参照すると、信号パターン４０と信号パターン４０との間には、信号パターン４０の厚さＴにより、溝４５が形成され得る。   Referring to FIG. 2, a groove 45 may be formed between the signal pattern 40 and the signal pattern 40 depending on the thickness T of the signal pattern 40.

溝４５の数は、信号パターン４０の数に比例し、溝４５の深さＤは、信号パターン４０の厚さＴと同一であり、溝４５の幅Ｗは、信号パターン４０の間隔と同一である。
溝４５の深さＤが深く、幅Ｗが広く形成されるほど、充填される第２絶縁層２０の量が多くなり、グラウンドパターン３０及び信号パターン４０上に形成される第２絶縁層２０の高さの偏差が大きくなり得る。 The number of grooves 45 is proportional to the number of signal patterns 40, the depth D of the grooves 45 is the same as the thickness T of the signal patterns 40, and the width W of the grooves 45 is the same as the interval between the signal patterns 40. is there.
As the depth D of the groove 45 is deeper and the width W is wider, the amount of the second insulating layer 20 to be filled increases, and the second insulating layer 20 formed on the ground pattern 30 and the signal pattern 40 increases. The height deviation can be large.

図３は、本発明の一実施例に係るプリント回路基板の電子素子実装下部領域Ｇに形成されたグラウンドパターン３０及び信号パターン４０の一部を示す図であり、図４は、本発明の一実施例に係る開口部が形成された第２絶縁層２０の一部を示す図である。   FIG. 3 is a diagram illustrating a part of the ground pattern 30 and the signal pattern 40 formed in the electronic device mounting lower region G of the printed circuit board according to the embodiment of the present invention. FIG. It is a figure which shows a part of 2nd insulating layer 20 in which the opening part concerning an Example was formed.

図３から図４を参照すると、本発明の実施例に係るグラウンドパターン３０には、十字状のホール３５を形成することができ、ホール３５は、グラウンドパターン３０に均等に配置される形で形成することができる。   Referring to FIGS. 3 to 4, a cross-shaped hole 35 can be formed in the ground pattern 30 according to the embodiment of the present invention, and the hole 35 is formed so as to be evenly arranged in the ground pattern 30. can do.

グラウンドパターン３０は、内部にホール３５が形成され、ホール３５に第２絶縁層２０が部分的に充填され、これにより、グラウンドパターン３０及び信号パターン４０の上に形成された第２絶縁層２０の厚みの偏差を改善することができる。
ホール３５は、グラウンドパターン３０内に複数形成されてもよく、その大きさは、相互異なってもよい。 The ground pattern 30 has a hole 35 formed therein, and the hole 35 is partially filled with the second insulating layer 20, whereby the second insulating layer 20 formed on the ground pattern 30 and the signal pattern 40 is formed. Thickness deviation can be improved.
A plurality of holes 35 may be formed in the ground pattern 30 and the sizes thereof may be different from each other.

図５は、本発明の一実施例に係るプリント回路基板の一部分を示す断面図であり、図６は、本発明の一実施例に係るプリント回路基板の他の一部分を示す断面図である。   FIG. 5 is a cross-sectional view showing a part of a printed circuit board according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view showing another part of the printed circuit board according to an embodiment of the present invention.

図５を参照すると、グラウンドパターン３０及び信号パターン４０上に第２絶縁層２０が積層され、第２絶縁層２０上に電子素子７０が配置される。
第２絶縁層２０は、グラウンドパターン３０に形成されたホールに形成することができ、複数の信号パターン４０の間に形成された溝４５にも形成することができる。 Referring to FIG. 5, the second insulating layer 20 is stacked on the ground pattern 30 and the signal pattern 40, and the electronic device 70 is disposed on the second insulating layer 20.
The second insulating layer 20 can be formed in a hole formed in the ground pattern 30 and can also be formed in a groove 45 formed between the plurality of signal patterns 40.

したがって、グラウンドパターン３０が形成された領域の第２絶縁層２０の高さと、信号パターン４０が形成された領域の第２絶縁層２０の高さとが、実質的に同一となるように形成することができる。
電子素子７０は、実質的に同一の高さに形成された第２絶縁層２０上に形成され、より安定的にプリント回路基板に配置されることができる。 Therefore, the height of the second insulating layer 20 in the region where the ground pattern 30 is formed and the height of the second insulating layer 20 in the region where the signal pattern 40 is formed are substantially the same. Can do.
The electronic element 70 is formed on the second insulating layer 20 formed at substantially the same height, and can be more stably disposed on the printed circuit board.

上記のそれぞれの領域において高さの偏差が発生しないように、ホール３５の面積は、信号パターン４０により形成された溝４５の面積と実質的に同一となるように形成することが好ましい。
但し、ホール３５の面積と溝４５の面積が実質的に同一に形成される範囲は、グラウンドパターン３０のメッキ面積と信号パターン４０のメッキ面積が実質的に同一となるように形成される範囲内に制限される。 It is preferable to form the hole 35 so that the area of the hole 35 is substantially the same as the area of the groove 45 formed by the signal pattern 40 so that a height deviation does not occur in each of the above regions.
However, the range in which the area of the hole 35 and the area of the groove 45 are formed to be substantially the same is within the range in which the plating area of the ground pattern 30 and the plating area of the signal pattern 40 are formed to be substantially the same. Limited to

本発明の一実施例によれば、絶縁層の高さの偏差が改善されることにより、接続部２の相互間隔を一定に保持することができる。   According to the embodiment of the present invention, the gap between the connection portions 2 can be kept constant by improving the height deviation of the insulating layer.

図７は、本発明の他の実施例に係るプリント回路基板の電子素子が実装される電子素子の下部領域に形成されたグラウンドパターン３０及び信号パターン４０の一部を示す図である。   FIG. 7 is a diagram illustrating a part of the ground pattern 30 and the signal pattern 40 formed in the lower region of the electronic device on which the electronic device of the printed circuit board according to another embodiment of the present invention is mounted.

図７を参照すると、グラウンドパターン３０に形成されたホール３５は、複数形成され、それらの大きさは、相互異なってもよい。
例えば、中心に形成されるホール３５の大きさは、端に隣接した領域のホール３５の大きさよりも大きくなるように形成することができる。 Referring to FIG. 7, a plurality of holes 35 formed in the ground pattern 30 are formed, and their sizes may be different from each other.
For example, the size of the hole 35 formed in the center can be formed to be larger than the size of the hole 35 in the region adjacent to the end.

ホール３５は、多角形、円形、楕円形、メッシュパターン及び放射形パターンのうちのいずれか一つ以上が選択されて形成されることができ、ホール３５の面積は、信号パターン４０の面積に比例して形成されることができる。   The hole 35 may be formed by selecting one or more of a polygon, a circle, an ellipse, a mesh pattern, and a radial pattern, and the area of the hole 35 is proportional to the area of the signal pattern 40. Can be formed.

グラウンドパターン３０に形成されたホール３５の大きさ、形状、分布は、信号パターン４０が形成される面積、分布により異ならせることができる。   The size, shape, and distribution of the holes 35 formed in the ground pattern 30 can be varied depending on the area and distribution in which the signal pattern 40 is formed.

また、本発明の実施例に係るグラウンドパターン３０、信号パターン４０は、第１絶縁層１０上にのみ形成されたものを示したが、複数の絶縁層にそれぞれ形成することもできる。   Further, although the ground pattern 30 and the signal pattern 40 according to the embodiment of the present invention are formed only on the first insulating layer 10, they can be formed on a plurality of insulating layers, respectively.

本発明の一実施例に係るパッケージ基板１０００は、グラウンドパターン３０にホール３５が形成されることにより、信号パターン４０と金属パターンとの分布差による絶縁層の厚みの偏差を解消することができる。
したがって、絶縁層の厚みの偏差が改善されることにより、接続部２の相互間の接続の問題などを改善することができ、プリント回路基板１００またはこれを含むパッケージ基板１０００の性能を改善することができる。 In the package substrate 1000 according to the embodiment of the present invention, the hole 35 is formed in the ground pattern 30, so that the deviation of the thickness of the insulating layer due to the difference in distribution between the signal pattern 40 and the metal pattern can be eliminated.
Therefore, by improving the deviation of the thickness of the insulating layer, it is possible to improve the problem of connection between the connection portions 2 and the like, and to improve the performance of the printed circuit board 100 or the package board 1000 including the printed circuit board 100. Can do.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。   Although one embodiment of the present invention has been described above, addition and modification of constituent elements are within the scope not departing from the spirit of the present invention described in the scope of claims for those skilled in the art. The present invention can be variously modified and changed by deletion, addition, etc., and this can be said to be within the scope of the right of the present invention.

２ 接続部
３、４ 回路パターン
６ ビア
１０ 第１絶縁層
２０ 第２絶縁層
３０ グラウンドパターン
３５ ホール
４０ 信号パターン
７０ 電子素子
１００ プリント回路基板
１０００ パッケージ基板 2 Connection 3, 4 Circuit pattern 6 Via
DESCRIPTION OF SYMBOLS 10 1st insulating layer 20 2nd insulating layer 30 Ground pattern 35 Hole 40 Signal pattern 70 Electronic element 100 Printed circuit board 1000 Package board

Claims (7)

第１絶縁層と、
前記第１絶縁層上に形成され、ホールが形成されるグラウンドパターンと、
前記グラウンドパターンの周辺に形成される信号パターンと、
前記グラウンドパターン及び前記信号パターン上に形成される第２絶縁層と、
を含むプリント回路基板。 A first insulating layer;
A ground pattern formed on the first insulating layer and formed with holes;
A signal pattern formed around the ground pattern;
A second insulating layer formed on the ground pattern and the signal pattern;
Including printed circuit board. 前記第２絶縁層には、前記グラウンドパターンまたは信号パターンの一部が露出するように開口部が形成されている請求項１に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein an opening is formed in the second insulating layer so that a part of the ground pattern or the signal pattern is exposed. 前記開口部は、ホールが形成される領域には形成されない請求項２に記載のプリント回路基板。   The printed circuit board according to claim 2, wherein the opening is not formed in a region where a hole is formed. 前記ホールが複数個形成される請求項１または請求項３に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein a plurality of the holes are formed. 前記ホールの大きさが互いに異なる請求項４に記載のプリント回路基板。   The printed circuit board according to claim 4, wherein the holes have different sizes. 前記ホールは、多角形、円形、楕円形、メッシュパターン及び放射形パターンのうちのいずれか一つ以上が選択されて形成される請求項１から請求項５のいずれか１項に記載のプリント回路基板。   The printed circuit according to claim 1, wherein the hole is formed by selecting one or more of a polygon, a circle, an ellipse, a mesh pattern, and a radial pattern. substrate. 前記グラウンドパターンまたは前記信号パターン上に形成され、電子素子と接続可能な接続部をさらに含む請求項１から請求項６のいずれか１項に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising a connection portion formed on the ground pattern or the signal pattern and connectable to an electronic element.
JP2017017164A 2016-02-05 2017-02-01 Printed circuit board and package board including it Active JP7031942B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0014861 2016-02-05
KR1020160014861A KR102632351B1 (en) 2016-02-05 2016-02-05 Printed circuit board and package comprising the same

Publications (2)

Publication Number Publication Date
JP2017139463A true JP2017139463A (en) 2017-08-10
JP7031942B2 JP7031942B2 (en) 2022-03-08

Family

ID=59566904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017017164A Active JP7031942B2 (en) 2016-02-05 2017-02-01 Printed circuit board and package board including it

Country Status (2)

Country Link
JP (1) JP7031942B2 (en)
KR (1) KR102632351B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243317A (en) * 2019-07-18 2021-01-19 欣兴电子股份有限公司 Circuit board structure and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495574B1 (en) * 2018-12-18 2023-02-03 삼성전자주식회사 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017613A (en) * 2001-06-28 2003-01-17 Kyocera Corp Circuit board and semiconductor device using the same
WO2007086551A1 (en) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
JP2015162528A (en) * 2014-02-27 2015-09-07 京セラサーキットソリューションズ株式会社 wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688864B1 (en) 2005-02-25 2007-03-02 삼성전기주식회사 Printed circuit board, flip chip ball grid array board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017613A (en) * 2001-06-28 2003-01-17 Kyocera Corp Circuit board and semiconductor device using the same
WO2007086551A1 (en) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
JP2015162528A (en) * 2014-02-27 2015-09-07 京セラサーキットソリューションズ株式会社 wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243317A (en) * 2019-07-18 2021-01-19 欣兴电子股份有限公司 Circuit board structure and manufacturing method thereof
CN112243317B (en) * 2019-07-18 2022-01-18 欣兴电子股份有限公司 Circuit board structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR102632351B1 (en) 2024-02-02
JP7031942B2 (en) 2022-03-08
KR20170093452A (en) 2017-08-16

Similar Documents

Publication Publication Date Title
US10204852B2 (en) Circuit substrate and semiconductor package structure
TWI582928B (en) Substrate structure and method of manufacturing the same
TWI652788B (en) Chip package structure and chip package structure array
US9786588B2 (en) Circuit substrate and package structure
JP7228532B2 (en) Vertical connection interface with low crosstalk
KR20140122062A (en) PCB(printed circuit board) and manufacturing method thereof, and semiconductor package including the PCB
US9972593B2 (en) Semiconductor package
CN108074905B (en) Electronic device, manufacturing method thereof and substrate structure
JP2017139463A (en) Printed circuit board and package board including the same
TWI575686B (en) Semiconductor structure
JP2003332377A (en) Organic substrate for flip-chip bonding
JP2007520888A (en) Method for increasing routing density for circuit boards and such circuit boards
KR20070019475A (en) Printed circuit board, and semiconductor package and multi-stacked semiconductor package using the same
TWI685944B (en) Three dimensional through-silicon via construction
US10201086B2 (en) Electronic device
KR20220045128A (en) Semiconductor package
TWI740947B (en) Substrate with sub-interconnect layer
KR101222474B1 (en) Semiconductor package and manufacturing method thereof
JP2016111318A (en) Interposer substrate and method of fabricating the same
KR102559345B1 (en) Printed circuit board
US11670574B2 (en) Semiconductor device
KR102666151B1 (en) Semiconductor package
JP2014179409A (en) Printed wiring board
KR102091619B1 (en) Semiconductor package
JP2012243800A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220218

R150 Certificate of patent or registration of utility model

Ref document number: 7031942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150