JP2017138965A - 疎要素を密行列に変換するためのシステムおよび方法 - Google Patents
疎要素を密行列に変換するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2017138965A JP2017138965A JP2016251060A JP2016251060A JP2017138965A JP 2017138965 A JP2017138965 A JP 2017138965A JP 2016251060 A JP2016251060 A JP 2016251060A JP 2016251060 A JP2016251060 A JP 2016251060A JP 2017138965 A JP2017138965 A JP 2017138965A
- Authority
- JP
- Japan
- Prior art keywords
- sparse
- dense matrix
- sparse element
- dense
- element access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 254
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000001131 transforming effect Effects 0.000 title claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 43
- 239000013598 vector Substances 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 description 18
- 230000009467 reduction Effects 0.000 description 15
- 238000004590 computer program Methods 0.000 description 12
- 230000009466 transformation Effects 0.000 description 12
- 238000003860 storage Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000006837 decompression Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
- Multi Processors (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Abstract
【解決手段】システムは、第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を含む疎要素に基いた出力行列に対する要求を受取り、疎要素アクセスユニットの第1の群によってフェッチされる第1の密行列と関連付けられる疎要素を得、疎要素アクセスユニットの第2の群によってフェッチされる第2の密行列と関連付けられる疎要素を得、第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を変換して、第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を含む出力密行列を生成するよう構成される。
【選択図】図5
Description
背景
この明細書は、一般に、回路系を用いて行列を処理することに関する。
この明細書に記載される主題の1つの革新的な局面によれば、行列プロセッサを用いて、疎から密への、または密から疎への行列変換を実行することができる。一般に、高性能計算システムは、行列を処理するために線形代数ルーチンを用い得る。いくつかの例においては、行列のサイズは1つのデータストレージにはまるには大きすぎるかもしれず、行列の異なる部分は、分散型データストレージシステムの異なる位置に疎に格納され得る。行列をロードするために、計算システムの中央処理ユニットは、別の回路系に行列の異なる部分にアクセスするよう命令し得る。この回路系は、ネットワークトポロジーに従って構成された複数のメモリコントローラを含んでもよく、疎データは、予め定められるルールの組に基いて、区分され格納されてもよい。各メモリコントローラは、予め定められるルールの組に基いて疎データを集めて、疎データ上において同時計算を実行し、および、中央処理ユニットがその後の処理を実行するために、ともに連結することができる密行列を生成してもよい。
詳細な記載
一般に、データは行列の形式において表すことができ、計算システムは線形代数アルゴリズムを用いてデータを操作し得る。行列は一次元のベクトルまたは多次元行列であり得る。行列は、データベーステーブルまたは変数などのようなデータ構造によって表されてもよい。しかしながら、行列のサイズが大きすぎると、1つのデータストレージに行列全体を格納することは可能ではないかもしれない。密行列は複数の疎要素に変換され得、各疎要素は異なるデータストレージに格納され得る。密行列の疎要素は行列であってもよく、行列のうちの小さな部分行列(たとえば単一値要素、行、列、または部分行列)のみが非零値を有する。計算システムが密行列にアクセスすることを必要とするときに、中央処理ユニット(CPU)は、データストレージの各々に到達するスレッドを開始して、格納された疎要素をフェッチしてもよく、そして、疎密変換を適用して密行列を戻す。しかしながら、それが疎要素すべてをフェッチするのにかかる時間の量は長いかもしれず、CPUの計算帯域幅は結果として十分に利用されないかもしれない。いくつかの場合では、計算システムはいくつかの密行列の疎要素にアクセスして新たな密行列を形成する必要があるかもしれず、それらの密行列は等しい次元を有さないかもしれない。異なる密行列の疎要素をフェッチするようデータストレージの各々に到達するスレッドと関連付けられるCPUアイドル時間は、異なる待ち時間に遭遇し得、さらに、計算装置の性能に望ましくない態様で影響を与えるかもしれない。いくつかの場合では、計算システムはいくつかの密行列の疎要素にアクセスして新たな密行列を形成する必要があるかもしれず、それらの疎要素は等しい次元を有さないかもしれない。異なる密行列の疎要素をフェッチするようデータストレージの各々に到達するスレッドと関連付けられるCPUアイドル時間は、異なる待ち時間に遭遇し得、さらに、計算装置の性能に望ましくない態様で影響を与えるかもしれない。CPUから分離しているハードウェア疎密変換ユニットは、プロセッサの計算帯域幅をCPU動作から独立した疎要素の収集および疎要素の密行列への変換によって、増大させ得る。
Claims (20)
- 疎要素を密行列に変換するためのシステムであって、
第1の密行列と関連付けられる疎要素をフェッチするよう構成された疎要素アクセスユニットの第1の群と、
前記第1の密行列とは異なる第2の密行列と関連付けられる疎要素をフェッチするよう構成された疎要素アクセスユニットの第2の群とを備え、
前記システムは、
第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を含む疎要素に基いた出力密行列に対する要求を受け、
前記疎要素アクセスユニットの第1の群によってフェッチされる前記第1の密行列と関連付けられる疎要素を得、
前記疎要素アクセスユニットの第2の群によってフェッチされる前記第2の密行列と関連付けられる疎要素を得、
前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を変換して、前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を含む前記出力密行列を生成するよう構成される、システム。 - 前記疎要素アクセスユニットの第1の群は第1の疎要素アクセスユニットおよび第2の疎要素アクセスユニットを含み、
前記第1の疎要素アクセスユニットは、前記第1の密行列と関連付けられる疎要素の第1の部分集合をフェッチするよう構成され、
前記第2の疎要素アクセスユニットは、前記第1の密行列と関連付けられる疎要素の第2の異なる部分集合をフェッチするよう構成される、請求項1に記載のシステム。 - 前記第1の疎要素アクセスユニットは、
前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を含む複数個の疎要素に対する要求を受取り、
前記要求を前記第2の疎要素アクセスユニットに送信するよう構成される、請求項2に記載のシステム。 - 前記第1の疎要素アクセスユニットは、
前記複数個の疎要素のうちの特定の疎要素のアイデンティティが、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合のうちの1つのアイデンティティと一致する、と判断するよう構成され、
前記複数個の疎要素のうちの前記特定の疎要素のアイデンティティが、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合のうちの1つのアイデンティティと一致する、と判断することに応じて、前記第1の疎要素アクセスユニットは、前記特定の疎要素を含む前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチするよう構成される、請求項3に記載のシステム。 - 前記第1の疎要素アクセスユニットは、第1のデータ片から前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチするよう構成され、
前記第2の疎要素アクセスユニットは、第2の異なるデータ片から前記第1の密行列と関連付けられる疎要素の前記第2の異なる部分集合をフェッチするよう構成される、請求項2に記載のシステム。 - 前記第1の疎要素アクセスユニットは、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合を変換して第3の密行列を生成するよう構成され、
前記第2の疎要素アクセスユニットは、
前記第3の密行列を受け、
前記第2の密行列と関連付けられる疎要素の前記第2の部分集合を変換して第4の密行列を生成し、
前記第3の密行列を前記第4の密行列とともに変換して、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合および前記第1の密行列と関連付けられる疎要素の前記第2の部分集合を含む第5の密行列を生成するよう構成される、請求項2に記載のシステム。 - 前記疎要素アクセスユニットの第1の群および前記疎要素アクセスユニットの第2の群は二次元のメッシュ構成で配列される、請求項1に記載のシステム。
- 前記疎要素アクセスユニットの第1の群および前記疎要素アクセスユニットの第2の群は二次元の円環面構成で配列される、請求項1に記載のシステム。
- 前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素は多次元の行列であり、前記出力密行列はベクトルである、請求項1に記載のシステム。
- 疎要素を密行列に変換する方法であって、
第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を含む疎要素に基いた出力密行列に対する要求を受取ることと、
疎要素アクセスユニットの第1の群によってフェッチされる前記第1の密行列と関連付けられる疎要素を得ることと、
疎要素アクセスユニットの第2の群によってフェッチされる前記第2の密行列と関連付けられる疎要素を得ることと、
前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を変換して、前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を含む出力密行列を生成することとを含む、疎要素を密行列に変換する方法。 - 前記疎要素アクセスユニットの第1の群は第1の疎要素アクセスユニットおよび第2の疎要素アクセスユニットを含み、前記方法はさらに、
前記第1の疎要素アクセスユニットによって、前記第1の密行列と関連付けられる疎要素の第1の部分集合をフェッチすることと、
前記第2の疎要素アクセスユニットによって、前記第1の密行列と関連付けられる疎要素の第2の異なる部分集合をフェッチすることとを含む、請求項10に記載の方法。 - 前記第1の疎要素アクセスユニットによって、前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を含む複数個の疎要素に対する要求を受取ることと、
前記第1の疎要素アクセスユニットによって、前記要求を前記第2の疎要素アクセスユニットに送信することとをさらに含む、請求項11に記載の方法。 - 前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチすることは、さらに、
前記第1の疎要素アクセスユニットによって、前記複数個の疎要素のうちの特定の疎要素のアイデンティティが、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合のうちの1つのアイデンティティと一致する、と判断することと、
前記複数個の疎要素のうちの前記特定の疎要素の前記アイデンティティが、前記第1の密行列と関連付けられる疎要素の前記第1の部分集合のうちの1つの前記アイデンティティと一致する、と判断することに応じて、前記特定の疎要素を含む前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチすることとをさらに含む、請求項12に記載の方法。 - 前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチすることは、さらに、
第1のデータ片から前記第1の密行列と関連付けられる疎要素の前記第1の部分集合をフェッチすることを含み、
前記第1の密行列と関連付けられる疎要素の前記第2の異なる部分集合をフェッチすることは、第2の異なるデータ片から前記第1の密行列と関連付けられる疎要素の前記第2の異なる部分集合をフェッチすることを含む、請求項11に記載の方法。 - 前記疎要素アクセスユニットの第1の群および前記疎要素アクセスユニットの第2の群は二次元のメッシュ構成で配列される、請求項10に記載の方法。
- 前記疎要素アクセスユニットの第1の群および前記疎要素アクセスユニットの第2の群は二次元の円環面構成で配列される、請求項10に記載の方法。
- 前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素は多次元の行列であり、前記出力密行列はベクトルである、請求項10に記載の方法。
- 疎要素を密行列に変換するためのシステムであって、
第1の密行列と関連付けられる疎要素および第2の密行列と関連付けられる疎要素を含む疎要素に基いた出力密行列に対する要求を送信するよう構成される、1つ以上のプロセッサと、
疎密変換ユニットとを含み、前記疎密変換ユニットは、
前記第1の密行列と関連付けられる疎要素をフェッチするよう構成された疎要素アクセスユニットの第1の群と、
前記第1の密行列とは異なる前記第2の密行列と関連付けられる疎要素をフェッチするよう構成された疎要素アクセスユニットの第2の群とを備え、
前記疎密変換ユニットは、
前記出力行列に対する前記要求を受け、
前記疎要素アクセスユニットの第1の群によってフェッチされる前記第1の密行列と関連付けられる疎要素を得、
前記疎要素アクセスユニットの第2の群によってフェッチされる前記第2の密行列と関連付けられる疎要素を得、
前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を変換して、前記第1の密行列と関連付けられる疎要素および前記第2の密行列と関連付けられる疎要素を含む前記出力密行列を生成するよう構成される、システム。 - 前記疎要素アクセスユニットの第1の群は第1の疎要素アクセスユニットおよび第2の疎要素アクセスユニットを含み、
前記第1の疎要素アクセスユニットは、前記第1の密行列と関連付けられる疎要素の第1の部分集合をフェッチするよう構成され、
前記第2の疎要素アクセスユニットは、前記第1の密行列と関連付けられる疎要素の第2の異なる部分集合をフェッチするよう構成される、請求項18に記載のシステム。 - 前記疎要素アクセスユニットの第1の群および前記疎要素アクセスユニットの第2の群は二次元の円環面構成で配列される、請求項18に記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019085959A JP6978467B2 (ja) | 2016-02-05 | 2019-04-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/016,420 | 2016-02-05 | ||
US15/016,420 US9805001B2 (en) | 2016-02-05 | 2016-02-05 | Matrix processing apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019085959A Division JP6978467B2 (ja) | 2016-02-05 | 2019-04-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017138965A true JP2017138965A (ja) | 2017-08-10 |
JP2017138965A5 JP2017138965A5 (ja) | 2017-11-02 |
JP6524052B2 JP6524052B2 (ja) | 2019-06-05 |
Family
ID=57708453
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016251060A Active JP6524052B2 (ja) | 2016-02-05 | 2016-12-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2019085959A Active JP6978467B2 (ja) | 2016-02-05 | 2019-04-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2021147894A Active JP7187635B2 (ja) | 2016-02-05 | 2021-09-10 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2022191957A Pending JP2023021171A (ja) | 2016-02-05 | 2022-11-30 | 疎要素を密行列に変換するためのシステムおよび方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019085959A Active JP6978467B2 (ja) | 2016-02-05 | 2019-04-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2021147894A Active JP7187635B2 (ja) | 2016-02-05 | 2021-09-10 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2022191957A Pending JP2023021171A (ja) | 2016-02-05 | 2022-11-30 | 疎要素を密行列に変換するためのシステムおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (6) | US9805001B2 (ja) |
EP (2) | EP3203382A1 (ja) |
JP (4) | JP6524052B2 (ja) |
KR (4) | KR101980365B1 (ja) |
CN (2) | CN107045493B (ja) |
BR (1) | BR102016030970A8 (ja) |
SG (2) | SG10201808521PA (ja) |
TW (4) | TWI718604B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9805001B2 (en) * | 2016-02-05 | 2017-10-31 | Google Inc. | Matrix processing apparatus |
US10521458B1 (en) * | 2016-08-25 | 2019-12-31 | Cyber Atomics, Inc. | Efficient data clustering |
US10635739B1 (en) | 2016-08-25 | 2020-04-28 | Cyber Atomics, Inc. | Multidimensional connectivity graph-based tensor processing |
US10489481B1 (en) | 2017-02-24 | 2019-11-26 | Cyber Atomics, Inc. | Efficient matrix property determination with pipelining and parallelism |
JP6912703B2 (ja) * | 2017-02-24 | 2021-08-04 | 富士通株式会社 | 演算方法、演算装置、演算プログラム及び演算システム |
US10936942B2 (en) | 2017-11-21 | 2021-03-02 | Google Llc | Apparatus and mechanism for processing neural network tasks using a single chip package with multiple identical dies |
CN108804684B (zh) * | 2018-06-13 | 2020-11-03 | 北京搜狗科技发展有限公司 | 一种数据处理方法和装置 |
US10719323B2 (en) * | 2018-09-27 | 2020-07-21 | Intel Corporation | Systems and methods for performing matrix compress and decompress instructions |
CN113794709B (zh) * | 2021-09-07 | 2022-06-24 | 北京理工大学 | 一种用于二值稀疏矩阵的混合编码方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652125A (ja) * | 1992-05-22 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
JP2014199545A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | プログラム、並列演算方法および情報処理装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5752067A (en) | 1990-11-13 | 1998-05-12 | International Business Machines Corporation | Fully scalable parallel processing system having asynchronous SIMD processing |
US5765011A (en) | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams |
US5625836A (en) | 1990-11-13 | 1997-04-29 | International Business Machines Corporation | SIMD/MIMD processing memory element (PME) |
GB2251320A (en) * | 1990-12-20 | 1992-07-01 | Motorola Ltd | Parallel processor |
US5446908A (en) | 1992-10-21 | 1995-08-29 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for pre-processing inputs to parallel architecture computers |
US5644517A (en) | 1992-10-22 | 1997-07-01 | International Business Machines Corporation | Method for performing matrix transposition on a mesh multiprocessor architecture having multiple processor with concurrent execution of the multiple processors |
JP3348367B2 (ja) * | 1995-12-06 | 2002-11-20 | 富士通株式会社 | 多重アクセス方法および多重アクセスキャッシュメモリ装置 |
JP3639206B2 (ja) * | 2000-11-24 | 2005-04-20 | 富士通株式会社 | 共有メモリ型スカラ並列計算機における並列行列処理方法、及び記録媒体 |
ATE479147T1 (de) | 2001-02-24 | 2010-09-15 | Ibm | Neuartiger massivparalleler supercomputer |
KR100598667B1 (ko) | 2001-02-24 | 2006-07-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 클래스 네트워크 라우팅 |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US8380778B1 (en) * | 2007-10-25 | 2013-02-19 | Nvidia Corporation | System, method, and computer program product for assigning elements of a matrix to processing threads with increased contiguousness |
WO2011156247A2 (en) | 2010-06-11 | 2011-12-15 | Massachusetts Institute Of Technology | Processor for large graph algorithm computations and matrix operations |
US8549259B2 (en) | 2010-09-15 | 2013-10-01 | International Business Machines Corporation | Performing a vector collective operation on a parallel computer having a plurality of compute nodes |
US8996518B2 (en) * | 2010-12-20 | 2015-03-31 | Sas Institute Inc. | Systems and methods for generating a cross-product matrix in a single pass through data using single pass levelization |
CN102141976B (zh) | 2011-01-10 | 2013-08-14 | 中国科学院软件研究所 | 稀疏矩阵的对角线数据存储方法及基于该方法的SpMV实现方法 |
US9665531B2 (en) | 2012-06-13 | 2017-05-30 | International Business Machines Corporation | Performing synchronized collective operations over multiple process groups |
US9170836B2 (en) * | 2013-01-09 | 2015-10-27 | Nvidia Corporation | System and method for re-factorizing a square matrix into lower and upper triangular matrices on a parallel processor |
US9367519B2 (en) * | 2013-08-30 | 2016-06-14 | Microsoft Technology Licensing, Llc | Sparse matrix data structure |
US9471377B2 (en) | 2013-11-13 | 2016-10-18 | Reservoir Labs, Inc. | Systems and methods for parallelizing and optimizing sparse tensor computations |
CN103984527B (zh) * | 2014-04-01 | 2017-12-15 | 杭州电子科技大学 | 优化稀疏矩阵向量乘提升不可压缩管流模拟效率的方法 |
US9715481B2 (en) | 2014-06-27 | 2017-07-25 | Oracle International Corporation | Approach for more efficient use of computing resources while calculating cross product or its approximation for logistic regression on big data sets |
US9898441B2 (en) * | 2016-02-05 | 2018-02-20 | Google Llc | Matrix processing apparatus |
US9805001B2 (en) * | 2016-02-05 | 2017-10-31 | Google Inc. | Matrix processing apparatus |
-
2016
- 2016-02-05 US US15/016,420 patent/US9805001B2/en active Active
- 2016-12-22 US US15/389,381 patent/US9798701B2/en active Active
- 2016-12-26 JP JP2016251060A patent/JP6524052B2/ja active Active
- 2016-12-29 KR KR1020160183047A patent/KR101980365B1/ko active IP Right Grant
- 2016-12-29 TW TW108126777A patent/TWI718604B/zh active
- 2016-12-29 TW TW105143869A patent/TWI624763B/zh active
- 2016-12-29 BR BR102016030970A patent/BR102016030970A8/pt not_active Application Discontinuation
- 2016-12-29 EP EP16207251.6A patent/EP3203382A1/en not_active Ceased
- 2016-12-29 TW TW110100489A patent/TWI781509B/zh active
- 2016-12-29 TW TW107112523A patent/TWI670613B/zh active
- 2016-12-29 EP EP22194202.2A patent/EP4160448A1/en active Pending
- 2016-12-30 SG SG10201808521PA patent/SG10201808521PA/en unknown
- 2016-12-30 SG SG10201610977QA patent/SG10201610977QA/en unknown
-
2017
- 2017-01-13 CN CN201710025742.3A patent/CN107045493B/zh active Active
- 2017-01-13 CN CN202010713206.4A patent/CN112000919B/zh active Active
- 2017-09-05 US US15/695,144 patent/US10417303B2/en active Active
-
2019
- 2019-04-26 JP JP2019085959A patent/JP6978467B2/ja active Active
- 2019-05-14 KR KR1020190056428A patent/KR102112094B1/ko active IP Right Grant
- 2019-09-16 US US16/571,749 patent/US10719575B2/en active Active
-
2020
- 2020-05-12 KR KR1020200056346A patent/KR102483303B1/ko active IP Right Grant
- 2020-07-14 US US16/928,242 patent/US11366877B2/en active Active
-
2021
- 2021-09-10 JP JP2021147894A patent/JP7187635B2/ja active Active
-
2022
- 2022-06-16 US US17/842,420 patent/US20220391472A1/en active Pending
- 2022-11-30 JP JP2022191957A patent/JP2023021171A/ja active Pending
- 2022-12-26 KR KR1020220184672A patent/KR102635985B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652125A (ja) * | 1992-05-22 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
JP2014199545A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | プログラム、並列演算方法および情報処理装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6978467B2 (ja) | 疎要素を密行列に変換するためのシステムおよび方法 | |
JP7023917B2 (ja) | 疎要素を密行列に変換するためのシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170919 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6524052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |