JP7023917B2 - 疎要素を密行列に変換するためのシステムおよび方法 - Google Patents
疎要素を密行列に変換するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP7023917B2 JP7023917B2 JP2019216610A JP2019216610A JP7023917B2 JP 7023917 B2 JP7023917 B2 JP 7023917B2 JP 2019216610 A JP2019216610 A JP 2019216610A JP 2019216610 A JP2019216610 A JP 2019216610A JP 7023917 B2 JP7023917 B2 JP 7023917B2
- Authority
- JP
- Japan
- Prior art keywords
- sparse
- unit
- sparse element
- matrix
- dense matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
- G16Z99/00—Subject matter not provided for in other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
- H03M7/3062—Compressive sampling or sensing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Human Computer Interaction (AREA)
- Complex Calculations (AREA)
Description
背景
この明細書は、一般に、回路系を用いて行列を処理することに関する。
この明細書に記載される主題の1つの革新的な局面によれば、行列プロセッサを用いて、疎から密への、または密から疎への行列変換を実行することができる。一般に、高性能計算システムは、行列を処理するために線形代数ルーチンを用い得る。いくつかの例においては、行列のサイズは1つのデータストレージにはまるには大きすぎるかもしれず、行列の異なる部分は、分散型データストレージシステムの異なる位置に疎に格納され得る。行列をロードするために、計算システムの中央処理ユニットは、複数の行列プロセッサに対して、行列の異なる部分にアクセスするよう命令し得る。各行列プロセッサは、疎データを集めて、疎データ上において同時計算を実行し、および、中央処理ユニットがその後の処理を実行するために、ともに連結することができる密行列を生成してもよい。
詳細な記載
一般に、データは行列の形式において表すことができ、計算システムは線形代数アルゴリズムを用いてデータを操作し得る。行列は一次元のベクトルまたは多次元行列であり得る。行列は、データベーステーブルまたは変数などのようなデータ構造によって表されてもよい。しかしながら、行列のサイズが大きすぎると、1つのデータストレージに行列全体を格納することは可能ではないかもしれない。密行列は複数の疎要素に変換され得、各疎要素は異なるデータストレージに格納され得る。密行列の疎要素は行列であってもよく、行列のうちの小さな部分行列(たとえば単一値要素、行、列、または部分行列)のみが非零値を有する。計算システムが密行列にアクセスすることを必要とするときに、中央処理ユニット(CPU)は、データストレージの各々に到達するスレッドを開始して、格納された疎要素をフェッチしてもよく、そして、疎密変換を適用して密行列を戻す。しかしながら、それが疎要素すべてをフェッチするのにかかる時間の量は長いかもしれず、CPUの計算帯域幅は結果として十分に利用されないかもしれない。いくつかの場合では、計算システムはいくつかの密行列の疎要素にアクセスして新たな密行列を形成する必要があるかもしれず、それらの密行列は等しい次元を有さないかもしれない。異なる密行列の疎要素をフェッチするようデータストレージの各々に到達するスレッドと関連付けられるCPUアイドル時間は、異なる待ち時間に遭遇し得、さらに、計算装置の性能に望ましくない態様で影響を与えるかもしれない。いくつかの場合では、計算システムはいくつかの密行列の疎要素にアクセスして新たな密行列を形成する必要があるかもしれず、それらの疎要素は等しい次元を有さないかもしれない。異なる密行列の疎要素をフェッチするようデータストレージの各々に到達するスレッドと関連付けられるCPUアイドル時間は、異なる待ち時間に遭遇し得、さらに、計算装置の性能に望ましくない態様で影響を与えるかもしれない。CPUから分離しているハードウェア疎密変換ユニットは、プロセッサの計算帯域幅をCPU動作から独立した疎要素の収集および疎要素の密行列への変換によって、増大させ得る。
密変換ユニット104に目標密行列112を生成することを要求するよう構成されてもよく、別の処理ユニットが目標密行列112を処理するように構成されてもよい。データ片106a~106kは疎要素108a~108nを含むデータを格納する。いくつかの実現例では、データ片106a~106kは単数または複数の揮発性記憶装置であってもよい。他のいくつかの実現例では、データ片106a~106kは単数または複数の不揮発性記憶装置であってもよい。データ片106a~106kは、さらに、ストレージエリアネットワークまたは他の構成における装置などのような別のコンピュータ読取可能媒体の形式であってもよい。データ片106a~106kは電気的接続、光接続または無線接続を用いて、疎密変換ユニット104に結合されてもよい。いくつかの実現例では、データ片106a~106kは疎密変換ユニット104の一部であってもよい。
疎要素アクセスユニットの第2番目の行204は、データベーステーブル101番~データベーステーブル300番から変換される疎要素にアクセスするよう構成されてもよく、疎要素アクセスユニットのM番目の行206は、データベーステーブル751番~データベーステーブル1,000番から変換される疎要素にアクセスするよう構成されてもよい。いくつかの実現例では、区分は、疎密変換ユニット200を用いて、プロセッサが疎要素にアクセスする前に、ハードウェア命令によって構成されてもよい。
するよう構成されてもよく、疎要素アクセスユニットX1,2は、データベーステーブル
1番の疎要素201番~500番にアクセスするよう構成されてもよい。別の例として、データベーステーブル2番に対応する密行列は500個の疎要素に変換されてもよく、500の疎要素は上に記載されるような第1番目の行202によってアクセス可能である。疎要素アクセスユニットX1,1は、データベーステーブル2番の疎要素1番~50番にアクセスするよう構成されてもよく、疎要素アクセスユニットX1,2は、データベーステーブル2番の疎要素51番~200番にアクセスするよう構成されてもよい。別の例として、データベーステーブル1,000番に対応する密行列は10,000個の疎要素に変換されてもよく、10,000個の疎要素は上に記載されるような第M番目の行206によってアクセス可能である。疎要素アクセスユニットXM,1は、データベーステーブル1,000番の疎要素1番~2,000番にアクセスするよう構成されてもよく、疎要素アクセスユニットXM,Nは、データベーステーブル1,000番の疎要素9,000番~10,000番にアクセスするよう構成されてもよい。
ッシュネットワークを介して伝搬し、疎要素アクセスユニットXM,Nは疎要素アクセスユニットXM,N-1から要求230を受ける。
おける記載に類似してもよい。疎要素アクセスユニット300は、要求識別ユニット302、データフェッチユニット304、疎低減ユニット306、連結ユニット308、圧縮/伸長ユニット310、および分割ユニット312を含む。ノードネットワーク320は二次元のメッシュネットワークであってもよい。処理ユニット316は処理ユニット102と類似してもよい。
タベーステーブル1番の疎要素1番~200番にアクセスするよう構成されてもよい。プロセッサ322aは、フェッチされた疎要素10番を、フェッチされた疎要素5番を返すように構成されるプロセッサ322bよりも早く、疎低減ユニット306に返すかもしれない。連結ユニット308は、その後受取られる疎要素5番を、より早く受取られた疎要素10番の前に順序づけられるように再配列し、疎要素1番~200番を連結された要素350として連結するよう構成される。
の群および疎要素アクセスユニットの第2の群は二次元のメッシュ構成で配列されてもよい。いくつかの実現例では、疎要素アクセスユニットの第1の群および疎要素アクセスユニットの第2の群は二次元の円環面構成で配列されてもよい。
ーブル1,000番の疎要素9,050番~9,060番にアクセスするよう構成されると判断することに応じて、疎要素アクセスユニットXM,Nは、これらの疎要素が格納されているデータ片からこれらの疎要素をフェッチし、これらの疎要素に基いて密行列246を生成してもよい。
サ322a~322kの各々は、疎要素の識別に基いて特定の疎要素に割当てられてもよく、データフェッチユニット304は、プロセッサ322a~322kに対する1つ以上の要求を疎要素の識別に基いて発生させるよう構成されてもよい。いくつかの実現例では、システムは、システムが特定の疎要素の部分集合を扱うよう割当てられると判断してもよく、システムはルックアップテーブルに基いて特定の疎要素の部分集合を扱うよう割当てられると判断することを含む。たとえば、データフェッチユニット304はルックアップテーブルを用いることによってプロセッサ割当を判断してもよい。
要素アクセスユニット300は受取られた密行列を伸長してもよく、伸長された密行列を連結された要素350と連結して、更新された連結された要素を形成してもよく、それらは圧縮され、次いでノードネットワーク320に出力されることができる。
上のモジュール、サブプログラムまたは部分を格納するファイル)において、他のプログラムまたはデータ(たとえばマークアップ言語ドキュメントに格納される1つ以上のスクリプト)を保持するファイルの一部に格納され得る。コンピュータプログラムは、1つの場所に位置するかもしくは複数の場所にわたって分散され通信ネットワークによって相互接続される1つのコンピュータまたは複数のコンピュータ上で実行されるように展開され得る。
処理装置)として実現され得る。
)、たとえばインターネットを含む。
Claims (17)
- 疎要素を密行列に変換するためのシステムであって、
2次元の疎密変換ユニットのそれぞれの次元に沿って配置された複数の疎要素アクセスユニットを備え、各疎要素アクセスユニットは、
それぞれの複数個のプロセッサを備えるそれぞれのデータフェッチユニットを備え、前記データフェッチユニットは、
前記データフェッチユニットが位置する前記疎要素アクセスユニットは1つ以上のデータ片において格納される特定の疎要素の部分集合にアクセスするよう割り当てられるという指示を与える1つ以上の制御信号を外部のソースから受取り、
前記指示に基いて、前記特定の疎要素の部分集合の中の1つ以上の疎要素をフェッチするよう構成され、各疎要素アクセスユニットはさらに、
それぞれの連結ユニットを備え、前記連結ユニットは、
少なくとも前記1つ以上の疎要素に適用される変換に基いて出力密行列を生成するよう構成され、各疎要素アクセスユニットはさらに、
それぞれの圧縮/伸長ユニットを備え、前記圧縮/伸長ユニットは、
前記出力密行列を圧縮して、圧縮された出力密行列を生成し、
前記圧縮された出力密行列をノードネットワークに与えるよう構成される、疎要素を密行列に変換するためのシステム。 - 各疎要素アクセスユニットは、それぞれの要求識別ユニットをさらに備え、前記要求識別ユニットは、
前記ノードネットワーク上で、前記特定の疎要素に対する要求を受取り、
前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断し、
前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することに応じて、前記データフェッチユニットに対して、前記特定の疎要素の部分集合にアクセスするための前記指示を生成するよう構成される、請求項1に記載のシステム。 - 前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することは、ルックアップテーブルに基いて、前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することを含む、請求項2に記載のシステム。
- 各疎要素アクセスユニットは、
それぞれの疎低減ユニットをさらに備え、前記疎低減ユニットは、
第1のプロセッサから第1の疎要素を含む第1の行列を受取るよう構成され、前記第1の行列は第1の次元を有し、前記疎低減ユニットはさらに、
前記第1の疎要素を含む第2の行列を生成するよう構成され、前記第2の行列は、前記第1の次元よりも小さい第2の次元を有し、
前記連結ユニットは、さらに、
前記第2の行列を受取るよう構成され、
前記出力密行列を生成することは、前記第2の行列に基いて前記出力密行列を生成することをさらに含む、請求項1~3のいずれかに記載のシステム。 - 前記連結ユニットは、
第1の時点において第1の疎要素を受取り、
第2の異なる時点において第2の疎要素を受取り、
前記出力密行列のために前記第1の疎要素および前記第2の疎要素の順序を判断するよう構成され、
前記出力密行列を生成することは、前記第1の疎要素および前記第2の疎要素の前記順序に基いて前記出力密行列を生成することをさらに含む、請求項1~4のいずれかに記載のシステム。 - 前記連結ユニットは、さらに、前記ノードネットワーク上で送信される密行列を表す第1の密行列を受取るよう構成され、
前記出力密行列を生成することは、前記第1の密行列、第1の疎要素および第2の疎要素に基いて前記出力密行列を生成することをさらに含む、請求項1~4のいずれかに記載のシステム。 - 前記圧縮/伸長ユニットは、圧縮された第1の密行列を伸長して、前記連結ユニットによって受け取られる前記第1の密行列に対応する密行列を生成するよう構成される、請求項6に記載のシステム。
- 前記特定の疎要素のうちの1つ以上の疎要素は多次元の行列であり、前記出力密行列はベクトルである、請求項1~7のいずれかに記載のシステム。
- 疎要素を密行列に変換するための方法であって、
疎要素アクセスユニットによって、外部のソースから、1つ以上の疎要素にアクセスするための1つ以上の制御信号を受け取ることを備え、複数の疎要素アクセスユニットが2次元の疎密変換ユニットのそれぞれの次元に沿って配置され、各疎要素アクセスユニットは、それぞれのデータフェッチユニットと、それぞれの連結ユニットと、それぞれの圧縮/伸長ユニットとを備え、前記方法はさらに、
それぞれの複数個のプロセッサを有する前記それぞれのデータフェッチユニットによって、前記1つ以上の制御信号に基づいて、前記データフェッチユニットが位置する前記疎要素アクセスユニットは1つ以上のデータ片において格納される特定の疎要素の部分集合にアクセスするよう割り当てられるという指示を受取ることと、
前記指示に基いて、前記特定の疎要素の部分集合の中の1つ以上の疎要素をフェッチすることと、
前記それぞれの連結ユニットによって、少なくとも前記1つ以上の疎要素に適用される変換に基いて出力密行列を生成することと、
前記それぞれの圧縮/伸長ユニットによって、前記出力密行列を圧縮して、圧縮された出力密行列を生成すること、および前記圧縮された出力密行列をノードネットワークに与えることとを備える、疎要素を密行列に変換するための方法。 - 疎低減ユニットによって、第1のプロセッサから第1の疎要素を含む第1の行列を受取ることをさらに備え、前記第1の行列は第1の次元を有し、前記方法はさらに、
前記疎低減ユニットによって、前記第1の疎要素を含む第2の行列を生成することを備え、前記第2の行列は、前記第1の次元よりも小さい第2の次元を有し、前記方法はさらに、
前記連結ユニットによって前記第2の行列を受取ることを備え、
前記出力密行列を生成することは、前記第2の行列に基いて前記出力密行列を生成することをさらに含む、請求項9に記載の方法。 - 前記出力密行列を生成することはさらに、
第1の時点において第1の疎要素を受取ることと、
第2の異なる時点において第2の疎要素を受取ることと、
前記出力密行列のために前記第1の疎要素および前記第2の疎要素の順序を判断することと、
前記第1の疎要素および前記第2の疎要素の前記順序に基いて前記出力密行列を生成することとを含む、請求項9または10に記載の方法。 - 前記出力密行列を生成することはさらに、
前記ノードネットワーク上で送信される密行列を表す第1の密行列を受取ることと、
前記第1の密行列、第1の疎要素および第2の疎要素に基いて前記出力密行列を生成することとを含む、請求項9または10に記載の方法。 - 要求識別ユニットによって、前記ノードネットワーク上において、1つ以上のデータ片において格納される特定の疎要素に対する要求を受取ることと、
前記データフェッチユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することと、
前記データフェッチユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することに応じて、前記特定の疎要素の部分集合にアクセスするための前記指示を生成することとをさらに備える、請求項9~12のいずれかに記載の方法。 - 前記データフェッチユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することは、前記データフェッチユニットは、ルックアップテーブルに基いて、前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することを含む、請求項13に記載の方法。
- 疎要素を密行列に変換するためのシステムであって、
1つ以上のデータ片において格納される特定の疎要素の部分集合に基づいて出力行列に対する要求を送信するよう構成される1つ以上のプロセッサと、
ノードネットワーク上で接続され、2次元の疎密変換ユニットのそれぞれの次元に沿って配置された複数個の疎要素アクセスユニットとを備え、各疎要素アクセスユニットは、
それぞれの複数個のプロセッサを備えるそれぞれのデータフェッチユニットを備え、前記データフェッチユニットは、
前記データフェッチユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合にアクセスするよう割り当てられるという指示を与える1つ以上の制御信号を外部のソースから受取り、
前記指示に基いて、前記特定の疎要素の部分集合の中の1つ以上の疎要素をフェッチするよう構成され、各疎要素アクセスユニットはさらに、
それぞれの連結ユニットを備え、前記連結ユニットは、
少なくとも前記1つ以上の疎要素に適用される変換に基いて出力密行列を生成するよう構成され、各疎要素アクセスユニットはさらに、
それぞれの圧縮/伸長ユニットを備え、前記圧縮/伸長ユニットは、
前記出力密行列を圧縮して、圧縮された出力密行列を生成し、
前記圧縮された出力密行列を前記ノードネットワークに与えるよう構成される、疎要素を密行列に変換するためのシステム。 - 各疎要素アクセスユニットは、それぞれの要求識別ユニットをさらに含み、前記要求識別ユニットは、
前記ノードネットワーク上で、前記特定の疎要素に対する前記要求を受取り、
前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断し、
前記要求識別ユニットが位置する前記疎要素アクセスユニットは前記特定の疎要素の部分集合を扱うよう割当てられる、と判断することに応じて、前記データフェッチユニットに対して、前記特定の疎要素の部分集合にアクセスするための前記指示を生成するよう構成される、請求項15に記載のシステム。 - 各疎要素アクセスユニットは、それぞれの疎低減ユニットをさらに含み、前記疎低減ユニットは、
第1のプロセッサから第1の疎要素を含む第1の行列を受取るよう構成され、前記第1の行列は第1の次元を有し、前記疎低減ユニットはさらに、
前記第1の疎要素を含む第2の行列を生成するよう構成され、前記第2の行列は、前記第1の次元よりも小さい第2の次元を有し、
前記連結ユニットは、さらに、
前記第2の行列を受取るよう構成され、
前記出力密行列を生成することは、前記第2の行列に基いて前記出力密行列を生成することをさらに含む、請求項15に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/016,486 US9898441B2 (en) | 2016-02-05 | 2016-02-05 | Matrix processing apparatus |
US15/016,486 | 2016-02-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016251097A Division JP6626433B2 (ja) | 2016-02-05 | 2016-12-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020061167A JP2020061167A (ja) | 2020-04-16 |
JP7023917B2 true JP7023917B2 (ja) | 2022-02-22 |
Family
ID=57796137
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016251097A Active JP6626433B2 (ja) | 2016-02-05 | 2016-12-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
JP2019216610A Active JP7023917B2 (ja) | 2016-02-05 | 2019-11-29 | 疎要素を密行列に変換するためのシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016251097A Active JP6626433B2 (ja) | 2016-02-05 | 2016-12-26 | 疎要素を密行列に変換するためのシステムおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US9898441B2 (ja) |
EP (1) | EP3203381A1 (ja) |
JP (2) | JP6626433B2 (ja) |
KR (2) | KR101936396B1 (ja) |
CN (2) | CN107045492B (ja) |
BR (1) | BR102016031034A2 (ja) |
SG (1) | SG10201610912UA (ja) |
TW (1) | TWI661315B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9805001B2 (en) * | 2016-02-05 | 2017-10-31 | Google Inc. | Matrix processing apparatus |
JP6938661B2 (ja) | 2017-05-17 | 2021-09-22 | グーグル エルエルシーGoogle LLC | 専用ニューラルネットワークトレーニングチップ |
KR20200052182A (ko) * | 2018-11-06 | 2020-05-14 | 한국전자통신연구원 | 딥러닝 모델 압축 및 압축 해제 방법 그리고 장치 |
US10789510B2 (en) | 2019-01-11 | 2020-09-29 | Google Llc | Dynamic minibatch sizes |
CN110489428B (zh) * | 2019-08-26 | 2020-05-22 | 上海燧原智能科技有限公司 | 多维稀疏矩阵压缩方法、解压缩方法、装置、设备及介质 |
US11295199B2 (en) | 2019-12-09 | 2022-04-05 | UMNAI Limited | XAI and XNN conversion |
US11971885B2 (en) * | 2021-02-10 | 2024-04-30 | Adobe Inc. | Retrieval aware embedding |
CN112712456A (zh) * | 2021-02-23 | 2021-04-27 | 中天恒星(上海)科技有限公司 | Gpu处理电路结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120159489A1 (en) | 2010-12-20 | 2012-06-21 | Oliver Schabenberger | Systems and Methods for Generating a Cross-Product Matrix In a Single Pass Through Data Using Single Pass Levelization |
JP2014199545A (ja) | 2013-03-29 | 2014-10-23 | 富士通株式会社 | プログラム、並列演算方法および情報処理装置 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625836A (en) | 1990-11-13 | 1997-04-29 | International Business Machines Corporation | SIMD/MIMD processing memory element (PME) |
US5752067A (en) | 1990-11-13 | 1998-05-12 | International Business Machines Corporation | Fully scalable parallel processing system having asynchronous SIMD processing |
JP2557175B2 (ja) * | 1992-05-22 | 1996-11-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システム |
US5446908A (en) | 1992-10-21 | 1995-08-29 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for pre-processing inputs to parallel architecture computers |
US5644517A (en) | 1992-10-22 | 1997-07-01 | International Business Machines Corporation | Method for performing matrix transposition on a mesh multiprocessor architecture having multiple processor with concurrent execution of the multiple processors |
JPH06243113A (ja) * | 1993-02-19 | 1994-09-02 | Fujitsu Ltd | 並列計算機における計算モデルのマッピング法 |
JPH0713945A (ja) * | 1993-06-16 | 1995-01-17 | Nippon Sheet Glass Co Ltd | 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造 |
US6249614B1 (en) * | 1998-03-06 | 2001-06-19 | Alaris, Inc. | Video compression and decompression using dynamic quantization and/or encoding |
KR100598667B1 (ko) | 2001-02-24 | 2006-07-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 클래스 네트워크 라우팅 |
ATE479147T1 (de) | 2001-02-24 | 2010-09-15 | Ibm | Neuartiger massivparalleler supercomputer |
JP3953295B2 (ja) * | 2001-10-23 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報検索システム、情報検索方法、情報検索を実行させるためのプログラムおよび情報検索を実行させるためのプログラムが記録された記録媒体 |
US20060072834A1 (en) * | 2003-04-17 | 2006-04-06 | Lynch William C | Permutation procrastination |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7668268B2 (en) * | 2006-05-22 | 2010-02-23 | Nokia Corporation | Lower complexity computation of lattice reduction |
CN101621514B (zh) * | 2009-07-24 | 2013-01-09 | 北京航空航天大学 | 网络数据的压缩方法、网络系统和融合中心设备 |
WO2011156247A2 (en) | 2010-06-11 | 2011-12-15 | Massachusetts Institute Of Technology | Processor for large graph algorithm computations and matrix operations |
US8549259B2 (en) | 2010-09-15 | 2013-10-01 | International Business Machines Corporation | Performing a vector collective operation on a parallel computer having a plurality of compute nodes |
CN102141976B (zh) | 2011-01-10 | 2013-08-14 | 中国科学院软件研究所 | 稀疏矩阵的对角线数据存储方法及基于该方法的SpMV实现方法 |
US9665531B2 (en) | 2012-06-13 | 2017-05-30 | International Business Machines Corporation | Performing synchronized collective operations over multiple process groups |
CN102968632A (zh) * | 2012-10-15 | 2013-03-13 | 北京大学 | 获取图像的紧凑全局特征描述子的方法及图像检索方法 |
US9367519B2 (en) | 2013-08-30 | 2016-06-14 | Microsoft Technology Licensing, Llc | Sparse matrix data structure |
US9471377B2 (en) | 2013-11-13 | 2016-10-18 | Reservoir Labs, Inc. | Systems and methods for parallelizing and optimizing sparse tensor computations |
CN103984527B (zh) * | 2014-04-01 | 2017-12-15 | 杭州电子科技大学 | 优化稀疏矩阵向量乘提升不可压缩管流模拟效率的方法 |
US10067909B2 (en) | 2014-06-25 | 2018-09-04 | Sap Se | Sparse linear algebra in column-oriented in-memory database |
US9715481B2 (en) | 2014-06-27 | 2017-07-25 | Oracle International Corporation | Approach for more efficient use of computing resources while calculating cross product or its approximation for logistic regression on big data sets |
JP6547275B2 (ja) * | 2014-10-29 | 2019-07-24 | 株式会社リコー | 情報処理システム、情報処理装置、情報処理方法、及びプログラム |
CN104636273B (zh) * | 2015-02-28 | 2017-07-25 | 中国科学技术大学 | 一种带多级Cache的SIMD众核处理器上的稀疏矩阵存储方法 |
-
2016
- 2016-02-05 US US15/016,486 patent/US9898441B2/en active Active
- 2016-12-22 US US15/389,386 patent/US9880976B2/en active Active
- 2016-12-26 JP JP2016251097A patent/JP6626433B2/ja active Active
- 2016-12-28 SG SG10201610912UA patent/SG10201610912UA/en unknown
- 2016-12-29 KR KR1020160183036A patent/KR101936396B1/ko active IP Right Grant
- 2016-12-29 TW TW105143865A patent/TWI661315B/zh active
- 2016-12-29 EP EP16207246.6A patent/EP3203381A1/en not_active Ceased
- 2016-12-30 BR BR102016031034-2A patent/BR102016031034A2/pt not_active Application Discontinuation
-
2017
- 2017-01-13 CN CN201710025656.2A patent/CN107045492B/zh active Active
- 2017-01-13 CN CN202110566425.9A patent/CN113254871B/zh active Active
-
2019
- 2019-01-02 KR KR1020190000287A patent/KR102099221B1/ko active IP Right Grant
- 2019-11-29 JP JP2019216610A patent/JP7023917B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120159489A1 (en) | 2010-12-20 | 2012-06-21 | Oliver Schabenberger | Systems and Methods for Generating a Cross-Product Matrix In a Single Pass Through Data Using Single Pass Levelization |
JP2014199545A (ja) | 2013-03-29 | 2014-10-23 | 富士通株式会社 | プログラム、並列演算方法および情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6626433B2 (ja) | 2019-12-25 |
JP2017138966A (ja) | 2017-08-10 |
KR102099221B1 (ko) | 2020-04-09 |
US9880976B2 (en) | 2018-01-30 |
EP3203381A1 (en) | 2017-08-09 |
CN113254871B (zh) | 2024-09-03 |
CN107045492A (zh) | 2017-08-15 |
TW201734845A (zh) | 2017-10-01 |
JP2020061167A (ja) | 2020-04-16 |
KR101936396B1 (ko) | 2019-01-08 |
SG10201610912UA (en) | 2017-09-28 |
KR20170093697A (ko) | 2017-08-16 |
KR20190003849A (ko) | 2019-01-09 |
TWI661315B (zh) | 2019-06-01 |
CN113254871A (zh) | 2021-08-13 |
US20170228342A1 (en) | 2017-08-10 |
US20170228344A1 (en) | 2017-08-10 |
CN107045492B (zh) | 2021-06-11 |
BR102016031034A2 (pt) | 2018-11-21 |
US9898441B2 (en) | 2018-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7023917B2 (ja) | 疎要素を密行列に変換するためのシステムおよび方法 | |
JP6978467B2 (ja) | 疎要素を密行列に変換するためのシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7023917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |