JP2017126307A - コンピューターのcpuの汎用化法 - Google Patents
コンピューターのcpuの汎用化法 Download PDFInfo
- Publication number
- JP2017126307A JP2017126307A JP2016013800A JP2016013800A JP2017126307A JP 2017126307 A JP2017126307 A JP 2017126307A JP 2016013800 A JP2016013800 A JP 2016013800A JP 2016013800 A JP2016013800 A JP 2016013800A JP 2017126307 A JP2017126307 A JP 2017126307A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- computer
- machine language
- intermediate code
- language
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
【課題】 今までの多種類のCPUの、様々なアセンブラを幾つも覚える必要が無く、しかも、一つのCPUで最初の4ビットのCPU、4004から最新の64ビットのCPU、CORE i7までの機械語を走らせ、しかも、高級言語を中間コード化し、CPUのマイクロ・プログラムで直接、ハードウェア的に中間コードをCPUに解読させて機械語のランタイムルーチンを呼び出せば、今までの全部のCPU、全部のコンピューター言語、全部のプログラムが一つのCPUで走る。【解決手段】 この為、この発明においては、コンピューターのCPUにはCISC(Complex Instruction Set Computer)を使い、CPUのマイクロ・プログラムには今までの全部のCPUの機械語を解読できる様に記述し、内部で新しいCPUの機械語に変換し、コンピューターの高級言語の中間コードも解読できる様にする。これらの機械語・中間コードをハードウェア的に解読出来る様にCPUのマイクロ・プログラムを改良・拡張する。
Description
この発明はデジタル回路に関する。
この発明は、コンピューターのCPUで、電卓用の最初の4ビットのCPU、4004から最新の64ビットのCPU、CORE i7までの機械語を新しいCPUのマイクロ・プログラムでこのCPUの機械語に変換して、今までの全部のCPUの、全部のプログラムを一つのCPUで走らせる物である。
今までのコンピューターのCPUの機械語は、そのCPU固有で、他のCPUの機械語は走らず、違うCPUでは新しくアセンブラを覚える必要があり、コンパイラ等の高級言語ではコード・ジェネレーターをそのCPU用に書き換える必要があった。
今までの多種類のCPUの、様々なアセンブラを幾つも覚える必要が無く、しかも、一つのCPUで最初の4ビットのCPU、4004から最新の64ビットのCPU、CORE i7までの機械語を走らせ、しかも、高級言語を中間コード化し、CPUのマイクロ・プログラムで直接、ハードウェア的に中間コードをCPUに解読させて機械語のランタイムルーチンを呼び出せば、今までの全部のCPU、全部のコンピューター言語、全部のプログラムが一つのCPUで走る。
この為、この発明においては、コンピューターのCPUにはCISC(Complex Instruction Set Computer)を使い、CPUのマイクロ・プログラムには今までの全部のCPUの機械語を解読できる様に記述し、内部で新しいCPUの機械語に変換し、コンピューターの高級言語の中間コードも解読できる様にする。これらの機械語・中間コードをハードウェア的に解読出来る様にCPUのマイクロ・プログラムを改良・拡張する。
この発明により、一つのCPUで今までの全部のCPU、全部のコンピューター言語、全部のプログラムが走り、色々なアセンブラ、コンピューター言語を覚える必要が無く、自分の好きなCPU、好きなコンピューター言語でプログラムを書き、コンピューターを走らせる事が出来る。しかも、今までの古いCPUのコマンド・セットの性能評価もコンパイラ等のコード・ジェネレーターやランタイムルーチンを切り換える事で出来る。
特願2014−252440
Claims (1)
- コンピューターのCPUの汎用化法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013800A JP2017126307A (ja) | 2016-01-12 | 2016-01-12 | コンピューターのcpuの汎用化法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013800A JP2017126307A (ja) | 2016-01-12 | 2016-01-12 | コンピューターのcpuの汎用化法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017126307A true JP2017126307A (ja) | 2017-07-20 |
Family
ID=59365601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016013800A Pending JP2017126307A (ja) | 2016-01-12 | 2016-01-12 | コンピューターのcpuの汎用化法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017126307A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004102375A (ja) * | 2002-09-05 | 2004-04-02 | Renesas Technology Corp | 情報処理装置 |
JP2014130580A (ja) * | 2012-12-31 | 2014-07-10 | Intel Corp | 条件付きループをベクトル化する命令及び論理 |
-
2016
- 2016-01-12 JP JP2016013800A patent/JP2017126307A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004102375A (ja) * | 2002-09-05 | 2004-04-02 | Renesas Technology Corp | 情報処理装置 |
JP2014130580A (ja) * | 2012-12-31 | 2014-07-10 | Intel Corp | 条件付きループをベクトル化する命令及び論理 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6163171B2 (ja) | ソート加速プロセッサ、方法、システムおよび命令 | |
US6957321B2 (en) | Instruction set extension using operand bearing NOP instructions | |
KR101642556B1 (ko) | 이진 번역을 수행하기 위한 방법 및 시스템 | |
JP6849274B2 (ja) | 融合された単一のサイクルのインクリメント−比較−ジャンプを実施するための命令及びロジック | |
WO2015015225A3 (en) | Software development tool | |
JP6498226B2 (ja) | プロセッサおよび方法 | |
US8874928B2 (en) | System and method for obfuscating constants in a computer program | |
KR101139395B1 (ko) | Risc 프로세서 및 그의 레지스터 플래그 비트 처리방법 | |
JP6419205B2 (ja) | プロセッサ、方法、システム、コンピュータシステム、およびコンピュータ可読記憶媒体 | |
CN108885551B (zh) | 存储器复制指令、处理器、方法和系统 | |
CN110020006B (zh) | 查询语句的生成方法及相关设备 | |
TW201702867A (zh) | 用以提供原子範圍運算的指令及邏輯 | |
TWI724065B (zh) | 包含用於控制流向終止的模式特定結束分支之處理器及系統 | |
JP2018505506A5 (ja) | ||
CN110245468B (zh) | 一种编译方法、装置、设备及系统 | |
WO2013089750A1 (en) | Methods to optimize a program loop via vector instructions using a shuffle table and a blend table | |
KR20170097015A (ko) | 마스크를 마스크 값들의 벡터로 확장하기 위한 방법 및 장치 | |
US20150261537A1 (en) | Method of decoding instructions in microprocessor | |
TWI729033B (zh) | 控制轉移強制執行中的非追蹤控制轉移的方法及處理器 | |
US20130275721A1 (en) | Reconfigurable instruction encoding method, execution method, and electronic apparatus | |
JP2017126307A (ja) | コンピューターのcpuの汎用化法 | |
Valiyev et al. | Design of the modern domain specific programming languages | |
KR102021447B1 (ko) | 컴퓨팅 장치 및 그것의 동작 방법 | |
JP2005346407A (ja) | 動的コンパイルにおけるインライン展開実施方法 | |
JP2016103252A (ja) | コンピュ−タ−のcpuの高速化法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180130 |