JP2016103252A - コンピュ−タ−のcpuの高速化法 - Google Patents

コンピュ−タ−のcpuの高速化法 Download PDF

Info

Publication number
JP2016103252A
JP2016103252A JP2014252440A JP2014252440A JP2016103252A JP 2016103252 A JP2016103252 A JP 2016103252A JP 2014252440 A JP2014252440 A JP 2014252440A JP 2014252440 A JP2014252440 A JP 2014252440A JP 2016103252 A JP2016103252 A JP 2016103252A
Authority
JP
Japan
Prior art keywords
computer
cpu
program
language
terms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014252440A
Other languages
English (en)
Inventor
正仁 櫨田
Masahito Utsugida
正仁 櫨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2014252440A priority Critical patent/JP2016103252A/ja
Publication of JP2016103252A publication Critical patent/JP2016103252A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

【課題】今までのコンピュ−タ−言語と、これから開発されるであろうコンピュ−タ−言語について、中間コ−ドと機械語ランタイムル−チンの呼び出し方の統一規格を提供する。【解決手段】コンピュ−タ−の高級言語を中間コ−ド化し、この中間コ−ドをCPUのマイクロ・プログラムで直接、ハ−ドウェア的にCPUに解読させて機械語のランタイムル−チンを呼び出せば、高級言語で書かれたプログラムの動作速度が桁違いに速くなる。その為、CISCの方が−度にいろいろな制御が出来て、しかも、プログラムの記述量的にも有利である。コンピュ−タ−の高級言語を規格統一して中間コ−ド化し、CPUにはCISCを使い、CPUの中のマイクロ・プログラムにこれらの中間コ−ドをハ−ドウェア的に解読出来る様に改良・拡張し、機械語のランタイムル−チンの呼び出し方も規格統一して、更に、これからのコンピュ−タ−言語にも対応出来るようにする。【選択図】なし

Description

この発明はデジタル回路に関する。
この発明は、コンピュ−タ−で高級言語を機械語と同じ速さで走らせる為に、高級言語を中間コ−ド化してハ−ドウェアで解読し、ランタイム・ル−チンを呼んで、ランタイム・ル−チン自体が機械語なので、高級言語が機械語と同じ速さで走り、また、高級言語を使うので、アルゴリズム的にも楽である。しかも、ランタイム・ル−チンを常に改良すれば、常に高速でプログラムを走らせる事が出来る。
今までのコンピュ−タ−は高級言語に於いて、コンパイラでは機械語レベルまで落として記述して、機械語でCPUを動作させ、インタ−プリタ−では中間コ−ドをソフトウェア(プログラム)で解読して、その処理に合った機械語ル−チンを呼び出して、処理が終わる毎に元のプログラムの位置の次の中間コ−ドを解読して、また、その処理に合った機械語ル−チンを呼び出し、の繰り返しである。
CPUは機械語(オペコ−ド、オペランド、デ−タ)をフェッチして、デコ−ドし、コントロ−ルバスでALU、内部バス、外部アドレスバス、外部デ−タバス、外部コントロ−ルバスを制御して外部メモリとのデ−タの入出力、内部レジスタ−とALUとのデ−タのやり取り、ALUの演算やフラグレジスタ−のセット/リセット、I/Oとのデ−タの入出力をプログラムカウンタ−に従って繰り返し行っている。
コンピュ−タ−の高級言語を中間コ−ド化し、この中間コ−ドをCPUのマイクロ・プログラムで直接、ハ−ドウェア的にCPUに解読させて機械語のランタイムル−チンを呼び出せば、高級言語で書かれたプログラムの動作速度が桁違いに速くなる。また、高級言語を使うので、アルゴリズム的にも楽である。しかも、ランタイム・ル−チンを常に改良すれば、常に高速でプログラムを走らせる事が出来る。その為、ハ−ドウェア的にCPUはCISCの方が一度にいろいろな制御が出来て、しかも、プログラムの記述量的にも有利である。
今までのコンピュ−タ−言語(高級、低級を問わず)と、これから開発されるであろうコンピュ−タ−言語についても中間コ−ドと機械語ランタイムル−チンの呼び出し方の規格を統一すれば、拡張性に於いても有利である。
この為、この発明においては、コンピュ−タ−の高級言語を規格統一して中間コ−ド化し、CPUにはCISCを使い、CPUの中のマイクロ・プログラムにこれらの中間コ−ドをハ−ドウェア的に解読出来る様に改良・拡張し、機械語のランタイムル−チンの呼び出し方も規格統一して、更に、これからのコンピュ−タ−言語にも対応出来るようにする。ランタイム・ル−チン自体が機械語なので、高級言語が機械語と同じ速さで走り、また、高級言語を使うので、アルゴリズム的にも楽である。しかも、ランタイム・ル−チンを常に改良すれば、常に高速でプログラムを走らせる事が出来る。しかも、プログラムの記述量的にも有利である。また、規格統一しておけば、拡張性に於いても有利である。
この発明は、スカラ−・コンピュ−タ−からベクトル・コンピュ−タ−、アレイ・コンピュ−タ−にまで応用できて、しかも、高級言語でコンピュ−タ−・プログラムを記述する事が出来るので、動作速度的にもアルゴリズム的にもコンピュ−タ−を飛躍的に使い易い物にする。

Claims (1)

  1. コンピュ−タ−のCPUの高速化法
JP2014252440A 2014-11-27 2014-11-27 コンピュ−タ−のcpuの高速化法 Pending JP2016103252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014252440A JP2016103252A (ja) 2014-11-27 2014-11-27 コンピュ−タ−のcpuの高速化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014252440A JP2016103252A (ja) 2014-11-27 2014-11-27 コンピュ−タ−のcpuの高速化法

Publications (1)

Publication Number Publication Date
JP2016103252A true JP2016103252A (ja) 2016-06-02

Family

ID=56089038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014252440A Pending JP2016103252A (ja) 2014-11-27 2014-11-27 コンピュ−タ−のcpuの高速化法

Country Status (1)

Country Link
JP (1) JP2016103252A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296381A (ja) * 1998-04-08 1999-10-29 Matsushita Electric Ind Co Ltd 仮想マシン及びコンパイラ
JP2003216443A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd 中間コード実行装置および方法
JP2004280766A (ja) * 2003-03-15 2004-10-07 Aplix Corp 中間コード実行システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296381A (ja) * 1998-04-08 1999-10-29 Matsushita Electric Ind Co Ltd 仮想マシン及びコンパイラ
JP2003216443A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd 中間コード実行装置および方法
JP2004280766A (ja) * 2003-03-15 2004-10-07 Aplix Corp 中間コード実行システム

Similar Documents

Publication Publication Date Title
JP6351682B2 (ja) 装置および方法
KR101642556B1 (ko) 이진 번역을 수행하기 위한 방법 및 시스템
KR102010902B1 (ko) Sm3 해시 알고리즘 가속 프로세서, 방법, 시스템 및 명령어
US10572404B2 (en) Cyclic buffer pointer fixing
KR101679111B1 (ko) 연산 마스크들의 마스킹되지 않는 요소들을 통합하기 위한 프로세서들, 방법들, 시스템들, 및 명령어들
JP5986688B2 (ja) Sha256アルゴリズムのメッセージスケジューリングのための命令セット
CN108830112B (zh) 用于处理安全哈希算法的指令处理器、方法、和系统
JP6373425B2 (ja) 複数のビットを左にシフトし、複数の1を複数の下位ビットにプルインするための命令
US9886242B2 (en) Methods to optimize a program loop via vector instructions using a shuffle table
JP6498226B2 (ja) プロセッサおよび方法
KR20170097018A (ko) 벡터 브로드캐스트 및 xorand 로직 명령어를 위한 장치 및 방법
JP2016015152A (ja) 条件付きループをベクトル化する命令及び論理
US9436469B2 (en) Methods to optimize a program loop via vector instructions using a shuffle table and a mask store table
JP6419205B2 (ja) プロセッサ、方法、システム、コンピュータシステム、およびコンピュータ可読記憶媒体
US20130275723A1 (en) Conditional execution support for isa instructions using prefixes
TW201737063A (zh) 用以反轉與置換在一遮罩暫存器內的位元之設備及方法(二)
US20150261537A1 (en) Method of decoding instructions in microprocessor
TW201342241A (zh) 具有嵌入中斷功能性的中斷回復指令
JP2016103252A (ja) コンピュ−タ−のcpuの高速化法
JP5753603B2 (ja) データ要素内のビットをゼロ化するためのシステム、装置、および方法
US9811338B2 (en) Flag non-modification extension for ISA instructions using prefixes
CN112214244A (zh) 一种运算装置及其操作方法
JP2017126307A (ja) コンピューターのcpuの汎用化法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171219