TW201702867A - 用以提供原子範圍運算的指令及邏輯 - Google Patents

用以提供原子範圍運算的指令及邏輯 Download PDF

Info

Publication number
TW201702867A
TW201702867A TW105105516A TW105105516A TW201702867A TW 201702867 A TW201702867 A TW 201702867A TW 105105516 A TW105105516 A TW 105105516A TW 105105516 A TW105105516 A TW 105105516A TW 201702867 A TW201702867 A TW 201702867A
Authority
TW
Taiwan
Prior art keywords
range
instruction
processor
index
modification
Prior art date
Application number
TW105105516A
Other languages
English (en)
Other versions
TWI578231B (zh
Inventor
伊蘭 帕杜
歐倫 班奇奇
亞奇 羅畢森
那達夫 恰奇蒙
詹姆斯 考尼
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201702867A publication Critical patent/TW201702867A/zh
Application granted granted Critical
Publication of TWI578231B publication Critical patent/TWI578231B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

指令及邏輯在多處理系統中提供原子範圍運算。在一實施例中，原子範圍修改指令指明用於範圍索引集合的位址。指令會封鎖對範圍索引集合的存取以及載入範圍索引以檢查範圍大小。比較範圍大小與足以執行範圍修改的大小。假使範圍大小是足以執行範圍修改時，則執行範圍修改及將範圍索引集合的一或更多修改的範圍索引回存至記憶體。否則，當範圍大小不足以執行該範圍修改時，設定錯誤訊號。解除對範圍索引集合的存取之封鎖，以回應原子範圍修改指令的完成。實施例可包含原子增量NEXT指令、加法NEXT指令、減量END指令、及/或減法END指令。

Description

用以提供原子範圍運算的指令及邏輯
本揭示係關於當由處理器或其它處理邏輯執行時，執行載入、儲存、邏輯、數學、或其它功能運算之處理邏輯、微處理器、及相關指令集架構的領域。特別地，本揭示關於提供原子範圍運算之指令及邏輯。
在多處理中，處理器或邏輯處理器可以採用多緒邏輯以同時地或平行地執行複數可執行的指令之緒。平行程式化最常見的形式之一是已知為單程式多資料(SPMD)。SPMD是用以達到平行性的技術，其中，工作分離並同時以不同輸入在多處理器(或邏輯處理器)上運行以更快地取得結果。多個自律處理器(或邏輯處理器)在獨立的執行點同時地執行相同的程式。
SPMD與單一指令多資料(SIMD)不同之處在於SPMD可以用以呼叫功能的多個情形或是在多個處理器上(或邏輯處理器)平行地執行多個迴路迭代，而不是如SIMD施加於不同資料上之逐一指令的密集連鎖步驟一 般。這二種形式的平行程式化是不互斥的。舉例而言，SPMD程式也可採用SIMD指令。
事實上，為了最大的綜合效果，目前的電腦允許在相同時間利用很多平行的模式。分散式的記憶體程式可以在節點集合上運行。各節點可以是共用的記憶體電腦及在多處理器(或邏輯處理器)上平行地執行。在各處理器內，為了最大的單一CPU速度，SIMD向量指令可以使用超純量指令執行(通常由CPU透明地處理)、管線化及多平行功能單元。
由於一起使用這些不同形式的平行性，所以，執行個別的SPMD工作所需要的處理可以減少，但是，執行例如劃分工作、分配工作給多個處理器(或邏輯處理器)及經由共用記憶體通訊等即時同步所需要的處理時間，會變成更顯著的開銷挑戰，這會限制從同時利用如此多形式的平行性所預期之其它性能增益。
直至今日，尚未適當地開發克服這些挑戰、潛在的性能限制議題、及即時複雜度的解決之道。
100‧‧‧電腦系統
140‧‧‧資料處理系統
160‧‧‧資料處理系統
170‧‧‧處理核心
162‧‧‧執行單元
164‧‧‧暫存器檔案集
165‧‧‧解碼器
165B‧‧‧解碼器
200‧‧‧處理器
490‧‧‧核心
500‧‧‧處理器
600‧‧‧系統
700‧‧‧第二系統
800‧‧‧第三系統
900‧‧‧系統晶片
1000‧‧‧處理器
1130‧‧‧儲存媒體
1140‧‧‧記憶體
在圖式中，以舉例方式而非限定方式，說明本發明。
圖1A是執行指令以提供原子範圍運算的系統之一實施例的方塊圖。
圖1B是執行指令以提供原子範圍運算的系統之另一實施例的方塊圖。
圖1C是執行指令以提供原子範圍運算的系統之另一實施例的方塊圖。
圖2是執行指令以提供原子範圍運算的處理器之一實施例的方塊圖。
圖3A顯示根據一實施例的緊縮資料型式。
圖3B顯示根據一實施例的緊縮資料型式。
圖3C顯示根據一實施例的緊縮資料型式。
圖3D顯示根據一實施例以提供原子範圍運算的指令編碼。
圖3E顯示根據另一實施例以提供原子範圍運算的指令編碼。
圖3F顯示根據另一實施例以提供原子範圍運算的指令編碼。
圖3G顯示根據另一實施例以提供原子範圍運算的指令編碼。
圖3H顯示根據另一實施例以提供原子範圍運算的指令編碼。
圖4A顯示具有以提供原子範圍運算的指令及邏輯之處理器微架構的一實施例的元件。
圖4B顯示具有以提供原子範圍運算的指令及邏輯之處理器微架構的另一實施例的元件。
圖5是具有以提供原子範圍運算的指令及邏輯之處理器的一實施例的方塊圖。
圖6是具有以提供原子範圍運算的指令及邏輯之電腦 系統的一實施例的方塊圖。
圖7是具有以提供原子範圍運算的指令及邏輯之電腦系統的另一實施例的方塊圖。
圖8是具有以提供原子範圍運算的指令及邏輯之電腦系統的另一實施例的方塊圖。
圖9是具有以提供原子範圍運算的指令及邏輯之系統晶片的一實施例的方塊圖。
圖10是具有以提供原子範圍運算的指令及邏輯之處理器的一實施例的方塊圖。
圖11是具有以提供原子範圍運算的指令及邏輯之IP核心發展系統的一實施例的方塊圖。
圖12顯示支援以提供原子範圍運算的指令及邏輯的架構模擬系統的一實施例。
圖13顯示用以將提供原子範圍運算的指令轉譯之系統的一實施例。
圖14顯示用於使用以提供原子範圍運算的指令的處理器設備邏輯的實施例。
圖15顯示使用以提供原子範圍運算的指令的處理器設備邏輯的替代實施例。
圖16顯示使用以提供原子範圍運算的指令的處理器設備邏輯的另一替代實施例。
圖17顯示使用以提供原子範圍運算的指令的處理器設備邏輯的另一替代實施例。
圖18A顯示用於執行以提供原子範圍運算的指令之處 理的一實施例之流程圖。
圖18B顯示用於執行以提供原子範圍運算的指令之處理的替代實施例之流程圖。
圖19A顯示用於執行以提供原子範圍運算的指令之處理的另一替代實施例之流程圖。
圖19B顯示用於執行以提供原子範圍運算的指令之處理的另一替代實施例之流程圖。
【發明內容及實施方式】
下述詳細說明揭示在處理器、電腦系統或其它處理設備之內或與其相關連地提供原子範圍運算的指令及處理邏輯。
在某些實施例中，此處揭示的指令及邏輯在多處理系統中提供原子範圍運算的指令。在某些實施例中，原子範圍修改指令指明用於範圍索引組的位址。指令鎖住對範圍索引組的存取以及載入範圍索引以檢查範圍大小。範圍大小會與足以執行範圍修改的大小相比較。假使範圍大小足以執行範圍修改時，則執行範圍修改以及將範圍索引組的一或更多修改的範圍索引回存至記憶體。否則，當範圍大小不足以執行該範圍修改時，設定錯誤訊號。舉例而言，錯誤訊號可包括設於暫存器中的回傳值。在某些實施例中，錯誤訊號可以設於處理器條件碼或旗標暫存器中(例如零旗標)。對範圍索引組的存取會被解鎖以回應原子範圍修改指令的完成。因此，此原子範圍修改指令的讀取、 條件修改、及寫入作業對於系統中所有的觀察方都呈現即時的。在某些實施例中，範圍包括在記憶體中成對的64位元索引NEXT及END。在某些替代實施例中，範圍包括在記憶體中成對的32位元(或16位元)索引NEXT及END。實施例包含原子增量NEXT指令、加法NEXT指令、減量END指令、及/或減法END指令。
舉例而言，範圍[NEXT,END)包含從NEXT至END-1的索引。當NEXT≧END時，範圍[NEXT,END)是空的。每當END>NEXT時，範圍[NEXT,END)的大小等於END-NEXT。具有大小≧1之範圍足以執行原子增量NEXT指令(INC NEXT)或是原子減量END指令(DEC END)。範圍的大小≧X足以執行X至NEXT的原子加法指令(ADD NEXT)或是自END減掉X的原子減法指令(SUB END)。
將瞭解，SPMD處理可以在多處理系統中使用原子範圍運算以劃分工作及呼叫多個功能情形(例如，用於貝齊爾(Bézier)曲線、貝齊爾表面、資料庫搜尋/更新、等等)，或者在多處理器(或邏輯處理器)上平行地執行迴路的多次迭代。當這些多處理器(例如處理器核心、邏輯處理器、硬體緒、等等)共用對共同的快取記憶體的存取時，經由使用原子範圍運算(例如劃分工作、分配工作索引給多處理器、及經由共用的記憶體通訊)之同步可以在協力的SPMD處理器(或邏輯處理器)之間分配工作或工作項目上提供增進的程式性及效率。
在下述說明中，揭示例如處理邏輯、處理器型式、微架構條件、事件、賦能機制、等等眾多特定細節，以助於更完整瞭解本發明的實施例。但是，習於此技藝者將瞭解，沒有這些特定細節，仍可實施本發明。此外，未詳細地顯示某些習知的結構、電路、等等，以免不必要地模糊本發明的實施例。
雖然參考處理器而說明下述實施例，但是，其它實施例可以應用至其它型式的積體電路及邏輯裝置。本發明的實施例之類似技術及教示可以應用至其它型式的電路或半導體裝置，其能從更高的管線貫量及增進的性能獲利。本發明的實施例的教示可應用至執行資料操作的任何處理器或機器。但是，本發明不限於執行512位元、256位元、128位元、64位元、32位元、或16位元資料作業的處理器或機器，且能應用至執行資料操作或管理的任何處理器及機器。此外，下述說明提供實例，且圖式顯示用於說明的各種實例。但是，這些實例不應被解釋為限定之意，它們僅是要提供本發明的實施例的實例，而不是提供本發明的實施例的所有可能的實施之窮舉清單。
雖然下述實例以執行單元及邏輯電路的環境說明指令操作及分佈，但是，本發明的其它實施例可由儲存在機器可讀取的、實體的媒體上的資料及/或指令實施，這些資料或指令當由機器執行時會促使機器執行符合本發明的至少一實施例之功能。在一實施例中，將與本發明的實施例相關連的功能以機器可執行的指令具體實施。指令可被用 以促使以指令程式化的一般用途或特定用途的處理器執行本發明的步驟。本發明的實施例可為電腦程式產品或是軟體，包含具有指令儲存於上的機器或電腦可讀取的媒體，所述指令用以將電腦(或其它電子裝置)程式化以執行根據本發明的實施例之一或更多作業。替代地，本發明的實施例的步驟可由含有用於執行步驟的固定功能邏輯的特定硬體組件、或是由程式化的電腦組件及固定功能的硬體組件的任何組合執行。
用以將邏輯程式化以執行本發明的實施例之指令可儲存在例如動態隨機存取記憶體(DRAM)、快取記憶體、快閃記憶體、或其它儲存器等系統中的記憶體內。此外，可經由網路或是藉由其它電腦可讀取的媒體，以散佈指令。因此，機器可讀取的媒體包含以機器(例如電腦)可讀取的形式來儲存或傳送資訊的任何機構，但不限於軟碟、光碟(optical disk、Compact Disc)、唯讀記憶體(CD-ROM)、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹拭可編程唯讀記憶體(EPROM)、電可抹拭可編程唯讀記憶體(EEPROM)、磁性或光學卡、快閃記憶體、或是經由電方式、光學方式、聲學方式或其它形式的傳播訊號(例如，載波、紅外線訊號、數位訊號、等等)而於網際網路上傳送資訊時使用的實體的、機器可讀取的儲存器。據此，電腦可讀取的媒體包含任何型式的實體機器可讀取的媒體，其適用於以可由機器(例如電腦)讀取的形式儲存或傳送電子指令或 資訊。
從產生到模擬到製造，設計會經過不同的階段。代表設計的資料可以多種方式代表該設計。首先，如同模擬中使用的一般，使用硬體說明語言或是另一功能說明語言來代表硬體。此外，可以在設計過程中的某些階段，產生設有邏輯及/或電晶體閘的電路級模型。此外，大部份的設計在某階段達到代表硬體模型中的不同裝置的實體配置之資料層級。在使用傳統的半導體製造技術之情形中，代表硬體模型的資料可為指明用以產生積體電路的掩罩之不同掩罩層上是否存有不同的特徵之資料。在設計的任何表示中，資料可以儲存在任何形式的機器可讀取的媒體中。例如碟片等磁性或光學儲存器或記憶體可以是機器可讀取的媒體，以儲存經由調變或其它方式產生以傳送資訊的光波或電波而傳送來的資訊。當表示或載送碼或設計的電載波被傳送至執行電訊號的複製、緩衝、或再傳送的程度時，產生新的複製。因此，通訊提供者或網路提供者可以至少暫時地將具體實施本發明的實施例之例如編碼成載波的資訊等物件儲存在實體的、機器可讀取的媒體上。
在現代的處理器中，使用很多不同的執行單元以處理及執行各式各樣的碼及指令。並非所有指令係均等地產生，有些是較快地完成而其它耗費一些時脈循環以完成。指令貫量愈快，則處理器的整體性能愈佳。因此，有利的是使很多指令儘可能快速地執行。但是，特定指令具有更大複雜度且需要更多執行時間及處理器資源。舉例而言， 該特定指令可為浮點指令、載入/儲存作業、資料移動、等等。
在網際網路、文書、及多媒體應用中使用愈來愈多的電腦系統，而隨著時間導入增加的處理器支援。在一實施例中，指令集可以與包含資料型式、指令、暫存器架構、定址模式、記憶體架構、中斷及例外處理、以及外部輸入和輸出(I/O)的一或更多電腦架構相關連。
在一實施例中，指令集架構(ISA)可以由包含用以實施一或更多指令集的處理器之邏輯及電路之一或更多微架構實施。替代實施例可以經由微碼、擴充的微碼或微碼輔助、超管理器、二進位轉譯、硬體重新編譯、等等以實施ISA。因此，設有不同微架構的複數個處理器可以共用至少部份共同指令集。舉例而言，Intel® Pentium 4處理器、Intel® CoreTM處理器、及來自加州太陽谷的超微公司的處理器實施幾乎相同版本的x86指令集(已增加更新的版本而具有一些延伸)，但具有不同的內部設計。類似地，由例如ARM Holdings,Ltd.、MIPS等其它處理器開發公司設計的處理器、或是它們的獲授權者或採用者可以共用至少部份共同指令集，但是可以包含不同的處理器設計。舉例而言，在使用新的或習知的技術之不同微架構中，以不同方式實施ISA的相同暫存器架構，其包含專用的實體暫存器、使用暫存器重命名機制(例如使用暫存器別名表(RAT)、重排序緩衝器(ROB)及退出暫存器檔案)的一或更多動態分配實體暫存器。在一實施例中，暫 存器包含一或更多暫存器、暫存器架構、暫存器檔案、或可或不可由軟體程式人員定址的其它暫存器集。
在一實施例中，指令包含一或更多指令格式。在一實施例中，指令格式標示不同的欄位(位元數目、位元位置、等等)以特別指明要被執行的作業以及作業要於其上執行的運算元，連同其它事項。某些指令格式可以由指令樣板(或副指令格式)進一步中斷界定。舉例而言，給定的指令格式的指令樣板可以被界定為具有不同子集合的指令格式欄位及/或被界定為使給定欄位被不同解譯。在一實施例中，使用指令格式(以及，假使被界定時，在該指令格式的多個指令樣板中的給定一者中)以表示指令，以及，指明或標示作業及作業將於其上操作的運算元。
科學的、財務的、自動向量化的一般目的、RMS(辨識、開發及合成)、以及視覺和多媒體應用(例如，2D/3D圖形、影像處理、視頻壓縮/解壓縮、語音辨識演算法及音頻操作)要求對大量的資料項執行相同的作業。在一實施例中，單一指令多資料(SIMD)意指促使處理器對多資料元件執行作業之指令型式。SIMD技術可用於處理器中，所述處理器能將暫存器中的多個位元邏輯上分成一些固定大小或可變大小的資料元件，各資料元件代表分別的值。舉例而言，在一實施例中，在64位元暫存器中的位元被組織成含有四個分別的16位元資料元件之源運算元，各16位元資料元件代表分別的16位元值。此型式的資料被稱為「緊縮」資料型式或是「向量」資料型 式，以及，此資料型式的運算元被稱為緊縮資料運算元或是向量運算元。在一實施例中，緊縮資料項或向量可以是儲存在單一暫存器內的緊縮資料元件的序列，且緊縮資料運算元或向量運算元可以是SIMD指令的源或目的地運算元(或是「緊縮資料指令」或「向量指令」)。在一實施例中，SIMD指令指明對二源向量運算元以相同或不同數目的資料元件、以及依相同或不同資料元件次序執行單一向量作業，以產生相同或不同大小的目的地向量運算元(也稱為結果向量運算元)。
例如具有包含x86的指令集、MMXTM、串流SIMD擴充(SSE)、SSE2、SSE3、SSE4.1、及SSE4.2指令之Intel® CoreTM處理器、例如具有包含向量浮點(VFP)及/或NEON指令的指令集之ARM Cortex®系列處理器等ARM處理器、以及由中國科學院的計算技術研究所(ICT)開發的龍芯(Loongson)系統處理器等MIPS處理器等等SIMD技術，能夠顯著地增進應用性能(CoreTM及MMXTM是註冊商標或是加州聖克拉拉(Santa Clara)之英特爾公司的商標)。
在一實施例中，目的地及源暫存器/資料是代表對應的資料或作業的源及目的地之一般名詞。在某些實施例中，它們由具有所述的名稱或功能之外的名稱或功能之暫存器、記憶體、或其它儲存區實施。舉例而言，在一實施例中，「DEST 1」可以是暫時儲存暫存器或是其它儲存區，而「SRC1」及「SRC2」可以是第一及第二源儲存暫 存器或其它儲存區、等等。在其它實施例中，二或更多SRC及DEST儲存區對應相同儲存區內不同的資料儲存元件(例如SIMD暫存器)。在一實施例中，舉例而言，藉由將對第一及第二源資料執行的作業結果寫回至作為目的地暫存器的二個源暫存器中之一者，則複數個源暫存器中之一者也可作為目的地暫存器。
圖1A是根據本發明的一實施例之由包含用以執行指令的執行單元的處理器形成之例示性的電腦系統的方塊圖。根據本發明，例如此處所述的實施例中，系統100包含例如處理器102等組件，以使用包含執行用於處理資料的演算法之邏輯的執行單元。系統100是根據可從加州聖克拉拉(Santa Clara)之英特爾公司取得的PENTIUM®III、PENTIUM®4、XeonTM、Itanium®、XScaleTM及/或StrongARMTM微處理器之處理系統的代表，但是，也可以使用其它系統(包含具有其它微處理器的個人電腦、工程工作站、機上盒等等)。在一實施例中，樣品系統100可執行從華盛頓州雷德蒙德的微軟公司可取得之視窗(WINDOWSTM)版本的作業系統，但是，也可以使用其它作業系統(舉例而言，UNIX及Linux)、嵌入軟體、及/或圖形使用者介面。因此，本發明的實施例不限於硬體電路及軟體的任何特定組合。
實施例不限於電腦系統。本發明的替代實施例可以用於例如手持裝置及嵌入式應用等其它裝置中。手持裝置的某些實例包含蜂巢式電話、網際網路協定裝置、數位相 機、個人數位助理(PDA)、及手持個人電腦(PC)。嵌入式應用包含微控制器、數位訊號處理器(DSP)、系統單晶片、網路電腦(NetPC)、機上盒、網路集線器、廣域網路(WAN)交換機、或是能執行根據至少一實施例之一或更多指令的任何其它系統。
圖1A是由處理器102形成的電腦系統100的方塊圖，處理器102包含一或更多執行單元108以執行演算法來執行根據本發明的一實施例之至少一指令。在單一處理器桌上型或伺服器系統的環境中，說明一實施例，但是，替代實施例可以包含於多處理器系統中。系統100是「集線器」系統架構的實例。電腦系統100包含處理器102以處理資料訊號。舉例而言，處理器102是複雜指令集電腦(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、實施複數指令集的組合之處理器、或是例如數位訊號處理器等任何其它處理器裝置。處理器102耦合至處理器匯流排110，處理器匯流排110能在處理器102與系統100中的其它組件之間傳輸資料訊號。系統100的元件執行習於此技藝者所熟知的其習知功能。
在一實施例中，處理器102包含階層1(L1)內部快取記憶體104。取決於架構，處理器102具有單一的內部快取記憶體或多層級的內部快取記憶體。替代地，在另一實施例中，快取記憶體駐於處理器102的外部。取決於特定實施及需求，其它實施例也包含內部及外部快取記憶體 的組合。暫存器檔案106將不同型式的資料儲存在包含整數暫存器、浮點暫存器、狀態暫存器、及指令指標暫存器等不同的暫存器中。
包含執行整數及浮點作業的邏輯之執行單元108也設於處理器102中。處理器102也包含儲存用於特定巨集指令的微碼(μ碼)ROM。對於一實施例，執行單元108包含邏輯以處理緊縮指令集109。藉由將緊縮指令集109包含在一般用途處理器102的指令集中，伴隨著執行指令的相關電路，可以在一般用途處理器102中使用緊縮資料，以執行由許多多媒體應用所使用的作業。因此，以處理器的資料匯流排的全寬度用於對緊縮資料執行作業，能更有效率地加速及執行許多多媒體應用。這能夠不須在處理器的資料匯流排上傳送較小單位的資料來一次對一資料元件執行一或更多作業。
執行單元108的替代實施例也用於微控制器、嵌入式處理器、圖形裝置、DSP、及其它型式的邏輯電路中。系統100包含記憶體120。記憶體120可為動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、或其它記憶體裝置。記憶體120儲存由處理器102執行的資料訊號所代表的指令及/或資料。
系統邏輯晶片116耦合至處理器匯流排110及記憶體120。在所示的實施例中系統邏輯晶片116是記憶體控制器集線器(MCH)。處理器102經由處理器匯流排110而 與MCH 116通訊。MCH 116提供高頻寬記憶體路徑118給記憶體120，記憶體120用於指令及資料儲存及用於圖形命令、資料和紋理的儲存。MCH 116在處理器102、記憶體120、及系統100中其它組件之間引導資料訊號，以及在處理器匯流排110、記憶體120、及系統I/O122之間橋接資料訊號。在某些實施例中，系統邏輯晶片116提供用於耦合至圖形控制器112的圖形埠。MCH 116經由記憶體介面118而耦合至記憶體120。圖形卡112經由加速圖形埠(AGP)互連114而耦合至MCH 116。
系統100使用專有集線器介面匯流排122，以將MCH 116耦合至輸入/輸出(I/O)控制器集線器(ICH)130。ICH 130經由本地I/O匯流排而提供與某些I/O裝置的直接連接。本地I/O匯流排是用於連接週邊至記憶體120、晶片組、及處理器102的高速I/O匯流排。某些實例是音頻控制器、韌體集線器(快閃BIOS)128、無線收發器126、資料儲存器124、含有使用者輸入及鍵盤介面的舊制I/O控制器、例如通用序列匯流排(USB)等序列擴充埠、及網路控制器134。資料儲存裝置124包括硬碟機、磁碟機、CD-ROM裝置、快閃記憶體裝置、或其它大量儲存裝置。
對於系統的另一實施例，根據一實施例的指令可以用於系統晶片。系統晶片的一實施例包括處理器及記憶體。一此系統的記憶體是快閃記憶體。快閃記憶體與處理器及其它系統組件設於相同晶粒上。此外，例如記憶體控制器 或圖形控制器等其它邏輯區塊也位於系統晶片上。
圖1B顯示資料處理系統140，其實施本發明的一實施例的原理。在不悖離本發明的實施例的範圍之下，習於此技藝者將易於瞭解此處所述的實施例可以用於替代的處理系統。
電腦系統140包括能夠執行根據一實施例的至少一指令的處理核心159。對於一實施例，處理核心159代表任何型式的架構之處理單元，包含但不限於CISC、RISC、或VLIW型架構。處理核心159也適合以一或更多處理技術製造，且藉由以足夠細節呈現在機器可讀取的媒體上，而可適合助於該製造。
處理核心159包括執行單元142、暫存器檔案集145、及解碼器144。處理核心159也包含增加的電路(未顯示)，這些增加的電路對於瞭解本發明的實施例係非必需地。執行單元142用於執行由處理核心159接收的指令。除了執行典型的處理器指令之外，執行單元142執行用於對緊縮資料格式執行作業的緊縮指令集143中的指令。緊縮指令集143包含用於執行本發明的實施例的指令以及其它緊縮指令。執行單元142藉由內部匯流排而耦合至暫存器檔案145。暫存器檔案145代表用於儲存包含資料的資訊之處理核心159上的儲存區。如先前所述般，可知用於儲存緊縮資料的儲存區不是關鍵的。執行單元142耦合至解碼器144。解碼器144用於將處理核心159收接的指令解碼成控制訊號及/或微碼登入點。為回應這些控 制訊號及/或微碼登入點，執行單元142執行適當的作業。在一實施例中，解碼器用以將指令的運算碼解譯，將標示應對指令內標示的對應資料執行什麼作業。
處理核心159與匯流排141耦合以與不同的其它系統裝置通訊，舉例而言，這些系統裝置通訊包含但不限於同步動態隨機存取記憶體(SDRAM)控制146、靜態隨機存取記憶體(SRAM)控制147、叢發快閃記憶體介面148、個人電腦記憶體卡國際協會(PCMCIA)/輕巧快閃(CF)卡控制149、液晶顯示器(LCD)控制150、直接記憶體存取(DMA)控制器151、及交替匯流排主介面152。在一實施例中，資料處理系統140也包含I/O橋接器154，用於經由I/O匯流排153而與不同的I/O裝置通訊。這些I/O裝置包含但不限於例如通用不同步接收器/發射器(UART)155、通用序列匯流排(USB)156、藍芽無線UART 157及I/O擴充介面158。
資料處理系統140的一實施例提供行動、網路及/或無線通訊及能夠執行包含文字串比較作業之SIMD作業的處理核心159。處理核心159以不同的音頻、視頻、成像及通訊演算法程式化，這些演算法包含例如沃爾什哈達馬德(Walsh-Hadamard)轉換、快速傅立葉轉換(FFT)、離散餘弦轉換(DCT)、及它們各別的逆轉換等離散轉換；例如顏色空間轉換、視頻編碼動作評估或是視頻解碼動作補償等壓縮/解壓縮技術；以及，例如脈衝碼化調變(PCM)等調變/解調變(MODEM)功能。
圖1C顯示能夠執行提供原子範圍運算的指令的資料處理系統之另一替代實施例。根據一替代實施例，資料處理系統160包含主處理器166、單一指令多資料(SIMD)共處理器161、快取記憶體167、及輸入/輸出系統168。輸入/輸出系統168選加地耦合至無線介面169。SIMD共處理器161能夠執行包含根據一實施例的指令之作業。處理核心170可適用於以一或更多處理技術製造，以及藉由以足夠的細節呈現在機器可讀取的媒體上而適合有助於包含處理核心170的資料處理系統160的全部或部份之製造。
對於一實施例，SIMD共處理器161包括執行單元162及暫存器檔案集164。主處理器166的一實施例包括解碼器165以辨識包含根據一實施例用於由執行單元162執行之指令之指令集163的指令。對於替代實施例，SIMD共處理器161也包括至少部份之解碼器165B以將指令集163的指令解碼。處理核心170也包含對於本發明的實施例的瞭解並非必須之增加的電路(未顯示)。
在操作上，主處理器166執行資料處理資料串，這些資料處理指令控制一般型式的資料處理操作，一般型式的資料處理操作包含與快閃記憶體167、及輸入/輸出系統168的交互作用。嵌入於資料處理指令串之內的是SIMD共處理器指令。主處理器166的解碼器165將這些SIMD共處理器指令辨識為應由附接的SIMD共處理器161執行的型式。因此，主處理器166在共處理器匯流排171上核 發這些SIMD共處理器指令(或是代表SIMD共處理器指令的控制訊號)，任何附接的SIMD共處理器從共處理器匯流排171接收它們。在此情形中，SIMD共處理器161將接受及執行任何用於它之收到的SIMD共處理器指令。
資料可經由無線介面169接收以用於由SIMD共處理器指令所處理。對於一實例，以數位訊號形式接收語音通訊，而由SIMD共處理器指令處理以再產生代表語音通訊的數位音頻取樣。對於另一實例，以數位位元串形式接收壓縮的音頻及/或視頻，而由SIMD共處理器指令處理以再產生數位音頻取樣及/或動作視頻格。對於處理核心170的一實施例，主處理器166、及SIMD共處理器161整合於單一處理核心170中，處理核心170包括執行單元162、暫存器檔案集164、及解碼器165，以辨識包含根據一實施例的指令之指令集163的指令。
圖2是用於處理器200的微架構的方塊圖，其包含執行根據本發明的一實施例之指令的邏輯電路。在某些實施例中，根據一實施例的指令可以實施以對具有位元組、字、雙倍字、四倍字等尺寸、以及例如單一及雙倍精準整數及浮點資料型式等資料型式之資料元件操作。在一實施例中，有序前端201是處理器200的一部份，其提取要執行的指令及準備它們以稍後用於處理器管線中。前端201包含數個單元。在一實施例中，指令預提取器226從記憶體提取指令以及將它們饋送至指令解碼器228，指令解碼器228接著將它們解碼或解譯。舉例而言，在一實施例 中，解碼器將收到的指令解碼成機器能執行之稱為「微指令」或「微作業」(也稱為微op或uops)的一或更多作業。在其它實施例中，解碼器將指令剖析成為運算碼及對應的資料以及控制欄位，以由微架構使用來執行根據一實施例的作業。在一實施例中，追蹤快取230取得已解碼的微作業並將它們組合成用於執行的微作業佇列234中的軌跡或是程式依序序列。當追蹤快取230遇到複雜指令時，微碼ROM 232提供完成作業所需的微作業。
某些指令被轉換成單一微作業，而其它的指令需要數個微作業以完成整個作業。在一實施例中，假使需要多於四個微作業以完成指令時，則解碼器228存取微碼ROM 232以執行指令。對於一實施例，指令被解碼成少數的微作業以用於在指令解碼器228之處理。在另一實施例中，假使需要一些微作業以完成作業，則指令儲存在微碼ROM 232之內。追蹤快取230參考登入點可編程邏輯陣列(PLA)以決定正確的微指令指標，用於從微碼ROM 232讀取微碼序列以完成根據一實施例的一或更多指令。在微碼ROM 232完成用於指令的序列微作業之後，機器的前端201重新開始從追蹤快取230提取微作業。
在亂序引擎203中，用於執行的指令會被製備。亂序執行邏輯具有一些緩衝器，以便當指令沿管線下行及被排定執行排程時，使指令的流動平滑及重新排序，而將性能最佳化。分配器邏輯分配各微作業執行所需的機器緩衝器及資源。暫存器重命名邏輯將邏輯暫存器重命名至暫存器 檔案中的登錄。在指令排程器之前，分配器也分配用於二微作業佇列之一中各微作業之登錄，二微作業佇列中之一用於記憶體作業，而另一佇列用於非記憶體作業，所述指令排程器可為：記憶體排程器、快速排程器202、緩慢/一般浮點排程器204、及簡單浮點排程器206。微作業排程器202、204、206根據它們的相依輸入暫存器運算元來源的準備度及微作業完成其作業所需的執行資源的可利用性，而決定微作業何時已準備好執行。一實施例的快速排程器202在主時脈循環的各半部上排程，而其它排程器僅每一主處理時脈循環排程一次。排程器仲裁派遣埠以將微作業排程用於執行。
暫存器檔案208、210位於排程器202、204、206與執行區211中的執行單元212、214、216、218、220、222、224之間。有分別的暫存器檔案208、210以分別用於整數及浮點運算。一實施例的各暫存器檔案208、210也包含旁通網路，以將尚未被寫入暫存器檔案的剛完成的結果旁通或遞送至新的相依微作業。整數暫存器檔案208及浮點暫存器檔案210也能夠與其它方傳輸資料。對於一實施例，整數暫存器檔案208分開成二個分別的暫存器檔案，其一為用於資料的低序32位元之暫存器檔案，另一為用於資料的高序32位元之第二暫存器檔案。由於浮點指令典型上具有寬度為64至128位元的運算元，所以，一實施例的浮點暫存器檔案210具有128位元寬的登錄。
執行區211含有執行單元212、214、216、218、 220、222、224，在這些單元中，指令被真正地執行。此區包含暫存器檔案208、210，暫存器檔案208、210儲存微指令執行所需的整數及浮點資料運算元值。一實施例的處理器200包括一些執行單元：位址產生單元(AGU)212、AGU 214、快速ALU 216、快速ALU 218、緩慢ALU 220、浮點ALU 222、浮點移動單元224。對於一實施例，浮點執行區222、224、執行浮點、MMX、SIMD、及SSE、或其它作業。一實施例的浮點ALU 222包含64位元乘以64位元的浮點除法器，以執行除法、平方根、及餘數微作業。對於本發明的實施例，涉及浮點值的指令可以由浮點硬體處理。在一實施例中，ALU作業進行至高速ALU執行單元216、218。一實施例的快速ALU 216、218以時脈循環的一半之有效潛時執行快速作業。對於一實施例，當緩慢ALU 220包含例如乘法器、偏移器、旗標邏輯、及分支處理等用於長潛時型作業的整數執行硬體時，大部份的複雜整數作業會前往緩慢ALU 220。記憶體載入/儲存作業由AGU 212、214執行。對於一實施例，在對64位元資料運算元執行整數作業的環境中，說明整數ALU 216、218、220。在替代實施例中，ALU 216、218、220實施成支援各種資料位元，包含16、32、128、256、等等。類似地，浮點單元222、224實施成支援具有各種寬度位元的運算元範圍。對於一實施例，浮點單元222、224配合SIMD及多媒體指令而對128位元寬的緊縮資料運算元操作。
在一實施例中，微作業排程器202、204、206在母負載完成執行之前派送相依作業。當微作業在處理器200中被預測地排程及執行時，處理器200也包含邏輯以操作記憶體未命中。假使資料負載在資料快取時未命中時，則會有相依操作在管線中飛行，而所述相依操作會留下暫時不正確的資料給排程器。重進行機構追蹤及再執行使用不正確資料的指令。僅有相依作業需要重新進行，而獨立的作業被允許完成。
「暫存器」一詞意指作為辨識運算元的指令的一部份之機板上處理器的儲存位置。換言之，暫存器是可從處理器的外部使用的(從程式設計人員的觀點而言)。但是，實施例的暫存器不應侷限於意指特定型式的電路。相反地，實施例的暫存器能夠儲存及提供資料，以及執行此處所述的功能。此處所述的暫存器能由使用任何數目的不同技術之處理器內的電路實施，例如專用實體暫存器、使用暫存器重命名之動態分配實體暫存器、專用及動態分配實體暫存器的組合、等等。在一實施例中，整數暫存器儲存三十二位元的整數資料。一實施例的暫存器檔案也含有用於緊縮資料之八個多媒體SIMD暫存器。對於下述說明，暫存器被視為設計成固持緊縮資料的資料暫存器，例如以來自加州聖克拉拉(Santa Clara)之英特爾公司的MMX技術賦能之微處器中64位元寬的MMXTM暫存器(在某些情形中也稱為「mm」暫存器)。能以整數及浮點形式可供利用的這些MMX暫存器能與伴隨SIMD及SSE指令的 緊縮資料元件操作。類似地，與SSE2、SSE3、SSE4、或是之後(一般稱為「SSEx」)的技術有關的128位元寬的XMM暫存器也可用以固持這些緊縮資料運算元。在一實施例中，在儲存緊縮資料及整數資料時，暫存器不需要區分於二種資料型式之間。在一實施例中，整數及浮點被含在相同暫存器檔案或不同的暫存器檔案中。此外，在一實施例中，浮點及整數資料可以儲存在不同的暫存器或相同的暫存器中。
在下述圖式的實例中，說明一些資料運算元。圖3A顯示根據本發明的一實施例之多媒體暫存器中各種緊縮資料型式的代表。圖3A顯示用於128位元寬運算元之緊縮位元組310、緊縮字320、及緊縮雙倍字(dword)330的資料型式。本實例之緊縮位元組格式310是128位元長且含有十六個緊縮位元組資料元件。此處，一位元組定義為8位元之資料。用於各位元組資料元件的資訊儲存在位元組0的位元7至位元0、位元組1的位元15至位元8、位元組2的位元23至位元16、及最後地位元組15的位元120至位元127中。因此，所有可使用的位元被用於暫存器中。此儲存配置增加處理器的儲存效率。而且，以十六個資料元件被存取，現在可對十六個資料元件平行地執行一作業。
一般而言，資料元件是儲存在具有相同長度的其它資料元件的單一暫存器或記憶體位置中之各別件資料。在與SSEx技術有關的緊縮資料序列中，儲存在XMM暫存器 中的資料元件的數目是128位元除以各別資料元件的位元長度。類似地，在與MMX及SSE技術有關的緊縮資料序列中，儲存在MMX暫存器中的資料元的數目是64位元除以個別資料元件的位元長度。雖然圖3A中所示的資料型式是128位元長，但是，本發明的實施例也以64位元寬、256位元寬、512位元寬、或是其它大小的運算元操作。本實例的緊縮字格式320是128位元長且含有八個緊縮字資料元件。各緊縮字含有十六位元的資訊。圖3A的緊縮雙倍字格式330是128位元長且含有四個緊縮雙倍字資料元件。各緊縮雙倍字資料元件含有三十二位元的資訊。緊縮四倍字是128位元長且含有二個緊縮四倍字資料元件。
圖3B顯示替代的暫存器中資料儲存格式。各緊縮資料包含一個以上的獨立資料元件。顯示三種緊縮資料格式；減半緊縮341、單倍緊縮342、及雙倍緊縮343。減半緊縮341、單倍緊縮342、及雙倍緊縮343的一實施例含有固定點資料元件。對於替代實施例，減半緊縮341、單倍緊縮342、及雙倍緊縮343中之一或更多者可含有浮點資料元件。減半緊縮341的一替代實施例是含有八個16位元資料元件之一佰二十八位元長。單倍緊縮342的一實施例是一佰二十八位元長且含有四個32位元資料元件。雙倍緊縮343的一實施例是一佰二十八位元長且含有二個64位元資料元件。將瞭解，這些緊縮資料格式可以進一步擴充至其它暫存器長度，例如擴充至96位元、160 位元、192位元、224位元、256位元、512位元或更多。
圖3C顯示根據本發明的一實施例之多媒體暫存器中各種有符號及無符號的緊縮資料型式代表。無符號的緊縮位元組代表344顯示SIMD暫存器中無符號的緊縮位元組的儲存。用於各位元組資料元件的資訊儲存在位元組0的位元7至位元0、位元組1的位元15至位元8、位元組2的位元23至位元16、等等、以及最後之位元組15之位元120至位元127中。因此，所有可取得的位元用於暫存器中。此儲存配置增加處理器的儲存效率。而且，以十六資料元件被存取，現在以平行方式對十六資料元件執行一操作。有符號的緊縮位元組代表345顯示有符號的緊縮位元組的儲存。注意，每一位元組資料元的第八位元是符號標示符。無符號的緊縮字代表346顯示字7至字0如何儲存在SIMD暫存器中。有符號的緊縮字代表347類似於無符號的緊縮字暫存器中代表346。注意，每一字資料元件的第十六位元是符號標示符。無符號的緊縮雙倍字代表348顯示雙倍字資料元件如何被儲存。有符號的緊縮雙倍字代表349類似於無符號的緊縮雙倍字暫存器中代表348。注意，所需的符號位元是每一雙倍字資料元件的第三十二位元。
圖3D是具有三十二或更多位元、以及暫存器/記憶體運算元定址模式的運算編碼(運算碼)格式360的一實施例的說明，其符合「Intel® 64及IA-32英特爾架構軟體開發者手冊結合冊2A及2B：指令集代號A-Z」中所述的 運算碼格式的型式，所述手冊可從加州聖克拉拉(Santa Clara)之英特爾公司的全球網頁(www)intel.com/products/processor/manuals/取得。在一實施例中，指令可由一或更多欄位361及362編碼。可以辨識高達每一指令二個運算元位置，包含高達二個源運算元識別符364和365。對於一實施例，目的地運算元識別符366與源運算元識別符364相同，而在其它實施例中它們是不同的。對於替代實施例，目的地運算元識別符366與源運算元識別符365相同，而在其它實施例中它們是不同的。在一實施例中，以源運算元識別符364和365識別的源運算元之一由指令的結果覆寫，而在其它實施例中，識別符364對應於源暫存器元件，以及識別符365對應於目的地暫存器元件。對於一實施例，運算元識別符364及365可用以識別32位元或64位元的源及目的地運算元。
圖3E說明具有四十或更多位元的另一替代運算編碼(運算碼)格式370。運算碼格式370符合運算碼格式360及包括選加的前置位元組378。根據一實施例的指令可由欄位378、371、及372中之一或更多編碼。可由源運算元識別符374和375以及由前置位元組378識別高達每一指令二個運算元位置。對於一實施例，前置位元組378可以用以識別32位元或64位元之源及目的地運算元。對於一實施例，目的地運算元識別符376與源運算元識別符374相同，而在其它實施例中它們可以是不同的。對於替代實施例，目的地運算元識別符376與源運算元識 別符375相同，而在其它實施例中它們是不同的。在一實施例中，指令依運算元識別符374和375識別的運算元中之一或更多而操作，以及，由運算元識別符374和375識別的一或更多運算元由指令的結果覆寫，而在其它實施例中，由識別符374和375識別的運算元被寫至另一暫存器中的另一資料元件。運算碼格式360和370允許部份地由MOD欄363和373及由選加的比例-指標-基礎和位移位元組指定的暫存器對暫存器、記憶體對暫存器、暫存器接記憶體、暫存器接暫存器、暫存器接立即性、暫存器對記憶體定址。
接著，看向圖3F，在某些替代實施例中，經由共處理器資料處理(CDP)指令，執行64位元(或是128位元、或是256位元、或是512位元或更多)單一指令多資料(SIMD)算術作業。運算編碼(運算碼)格式380描述具有CDP運算碼欄位382和389之此一CDP指令。CDP指令的型式對於替代實施例而言，作業可由欄位383、384、387、及388中之一或更多編碼。可以辨識每一指令高達三運算元位置，包含高達二個源運算元識別符385和390以及一目的地運算元識別符386。共處理器的一實施例可對8、16、32、及64位元值操作。對於一實施例，對整數資料元件執行指令。在某些實施例中，使用條件欄位381，有條件地執行指令。對於某些實施例，源資料大小可由欄位383編碼。在某些實施例中，對SIMD欄位進行零(Z)、負(N)、進位(C)、及溢位(V) 偵測。對於某些指令，飽和的型式可由欄位384編碼。
接著看向圖3G，描述另一替代的運算編碼(運算碼)格式397，以提供根據另一實施例之原子範圍運算，其符合可從加州聖克拉拉(Santa Clara)之英特爾公司的全球網頁(www)intel.com/products/processor/manuals/取得之「Intel®進階向量擴充程式化參考」中所述的運算碼格式的型式。
原始x86指令集提供1位元組運算碼不同格式的位址字節及包含於增加的位元組中的立即運算元，從第一「運算碼」位元組可以知道立即運算元的存在。此外，有某些位元組值被保留作為運算碼的修飾符(當它們必須被置於指令之前時稱為前置)。當256運算碼位元組(包含這些特別的前置值)的原始調色盤耗盡時，單一位元組專用作為對新集合的256運算碼的脫逸。當增加向量指令(例如，SIMD)時，產生更多運算碼需求，以及，即使當經由前置的使用而擴充時，「二位元組」運算碼映射也仍是不充份的。為達此目的，在使用2位元組加上選加的前置作為識別符的額外映射中，增加新的指令。
此外，為了有助於64位元模式的增加暫存器，在前置與運算碼(以及決定運算碼所需的任何脫逸位元組)之間中使用增加的前置(稱為「REX」)。在一實施例中，REX具有4「酬載」位元以標示使用64位元模式的增加暫存器。在其它實施例中，可以具有多於或少於4位元。至少一指令集(大致上符合格式360及/或格式370)的一 般格式大致上以下述表示：[prefixes][rex]escape[escape2]opcode modrm(等等)
運算碼格式397符合運算碼格式370以及包括選加的VEX前置位元組391(在一實施例中，始於C4十六進位)以取代大部份的其它通常使用的舊制指令前置位元組及脫逸碼。舉例而言，下述顯示使用二欄位以將指令編碼的實施例，當第二脫逸碼不存在於原始指令中時、或當REX欄位中的額外指令(例如XB及W欄位)需要被使用時，所述指令可被使用。在下述實施例中，舊制脫逸以新的脫逸值表示，舊制前置被完全壓縮為「酬載」位元組的一部份，舊制的前置被重新主張且可用於未來的擴充，第二脫逸被壓縮於「映射」欄位，以具有未來映射或特點空間可供利用，以及，增加新的特點(例如，增加的向量長度及額外的源暫存器區分符)。
根據一實施例的指令可以由一或更多欄位391及392編碼。以欄位391結合源運算元識別符374及375以及結合選加的比例-指標-基礎(SIB)識別符393、選加的位移識別符394、及選加的立即位元組395，以識別高達 每一指令四個運算元位置。對於一實施例，VEX前置位元組391可以用以識別32位元或64位元源及目的地運算元以及/或128位元或256位元SIMD暫存器或記憶體運算元。對於一實施例，由運算碼格式397提供的功能因為運算碼格式370而為多餘的，而在其它實施例中，它們是不同的。運算碼格式370及397允許部份地由MOD欄373及由選加(SIB)識別符393、選加的位移識別符394、以及選加的立即位元組395指明的暫存器對暫存器、記憶體對暫存器、暫存器接記憶體、暫存器接暫存器、暫存器接立即性、暫存器對記憶體定址。
接著參考圖3H，說明另一替代的運算編碼(運算碼)格式398，以提供根據另一實施例的原子範圍運算。運算碼格式398符合運算碼格式370和397以及包括選加的EVEX前置位元組396(在一實施例中始於62十六進位)以取代大部份的其它通常使用的舊制指令前置位元組及脫逸碼以及提供增加的功能。根據一實施例的指令可由欄位396及392中之一或更多編碼。以欄位396結合源運算元識別符374及375以及結合選加的比例-指標-基礎(SIB)識別符393、選加的位移識別符394、及選加的立即位元組395，以識別遮置及每一指令高達四個運算元位置。對於一實施例，EVEX前置位元組396可以用以識別32位元或64位元源及目的地運算元以及/或128位元、256位元或512位元的SIMD暫存器或記憶體運算元。對於一實施例，由運算碼格式398提供的功可能因為運算碼 格式370或397而為多餘的，而在其它實施例中，它們是不同的。運算碼格式398允許部份地由MOD欄373及由選加(SIB)識別符393、選加的位移識別符394、以及選加的立即位元組395指明且加上遮罩的暫存器對暫存器、記憶體對暫存器、暫存器接記憶體、暫存器接暫存器、暫存器接立即性、暫存器對記憶體定址。至少一指令集的一般格式(一般符合格式360及/或格式370)一般由下述說明：evex1 RXBmmmmm WvvvLpp evex4 opcode modrm[sib][disp][imm]
對於一實施例，根據EVEX格式398編碼的指令具有增加的「酬載」位元，可用以提供額外新特點給原子範圍運算，舉例而言，新特點可為使用者可規劃的遮罩暫存器、或是增加的運算元、或是從128位元、256位元或512位元向量暫存器中選取、或是用以從其中選取之更多的暫存器、等等。舉例而言，在VEX格式397可用於不具遮罩的指令之情形中，EVEX格式398可用於具有明確的使用者可配置的遮罩之指令。此外，在VEX格式397用於使用128位元或256位元的向量暫存器之情形中，EVEX格式398可用於使用128位元、256位元、512位元或更大(或更小)的向量暫存器之指令。
以下述實例說明提供原子範圍運算的指令或命令實例：
對於上述某些實施例中舉例說明的原子範圍指令，範圍可包括在記憶體中成對的索引、NEXT及END。在某些代實施例中，範圍可包括在記憶體中成對的64位元索引。在某些代替代實施例中，範圍可包括在記憶體中成對的32位元(或16位元)索引。舉例說明的實施例包含原子增量NEXT指令(例如INC NEXT)、加法NEXT指令(例如ADD NEXT)、減量END指令(例如DEC END)、及/或減法END指令(例如SUB END)、以及預提取範圍至快取記憶體中的指令。
舉例而言，在記憶體中由二整數NEXT及END指明的範圍[NEXT,END)包含從NEXT至END-1的索引。當NEXT≧END時，範圍[NEXT,END)是空的。每當END>NEXT時，範圍[NEXT,END)的大小等於END-NEXT。具有大小≧1之範圍足以執行原子增量NEXT指令(例如INC NEXT)或是原子減量END指令(例如DEC END)。範圍的大小≧X足以執行X加至NEXT的原子加法指令(例如ADD NEXT)或是自END減掉X的原子減法指令(例如SUB NEXT)。
將瞭解，SPMD處理可以在多處理系統中使用上述舉例說明的原子範圍指令以劃分工作及呼叫多個功能情形(例如，用於貝齊爾(Bézier)曲線、貝齊爾表面、資料庫搜尋/更新、等等)，或者在多處理器(或邏輯處理器)上平行地執行迴路的多次迭代。當這些多處理器(例如處理器核心、邏輯處理器、硬體緒、等等)共用對共同的快 取記憶體的存取時，經由使用原子範圍運算(例如劃分工作、分配工作索引給多處理器、及經由共用的記憶體通訊)之同步可以在協力的SPMD處理器(或邏輯處理器)之間分配工作或工作項目上提供增進的可程式性及效率。
圖4A是方塊圖，顯示根據本發明的至少一實施例之有序管線及暫存器重命名級、亂序核發/執行管線。圖4B是方塊圖，顯示根據本發明的至少一實施例之要包含於處理器中之有序架構核心及暫存器重命名邏輯、亂序核發/執行邏輯。圖4A中的實線框顯示有序管線，而虛線框顯示暫存器重命名、亂序核發/執行管線。類似地，圖4B中的實線框顯示有序架構邏輯，而虛線框顯示暫存器重命名邏輯及亂序核發/執行邏輯。
在圖4A中，處理器管線400包含提取級402、長度解碼級404、解碼級406、分配級408、重命名級410、排程(也稱為派遣或核發)級412、暫存器讀取/記憶體讀取級414、執行級416、寫回/記憶體寫入級418、例外處理級422、及提交級424。
在圖4B中，箭頭代表二或更多單元之間的耦合以及箭頭的方向表示在這些單元之間的資料流動方向。圖4B顯示處理器核心409，處理器核心409包含耦合至執行引擎單元450之前端單元430，引擎單元450及前端單元430都耦合至記憶體單元470。
核心490可為精簡指令集計算(RISC)核心、複雜指令集計算(CISC)核心、超長指令字(VLIW)核心、或 是混合或替代核心型式。關於又另一選項，核心490可為特別用途的核心，舉例而言，例如網路或通訊核心、壓縮引擎、圖形核心、等等。
前端單元430包含分支預測單元432，分支預測單元432耦合至指令快取單元434，指令快取單元434耦合至指令轉譯旁看緩衝器(TLB)436，指令轉譯旁看緩衝器(TLB)436耦合至指令提取單元438，指令提取單元438耦合至解碼單元440。解碼單元或解碼器將指令解碼，以及產生一或更多微碼作業、微碼登入點、微指令、其它指令、或是從原始指令解碼、或是以其它方式反應、或是導出的其它控制訊號，以作為輸出。使用各種不同的機構，以實施解碼器。適當的機構實例包含但不限於查詢表、硬體實施、可編程邏輯陣列(PLA)、微碼唯讀記憶體(ROM)、等等。指令快取單元434又耦合至記憶體單元470中的階層2(L2)快取單元476。解碼單元440耦合至執行引擎單元450中的重命名/分配器單元452。
執行引擎單元450包含重命名/分配器單元452，重命名/分配器單元452耦合至退出單元454及一或更多排程器單元456的集合。排程器單元456代表任何數目的不同排程器，包含保留站、中央指令窗、等等。排程器單元456耦合至實體暫存器檔案單元458。各實體暫存器檔案單元458代表一或更多實體暫存器檔案，不同的實體暫存器檔案儲存例如純量整數、純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點、等等一或更多不同的資料型式 、狀態(例如，指令指標，指令指標是要被執行的下一指令的位址)、等等。實體暫存器檔案458由退出單元454重疊，以顯示實施暫存器重命名及亂序執行的各種方式(例如，使用重排序緩衝器及退出暫存器檔案，使用未來檔案、歷史緩衝器、及退出暫存器檔案；使用暫存器映射及暫存器池；等等)。一般而言，從處理器外部或是從程式設計人員的觀點，可看到架構暫存器。暫存器不限於任何習知的特定型式的電路。只要能夠如此處所述般儲存及提供資料，則各種不同型式的暫存器都是適合的。適合的暫存器實例包含但不限於專用實體暫存器、使用暫存器重命名的動態分配實體暫存器、專用的及動態分配的實體暫存器的組合、等等。退出單元454及實體暫存器檔案458耦合至執行叢集460。執行叢集460包含一或更多執行單元462的集合以及一或更多記憶體存取單元464的集合。執行單元462執行不同的作業(例如，偏移、加法、減法、乘法)以及對不同型式的資料執行(例如，純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點)。雖然某些實施例包含專用於特定功能或功能集的一些執行單元，但是，其它實施例可以僅包含一執行單元或是多個全部都執行所有功能的執行單元。由於某些實施例產生用於某些型式的資料/作業之分別的管線(例如，均具有它們自己的排程器單元、實體暫存器檔案單元、及/或執行叢集的純量整數管線、純量浮點/緊縮整數/緊縮浮點/向量整數/向量浮點管線及/或記憶體存取管線，以及，在分別的記憶體 存取管線的情形中，實施某些實施例，其中，僅有此管線的執行叢集具有記憶體存取單元464)，所以，排程器單元456、實體暫存器檔案單元458、及執行叢集460顯示為可能是複數的。也應瞭解，在使用分別的管線時，這些管線中之一或更多可以是亂序核發/執行，而其它的是有序的。
記憶體存取單元464的集合耦合至記憶體單元470，記憶體單元470包含耦合至資料快取單元474的資料TLB單元472，資料快取單元474耦合至階層2(L2)快取單元476。在一舉例說明的實施例中，記憶體存取單元464包含載入單元、儲存位址單元、及儲存資料單元，各單元耦合至記憶體單元470中的資料TLB單元472。L2快取單元476耦合至一或更多其它階層的快取記憶體以及最後耦合至主記憶體。
舉例而言，例示的暫存器重命名、亂序核發/執行核心架構如下所述地實施管線400：1)指令提取438執行提取及長度解碼級402和404；2)解碼單元440執行解碼級406；3)重命名/分配器單元452執行分配級408及重命名級410；4)排程器單元456執行排程級412；5)實體暫存器檔案單元458及記憶體單元470執行暫存器讀取/記憶體讀取級414；執行叢集460執行執行級416；6)記憶體單元470及實體暫存器檔案單元458執行寫回/記憶體寫入級418；7)各種單元涉及處理級422；以及，8)退出單元454及實體暫存器檔案單元458執行提交級 424。
核心490支援一或更多指令集(例如，x86指令集(具有增加較新版本的某些擴充)；加州太陽谷的MIPS Technologies的MIPS指令集；加州太陽谷的ARM Holdings的ARM指令集(具有選加的例如NEON等增加擴充))。
應瞭解，核心可支援多緒(執行二或更多平行的作業或緒的集合)，以及，以各種方式如此執行，這些方式包含時間切片多緒、同時多緒(其中，單一實體核心提供用於實體核心同時正多緒化的多個緒中的各緒之邏輯核心)、或是其組合(例如，時間切片提取及解碼以及其後的同時多緒，例如Intel® Hyperthreading technology中所示)。
雖然在亂序執行的環境中說明暫存器命名，但是，應瞭解，暫存器重命名可用於有序架構中。雖然所示的處理器的實施例也包含分別的指令及資料快取單元434/474以及共用的L2快取單元476，但是，替代實施例可以具有用於指令及資料等二者之單一內部快取，例如階層1(L1)內部快取、或是多階層的內部快取。在某些實施例中，系統包含內部快取及外部快取的組合，外部快取是核心及/或處理器的外部。替代地，所有的快取可以是核心及/或處理器的外部。
圖5是根據本發明的實施例之設有整合的記憶體控制及圖形之單核心處理器及多核心處理器500的方塊圖。圖5中的實線框顯示處理器500，其設有單一核心502A、系 統代理器510、一或更多匯流排控制器單元516的集合，而選加增加的虛線框顯示替代處理器500，其設有多核心502A-N、系統代理器單元510中的一或更多整合的記憶體控制單元514的集合、以及整合圖形邏輯508。
記憶體階層包含核心之內的一或更多層級快取記憶體、一集合或一或更多共用的快取單元506、及耦合至整合的記憶體控制器單元514的集合之外部記憶體(未顯示)。共用快取單元506的集合包含一或更多中層級快取記憶體，例如階層2(L2)、階層3(L3)、階層4(L4)、或其它階層的快取記憶體、最後階層快取記憶體(LLC)、及/或其組合。雖然在一實施例中，環式互連單元512互連整合圖形邏輯508、共用快取單元506的集合、及系統代理器單元510，但是，替代實施例可以使用任何數目的用於互連這些單元之習知技術。
在某些實施例中，一或更多核心502A-N能夠多緒的。系統代理器單元510包含協調及操作核心502A-N的那些組件。舉例而言，系統代理器單元510包含電力控制單元(PCU)及顯示單元。PCU可為或包含調整核心502A-N及整合圖形邏輯508的電力狀態所需之邏輯及組件。顯示單元是用於驅動一或更多外部連接的顯示器。
以架構及/或指令集的觀點而言，核心502A-N可以是同質的或是異質的。舉例而言，核心502A-N中的某些核心可以是有序的，而其它是亂序的。關於另一實例，核心502A-N中的二或更多核心能夠執行相同的指令集，而其 它核心能夠僅執行該指令集的子集合或是不同的指令集。
處理器可為一般用途的處理器，例如CoreTM i3、i5、i7、2 Duo及Quad、XeonTM、ItaniumTM、XScaleTM或是StrongARMTM處理器，這些處理器可從加州聖克拉拉(Santa Clara)之英特爾公司取得。替代地，可以從例如ARM Holdings,Ltd.、MIPS、等其它公司取得處理器。處理器可以是特別用途的處理器，舉例而言，例如網路或通訊處理器、壓縮引擎、圖形處理器、共處理器、嵌入式處理器、等等。可以在一或更多晶片上實施處理器。使用例如BiCMOS、CMOS、或NMOS等一些製程技術中的任何技術，處理器500可以實施在一或更多基底上或是其一部份上。
圖6-8是適合包含處理器500的舉例說明的系統，而圖9是舉例說明的系統晶片(SoC)，其包含一或更多核心502。用於膝上型電腦、桌上型電腦、手持個人電腦、個人數位助理、工程工作站、伺服器、網路裝置、網路集線器、交換機、嵌入式處理器、數位訊號處理器(DSP)、圖形裝置、電子遊戲裝置、機上盒、微控制器、蜂巢式電話、可攜式媒體播放器、手持裝置、及各式各樣的其它電子裝置之此技藝中習知的其它系統設計及配置也是適用的。一般而言，能夠包含如此處所揭示的處理器及/或其它執行邏輯的眾多各式各樣的系統或電子裝置一般也適用。
現在參考圖6，其顯示根據本發明的一實施例之系統600的方塊圖。系統600包含耦合至圖形記憶體控制器集線器(GMCH)620之一或更多處理器610、615。額外的 處理器615的選加本質於圖6中以虛線標示。
各處理器610、615可為某版本的處理器500。但是，應注意，整合的圖形邏輯及整合的記憶體控制單元不大可能存在於處理器610、615中。圖6顯示GMCH 620耦合至記憶體640，舉例而言，記憶體640可為動態隨機存取記憶體(DRAM)。對於至少一實施例，DRAM可以是與非依電性快取記憶體相關連的。
GMCH 620可為晶片組或部份晶片組。GMCH 620與處理器610、615通訊以及控制處理器610、615與記憶體640之間的相互作用。GMCH 620也作為處理器610、615與系統600的其它元件之間的加速匯流排介面。對於至少一實施例，GMCH 620經由例如前側匯流排(FSB)695等多點連接匯流排而與處理器610、615通訊。
此外，GMCH 620耦合至顯示器645(例如平板顯示器)。GMCH 620包含整合的圖形加速器。GMCH 620又耦合至輸入/輸出(I/O)控制器集線器(ICH)650，ICH 650用以耦合各式各樣的週邊裝置至系統600。舉例而言，圖6的實施例中的實例顯示為外部圖形裝置660，外部圖形裝置660是與另一週邊裝置670一起耦合至ICH 650的離散圖形裝置。
替代地，增加的或不同的處理器也存在於系統600中。舉例而言，增加的處理器615包含與處理器610相同之增加的處理器、與處理器610異質的或是不對稱的增加的處理器、加速器(舉例而言，例如圖形加速器或數位訊號 處理(DSP)單元)、現場可編程閘陣列、或是任何其它處理器。以包含架構、微架構、熱、耗電特徵、等等價值度量範圍而言，在實體資源610、615之間有各式各樣的差異。這些差異有效地顯示它們本身在處理器610、615之間的不對稱性及異質性。對於至少一實施例，各式各樣的處理器610、615設於相同晶粒封裝中。
現在參考圖7，其顯示根據本發明的實施例之第二系統700的方塊圖。如圖7所示，多處理器系統700是點對點互連系統，以及包含經由點對點互連750而耦合的第一處理器770和第二處理器780。如同處理器610、615中之一或更多般，各處理器770和780可為某些版本的處理器500。
雖然僅顯示二處理器770、780，但是，須瞭解本發明的範圍不侷限於此。在其它實施例中，一或更多增加的處理器可以存在於給定的處理器中。
處理器770及780顯示為分別包含整合的記憶體控制器單元772和782。處理器770也包含點對點(P-P)介面776和778作為其匯流排控制器單元的部份；類似地，第二處理器780包含P-P介面786和788。處理器770、780使用P-P介面電路778、788而經由點對點(P-P)介面750來交換資料。如圖7中所示，IMC 772及782將處理器耦合至各別記憶體，亦即記憶體732和記憶體734，它們可為本地地附著至各別處理器之主記憶體的部份。
使用點對點介面電路776、794、786、798，處理器770、780經由個別的P-P介面752、754而各別地與晶片 組790交換資訊。晶片組790經由高性能圖形介面739，也與高性能圖形電路738交換資訊。
共用的快取記憶體(未顯示)可以包含在二處理器任一處理器中或二處理器外部，又經由P-P互連而與處理器連接，以致於假使處理器被置於低功率模式中時，任一或二處理器的本地快取記憶體資訊仍可以儲存在共用快取記憶體中。
晶片組790經由介面796而耦合至第一匯流排716。在一實施例中，第一匯流排716可為週邊組件互連(PCI)匯流排、或是例如快速PCI匯流排等匯流排或是其它第三代的I/O互連匯流排，但是，本發明的實施例的範圍不受限於此。
如圖7所示，各式I/O裝置714可以與匯流排橋接器718耦合至第一匯流排716，匯流排橋接器718將第一匯流排716耦合至第二匯流排720。在一實施例中，第二匯流排720是低腳數(LPC)匯流排。各式裝置可以耦合至第二匯流排720，在一實施例中，舉例而言，各式裝置包含鍵盤及/或滑鼠722、通訊裝置727及例如包含指令/碼及資料730的其它大量儲存裝置及硬碟機等儲存單元728。此外，音頻I/O 724耦合至第二匯流排720。注意，其它架構是可能的。舉例而言，取代圖7的點對點架構，系統可以實施多點連接匯流排或是其它此類架構。
現在參考圖8，其顯示根據本發明的實施例之第三系統800的方塊圖。圖7和圖8中的類似元件帶有類似代號， 圖7的某些態樣在圖8中省略，以免模糊圖8的其它態樣。
圖8顯示處理器870、880分別包含整合的記憶體及I/O控制邏輯(CL)872和882。對於至少一實施例，CL 872、882包含整合的記憶體控制器單元，例如上述配合圖5及7所述的記憶體控制器單元。此外，CL 872、882也包含I/O控制邏輯。圖8顯示不僅記憶體832、834耦合至CL 872、882，輸入/輸出(I/O)裝置814也耦合至控制邏輯872、882。舊制輸入/輸出(I/O)裝置815耦合至晶片組890。
現在參考圖9，其顯示根據本發明的實施例之系統晶片(SoC)900的方塊圖。圖5中類似的元件帶有類似的代號。而且，虛線框是更進階的SoC上選加的特點。在圖9中，互連單元902耦合至：應用處理器910，其包含一或更多核心502A-N的組及共用快取單元506；系統代理器單元510；匯流排控制器單元516；整合記憶體控制單元514；一或更多媒體處理器920的組，其包含整合圖形邏輯508、用於提供靜態及/或攝影相機功能的影像處理器924、用於提供硬體音頻加速的音頻處理器926、以及用於提供視頻編碼/解碼加速的視頻處理器928；靜態隨機存取記憶體(SRAM)單元930；直接記憶體存取(DMA)單元932；以及，用於耦合至一或更多外部顯示器的顯示單元940。
圖10顯示含有中央處理單元(CPU)及圖形處理單元(GPU)的處理器，其可執行根據一實施例之至少一指 令。在一實施例中，根據至少一實施例之用以執行作業的指令可由CPU執行。在另一實施例中，指令可由GPU執行。在又另一實施例中，經由被GPU及CPU執行的作業的組合而執行指令。舉例而言，在一實施例中，接收及解碼根據一實施例的指令以在GPU上執行。但是，在已解碼的指令之內的一或更多作業可由CPU執行且結果會回傳至GPU以用於指令的最後退出。相反地，在某些實施例中，CPU作為主處理器及GPU作為共處理器。
在某些實施例中，從高平行、貫量處理器得利的指令可以由GPU執行，而從得利於深度管線化架構的處理器性能獨得助益的指令可由CPU執行。舉例而言，圖形、科學應用、財務應用及其它平行酬載可從GPU的性能得利並相應地被執行，而例如作業系統核心或應用碼等更多的順序應用可以較佳地適合於CPU。
在圖10中，處理器1000包含CPU 1005、GPU 1010、影像處理器1015、視頻處理器1020、USB控制器1025、UART控制器1030、SPI/SDIO控制器1035、顯示裝置1040、高清晰度多媒體介面(HDMI)控制器1045、MIPI控制器1050、快閃記憶體控制器1055、雙倍資料速率(DDR)控制器1060、安全引擎1065、及I2S/I2C(整合的晶片間聲音/整合電路之間)介面1070。其它邏輯及電路可以包含在圖10的處理器中，所述處理器包含更多CPU或GPU及其它週邊介面控制器。
至少一實施例的一或更多態樣可由儲存在機器可讀取 的媒體上的代表資料實施，所述代表資料代表處理器之內的各種邏輯，當由機器讀取時促使機器製造邏輯以執行此處所述的技術。這些代表，稱為「IP核心」，可以儲存在實體的、機器可讀取的媒體(「磁帶」)中及供應給各式各樣的客戶或製造設備以載入實際製造邏輯或處理器的製造機器中。舉例而言，例如ARM Holdings,Ltd.開發的Cortex®系列處理器、以及由中國科學院的計算技術研究所(ICT)開發的龍芯(Loongson)IP核心等IP核心可以授權或賣給例如德州儀器(Texas Instruments)、高通(Qualcomm)、蘋果(Apple)、或三星(Samsung)等各式各樣的客戶或被授權者，且實施於這些客戶或被授權者製造的處理器中。
圖11顯示根據一實施例的IP核心開發的方塊圖。儲存器1130包含模擬軟體1120及/或硬體或軟體模型1110。在一實施例中，代表IP核心設計的資料經由記憶體1140而提供給儲存器1130(例如，硬碟機)、有線連結(例如，網際網路)1150或是無線連結1160。由模擬工具及模型產生的IP核心資訊接著被傳送至製造設備，其中，IP核心可由第三方製造以執行根據至少一實施例的至少一指令。
在某些實施例中，一或更多指令對應於第一型或架構(例如，x86)且在不同型式或架構(例如ARM)的處理器上被轉譯或模仿。根據一實施例的指令因而可在包含ARM、x86、MIPS、GPU、或其它處理器型式或架構等任 何處理器或處理器型式上執行。
圖12顯示根據一實施例之第一型式的指令如何由不同型式的處理器模仿。在圖12中，程式1205含有執行與根據一實施例的指令相同或是實質上相同的某些指令。但是，程式1205的指令可以是不同於或並不相容於處理器1215之型式及/或格式，意指程式1205中的型式的指令不能夠由處理器1215本地執行。但是，藉由模仿邏輯1210的幫助，程式1205的指令被轉譯成能夠原地由處理器1215執行的指令。在一實施例中，模擬邏輯以硬體具體實施。在另一實施例中，模仿邏輯具體地實施於含有軟體之實體的、機器可讀取的媒體中，以將程式1205中的型式的指令轉譯成可由處理器1215本地執行的型式。在其它實施例中，模仿邏輯是固定功能或是可編程的硬體及儲存在實體的、機器可讀取的媒體上的程式之結合。在一實施例中，處理器含有模仿邏輯，而在其它實施例中，模擬邏輯存在於處理器的外部且由第三方提供。在一實施例中，藉由執行含於處理器中或是與處理器相關連的韌體或微碼，處理器能夠載入具體實施於含有軟體之實體的、機器可讀取的媒體中的模仿邏輯。
圖13是方塊圖，用以對比根據本發明之實施例中使用軟體指令轉換器以將源指令集中的二進位指令轉換成目標指令集中的二進位指令。在所示的實施例中，指令轉換器是軟體指令轉換器，但是，替代地，指令轉換器可以以軟體、韌體、硬體、或其各式各樣的組合實施。圖13顯 示高階語言程式1302，可以使用x86編譯器1304將其編譯以產生x86二進位碼1306，x86二進位碼1306可由設有至少一x86指令集核心1316的處理器自然地執行。設有至少一x86指令集核心1316的處理器代表藉由並容地執行或是以其它方式處理下述而執行與設有至少一x86指令集核心的英特爾處理器實質相同的功能之任何處理器：(1)Intel x86指令集核心的指令集的實質部份、或是(2)以在設有至少一x86指令集核心的英特爾處理器上運行為目標之其它程式或應用程式的物件碼版本，以取得與設有至少一x86指令集核心的英特爾處理器實質上相同的結果。x86編譯器1304代表可操作以產生x86二進位碼1306(例如物件碼)之編譯器，無論是否有增加的鏈結處理，二進位碼1306都可以在設有至少一x86指令集核心1316的處理器上執行。類似地，圖13顯示為高階語言1302之程式，可以使用替代的指令集編譯器1308以將其編譯，以產生替代的指令集二進位碼1310，指令集二進位碼1310可由未設有至少一x86指令集核心1314的處理器本地執行(例如，設有執行位於加州太陽谷的MIPS TECHNOLOGIES的MIPS指令集、及/或位於加州太陽谷的ARM Holdings的ARM指令集的核心之處理器)。指令轉換器1312用以將x86二進位碼1306轉換成可由未設有x86指令集核心1314的處理器自然地執行的碼。由於能夠這樣的指令轉換器難以製作，所以，此轉換碼不易與替代指令集二進位碼1310相同；但是，轉換碼將完成一 般操作及由來自替代指令集的指令組成。因此，指令轉換器1312代表軟體、韌體、硬體、或其組合，其經由模仿、模擬或任何其它處理，允許未具有x86指令集處理器或是核心的處理器或其它電子裝置執行x86二進位碼1306。
在多處理中，使用SPMD處理的處理器或邏輯處理器可以在多處理系統中使用原子範圍運算以劃分工作並呼叫多個功能情形(例如，用於貝齊爾(Bézier)曲線、貝齊爾表面、資料庫搜尋/更新、等等)，或者在多處理器(或邏輯處理器)上平行地執行迴路的多次迭代。原子範圍運算的實施例包含原子增量NEXT指令、X加至NEXT指令、減量END指令、及/或從END減掉X指令。當多處理器(例如處理器核心、邏輯處理器、硬體緒、等等)共用對共同的記憶體及/或快取記憶體的存取時，經由使用原子範圍運算(例如劃分工作、分配工作索引給多處理器、及經由共用的記憶體通訊)之同步可以在協力的SPMD處理器(或邏輯處理器)之間分配工作或工作項目上提供增進的可程式性及效率。
在某些實施例中，範圍包括在記憶體中成對的64位元索引NEXT及AND。在某些替代實施例中，範圍包括在記憶體中成對的32位元(或16位元)索引NEXT及AND。將範圍[NEXT,END)定義為包含從NEXT至END-1的索引。然後，每當END>NEXT時，範圍[NEXT,END)的大小等於END-NEXT。當NEXT≧END時，範圍[NEXT,END)是空的。具有大小≧1之範圍足以執行原子 增量NEXT指令(INC NEXT)或是原子減量END指令(DEC END)。範圍的大小≧X足以執行X加至NEXT的原子加法指令(ADD NEXT)或是自END減掉X的原子減法指令(SUB END)。
圖14顯示用於使用提供原子範圍運算的指令之處理器設備INC NEXT邏輯1401的實施例。範圍索引1420及1430的集合1410儲存在記憶體及/或快取記憶體中。回應INC NEXT指令，指定用於範圍索引1420和1430的集合1410的位址，封鎖對範圍索引1420和1430的集合1410之存取。載入(例如從記憶體或快取記憶體)範圍索引1420和1430的集合1410以決定範圍大小。比較器1440決定範圍大小是否為至少足以根據INC NEXT指令執行範圍修改之大小。假使比較器1440的結果是一(1)，比較器1440的結果由加法器1450加至NEXT索引1420以根據INC NEXT指令而執行範圍修改。然後，範圍索引1425和1430的集合1410之一或更多修改的範圍索引可以回存至記憶體及/或快取記憶體。在某些實施例中，未修改的END索引(或是未修改的NEXT索引)不會回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，集合1410的索引不論是否由INC NEXT指令修改，它們都會被載入及回存至記憶體及/或快取記憶體。選擇性地，假使範圍大小比足以根據INC NEXT指令來執行範圍修改還小，則將比較器1440的結果倒轉以設定錯誤訊號1460。在某些替代實施例中，選擇性的錯誤訊號1460可 以以不同方式設定於不同值。在某些實施例中，選擇性的錯誤訊號1460可以儲存至處理器暫存器(例如條件-碼或旗標暫存器)。回應INC NEXT指令的完成，解除對範圍索引1425及1430的集合1410的存取之封鎖。因此，此原子範圍修改指令的讀取、有條件修改、及寫入操作對於系統中的所有觀察者呈現即時的。
圖15顯示用於使用提供原子範圍運算的指令之處理器設備ADD NEXT邏輯1501的實施例。範圍索引1520及1530的集合1510儲存在記憶體及/或快取記憶體中。回應ADD NEXT指令，指定用於範圍索引1520和1530的集合1510的位址，封鎖對範圍索引1520和1530的集合1510之存取。載入(例如從記憶體或快取記憶體)範圍索引1520和1530的集合1510以決定範圍大小。由加法器1550將運算元X加至NEXT索引1520。比較器1540決定範圍大小是否為至少足以根據ADD NEXT指令執行範圍修改之大小。假使比較器1540的結果是一(1)，則使用比較器1540的結果以經由多工器1555來選取加法器1550的結果，以根據ADD NEXT指令來執行範圍修改。然後，範圍索引1525和1530的集合1510之一或更多修改的範圍索引可以回存至記憶體及/或快取記憶體。在某些實施例中，未修改的END索引(或是未修改的NEXT索引)不會回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，集合1510的索引不論是否由ADD NEXT指令修改，它們都會被載入及回存至記憶體及/或快 取記憶體。選擇性地，假使範圍大小比足以根據ADD NEXT指令來執行範圍修改還小時，則將比較器1540的結果倒轉以設定錯誤訊號1560。在某些替代實施例中，選擇性的錯誤訊號1560可以以不同方式設定於不同值。在某些實施例中，選擇性的錯誤訊號1560可以儲存至處理器暫存器(例如條件-碼或旗標暫存器)。回應ADD NEXT指令的完成，解除對範圍索引1525及1530的集合1510的存取之封鎖。
圖16顯示用於使用提供原子範圍運算的指令之處理器設備DEC END邏輯1601的實施例。範圍索引1620及1630的集合1610儲存在記憶體及/或快取記憶體中。回應DEC END指令，指定用於範圍索引1620和1630的集合1610的位址，封鎖對範圍索引1620和1630的集合1610之存取。載入(例如從記憶體或快取記憶體)範圍索引1620和1630的集合1610以決定範圍大小。比較器1640決定範圍大小是否為至少足以根據DEC END指令執行範圍修改之大小。假使比較器1640的結果是一(1)，則由減法器1650將比較器1640的結果從END索引1630減掉以根據DEC END指令而執行範圍修改。然後，範圍索引1620和1635的集合1610之一或更多修改的範圍索引可以回存至記憶體及/或快取記憶體。在某些實施例中，未修改的NEXT索引(或是未修改的END索引)不會回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，集合1610的索引不論是否由SUB END指令修改，它們 都會被載入及回存至記憶體及/或快取記憶體。選擇性地，假使範圍大小比足以根據DEC END指令來執行範圍修改還小時，則將比較器1640的結果倒轉以設定錯誤訊號1660。在某些替代實施例中，選擇性的錯誤訊號1660可以以不同方式設定於不同值。在某些實施例中，選擇性的錯誤訊號1660可以儲存至處理器暫存器(例如條件-碼或旗標暫存器)。回應DEC END指令的完成，解除對範圍索引1620及1635的集合1610的存取之封鎖。
圖17顯示用於使用提供原子範圍運算的指令之處理器設備SUB END邏輯1701的另一替代實施例。範圍索引1720及1730的集合1710儲存在記憶體及/或快取記憶體中。回應SUB END指令，指定用於範圍索引1720和1730的集合1710的位址，封鎖對範圍索引1720和1730的集合1710之存取。載入(例如從記憶體或快取記憶體)範圍索引1720和1730的集合1710以決定範圍大小。由減法器1750將運算元X從END索引1730減掉。比較器1740決定範圍大小是否為至少足以根據SUB END指令執行範圍修改之大小。假使比較器1740的結果是一(1)時，則使用比較器1740的結果以經由多工器1755來選取減法器1750的結果，以根據SUB END指令來執行範圍修改。然後，範圍索引1720和1735的集合1710之一或更多修改的範圍索引可以回存至記憶體及/或快取記憶體。在某些實施例中，未修改的NEXT索引(或是未修改的END索引)不會回存至記憶體及/或快取記憶體，但是， 在某些替代實施例中，集合1710的索引不論是否由SUB END指令修改，它們都會被載入及回存至記憶體及/或快取記憶體。選擇性地，假使範圍大小比足以根據SUB END指令來執行範圍修改還小時，則將比較器1740的結果倒轉以設定錯誤訊號1760。在某些替代實施例中，選擇性的錯誤訊號1760可以以不同方式設定於不同值。在某些實施例中，選擇性的錯誤訊號1760可以儲存至處理器暫存器(例如條件-碼或旗標暫存器)。回應SUB END指令的完成，解除對範圍索引1720及1735的集合1710的存取之封鎖。
因此，此原子範圍修改指令的讀取、有條件修改、及寫入操作對於系統中的所有觀察者呈現即時的。當這些多處理器(例如處理器核心、邏輯處理器、硬體緒、等等)共用對共同的記憶體及/或快取記憶體的存取時，經由使用原子範圍運算(例如劃分工作、分配工作索引給多處理器、及經由共用的記憶體通訊)之同步可以在協力的SPMD處理器(或邏輯處理器)之間分配工作或工作項目上提供增進的程式性及效率。
圖18A顯示執行用以提供原子範圍運算的指令之處理1801的一實施例之流程圖。此處揭示的處理器1801及其它處理由處理區塊執行，處理區域包括專用硬體、或可由一般用途的機器或特定用途的機器或此二者的組合執行的軟體或韌體運算碼。
在處理1801的處理區塊1810中，將原子增量NEXT 指令(INC NEXT)解碼。INC NEXT指令的實施例，可以指明記憶體中及/或快取記憶體中用於範圍索引NEXT和END(例如1420和1430)的集合之位址。在處理區塊1820中，將對NEXT和END的範圍索引集合之存取封鎖，以回應INC NEXT指令。在處理區塊1830中，將範圍索引NEXT和END的集合載入(例如從記憶體或快取記憶體)以決定範圍大小。在處理區塊1835中，決定範圍索引NEXT和END的集合所代表的範圍是否為空的。假使是，則在處理區塊1880中設定錯誤訊號旗標，範圍索引NEXT和END的值不會被INC NEXT指令修改，以及，在處理區塊1890中，解除對範圍索引NEXT和END的集合之存取的封鎖。在某些實施例中，將錯誤訊號旗標選擇性地儲存至處理器暫存器(例如，條件碼或例如零旗標暫存器等的旗標暫存器)。
否則，假使在處理區塊1835中決定範圍索引NEXT和END的集合所代表的範圍不是空的，則範圍大小是足以根據INC NEXT指令來執行範圍修改，以及，處理繼續進行至處理區塊1840。在處理區塊1840中，將範圍索引NEXT增量。在處理區塊1850中，清除錯誤訊號旗標。在處理區塊1860中，將範圍索引NEXT回存至記憶體及/或快取記憶體。在某些實施例中，未經修改的範圍索引END未回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，在處理區塊1870中，未經過修改的範圍索引END也回存至記憶體及/或快取記憶體。在處理1801 的某些替代實施例中，無論是否被INC NEXT指令修改，範圍索引NEXT和END的集合的索引都會被載入及回存至記憶體及/或快取記憶體。在處理區塊1890中，解除對範圍索引NEXT和END的集合之存取，以回應INC NEXT指令的完成。因此，如同經由處理1801的實施例所示般，完成原子指令INC NEXT。
將瞭解，假使在處理1801的某些替代實施例中或是在此處揭示的其它處理中可能時，顯示成以特定次序執行的處理區塊也可以依其它次序、或是同時地、或是彼此平行地執行。
圖18B顯示執行用以提供原子範圍運算的指令之處理1802的替代實施例之流程圖。在處理1802的處理區塊1812中，將X加至NEXT的原子加法指令(ADD NEXT)解碼。ADD NEXT指令可以指明記憶體中及/或快取記憶體中用於範圍索引NEXT和END(例如1520和1530)的集合之位址、以及源運算元X。在處理區塊1820中，將對NEXT和END的範圍索引集合之存取封鎖，以回應ADD NEXT指令。在處理區塊1830中，將範圍索引NEXT和END的集合載入(例如從記憶體或快取記憶體)以決定範圍大小。在處理區塊1837中，決定範圍索引NEXT和END的集合所代表的範圍是否小於X。假使是，則在處理區塊1880中設定錯誤訊號旗標，範圍索引NEXT和END的值不會被ADD NEXT指令修改，以及，在處理區塊1890中，解除對範圍索引NEXT和END的集 合之存取的封鎖。在某些實施例中，將錯誤訊號旗標選擇性地儲存至處理器暫存器(例如，條件碼或例如零旗標暫存器等的旗標暫存器)。在某些替代實施例中，錯誤訊號旗標可以選擇性地儲存至某其它位置(例如堆疊)。
否則，假使在處理區塊1837中決定範圍索引NEXT和END的集合所代表的範圍不是小於X的尺寸時，則範圍大小是足以根據ADD NEXT指令來執行範圍修改，以及，處理繼續進行至處理區塊1842。在處理區塊1842中，將值X加至範圍索引NEXT。在處理區塊1850中，清除錯誤訊號旗標。在處理區塊1860中，將範圍索引NEXT回存至記憶體及/或快取記憶體。在某些實施例中，未經修改的範圍索引END未回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，在處理區塊1870中，未經過修改的範圍索引END也回存至記憶體及/或快取記憶體。在處理1802的某些替代實施例中，無論是否被ADD NEXT指令修改，範圍索引NEXT和END的集合的索引都會被載入及回存至記憶體及/或快取記憶體。在處理區塊1890中，解除對範圍索引NEXT和END的集合之存取，以回應ADD NEXT指令的完成。因此，如同經由處理1802的實施例所示般，完成原子指令ADD NEXT。
將瞭解，假使在處理1802的某些替代實施例中或是在此處揭示的其它處理中可能時，顯示成以特定次序執行的處理區塊也可以依其它次序、或是同時地、或是彼此平行地執行。
圖19A顯示執行用以提供原子範圍運算的指令之處理1901的另一替代實施例之流程圖。在處理1901的處理區塊1910中，將原子減量END指令(DEC END)解碼。DEC END指令可以指明記憶體中及/或快取記憶體中用於範圍索引NEXT和END(例如1620和1630)的集合之位址。在處理區塊1920中，將對NEXT和END的範圍索引集合之存取封鎖，以回應DEC END指令。在處理區塊1930中，將範圍索引NEXT和END的集合載入(例如從記憶體或快取記憶體)以決定範圍大小。在處理區塊1935中，決定範圍索引NEXT和END的集合所代表的範圍是否為空的。假使是，則在處理區塊1980中設定錯誤訊號旗標，範圍索引NEXT和END的值不會被DEC END指令修改，以及，在處理區塊1990中，解除對範圍索引NEXT和END的集合之存取的封鎖。在某些實施例中，將錯誤訊號旗標選擇性地儲存至處理器暫存器(例如，條件碼或例如零旗標暫存器等的旗標暫存器)。
否則，假使在處理區塊1935中決定範圍索引NEXT和END的集合所代表的範圍不是空的，則範圍大小是足以根據DEC END指令來執行範圍修改，以及，處理繼續進行至處理區塊1940。在處理區塊1940中，將範圍索引NEXT增量。在處理區塊1950中，清除錯誤訊號旗標。在某些實施例中，未經修改的範圍索引NEXT未回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，在處理區塊1960中，未經過修改的範圍索引NEXT也回存 至記憶體及/或快取記憶體。在處理區塊1970中，將範圍索引END回存至記憶體及/或快取記憶體。在處理1901的某些替代實施例中，無論是否被DEC END指令修改，範圍索引NEXT和END的集合的索引都會被載入及回存至記憶體及/或快取記憶體。在處理區塊1990中，解除對範圍索引NEXT和END的集合之存取，以回應DEC END指令的完成。因此，如同經由處理1901的實施例所示般，完成原子指令DEC END。
將瞭解，假使在處理1901的某些替代實施例中或是在此處揭示的其它處理中可能時，顯示成以特定次序執行的處理區塊也可以依其它次序、或是同時地、或是彼此平行地執行。
圖19B顯示執行用以提供原子範圍運算的指令之處理1902的另一替代實施例之流程圖。在處理1902的處理區塊1912中，將X從END減掉的原子減法指令(SUB END)解碼。SUB END指令可以指明記憶體中及/或快取記憶體中用於範圍索引NEXT和END(例如1720和1730)的集合之位址、以及源運算元X。在處理區塊1920中，將對NEXT和END的範圍索引集合之存取封鎖，以回應SUB END指令。在處理區塊1930中，將範圍索引NEXT和END的集合載入(例如從記憶體或快取記憶體)以決定範圍大小。在處理區塊1937中，決定範圍索引NEXT和END的集合所代表的範圍是否小於X。假使是，則在處理區塊1980中設定錯誤訊號旗標，範圍索引NEXT和 END的值不會被SUB END指令修改，以及，在處理區塊1990中，解除對範圍索引NEXT和END的集合之存取的封鎖。在某些實施例中，將錯誤訊號旗標選擇性地儲存至處理器暫存器(例如，條件碼或例如零旗標暫存器等的旗標暫存器)。在某些替代實施例中，錯誤訊號旗標可以選擇性地儲存至某其它位置(例如堆疊)。
否則，假使在處理區塊1937中決定範圍索引NEXT和END的集合所代表的範圍不是小於X的尺寸時，則範圍大小是足以根據SUB END指令來執行範圍修改，以及，處理繼續進行至處理區塊1942。在處理區塊1942中，從範圍索引END減掉值X。在處理區塊1950中，清除錯誤訊號旗標。在某些實施例中，未經修改的範圍索引NEXT未回存至記憶體及/或快取記憶體，但是，在某些替代實施例中，在處理區塊1960中，未經過修改的範圍索引NEXT也回存至記憶體及/或快取記憶體。在處理區塊1970中，將範圍索引END回存至記憶體及/或快取記憶體。在處理1902的某些替代實施例中，無論是否被SUB END指令修改，範圍索引NEXT和END的集合的索引都會被載入及回存至記憶體及/或快取記憶體。在處理區塊1990中，解除對範圍索引NEXT和END的集合之存取，以回應SUB END指令的完成。因此，如同經由處理1902的實施例所示般，完成原子指令SUB END。
將瞭解，假使在處理1902的某些替代實施例中或是在此處揭示的其它處理中可能時，顯示成以特定次序執行 的處理區塊也可以依其它次序、或是同時地、或是彼此平行地執行。
使用SPMD處理的處理器可以在多處理系統中使用原子範圍運算以劃分工作並呼叫多個功能情形，或者在共用對共同的記憶體及/或快取記憶體的存取之多處理器(或邏輯處理器)上平行地執行迴路的多次迭代。將瞭解，經由使用原子範圍運算(例如劃分工作、分配工作索引給多處理器、及經由共用的記憶體通訊)之同步可以在協力的SPMD處理器(或邏輯處理器)之間分配工作或工作項目上提供增進的可程式性及效率。
此處揭示的機制的實施例可以以硬體、軟體、韌體、或這些實施方式的組合實施。本發明的實施例可以實施為在包括至少一處理器、儲存系統(包含依電性及非依電性記憶體及/或儲存元件)、至少一輸入裝置、及至少一輸出裝置的可編程系統上執行的電腦程式或程式碼。
程式碼可以應用至輸入指令以執行此處所述的功能及產生輸出資訊。輸出資訊可以以已知方式應用至一或更多輸出裝置。為了此應用目的，處理系統包含具有處理器的任何系統，舉例而言，處理器可為數位訊號處理器(DSP)、微控制器、特定應用積體電路(ASIC)、或是微處理器。
程式碼可以以高階程序或物件導向程式語言實施，以與處理系統通訊。於需要時，程式碼也可由組合語言或機器語言實施。事實上，此處所述的機制不限於任何特定程式語言的範圍。在任何情形中，語言可為經過編譯或解譯 的語言。
至少一實施例的一或更多態樣可由代表處理器之內的各種邏輯之儲存在機器可讀取的媒體上的代表指令實施，當由機器讀取時，這些指令會促使機器製造邏輯以執行此處所述的技術。這些表示，例如「IP核心」，可以儲存在實體的、機器可讀取的媒體中及供應給各式各樣的客戶或製造設備以載入實際製造邏輯或處理器的製造機器中。
此機器可讀取的儲存媒體包含但不限於由機器或裝置製造或形成的物體之非暫時的實體配置，包含例如硬碟等儲存媒體、包括軟碟、光碟、光碟唯讀記憶體(CD-ROM)、光碟可重寫(CD-RW)、及磁光碟等任何其它型式的碟片、例如唯讀記憶體(ROM)、例如動態隨機存取記憶體裝置(DRAM)等隨機存取記憶體(RAM)、靜態隨機存取記憶體(SRAM)、可抹拭可編程唯讀記憶體(EPROM)、快閃記憶體、電氣可抹拭可編程唯讀記憶體(EEPROM)等半導體裝置、磁或光學卡、或任何適用於儲存電子指令的其它型式的媒體。
因此，本發明的實施例也包含非暫時的、實體的機器可讀取的媒體，其含有指令或含有設計資料，例如硬體說明語言(HDL)，以界定此處所述的結構、電路、設備、處理器及/或系統特點。這些實施例也將稱為程式產品。
在某些情形中，指令轉換器可以用以將指令從源指令集轉換成目標指令集。舉例而言，指令轉換器可以將指令轉譯(例如，使用靜態二進位轉譯、包含動態編譯之動態 二進位轉譯)、變種、模仿、或其它方式轉換成為一或更多要由核心處理的其它指令。指令轉換器可以以軟體、硬體、韌體、或其組合實施。指令轉換器可以在處理器上、不在處理器上、或是部份在或部份不在處理器上。
因此，揭示執行根據至少一實施例的一或更多指令之技術。雖然在附圖中說明及顯示某些舉例說明的實施例，但是，須瞭解這些實施例僅為說明性而非廣義發明的限定，且由於習於此技藝者在研讀本揭示之後，可以產生各種其它修改，所以，本發明不限於所述及所示的特定構造及配置。在例如本技術領域等成長快速且不易預測未來進步之技術領域中，在不悖離本揭示的原理或後附申請專利範圍的範圍之前提下，揭示的實施例在配置及細節上容易修改以助於技術進步。

Claims (30)

  1. 一種用於在多處理系統中提供原子範圍運算的方法，該方法包括：將指明用於範圍索引集合的位址之單一範圍修改指令解碼；封鎖對該範圍索引集合的存取；載入該範圍索引集合以決定範圍大小；比較該範圍大小與足以執行對應於該單一範圍修改指令的範圍修改的大小；假使該範圍大小是至少足以執行該範圍修改的該大小時，則執行該範圍修改及儲存該範圍索引集合的一或更多修改的範圍索引；以及，解除對該範圍索引集合的存取之封鎖，以回應該單一範圍修改指令的完成。
  2. 如申請專利範圍第1項之方法，又包括：假使該範圍大小是小於足以執行該範圍修改的該大小時，則設定錯誤訊號。
  3. 如申請專利範圍第1項之方法，其中，該範圍修改包括原子地增量該範圍索引集合的第一索引，以回應該單一範圍修改指令。
  4. 如申請專利範圍第1項之方法，其中，該單一範圍修改指令又指明源運算元以及該範圍修改包括將該源運算元的值原子地加至該範圍索引集合的第一索引。
  5. 如申請專利範圍第1項之方法，其中，該範圍修 改包括將該範圍索引集合的第二索引原子地減量，以回應該單一範圍修改指令。
  6. 如申請專利範圍第1項之方法，其中，該單一範圍修改指令又指明源運算元以及該範圍修改包括將該源運算元的值從該範圍索引集合的第二索引原子地減掉。
  7. 一種處理器，包括：快取記憶體，用以儲存範圍索引集合；解碼級，用以將第一指令解碼，以由該處理器執行，該第一指令指明用於該範圍索引集合的位址；以及一或更多執行單元，執行下述以回應解碼的該第一指令：封鎖對該範圍索引集合之存取；載入該範圍索引集合以決定範圍大小；比較該範圍大小與足以執行對應於該第一指令的範圍修改之大小；假使該範圍大小至少是足以執行該範圍修改的該大小時，則執行該範圍修改及儲存該範圍索引集合之一或更多修改的範圍索引；假使該範圍大小是小於足以執行該範圍修改的該大小時，則將錯誤訊號設定至第一值；以及解除對該範圍索引集合的存取之封鎖，以回應該第一指令的完成。
  8. 如申請專利範圍第7項之處理器，其中，該範圍修改包括原子地增量該範圍索引集合的第一索引，以回應 該第一指令。
  9. 如申請專利範圍第7項之處理器，其中，該第一指令又指明源運算元以及該範圍修改包括將該源運算元的值原子地加至該範圍索引集合的第一索引。
  10. 如申請專利範圍第7項之處理器，其中，該範圍修改包括將該範圍索引集合的第二索引原子地減量，以回應該第一指令。
  11. 如申請專利範圍第7項之處理器，其中，該第一指令又指明源運算元以及該範圍修改包括將該源運算元的值從該範圍索引集合的第二索引原子地減掉。
  12. 如申請專利範圍第7項之處理器，該一或更多執行單元又為回應解碼的該第一指令而執行下述：假使該範圍大小至少是足以執行該範圍修改的該大小時，則設定錯誤訊號至第二值。
  13. 如申請專利範圍第12項之處理器，其中，將該錯誤訊號設定於處理器零旗標暫存器中。
  14. 如申請專利範圍第13項之處理器，其中，該第一值是1且該第二值是0。
  15. 如申請專利範圍第7項之處理器，其中，該範圍索引集合包括二個32位元的索引NEXT及END。
  16. 如申請專利範圍第7項之處理器，其中，該範圍索引集合包括二個64位元的索引NEXT及END。
  17. 一種用於在處理器中提供原子範圍運算的設備，該設備包括執行邏輯，執行下述以回應指明用於範圍索引 集合的位址之第一處理器指令：封鎖對該範圍索引集合的存取；載入該範圍索引集合以決定範圍大小；比較該範圍大小與足以執行對應於該第一處理器指令的範圍修改的大小；假使該範圍大小是至少足以執行該範圍修改的該大小時，則執行該範圍修改及儲存該範圍索引集合的一或更多修改的範圍；假使該範圍大小是小於足以執行該範圍修改的該大小時，則將錯誤訊號設定至第一值；以及解除對該範圍索引集合的存取之封鎖，以回應該第一處理器指令的完成。
  18. 如申請專利範圍第17項之設備，其中，該範圍修改包括原子地增量該範圍索引集合的第一索引，以回應該單一處理器指令。
  19. 如申請專利範圍第17項之設備，其中，該第一處理器指令又指明源運算元以及該範圍修改包括將該源運算元的值原子地加至該範圍索引集合的第一索引。
  20. 如申請專利範圍第17項之設備，其中，該範圍修改包括將該範圍索引集合的第二索引原子地減量，以回應該第一處理器指令。
  21. 如申請專利範圍第17項之設備，其中，該第一處理器指令又指明源運算元以及該範圍修改包括將該源運算元的值從該範圍索引集合的第二索引原子地減掉。
  22. 如申請專利範圍第17項之設備，其中，該範圍索引集合包括二個32位元的索引NEXT及END。
  23. 如申請專利範圍第17項之設備，其中，該範圍索引集合包括二個64位元的索引NEXT及END。
  24. 一種處理系統，包括：外部記憶體，用以儲存範圍索引集合；以及處理器，包括：解碼級，用以將第一指令解碼，以由該處理器執行，該第一指令指明用於該範圍索引集合的位址；以及一或更多執行單元，執行下述以回應解碼的該第一指令：封鎖對該範圍索引集合之存取；載入該範圍索引集合以決定範圍大小；比較該範圍大小與足以執行對應於該第一指令的範圍修改之大小；假使該範圍大小至少是足以執行該範圍修改的該大小時，則執行該範圍修改及儲存該範圍索引的集合之一或更多修改的範圍索引；假使該範圍大小是小於足以執行該範圍修改的該大小時，則將錯誤訊號設定至第一值；以及，解除對該範圍索引的集合的存取之封鎖，以回應該第一指令的完成。
  25. 如申請專利範圍第24項之處理系統，其中，該範圍修改包括將預定值原子地加至該範圍索引集合的第一 索引，以回應該第一處理器指令。
  26. 如申請專利範圍第24項之處理系統，其中，該範圍修改包括將預定值從該範圍索引集合的第二索引原子地減掉。
  27. 如申請專利範圍第24項之處理系統，其中，該範圍索引集合包括二個32位元的索引NEXT及END。
  28. 如申請專利範圍第24項之處理系統，其中，該範圍索引集合包括二個64位元的索引NEXT及END。
  29. 如申請專利範圍第24項之處理系統，該一或更多執行單元又為回應解碼的該第一指令而執行下述：假使該範圍大小至少是足以執行該範圍修改的該大小時，則將錯誤訊號設定至第二值。
  30. 如申請專利範圍第29項之處理系統，其中，將該錯誤訊號設定於處理器零旗標暫存器中。
TW105105516A 2015-03-27 2016-02-24 用以提供原子範圍運算的指令及邏輯 TWI578231B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/671,914 US10528345B2 (en) 2015-03-27 2015-03-27 Instructions and logic to provide atomic range modification operations

Publications (2)

Publication Number Publication Date
TW201702867A true TW201702867A (zh) 2017-01-16
TWI578231B TWI578231B (zh) 2017-04-11

Family

ID=56975714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105516A TWI578231B (zh) 2015-03-27 2016-02-24 用以提供原子範圍運算的指令及邏輯

Country Status (7)

Country Link
US (1) US10528345B2 (zh)
EP (1) EP3274817A4 (zh)
JP (1) JP6703707B2 (zh)
KR (1) KR102512315B1 (zh)
CN (1) CN107430508B (zh)
TW (1) TWI578231B (zh)
WO (1) WO2016160248A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10061746B2 (en) * 2014-09-26 2018-08-28 Intel Corporation Instruction and logic for a vector format for processing computations
CN109478139B (zh) * 2016-08-13 2024-01-23 英特尔公司 用于共享存储器中的访问同步的装置、方法和系统
US10481870B2 (en) 2017-05-12 2019-11-19 Google Llc Circuit to perform dual input value absolute value and sum operation
CN107291537A (zh) * 2017-06-07 2017-10-24 江苏海平面数据科技有限公司 一种gpu片上存储空间使用的优化方法
CN111258637B (zh) * 2018-11-30 2022-08-05 上海寒武纪信息科技有限公司 数据处理方法、处理器、数据处理装置及存储介质
US11782713B1 (en) * 2019-08-27 2023-10-10 Amazon Technologies, Inc. Security vulnerability mitigation using address space co-execution
GB2587426B (en) * 2019-09-30 2022-04-06 Advanced Risc Mach Ltd Atomic range compare and modify operations
US11436187B2 (en) * 2020-10-20 2022-09-06 Micron Technology, Inc. Method of notifying a process or programmable atomic operation traps
US11693690B2 (en) 2020-10-20 2023-07-04 Micron Technology, Inc. Method of completing a programmable atomic transaction by ensuring memory locks are cleared
US11586439B2 (en) 2020-10-20 2023-02-21 Micron Technology, Inc. Detecting infinite loops in a programmable atomic transaction
US12020062B2 (en) 2020-10-20 2024-06-25 Micron Technology, Inc. Method of executing programmable atomic unit resources within a multi-process system
US11740929B2 (en) 2020-10-20 2023-08-29 Micron Technology, Inc. Registering a custom atomic operation with the operating system
US11379365B2 (en) 2020-10-20 2022-07-05 Micron Technology, Inc. Memory access bounds checking for a programmable atomic operator
US11403023B2 (en) 2020-10-20 2022-08-02 Micron Technology, Inc. Method of organizing a programmable atomic unit instruction memory
US11977496B1 (en) 2022-09-29 2024-05-07 Amazon Technologies, Inc. Security vulnerability mitigation using hardware-supported context-dependent address space hiding

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206503A (en) * 1978-01-10 1980-06-03 Honeywell Information Systems Inc. Multiple length address formation in a microprogrammed data processing system
US6446198B1 (en) 1999-09-30 2002-09-03 Apple Computer, Inc. Vectorized table lookup
US20030167379A1 (en) 2002-03-01 2003-09-04 Soltis Donald Charles Apparatus and methods for interfacing with cache memory
US7769794B2 (en) * 2003-03-24 2010-08-03 Microsoft Corporation User interface for a file system shell
US9164978B2 (en) 2008-06-17 2015-10-20 Microsoft Technology Licensing, Llc Identifying objects within a multidimensional array
US20100014624A1 (en) * 2008-07-17 2010-01-21 Global Nuclear Fuel - Americas, Llc Nuclear reactor components including material layers to reduce enhanced corrosion on zirconium alloys used in fuel assemblies and methods thereof
US8799629B2 (en) * 2008-12-04 2014-08-05 Microsoft Corporation Parallel execution of a loop
US8266409B2 (en) 2009-03-03 2012-09-11 Qualcomm Incorporated Configurable cache and method to configure same
US8296524B2 (en) * 2009-06-26 2012-10-23 Oracle America, Inc. Supporting efficient spin-locks and other types of synchronization in a cache-coherent multiprocessor system
US8623888B2 (en) * 2009-07-15 2014-01-07 Mallinckrodt Llc 3-oxy-hydromorphone derivatives
CA2695564C (en) 2010-02-26 2017-05-30 Lesley Lorraine Shannon Modular re-configurable profiling core for multiprocessor systems-on-chip
US8392683B1 (en) 2009-11-30 2013-03-05 Micron Technology, Inc. Dynamic range unlock or lock memory device and method to operate the same
US8996845B2 (en) * 2009-12-22 2015-03-31 Intel Corporation Vector compare-and-exchange operation
US8352656B2 (en) * 2010-04-08 2013-01-08 Intel Corporation Handling atomic operations for a non-coherent device
US8788794B2 (en) * 2010-12-07 2014-07-22 Advanced Micro Devices, Inc. Programmable atomic memory using stored atomic procedures
US8849950B2 (en) * 2011-04-07 2014-09-30 Qualcomm Incorporated Network streaming of video data using byte range requests
US20130007768A1 (en) * 2011-07-02 2013-01-03 Ramakrishna Saripalli Atomic operations on multi-socket platforms
WO2013048369A1 (en) * 2011-09-26 2013-04-04 Intel Corporation Instruction and logic to provide vector load-op/store-op with stride functionality
CN102436781B (zh) * 2011-11-04 2014-02-12 杭州中天微系统有限公司 基于隐式相关性和隐式旁路的微处理器指令拆分装置
KR101741484B1 (ko) * 2012-04-26 2017-05-30 퀄컴 인코포레이티드 저-레이턴시 스트림을 처리하기 위한 개선된 블록-요청 스트리밍 시스템
US20140181474A1 (en) * 2012-12-26 2014-06-26 Telefonaktiebolaget L M Ericsson (Publ) Atomic write and read microprocessor instructions
US9483266B2 (en) * 2013-03-15 2016-11-01 Intel Corporation Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources
US9207940B2 (en) * 2013-03-15 2015-12-08 Intel Corporation Robust and high performance instructions for system call

Also Published As

Publication number Publication date
JP6703707B2 (ja) 2020-06-03
US10528345B2 (en) 2020-01-07
EP3274817A1 (en) 2018-01-31
JP2018512631A (ja) 2018-05-17
CN107430508A (zh) 2017-12-01
KR20170131379A (ko) 2017-11-29
TWI578231B (zh) 2017-04-11
KR102512315B1 (ko) 2023-03-22
US20160283237A1 (en) 2016-09-29
WO2016160248A1 (en) 2016-10-06
EP3274817A4 (en) 2018-11-07
CN107430508B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
TWI578231B (zh) 用以提供原子範圍運算的指令及邏輯
TWI578155B (zh) 用於條件式記憶體錯誤輔助抑制的處理器、處理系統及方法
TWI574208B (zh) 提供向量水平比較功能之方法與其處理器
JP6207095B2 (ja) 条件付きループをベクトル化する命令及び論理
TWI584192B (zh) 提供向量混合與置換功能的指令與邏輯（二）
KR101555412B1 (ko) 벡터 압축 및 회전 기능 제공 명령어 및 로직
KR101842058B1 (ko) 푸싱형 버퍼 복사 및 저장 기능성을 제공하기 위한 명령어 및 논리
KR101767025B1 (ko) 벡터 어드레스 충돌 검출 기능을 제공하기 위한 방법, 장치, 명령어들 및 로직
JP5930558B2 (ja) ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック
JP6745022B2 (ja) ベクトルパックドタプル相互比較機能を提供する方法、装置、命令、およびロジック
TW201337738A (zh) 用以提供向量水平式多數決投票功能之指令與邏輯
TW201732564A (zh) 用於使用ｍｏｎｉｔｏｒ及ｍｗａｉｔ架構之使用者層級執行緒同步的方法及裝置
TWI773654B (zh) 處理器、運算系統及用於執行以向量為基礎的位元操控之方法
JP6222859B2 (ja) ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック
JP6231155B2 (ja) ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック