JP2017121101A - 電源システム - Google Patents
電源システム Download PDFInfo
- Publication number
- JP2017121101A JP2017121101A JP2015255589A JP2015255589A JP2017121101A JP 2017121101 A JP2017121101 A JP 2017121101A JP 2015255589 A JP2015255589 A JP 2015255589A JP 2015255589 A JP2015255589 A JP 2015255589A JP 2017121101 A JP2017121101 A JP 2017121101A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply system
- control
- voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】AVSと省電SW制御を実施する場合において、PWM制御方式から省電SW制御方式への切り替え後もCPUの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供すること。【解決手段】同期整流方式の降圧型電源システムであって、固定周波数と周波数が固定でないパルス制御を切り替え、同期整流器を流れる電流を検出し、前記同期整流器を電流が逆流する時間を検出する。同期整流器がオン制御されている時間に対する逆流時間検出手段で検出した時間の時間比率を演算し、生成された電圧値におけるCPUの性能指標を取得する。性能指標に基づいて電源システムの設定電圧値を算出し送信する。演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替える。【選択図】図1
Description
本発明は、電源システムに関し、特に、降圧電源回路の適応型電圧制御に関する。
高集積化されたCPUの半導体製造プロセスのバラつきは、集積されるトランジスタの動作速度バラつきにつながり、その結果として、CPUのコアを動作させるために必要な最低動作電圧のバラつきが増加する。このようなCPUを電子機器製品に組み込む場合には、最低動作電圧が高いCPUでも確実に動作させるために、想定されるバラつき上限電圧に対してマージンを持った高い電圧をCPUに供給する必要がある。
しかし、供給する電圧が高ければ、CPUで消費する電力が増加するため、電池で駆動する電子機器においては、電池寿命を延ばすという観点から省電力化が課題となる。
これに対し、CPUに集積されるトランジスタの動作速度バラつきを抑え、CPUに適切な駆動電圧を与えることを目的とした、適応型電圧制御(AVS:Adaptive Voltage Scalingの略で、以下、AVSという)と呼ばれる技術がある。これは、現在供給されている電圧でのCPUの動作状況をモニタし、その結果に応じてCPUに供給する電圧を最適に変更する技術である。この技術を用いる事で、半導体製造プロセスのバラつき分布の上限品を除いたCPUに対しては、供給する電圧を低く変更する事ができるため、省電力化が図れる事になる。
一方、軽負荷時におけるスイッチング電源の省電力化として、スイッチング周波数を負荷に応じて低下させる制御や、間欠的にスイッチング制御する技術(以下、省電SW制御方式という)がある。負荷に関係なく固定周波数で制御するPWM制御方式のスイッチング電源と比較すると、省電SW制御方式のスイッチング電源は、負荷に応じて単位時間当たりのスイッチング回数を少なく抑えられるため、スイッチング損失を低減する事ができる。
しかし、省電SW制御方式では、PWM制御方式よりもスイッチング周期のリップル電圧が大きく、負荷急変時の電圧変動も大きくなる。
そこで、スイッチング電源が省電SW制御方式でPWM制御方式よりも省電力化が図れるようになる軽負荷時に、PWM制御と省電SW制御を自動で切り替える技術がある。この技術を用いる事で、電子機器が軽負荷動作時のスイッチング損失を低減する事ができるため、省電力化が図れる事になる。
上述したAVSと軽負荷時の省電SW制御を組み合わせて更なる省電力化を図る場合、省電SW制御方式による省電力化が図れない重負荷では、PWM制御方式でAVSを実施する。この時の設定電圧は、CPUの消費電流に応じたPWM制御方式のリップル電圧と、電圧変動、基板配線による電圧降下、定電圧精度、CPUの最低駆動電圧を鑑みた電圧値となっている。そして、省電SW制御方式による省電力化が図れる軽負荷では、省電SW制御方式によるリップル電圧や電圧変動の増加を鑑みて、PWM制御方式でAVSを実施していた際の設定電圧よりも高い電圧値で省電SW制御方式にする必要がある。
特許文献1には、PWM/PFM切り替え制御時に、設定電圧を変更する技術が開示されている。
しかし、PWM制御方式から省電SW制御方式への切り替え時において、設定電圧を高くする事によるCPUでの電力増加分が、省電SW制御方式でのスイッチング損失の低減分を上回り、電子機器での消費電力が増加する可能性がある。
仮に設定電圧が固定であれば、一般的な切り替えポイントはスイッチング電源のインダクタ電流が反転し始める負荷になった時である。スイッチング電源の入力側のハイサイドスイッチがオフ状態で、同期整流用のローサイドスイッチがオンしている期間において、インダクタの電流が負荷から逆流してくると同期整流用のローサイドスイッチをオフ制御して、省電SW制御へと移行していく。
省電SW制御によるスイッチング損失の低減効果は負荷が軽くなるほど大きくなるが、インダクタ電流が反転し始める時の負荷状態では、まだ低減効果は得られていないため、設定電圧を高くするとCPUでの消費電力が増加してしまう。
そのため、AVSを実施してCPUの最低動作電圧を鑑みた設定電圧としている場合は、設定電圧を高くする事によるCPUでの電力増加分よりも、スイッチング損失の低減分が大きくなる状態で切り替え制御する必要がある。
また、省電SW制御方式では負荷に応じてスイッチングの周波数や間欠度合いが変化するため、リップル電圧や電圧変動の増加分も異なり、制御切り替え後の設定電圧が固定だとCPUの最低動作電圧を下回る可能性がある。
省電SW制御方式に切り替え後の設定電圧は、CPUの消費電流に応じた省電SW制御方式のリップル電圧と、電圧変動、基板配線による電圧降下、定電圧精度、CPUの最低駆動電圧を鑑みた電圧値となっている。
省電化を図るためには、マージン電圧は小さく抑える事が必要となるが、負荷が軽くなってリップル電圧や電圧変動の増加分がマージン電圧を上回ると、CPUの最低動作電圧を下回ってしまう。そのため、PWM制御方式から省電SW制御方式への切り替え後も、負荷に応じて設定電圧を変更する必要がある。
したがって、AVSと軽負荷時の省電SW制御を組み合わせて更なる省電力化を図る場合、PWM制御方式から省電SW制御方式への切り替え制御の最適化と、省電SW制御方式での設定電圧の最適化を、それぞれ図る事が必要となる。
本発明の目的は、AVSと省電SW制御を実施する場合において、PWM制御方式から省電SW制御方式への切り替え後もCPUの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供することにある。
上記の目的を達成するために、本発明に係る電源システムは、
スイッチ素子をオンオフ制御して入力電源より低い定電圧を生成する同期整流方式の降圧型電源システムであって、固定周波数でのパルス幅制御と周波数が固定でないパルス制御を切り替える切替手段と、同期整流器を流れる電流を検出する電流検出手段と、前記同期整流器を電流が逆流する時間を検出する逆流時間検出手段と、前記同期整流器がオン制御されている時間に対する前記逆流時間検出手段で検出した時間の時間比率を演算する演算手段と、前記電源システムで生成された電圧で動作するCPUと、前記電源システムで生成された電圧値における前記CPUの性能指標を取得する性能評価部と、前記性能評価部で得られた性能指標に基づいて前記電源システムの設定電圧値を算出し前記電源システムに送信する設定電圧算出部を備え、前記演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする。
スイッチ素子をオンオフ制御して入力電源より低い定電圧を生成する同期整流方式の降圧型電源システムであって、固定周波数でのパルス幅制御と周波数が固定でないパルス制御を切り替える切替手段と、同期整流器を流れる電流を検出する電流検出手段と、前記同期整流器を電流が逆流する時間を検出する逆流時間検出手段と、前記同期整流器がオン制御されている時間に対する前記逆流時間検出手段で検出した時間の時間比率を演算する演算手段と、前記電源システムで生成された電圧で動作するCPUと、前記電源システムで生成された電圧値における前記CPUの性能指標を取得する性能評価部と、前記性能評価部で得られた性能指標に基づいて前記電源システムの設定電圧値を算出し前記電源システムに送信する設定電圧算出部を備え、前記演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする。
本発明によれば、AVSと省電SW制御を実施する場合において、PWM制御方式から省電SW制御方式への切り替え後もCPUの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供することができる。
以下、本発明の実施形態による電源制御装置の一例について図面を参照して説明する。
(実施例1)
図1は本発明の実施形態による電源制御装置の詳細なブロック構成を示す図であり、図2は図1の電源制御装置を備える撮像装置のブロック構成を示す図である。
図1は本発明の実施形態による電源制御装置の詳細なブロック構成を示す図であり、図2は図1の電源制御装置を備える撮像装置のブロック構成を示す図である。
以下、図2を参照して、本発明における撮像装置の構成について説明する。
1は、電源制御装置を備える撮像装置の着脱可能な電池である。13は、撮像装置の各ブロックや各種デバイスに電圧・電流を供給するための電源部である。10は、撮像装置の各ブロックを制御し、供給された電圧で動作性能を評価して適正電圧値との電圧過不足量を算出するためのCPUである。11は、撮像装置が外部から取り込んだ入射光を電気信号に変換し、画像データとして処理するための撮像部である。12は、撮像装置が起動するための起動プログラムなどが格納されている不揮発性メモリである。14は、撮像装置を起動したり、撮像装置の駆動modeを変更したり、撮影する時に操作するための操作部である。
性能評価部15では、現在供給されている電圧でのCPU10の動作性能を評価し、その指標である評価値Eを得る。動作性能は電源電圧に依存するので、供給される電圧が低いほど評価値も低くなる。CPU10の出荷検査時に各個体で最低限の性能が保証される基準評価値Erが撮像装置の記録部12に記録される。実動作時に得られたEと基準評価値Erとを比較することで、供給されている電源電圧の適正電圧値に対する電圧過不足量を算出することができる。算出された電圧過不足量を用いて、設定電圧算出部16で設定電圧を算出し、電源部13に電圧指令値として送信する。
以下、図1を参照して、電源部13の詳細な構成と動作について説明する。
CPU10内のCPUコア36に供給する電源部13は、電流モード方式を用いた同期整流型の降圧電源回路で構成している。PWM制御における、出力電圧を定電圧制御するためのフィードバック機構は、PWM制御部100で電圧ループ信号と電流ループ信号を比較することで実現している。電圧ループ信号は出力電圧を出力設定抵抗30で分圧してエラーアンプ23で基準電圧用D/Aコンバータ22と比較増幅することで得られる。また、電流ループ信号は入力側のハイサイドスイッチ20に流れる電流に、スロープ補償部37で不安定動作を防ぐスロープ補償を加えることで得られる。ハイサイドスイッチ20に流れる電流はハイサイドスイッチ20のオン抵抗による電位差を差動アンプで増幅することによって検出される。
次に、PWM制御部100にあるフリップフロップ40にPWMコンパレータ41で電圧・電流ループ信号を比較した出力と、PWM制御の基準クロックであるOSC31の信号を接続する。このフリップフロップ40の出力に対し、ハイサイドスイッチ20とローサイドスイッチ21が同時にオンにならないためのデッドタイムをLogicCNT103で付加する。その駆動信号から、プリドライバ27とプリドライバ28を介してそれぞれハイサイドスイッチ20とローサイドスイッチ21をオンオフ制御する。ハイサイドスイッチ20とローサイドスイッチ21のオンオフ制御にしたがい、インダクタ19に流れる電流が制御され、これがコンデンサ38で平滑されることで一定の出力電圧が得られる。
省電SW制御であれば、出力電圧を出力設定抵抗30で分圧してコンパレータ24で基準電圧用D/Aコンバータ22と比較する。その比較結果に応じてPFM制御や間欠制御でLogicCNT103からの駆動信号を生成し、プリドライバ27とプリドライバ28を介してそれぞれハイサイドスイッチ20とローサイドスイッチ21をオンオフ制御する。PWM制御と同様に、ハイサイドスイッチ20とローサイドスイッチ21のオンオフ制御にしたがい、インダクタ19に流れる電流が制御され、これがコンデンサ38で平滑されることで一定の出力電圧が得られる。このとき、コンパレータ25はローサイドスイッチ21のスイッチング・ノード側とGND側の電位差を比較している。ローサイドスイッチ21がオン制御中に、スイッチング・ノード側の正電圧を検出するとローサイドスイッチ21をオフ制御し、インダクタ19の電流が出力方向とは逆に流れる事を防止している。
省電SW制御そのものは本発明の特徴ではないため、ここではコンパレータ24による非線形な制御方法として説明したが、その他の制御方法でスイッチング損失を低減しても構わない。
PWM制御と省電SW制御の切替制御について、図3のフローチャートを用いて詳細に説明する。
まず、電源制御回路が起動シーケンスに従って電圧を出力する(S100)。初期設定では、切替制御部はPWM制御となっている(S101)。次に、電源部13はCPU1が性能評価部で得られた評価値Eと基準評価値Erから適正な設定電圧を算出し、電圧指令値として送信することで、電圧設定値を初期値のVoからAVS実施後のVo_pwmに設定する(S102、S103)。ここで、Vo_pwmは次の式1のように定義する。
Va:電源部13の定電圧精度の初期許容差に相当する電圧値
VR:配線抵抗によるIRドロップに相当する電圧値
Vs_pwm:PWM制御での負荷変動による電圧降下分
Vr_pwm:PWM制御でのスイッチングリップルによる電圧降下分
上述したVt以外の電圧値は、予め記録部12に格納された変数であり、Vo_pwmを演算するために用いる。
次に、電源部13はCPU10から撮像装置の駆動mode設定情報を得て、PWM制御を継続するか否かを判断する(S104)。例えば、撮像装置の駆動modeが撮影待機状態であれば、同じ駆動modeでレリーズ押下となり大きな負荷変動が起こりえるためPWM制御を継続し、カメラ省電modeや再生mode等であれば、省電SW制御への切替制御可能と判断する。ここでも、PWM制御を継続する駆動modeと、省電SW制御へ切替制御可能な駆動modeを、予め記録部12で区別して格納しておき、CPU10が撮像装置の駆動mode切り替わり時に電源部13へ送信する。電源部13は、Registers42において、CPU10からの送信で2つの駆動modeを判別する。
次に、PWM制御を継続する場合は、撮像装置の駆動mode切り替わり時にCPU10が電源部13へ送信するまで待機し(S105)、切り替わりの信号を受信すれば、駆動mode切り替わり許可の信号をCPU10へ送信する(S106)。
次に、省電SW制御へ切替制御可能な場合は、ローサイドスイッチ21のオン制御時間T_LONに対する、インダクタ19の電流が出力方向とは逆に流れる時間TDの、所定時間での平均時比率aを演算する(S107)。ここで、時間TDは、コンパレータ25の出力をインバータ43で反転した信号と、ローサイドスイッチ21のオン制御時間T_LON信号とのANDをANDゲート44で得て、後段の時間検出部45で算出できる。また、一回のスイッチングにおける時比率a1は、時間検出部45で算出したT_LONとTDから、後段の演算部46で演算される。Logic部47は一つの実施例であり、上述した平均時比率aを演算するために、他の構成で実現しても構わない。所定時間での平均時比率aは、次の式2のように演算する。
T_LONm:m回目のスイッチングにおけるT_LON
ここで示した平均時比率aは、負荷の状態を表しており、0≦a≦0.5の範囲に収まる数字になる。a=0となるのは、インダクタ19の電流が出力方向から逆流しない状態で、負荷電流がスイッチングリップル電流の1/2以上である事を意味している。また、a=0.5となるのは、負荷電流がゼロの状態で、ローサイドスイッチ21のオン制御時間T_LONの1/2の期間にインダクタ19の電流が出力方向から逆流している事を意味している。
一回のスイッチング期間における時比率としない理由は、過渡的な負荷変動による時比率ではなく、定常的な負荷として捉えるために所定時間での平均化を行なっている。a=0となる時の負荷電流Ioは式3で表せる。
Vout:コンデンサ38で平滑された出力電圧値
L:インダクタ19のインダクタンス値
fosc:OSC31の基準クロック周波数
これより、電池電圧や出力設定電圧に依存して閾値が変化する事が分かるが、a≧0となるのはインダクタ19の電流が出力方向から逆流し始めるタイミングであることには変わりがない。つまり、OSC31の基準クロック周波数に応じてスイッチング毎に入力側から供給する電荷が、負荷側で消費されずに無効電流として逆流し始める点であり、スイッチングを間欠制御にしても出力電圧を維持できるようになる閾値である事が分かる。
しかし、PWM制御から省電SW制御へ切り替える場合は、リップル電圧や負荷変動による電圧降下分を鑑みて、出力設定電圧を高くする必要があるため、a=0で切り替えると撮像装置で消費する電力は増加してしまう。
そこで、省電SW制御に切り替えても撮像装置で消費する全体の損失が増加しない閾値をa=aoとする。同じ負荷電流でシステムの省電力化を図るには、固定損失であるスイッチング制御の周波数を下げる必要がある。つまり、一回のスイッチングでスイッチがオンする時間を長くして供給するエネルギー量を大きくし、次のスイッチングまでの停止期間を長くする必要があるため、システムの省電力化と低リップル電圧は相反関係である事が分かる。
また、電源部の省電力化のために、スイッチング停止期間中のPWM制御部100への電源供給停止や、高速コンパレータから低消費電力の低速コンパレータによる省電力SW制御は、負荷変動への追従が遅れるため電圧降下が大きくなる。したがって、最適な切替閾値となるaoは、設計する省電SW制御方法によって変わってくるため、予め撮像装置の各駆動modeにおける負荷電流や負荷変動を鑑みて、要求されるリップル電圧や過渡応答特性を満足する調整値を記録部12に格納しておく。同様に、平均時比率aに応じたリップル電圧と負荷変動による電圧降下分を予め図4で示したテーブル(以下、LUTという)で持っておき、a≧aoであれば(S108)、aに応じてLUTからVo_psを演算する(S109)。ここで、Vo_psは次の式4のように定義する。
Va:電源部13の定電圧精度の初期許容差に相当する電圧値
VR:配線抵抗によるIRドロップに相当する電圧値
Vs_ps:省電SW制御での負荷変動による電圧降下分
Vr_ps:省電SW制御でのスイッチングリップルによる電圧降下分
上述したVs_psとVr_psは電圧降下分として定義しているが、Vo_psにそれぞれの電圧上昇分を更に上乗せした電圧値Vo_psmaxが、CPU10の電圧許容範囲の上限であるVo_maxよりも低く抑えられている必要がある。Vo_psmax>Vo_maxだと省電SW制御へは切替できない(S110)。Vo_psmax<Vo_maxで、撮像装置の駆動mode変更が無ければ(S111)、電圧設定値をVo_psに設定する(S114)。
設定電圧に電圧が上昇した後で、切替制御手段102によりPWM制御から省電SW制御に切り替える(S115)。省電SW制御へ切り替え後は、撮像装置の駆動mode切り替わり時のCPU10から電源部13への送信があるまで、S107からのフローをループしながらaに応じた最適なVo_psの設定を繰り返す(S116)。CPU10から電源部13へ、撮像装置の駆動mode切り替わりの送信があると、PWM制御へ切り替え(S117)てから、電圧設定値をVo_pwmに設定(S118)し、駆動mode切り替わり許可の信号をCPU1へ送信する(S119)。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
例えば、上記実施の形態では、ハイサイドスイッチ20の電流検出をドレイン−ソース間のオン抵抗による電位差を差動アンプで増幅することで実現しているが、カレントミラー構成でミラーリングしたFETの電流を検出してもよい。
1 電池、10 CPU、11 撮像部、12 記録部、13 電源部、14 操作部、
15 性能評価部、16 設定電圧算出部、20 ハイサイドスイッチ、
21 ローサイドスイッチ、23 エラーアンプ、24 コンパレータ、
25 コンパレータ、27 プリドライバ、28 プリドライバ、29 差動増幅器、
30 出力分圧抵抗、31 基準クロック、36 CPUコア、37 スロープ補償部、
38 平滑コンデンサ、40 フリップフロップ、41 PWMコンパレータ、
42 Registers、43 インバータ、44 ANDゲート、
45 時間検出部、46 演算部、47 Logic部、100 PWM制御部、
101 省電SW制御部、102 切替制御部、103 LogicCNT、
104 I/F
15 性能評価部、16 設定電圧算出部、20 ハイサイドスイッチ、
21 ローサイドスイッチ、23 エラーアンプ、24 コンパレータ、
25 コンパレータ、27 プリドライバ、28 プリドライバ、29 差動増幅器、
30 出力分圧抵抗、31 基準クロック、36 CPUコア、37 スロープ補償部、
38 平滑コンデンサ、40 フリップフロップ、41 PWMコンパレータ、
42 Registers、43 インバータ、44 ANDゲート、
45 時間検出部、46 演算部、47 Logic部、100 PWM制御部、
101 省電SW制御部、102 切替制御部、103 LogicCNT、
104 I/F
Claims (3)
- スイッチ素子をオンオフ制御して入力電源より低い定電圧を生成する同期整流方式の降圧型電源システムであって、
固定周波数でのパルス幅制御と周波数が固定でないパルス制御を切り替える切替手段と、
同期整流器を流れる電流を検出する電流検出手段と、
前記同期整流器を電流が逆流する時間を検出する逆流時間検出手段と、
前記同期整流器がオン制御されている時間に対する前記逆流時間検出手段で検出した時間の時間比率を演算する演算手段と、
前記電源システムで生成された電圧で動作するCPUと、
前記電源システムで生成された電圧値における前記CPUの性能指標を取得する性能評価部と、
前記性能評価部で得られた性能指標に基づいて前記電源システムの設定電圧値を算出し前記電源システムに送信する設定電圧算出部を備え、
前記演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする電源システム。 - 前記演算手段は、所定の時間における時間比率の平均化を行ない、平均化した時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする請求項1に記載の電源システム。
- 前記演算手段からの時間比率の値に応じて、周波数が固定でないパルス制御へ切り替えた後の前記電源システムの設定電圧値を変更し、時間比率が大きいほど設定電圧値を高くすることを特徴とする請求項1又は請求項2に記載の電源システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255589A JP2017121101A (ja) | 2015-12-28 | 2015-12-28 | 電源システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255589A JP2017121101A (ja) | 2015-12-28 | 2015-12-28 | 電源システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017121101A true JP2017121101A (ja) | 2017-07-06 |
Family
ID=59272563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015255589A Pending JP2017121101A (ja) | 2015-12-28 | 2015-12-28 | 電源システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017121101A (ja) |
-
2015
- 2015-12-28 JP JP2015255589A patent/JP2017121101A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7800351B2 (en) | High efficiency voltage regulator with auto power-save mode | |
JP4985003B2 (ja) | Dc−dcコンバータ | |
US9584019B2 (en) | Switching regulator and control method thereof | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
US7498793B2 (en) | Current-mode DC-to-DC-converter | |
US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
JP6209022B2 (ja) | スイッチングレギュレータ | |
US7557545B2 (en) | Electric power unit operating in continuous and discontinuous conduction modes and control method therefor | |
EP3304713B1 (en) | Voltage regulator current load sensing | |
TW201635689A (zh) | 升壓降壓開關功率變換器、控制電路及模式切換控制單元 | |
US8686704B2 (en) | Current sense circuit and switching regulator using the same | |
KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
JP2010068671A (ja) | Dc−dcコンバータ | |
JP2008206239A (ja) | 半導体装置 | |
JP2008029159A (ja) | Dc−dcコンバータ | |
US20170364107A1 (en) | Switching regulator control circuit | |
US9069366B2 (en) | Switching regulator | |
US8981752B2 (en) | Energy-based oriented switching mode power supply | |
KR20150023168A (ko) | 전류제어 모드 dc-dc 컨버터 | |
US20170331363A1 (en) | Current Limited Power Converter Circuits And Methods | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP5320948B2 (ja) | Dc−dcコンバータ | |
JP2017121101A (ja) | 電源システム | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
JP2006166613A (ja) | スイッチング電源装置 |