JP2017117915A - Bevelling method of silicon wafer, method of manufacturing silicon wafer and silicon wafer - Google Patents
Bevelling method of silicon wafer, method of manufacturing silicon wafer and silicon wafer Download PDFInfo
- Publication number
- JP2017117915A JP2017117915A JP2015251206A JP2015251206A JP2017117915A JP 2017117915 A JP2017117915 A JP 2017117915A JP 2015251206 A JP2015251206 A JP 2015251206A JP 2015251206 A JP2015251206 A JP 2015251206A JP 2017117915 A JP2017117915 A JP 2017117915A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- chamfering
- polishing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 124
- 239000010703 silicon Substances 0.000 title claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 description 180
- 238000005498 polishing Methods 0.000 description 38
- 238000007517 polishing process Methods 0.000 description 15
- 239000004744 fabric Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000011835 investigation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007518 final polishing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229920003169 water-soluble polymer Polymers 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハに関し、特に、ウェーハ周縁部の平坦性を高めることができるシリコンウェーハの面取り方法、シリコンウェーハの製造方法および周縁部の平坦性の高いシリコンウェーハに関する。 The present invention relates to a method for chamfering a silicon wafer, a method for manufacturing a silicon wafer, and a silicon wafer, and more particularly, a method for chamfering a silicon wafer, a method for manufacturing a silicon wafer, and a flatness of a peripheral portion. High silicon wafers.
従来、半導体デバイスの基板として、シリコンウェーハが広く使用されている。このシリコンウェーハは、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ、ＣＺ）等により単結晶シリコンインゴットを育成し、得られたインゴットをブロックに切断した後に、薄くスライスし、面取り処理、平坦化（ラッピング）処理、両面研磨処理、仕上げ研磨処理等を施した後、最終洗浄し、各種品質検査を行って異常が確認されなければ製品として完成し、出荷される。 Conventionally, silicon wafers are widely used as substrates for semiconductor devices. For this silicon wafer, a single crystal silicon ingot is grown by the Czochralski method (Czochralski, CZ), etc., and the obtained ingot is cut into blocks, then sliced thinly, chamfering, flattening (lapping), double-sided After performing the polishing process, the final polishing process, etc., the final cleaning is performed, and various quality inspections are performed. If no abnormality is confirmed, the product is completed and shipped.
近年、半導体デバイスの微細化・高集積化が益々進行し、シリコンウェーハには極めて高い平坦性が要求されている。また、デバイス形成領域についてもウェーハ径方向外側に年々拡大しており、ウェーハ周縁部に対しても高い平坦性が要求されている。 In recent years, semiconductor devices have been increasingly miniaturized and highly integrated, and silicon wafers are required to have extremely high flatness. In addition, the device formation region is also expanding yearly outward in the wafer radial direction, and high flatness is required for the peripheral edge of the wafer.
こうした背景の下、シリコンウェーハの周縁部の平坦性を高める技術が提案されている。例えば、特許文献１には、有砥粒のアルカリ性水溶液に、水溶性高分子が添加された研磨液を研磨布に供給しながら、シリコンウェーハの被研磨面に対して粗研磨処理を施すことにより、被研磨面を高い研磨レートで研磨しつつ、ウェーハ周縁部の平坦性を制御することができる技術が記載されている。
Under such a background, a technique for improving the flatness of the peripheral portion of the silicon wafer has been proposed. For example,
また、特許文献２には、粗研磨処理を２つのステップに分割し、第１のステップにおける研磨速度を第２のステップよりも高くし、かつ第２のステップにおいて高分子添加剤を含む研磨スラリーを用いることにより、ウェーハ外周部のロールオフを改善する技術について記載されている。
特許文献１および２に記載された技術により、ウェーハ周縁部の平坦性をある程度高めることはできるものの、年々厳しさを増すウェーハ周縁部の平坦性に対する要求に応えるために、ウェーハ周縁部の平坦性をさらに高めることのできる方途の提案が希求されている。
Although the flatness of the wafer peripheral portion can be improved to some extent by the techniques described in
そこで、本発明の目的は、ウェーハ周縁部の平坦性を高めることができるシリコンウェーハの面取り方法、シリコンウェーハの製造方法および周縁部の平坦性の高いシリコンウェーハを提供することにある。 Accordingly, an object of the present invention is to provide a silicon wafer chamfering method, a silicon wafer manufacturing method, and a silicon wafer having a high peripheral edge flatness, which can improve the flatness of the peripheral edge of the wafer.
本発明者は、上記課題を解決する方途について鋭意検討した結果、面取り処理において、シリコンウェーハの周縁部がシリコンウェーハの主面に垂直な端面と該端面とシリコンウェーハの主面とを接続する曲面のみからなる面取り部とを有し、上記曲面の曲率半径が３０μｍ以上１００μｍ以下に調整することが極めて有効であることを見出し、本発明を完成させるに至った。 As a result of diligent investigations on how to solve the above problems, the present inventor has found that, in the chamfering process, the peripheral surface of the silicon wafer is connected to the end surface perpendicular to the main surface of the silicon wafer and the end surface to the main surface of the silicon wafer. It was found that it is extremely effective to adjust the curvature radius of the curved surface to 30 μm or more and 100 μm or less, and the present invention has been completed.
すなわち、本発明の要旨構成は以下の通りである。
（１）シリコンウェーハの面取り方法であって、前記シリコンウェーハの周縁部が前記シリコンウェーハの主面に垂直な端面と該端面と前記シリコンウェーハの主面とを接続する曲面のみからなる面取り部とを有し、前記面取り部の曲率半径を３０μｍ以上１００μｍ以下に調整することを特徴とするシリコンウェーハの面取り方法。
That is, the gist of the present invention is as follows.
(1) A method for chamfering a silicon wafer, wherein a peripheral portion of the silicon wafer is an end surface perpendicular to the main surface of the silicon wafer, and a chamfered portion including only a curved surface connecting the end surface and the main surface of the silicon wafer; And a curvature radius of the chamfered portion is adjusted to 30 μm or more and 100 μm or less.
（２）前記面取り部のウェーハ径方向の幅を３０μｍ以上１００μｍ以下に調整する、前記（１）に記載のシリコンウェーハの面取り方法。 (2) The silicon wafer chamfering method according to (1), wherein a width of the chamfered portion in a wafer radial direction is adjusted to 30 μm or more and 100 μm or less.
（３）所定の方法で育成した単結晶シリコンインゴットに対してウェーハ加工処理を施し、得られたシリコンウェーハに対して、前記（１）または（２）に記載の面取り方法による面取り処理を施すことを特徴とするシリコンウェーハの製造方法。 (3) Wafer processing is performed on the single crystal silicon ingot grown by a predetermined method, and the resulting silicon wafer is chamfered by the chamfering method described in (1) or (2). A method for producing a silicon wafer.
（４）周縁部に前記シリコンウェーハの主面に垂直な端面と該端面と前記主面とを接続する曲面のみからなる面取り部とを有し、前記面取り部の曲率半径が３０μｍ以上１００μｍ以下であることを特徴とするシリコンウェーハ。 (4) The peripheral portion has an end surface perpendicular to the main surface of the silicon wafer and a chamfered portion made only of a curved surface connecting the end surface and the main surface, and the curvature radius of the chamfered portion is 30 μm or more and 100 μm or less. A silicon wafer characterized by being.
本発明によれば、シリコンウェーハの周縁部の平坦性を高めることができる。 According to the present invention, the flatness of the peripheral edge of the silicon wafer can be improved.
（シリコンウェーハの面取り方法）
以下、図面を参照して本発明の実施形態について説明する。本発明によるシリコンウェーハの面取り方法は、シリコンウェーハの周縁部が前記シリコンウェーハの主面に垂直な端面と該端面と前記シリコンウェーハの主面とを接続する曲面のみからなる面取り部とを有し、面取り部の曲率半径を３０μｍ以上１００μｍ以下に調整することを特徴とする。
(Chamfering method of silicon wafer)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The method for chamfering a silicon wafer according to the present invention has a chamfered portion in which a peripheral portion of the silicon wafer is composed only of an end surface perpendicular to the main surface of the silicon wafer and a curved surface connecting the end surface and the main surface of the silicon wafer. The curvature radius of the chamfered portion is adjusted to 30 μm or more and 100 μm or less.
本発明者らは、ウェーハ周縁部の平坦性を高める方途について鋭意検討した。特許文献１および２をはじめとする従来法の多くは、シリコンウェーハの主面に対する研磨条件を適正化することにより、ウェーハ周縁部の平坦性の向上を図っている。本発明者らは、ウェーハ周縁部の平坦性をより高めるべく、ウェーハに対して施す研磨条件の見直しを行った。その結果、ウェーハ周縁部の平坦性を高めるためには、ウェーハの端面近傍領域の形状制御、すなわち、面取り処理の条件の適正化が肝要であるとの知見を得るに至った。
The inventors diligently studied how to improve the flatness of the peripheral edge of the wafer. In many of the conventional methods including
シリコンウェーハの周縁部に対しては、ウェーハ搬送時や取り扱い時におけるウェーハの割れや欠けを防止するために、面取り処理が施される。図１は、シリコンウェーハの周縁部の一般的な面取り形状を示している。図１に示した２つの面取り形状において、ウェーハ周縁部は、ウェーハの主面に垂直な端面と、主面と端面とを接続する取り部とを有する。 A chamfering process is performed on the peripheral portion of the silicon wafer in order to prevent the wafer from being cracked or chipped during wafer conveyance or handling. FIG. 1 shows a general chamfered shape of the periphery of a silicon wafer. In the two chamfered shapes shown in FIG. 1, the wafer peripheral portion has an end surface perpendicular to the main surface of the wafer and a chamfer that connects the main surface and the end surface.
図１において、ｔはウェーハ周縁部の厚み、θ１、θ２、Ａは、それぞれ上面取り角度、下面取り角度、面取り幅である。また、Ｂ１、Ｂ２は、それぞれ上面取り厚み、下面取り厚みであり、Ｒ、Ｒ１、Ｒ２は、それぞれ端面の先端曲率半径、上面取り部の曲率半径、下面取り部の曲率半径である。ＢＣは端面のウェーハ厚み方向の長さを示している。シリコンウェーハの周縁部の目標形状は、これらのパラメータを設定することにより決定される。なお、図１（ａ）に示した面取り形状において、端面のウェーハ厚み方向長さＢＣはゼロである。 In FIG. 1, t is the thickness of the peripheral edge of the wafer, and θ1, θ2, and A are the top chamfer angle, bottom chamfer angle, and chamfer width, respectively. Further, B1 and B2 are the top surface thickness and the bottom surface thickness, respectively, and R, R1 and R2 are the tip curvature radius of the end surface, the curvature radius of the top surface chamfered portion, and the curvature radius of the bottom surface chamfered portion, respectively. BC indicates the length of the end surface in the wafer thickness direction. The target shape of the peripheral portion of the silicon wafer is determined by setting these parameters. In the chamfered shape shown in FIG. 1A, the length BC of the end surface in the wafer thickness direction is zero.
上記面取り形状において、面取り部の曲率半径は、ウェーハの割れや欠けが発生することのないよう、余裕を持たせた大きな値（例えば、３００μｍ程度）に設定されるのが一般的である。しかしながら、本発明者らによる検討の結果、面取り部の曲率半径が大きな値に設定された条件の下で面取り処理を行うと、その後の両面研磨処理等のウェーハ主面に対する研削・研磨条件を適正化したところで、ウェーハ周縁部の平坦性をさらに高めることは困難であるとの結論に至った。 In the chamfered shape, the radius of curvature of the chamfered portion is generally set to a large value (for example, about 300 μm) with a margin so that the wafer is not cracked or chipped. However, as a result of investigations by the present inventors, when chamfering is performed under conditions in which the radius of curvature of the chamfered part is set to a large value, the grinding and polishing conditions for the wafer main surface such as subsequent double-sided polishing are appropriate. As a result, it was concluded that it was difficult to further improve the flatness of the peripheral edge of the wafer.
この原因は必ずしも明らかではないが、本発明者らは、以下のように考えている。すなわち、図２に模式的に示すように、シリコンウェーハの主面に対する研磨処理は、研磨布をウェーハの主面に押し当てた状態で、ウェーハを研磨布上で摺動させることにより行う。ここで、面取り部の曲率半径が大きい場合、ウェーハ周縁部におけるウェーハと研磨布との隙間が大きい。そのため、研磨スラリーが研磨布とウェーハとの間に過剰に入り込み、ウェーハの周縁部が過剰に研磨されてウェーハ周縁部の平坦性が低下するのではないかと推察される。 The cause of this is not always clear, but the present inventors consider as follows. That is, as schematically shown in FIG. 2, the polishing process for the main surface of the silicon wafer is performed by sliding the wafer on the polishing cloth while pressing the polishing cloth against the main surface of the wafer. Here, when the curvature radius of the chamfered portion is large, the gap between the wafer and the polishing cloth at the peripheral portion of the wafer is large. Therefore, it is inferred that the polishing slurry may excessively enter between the polishing cloth and the wafer, and the peripheral portion of the wafer is excessively polished to reduce the flatness of the peripheral portion of the wafer.
そこで、本発明者らは、上記推察に基づいて、ウェーハ周縁部の平坦性を向上させる方途について鋭意検討した結果、面取り処理において、シリコンウェーハの周縁部がシリコンウェーハの主面に垂直な端面と該端面とシリコンウェーハの主面とを接続する曲面のみからなる面取り部とを有し、上記面取り部の曲率半径が３０μｍ以上１００μｍ以下に調整することが極めて有効であることを見出したのである。 Therefore, as a result of intensive investigations on how to improve the flatness of the peripheral edge of the wafer based on the above inference, in the chamfering process, the peripheral edge of the silicon wafer is perpendicular to the main surface of the silicon wafer. It has been found that it is extremely effective to have a chamfered portion consisting only of a curved surface connecting the end surface and the main surface of the silicon wafer, and adjusting the radius of curvature of the chamfered portion to 30 μm or more and 100 μm or less.
図３は、本発明により面取り処理が施されたシリコンウェーハを示している。この図に示したシリコンウェーハ１の周縁部は、主面Ｍに対して垂直な端面Ｅと、該端面Ｅと主面Ｍとを接続する曲面のみからなる面取り部Ｃとを有しており、面取り部Ｃの曲率半径Ｒは３０μｍ以上１００μｍ以下に調整されている。この曲率半径Ｒの範囲は、従来よりも小さく、その結果、シリコンウェーハ１は、従来のものよりも寸胴型に近い形状を有している。
FIG. 3 shows a silicon wafer that has been chamfered according to the present invention. The peripheral edge portion of the
シリコンウェーハ１は、周縁部の形状が上記のように制御されていることにより、後の主面に対する両面研磨処理において、ウェーハ周縁部におけるウェーハと研磨布との間の隙間が小さくなり、その結果、過剰な研磨スラリーがウェーハと研磨布との間に供給されてウェーハの周縁部が過剰に研磨されるのを防止して、ウェーハ周縁部の平坦性を高めることができるのである。
Since the shape of the peripheral portion of the
上述のように、面取り処理は、ウェーハの搬送時や取り扱い時におけるウェーハの割れや欠けを防止するために施すものであり、従来、曲率半径は余裕を持たせた大きな値に設定されてきた。しかし、本発明者らによる検討の結果、本発明において規定された、従来よりも小さな曲率半径でも、ウェーハの割れや欠けを防止できることが判明した。 As described above, the chamfering process is performed in order to prevent the wafer from being cracked or chipped when the wafer is transported or handled. Conventionally, the radius of curvature has been set to a large value with a margin. However, as a result of investigations by the present inventors, it has been found that cracking and chipping of the wafer can be prevented even with a radius of curvature smaller than the conventional one defined in the present invention.
すなわち、近年の半導体デバイスの微細化・高集積化に伴い、シリコンウェーハの両主面、さらには端面に対しても鏡面研磨処理が施されている。そのため、搬送時等において、ウェーハは従来に比べて非常にデリケートに取り扱われており、本発明において規定した範囲の曲率半径であれば、ウェーハの割れや欠けを防止することができる。 That is, with the recent miniaturization and high integration of semiconductor devices, mirror polishing treatment is also applied to both main surfaces and also the end surfaces of the silicon wafer. For this reason, the wafer is handled more delicately than in the prior art during transport and the like, and cracking and chipping of the wafer can be prevented if the radius of curvature is in the range defined in the present invention.
このように、シリコンウェーハの端面近傍領域の形状を本発明において規定した形状とすることにより、シリコンウェーハの周縁部の平坦性を高めることができる。 Thus, the flatness of the peripheral part of a silicon wafer can be improved by making the shape of the end surface vicinity area | region of a silicon wafer into the shape prescribed | regulated in this invention.
本発明における具体的な面取り処理は、面取り後のシリコンウェーハの端面近傍領域の形状が本発明において規定した形状となっていれば、特に限定されない。例えば、面取り処理を３つの処理に分けて行うことができる。以下、面取り処理を、一次面取り処理、二次面取り処理および鏡面面取り処理の３つの処理に分けて行う場合について説明する。 The specific chamfering process in the present invention is not particularly limited as long as the shape of the region near the end surface of the silicon wafer after chamfering is the shape defined in the present invention. For example, the chamfering process can be divided into three processes. Hereinafter, a case where the chamfering process is divided into three processes of a primary chamfering process, a secondary chamfering process, and a mirror chamfering process will be described.
まず、単結晶シリコンインゴットに対してウェーハ加工処理を施し、得られたシリコンウェーハに対して一次面取り処理を行う。この一次面取り処理は、ツルーアーを用いてツルーイングした精研砥石を用いる方法や、コンタリング加工により行うことができる。以下、図４を参照して、二軸タイプの面取り部を有するコンタリング面取り装置を用いた場合を例に、一次面取り処理について説明する。 First, wafer processing is performed on the single crystal silicon ingot, and primary chamfering is performed on the obtained silicon wafer. This primary chamfering process can be performed by a method using a precision grinding wheel trued with a truer or by contouring. Hereinafter, with reference to FIG. 4, the primary chamfering process will be described by taking as an example the case of using a contouring chamfering apparatus having a biaxial chamfered portion.
まず、図４（ａ）に示すように、シリコンウェーハをウェーハ周方向に回転させ、かつ砥石をウェーハ周方向と直交する方向に回転させながら、ウェーハを砥石に当接させ、ウェーハの端面領域の面取りを行う。次いで、図４（ｂ）に示すように、２個の砥石を回転させた状態でシリコンウェーハの周縁部を砥石の間に配置して当接させる。そして、図４（ｃ）に示すように、シリコンウェーハを砥石間に挿入することにより、ウェーハ周縁部を所望の形状に加工する。ここで、一次面取り用の砥石としては、例えば＃６００のメタルボンド円柱砥石を使用することができる。 First, as shown in FIG. 4A, while rotating the silicon wafer in the wafer circumferential direction and rotating the grindstone in a direction orthogonal to the wafer circumferential direction, the wafer is brought into contact with the grindstone, Perform chamfering. Next, as shown in FIG. 4B, the peripheral edge of the silicon wafer is placed between the grindstones in contact with the two grindstones rotated. And as shown in FIG.4 (c), a wafer peripheral part is processed into a desired shape by inserting a silicon wafer between grindstones. Here, as a grindstone for primary chamfering, for example, a # 600 metal bond cylindrical grindstone can be used.
次に、二次面取り処理を施す。この二次面取り処理は、一次面取り処理後にシリコンウェーハの主面に対して平坦化処理を施したウェーハに対して行うのが一般的である。二次面取り処理は、一次面取り処理と同様に、ツルーアーを用いてツルーイングした精研砥石を用いる方法や、コンタリング加工により行うことができる。二次面取り用の砥石としては、一次面取り処理よりも細かい、例えば＃２０００のメタルボンド面取り用砥石を用いることができる。 Next, a secondary chamfering process is performed. This secondary chamfering process is generally performed on a wafer that has been subjected to a planarization process on the main surface of the silicon wafer after the primary chamfering process. Similar to the primary chamfering process, the secondary chamfering process can be performed by a method using a fine grinding wheel trued with a truer or by contouring. As a grindstone for secondary chamfering, for example, a # 2000 metal bond chamfering grindstone finer than the primary chamfering treatment can be used.
最後に、鏡面面取り処理を施す。この鏡面面取り処理は、両面研磨処理が施されたシリコンウェーハに対して行うのが一般的である。この鏡面面取り処理は、ウェーハ端面研磨装置等により行うことができ、回転ドラムにウレタンバフを貼り付けてウレタンバフを回転させ、回転中のバフの外周面にシリコンウェーハの周縁部を接触させて研磨する。これにより、ウェーハ周縁部を鏡面仕上げすることができる。 Finally, a mirror chamfering process is performed. This mirror chamfering process is generally performed on a silicon wafer that has been subjected to a double-side polishing process. This mirror chamfering process can be performed by a wafer edge polishing apparatus or the like, and a urethane buff is attached to a rotating drum, the urethane buff is rotated, and the peripheral edge of the silicon wafer is brought into contact with the outer peripheral surface of the rotating buff to polish. To do. Thereby, the wafer peripheral part can be mirror-finished.
上記３つの面取り処理のうち、鏡面面取り処理における面取り量は極めて少なく、ウェーハの端面近傍領域の形状変化は誤差と見なせる程度のものである。従って、ウェーハの端面近傍領域の形状は、実質的には二次面取り処理により決定される。よって、面取り処理を上記３つの処理に分けて行う場合には、二次面取り処理後の形状が本発明において規定した形状となるように、一次面取り処理および二次面取り処理を行うようにする。 Of the above three chamfering processes, the amount of chamfering in the mirror chamfering process is extremely small, and the shape change in the region near the end face of the wafer is such that it can be regarded as an error. Therefore, the shape of the region near the end face of the wafer is substantially determined by the secondary chamfering process. Therefore, when the chamfering process is divided into the above three processes, the primary chamfering process and the secondary chamfering process are performed so that the shape after the secondary chamfering process becomes the shape defined in the present invention.
なお、上記二次面取り処理により、主面と面取り部とは連続的に接続するように形成されている。その後、ウェーハの主面に対して施される研磨処理により、主面と面取り部とが不連続に接続されるようになるが、鏡面面取りにより、主面と面取り部とが連続的に接続されるように面取り処理が施される。鏡面面取り処理の後、仕上げの研磨処理（片面研磨処理）が施されるが、研磨量が微少であるため、面取り部の形状には影響しない。 The main surface and the chamfered portion are formed so as to be continuously connected by the secondary chamfering process. After that, the main surface and the chamfered portion are connected discontinuously by the polishing process applied to the main surface of the wafer, but the main surface and the chamfered portion are continuously connected by mirror chamfering. The chamfering process is performed as shown in FIG. After the mirror chamfering process, a finishing polishing process (single-sided polishing process) is performed. However, since the polishing amount is very small, the shape of the chamfered part is not affected.
このように処理することにより、ウェーハ周縁部の平坦性を高めることができる。具体的には、後述する実施例に示すように、ＥＳＦＱＲ（Ｅｄｇｅ Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ ｓＱｕａｒｅｓ Ｒａｎｇｅ）の最大値を２６ｎｍ以下にすることができる。ＥＳＦＱＲは、値が小さいほど平坦度が高いことを意味し、ウェーハ全周の外周領域に形成した扇形の領域（セクター）内のＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ ｓＱｕａｒｅｓ Ｒａｎｇｅ）を測定したものである。 By processing in this way, the flatness of the peripheral edge of the wafer can be improved. Specifically, as shown in an example described later, the maximum value of ESFQR (Edge Site Front Least Squares Range) can be set to 26 nm or less. The ESFQR means that the smaller the value is, the higher the flatness is, and the SFQR (Site Front Least Squares Range) in a fan-shaped area (sector) formed in the outer peripheral area of the entire circumference of the wafer is measured.
ＳＦＱＲは、ＳＥＭＩ規格にかかるウェーハの外周部の平坦度を示す指標である。このＳＦＱＲは、具体的にはウェーハから所定寸法の矩形状のサンプルを複数取得し、取得した各サンプルについて最小二乗法により求められた基準面からの最大変位量の絶対値の和を算出することにより求めた値である。 SFQR is an index indicating the flatness of the outer peripheral portion of the wafer according to the SEMI standard. Specifically, this SFQR acquires a plurality of rectangular samples of a predetermined size from a wafer, and calculates the sum of the absolute values of the maximum displacement amounts from the reference plane obtained by the least square method for each acquired sample. It is the value calculated | required by.
また、面取り部Ｃのウェーハ径方向の幅、すなわち面取り幅を３０μｍ以上１００μｍ以下に調整することが好ましい。これにより、ウェーハ周縁部の平坦性をさらに高めることができる。 Further, it is preferable to adjust the width of the chamfered portion C in the wafer radial direction, that is, the chamfered width to 30 μm or more and 100 μm or less. Thereby, the flatness of a wafer peripheral part can further be improved.
（シリコンウェーハの製造方法）
次に、本発明によるシリコンウェーハの製造方法について説明する。本発明によるシリコンウェーハの製造方法は、所定の方法で育成した単結晶シリコンインゴットに対してウェーハ加工処理を施し、得られたシリコンウェーハに対して、上述の本発明によるシリコンウェーハの面取り方法による面取り処理を施すことを特徴とする。
(Silicon wafer manufacturing method)
Next, a method for manufacturing a silicon wafer according to the present invention will be described. The method for producing a silicon wafer according to the present invention includes performing wafer processing on a single crystal silicon ingot grown by a predetermined method, and chamfering the resulting silicon wafer by the above-described method for chamfering a silicon wafer according to the present invention. It is characterized by processing.
本発明によるシリコンウェーハの製造方法は、上で詳述した面取り処理に特徴を有しており、その他の処理は何ら限定されない。以下、図５に示すシリコンウェーハの製造方法の一例のフローチャートを参照して、各工程について説明する。 The method for producing a silicon wafer according to the present invention is characterized by the chamfering process described in detail above, and other processes are not limited at all. Hereafter, each process is demonstrated with reference to the flowchart of an example of the manufacturing method of the silicon wafer shown in FIG.
まず、ステップＳ１にて、例えばＣＺ法により、石英るつぼに投入された多結晶シリコンを１４００℃程度に溶融し、次いで種結晶を液面に漬けて回転させながら引き上げることにより単結晶シリコンインゴットを育成する。ここで、所望の抵抗率を得るために、例えばホウ素やリン等をドープする。また、インゴットの育成の際に磁場を印加する磁場印加チョクラルスキー（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ＣＺｏｃｈｒａｌｓｋｉ、ＭＣＺ）法を用いることにより、シリコンインゴット中の酸素濃度を制御することができる。 First, in Step S1, a single crystal silicon ingot is grown by melting polycrystalline silicon charged in a quartz crucible to about 1400 ° C. by, for example, CZ method, and then immersing the seed crystal in a liquid surface and pulling it up while rotating. To do. Here, in order to obtain a desired resistivity, for example, boron or phosphorus is doped. Further, the oxygen concentration in the silicon ingot can be controlled by using a magnetic field applied Czochralski (MCZ) method in which a magnetic field is applied when growing an ingot.
次いで、ステップＳ２において、得られた単結晶シリコンインゴットの外周部に対して研削処理を施し、インゴットの径を均一にする。 Next, in step S2, the outer peripheral portion of the obtained single crystal silicon ingot is ground to make the diameter of the ingot uniform.
続いて、ステップＳ３において、ワイヤーソーや内周刃切断機を用いて、単結晶シリコンインゴットに対してウェーハ加工処理を施し、例えば１ｍｍ程度の厚さにスライスしてシリコンウェーハを得る。 Subsequently, in step S3, a single-crystal silicon ingot is subjected to wafer processing using a wire saw or an inner peripheral cutting machine, and sliced to a thickness of about 1 mm, for example, to obtain a silicon wafer.
その後、ステップＳ４において、コンタリング加工等により、ウェーハの周縁部に対して一次面取り処理を施す。この一次面取り処理は、シリコンウェーハの周縁部に対して一次面取り砥石を押し当て、最終の面取り形状に向けて粗く面取りする。この一次面取り用の砥石としては、例えば＃８００のメタルボンド円柱砥石を使用することができる。 Thereafter, in step S4, a primary chamfering process is performed on the peripheral edge of the wafer by contouring or the like. In this primary chamfering process, the primary chamfering grindstone is pressed against the peripheral edge of the silicon wafer, and the chamfering is roughly performed toward the final chamfered shape. As the primary chamfering grindstone, for example, a # 800 metal bond cylindrical grindstone can be used.
続いて、ステップＳ５において、シリコンウェーハの主面に対して一次平坦化処理（ラップ処理）を施す。この一次平坦化処理は、シリコンウェーハを互いに平行な一対のラップ定盤間に配置し、ラップ定盤間に、例えばアルミナ砥粒と分散剤と水の混合物からなるラップ液を供給しつつ、所定の加圧下で回転および摺動させることにより、シリコンウェーハの表裏面を機械的にラッピングして、ウェーハの平行度を高める。 Subsequently, in step S5, a primary flattening process (lapping process) is performed on the main surface of the silicon wafer. In this primary planarization process, a silicon wafer is placed between a pair of parallel lapping plates, and a lapping solution made of, for example, a mixture of alumina abrasive grains, a dispersant, and water is supplied between lapping plates, with a predetermined amount. By rotating and sliding under pressure, the front and back surfaces of the silicon wafer are mechanically wrapped to increase the parallelism of the wafer.
次いで、ステップＳ６において、コンタリング加工等により、上記一次平坦化処理が施されたシリコンウェーハの周縁部に対して二次面取り処理を施す。この二次面取り処理では、一次面取り処理よりも細かい、例えば＃３０００のレジンボンド面取り用砥石を用いて面取り処理を施す。面取り形状は、最終目標の形状である。 Next, in step S6, a secondary chamfering process is performed on the peripheral portion of the silicon wafer that has been subjected to the primary planarization process by a contouring process or the like. In this secondary chamfering process, the chamfering process is performed using, for example, a # 3000 resin bond chamfering grindstone that is finer than the primary chamfering process. The chamfered shape is the final target shape.
続いて、ステップＳ７において、両面研磨処理装置を用いて、二次面取り処理が施されたシリコンウェーハに対して両面研磨処理を施す。この両面研磨処理は、キャリアプレートの凹部にシリコンウェーハを嵌め込んだ後、キャリアプレートを研磨布を貼りつけた上定盤および下定盤で挟み、上下定盤とウェーハとの間に、例えばコロイダルシリカ等のスラリーを流し込み、上下定盤およびキャリアを互いに反対方向に回転させて行う。これにより、ウェーハ表面の凹凸を低減して平坦度の高いウェーハを得ることができる。 Subsequently, in step S7, a double-side polishing process is performed on the silicon wafer subjected to the secondary chamfering process using a double-side polishing apparatus. In this double-side polishing treatment, after inserting a silicon wafer into the concave portion of the carrier plate, the carrier plate is sandwiched between an upper surface plate and a lower surface plate to which a polishing cloth is attached, and between the upper and lower surface plates and the wafer, for example, colloidal silica. The slurry is poured, and the upper and lower surface plates and the carrier are rotated in opposite directions. Thereby, the unevenness | corrugation of a wafer surface can be reduced and a wafer with high flatness can be obtained.
その後、ステップＳ８において、シリコンウェーハの周縁部に対して鏡面面取り処理を施す。この鏡面面取り処理は、例えば円筒形状のドラムにウレタンバフを貼り付けてモータ回転させる鏡面面取り装置を用いて行うことができる。鏡面面取り処理は、モータによりウレタンバフを回転させ、この回転中のバフの外周面にシリコンウェーハの周縁部を接触させ研磨する。これにより、ウェーハ周縁部が鏡面仕上げされる。 Thereafter, in step S8, a mirror chamfering process is performed on the peripheral edge of the silicon wafer. This mirror chamfering process can be performed using, for example, a mirror chamfering device that rotates a motor by attaching a urethane buff to a cylindrical drum. In the mirror chamfering process, the urethane buff is rotated by a motor, and the peripheral portion of the silicon wafer is brought into contact with the outer peripheral surface of the rotating buff and polished. Thereby, the wafer peripheral part is mirror-finished.
続いて、ステップＳ９において、片面研磨装置を用いて、両面研磨処理が施されたシリコンウェーハに対して片面研磨処理を施す。この片面研磨処理は、スウェード素材の研磨布を用い、研磨液として、例えばコロイダルシリカを含むアルカリ性の研磨液を用いて行うことができる。 Subsequently, in step S9, a single-side polishing process is performed on the silicon wafer subjected to the double-side polishing process using a single-side polishing apparatus. This single-side polishing treatment can be performed using a polishing cloth made of a suede material and using, for example, an alkaline polishing liquid containing colloidal silica as a polishing liquid.
最後に、片面研磨処理が施されたシリコンウェーハを最終洗浄した後、ステップＳ１０において、各種品質検査を行う。この検査では、ウェーハの平坦度、ウェーハ表面のＬＰＤの数、ダメージ、ウェーハ表面の汚染等を検査し、所定の製品品質を満足するウェーハのみが製品として出荷される。 Finally, after the silicon wafer subjected to the single-side polishing treatment is finally cleaned, various quality inspections are performed in step S10. In this inspection, the flatness of the wafer, the number of LPDs on the wafer surface, damage, contamination of the wafer surface, etc. are inspected, and only wafers satisfying a predetermined product quality are shipped as products.
こうして、周縁部の平坦性が高いシリコンウェーハを製造することができる。 In this way, a silicon wafer having a highly flat peripheral edge can be manufactured.
（シリコンウェーハ）
続いて、本発明によるシリコンウェーハについて説明する。本発明によるシリコンウェーハは、図３に示したように、周縁部にシリコンウェーハ１の主面Ｍに垂直な端面Ｅと該端面Ｅと主面Ｍとを接続する曲面のみからなる面取り部Ｃとを有し、面取り部Ｃの曲率半径Ｒが３０μｍ以上１００μｍ以下であることを特徴とする。
(Silicon wafer)
Next, the silicon wafer according to the present invention will be described. As shown in FIG. 3, the silicon wafer according to the present invention has an end surface E perpendicular to the main surface M of the
次に、本発明の効果をさらに明確にするため、以下の実施例を挙げるが、本発明は以下の実施例に何ら制限されるものではない。 Next, in order to further clarify the effects of the present invention, the following examples are given, but the present invention is not limited to the following examples.
（発明例１〜３、比較例１および２）
図６に示したフローチャートに従ってシリコンウェーハを製造した。この図に示した製造フローと、図５に示したものとの違いは、二次面取り処理（ステップＳ１６）の後に平面研削処理を施すことである。その他は図５に示した処理と全て同じである。また、面取り処理については、二次面取り処理後に、面取り部の曲率半径Ｒおよび面取り幅Ａが表１に示した値となるように行った。
(Invention Examples 1 to 3, Comparative Examples 1 and 2)
A silicon wafer was manufactured according to the flowchart shown in FIG. The difference between the manufacturing flow shown in this figure and that shown in FIG. 5 is that a surface grinding process is performed after the secondary chamfering process (step S16). The other processes are the same as those shown in FIG. Further, the chamfering process was performed so that the radius of curvature R and the chamfering width A of the chamfered portion were the values shown in Table 1 after the secondary chamfering process.
具体的には、ＣＺ法により単結晶シリコンインゴットを育成し（ステップＳ１１）、育成した単結晶インゴットの外周部に対して研削処理を施して直径に調整した後（ステップＳ１２）、インゴットに対してウェーハ加工処理を施し（ステップＳ１３）、直径３００ｍｍのシリコンウェーハを得た。 Specifically, a single crystal silicon ingot is grown by the CZ method (step S11), the outer peripheral portion of the grown single crystal ingot is subjected to grinding treatment and adjusted to a diameter (step S12), and then to the ingot Wafer processing was performed (step S13) to obtain a silicon wafer having a diameter of 300 mm.
得られたシリコンウェーハに対して、コンタリング方式の面取り装置（ダイトエレクトロン社製：ＣＶＰ−３２０）を用いて、シリコンウェーハに対して一次面取り処理を行った（ステップＳ１４）。この面取り処理は、＃８００メタルボンド砥石にて行った。 The resulting silicon wafer was subjected to a primary chamfering process on the silicon wafer using a contouring type chamfering device (DVP Electron Co., Ltd .: CVP-320) (step S14). This chamfering process was performed with a # 800 metal bond grindstone.
続いて、一次面取り処理を行ったシリコンウェーハを、ラップ装置に搬送し、一次平坦化処理を施した（ステップＳ１５）。 Then, the silicon wafer which performed the primary chamfering process was conveyed to the lapping apparatus, and the primary planarization process was performed (step S15).
その後、一次平坦化処理を施したシリコンウェーハに対して、ステップＳ１４で用いた面取り装置を用いて、二次面取り処理を行った（ステップＳ１６）。この処理は、＃３０００レジンボンド砥石を用いて行い、二次面取り処理後に、表１に示した面取り部の曲率半径Ｒおよび面取り幅Ａとなるように行った。 Then, the secondary chamfering process was performed with respect to the silicon wafer which performed the primary planarization process using the chamfering apparatus used by step S14 (step S16). This treatment was performed using a # 3000 resin bond grindstone, and after the secondary chamfering treatment, the curvature radius R and the chamfering width A of the chamfered portion shown in Table 1 were obtained.
次いで、二次面取り処理を施したシリコンウェーハを平面研削装置に搬送し、シリコンウェーハの主面に対して研削処理を施し、厚さを約８００μｍに調整した（ステップＳ１７）。 Next, the silicon wafer subjected to the secondary chamfering process was conveyed to a surface grinding apparatus, and the main surface of the silicon wafer was subjected to a grinding process to adjust the thickness to about 800 μm (step S17).
続いて、平面研削処理が施されたシリコンウェーハに対して両面研磨処理を施した（ステップＳ１８）。その際、遊星運動式両面研磨装置を使用し、キャリアプレートとして、ステンレス製、厚さ約７５０μｍのものを用いた。また、研磨パッドとしては、ニッタ・ハース社製研磨布：ＬＰ５７を用い、研磨スラリーにはニッタ・ハース社製スラリー：Ｎａｌｃｏ２３５０を用いた。両面研磨処理は、昇降機により３００ｇ／ｃｍ２の加工面圧でキャリアプレートを上下定盤間で挟持しながら、上定盤および下定盤を互いに逆方向に回転させた。キャリアプレートはギア機構により上定盤と同方向に２０〜３０ｒｐｍで回転させて、キャリアプレート内に装填したシリコンウェーハの表裏面を研磨した。 Subsequently, a double-side polishing process was performed on the silicon wafer that had been subjected to the surface grinding process (step S18). At that time, a planetary motion type double-side polishing apparatus was used, and a carrier plate made of stainless steel having a thickness of about 750 μm was used. Further, as the polishing pad, Nita Haas polishing cloth: LP57 was used, and as the polishing slurry, Nita Haas slurry: Nalco 2350 was used. In the double-side polishing treatment, the upper surface plate and the lower surface plate were rotated in opposite directions while the carrier plate was sandwiched between the upper and lower surface plates with a processing surface pressure of 300 g / cm 2 by an elevator. The carrier plate was rotated at 20 to 30 rpm in the same direction as the upper surface plate by a gear mechanism, and the front and back surfaces of the silicon wafer loaded in the carrier plate were polished.
次に、両面研磨処理を施したシリコンウェーハに対して、鏡面面取り処理を施した（ステップＳ１９）。 Next, a mirror chamfering process was performed on the silicon wafer subjected to the double-side polishing process (step S19).
続いて、鏡面面取り処理を施したシリコンウェーハを、片面研磨装置に搬送し、シリコンウェーハの主面に対して仕上げ研磨処理を施した（ステップＳ２０）。 Subsequently, the silicon wafer subjected to the mirror chamfering process was transported to a single-side polishing apparatus, and a final polishing process was performed on the main surface of the silicon wafer (step S20).
その後、仕上げ研磨処理を施したシリコンウェーハを最終洗浄した後、各種品質検査を行った（ステップＳ２１）。 Thereafter, after final cleaning of the silicon wafer subjected to the finish polishing treatment, various quality inspections were performed (step S21).
（発明例４〜６、比較例３および４）
図７に示したフローチャートに従ってシリコンウェーハを製造した。この図に示した製造フローと、図６に示したフローチャートとの違いは、一次平坦化処理（ステップＳ４５）の後にエッチング処理（ステップＳ４６）を施すこと、および二次面取り処理（ステップＳ４６）の後に平面研削処理を施さないことである。その他は図６に示したフローチャートの処理と全て同じである。また、面取り処理については、二次面取り処理後に、面取り部の曲率半径Ｒおよび面取り幅Ａが表１に示した値となるように行った。上記エッチング処理は、水酸化ナトリウム水溶液を用いて行った。
(Invention Examples 4 to 6, Comparative Examples 3 and 4)
A silicon wafer was manufactured according to the flowchart shown in FIG. The difference between the manufacturing flow shown in this figure and the flowchart shown in FIG. 6 is that the primary flattening process (step S45) is followed by the etching process (step S46) and the secondary chamfering process (step S46). The surface grinding process is not performed later. The other processes are all the same as those in the flowchart shown in FIG. Further, the chamfering process was performed so that the radius of curvature R and the chamfering width A of the chamfered portion were the values shown in Table 1 after the secondary chamfering process. The etching process was performed using an aqueous sodium hydroxide solution.
＜ＥＳＦＱＲの測定＞
実施例１〜６および比較例１〜４について、ウェーハ周縁部のＥＳＦＱＲの最大値を測定した。この測定は、平坦度測定装置（ＫＬＡ-Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ２）を用いて行い、ウェーハの外周１ｍｍの部分を除外した２９８ｍｍを測定範囲とし、測定範囲の外周部を、セクター幅５°、セクター長３０ｍｍの７２個のセクターに分割して各セクターに対して行った。そして得られた７２個の測定値の最大値を、ＥＳＦＱＲの最大値とした。得られた結果を表１に示す。また、面取り部の曲率半径Ｒおよび面取り幅Ａは、エッジプロファイルモニター（株式会社コベルコ科研製：ＬＥＰ−２２００）を用いて、二次面取り処理後および片面研磨処理後に測定した。得られた曲率半径Ｒおよび面取り幅Ａについても表１に示す。
<Measurement of ESFQR>
About Examples 1-6 and Comparative Examples 1-4, the maximum value of ESFQR of a wafer peripheral part was measured. This measurement is performed using a flatness measuring apparatus (manufactured by KLA-Tencor: WaferSight 2). The measurement range is 298 mm excluding the 1 mm outer periphery of the wafer, and the outer periphery of the measurement range has a sector width of 5 ° and a sector. Each sector was divided into 72 sectors having a length of 30 mm. The maximum value of the 72 measured values obtained was taken as the maximum value of ESFQR. The obtained results are shown in Table 1. Moreover, the curvature radius R and the chamfering width A of the chamfered part were measured after the secondary chamfering process and the single-sided polishing process using an edge profile monitor (manufactured by Kobelco Research Institute, Ltd .: LEP-2200). The obtained curvature radius R and chamfer width A are also shown in Table 1.
表１に示すように、比較例１〜４のＥＳＦＱＲの値は５７ｎｍ以上であるのに対して、発明例１〜６のＥＳＦＱＲは２６ｎｍ以下であり、ウェーハ周縁部の平坦性が大きく高められたことが分かる。また、二次面取り処理後に平面研削処理を施した発明例１〜３と、一次平坦化処理後にエッチング処理を施した発明例１〜３とでは、同程度のＥＳＦＱＲが得られており、プロセスに依存せずに、周縁部の平坦性が高いシリコンウェーハが得られることが分かる。 As shown in Table 1, the value of ESFQR in Comparative Examples 1 to 4 was 57 nm or more, whereas the ESFQR in Invention Examples 1 to 6 was 26 nm or less, and the flatness of the wafer peripheral portion was greatly enhanced. I understand that. In addition, in Invention Examples 1 to 3 in which the surface grinding process was performed after the secondary chamfering process and Inventive Examples 1 to 3 in which the etching process was performed after the primary planarization process, the same level of ESFQR was obtained. It can be seen that a silicon wafer with high flatness at the peripheral edge can be obtained without depending on the above.
さらに、表１から、二次面取り処理後の面取り部の曲率半径が片面研磨処理後にも維持されていることが分かり、よって、面取り処理後に面取り部の曲率半径が３０μｍ以上１００μｍ以下に調整されていれば、周縁部の平坦性が高いシリコンウェーハが得られることも分かる。 Furthermore, it can be seen from Table 1 that the radius of curvature of the chamfered portion after the secondary chamfering treatment is maintained even after the single-side polishing treatment, and thus the radius of curvature of the chamfered portion is adjusted to 30 μm or more and 100 μm or less after the chamfering treatment. Then, it can be seen that a silicon wafer having a high flatness at the peripheral edge can be obtained.
本発明によれば、シリコンウェーハの周縁部の平坦性を高めることができるため、半導体産業において有用である。 According to the present invention, since the flatness of the peripheral edge of a silicon wafer can be improved, it is useful in the semiconductor industry.
１ シリコンウェーハ
Ｍ 主面
Ｅ 端面
Ｃ 面取り部
Ｒ 曲率半径
1 Silicon wafer M Main surface E End surface C Chamfered portion R Curvature radius
Claims (4)
前記シリコンウェーハの周縁部が前記シリコンウェーハの主面に垂直な端面と該端面と前記シリコンウェーハの主面とを接続する曲面のみからなる面取り部とを有し、前記面取り部の曲率半径を３０μｍ以上１００μｍ以下に調整することを特徴とするシリコンウェーハの面取り方法。 A method for chamfering a silicon wafer,
The peripheral portion of the silicon wafer has an end surface perpendicular to the main surface of the silicon wafer, and a chamfered portion consisting only of a curved surface connecting the end surface and the main surface of the silicon wafer, and the radius of curvature of the chamfered portion is 30 μm. A method for chamfering a silicon wafer, wherein the method is adjusted to 100 μm or less.
前記面取り部の曲率半径が３０μｍ以上１００μｍ以下であることを特徴とするシリコンウェーハ。 The peripheral portion has an end surface perpendicular to the main surface of the silicon wafer, and a chamfered portion consisting only of a curved surface connecting the end surface and the main surface,
A silicon wafer, wherein a radius of curvature of the chamfered portion is 30 μm or more and 100 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015251206A JP6471686B2 (en) | 2015-12-24 | 2015-12-24 | Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015251206A JP6471686B2 (en) | 2015-12-24 | 2015-12-24 | Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017117915A true JP2017117915A (en) | 2017-06-29 |
| JP6471686B2 JP6471686B2 (en) | 2019-02-20 |
Family
ID=59234955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015251206A Active JP6471686B2 (en) | 2015-12-24 | 2015-12-24 | Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6471686B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020054811A1 (en) * | 2018-09-14 | 2020-03-19 | 株式会社Sumco | Wafer mirror surface chamfering method, wafer manufacturing method, and wafer |
| CN113646896A (en) * | 2020-01-29 | 2021-11-12 | Ｊｘ金属株式会社 | Indium phosphide substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51269A (en) * | 1974-06-20 | 1976-01-05 | Tokyo Shibaura Electric Co | Handotaisoshino seizosochi |
| JP2006203071A (en) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | Group iii-v compound semiconductor single crystal substrate |
| JP2007266043A (en) * | 2006-03-27 | 2007-10-11 | Hitachi Cable Ltd | Compound semiconductor wafer |
| JP2007335521A (en) * | 2006-06-13 | 2007-12-27 | Tokyo Seimitsu Co Ltd | Method for grinding outer periphery of wafer |
| JP2010087345A (en) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| JP2012178463A (en) * | 2011-02-25 | 2012-09-13 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method thereof |
-
2015
- 2015-12-24 JP JP2015251206A patent/JP6471686B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51269A (en) * | 1974-06-20 | 1976-01-05 | Tokyo Shibaura Electric Co | Handotaisoshino seizosochi |
| JP2006203071A (en) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | Group iii-v compound semiconductor single crystal substrate |
| JP2007266043A (en) * | 2006-03-27 | 2007-10-11 | Hitachi Cable Ltd | Compound semiconductor wafer |
| JP2007335521A (en) * | 2006-06-13 | 2007-12-27 | Tokyo Seimitsu Co Ltd | Method for grinding outer periphery of wafer |
| JP2010087345A (en) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| JP2012178463A (en) * | 2011-02-25 | 2012-09-13 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method thereof |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020054811A1 (en) * | 2018-09-14 | 2020-03-19 | 株式会社Sumco | Wafer mirror surface chamfering method, wafer manufacturing method, and wafer |
| KR20200139777A (en) * | 2018-09-14 | 2020-12-14 | 가부시키가이샤 사무코 | Wafer mirror chamfering method, wafer manufacturing method, and wafer |
| TWI715195B (en) * | 2018-09-14 | 2021-01-01 | 日商Ｓｕｍｃｏ股份有限公司 | Mirror chamfering method of wafer, manufacturing method of wafer, and wafer |
| CN112218737A (en) * | 2018-09-14 | 2021-01-12 | 胜高股份有限公司 | Method for chamfering mirror surface of wafer, method for manufacturing wafer, and wafer |
| JPWO2020054811A1 (en) * | 2018-09-14 | 2021-02-18 | 株式会社Sumco | Wafer mirror chamfering method, wafer manufacturing method, and wafer |
| US10971351B2 (en) | 2018-09-14 | 2021-04-06 | Sumco Corporation | Wafer surface beveling method, method of manufacturing wafer, and wafer |
| JP7047924B2 (en) | 2018-09-14 | 2022-04-05 | 株式会社Sumco | Wafer mirror chamfering method, wafer manufacturing method, and wafer |
| KR102444720B1 (en) * | 2018-09-14 | 2022-09-16 | 가부시키가이샤 사무코 | A method for mirror-chamfering a wafer, a method for manufacturing a wafer, and a wafer |
| CN113646896A (en) * | 2020-01-29 | 2021-11-12 | Ｊｘ金属株式会社 | Indium phosphide substrate |
| EP3933077A4 (en) * | 2020-01-29 | 2022-11-30 | JX Nippon Mining & Metals Corporation | Indium phosphide substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6471686B2 (en) | 2019-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8454852B2 (en) | Chamfering apparatus for silicon wafer, method for producing silicon wafer, and etched silicon wafer | |
| US9685315B2 (en) | Method of producing epitaxial wafer and the epitaxial wafer having a highly flat rear surface | |
| KR101994782B1 (en) | Production method for mirror polished wafers | |
| JP4915146B2 (en) | Wafer manufacturing method | |
| JP5600867B2 (en) | Manufacturing method of semiconductor wafer | |
| US20090311863A1 (en) | Method for producing semiconductor wafer | |
| JP2009302409A (en) | Method of manufacturing semiconductor wafer | |
| JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| JP5472073B2 (en) | Semiconductor wafer and manufacturing method thereof | |
| US10395933B2 (en) | Method for manufacturing semiconductor wafer | |
| CN110383427B (en) | Method for manufacturing wafer | |
| JP6471686B2 (en) | Silicon wafer chamfering method, silicon wafer manufacturing method, and silicon wafer | |
| CN110140195B (en) | Method for polishing silicon wafer, method for manufacturing silicon wafer, and silicon wafer | |
| JP5381304B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| WO2010016510A1 (en) | Method for manufacturing a semiconductor wafer | |
| JP7172878B2 (en) | Method for measuring resistivity of single crystal silicon | |
| JP6939752B2 (en) | Helical chamfering method for silicon wafers | |
| JP5282440B2 (en) | Evaluation wafer and evaluation method of polishing allowance for double-side polishing | |
| JP2015153999A (en) | Semiconductor wafer manufacturing method | |
| JP2016007690A (en) | Manufacturing method of sapphire substrate | |
| JP2010153844A (en) | Method of producing wafer for active layer | |
| JP2009302412A (en) | Method of manufacturing semiconductor wafer | |
| KR100920885B1 (en) | Manufacturing method for epitaxial wafer | |
| JP2021040006A (en) | Measuring method of oxygen concentration or carbon concentration of single crystal silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6471686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |