JP2017112191A - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP2017112191A
JP2017112191A JP2015244683A JP2015244683A JP2017112191A JP 2017112191 A JP2017112191 A JP 2017112191A JP 2015244683 A JP2015244683 A JP 2015244683A JP 2015244683 A JP2015244683 A JP 2015244683A JP 2017112191 A JP2017112191 A JP 2017112191A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
microstrip line
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015244683A
Other languages
Japanese (ja)
Inventor
山城 啓輔
Hirosuke Yamashiro
啓輔 山城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015244683A priority Critical patent/JP2017112191A/en
Publication of JP2017112191A publication Critical patent/JP2017112191A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a highly insulation printed wiring board in which occurrence of electrochemical migration is prevented in a multilayer substrate.SOLUTION: A second insulating layer is formed on a first insulating layer while covering a microstrip line formed by etching a conductor layer laminated on the first insulating layer serving as a substrate, and a rear electrode of the microstrip line is formed on the second insulating layer. A printed wiring board structure where the microstrip line is provided in the middle layer of a multilayer substrate is obtained by providing the rear electrode on the surface of the second insulating layer, opposite to the surface in contact with the microstrip line.SELECTED DRAWING: Figure 1

Description

本発明は、多層基板内におけるエレクトロケミカルマイグレーションの発生を防止した絶縁性の高いプリント配線基板に関する。   The present invention relates to a printed wiring board having high insulation properties that prevents the occurrence of electrochemical migration in a multilayer board.

近時、電気電子回路の集積化に伴ってプリント配線基板の多層化が進められている。またプリント配線基板の小型化のみならず、高電界や高温多湿環境下での使用に対応する絶縁技術の開発要求が高まっている。中でもプリント配線基板におけるエレクトロケミカルマイグレーション等に起因する絶縁性劣化の問題を回避することが強く要望されている。   Recently, with the integration of electrical and electronic circuits, multilayered printed wiring boards have been promoted. In addition to the miniaturization of printed wiring boards, there is an increasing demand for the development of insulation technologies that can be used in high electric fields and high temperature and high humidity environments. In particular, there is a strong demand to avoid the problem of insulating deterioration caused by electrochemical migration or the like in a printed wiring board.

ちなみにエレクトロケミカルマイグレーション(以下、ここでは「マイグレーション」称す)とは、プリント配線基板に加わる直流電界より該プリント配線基板の製造過程において用いられるハロゲン系材料のイオン化が進み、導電性の電極材料との電気化学反応によって前記プリント配線基板の絶縁層内に導電性部材が析出する現象である。このようなマイグレーションにより形成される導電性部材は、前記プリント配線基板における電極に向かって徐々に導電路を形成し、短絡による前記プリント配線基板の絶縁破壊等の原因となる。しかもこのようなマイグレーションは、主に前記プリント配線基板の電極間に加わる直流高電圧下で該プリント配線基板の表層に設けられた電極部において発生し易い。   Incidentally, electrochemical migration (hereinafter referred to as “migration”) means that the ionization of the halogen-based material used in the manufacturing process of the printed wiring board proceeds from the DC electric field applied to the printed wiring board, and the conductive electrode material This is a phenomenon in which a conductive member is deposited in the insulating layer of the printed wiring board by an electrochemical reaction. The conductive member formed by such migration gradually forms a conductive path toward the electrode in the printed wiring board, which causes a dielectric breakdown of the printed wiring board due to a short circuit. In addition, such migration is likely to occur in electrode portions provided on the surface layer of the printed wiring board mainly under a high DC voltage applied between the electrodes of the printed wiring board.

尚、前記ハロゲン系材料は、例えばプリント配線基板の製造過程において用いられる塩化鉄等のエッチング材や、絶縁物としてコア材等に用いられるガラスエポキシ材料が含有する難燃剤等に配合されている。   The halogen-based material is blended with, for example, an etching material such as iron chloride used in the manufacturing process of a printed wiring board, or a flame retardant containing a glass epoxy material used as a core material as an insulator.

またプリント配線基板の電極間には交流が印加される個所も多くある。従って、例えば導電体の配線パターンからなる高周波ラインのEMC(電磁環境適合性)を確保する為には、後述する誘電体バリア放電によって発生するマイグレーションを抑制することも重要である。ちなみに上記誘電体バリア放電に起因するマイグレーションは前記プリント配線基板における配線インピーダンスの変化を招く要因となる。   There are also many places where alternating current is applied between the electrodes of the printed wiring board. Therefore, for example, in order to ensure EMC (electromagnetic environment compatibility) of a high-frequency line composed of a conductor wiring pattern, it is also important to suppress migration that occurs due to dielectric barrier discharge described later. Incidentally, the migration caused by the dielectric barrier discharge becomes a factor causing a change in wiring impedance in the printed wiring board.

このような問題に対して、例えば特許文献1にはプリント配線基板における作動配線や制御配線等のセンシティブな高速配線をマイクロストリップラインとして形成することが提唱されている。尚、後部電極(背後電極)を備えたマイクロストリップラインを形成したプリント配線基板の構造と、マイクロストリップラインの導体損失を軽減する技術については、例えば特許文献2に開示される。   For such a problem, for example, Patent Document 1 proposes to form sensitive high-speed wiring such as operation wiring and control wiring on a printed wiring board as a microstrip line. A structure of a printed wiring board on which a microstrip line having a rear electrode (back electrode) is formed and a technique for reducing the conductor loss of the microstrip line are disclosed in, for example, Patent Document 2.

ここでマイクロストリップラインを備えたプリント配線基板の構造について簡単に説明する。図5は従来一般的なプリント配線基板1の概略構成を示す図で、2は配線基板のベースをなす第1の絶縁層である。また3は前記第1の絶縁層2上に積層された背後電極であり、4は前記背後電極3上に積層された第2の絶縁層である。そして5は前記第2の絶縁層4上に形成されたマイクロストリップラインである。尚、6は前記マイクロストリップライン5を覆って前記プリント配線基板1の表面に設けられたレジスト層である。   Here, the structure of a printed wiring board provided with a microstrip line will be briefly described. FIG. 5 is a diagram showing a schematic configuration of a conventional general printed wiring board 1, and 2 is a first insulating layer which forms the base of the wiring board. Reference numeral 3 denotes a back electrode laminated on the first insulating layer 2, and reference numeral 4 denotes a second insulating layer laminated on the back electrode 3. Reference numeral 5 denotes a microstrip line formed on the second insulating layer 4. Reference numeral 6 denotes a resist layer that covers the microstrip line 5 and is provided on the surface of the printed wiring board 1.

ちなみに上記構造のプリント配線基板1の製作は、先ず図6(a)に示すように前記第1の絶縁層2、前記背後電極3をなす第1の導体層3a、前記第2の絶縁層4、そして前記マイクロストリップライン5を形成する為の第2の導体層5aを順に積層した積層基板材1aを準備する。そして図6(b)に示すように、前記積層基板材1aの表層に位置付けられた前記第2の導体層5aをエッチング処理して所定の配線パターンの前記マイクロストリップライン5を形成することで製造される。図7はこのようにしてマイクロストリップライン5を設けて製作されたプリント配線基板1の例を示す外観斜視図である。尚、図7において、7,8は該プリント配線基板1に装着された電子部品である。   Incidentally, the printed wiring board 1 having the above structure is manufactured by firstly as shown in FIG. 6A, the first insulating layer 2, the first conductor layer 3a forming the back electrode 3, and the second insulating layer 4. Then, a laminated substrate material 1a in which the second conductor layers 5a for forming the microstrip line 5 are sequentially laminated is prepared. Then, as shown in FIG. 6B, the microstrip line 5 having a predetermined wiring pattern is formed by etching the second conductor layer 5a positioned on the surface layer of the laminated substrate material 1a. Is done. FIG. 7 is an external perspective view showing an example of the printed wiring board 1 manufactured by providing the microstrip line 5 in this manner. In FIG. 7, reference numerals 7 and 8 denote electronic components mounted on the printed wiring board 1.

このような構造のプリント配線基板1において前記マイクロストリップライン5と前記背後電極3との間に直流の高電界が加わった際に前述したマイグレーションが発生し易い。また前記マイクロストリップライン5と前記背後電極3との間に交流の高電界が加わると前述した誘電体バリア放電Aが発生することがある。この誘電体バリア放電Aは、例えば図8に示すように前記プリント配線基板1の表層における前記マイクロストリップライン5の配線ラインの両側から気中に向けて発生する。ちなみに誘電体バリア放電Aが生じる部位は、図8において●印として示すトリプルジャンクション部位Bである。ここで前記トリプルジャンクション部位Bとは、前記第2の絶縁層4、前記マイクロストリップライン5をなす前記第2の導体層5a、および前記レジスト層6が互いに接する部位を指す。   When the DC high electric field is applied between the microstrip line 5 and the back electrode 3 in the printed wiring board 1 having such a structure, the above-described migration is likely to occur. Further, when an alternating high electric field is applied between the microstrip line 5 and the back electrode 3, the dielectric barrier discharge A described above may occur. For example, as shown in FIG. 8, the dielectric barrier discharge A is generated from both sides of the wiring line of the microstrip line 5 on the surface layer of the printed wiring board 1 toward the air. Incidentally, the part where the dielectric barrier discharge A is generated is a triple junction part B indicated by a black circle in FIG. Here, the triple junction portion B refers to a portion where the second insulating layer 4, the second conductor layer 5 a forming the microstrip line 5, and the resist layer 6 are in contact with each other.

すると前記誘電体バリア放電Aを要因として前記プリント配線基板1内における前記第2の絶縁層4の沿面に沿ってマイグレーションが発生する。図9は前記誘電体バリア放電Aを要因として前記プリント配線基板1内に発生したマイグレーションMの様子を模式的に示した図である。このようなマイグレーションMについては、前記マイクロストリップライン5を横切る前記プリント配線基板1の切断面をSEM像として観察することによって確認することができる。   Then, migration occurs along the creeping surface of the second insulating layer 4 in the printed wiring board 1 due to the dielectric barrier discharge A. FIG. 9 is a view schematically showing a state of migration M generated in the printed wiring board 1 due to the dielectric barrier discharge A. FIG. Such migration M can be confirmed by observing the cut surface of the printed wiring board 1 that crosses the microstrip line 5 as an SEM image.

ちなみに上述したマイグレーションは、高湿度環境において発生し易い。そこで従来、マイグレーションの問題を解決する手法として、例えば前記プリント配線基板1の表面をオンタデカンチオール溶液等で撥水コートし、前記プリント配線基板1の表層での吸湿を抑えることが提唱されている。また前記プリント配線基板1の封止材料に前記背後電極3よりもイオン化傾向の大きい金属材料を分散させて配合することで、前記背後電極3から前記第2の絶縁層4の沿面に沿って発生するマイグレーションを抑制することも提唱されている。   Incidentally, the migration described above is likely to occur in a high humidity environment. Therefore, conventionally, as a technique for solving the migration problem, for example, it has been proposed that the surface of the printed wiring board 1 is water-repellent coated with an ontadecanethiol solution or the like to suppress moisture absorption on the surface layer of the printed wiring board 1. . In addition, a metal material having a higher ionization tendency than that of the back electrode 3 is dispersed and mixed in the sealing material of the printed wiring board 1, thereby generating along the creeping surface of the second insulating layer 4 from the back electrode 3. It has also been proposed to suppress migration.

特開2007−201142号公報JP 2007-20142 A 特開2006−66563号公報JP 2006-66563 A

ところで前記プリント配線基板1におけるマイグレーションは、前記プリント回路基板1の製作過程において発生するものではなく、前記プリント回路基板1を使用している際に電極間に長期的に加わる電界に加えて、温度や湿度等の外的ストレス環境により徐々に進行するものである。しかし前記プリント回路基板1の使用環境は様々であり、前述した従来のマイグレーション対策だけでは前記プリント回路基板1の絶縁信頼性を十分に確保することが困難である。   By the way, the migration in the printed circuit board 1 does not occur in the manufacturing process of the printed circuit board 1, but in addition to the electric field that is applied for a long time between the electrodes when the printed circuit board 1 is used, It progresses gradually due to external stress environment such as humidity and humidity. However, the usage environment of the printed circuit board 1 is various, and it is difficult to sufficiently secure the insulation reliability of the printed circuit board 1 only by the conventional migration countermeasure described above.

本発明はこのような事情を考慮してなされたもので、その目的は、長期に亘る使用環境下においても多層基板内におけるエレクトロケミカルマイグレーションの発生を確実に防止することのできる絶縁信頼性の高いプリント配線基板を提供することにある。   The present invention has been made in consideration of such circumstances, and its purpose is to have high insulation reliability capable of reliably preventing the occurrence of electrochemical migration in a multilayer substrate even under a long-term use environment. It is to provide a printed wiring board.

本発明は絶縁層を介して複数の導体層を積層形成した多層構造をなすプリント配線基板に係り、特に直流電界の印加時におけるエレクトロケミカルマイグレーションや交流電界印加時における前述した誘電体バリア放電がプリント配線基板の表層において発生し易いことに着目してなされている。   The present invention relates to a printed wiring board having a multilayer structure in which a plurality of conductor layers are laminated via an insulating layer, and in particular, the above-described dielectric barrier discharge when a DC electric field is applied or the above-described dielectric barrier discharge is printed. It is made paying attention that it is easy to generate | occur | produce in the surface layer of a wiring board.

そこで本発明に係るプリント配線基板は上述した目的を達成するべく、基体となる第1の絶縁層上に積層された導体層をエッチングしてマイクロストリップラインを形成し、このマイクロストリップラインを覆って前記第1の絶縁層上に第2の絶縁層を形成し、この第2の絶縁層上に前記マイクロストリップラインの背後電極を積層して形成した多層構造としたことを特徴としている。   Therefore, in order to achieve the above-described object, the printed wiring board according to the present invention forms a microstrip line by etching a conductor layer laminated on the first insulating layer serving as a base, and covers the microstrip line. A second insulating layer is formed on the first insulating layer, and a multilayer structure is formed by laminating the back electrode of the microstrip line on the second insulating layer.

ちなみに前記背後電極が形成される前記第2の絶縁層の面は、該第2の絶縁層の前記マイクロストリップラインに接する面とは反対側の面である。具体的には前記第2の絶縁層の前記マイクロストリップラインに接する面は、前記導体層をエッチングして形成される前記マイクロストリップラインのエッチング面である。従って前記マイクロストリップラインは、多層構造をなすプリント配線基板の中層として形成されることになる。   Incidentally, the surface of the second insulating layer on which the back electrode is formed is the surface opposite to the surface in contact with the microstrip line of the second insulating layer. Specifically, the surface in contact with the microstrip line of the second insulating layer is an etching surface of the microstrip line formed by etching the conductor layer. Therefore, the microstrip line is formed as a middle layer of a printed wiring board having a multilayer structure.

尚、前記背後電極は、前記配線基板の表層を形成するものであっても良いが、多層構造をなすプリント配線基板における中層であっても良い。   The back electrode may form a surface layer of the wiring board, or may be a middle layer in a printed wiring board having a multilayer structure.

またプリント配線基板が、例えば前記マイクロストリップラインを含む複数の回路配線パターンを並列に形成した大型の1枚のプリント配線基板をダイシングし、これによって前記複数の回路配線パターンを個々に備えた複数の回路部品として実現される場合、ダイシングにより分割されて露出した個々のバルク端面(基板端面)をそれぞれ樹脂封止剤にて水密に封止することも好ましい。   In addition, the printed wiring board, for example, dicing a large printed wiring board in which a plurality of circuit wiring patterns including the microstrip line are formed in parallel, thereby a plurality of circuit wiring patterns individually provided with the plurality of circuit wiring patterns. When realized as a circuit component, it is also preferable to individually seal each bulk end face (substrate end face) divided and exposed by dicing with a resin sealant.

本発明によれば第1の絶縁層上に形成されるマイクロストリップラインは、そのエッチング面が第2の絶縁層に覆われて多層構造をなすプリント配線基板の中層に位置付けられる。そして前記第2の絶縁層上に前記マイクロストリップラインの背後電極が形成されることになる。換言すれば前記マイクロストリップラインは、前記第1および第2の絶縁層により囲まれてプリント配線基板の中層として封じ込まれる。この結果、電極間に直流電圧が加わっても、前記マイクロストリップラインのエッチング処理が施された界面でのエレクトロケミカルマイグレーションが発生し難くなる。   According to the present invention, the microstrip line formed on the first insulating layer is positioned in the middle layer of the printed wiring board having a multilayer structure in which the etching surface is covered with the second insulating layer. A back electrode of the microstrip line is formed on the second insulating layer. In other words, the microstrip line is enclosed by the first and second insulating layers and sealed as a middle layer of the printed wiring board. As a result, even when a DC voltage is applied between the electrodes, electrochemical migration is less likely to occur at the interface where the microstrip line is etched.

またマイクロストリップラインのプリント配線基板の中層として設けられるので、該マイクロストリップラインのエッチング面における前述したトリプルジャンクション部位に加わる交流電界を弱めて前述した誘電体バリア放電の発生を抑制することができる。この結果、電極間に交流電圧が加わった場合においても、前記誘電体バリア放電に起因するエレクトロケミカルマイグレーションの発生を抑えることが可能となる。   Further, since it is provided as a middle layer of the printed wiring board of the microstrip line, it is possible to suppress the occurrence of the dielectric barrier discharge described above by weakening the alternating electric field applied to the triple junction portion on the etching surface of the microstrip line. As a result, even when an AC voltage is applied between the electrodes, the occurrence of electrochemical migration due to the dielectric barrier discharge can be suppressed.

更にはダイシングされた基板端面を樹脂封止することでプリント配線基板の中層への水分の浸透を抑制することができ、プリント配線基板が高温多湿の環境で使用される場合であっても該プリント配線基板の吸湿を防ぐことができる。この結果、種々の環境下で使用されるプリント配線基板の絶縁信頼性を十分に確保することが可能となる等の実用上多大なる効果が奏せられる。   Furthermore, by sealing the diced substrate end face with resin, moisture permeation into the middle layer of the printed wiring board can be suppressed, and even when the printed wiring board is used in a high temperature and high humidity environment, Moisture absorption of the wiring board can be prevented. As a result, it is possible to achieve a great practical effect such as ensuring sufficient insulation reliability of a printed wiring board used in various environments.

本発明の一実施形態に係るプリント配線基板の層構造を模式的に示す図。The figure which shows typically the layer structure of the printed wiring board which concerns on one Embodiment of this invention. 図1に示すプリント配線基板の製作工程を模式的に示す図。The figure which shows typically the manufacturing process of the printed wiring board shown in FIG. 本発明の別の実施形態に係るプリント配線基板の層構造を模式的に示す図。The figure which shows typically the layer structure of the printed wiring board which concerns on another embodiment of this invention. 本発明の更に別の実施形態に係るプリント配線基板の例を示す外観斜視図。The external appearance perspective view which shows the example of the printed wiring board which concerns on another embodiment of this invention. 従来一般的なプリント配線基板の概略構成を示す図The figure which shows schematic structure of the conventional general printed wiring board プリント配線基板の製作過程を模式的に示す図。The figure which shows typically the manufacture process of a printed wiring board. プリント配線基板の例を示す外観斜視図。The external appearance perspective view which shows the example of a printed wiring board. 交流電圧が加わった際にプリント配線基板の表層に生じる誘電体バリア放電の様子を模式的に示す図。The figure which shows typically the mode of the dielectric barrier discharge which arises on the surface layer of a printed wiring board when an alternating voltage is applied. 誘電体バリア放電に起因してプリント配線基板内に発生したエレクトロケミカルマイグレーションの様子を模式的に示す図。The figure which shows typically the mode of the electrochemical migration which generate | occur | produced in the printed wiring board resulting from dielectric material barrier discharge.

以下、図面を参照して本発明に係るプリント配線基板について説明する。   Hereinafter, a printed wiring board according to the present invention will be described with reference to the drawings.

図1は本発明の一実施形態に係るプリント配線基板10の層構造を模式的に示す図である。このプリント配線基板10は、ベースとなる第1の絶縁層11の上に形成されたマイクロストリップライン12と、このマイクロストリップライン12を覆って前記第1の絶縁層11の上に形成された第2の絶縁層13を備える。更に前記プリント配線基板10は、前記第2の絶縁層13上に形成された前記マイクロストリップライン12の背後電極14を備えた多層構造をなす。尚、前記プリント配線基板10の表面には、前記背後電極14を覆ってレジスト層15が設けられる。   FIG. 1 is a diagram schematically showing a layer structure of a printed wiring board 10 according to an embodiment of the present invention. The printed wiring board 10 includes a microstrip line 12 formed on a first insulating layer 11 serving as a base, and a first insulating layer 11 formed on the first insulating layer 11 so as to cover the microstrip line 12. Two insulating layers 13 are provided. Further, the printed wiring board 10 has a multilayer structure including a back electrode 14 of the microstrip line 12 formed on the second insulating layer 13. A resist layer 15 is provided on the surface of the printed wiring board 10 so as to cover the back electrode 14.

即ち、前記プリント配線基板10は、前記マイクロストリップライン12を前記第1の絶縁層11と前記第2の絶縁層13とにより挟まれた多層構造の中層に設け、このマイクロストリップライン12に対する前記背後電極14を表層側に設けた層構造の部材として実現される。   That is, the printed wiring board 10 is provided in the middle layer of the multilayer structure in which the microstrip line 12 is sandwiched between the first insulating layer 11 and the second insulating layer 13, and the back side of the microstrip line 12 This is realized as a member having a layer structure in which the electrode 14 is provided on the surface layer side.

このような層構造をなす前記プリント配線基板10の製作は、例えば図2(a)に示すように、先ず前記第1の絶縁層11と、前記マイクロストリップライン12を形成する為の第1の導体層12aを積層した積層基板材11aを準備する。次いで図2(b)に示すように前記積層基板材11aにおける前記第1の導体層12aをエッチング処理して所定の配線パターンの前記マイクロストリップライン12を形成する。   For example, as shown in FIG. 2A, the printed wiring board 10 having such a layer structure is manufactured by firstly forming the first insulating layer 11 and the first microstrip line 12. A laminated substrate material 11a on which the conductor layer 12a is laminated is prepared. Next, as shown in FIG. 2B, the microstrip line 12 having a predetermined wiring pattern is formed by etching the first conductor layer 12a in the laminated substrate material 11a.

その後、図2(c)に示すように前記マイクロストリップライン12を覆って前記第1の絶縁層11上に前記第2の絶縁層13を形成し、前記マイクロストリップライン12を前記第1および第2の絶縁層11,13間に埋め込む。しかる後、図2(d)に示すように前記第2の絶縁層13上に前記背後電極14としての第2の導体層を形成する。このようにして形成された前記背後電極14を覆って前記レジスト層15を形成することで、前記背後電極14を表層に位置付けた多層構造のプリント配線基板10が実現される。   Thereafter, as shown in FIG. 2C, the second insulating layer 13 is formed on the first insulating layer 11 so as to cover the microstrip line 12, and the microstrip line 12 is connected to the first and first microstrip lines 12. It is embedded between two insulating layers 11 and 13. Thereafter, a second conductor layer as the back electrode 14 is formed on the second insulating layer 13 as shown in FIG. By forming the resist layer 15 so as to cover the back electrode 14 thus formed, the multilayer printed circuit board 10 in which the back electrode 14 is positioned on the surface layer is realized.

尚、図3に示すように前記背後電極14の上に更に第3の絶縁層16を設け、前記背後電極14を中層に位置付けた多層構造のプリント配線基板20とすることも可能である。   As shown in FIG. 3, it is also possible to provide a multilayer printed circuit board 20 in which a third insulating layer 16 is further provided on the back electrode 14 and the back electrode 14 is positioned in the middle layer.

このようにして前記マイクロストリップライン12を中層に設けた多層構造の前記プリント配線基板10,20によれば、前記マイクロストリップライン12のエッチング面が前記第2の絶縁層13によって覆われる。そして前記第2の絶縁層13における前記マイクロストリップライン12のエッチング面に接する面とは反対側の面に前記背後電極14が設けられることになる。   Thus, according to the printed wiring boards 10 and 20 having the multilayer structure in which the microstrip line 12 is provided in the middle layer, the etching surface of the microstrip line 12 is covered with the second insulating layer 13. The back electrode 14 is provided on the surface of the second insulating layer 13 opposite to the surface in contact with the etching surface of the microstrip line 12.

従って従来の一般的な層構造のプリント配線基板1においてエレクトロケミカルマイグレーションが発生し易かった表層での前記マイクロストリップライン5の沿面に比較して、中層に設けた前記マイクロストリップライン12の沿面での電界集中を避けることが可能となる。この結果、前記マイクロストリップライン12の沿面に沿うエレクトロケミカルマイグレーションの伸展を効果的に抑制することが可能となる。   Therefore, compared with the creeping surface of the microstrip line 5 on the surface layer where the electrochemical migration is likely to occur in the conventional printed wiring board 1 having a general layer structure, the creeping property of the microstrip line 12 provided in the middle layer is increased. Electric field concentration can be avoided. As a result, the extension of electrochemical migration along the creeping surface of the microstrip line 12 can be effectively suppressed.

即ち、従来のプリント配線基板1においては、前記マイクロストリップライン5のエッチング面が多層基板の表層面に沿って形成される構造であるが故にエレクトロケミカルマイグレーションの発生要因となる電界集中は、専ら、多層基板における表層において発生し易い。この点、上述した層構造のプリント配線基板10,20によれば、前記背後電極14が前記第2の絶縁層13を挟んで前記マイクロストリップライン12のエッチング面とは反対側の面に設けられ、多層基板の中層に位置付けられている。従って電極間に直流の高電界が加わっても前記第2の絶縁層13によって前記マイクロストリップライン12のエッチング面への電界集中が阻止される。この結果、前記マイクロストリップライン12の沿面に沿うエレクトロケミカルマイグレーションが発生し難くなる。   That is, in the conventional printed wiring board 1, since the etching surface of the microstrip line 5 is formed along the surface layer surface of the multilayer substrate, the electric field concentration that causes electrochemical migration is exclusively, It tends to occur on the surface layer of a multilayer substrate. In this respect, according to the printed wiring boards 10 and 20 having the layer structure described above, the back electrode 14 is provided on the surface opposite to the etching surface of the microstrip line 12 with the second insulating layer 13 interposed therebetween. , Positioned in the middle layer of the multilayer substrate. Therefore, even if a DC high electric field is applied between the electrodes, the second insulating layer 13 prevents electric field concentration on the etching surface of the microstrip line 12. As a result, electrochemical migration along the creeping surface of the microstrip line 12 is less likely to occur.

また前記マイクロストリップライン12が多層基板の中層に位置付けられているので、前記プリント配線基板10,20を高湿度環境下で使用した場合であっても、水分が前記マイクロストリップライン12に浸透し難い。従って前記マイクロストリップライン12を乾いた条件に保つことができるので、この点でも電界集中を抑えてエレクトロケミカルマイグレーションの発生を効果的に防止することが可能となる。   Further, since the microstrip line 12 is positioned in the middle layer of the multilayer substrate, moisture hardly penetrates into the microstrip line 12 even when the printed wiring boards 10 and 20 are used in a high humidity environment. . Therefore, since the microstrip line 12 can be kept in a dry condition, the electric field concentration can be suppressed also in this respect, and the occurrence of electrochemical migration can be effectively prevented.

更にはプリント配線基板10,20に交流電界が加わった場合であっても前述したように前記マイクロストリップライン12が多層基板の中層に位置付けられているので、該プリント配線基板10,20の表層に誘電体バリア放電が生じることがなくなる。従って誘電体バリア放電に起因するマイグレーションの発生についても効果的に防止することができる。この結果、種々の環境下で使用されるプリント配線基板10,20の絶縁信頼性を十分に確保することができ、その実用的利点が多大である。   Further, even when an AC electric field is applied to the printed wiring boards 10 and 20, as described above, the microstrip line 12 is positioned in the middle layer of the multilayer board. Dielectric barrier discharge does not occur. Therefore, the occurrence of migration due to dielectric barrier discharge can be effectively prevented. As a result, the insulation reliability of the printed wiring boards 10 and 20 used in various environments can be sufficiently secured, and the practical advantages are great.

ところで上述したエレクトロケミカルマイグレーションは、プリント配線基板10,20に電界が加わった状態で高温度、且つ高湿度の環境下で加速進行する。また前記プリント配線基板10,20は、その表層よりもダイシングされて露出したバルク露出面から多く吸湿する。即ち、前記マイクロストリップライン12を含む複数の回路配線パターンを並列に形成した大型の1枚のプリント配線基板(図示せず)をダイシングし、これによって個々に前記マイクロストリップライン12を含む複数のプリント配線基板10,20を切り出した場合、これらの各プリント配線基板10,20のダイシングによって露出したバルク端面が露出することが否めない。   By the way, the above-described electrochemical migration accelerates in a high temperature and high humidity environment with an electric field applied to the printed wiring boards 10 and 20. Further, the printed wiring boards 10 and 20 absorb more moisture from the exposed bulk exposed surface than the surface layer. That is, a large printed wiring board (not shown) in which a plurality of circuit wiring patterns including the microstrip line 12 are formed in parallel is diced, whereby a plurality of prints including the microstrip line 12 are individually provided. When the wiring boards 10 and 20 are cut out, it cannot be denied that the bulk end surfaces exposed by dicing of these printed wiring boards 10 and 20 are exposed.

このようなバルク端面は、プリント配線基板10,20の表層よりも吸湿性が高い。従って前述したエレクトロケミカルマイグレーションを抑制するには、図4に示すようにプリント配線基板10,20のダイシングによって露出したバルク端面を樹脂封止剤17にて水密に封止することが好ましい。前記樹脂封止剤17としては、例えばシリコーンやシリコーン系接着剤、更にはエポキシ系接着剤等、水分を遮断する性質のものであれば十分である。但し、シリコーンゲルやその他のゲル系材料については、ゲル性を持つが故に微視的には多くの隙間を有し、その隙間からの水分の透過性が高いものが多くある。従ってこの種のゲル性を持つ材料については前記樹脂封止剤17として用いることは不適当である。   Such a bulk end surface has higher hygroscopicity than the surface layers of the printed wiring boards 10 and 20. Therefore, in order to suppress the above-described electrochemical migration, it is preferable that the bulk end surface exposed by dicing of the printed wiring boards 10 and 20 is water-tightly sealed with the resin sealant 17 as shown in FIG. The resin sealant 17 is sufficient if it has a property of blocking moisture, such as silicone, a silicone-based adhesive, and further an epoxy-based adhesive. However, silicone gel and other gel-based materials have many gaps microscopically because they have gel properties, and many have high moisture permeability from the gaps. Therefore, it is inappropriate to use this kind of gel material as the resin sealant 17.

このようにして前記プリント配線基板10,20のバルク端面を前記樹脂封止剤17にて封止すれば、高温多湿環境下においても前記プリント配線基板10,20の中層への水分(湿気)の進入を抑えることができる。従ってマイグレーションの発生をより確実に防止することが可能となる。   If the bulk end surfaces of the printed wiring boards 10 and 20 are sealed with the resin sealant 17 in this way, moisture (humidity) to the middle layer of the printed wiring boards 10 and 20 can be obtained even in a high temperature and high humidity environment. The entry can be suppressed. Therefore, the occurrence of migration can be prevented more reliably.

尚、本発明は上述した実施形態に限定されるものではない。ここでは図1に示す4層、および図3に示す5層のプリント配線基板10,20について説明したが、更に多層のプリント配線基板についても本発明を同様に適用することができる。また上述した構成に加えて前記プリント配線基板10,20のレジスト層15を形成した表層面に、更にシリコーンパテやシリコーン系樹脂、またはエポキシ系樹脂等を塗布して表層面の撥水性を高くし、プリント配線基板の吸湿性を抑えることも有効である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。   The present invention is not limited to the embodiment described above. Here, the four-layer printed wiring boards 10 and 20 shown in FIG. 1 and the five-layer printed wiring boards 10 and 20 shown in FIG. 3 have been described, but the present invention can be similarly applied to a multilayer printed wiring board. In addition to the structure described above, the surface layer surface of the printed wiring boards 10 and 20 on which the resist layer 15 is formed is further coated with silicone putty, silicone resin, or epoxy resin to increase the water repellency of the surface layer surface. It is also effective to suppress the hygroscopicity of the printed wiring board. In addition, the present invention can be variously modified and implemented without departing from the scope of the invention.

1 プリント配線基板
2 第1の絶縁層
3 背後電極
3a 第1の導体層
4 第2の絶縁層
5 マイクロストリップライン
5a 第2の導体層
6 レジスト層
10,20 プリント配線基板
11 第1の絶縁層
12 マイクロストリップライン
13 第2の絶縁層
14 背後電極
15 レジスト層
16 第3の絶縁層
17 樹脂封止剤
DESCRIPTION OF SYMBOLS 1 Printed wiring board 2 1st insulating layer 3 Back electrode 3a 1st conductor layer 4 2nd insulating layer 5 Microstrip line 5a 2nd conductor layer 6 Resist layer 10,20 Printed wiring board 11 1st insulating layer 12 Microstrip line 13 Second insulating layer 14 Back electrode 15 Resist layer 16 Third insulating layer 17 Resin sealant

Claims (5)

絶縁層を介して複数の導体層を積層形成した多層のプリント配線基板であって、
基体となる第1の絶縁層上に積層された導体層をエッチングして形成されるマイクロストリップラインと、
このマイクロストリップラインを覆って前記第1の絶縁層上に積層された第2の絶縁層と、
この第2の絶縁層上に積層して形成された前記マイクロストリップラインの背後電極と
を備えたことを特徴とするプリント配線基板。
A multilayer printed wiring board in which a plurality of conductive layers are laminated via an insulating layer,
A microstrip line formed by etching a conductor layer laminated on a first insulating layer serving as a base;
A second insulating layer laminated on the first insulating layer covering the microstrip line;
A printed wiring board comprising: a back electrode of the microstrip line formed by being laminated on the second insulating layer.
前記背後電極が形成される前記第2の絶縁層の面は、該第2の絶縁層の前記マイクロストリップラインに接する面とは反対側の面である請求項1に記載のプリント配線基板。   2. The printed wiring board according to claim 1, wherein a surface of the second insulating layer on which the back electrode is formed is a surface opposite to a surface in contact with the microstrip line of the second insulating layer. 前記第2の絶縁層の前記マイクロストリップラインに接する面は、前記導体層をエッチングして形成される前記マイクロストリップラインのエッチング面である請求項2に記載のプリント配線基板。   The printed wiring board according to claim 2, wherein a surface of the second insulating layer that contacts the microstrip line is an etched surface of the microstrip line formed by etching the conductor layer. 前記背後電極は、多層のプリント配線基板における中層に設けられるものである請求項1に記載のプリント配線基板。   The printed wiring board according to claim 1, wherein the back electrode is provided in a middle layer of a multilayer printed wiring board. ダイシングされて露出したバルク端面を樹脂封止剤にて水密に封止してなる請求項1〜4のいずれかに記載のプリント配線基板。   The printed wiring board according to any one of claims 1 to 4, wherein the bulk end face exposed by dicing is water-tightly sealed with a resin sealant.
JP2015244683A 2015-12-15 2015-12-15 Printed wiring board Withdrawn JP2017112191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015244683A JP2017112191A (en) 2015-12-15 2015-12-15 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015244683A JP2017112191A (en) 2015-12-15 2015-12-15 Printed wiring board

Publications (1)

Publication Number Publication Date
JP2017112191A true JP2017112191A (en) 2017-06-22

Family

ID=59080923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015244683A Withdrawn JP2017112191A (en) 2015-12-15 2015-12-15 Printed wiring board

Country Status (1)

Country Link
JP (1) JP2017112191A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03122569U (en) * 1990-03-28 1991-12-13
WO2004054332A2 (en) * 2002-12-06 2004-06-24 Igor Anatolievich Abrosimov Strip-line topology for a high speed pcb with low dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03122569U (en) * 1990-03-28 1991-12-13
WO2004054332A2 (en) * 2002-12-06 2004-06-24 Igor Anatolievich Abrosimov Strip-line topology for a high speed pcb with low dissipation

Similar Documents

Publication Publication Date Title
CN109427463B (en) Coil component
US11145453B2 (en) Coil component
JP2006332255A (en) Electronic circuit unit and its manufacturing method
JP6649930B2 (en) Electronic circuit board and electronic component unit
CN209265889U (en) A kind of display panel and display device
KR20150037306A (en) Rigid-flexible printed circuit board
JP5311669B2 (en) Wiring board
JP2015041519A (en) Cable for differential signal transmission
JP6060759B2 (en) Differential signal transmission cable connection structure and cable connector assembly
JP2017112191A (en) Printed wiring board
US9565760B2 (en) Wiring board and method of manufacturing the same
TW201405591A (en) Over-current protection device
JP2019096546A (en) Flat type wiring structure
JP6865030B2 (en) Metal leaf tape
JP2005161778A (en) Resin composition having flame-retardancy and moisture resistance, circuit board protected with the resin composition
TW201316895A (en) Printed circuit board capable of preventing electromagnetic interface
JP6325757B1 (en) Electronic equipment
JP2014207275A (en) Surface-mount semiconductor module
JP2015162528A (en) wiring board
JP2007053031A (en) Terminal connecting structure
JP2014116228A (en) Connector module for preventing discharge of pulse transformer
JP6384179B2 (en) Electronic equipment
JP2015026747A (en) Resin multilayer substrate
JPWO2020003481A1 (en) Electronic device
TWI365017B (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190805