JP2017108136A - Field-effect transistor, display device, image display apparatus, and system - Google Patents

Field-effect transistor, display device, image display apparatus, and system Download PDF

Info

Publication number
JP2017108136A
JP2017108136A JP2016235622A JP2016235622A JP2017108136A JP 2017108136 A JP2017108136 A JP 2017108136A JP 2016235622 A JP2016235622 A JP 2016235622A JP 2016235622 A JP2016235622 A JP 2016235622A JP 2017108136 A JP2017108136 A JP 2017108136A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
insulating layer
gate insulating
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016235622A
Other languages
Japanese (ja)
Other versions
JP6862805B2 (en
Inventor
由希子 安部
Yukiko Abe
由希子 安部
植田 尚之
Naoyuki Ueda
尚之 植田
真二 松本
Shinji Matsumoto
真二 松本
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
中村 有希
Yuki Nakamura
有希 中村
雄司 曽根
Yuji Sone
雄司 曽根
定憲 新江
Sadanori Niie
定憲 新江
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to US15/370,392 priority Critical patent/US10600916B2/en
Priority to TW105140667A priority patent/TWI631401B/en
Priority to CN201611122623.1A priority patent/CN106876475B/en
Publication of JP2017108136A publication Critical patent/JP2017108136A/en
Application granted granted Critical
Publication of JP6862805B2 publication Critical patent/JP6862805B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

PROBLEM TO BE SOLVED: To provide a field-effect transistor which is large in mobility, large in ON/OFF ratio of a source-drain current, and steep in transfer property's rising edge from an OFF state to an ON state.SOLUTION: A field-effect transistor comprises: a gate electrode 26 for applying a gate voltage; a source electrode 23 and a drain electrode 24 for taking out a current; an active layer 22 including an oxide semiconductor and provided adjacently to the source and drain electrodes; and a gate insulation layer 25 provided between the gate electrode and active layer. The gate insulation layer includes a paraelectric amorphous oxide including an "A" element which is an alkali-earth metal and a "B" element which is at least any of Ga, Sc, Y and lanthanoid series. The active layer has a carrier density of 4.0×10/cmor more.SELECTED DRAWING: Figure 1

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。   The present invention relates to a field effect transistor, a display element, an image display device, and a system.

液晶ディスプレイ(Liquid Crystal Display:LCD)、有機EL(エレクトロルミネッセンス)ディスプレイ(OLED)、電子ペーパー等の平面薄型ディスプレイ(Flat Panel Display:FPD)は、非晶質シリコンや多結晶シリコンを活性層に用いた薄膜トランジスタ(Thin Film Transistor:TFT)を含む駆動回路により駆動されている。そして、FPDは、さらなる大型化、高精細化、高速駆動性が求められており、それに伴って、キャリア移動度が高くオン・オフ比が高くオフからオンへの立ち上がりが急峻といった良好なスイッチング特性を有するトランジスタが求められている。   Liquid crystal display (LCD), organic EL (electroluminescence) display (OLED), flat and thin displays such as electronic paper (Flat Panel Display: FPD) use amorphous silicon or polycrystalline silicon as the active layer It is driven by a driving circuit including a thin film transistor (TFT). FPDs are required to have larger size, higher definition, and higher speed driving performance, and accordingly, good switching characteristics such as high carrier mobility, high on / off ratio, and steep rise from off to on. There is a need for transistors having:

しかしながら、非晶質シリコン(a−Si)や多結晶シリコン(特に低温ポリシリコン:Low−Temperature Poly Silicon:LTPS)を活性層に用いたTFTは、それぞれに一長一短があり、同時に全ての要求を満たすことは困難であった。   However, TFTs using amorphous silicon (a-Si) or polycrystalline silicon (especially low-temperature poly silicon: LTPS) as active layers have their merits and demerits and satisfy all requirements at the same time. It was difficult.

例えば、a−Si TFTは、大画面のLCD(Liquid Crystal Display)を高速駆動するには移動度が不足しており、また連続駆動時の閾値電圧シフトが大きいという欠点を抱えている。LTPS−TFTは、移動度は大きいが、エキシマレーザーアニーリングによって活性層を結晶化するプロセスのために閾値電圧のバラツキが大きく、量産ラインのマザーガラスサイズを大きくできないという問題が存在する。   For example, the a-Si TFT has a drawback that it has insufficient mobility to drive a large screen LCD (Liquid Crystal Display) at high speed, and has a large threshold voltage shift during continuous driving. The LTPS-TFT has high mobility, but there is a problem that the threshold voltage varies greatly due to the process of crystallizing the active layer by excimer laser annealing, and the mother glass size of the mass production line cannot be increased.

そこで、室温成膜が可能でアモルファス状態でa−Si以上の移動度を示すInGaZnO(a−IGZO)が提案され(非特許文献1参照)、これをきっかけとして、移動度の高いアモルファス酸化物半導体が精力的に研究されるに至った。 In view of this, InGaZnO 4 (a-IGZO) that can form a film at room temperature and exhibits a-Si or higher mobility in an amorphous state has been proposed (see Non-Patent Document 1). Semiconductors have been actively researched.

本発明は、移動度が大きく、ソース・ドレイン間電流のオン・オフ比が大きく、トランスファー特性のオフ状態からオン状態への立ち上がりが急峻な電界効果型トランジスタを提供することを目的とする。   An object of the present invention is to provide a field effect transistor having a high mobility, a large on / off ratio of a source-drain current, and a sharp rise from the off state to the on state of the transfer characteristics.

前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物であり、
前記活性層のキャリア密度が、4.0×1017/cm以上である。
Means for solving the problems are as follows. That is,
The field effect transistor of the present invention is
A gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
An active layer provided adjacent to the source electrode and the drain electrode and made of an oxide semiconductor;
A gate insulating layer provided between the gate electrode and the active layer;
A field effect transistor comprising:
The gate insulating layer is a paraelectric amorphous oxide containing an A element that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid,
The carrier density of the active layer is 4.0 × 10 17 / cm 3 or more.

本発明によると、移動度が大きく、ソース・ドレイン間電流のオン・オフ比が大きく、トランスファー特性のオフ状態からオン状態への立ち上がりが急峻な電界効果型トランジスタを提供することができる。   According to the present invention, it is possible to provide a field effect transistor having high mobility, a large on / off ratio of a source-drain current, and a sharp rise from the off state to the on state of the transfer characteristics.

図1は、トップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 1 is a schematic configuration diagram showing an example of a top contact / bottom gate type field effect transistor. 図2は、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 2 is a schematic configuration diagram illustrating an example of a bottom contact / bottom gate type field effect transistor. 図3は、トップコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 3 is a schematic configuration diagram showing an example of a top contact / top gate type field effect transistor. 図4は、ボトムコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 4 is a schematic configuration diagram showing an example of a bottom contact / top gate field effect transistor. 図5は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。FIG. 5 is a schematic configuration diagram showing an example of a television device as a system of the present invention. 図6は、図5における画像表示装置を説明するための図(その1)である。FIG. 6 is a diagram (part 1) for explaining the image display device in FIG. 図7は、図5における画像表示装置を説明するための図(その2)である。FIG. 7 is a diagram (part 2) for explaining the image display device in FIG. 図8は、図5における画像表示装置を説明するための図(その3)である。FIG. 8 is a diagram (part 3) for explaining the image display device in FIG. 図9は、本発明の表示素子の一例を説明するための図である。FIG. 9 is a diagram for explaining an example of the display element of the present invention. 図10は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。FIG. 10 is a schematic configuration diagram illustrating an example of a positional relationship between an organic EL element and a field effect transistor in a display element. 図11は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。FIG. 11 is a schematic configuration diagram illustrating another example of the positional relationship between the organic EL element and the field effect transistor in the display element. 図12は、有機EL素子の一例を示す概略構成図である。FIG. 12 is a schematic configuration diagram illustrating an example of an organic EL element. 図13は、表示制御装置を説明するための図である。FIG. 13 is a diagram for explaining the display control apparatus. 図14は、液晶ディスプレイを説明するための図である。FIG. 14 is a diagram for explaining a liquid crystal display. 図15は、図14における表示素子を説明するための図である。FIG. 15 is a diagram for explaining the display element in FIG. 図16は、実施例1のゲート絶縁層のX線回折測定結果である。FIG. 16 shows the result of X-ray diffraction measurement of the gate insulating layer of Example 1. 図17は、実施例1のトランスファー特性を示すグラフである。FIG. 17 is a graph showing the transfer characteristics of Example 1. 図18は、比較例1のトランスファー特性を示すグラフである。FIG. 18 is a graph showing transfer characteristics of Comparative Example 1. 図19は、比較例2のトランスファー特性を示すグラフである。FIG. 19 is a graph showing transfer characteristics of Comparative Example 2. 図20は、比較例3のトランスファー特性を示すグラフである。FIG. 20 is a graph showing transfer characteristics of Comparative Example 3. 図21は、比較例4のトランスファー特性を示すグラフである。FIG. 21 is a graph showing transfer characteristics of Comparative Example 4. 図22は、比較例5のゲート絶縁層のX線回折測定結果である。FIG. 22 shows the result of X-ray diffraction measurement of the gate insulating layer of Comparative Example 5. 図23は、比較例5のトランスファー特性を示すグラフである。FIG. 23 is a graph showing transfer characteristics of Comparative Example 5. 図24は、比較例6、及び7のトランスファー特性を示すグラフである。FIG. 24 is a graph showing transfer characteristics of Comparative Examples 6 and 7. 図25は、実施例2〜5のトランスファー特性を示すグラフである。FIG. 25 is a graph showing transfer characteristics of Examples 2 to 5. 図26は、実施例6〜8のトランスファー特性を示すグラフである。FIG. 26 is a graph showing transfer characteristics of Examples 6 to 8. 図27は、実施例9〜11のトランスファー特性を示すグラフである。FIG. 27 is a graph showing transfer characteristics of Examples 9 to 11.

(電界効果型トランジスタ)
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
(Field effect transistor)
The field effect transistor of the present invention includes at least a gate electrode, a source electrode, a drain electrode, an active layer, and a gate insulating layer, and further includes other members as necessary.

本発明者らは、上記課題を解決するために鋭意検討を行った。そして、上記の課題を達成するためには、キャリア密度が4.0×1017/cm以上である酸化物半導体を活性層に用い、且つアルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物をゲート絶縁層に用いることが有効であることを見出した。活性層のキャリア密度が4.0×1017/cm以上と高めであることは、トランジスタがオンの状態でソース・ドレイン間を流れる電流値(いわゆるオン電流値)を増加させるのに有効である。また、このような多数のキャリアをゲート電圧によって有効に制御してオフ状態からオン状態への立ち上がりが急峻な特性を実現するためには、ゲート絶縁層の電気的特性が重要となり、特にアルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物がこの場合のゲート絶縁層の材料として適していることを見出した。この材料からなるゲート絶縁層を用いると、ゲート絶縁層を介したリーク電流を小さく抑えられることからオフ電流が低減され、オン・オフ比が高い特性が得られる。以上により、本発明の完成に至った。 The present inventors have intensively studied to solve the above problems. In order to achieve the above object, an oxide semiconductor having a carrier density of 4.0 × 10 17 / cm 3 or more is used for an active layer, and an element A that is an alkaline earth metal, Ga, It has been found that it is effective to use a paraelectric amorphous oxide containing Sc, Y, and a B element which is at least one of lanthanoids for the gate insulating layer. The fact that the carrier density of the active layer is as high as 4.0 × 10 17 / cm 3 or more is effective for increasing the current value (so-called on-current value) flowing between the source and drain when the transistor is on. is there. In addition, in order to effectively control such a large number of carriers by the gate voltage and realize a characteristic that the rise from the off state to the on state is steep, the electrical characteristics of the gate insulating layer are important, especially in alkaline earth. A paraelectric amorphous oxide containing an element A which is a similar metal and a element B which is at least one of Ga, Sc, Y, and a lanthanoid is suitable as a material for the gate insulating layer in this case. I found it. When a gate insulating layer made of this material is used, the leakage current through the gate insulating layer can be kept small, so that the off current is reduced and a high on / off ratio can be obtained. Thus, the present invention has been completed.

<ゲート電極>
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Mo、Al、Au、Ag、Cu等の金属乃至合金、ITO、ATO等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などが挙げられる。
<Gate electrode>
The gate electrode is not particularly limited as long as it is an electrode for applying a gate voltage, and can be appropriately selected according to the purpose.
The material of the gate electrode is not particularly limited and may be appropriately selected depending on the purpose. For example, a metal or alloy such as Mo, Al, Au, Ag, or Cu, or transparent conductive oxide such as ITO or ATO. And organic conductors such as polyethylenedioxythiophene (PEDOT) and polyaniline (PANI).

前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、(i)スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、(ii)インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。   The method for forming the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose. For example, (i) a method of patterning by photolithography after film formation by sputtering, dip coating, or the like ( ii) A method of directly forming a desired shape by a printing process such as inkjet, nanoimprint, or gravure.

前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said gate electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

<ゲート絶縁層>
前記ゲート絶縁層は、前記ゲート電極と前記活性層との間に設けられた絶縁層である。
<Gate insulation layer>
The gate insulating layer is an insulating layer provided between the gate electrode and the active layer.

前記ゲート絶縁層は、アルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)である第A元素と、Ga、Sc、Y、及びランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物である。   The gate insulating layer includes an element A that is an alkaline earth metal (Be, Mg, Ca, Sr, Ba, Ra), Ga, Sc, Y, and a lanthanoid (La, Ce, Pr, Nd, Pm, Sm). , Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu) and a B element.

前記ゲート絶縁層に含まれる前記アルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。   The alkaline earth metal contained in the gate insulating layer may be one type or two or more types.

ゲート絶縁層がアモルファス材料で形成されていることは、トランジスタの特性を向上させる点で好ましい形態である。ゲート絶縁層が結晶性の材料で形成されていると結晶粒界に起因するリーク電流を低く抑えることができず、トランジスタ特性の悪化につながるためである。   The gate insulating layer formed of an amorphous material is a preferable form in terms of improving the characteristics of the transistor. This is because when the gate insulating layer is formed using a crystalline material, leakage current due to crystal grain boundaries cannot be suppressed low, leading to deterioration of transistor characteristics.

また、ゲート絶縁層が常誘電体であることは、トランジスタのトランスファー特性におけるヒステリシスを低減させる点で必要となる。トランジスタをメモリ等の用途で使用する特殊な場合は例外であるが、通常トランジスタのスイッチング特性を利用するデバイスにおいてはヒステリシスが存在することは好ましくない。
常誘電体とは、圧電体、焦電体、強誘電体以外の誘電体であり、すなわち圧力によって分極が発生したり、外部電界のない状態で自発分極を有したりすることがない誘電体を指す。また、圧電体、焦電体及び強誘電体は、その特性を発現させるために結晶である必要がある。すなわち、ゲート絶縁層をアモルファス材料で形成すると、必然的にこのゲート絶縁層は常誘電体となる。
In addition, it is necessary that the gate insulating layer is a paraelectric material in order to reduce hysteresis in the transfer characteristics of the transistor. The exception is the special case where the transistor is used for a memory or the like, but it is not preferable that hysteresis exists in a device that normally uses the switching characteristics of the transistor.
A paraelectric material is a dielectric material other than a piezoelectric material, pyroelectric material, or ferroelectric material, that is, a dielectric material that does not generate polarization due to pressure or has spontaneous polarization in the absence of an external electric field. Point to. In addition, the piezoelectric body, pyroelectric body, and ferroelectric need to be crystals in order to exhibit their characteristics. That is, when the gate insulating layer is formed of an amorphous material, the gate insulating layer necessarily becomes a paraelectric material.

アルカリ土類金属酸化物は大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩に変化してしまい、単独では電子デバイスへの応用は適さない。また、Ga、Sc、Y、及びランタノイド等の単純酸化物は結晶化しやすく、リーク電流が問題となる。しかし発明者等は、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む酸化物は大気中において安定で且つ広範な組成領域で常誘電性のアモルファス膜を形成でき、ゲート絶縁層に適していることを見出した。Ceはランタノイドの中で特異的に4価になりアルカリ土類金属との間でペロブスカイト構造の結晶を形成するため、アモルファス相を得るためには第B元素がCeではないことが好ましい。   Alkaline earth metal oxides easily react with moisture and carbon dioxide in the atmosphere and easily change to hydroxides and carbonates, and are not suitable for application to electronic devices alone. In addition, simple oxides such as Ga, Sc, Y, and lanthanoids are easily crystallized, and leakage current becomes a problem. However, the inventors have found that an oxide containing an element A which is an alkaline earth metal and an element B which is at least one of Ga, Sc, Y, and a lanthanoid is stable in the atmosphere and has a wide composition range. It was found that a paraelectric amorphous film can be formed and is suitable for a gate insulating layer. Ce is specifically tetravalent among lanthanoids and forms crystals with a perovskite structure with an alkaline earth metal. Therefore, in order to obtain an amorphous phase, the element B is preferably not Ce.

アルカリ土類金属酸化物とGa酸化物の間にはスピネル構造などの結晶相が存在するが、これらの結晶はペロブスカイト構造結晶と比較して、非常に高温でないと析出しない(一般には1000℃以上)。また、アルカリ土類金属酸化物とSc、Y、及びランタノイドからなる酸化物との間には安定な結晶相の存在が報告されておらず、高温の後工程を経てもアモルファス相からの結晶析出は希である。更に、アルカリ土類金属と、Ga、Sc、Y、及びランタノイドとを含む酸化物を3種類以上の金属元素で構成すると、アモルファス相は更に安定する。   A crystal phase such as a spinel structure exists between the alkaline earth metal oxide and the Ga oxide, but these crystals do not precipitate unless the temperature is very high compared to the perovskite structure crystal (generally 1000 ° C. or more). ). In addition, the existence of a stable crystal phase has not been reported between an alkaline earth metal oxide and an oxide composed of Sc, Y, and a lanthanoid, and crystal precipitation from the amorphous phase even after a high temperature post-process. Is rare. Furthermore, when an oxide containing an alkaline earth metal and Ga, Sc, Y, and a lanthanoid is composed of three or more kinds of metal elements, the amorphous phase is further stabilized.

高誘電率膜を作製するという観点からすると、好ましくはBa、Sr、Lu、La等の元素の組成比を高めることが好ましい。   From the viewpoint of producing a high dielectric constant film, it is preferable to increase the composition ratio of elements such as Ba, Sr, Lu, and La.

前記ゲート絶縁層は、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含むことが好ましい。これによってアモルファス相が更に安定化し、また熱安定性及び緻密性をより向上させることができる。   The gate insulating layer preferably further includes a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta. As a result, the amorphous phase is further stabilized, and thermal stability and denseness can be further improved.

ゲート絶縁層の比誘電率は、活性層のキャリア密度が4.0×1017/cm以上と高い場合に、トランスファー特性における急峻な立ち上がりと高い移動度を実現する観点から、7.0より大きいことが好ましく、8.0より大きいことがより好ましく、9.0より大きいことが更に好ましい。前記比誘電率の上限値としては、特に制限はなく、目的に応じて適宜選択することができるが、前記比誘電率は、50.0以下が好ましく、30.0以下がより好ましい。
前記比誘電率の値は、絶縁層の上下を電極膜で挟んでコンデンサを形成し、測定した容量の値から算出することができる。
The relative dielectric constant of the gate insulating layer is 7.0 from the viewpoint of realizing a sharp rise in transfer characteristics and high mobility when the carrier density of the active layer is as high as 4.0 × 10 17 / cm 3 or more. It is preferably large, more preferably greater than 8.0, and even more preferably greater than 9.0. There is no restriction | limiting in particular as an upper limit of the said dielectric constant, Although it can select suitably according to the objective, The said dielectric constant is 50.0 or less, and 30.0 or less is more preferable.
The value of the relative dielectric constant can be calculated from the value of the capacitance measured by forming a capacitor with the upper and lower sides of the insulating layer sandwiched between electrode films.

前記ゲート絶縁層において、第A元素と第B元素の比率に応じて比誘電率は変化することから、好ましい比誘電率を実現するためにゲート絶縁層の組成を最適化することが好ましい方法である。   In the gate insulating layer, since the relative permittivity changes according to the ratio of the A element and the B element, it is preferable to optimize the composition of the gate insulating layer in order to achieve a preferable relative permittivity. is there.

前記常誘電体アモルファス酸化物における前記第A元素の原子数の合計(NA)と、前記第B元素の原子数の合計(NB)との原子比(NA:NB)としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
NA:NB=(3〜50)at%:(50〜97)at%
ただし、NA+NB=100at%
There is no particular limitation on the atomic ratio (NA: NB) between the total number of atoms of the element A (NA) and the total number of atoms of the element B (NB) in the paraelectric amorphous oxide. Depending on the purpose, it can be appropriately selected, but the following range is preferred.
NA: NB = (3-50) at%: (50-97) at%
However, NA + NB = 100at%

前記常誘電体アモルファス酸化物における前記第A元素の原子数の合計(NA)と、前記第B元素の原子数の合計(NB)と、前記第C元素の原子数の合計(NC)との原子比(NA:NB:NC)としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
NA:NB:NC=(3〜47)at%:(50〜94)at%:(3〜47)at%
ただし、NA+NB+NC=100at%
The total number of atoms of the A element in the paraelectric amorphous oxide (NA), the total number of atoms of the B element (NB), and the total number of atoms of the C element (NC) There is no restriction | limiting in particular as atomic ratio (NA: NB: NC), Although it can select suitably according to the objective, It is preferable that it is the following ranges.
NA: NB: NC = (3-47) at%: (50-94) at%: (3-47) at%
However, NA + NB + NC = 100at%

前記常誘電体アモルファス酸化物におけるNA、NB、NCの比率は、例えば、蛍光X線分析、電子線マイクロ分析(EPMA)、誘電結合プラズマ発光分光分析(ICP−AES)等により酸化物の陽イオン元素を分析することにより算出できる。   The ratio of NA, NB, and NC in the paraelectric amorphous oxide is determined by, for example, the cation of the oxide by fluorescent X-ray analysis, electron microanalysis (EPMA), dielectric coupled plasma emission spectroscopy (ICP-AES), etc. It can be calculated by analyzing the elements.

上述の材料は絶縁性に優れ絶縁破壊電圧が高く大きな比誘電率を持つことから、これでゲート絶縁層を形成することにより、ゲート電圧が印加された際にゲート絶縁層を介して活性層に印加される電界が効率良く働き、活性層中のキャリアが多い場合においてもオフ状態からオン状態への立ち上がりが急峻な良好なスイッチング特性を有するトランジスタが得られる。また、多くのキャリアが効果的に制御されるために、オフ電流は小さく、オン電流は高く、すなわちオン・オフ比の高い特性が得られる。また、トランスファーカーブにおいて、ゲート電圧をマイナスからプラスに変化させた時とプラスからマイナスに変化させた時の差(いわゆるヒステリシス)が小さい。更に、ゲート絶縁層がアモルファスであることで、活性層のゲート絶縁層との界面を平滑で欠陥の少ないものとし易く、キャリアの移動が容易となることから移動度の高いトランジスタ特性が得られる。   The above materials have excellent insulating properties and a high dielectric breakdown voltage and a large relative dielectric constant. Therefore, by forming a gate insulating layer with this, an active layer is formed through the gate insulating layer when a gate voltage is applied. A transistor having good switching characteristics in which the applied electric field works efficiently and the rise from the off state to the on state is steep even when there are many carriers in the active layer can be obtained. In addition, since many carriers are effectively controlled, characteristics with a small off current and a high on current, that is, a high on / off ratio can be obtained. In the transfer curve, the difference (so-called hysteresis) between changing the gate voltage from minus to plus and changing from plus to minus is small. Further, since the gate insulating layer is amorphous, the interface between the active layer and the gate insulating layer is easily smooth and has few defects, and carrier movement is facilitated, so that transistor characteristics with high mobility can be obtained.

−ゲート絶縁層の形成方法−
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法などが挙げられる。
また、前記ゲート絶縁層は、前記常誘電体アモルファス酸化物の前駆体を含有する塗布液(ゲート絶縁層形成用塗布液)を調合し、それを被塗物上に塗布又は印刷し、これを適切な条件で焼成することによっても成膜することができる。
-Formation method of gate insulating layer-
There is no restriction | limiting in particular as a formation method of the said gate insulating layer, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atom Examples include a method of patterning by photolithography after film formation by a vacuum process such as layer deposition (ALD).
The gate insulating layer is prepared by preparing a coating liquid (a coating liquid for forming a gate insulating layer) containing the paraelectric amorphous oxide precursor, and applying or printing the coating liquid on an object to be coated. A film can also be formed by baking under appropriate conditions.

−−ゲート絶縁層形成用塗布液−−
前記ゲート絶縁層形成用塗布液は、第A元素含有化合物と、第B元素含有化合物と、溶媒とを少なくとも含有し、好ましくは、第C元素含有化合物を含有し、更に必要に応じて、その他成分を含有する。
--- Coating liquid for forming gate insulation layer-
The coating liquid for forming a gate insulating layer contains at least an A-element-containing compound, a B-element-containing compound, and a solvent, preferably contains a C-element-containing compound and, if necessary, other Contains ingredients.

−−−第A元素含有化合物−−−
前記第A元素含有化合物としては、例えば、第A元素の無機化合物、第A元素の有機化合物などが挙げられる。前記第A元素含有化合物における第A元素としては、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Ra(ラジウム)が挙げられる。
--- Element A-containing compound ---
Examples of the A-element-containing compound include an inorganic compound of the A element and an organic compound of the A element. Examples of the A element in the A element-containing compound include Be (beryllium), Mg (magnesium), Ca (calcium), Sr (strontium), Ba (barium), and Ra (radium).

前記第A元素の無機化合物としては、例えば、第A元素の硝酸塩、第A元素の硫酸塩、第A元素の塩化物、第A元素のフッ化物、第A元素の臭化物、第A元素のよう化物などが挙げられる。
前記第A元素の硝酸塩としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウムなどが挙げられる。
前記第A元素の硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
前記第A元素の塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
前記第A元素のフッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
前記第A元素の臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
前記第A元素のよう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。
Examples of the inorganic compound of element A include nitrate of element A, sulfate of element A, chloride of element A, fluoride of element A, bromide of element A, element A, and the like. And the like.
Examples of the nitrate of the element A include magnesium nitrate, calcium nitrate, strontium nitrate, and barium nitrate.
Examples of the element A sulfate include magnesium sulfate, calcium sulfate, strontium sulfate, and barium sulfate.
Examples of the chloride of the element A include magnesium chloride, calcium chloride, strontium chloride, and barium chloride.
Examples of the fluoride of the element A include magnesium fluoride, calcium fluoride, strontium fluoride, and barium fluoride.
Examples of the bromide of the element A include magnesium bromide, calcium bromide, strontium bromide, barium bromide and the like.
Examples of the iodide of the element A include magnesium iodide, calcium iodide, strontium iodide, barium iodide and the like.

前記第A元素の有機化合物としては、第A元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第A元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic compound of the A element is not particularly limited as long as it is a compound having the A element and an organic group, and can be appropriately selected according to the purpose. The element A and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を2つ以上有するアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. An acyloxy group which may have a substituent, a phenyl group which may have a substituent, an acetylacetonate group which may have a substituent, a sulfonic acid group which may have a substituent, etc. Can be mentioned. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms, an acyloxy group partially substituted with a benzene ring like benzoic acid, an acyloxy group partially substituted with a hydroxy group like lactic acid, Examples include oxalic acid and acyloxy groups having two or more carbonyl groups such as citric acid.

前記第A元素の有機化合物としては、例えば、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、2−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、2−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、2−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、2−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウムなどが挙げられる。   Examples of the organic compound of the element A include, for example, magnesium methoxide, magnesium ethoxide, diethyl magnesium, magnesium acetate, magnesium formate, acetylacetone magnesium, magnesium 2-ethylhexanoate, magnesium lactate, magnesium naphthenate, magnesium citrate, Magnesium salicylate, magnesium benzoate, magnesium oxalate, magnesium trifluoromethanesulfonate, calcium methoxide, calcium ethoxide, calcium acetate, calcium formate, acetylacetone calcium, calcium dipivaloylmethanate, calcium 2-ethylhexanoate, lactic acid Calcium, calcium naphthenate, calcium citrate, calcium salicylate, calcium neodecanoate, benzoic acid Calcium, calcium oxalate, strontium isopropoxide, strontium acetate, strontium formate, acetylacetone strontium, strontium 2-ethylhexanoate, strontium lactate, strontium naphthenate, strontium salicylate, strontium oxalate, barium ethoxide, barium isopropoxide, Examples include barium acetate, barium formate, acetylacetone barium, barium 2-ethylhexanoate, barium lactate, barium naphthenate, barium neodecanoate, barium oxalate, barium benzoate, and barium trifluoromethanesulfonate.

前記ゲート絶縁層形成用塗布液における前記第A元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the said A element containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−第B元素含有化合物−−−
前記第B元素としては、Ga(ガリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、Ce(セリウム)、Pr(プラセオジム)、Nd(ネオジム)、Pm(プロメチウム)、Sm(サマリウム)、Eu(ユウロピウム)、Gd(ガドリニウム)、Tb(テルビウム)、Dy(ジスプロシウム)、Ho(ホルミウム)、Er(エルビウム)、Tm(ツリウム)、Yb(イッテルビウム)、Lu(ルテチウム)が挙げられる。
--- B element-containing compound ---
Examples of the B element include Ga (gallium), Sc (scandium), Y (yttrium), La (lanthanum), Ce (cerium), Pr (praseodymium), Nd (neodymium), Pm (promethium), and Sm (samarium). ), Eu (europium), Gd (gadolinium), Tb (terbium), Dy (dysprosium), Ho (holmium), Er (erbium), Tm (thulium), Yb (ytterbium), and Lu (lutetium).

前記第B元素含有化合物としては、例えば、第B元素の無機化合物、第B元素の有機化合物などが挙げられる。   Examples of the B element-containing compound include an inorganic compound of the B element and an organic compound of the B element.

前記第B元素の無機化合物としては、例えば、第B元素の硝酸塩、第B元素の硫酸塩、第B元素のフッ化物、第B元素の塩化物、第B元素の臭化物、第B元素のヨウ化物などが挙げられる。
前記第B元素の硝酸塩としては、例えば、硝酸ガリウム、硝酸スカンジウム、硝酸イットリウム、硝酸ランタン、硝酸セリウム、硝酸プラセオジム、硝酸ネオジム、硝酸サマリウム、硝酸ユウロピウム、硝酸ガドリニウム、硝酸テルビウム、硝酸ジスプロシウム、硝酸ホルミウム、硝酸エルビウム、硝酸ツリウム、硝酸イッテルビウム、硝酸ルテチウムなどが挙げられる。
前記第B元素の硫酸塩としては、例えば、硫酸ガリウム、硫酸スカンジウム、硫酸イットリウム、硫酸ランタン、硫酸セリウム、硫酸プラセオジム、硫酸ネオジム、硫酸サマリウム、硫酸ユウロピウム、硫酸ガドリニウム、硫酸テルビウム、硫酸ジスプロシウム、硫酸ホルミウム、硫酸エルビウム、硫酸ツリウム、硫酸イッテルビウム、硫酸ルテチウムなどが挙げられる。
前記第B元素のフッ化物としては、例えば、フッ化ガリウム、フッ化スカンジウム、フッ化イットリウム、フッ化ランタン、フッ化セリウム、フッ化プラセオジム、フッ化ネオジム、フッ化サマリウム、フッ化ユウロピウム、フッ化ガドリニウム、フッ化テルビウム、フッ化ジスプロシウム、フッ化ホルミウム、フッ化エルビウム、フッ化ツリウム、フッ化イッテルビウム、フッ化ルテチウムなどが挙げられる。
前記第B元素の塩化物としては、例えば、塩化ガリウム、塩化スカンジウム、塩化イットリウム、塩化ランタン、塩化セリウム、塩化プラセオジム、塩化ネオジム、塩化サマリウム、塩化ユウロピウム、塩化ガドリニウム、塩化テルビウム、塩化ジスプロシウム、塩化ホルミウム、塩化エルビウム、塩化ツリウム、塩化イッテルビウム、塩化ルテチウムなどが挙げられる。
前記第B元素の臭化物としては、例えば、臭化ガリウム、臭化スカンジウム、臭化イットリウム、臭化ランタン、臭化プラセオジム、臭化ネオジム、臭化サマリウム、臭化ユウロピウム、臭化ガドリニウム、臭化テルビウム、臭化ジスプロシウム、臭化ホルミウム、臭化エルビウム、臭化ツリウム、臭化イッテルビウム、臭化ルテチウムなどが挙げられる。
前記第B元素のヨウ化物としては、例えば、ヨウ化ガリウム、ヨウ化スカンジウム、ヨウ化イットリウム、ヨウ化ランタン、ヨウ化セリウム、ヨウ化プラセオジム、ヨウ化ネオジム、ヨウ化サマリウム、ヨウ化ユウロピウム、ヨウ化ガドリニウム、ヨウ化テルビウム、ヨウ化ジスプロシウム、ヨウ化ホルミウム、ヨウ化エルビウム、ヨウ化ツリウム、ヨウ化イッテルビウム、ヨウ化ルテチウムなどが挙げられる。
Examples of the inorganic compound of the B element include nitrate of the B element, sulfate of the B element, fluoride of the B element, chloride of the B element, bromide of the B element, iodine of the B element And the like.
Examples of the nitrate of the element B include gallium nitrate, scandium nitrate, yttrium nitrate, lanthanum nitrate, cerium nitrate, praseodymium nitrate, neodymium nitrate, samarium nitrate, europium nitrate, gadolinium nitrate, terbium nitrate, dysprosium nitrate, holmium nitrate, Examples include erbium nitrate, thulium nitrate, ytterbium nitrate, and lutetium nitrate.
Examples of the element B sulfate include gallium sulfate, scandium sulfate, yttrium sulfate, lanthanum sulfate, cerium sulfate, praseodymium sulfate, neodymium sulfate, samarium sulfate, europium sulfate, gadolinium sulfate, terbium sulfate, dysprosium sulfate, and holmium sulfate. Erbium sulfate, thulium sulfate, ytterbium sulfate, lutetium sulfate and the like.
Examples of the fluoride of the B element include gallium fluoride, scandium fluoride, yttrium fluoride, lanthanum fluoride, cerium fluoride, praseodymium fluoride, neodymium fluoride, samarium fluoride, europium fluoride, and fluoride. Examples include gadolinium, terbium fluoride, dysprosium fluoride, holmium fluoride, erbium fluoride, thulium fluoride, ytterbium fluoride, and lutetium fluoride.
Examples of the chloride of the element B include gallium chloride, scandium chloride, yttrium chloride, lanthanum chloride, cerium chloride, praseodymium chloride, neodymium chloride, samarium chloride, europium chloride, gadolinium chloride, terbium chloride, dysprosium chloride, holmium chloride Erbium chloride, thulium chloride, ytterbium chloride, lutetium chloride and the like.
Examples of the B element bromide include gallium bromide, scandium bromide, yttrium bromide, lanthanum bromide, praseodymium bromide, neodymium bromide, samarium bromide, europium bromide, gadolinium bromide, and terbium bromide. Dysprosium bromide, holmium bromide, erbium bromide, thulium bromide, ytterbium bromide, lutetium bromide and the like.
Examples of the iodide of the B element include gallium iodide, scandium iodide, yttrium iodide, lanthanum iodide, cerium iodide, praseodymium iodide, neodymium iodide, samarium iodide, europium iodide, and iodide. Gadolinium, terbium iodide, dysprosium iodide, holmium iodide, erbium iodide, thulium iodide, ytterbium iodide, lutetium iodide, and the like.

前記第B元素の有機化合物としては、第B元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第B元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic compound of the B element is not particularly limited as long as it is a compound having the B element and an organic group, and can be appropriately selected according to the purpose. The element B and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

前記第B元素の有機化合物としては、例えば、ガリウムアセチルアセトナート、スカンジウムイソプロポキシド、酢酸スカンジウム、トリス(シクロペンタジエニル)スカンジウム、イットリウムイソプロポキシド、2−エチルヘキサン酸イットリウム、トリス(アセチルアセトナート)イットリウム、トリス(シクロペンタジエニル)イットリウム、ランタンイソプロポキシド、2−エチルヘキサン酸ランタン、トリス(アセチルアセトナート)ランタン、トリス(シクロペンタジエニル)ランタン、2−エチルヘキサン酸セリウム、トリス(アセチルアセトナート)セリウム、トリス(シクロペンタジエニル)セリウム、プラセオジムイソプロポキシド、シュウ酸プラセオジム、トリス(アセチルアセトナート)プラセオジム、トリス(シクロペンタジエニル)プラセオジム、ネオジムイソプロポキシド、2−エチルヘキサン酸ネオジム、トリフルオロアセチルアセトナートネオジム、トリス(イソプロピルシクロペンタジエニル)ネオジム、トリス(エチルシクロペンタジエニル)プロメチウム、サマリウムイソプロポキシド、2−エチルヘキサン酸サマリウム、トリス(アセチルアセトナート)サマリウム、トリス(シクロペンタジエニル)サマリウム、2−エチルヘキサン酸ユウロピウム、トリス(アセチルアセトナート)ユウロピウム、トリス(エチルシクロペンタジエニル)ユウロピウム、ガドリニウムイソプロポキシド、2−エチルヘキサン酸ガドリニウム、トリス(アセチルアセトナート)ガドリニウム、トリス(シクロペンタジエニル)ガドリニウム、酢酸テルビウム、トリス(アセチルアセトナート)テルビウム、トリス(シクロペンタジエニル)テルビウム、ジスプロシウムイソプロポキシド、酢酸ジスプロシウム、トリス(アセチルアセトナート)ジスプロシウム、トリス(エチルシクロペンタジエニル)ジスプロシウム、ホルミウムイソプロポキシド、酢酸ホルミウム、トリス(シクロペンタジエニル)ホルミウム、エルビウムイソプロポキシド、酢酸エルビウム、トリス(アセチルアセトナート)エルビウム、トリス(シクロペンタジエニル)エルビウム、酢酸ツリウム、トリス(アセチルアセトナート)ツリウム、トリス(シクロペンタジエニル)ツリウム、イッテルビウムイソプロポキシド、酢酸イッテルビウム、トリス(アセチルアセトナート)イッテルビウム、トリス(シクロペンタジエニル)イッテルビウム、シュウ酸ルテチウム、トリス(エチルシクロペンタジエニル)ルテチウムなどが挙げられる。   Examples of the organic compound of the B element include gallium acetylacetonate, scandium isopropoxide, scandium acetate, tris (cyclopentadienyl) scandium, yttrium isopropoxide, yttrium 2-ethylhexanoate, and tris (acetylacetate). Nato) yttrium, tris (cyclopentadienyl) yttrium, lanthanum isopropoxide, lanthanum 2-ethylhexanoate, lanthanum tris (acetylacetonate), lanthanum tris (cyclopentadienyl) lanthanum, cerium 2-ethylhexanoate, tris (Acetylacetonato) cerium, tris (cyclopentadienyl) cerium, praseodymium isopropoxide, praseodymium oxalate, tris (acetylacetonato) praseodymium, tris ( Clopentadienyl) praseodymium, neodymium isopropoxide, neodymium 2-ethylhexanoate, trifluoroacetylacetonate neodymium, tris (isopropylcyclopentadienyl) neodymium, tris (ethylcyclopentadienyl) promethium, samarium isopropoxide Samarium 2-ethylhexanoate, tris (acetylacetonato) samarium, tris (cyclopentadienyl) samarium, europium 2-ethylhexanoate, tris (acetylacetonato) europium, tris (ethylcyclopentadienyl) europium, Gadolinium isopropoxide, gadolinium 2-ethylhexanoate, tris (acetylacetonato) gadolinium, tris (cyclopentadienyl) gadolinium, acetate Bium, tris (acetylacetonato) terbium, tris (cyclopentadienyl) terbium, dysprosium isopropoxide, dysprosium acetate, tris (acetylacetonato) dysprosium, tris (ethylcyclopentadienyl) dysprosium, holmium isopropoxide, Holmium acetate, tris (cyclopentadienyl) holmium, erbium isopropoxide, erbium acetate, tris (acetylacetonato) erbium, tris (cyclopentadienyl) erbium, thulium acetate, tris (acetylacetonato) thulium, tris ( Cyclopentadienyl) thulium, ytterbium isopropoxide, ytterbium acetate, tris (acetylacetonato) ytterbium, tris (cyclopen Tadienyl) ytterbium, lutetium oxalate, tris (ethylcyclopentadienyl) lutetium and the like.

前記ゲート絶縁層形成用塗布液における前記第B元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the said B element containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−第C元素含有化合物−−
前記第C元素としては、Al(アルミニウム)、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Nb(ニオブ)、Ta(タンタル)が挙げられる。
--- Element C-containing compound-
Examples of the C element include Al (aluminum), Ti (titanium), Zr (zirconium), Hf (hafnium), Nb (niobium), and Ta (tantalum).

前記第C元素含有化合物としては、例えば、第C元素の無機化合物、第C元素の有機化合物などが挙げられる。   Examples of the C element-containing compound include an inorganic compound of the C element and an organic compound of the C element.

前記第C元素の無機化合物としては、例えば、第C元素の硝酸塩、第C元素の硫酸塩、第C元素のフッ化物、第C元素の塩化物、第C元素の臭化物、第C元素のヨウ化物などが挙げられる。   Examples of the inorganic compound of the C element include nitrate of the C element, sulfate of the C element, fluoride of the C element, chloride of the C element, bromide of the C element, iodine of the C element. And the like.

前記第C元素の有機化合物としては、第C元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第C元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic compound of the C element is not particularly limited as long as it is a compound having the C element and an organic group, and can be appropriately selected according to the purpose. The C element and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

前記ゲート絶縁層形成用塗布液における前記第C元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the said C element containing compound in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

−−−溶媒−−−
前記溶媒としては、前記各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、安息香酸エチル、N,N−ジメチルホルムアミド、炭酸プロピレン、2−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、4−ブチロラクトン、2−メトキシエタノール、エチレングリコール、プロピレングリコール、イソプロピルアルコール、メタノール、水などが挙げられる。
--- Solvent ---
The solvent is not particularly limited as long as it is a solvent that can stably dissolve or disperse the various compounds, and can be appropriately selected according to the purpose. For example, toluene, xylene, mesitylene, cymene, pentylbenzene, dodecyl Benzene, bicyclohexyl, cyclohexylbenzene, decane, undecane, dodecane, tridecane, tetradecane, pentadecane, tetralin, decalin, ethyl benzoate, N, N-dimethylformamide, propylene carbonate, 2-ethylhexanoic acid, mineral spirits, dimethylpropylene urea 4-butyrolactone, 2-methoxyethanol, ethylene glycol, propylene glycol, isopropyl alcohol, methanol, water and the like.

前記ゲート絶縁層形成用塗布液における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the said solvent in the said coating liquid for gate insulating layer formation, According to the objective, it can select suitably.

前記ゲート絶縁層形成用塗布液における前記第A元素含有化合物と、前記第B元素含有化合物との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
即ち、前記各化合物中に含有される前記第A元素の原子数の合計(NA)と、前記第B元素の原子数の合計(NB)との原子比(NA:NB)換算で、以下の範囲であることが好ましい。
NA:NB=(3〜50)at%:(50〜97)at%
ただし、NA+NB=100at%
The composition ratio between the A-element-containing compound and the B-element-containing compound in the gate insulating layer forming coating solution is not particularly limited and may be appropriately selected depending on the intended purpose. It is preferable that
That is, in terms of an atomic ratio (NA: NB) between the total number of atoms of the A element contained in each compound (NA) and the total number of atoms of the B element (NB), the following: A range is preferable.
NA: NB = (3-50) at%: (50-97) at%
However, NA + NB = 100at%

前記ゲート絶縁層形成用塗布液における前記第A元素含有化合物と、前記第B元素含有化合物と、前記第C元素含有化合物との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
即ち、前記各化合物中に含有される前記第A元素の原子数の合計(NA)と、前記第B元素の原子数の合計(NB)と、前記第C元素の原子数の合計(NC)との原子比(NA:NB:NC)換算で、以下の範囲であることが好ましい。
NA:NB:NC=(3〜47)at%:(50〜94)at%:(3〜47)at%
The composition ratio of the A-element-containing compound, the B-element-containing compound, and the C-element-containing compound in the gate insulating layer forming coating liquid is not particularly limited and is appropriately selected depending on the purpose. However, the following range is preferable.
That is, the total number of atoms of the A element contained in each compound (NA), the total number of atoms of the B element (NB), and the total number of atoms of the C element (NC) In terms of the atomic ratio (NA: NB: NC), the following range is preferable.
NA: NB: NC = (3-47) at%: (50-94) at%: (3-47) at%

−−ゲート絶縁層形成用塗布液を用いたゲート絶縁層の形成方法−−
前記ゲート絶縁層形成用塗布液を用いた前記ゲート絶縁層の形成方法の一例について説明する。前記ゲート絶縁層の形成方法は、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
--- Forming method of gate insulating layer using coating liquid for forming gate insulating layer--
An example of a method of forming the gate insulating layer using the gate insulating layer forming coating solution will be described. The method for forming the gate insulating layer includes a coating process and a heat treatment process, and further includes other processes as necessary.

前記塗布工程としては、被塗物に前記ゲート絶縁層形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィーによってパターンニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。前記溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティングなどが挙げられる。   The application step is not particularly limited as long as it is a step of applying the gate insulating layer forming coating solution to an object to be coated, and can be appropriately selected according to the purpose. The application method is not particularly limited and may be appropriately selected depending on the purpose. For example, the method may be a method of patterning by photolithography after film formation by a solution process, or a printing method such as inkjet, nanoimprint, or gravure. And a method of directly forming a desired shape. Examples of the solution process include dip coating, spin coating, die coating, and nozzle printing.

前記熱処理工程としては、前記被塗物に塗布された前記ゲート絶縁層形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記熱処理する際には、前記被塗物に塗布された前記ゲート絶縁層形成用塗布液は、自然乾燥などにより乾燥していてもよい。前記熱処理により、前記溶媒の乾燥、前記常誘電体アモルファス酸化物の生成などが行われる。   The heat treatment step is not particularly limited as long as it is a step of heat-treating the gate insulating layer forming coating solution applied to the article to be coated, and can be appropriately selected according to the purpose. When the heat treatment is performed, the gate insulating layer forming coating solution applied to the object to be coated may be dried by natural drying or the like. By the heat treatment, drying of the solvent, generation of the paraelectric amorphous oxide, and the like are performed.

前記熱処理工程では、前記溶媒の乾燥(以下、「乾燥処理」と称する。)と、前記常誘電体アモルファス酸化物の生成(以下、「生成処理」と称する。)を、異なる温度で行うことが好ましい。即ち、前記溶媒の乾燥を行った後に、昇温して前記常誘電体アモルファス酸化物の生成を行うことが好ましい。前記常誘電体アモルファス酸化物の生成の際には、例えば、前記第A元素含有化合物、前記第B元素含有化合物、前記第C元素含有化合物の分解が起こる。   In the heat treatment step, drying of the solvent (hereinafter referred to as “drying process”) and generation of the paraelectric amorphous oxide (hereinafter referred to as “generation process”) are performed at different temperatures. preferable. That is, it is preferable that after the solvent is dried, the paraelectric amorphous oxide is generated by raising the temperature. When the paraelectric amorphous oxide is generated, for example, decomposition of the A-element-containing compound, the B-element-containing compound, and the C-element-containing compound occurs.

前記乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、80℃〜180℃が挙げられる。前記乾燥においては、低温化のために減圧オーブンなどを使用することが有効である。前記乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1分間〜1時間が挙げられる。   There is no restriction | limiting in particular as temperature of the said drying process, According to the solvent to contain, it can select suitably, For example, 80 to 180 degreeC is mentioned. In the drying, it is effective to use a vacuum oven or the like for lowering the temperature. There is no restriction | limiting in particular as time of the said drying process, According to the objective, it can select suitably, For example, 1 minute-1 hour are mentioned.

前記生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、100℃以上550℃未満が好ましく、200℃〜500℃がより好ましい。前記生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1時間〜5時間が挙げられる。   There is no restriction | limiting in particular as temperature of the said production | generation process, Although it can select suitably according to the objective, 100 degreeC or more and less than 550 degreeC are preferable, and 200 to 500 degreeC is more preferable. There is no restriction | limiting in particular as time of the said production | generation process, According to the objective, it can select suitably, For example, 1 hour-5 hours are mentioned.

なお、前記熱処理工程では、前記乾燥処理及び前記生成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。   In the heat treatment step, the drying treatment and the generation treatment may be performed continuously, or may be divided into a plurality of steps.

前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被塗物を加熱する方法などが挙げられる。前記熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。前記酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、前記常誘電体アモルファス酸化物の生成を促進させることができる。   There is no restriction | limiting in particular as the method of the said heat processing, According to the objective, it can select suitably, For example, the method etc. which heat the said to-be-coated article are mentioned. There is no restriction | limiting in particular as atmosphere in the said heat processing, Although it can select suitably according to the objective, Oxygen atmosphere is preferable. By performing the heat treatment in the oxygen atmosphere, the decomposition product can be quickly discharged out of the system, and the generation of the paraelectric amorphous oxide can be promoted.

前記熱処理の際には、波長400nm以下の紫外光を前記乾燥処理後の物質に照射することが、前記生成処理の反応を促進する上で有効である。波長400nm以下の紫外光を照射することにより、前記乾燥処理後の物質中に含有される有機物などの化学結合を切断し、有機物を分解できるため、効率的に前記常誘電体アモルファス酸化物を形成することができる。前記波長400nm以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長222nmの紫外光などが挙げられる。また、前記紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。前記オゾンを前記乾燥処理後の物質に付与することにより、酸化物の生成が促進される。   In the heat treatment, irradiating the material after the drying treatment with ultraviolet light having a wavelength of 400 nm or less is effective in promoting the reaction of the generation treatment. By irradiating ultraviolet light with a wavelength of 400 nm or less, chemical bonds such as organic substances contained in the material after the drying treatment can be broken and the organic substances can be decomposed, so that the paraelectric amorphous oxide is efficiently formed. can do. The ultraviolet light having a wavelength of 400 nm or less is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include ultraviolet light having a wavelength of 222 nm using an excimer lamp. Moreover, it is also preferable to provide ozone instead of or in combination with the irradiation with ultraviolet light. By applying the ozone to the substance after the drying treatment, generation of oxide is promoted.

前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said gate insulating layer, Although it can select suitably according to the objective, 50 nm-3 micrometers are preferable, and 100 nm-1 micrometer are more preferable.

<活性層>
前記活性層は、前記ソース電極及びドレイン電極に隣接して設けられた層である。
<Active layer>
The active layer is a layer provided adjacent to the source electrode and the drain electrode.

前記活性層は、キャリア密度が4.0×1017/cm以上である酸化物半導体である。キャリア密度は1.0×1018/cm以上であることがより好ましい。また、上限値としては、目的に応じて適宜選択することができるが、1.0×1021/cm以下が好ましく、1.0×1020/cm以下がより好ましい。キャリア数があまりに過剰の場合はゲート電圧による制御が効かなくなってしまうためである。 The active layer is an oxide semiconductor having a carrier density of 4.0 × 10 17 / cm 3 or more. The carrier density is more preferably 1.0 × 10 18 / cm 3 or more. Moreover, although it can select suitably as an upper limit according to the objective, 1.0 * 10 < 21 > / cm < 3 > or less is preferable and 1.0 * 10 < 20 > / cm < 3 > or less is more preferable. This is because if the number of carriers is excessive, control by the gate voltage will not be effective.

本発明のトランジスタは、活性層にキャリア密度が高い酸化物半導体を用いていることにより高いオン電流値を実現し、またゲート絶縁層が前述の材料であることによって多数のキャリアを効果的に制御して立ち上がり特性が急峻で高移動度の特性を得ている。   The transistor of the present invention achieves a high on-current value by using an oxide semiconductor having a high carrier density in the active layer, and effectively controls a large number of carriers by using the above-described material for the gate insulating layer. As a result, the rising characteristic is steep and the characteristics of high mobility are obtained.

前記キャリア密度は、酸化物半導体膜に対してホール測定を行うことにより求めることができる。   The carrier density can be obtained by performing hole measurement on the oxide semiconductor film.

前記活性層のキャリア密度を調整する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸化物の組成の調整や、成膜プロセスにおける加熱温度や雰囲気の条件の調整などが挙げられる。   The method for adjusting the carrier density of the active layer is not particularly limited and can be appropriately selected according to the purpose. For example, the adjustment of the oxide composition, the heating temperature in the film forming process, and the conditions of the atmosphere Adjustment etc. are mentioned.

前記活性層が、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体であることは好ましい形態である。   In a preferred embodiment, the active layer is an n-type oxide semiconductor containing at least one of In, Zn, Sn, and Ti.

また、前記n型酸化物半導体は、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きいことが好ましい。なお、前記置換ドーピングは、n型ドーピングともいう。   The n-type oxide semiconductor is at least one of a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, a hexavalent cation, a heptavalent cation, and an octavalent cation. It is preferable that substitution doping is performed with a dopant, and the valence of the dopant is larger than the valence of a metal ion (excluding the dopant) constituting the n-type oxide semiconductor. The substitutional doping is also referred to as n-type doping.

この置換ドーピングされたn型酸化物半導体においては、母相であるn型酸化物半導体を構成する金属イオンの一部が、価数がより大きいドーパントによって置換され、価数に差があることで過剰となり放出された電子がn型電導のキャリアとして寄与する。このような置換ドーピングによって生成されたキャリア電子が半導体特性を担っている場合、その特性はより安定なものとなる。なぜなら、酸素欠損由来のキャリア電子数が、半導体と外部(雰囲気や隣接する層)との間で酸素がやり取りされることによる酸化・還元反応や膜表面への酸素吸着等の影響を受けて容易に変動するのに対し、置換ドーピング由来のキャリア電子数はそのような状態変化の影響を比較的受けないからである。
また、置換ドーピング由来のキャリア電子数は制御性が良く、所望のキャリア濃度を容易に実現できる点も利点の一つである。前述のように、酸素は比較的容易に半導体の外部に出入りすることから、その量を精密にコントロールしたり、所望の値に保ったりすることが難しい。一方、置換ドーピング由来のキャリア電子数は、主にドーパント元素の種類とドープ量の選択によって容易かつ精密にコントロールすることができる。
In this substitution-doped n-type oxide semiconductor, a part of the metal ions constituting the n-type oxide semiconductor, which is the parent phase, is substituted with a dopant having a higher valence, resulting in a difference in valence. The electrons emitted in excess contribute to the carrier of n-type conduction. When carrier electrons generated by such substitutional doping have semiconductor characteristics, the characteristics are more stable. This is because the number of carrier electrons derived from oxygen vacancies is easily affected by oxidation / reduction reactions and oxygen adsorption on the film surface due to the exchange of oxygen between the semiconductor and the outside (atmosphere and adjacent layers). This is because the number of carrier electrons derived from substitutional doping is relatively unaffected by such a state change.
Another advantage is that the number of carrier electrons derived from substitutional doping is excellent in controllability and a desired carrier concentration can be easily realized. As described above, oxygen enters and exits the semiconductor relatively easily, so that it is difficult to precisely control the amount or to maintain a desired value. On the other hand, the number of carrier electrons derived from substitutional doping can be easily and precisely controlled mainly by selecting the kind of dopant element and the doping amount.

本発明の電界効果型トランジスタの活性層は4.0×1017/cm以上のキャリア密度を有するが、ドーパント元素の種類とドープ量の適切な選択によってこのキャリア密度が実現できているのが好ましい形態である。また、組成や成膜プロセス条件の調整によって活性層中の酸素欠損を極力少なく抑え、キャリアが主に置換ドーピングによって生成されている状態とするのが好ましい。 The active layer of the field effect transistor of the present invention has a carrier density of 4.0 × 10 17 / cm 3 or more. This carrier density can be realized by appropriate selection of the type of dopant element and the doping amount. This is a preferred form. In addition, it is preferable that the oxygen vacancies in the active layer be suppressed as much as possible by adjusting the composition and film forming process conditions, so that carriers are generated mainly by substitutional doping.

活性層中の酸素欠損を減らすには、n型酸化物半導体層(活性層)の成膜工程においてより多くの酸素を膜中に導入することが有効である。例えば、スパッタ法でn型酸化物半導体層を形成する場合、スパッタ雰囲気中の酸素濃度を高めることで酸素欠損の少ない膜を形成できる。或いは、塗布液の塗布・焼成によってn型酸化物半導体層を形成する場合、焼成時の雰囲気中の酸素濃度を高めることで酸素欠損の少ない膜を形成できる。
また、n型酸化物半導体の組成によって、酸素欠損量を減少させることもできる。例えば、酸素との親和性の高い金属元素(Si、Ge、Zr、Hf、Al、Ga、Sc、Y、Ln、及びアルカリ土類金属等)を一定量導入することで、酸素欠損の発生を抑制できる。
In order to reduce oxygen vacancies in the active layer, it is effective to introduce more oxygen into the film in the step of forming the n-type oxide semiconductor layer (active layer). For example, when an n-type oxide semiconductor layer is formed by a sputtering method, a film with few oxygen vacancies can be formed by increasing the oxygen concentration in the sputtering atmosphere. Alternatively, in the case where the n-type oxide semiconductor layer is formed by applying and baking a coating solution, a film with less oxygen vacancies can be formed by increasing the oxygen concentration in the atmosphere during baking.
Further, the amount of oxygen vacancies can be reduced by the composition of the n-type oxide semiconductor. For example, by introducing a certain amount of metal elements having high affinity with oxygen (Si, Ge, Zr, Hf, Al, Ga, Sc, Y, Ln, alkaline earth metals, etc.), oxygen deficiency is generated. Can be suppressed.

ドーパントの種類は、イオン半径、配位数、軌道エネルギー等を考慮して選択することが好ましい。ドーパント濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のトランジスタ特性等に応じて、適切に選択することができる。
理論的には、一つの原子が置換された場合に生成される電子の数は、ドーパントであるカチオンの価数からn型酸化物半導体を構成する母相の金属原子の価数を引いた値となる。すなわち、より少ないドープ量で同じ数の電子を発生させるためには、ドーパントの価数が大きいことが好ましい。更に、ドーパントの価数とn型酸化物半導体を構成する金属原子の価数との差が大きい方が好ましい。ドーパントは多量に存在すると結晶構造や原子の配列を乱しキャリア電子の移動を妨げる要因となってしまうため、なるべく少ないドープ量で必要充分なキャリア電子を発生させることは好ましい形態である。
また、イオン半径が置換される原子のものと近いドーパントを選択することも好ましい形態である。これにより置換効率が上がり、キャリア生成に寄与しない不要なドーパントがトランジスタ特性を悪化させることを抑制できる。
ドーピングによるキャリア生成効率はトランジスタ作製時の各種プロセス条件にも依存するため、生成効率が上がるプロセス条件を選択することも重要である。例えば、スパッタ法でn型酸化物半導体層を形成する場合の基板温度や、塗布液の塗布・焼成によってn型酸化物半導体層を形成する場合の焼成温度、n型酸化物半導体層を形成した後に施すアニールの温度等を適切に選択することで、より少ないドープ量で所望のキャリア濃度を達成することができる。
The kind of dopant is preferably selected in consideration of the ion radius, coordination number, orbital energy, and the like. The dopant concentration can be appropriately selected according to the material of the parent phase, the kind of dopant, the site to be substituted, the film forming process, desired transistor characteristics, and the like.
Theoretically, the number of electrons generated when one atom is substituted is the value obtained by subtracting the valence of the metal atom of the parent phase constituting the n-type oxide semiconductor from the valence of the cation as the dopant. It becomes. That is, in order to generate the same number of electrons with a smaller amount of doping, it is preferable that the valence of the dopant is large. Furthermore, it is preferable that the difference between the valence of the dopant and the valence of the metal atoms constituting the n-type oxide semiconductor is large. If a large amount of dopant is present, it disturbs the crystal structure and atomic arrangement and hinders the movement of carrier electrons. Therefore, it is a preferable mode to generate necessary and sufficient carrier electrons with as little doping amount as possible.
It is also a preferred form to select a dopant whose ionic radius is close to that of the atom to be substituted. As a result, the replacement efficiency is increased, and it is possible to suppress unnecessary dopants that do not contribute to carrier generation from deteriorating transistor characteristics.
Since the carrier generation efficiency by doping depends on various process conditions at the time of manufacturing the transistor, it is also important to select a process condition that increases the generation efficiency. For example, the substrate temperature when an n-type oxide semiconductor layer is formed by sputtering, the firing temperature when an n-type oxide semiconductor layer is formed by coating and firing a coating solution, and the n-type oxide semiconductor layer are formed. By appropriately selecting the annealing temperature or the like to be applied later, a desired carrier concentration can be achieved with a smaller amount of doping.

ドーパントの濃度は、特に制限はなく目的に応じて適宜選択することができるが、移動度及び立ち上がり特性の点から、0.01at%〜10at%が好ましく、0.01atl%〜5at%がより好ましく、0.05at%〜2at%が特に好ましい。ここでのat%とは、置換される金属元素の半導体中の原子数(即ち、前記n型酸化物半導体に含まれる、前記ドーパントにより置換される対象となる前記金属元素のモル数)とドーパントの原子数との和を100%とし、それに対するドーパントの原子数の割合を表したものである。この範囲のドープ量で且つプロセス条件を適切に設定することにより、酸化物半導体のキャリア濃度を4.0×1017cm−3以上、キャリア移動度を0.1cm/Vs以上とすることができ、これらは本発明の電界効果型トランジスタの活性層として好ましい特性である。 The concentration of the dopant is not particularly limited and can be appropriately selected according to the purpose. However, from the viewpoint of mobility and rising characteristics, 0.01 at% to 10 at% is preferable, and 0.01 atl% to 5 at% is more preferable. 0.05 at% to 2 at% is particularly preferable. Here, “at%” means the number of atoms in the semiconductor of the metal element to be substituted (that is, the number of moles of the metal element to be substituted with the dopant contained in the n-type oxide semiconductor) and the dopant. The sum of the number of atoms and the number of atoms is 100%, and the ratio of the number of atoms of the dopant to that is expressed. By appropriately setting the process amount and the doping amount within this range, the carrier concentration of the oxide semiconductor can be 4.0 × 10 17 cm −3 or more and the carrier mobility can be 0.1 cm 2 / Vs or more. These are preferable characteristics as the active layer of the field effect transistor of the present invention.

活性層を形成するn型酸化物半導体において、置換ドーピングが効果的に作用するために、該n型酸化物半導体は単結晶或いは多結晶となっていることが好ましい。或いは、X線回折(XRD)等で回折線が観測されず長距離秩序が存在しない場合(一般にはこれをアモルファス状態と呼んでいる。)であっても、短距離においては秩序を持って原子が配列しているリジッドな構造を有していることが好ましい。これは、母相となる酸化物半導体がアモルファス性の高い材料である場合、置換ドープを行ったとしても局所的に安定した状態に構造が変化してしまうことでキャリアが発生しないからである。リジッドな構造を有する酸化物であれば、酸素配位多面体(例えばWOやInO八面体)やその連結様式(例えばInO稜共有鎖)が維持され、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態(Tail States)の状態密度は小さいため、サブギャップ吸収は少なく、その結果、光劣化特性は、アモルファス性の高い材料よりも優れる。
長距離秩序が存在する単結晶・多結晶状態であっても、同様にドーピングは有効である。重金属イオンの4s、5s、6sバンドで伝導帯が構成される場合は粒界の影響も少なく、多結晶状態であっても良好な特性が得られる。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、200℃〜300℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。
In the n-type oxide semiconductor forming the active layer, the n-type oxide semiconductor is preferably single crystal or polycrystalline in order for substitution doping to work effectively. Alternatively, even when diffraction lines are not observed by X-ray diffraction (XRD) or the like and there is no long-range order (generally called an amorphous state), the atoms are ordered with short-range order. It is preferable to have a rigid structure in which are arranged. This is because when the oxide semiconductor serving as a parent phase is a highly amorphous material, carriers are not generated because the structure is locally changed to a stable state even when substitutional doping is performed. In the case of an oxide having a rigid structure, the oxygen coordination polyhedron (for example, WO 6 and InO 6 octahedron) and its connection mode (for example, InO 6 ridge shared chain) are maintained, and substitution doping works effectively. In such a structure, since the state density of the tail state specific to the amorphous state is small, subgap absorption is small, and as a result, the photodegradation property is superior to a material having high amorphous property.
Even in a single crystal / polycrystal state in which long-range order exists, doping is also effective. When the conduction band is composed of 4s, 5s, and 6s bands of heavy metal ions, the influence of grain boundaries is small, and good characteristics can be obtained even in a polycrystalline state. However, when the doping amount is excessive and the dopant segregates at the grain boundary, it is preferable to lower the dopant concentration. Also, post-annealing at 200 ° C. to 300 ° C. is preferable in order to improve the adhesion and electrical contact at the interface between the source / drain electrodes and the active layer. Further, the crystallinity may be improved by annealing at a higher temperature.

本発明者らの検討では、n型酸化物半導体の母相として、In、Zn、Sn、及びTiの少なくともいずれかを含有する酸化物を選択した場合に、置換ドーピングがより有効に機能し、より良好なトランジスタ特性が得られた。
また、酸素欠損を減らすため、酸素親和性の高い元素を活性層に含有させることが有効であると前述したが、そのような酸素親和性の高い元素としてはSi、Ge、Zr、Hf、Al、Ga、Sc、Y、Ln、及びアルカリ土類金属が適していることを見出した。
In the study by the present inventors, when an oxide containing at least one of In, Zn, Sn, and Ti is selected as a parent phase of an n-type oxide semiconductor, substitutional doping functions more effectively. Better transistor characteristics were obtained.
Further, it has been described above that it is effective to contain an element having a high oxygen affinity in the active layer in order to reduce oxygen deficiency. However, as such an element having a high oxygen affinity, Si, Ge, Zr, Hf, Al , Ga, Sc, Y, Ln, and alkaline earth metals have been found suitable.

前記活性層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as a formation method of the said active layer, According to the objective, it can select suitably.

置換ドーピングは、活性層を形成する際の母層の原料にドーパントの原料を添加することで容易に達成される。例えば、スパッタ法により活性層を形成する場合は、所望の濃度でドーパント元素を添加した母相のターゲットを用いれば良い。ただし、所望のドープ量が小さい場合(例えば0.2at%以下)においては、そのような僅かな量の原子を正確な値でかつターゲット全体に均一に含有させることが難しいという問題点がある。
ドープ量の制御性の面から、活性層を塗布プロセスで形成することはより好ましい形態である。塗布プロセスにおいては、半導体原料化合物と、前記ドーパントとなる元素を含有する化合物(ドーパント元素含有化合物)と、溶媒とを含有するn型酸化物半導体膜形成用塗布液を被塗布物上に塗布し、焼成を行うことで活性層を形成する。この塗布液において、半導体原料化合物に対する前記ドーパント元素含有化合物の配合比率を所望のドープ量に対応させることで、所望のドーピングが実現される。塗布液においては、ドーパント量として0.2at%以下といったごく微量の割合で前記ドーパント元素含有化合物を添加し均一に攪拌することも容易にできるため、置換ドーピングされたn型酸化物半導体の形成方法としては塗布プロセスがより適していると言える。
Substitutional doping is easily achieved by adding a dopant raw material to the raw material of the mother layer when forming the active layer. For example, when the active layer is formed by sputtering, a parent phase target to which a dopant element is added at a desired concentration may be used. However, when the desired dope amount is small (for example, 0.2 at% or less), there is a problem that it is difficult to uniformly contain such a small amount of atoms in an accurate value and in the entire target.
From the viewpoint of controllability of the doping amount, it is a more preferable form that the active layer is formed by a coating process. In the coating process, a coating solution for forming an n-type oxide semiconductor film containing a semiconductor raw material compound, a compound containing an element serving as a dopant (dopant element-containing compound), and a solvent is applied onto an object to be coated. The active layer is formed by firing. In this coating solution, the desired doping is realized by making the blending ratio of the dopant element-containing compound to the semiconductor raw material compound correspond to the desired doping amount. In the coating solution, the dopant element-containing compound can be easily added and uniformly stirred in a very small proportion of the dopant amount of 0.2 at% or less, so that a method for forming a substitution-doped n-type oxide semiconductor is provided. Therefore, it can be said that the coating process is more suitable.

<ソース電極、及びドレイン電極>
前記ソース電極、及び前記ドレイン電極としては、電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
<Source electrode and drain electrode>
The source electrode and the drain electrode are not particularly limited as long as they are electrodes for taking out current, and can be appropriately selected according to the purpose.

前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、Mo、Al、Ag等の金属や合金、ITO、ATO等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などが利用できる。   The material of the source electrode and the drain electrode is not particularly limited and may be appropriately selected according to the purpose. A metal or alloy such as Mo, Al, or Ag, or a transparent conductive oxide such as ITO or ATO. Organic conductors such as polyethylenedioxythiophene (PEDOT) and polyaniline (PANI) can be used.

前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法が挙げられる。   There is no restriction | limiting in particular as a formation method of the said source electrode and the said drain electrode, According to the objective, it can select suitably, For example, the same method as the formation method described in description of the said gate electrode is mentioned.

前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said source electrode and the said drain electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

<絶縁層(保護層)>
ソース電極、ドレイン電極、及び活性層の少なくともいずれかの上に絶縁層(保護層)が積層されている構成もトランジスタとして好ましい形態である。この絶縁層は多くの場合、ソース電極、ドレイン電極、及び活性層が直接大気中の酸素や水分に触れて特性が変化することを防ぐ所謂保護層の役割を果たす。また、電界効果型トランジスタを用いた表示装置においては、トランジスタの上部に発光層等を含む表示素子が積層されることがあるが、その際はこの絶縁層がトランジスタの形状に応じた段差を吸収して面を平滑にする所謂平坦化膜の役割を兼ねる場合もある。
<Insulating layer (protective layer)>
A structure in which an insulating layer (protective layer) is stacked over at least one of the source electrode, the drain electrode, and the active layer is also a preferable mode for the transistor. In many cases, this insulating layer serves as a so-called protective layer that prevents the source electrode, the drain electrode, and the active layer from directly contacting oxygen or moisture in the atmosphere to change their characteristics. In a display device using a field effect transistor, a display element including a light-emitting layer may be stacked on the top of the transistor. In this case, the insulating layer absorbs a step corresponding to the shape of the transistor. In some cases, it also serves as a so-called flattening film for smoothing the surface.

前記絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、SiO、SiON、SiNx等の既に広く量産に利用されている材料や、ポリイミド(PI)やフッ素系樹脂等の有機材料などが挙げられる。 Examples of the material of the insulating layer is not particularly limited and may be appropriately selected depending on the purpose, for example, SiO 2, SiON, and materials being used already widely mass production of SiNx or the like, polyimide (PI) Ya Organic materials such as fluorine-based resins are exemplified.

前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型(図1)、ボトムコンタクト・ボトムゲート型(図2)、トップコンタクト・トップゲート型(図3)、ボトムコンタクト・トップゲート型(図4)などが挙げられる。
なお、図1〜図4中、符号21は基材、符号22は活性層、符号23はソース電極、符号24はドレイン電極、符号25はゲート絶縁層、符号26はゲート電極を表す。これらの図には前述の絶縁層(保護層)は図示していない。
The structure of the field effect transistor is not particularly limited and may be appropriately selected depending on the purpose. For example, the top contact / bottom gate type (FIG. 1), the bottom contact / bottom gate type (FIG. 2), Examples include a top contact / top gate type (FIG. 3) and a bottom contact / top gate type (FIG. 4).
1 to 4, reference numeral 21 denotes a base material, reference numeral 22 denotes an active layer, reference numeral 23 denotes a source electrode, reference numeral 24 denotes a drain electrode, reference numeral 25 denotes a gate insulating layer, and reference numeral 26 denotes a gate electrode. These drawings do not show the above-mentioned insulating layer (protective layer).

前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ICカード、IDタグなどにも使用することができる。   The field effect transistor can be suitably used for a display element to be described later, but is not limited thereto, and can be used for an IC card, an ID tag, and the like, for example.

<電界効果型トランジスタの製造方法>
前記電界効果型トランジスタの製造方法の一例を説明する。
<Method of manufacturing field effect transistor>
An example of a method for manufacturing the field effect transistor will be described.

まず、基材上にゲート電極を形成する。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。
First, a gate electrode is formed on a base material.
There is no restriction | limiting in particular as a shape, a structure, and a magnitude | size of the said base material, According to the objective, it can select suitably.
There is no restriction | limiting in particular as a material of the said base material, According to the objective, it can select suitably, For example, a glass base material, a plastic base material, etc. are mentioned.
There is no restriction | limiting in particular as said glass base material, According to the objective, it can select suitably, For example, an alkali free glass, silica glass, etc. are mentioned.
There is no restriction | limiting in particular as said plastic base material, According to the objective, it can select suitably, For example, a polycarbonate (PC), a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) etc. are mentioned. It is done.
The base material is preferably subjected to pretreatment such as oxygen plasma, UV ozone, and UV irradiation cleaning in terms of surface cleaning and adhesion improvement.

続いて、前記ゲート電極上にゲート絶縁層を形成する。
続いて、チャネル領域であって前記ゲート絶縁層上に、酸化物半導体からなる活性層を形成する。
続いて、前記ゲート絶縁層上に、前記活性層を跨ぐようにソース電極及びドレイン電極を離間して形成する。
以上により、電界効果型トランジスタが製造される。この製造方法では、例えば、図1に示すようなトップコンタクト・ボトムゲート型の電界効果型トランジスタが製造される。
Subsequently, a gate insulating layer is formed on the gate electrode.
Subsequently, an active layer made of an oxide semiconductor is formed in the channel region and on the gate insulating layer.
Subsequently, a source electrode and a drain electrode are formed on the gate insulating layer so as to straddle the active layer.
Thus, a field effect transistor is manufactured. In this manufacturing method, for example, a top contact / bottom gate type field effect transistor as shown in FIG. 1 is manufactured.

(表示素子)
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
(Display element)
The display element of the present invention includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary.

<光制御素子>
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
<Light control element>
The light control element is not particularly limited as long as it is an element that controls light output in accordance with a drive signal, and can be appropriately selected according to the purpose. For example, an electroluminescence (EL) element, electrochromic ( EC) element, liquid crystal element, electrophoretic element, electrowetting element and the like.

<駆動回路>
前記駆動回路としては、本発明の前記電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
<Drive circuit>
The drive circuit is not particularly limited as long as it has the field effect transistor of the present invention, and can be appropriately selected according to the purpose.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<Other members>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.

前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、高速駆動が可能で、長寿命かつ低消費電力なものとすることが可能となる。   Since the display element includes the field-effect transistor of the present invention, it can be driven at high speed, and can have a long life and low power consumption.

(画像表示装置)
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
(Image display device)
The image display device of the present invention includes at least a plurality of display elements, a plurality of wirings, and a display control device, and further includes other members as necessary.

<複数の表示素子>
前記複数の表示素子としては、マトリックス状に配置された複数の本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Multiple display elements>
The plurality of display elements are not particularly limited as long as they are a plurality of the display elements of the present invention arranged in a matrix, and can be appropriately selected according to the purpose.

<複数の配線>
前記複数の配線は、前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Multiple wiring>
The plurality of wirings are not particularly limited as long as the gate voltage and the signal voltage can be individually applied to each field effect transistor in the plurality of display elements, and can be appropriately selected according to the purpose.

<表示制御装置>
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを前記複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Display control device>
The display control device is not particularly limited as long as the gate voltage and the signal voltage of each field effect transistor can be individually controlled via the plurality of wirings according to image data. It can be selected appropriately.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記画像表示装置は、本発明の前記表示素子を有しているため、素子間のばらつきも小さくすることが可能になり、大画面で高品質の画像を表示することが可能となる。
<Other members>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.
Since the image display device includes the display element of the present invention, it is possible to reduce variation between elements, and to display a high-quality image on a large screen.

(システム)
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
前記システムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
(system)
The system of the present invention includes at least the image display device of the present invention and an image data creation device.
The image data creation device creates image data based on image information to be displayed, and outputs the image data to the image display device.
Since the system includes the image display device of the present invention, it is possible to display image information with high definition.

以下、本発明の表示素子、画像表示装置、及びシステムを、図を用いて説明する。
まず、本発明のシステムとしてのテレビジョン装置を、図5を用いて説明する。なお、図5の構成は一例であって、本発明のシステムとしてのテレビジョン装置は、これに限定されない。
Hereinafter, a display element, an image display device, and a system of the present invention will be described with reference to the drawings.
First, a television device as a system of the present invention will be described with reference to FIG. Note that the configuration of FIG. 5 is an example, and the television apparatus as the system of the present invention is not limited to this.

図5において、テレビジョン装置100は、主制御装置101、チューナ103、ADコンバータ(ADC)104、復調回路105、TS(Transport Stream)デコーダ106、音声デコーダ111、DAコンバータ(DAC)112、音声出力回路113、スピーカ114、映像デコーダ121、映像・OSD合成回路122、映像出力回路123、画像表示装置124、OSD描画回路125、メモリ131、操作装置132、ドライブインターフェース(ドライブIF)141、ハードディスク装置142、光ディスク装置143、IR受光器151、及び通信制御装置152を備える。
映像デコーダ121と、映像・OSD合成回路122と、映像出力回路123と、OSD描画回路125とが、画像データ作成装置を構成する。
In FIG. 5, a television apparatus 100 includes a main control device 101, a tuner 103, an AD converter (ADC) 104, a demodulation circuit 105, a TS (Transport Stream) decoder 106, an audio decoder 111, a DA converter (DAC) 112, an audio output. Circuit 113, speaker 114, video decoder 121, video / OSD synthesis circuit 122, video output circuit 123, image display device 124, OSD drawing circuit 125, memory 131, operation device 132, drive interface (drive IF) 141, hard disk device 142 An optical disk device 143, an IR light receiver 151, and a communication control device 152.
The video decoder 121, the video / OSD synthesis circuit 122, the video output circuit 123, and the OSD drawing circuit 125 constitute an image data creation device.

主制御装置101は、CPU、フラッシュROM、及びRAMなどから構成され、テレビジョン装置100の全体を制御する。
前記フラッシュROMには、前記CPUにて解読可能なコードで記述されたプログラム、及び前記CPUでの処理に用いられる各種データなどが格納されている。
また、RAMは、作業用のメモリである。
The main control device 101 includes a CPU, a flash ROM, a RAM, and the like, and controls the entire television device 100.
The flash ROM stores a program described by codes readable by the CPU, various data used for processing by the CPU, and the like.
The RAM is a working memory.

チューナ103は、アンテナ210で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。   The tuner 103 selects a preset channel broadcast from the broadcast waves received by the antenna 210.

ADC104は、チューナ103の出力信号(アナログ情報)をデジタル情報に変換する。   The ADC 104 converts the output signal (analog information) of the tuner 103 into digital information.

復調回路105は、ADC104からのデジタル情報を復調する。   The demodulation circuit 105 demodulates the digital information from the ADC 104.

TSデコーダ106は、復調回路105の出力信号をTSデコードし、音声情報及び映像情報を分離する。   The TS decoder 106 performs TS decoding on the output signal of the demodulation circuit 105 and separates audio information and video information.

音声デコーダ111は、TSデコーダ106からの音声情報をデコードする。   The audio decoder 111 decodes the audio information from the TS decoder 106.

DAコンバータ(DAC)112は、音声デコーダ111の出力信号をアナログ信号に変換する。   The DA converter (DAC) 112 converts the output signal of the audio decoder 111 into an analog signal.

音声出力回路113は、DAコンバータ(DAC)112の出力信号をスピーカ114に出力する。   The audio output circuit 113 outputs the output signal of the DA converter (DAC) 112 to the speaker 114.

映像デコーダ121は、TSデコーダ106からの映像情報をデコードする。   The video decoder 121 decodes the video information from the TS decoder 106.

映像・OSD合成回路122は、映像デコーダ121の出力信号とOSD描画回路125の出力信号を合成する。   The video / OSD synthesis circuit 122 synthesizes the output signal of the video decoder 121 and the output signal of the OSD drawing circuit 125.

映像出力回路123は、映像・OSD合成回路122の出力信号を画像表示装置124に出力する。   The video output circuit 123 outputs the output signal of the video / OSD synthesis circuit 122 to the image display device 124.

OSD描画回路125は、画像表示装置124の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置132、IR受光器151からの指示に応じて表示情報が含まれる信号を生成する。   The OSD drawing circuit 125 includes a character generator for displaying characters and figures on the screen of the image display device 124. The OSD drawing circuit 125 receives a signal including display information in response to an instruction from the operation device 132 and the IR light receiver 151. Generate.

メモリ131には、AV(Audio−Visual)データ等が一時的に蓄積される。   AV (Audio-Visual) data and the like are temporarily stored in the memory 131.

操作装置132は、例えば、コントロールパネルなどの入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置101に通知する。   The operation device 132 includes, for example, an input medium (not shown) such as a control panel, and notifies the main control device 101 of various information input by the user.

ドライブIF141は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。   The drive IF 141 is a bidirectional communication interface, and is compliant with ATAPI (AT Attachment Packet Interface) as an example.

ハードディスク装置142は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。   The hard disk device 142 includes a hard disk and a drive device for driving the hard disk. The drive device records data on the hard disk and reproduces data recorded on the hard disk.

光ディスク装置143は、光ディスク(例えば、DVDなど)にデータを記録するとともに、光ディスクに記録されているデータを再生する。   The optical disk device 143 records data on an optical disk (for example, a DVD) and reproduces data recorded on the optical disk.

IR受光器151は、リモコン送信機220からの光信号を受信し、主制御装置101に通知する。   The IR light receiver 151 receives the optical signal from the remote control transmitter 220 and notifies the main control device 101 of it.

通信制御装置152は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。   The communication control device 152 controls communication with the Internet. Various information can be acquired via the Internet.

図6は、本発明の画像表示装置の一例を示す概略構成図である。
図6において、画像表示装置124は、表示器300と、表示制御装置400とを有する。
表示器300は、図7に示されるように、複数(ここでは、n×m個)の表示素子302がマトリックス状に配置されたディスプレイ310を有する。
また、ディスプレイ310は、図8に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・、Xn−2、Xn−1)と、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
FIG. 6 is a schematic configuration diagram showing an example of the image display apparatus of the present invention.
In FIG. 6, the image display device 124 includes a display device 300 and a display control device 400.
As shown in FIG. 7, the display device 300 includes a display 310 in which a plurality of (here, n × m) display elements 302 are arranged in a matrix.
Further, as shown in FIG. 8, the display 310 has n scanning lines (X0, X1, X2, X3,..., Xn-2, Xn) arranged at equal intervals along the X-axis direction. -1) and m data lines (Y0, Y1, Y2, Y3,..., Ym-1) arranged at equal intervals along the Y-axis direction, at equal intervals along the Y-axis direction. And m current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i) arranged.
Therefore, the display element can be specified by the scanning line and the data line.

以下、本発明の表示素子を図9を用いて説明する。
図9は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図9に示されるように、有機EL(エレクトロルミネッセンス)素子350と、該有機EL素子350を発光させるためのドライブ回路320とを有している。ドライブ回路320は電流駆動型の2Tr−1Cの基本回路であるが、これに限定されるものではない。即ち、ディスプレイ310は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。
Hereinafter, the display element of the present invention will be described with reference to FIG.
FIG. 9 is a schematic configuration diagram showing an example of the display element of the present invention.
As shown in FIG. 9 as an example, the display element includes an organic EL (electroluminescence) element 350 and a drive circuit 320 for causing the organic EL element 350 to emit light. The drive circuit 320 is a current-driven 2Tr-1C basic circuit, but is not limited thereto. That is, the display 310 is a so-called active matrix organic EL display.

図10には、表示素子302における有機EL素子350とドライブ回路としての電界効果型トランジスタ20との位置関係の一例が示されている。ここでは、電界効果型トランジスタ20の横に有機EL素子350が配置されている。なお、電界効果型トランジスタ10及びキャパシタ(図示せず)も同一基材上に形成されている。   FIG. 10 shows an example of the positional relationship between the organic EL element 350 in the display element 302 and the field effect transistor 20 as a drive circuit. Here, the organic EL element 350 is disposed beside the field effect transistor 20. The field effect transistor 10 and the capacitor (not shown) are also formed on the same substrate.

図10には図示されていないが、活性層22の上部に保護膜を設けることも好適である。前記保護膜の材料としては、SiO、SiON、SiNx、Al、フッ素系ポリマー等、適宜利用できる。 Although not shown in FIG. 10, it is also preferable to provide a protective film on the active layer 22. As a material for the protective film, SiO 2 , SiON, SiNx, Al 2 O 3 , a fluorine-based polymer, or the like can be appropriately used.

また、例えば、図11に示されるように、電界効果型トランジスタ20の上に有機EL素子350が配置されてもよい。この場合には、ゲート電極26に透明性が要求されるので、ゲート電極26には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnOなどの導電性を有する透明な酸化物が用いられる。なお、符号360は層間絶縁膜(平坦化膜)である。この層間絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。 For example, as shown in FIG. 11, the organic EL element 350 may be disposed on the field effect transistor 20. In this case, since the gate electrode 26 is required to be transparent, the gate electrode 26 includes ZnO added with ITO, In 2 O 3 , SnO 2 , ZnO, and Ga, ZnO added with Al, and Sb. A transparent oxide having conductivity such as SnO 2 to which is added is used. Reference numeral 360 denotes an interlayer insulating film (flattening film). For this interlayer insulating film, polyimide, acrylic resin, or the like can be used.

図12は、有機EL素子の一例を示す概略構成図である。
図12において、有機EL素子350は、陰極312と、陽極314と、有機EL薄膜層340とを有する。
FIG. 12 is a schematic configuration diagram illustrating an example of an organic EL element.
In FIG. 12, the organic EL element 350 includes a cathode 312, an anode 314, and an organic EL thin film layer 340.

陰極312の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム(Al)、マグネシウム(Mg)−銀(Ag)合金、アルミニウム(Al)−リチウム(Li)合金、ITO(Indium Tin Oxide)などが挙げられる。なお、マグネシウム(Mg)−銀(Ag)合金は、充分厚ければ高反射率電極となり、極薄膜(20nm程度未満)では半透明電極となる。図12では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。   The material of the cathode 312 is not particularly limited and may be appropriately selected depending on the purpose. For example, aluminum (Al), magnesium (Mg) -silver (Ag) alloy, aluminum (Al) -lithium (Li) An alloy, ITO (Indium Tin Oxide), etc. are mentioned. A magnesium (Mg) -silver (Ag) alloy becomes a high reflectance electrode if it is sufficiently thick, and a semitransparent electrode if it is an extremely thin film (less than about 20 nm). Although light is extracted from the anode side in FIG. 12, light can be extracted from the cathode side by using a transparent or semi-transparent electrode for the cathode.

陽極314の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、銀(Ag)−ネオジウム(Nd)合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。   There is no restriction | limiting in particular as a material of the anode 314, According to the objective, it can select suitably, For example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), a silver (Ag) -neodymium (Nd) alloy, etc. Is mentioned. In addition, when a silver alloy is used, it becomes a high reflectance electrode and is suitable when taking out light from the cathode side.

有機EL薄膜層340は、電子輸送層342と、発光層344と、正孔輸送層346とを有する。電子輸送層342は、陰極312に接続され、正孔輸送層346は、陽極314に接続されている。陽極314と陰極312との間に所定の電圧を印加すると、発光層344が発光する。   The organic EL thin film layer 340 includes an electron transport layer 342, a light emitting layer 344, and a hole transport layer 346. The electron transport layer 342 is connected to the cathode 312, and the hole transport layer 346 is connected to the anode 314. When a predetermined voltage is applied between the anode 314 and the cathode 312, the light emitting layer 344 emits light.

ここで、電子輸送層342と発光層344が1つの層を形成してもよく、また、電子輸送層342と陰極312との間に電子注入層が設けられてもよく、更に、正孔輸送層346と陽極314との間に正孔注入層が設けられてもよい。   Here, the electron transport layer 342 and the light emitting layer 344 may form one layer, an electron injection layer may be provided between the electron transport layer 342 and the cathode 312, and hole transport is further performed. A hole injection layer may be provided between the layer 346 and the anode 314.

また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。   Further, the case of so-called “bottom emission” in which light is extracted from the substrate side has been described, but “top emission” in which light is extracted from the side opposite to the substrate may be used.

図9におけるドライブ回路320について説明する。
ドライブ回路320は、2つの電界効果型トランジスタ10及び20と、キャパシタ30を有する。
The drive circuit 320 in FIG. 9 will be described.
The drive circuit 320 includes two field effect transistors 10 and 20 and a capacitor 30.

電界効果型トランジスタ10は、スイッチ素子として動作する。電界効果型トランジスタ10のゲート電極Gは、所定の走査線に接続され、電界効果型トランジスタ10のソース電極Sは、所定のデータ線に接続されている。また、電界効果型トランジスタ10のドレイン電極Dは、キャパシタ30の一方の端子に接続されている。   The field effect transistor 10 operates as a switch element. The gate electrode G of the field effect transistor 10 is connected to a predetermined scanning line, and the source electrode S of the field effect transistor 10 is connected to a predetermined data line. The drain electrode D of the field effect transistor 10 is connected to one terminal of the capacitor 30.

電界効果型トランジスタ20は、有機EL素子350に電流を供給する。電界効果型トランジスタ20のゲート電極Gは、電界効果型トランジスタ10のドレイン電極Dと接続されている。そして、電界効果型トランジスタ20のドレイン電極Dは、有機EL素子350の陽極314に接続され、電界効果型トランジスタ20のソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 20 supplies current to the organic EL element 350. The gate electrode G of the field effect transistor 20 is connected to the drain electrode D of the field effect transistor 10. The drain electrode D of the field effect transistor 20 is connected to the anode 314 of the organic EL element 350, and the source electrode S of the field effect transistor 20 is connected to a predetermined current supply line.

キャパシタ30は、電界効果型トランジスタ10の状態、即ちデータを記憶する。キャパシタ30の他方の端子は、所定の電流供給線に接続されている。   The capacitor 30 stores the state of the field effect transistor 10, that is, data. The other terminal of the capacitor 30 is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ10が「オン」状態になると、信号線Y2を介して画像データがキャパシタ30に記憶され、電界効果型トランジスタ10が「オフ」状態になった後も、電界効果型トランジスタ20を画像データに対応した「オン」状態に保持することによって、有機EL素子350は駆動される。   Therefore, when the field effect transistor 10 is turned on, image data is stored in the capacitor 30 via the signal line Y2, and even after the field effect transistor 10 is turned off, the field effect transistor 10 is turned on. The organic EL element 350 is driven by holding 20 in the “on” state corresponding to the image data.

図13は、本発明の画像表示装置の他の一例を示す概略構成図である。
図13において、画像表示装置は、表示素子302と、配線(走査線、データ線、電流供給線)と、表示制御装置400とを有する。
表示制御装置400は、画像データ処理回路402と、走査線駆動回路404と、データ線駆動回路406とを有する。
画像データ処理回路402は、映像出力回路123の出力信号に基づいて、ディスプレイにおける複数の表示素子302の輝度を判断する。
走査線駆動回路404は、画像データ処理回路402の指示に応じてn本の走査線に個別に電圧を印加する。
データ線駆動回路406は、画像データ処理回路402の指示に応じてm本のデータ線に個別に電圧を印加する。
FIG. 13 is a schematic configuration diagram showing another example of the image display device of the present invention.
In FIG. 13, the image display device includes a display element 302, wiring (scanning line, data line, current supply line), and a display control device 400.
The display control device 400 includes an image data processing circuit 402, a scanning line driving circuit 404, and a data line driving circuit 406.
The image data processing circuit 402 determines the luminance of the plurality of display elements 302 in the display based on the output signal of the video output circuit 123.
The scanning line driving circuit 404 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 402.
The data line driving circuit 406 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 402.

また、上記実施形態では、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。   Moreover, although the said embodiment demonstrated the case where a light control element was an organic EL element, it is not limited to this, For example, a light control element may be an electrochromic element. In this case, the display is an electrochromic display.

また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図14に示されるように、表示素子302’に対する電流供給線は不要となる。また、図15に示されるように、ドライブ回路320’は、電界効果型トランジスタ10及び20と同様の1つの電界効果型トランジスタ40により構成することができる。電界効果型トランジスタ40において、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。また、ドレイン電極Dが、キャパシタ361及び液晶素子370の画素電極に接続されている。   The light control element may be a liquid crystal element. In this case, the display is a liquid crystal display, and a current supply line to the display element 302 ′ is not required as shown in FIG. 14. Further, as shown in FIG. 15, the drive circuit 320 ′ can be configured by one field effect transistor 40 similar to the field effect transistors 10 and 20. In the field effect transistor 40, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. Further, the drain electrode D is connected to the capacitor 361 and the pixel electrode of the liquid crystal element 370.

また、前記光制御素子は、電気泳動素子、無機EL素子、エレクトロウェッティング素子であってもよい。   The light control element may be an electrophoretic element, an inorganic EL element, or an electrowetting element.

以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置124を備えていればよい。例えば、コンピュータ(パソコンを含む)と画像表示装置124とが接続されたコンピュータシステムであってもよい。   As described above, the case where the system of the present invention is a television device has been described. However, the present invention is not limited to this, and the image display device 124 may be provided as a device for displaying images and information. For example, a computer system in which a computer (including a personal computer) and an image display device 124 are connected may be used.

また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)などの携帯情報機器、スチルカメラやビデオカメラなどの撮像機器における表示手段に画像表示装置124を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置124を用いることができる。さらに、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置124を用いることができる。   In addition, the image display device 124 is used as a display unit in portable information devices such as mobile phones, portable music playback devices, portable video playback devices, electronic BOOKs and PDAs (Personal Digital Assistants), and imaging devices such as still cameras and video cameras. Can be used. In addition, the image display device 124 can be used as a display unit for various information in a mobile system such as a car, an aircraft, a train, and a ship. Furthermore, the image display device 124 can be used as a display unit for various information in a measurement device, an analysis device, a medical device, and an advertising medium.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to the following examples.

(実施例1)
<電界効果型トランジスタの作製>
−ゲート電極の形成−
ガラス基板上に、100nmの厚みになるようにAlを蒸着し、フォトリソグラフィを行ってライン状にパターニングすることによって、ゲート電極を形成した。
Example 1
<Fabrication of field effect transistor>
-Formation of gate electrode-
On the glass substrate, Al was vapor-deposited so as to have a thickness of 100 nm, and a gate electrode was formed by performing photolithography and patterning in a line shape.

−ゲート絶縁層の形成−
La(thd)、Ba(thd)(thd=2,2,6,6−tetramethyl−3,5−heptanedionato)をそれぞれテトラエチレングリコールジメチルエーテル(tetraglyme)、テトラヒドロフラン(THF)に溶解させたものを液体原料とし、CVD法により、ゲート電極を含むガラス基板上にLaBa酸化物絶縁膜を約100nm成膜し、これをゲート絶縁層とした。酸化物絶縁膜中のLaとBaの原子数の比率はLa:Ba=9:1である。
-Formation of gate insulation layer-
La (thd) 3 and Ba (thd) 2 (thd = 2,2,6,6-tetramethyl-3,5-heptanedionato) dissolved in tetraethylene glycol dimethyl ether (tetraglyme) and tetrahydrofuran (THF), respectively. A LaBa oxide insulating film having a thickness of about 100 nm was formed on a glass substrate including a gate electrode by a CVD method as a liquid raw material, and this was used as a gate insulating layer. The ratio of the number of La and Ba atoms in the oxide insulating film is La: Ba = 9: 1.

−活性層の形成−
チャンバー内にアルゴン(Ar)と酸素(O)ガスを導入し、MgIn焼結体ターゲットを用いて、常温でDCスパッタ法を行うことにより、活性層となるMgIn膜を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量(アルゴンガスと酸素ガスの流量の和)に対し酸素1.0%とした。パターニングはメタルマスクを介して成膜することで行った。続けて、オーブンを用い大気中300℃1時間の加熱処理を行った。このようなアニール処理は、活性層とゲート絶縁層膜との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
-Formation of active layer-
An argon (Ar) and oxygen (O 2 ) gas is introduced into the chamber, and a MgIn 2 O 4 film serving as an active layer is formed by performing a DC sputtering method at room temperature using a MgIn 2 O 4 sintered body target. A film was formed. The oxygen ratio in the flow rate of the gas introduced into the chamber during film formation was 1.0% of oxygen with respect to the total flow rate (sum of the flow rates of argon gas and oxygen gas). Patterning was performed by forming a film through a metal mask. Subsequently, heat treatment was performed in the atmosphere at 300 ° C. for 1 hour using an oven. Such annealing treatment is generally performed for the purpose of improving transistor characteristics by reducing the interface defect level density between the active layer and the gate insulating layer film.

−ソース電極及びドレイン電極の形成−
前記ゲート絶縁層上及び前記活性層上に、真空蒸着法を用いて厚み100nmのソース電極及びドレイン電極を形成した。蒸着源にはAlを用いた。パターニングはメタルマスクを介して成膜することで行い、チャネル幅を200μm、チャネル長を50μmとした。続けて、活性層とソース・ドレイン電極との間の電気的な接触を良くするため、オーブンを用いて大気中200℃で1時間の加熱処理を行った。
-Formation of source and drain electrodes-
A source electrode and a drain electrode having a thickness of 100 nm were formed on the gate insulating layer and the active layer by vacuum deposition. Al was used as a deposition source. The patterning was performed by forming a film through a metal mask, and the channel width was 200 μm and the channel length was 50 μm. Subsequently, in order to improve the electrical contact between the active layer and the source / drain electrodes, a heat treatment was performed in an atmosphere at 200 ° C. for 1 hour using an oven.

以上のプロセスにより、図1に類似のトップコンタクト・ボトムゲート型の電界効果型トランジスタを得た。   Through the above process, a top contact / bottom gate type field effect transistor similar to FIG. 1 was obtained.

<活性層のキャリア密度の測定>
ホール測定用の素子を作製するため、別のガラス基板上に活性層と同じ条件でMgIn膜を形成した。スパッタの際にはシャドウマスクを用い、8mm角のパターンを形成した。続いて、真空蒸着法を用い、MgIn膜上の四隅にシャドウマスクを用いてホール測定用のコンタクト電極を形成した。蒸着源にはAlを用いた。
このホール測定素子について、ホール効果測定システム(東陽テクニカ社製、ResiTest8300)を用いて、比抵抗測定及びホール効果測定を行い、MgIn膜の電子キャリア密度(/cm)を求めた。結果は、5.7×1017/cmであった。
<Measurement of carrier density of active layer>
In order to produce an element for measuring holes, an MgIn 2 O 4 film was formed on another glass substrate under the same conditions as the active layer. When sputtering, a shadow mask was used to form an 8 mm square pattern. Subsequently, a contact electrode for hole measurement was formed using a shadow mask at four corners on the MgIn 2 O 4 film using a vacuum deposition method. Al was used as a deposition source.
With respect to this Hall measuring element, specific resistance measurement and Hall effect measurement were performed using a Hall effect measuring system (ResiTest 8300, manufactured by Toyo Technica Co., Ltd.), and the electron carrier density (/ cm 3 ) of the MgIn 2 O 4 film was obtained. The result was 5.7 × 10 17 / cm 3 .

<ゲート絶縁層の比誘電率の測定>
比誘電率測定用の素子を作製するため、別のガラス基板上にAlを蒸着して下部電極を形成した後、ゲート絶縁層と同じ条件でLaBa酸化物絶縁膜を形成した。続いてAlを蒸着して上部電極を形成した。全ての成膜においてシャドウマスクを用いて所望のパターンを形成し、面積0.5mmのコンデンサが得られた。これに対し容量計測を行い比誘電率を算出した。周波数1kHzでの比誘電率は11.8であった。
<Measurement of relative dielectric constant of gate insulating layer>
In order to produce an element for measuring the relative dielectric constant, Al was evaporated on another glass substrate to form a lower electrode, and then a LaBa oxide insulating film was formed under the same conditions as the gate insulating layer. Subsequently, Al was deposited to form an upper electrode. In all the film formations, a desired pattern was formed using a shadow mask, and a capacitor having an area of 0.5 mm 2 was obtained. On the other hand, capacitance measurement was performed to calculate a relative dielectric constant. The relative dielectric constant at a frequency of 1 kHz was 11.8.

<ゲート絶縁層の結晶性の測定>
X線回折実験を行うため、別のガラス基板上にゲート絶縁層と同じ条件でLaBa酸化物絶縁膜を形成した。続けて、熱履歴をトランジスタのゲート絶縁層と同じとするため、300℃で1時間の加熱処理と200℃で1時間の加熱処理とを行った。この膜に対しPhilips社製、X‘PertProを用いてX線回折測定を行った結果を図16に示す。使用したX線はCuのKα線(波長1.5405Å)である。回折ピークは観測されず、ゲート絶縁層はアモルファス酸化物膜であることがわかった。
<Measurement of crystallinity of gate insulating layer>
In order to perform an X-ray diffraction experiment, a LaBa oxide insulating film was formed on another glass substrate under the same conditions as the gate insulating layer. Subsequently, in order to make the thermal history the same as that of the gate insulating layer of the transistor, heat treatment at 300 ° C. for 1 hour and heat treatment at 200 ° C. for 1 hour were performed. FIG. 16 shows the result of X-ray diffraction measurement performed on this film using X'PertPro manufactured by Philips. The X-ray used was a Cu Kα ray (wavelength 1.5405 mm). A diffraction peak was not observed, and it was found that the gate insulating layer was an amorphous oxide film.

<トランジスタ特性の測定>
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置(アジレントテクノロジー社製、半導体パラメータ・アナライザ4156C)を用いて、トランジスタ性能評価を実施した。ソース・ドレイン間電圧Vdsを10Vとし、ゲート電圧Vgを−15Vから+15Vに変化させてソース・ドレイン間電流Idsを計測し、トランスファー特性(Vg−Ids特性)を評価した。得られた結果を図17に示した。また、続けてVgを+15Vから−15Vに変化させてIdsを計測したが、得られたトランスファー特性は図17と重なり、ヒステリシスは観測されなかった。図17には、ゲート電流Igの絶対値も図示した。リーク電流は0.1pA以下と充分小さいことが確認できた。
図17に示したトランスファー特性を基に、飽和領域における電界効果移動度μを算出した。また、Idsのオン/オフ比を算出した。ここでは、オン状態のIdsをVg=15Vでの値とし、オフ状態のIdsをVg=−15V〜−10Vでの値の平均値として計算した。また、オフ状態からオン状態への立ち上がりの急峻さを示すs値(Idsを1桁増加させるのに必要なゲート電圧差)を計算した。結果を表1に示した。
なお、図及び表において、「e」、及び「E」は、10のべき乗を表す。即ち、「1e−3」、及び「1E−3」は、「1×10−3」を表し、「1e−10」、及び「1E−10」は「1×10−10」を表す。
<Measurement of transistor characteristics>
About the obtained field effect transistor, transistor performance evaluation was implemented using the semiconductor parameter analyzer apparatus (Agilent Technology company make, semiconductor parameter analyzer 4156C). The source-drain voltage Vds was set to 10 V, the gate voltage Vg was changed from -15 V to +15 V, the source-drain current Ids was measured, and the transfer characteristics (Vg-Ids characteristics) were evaluated. The obtained results are shown in FIG. Further, Ids was continuously measured while changing Vg from +15 V to −15 V, but the obtained transfer characteristics overlapped with FIG. 17, and no hysteresis was observed. FIG. 17 also shows the absolute value of the gate current Ig. It was confirmed that the leakage current was sufficiently small as 0.1 pA or less.
Based on the transfer characteristics shown in FIG. 17, the field effect mobility μ in the saturation region was calculated. Also, the Ids on / off ratio was calculated. Here, the Ids in the on state was calculated as a value at Vg = 15V, and the Ids in the off state was calculated as an average value of values in Vg = −15V to −10V. Further, an s value (a gate voltage difference required to increase Ids by one digit) indicating the steepness of the rise from the off state to the on state was calculated. The results are shown in Table 1.
In the figures and tables, “e” and “E” represent powers of 10. That is, “1e-3” and “1E-3” represent “1 × 10 −3 ”, and “1e-10” and “1E-10” represent “1 × 10 −10 ”.

(比較例1)
ゲート絶縁層の成膜方法を以下のようにした以外は実施例1と同様にして、電界効果型トランジスタを作製した。
(Comparative Example 1)
A field effect transistor was produced in the same manner as in Example 1 except that the method for forming the gate insulating layer was as follows.

−ゲート絶縁層の形成−
ゲート電極を含むガラス基板上に、RFスパッタ法を用いてSiO膜を200nm形成し、これをゲート絶縁層とした。スパッタターゲットとしてはSiOガラスターゲットを用いた。成膜の際はアルゴンガスと酸素ガスをチャンバーに流し、酸素ガスの流量比を25.0%とした。また、実施例1と同様にして、このSiO膜の比誘電率を測定したところ、3.9であった。
-Formation of gate insulation layer-
An SiO 2 film having a thickness of 200 nm was formed on a glass substrate including a gate electrode by an RF sputtering method, and this was used as a gate insulating layer. A SiO 2 glass target was used as the sputtering target. During film formation, argon gas and oxygen gas were flowed into the chamber, and the flow rate ratio of oxygen gas was 25.0%. Further, when the relative dielectric constant of the SiO 2 film was measured in the same manner as in Example 1, it was 3.9.

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図18に、算出した電界効果移動度とオン/オフ比の値を表1に示した。但しここでは、オフ電流の値をVgが−15Vの時のIdsとして計算した。また、s値については、今回の計測範囲(Vg=−15V〜15V)では明確なオフ状態が存在せず立ち上がりを定義することができなかったため、不明とした。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. 18, and the calculated field effect mobility and on / off ratio values are shown in Table 1. However, here, the value of the off-current is calculated as Ids when Vg is −15V. Also, the s value was unknown because there was no clear off state in the current measurement range (Vg = -15V to 15V) and the rising could not be defined.

(比較例2)
ゲート絶縁層の成膜方法を以下のようにした以外は実施例1と同様にして、電界効果型トランジスタを作製した。
(Comparative Example 2)
A field effect transistor was produced in the same manner as in Example 1 except that the method for forming the gate insulating layer was as follows.

−ゲート絶縁層の形成−
ゲート電極を含むガラス基板上に、プラズマCVDにより、原料にSiHガスとNOガスを用いて200℃の温度で200nmの厚みのSiONを成膜し、これをゲート絶縁層とした。また、実施例1と同様にして、このSiON膜の比誘電率を測定したところ、7.0であった。
-Formation of gate insulation layer-
On a glass substrate including a gate electrode, a SiON film having a thickness of 200 nm was formed at a temperature of 200 ° C. using SiH 4 gas and N 2 O gas as a raw material by plasma CVD, and this was used as a gate insulating layer. Further, when the relative dielectric constant of the SiON film was measured in the same manner as in Example 1, it was 7.0.

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図19に、算出した電界効果移動度、オン/オフ比、s値の値を表1に示した。但しここでは、オフ電流の値をVgが−15Vの時のIdsとして計算した。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. 19, and the calculated field effect mobility, on / off ratio, and s value are shown in Table 1. However, here, the value of the off-current is calculated as Ids when Vg is −15V.

(比較例3及び比較例4)
活性層の形成方法を以下のように変えた以外は比較例1と同様にして電界効果型トランジスタを作製した。(比較例3)
また、活性層の形成方法を以下のように変えた以外は比較例2と同様にして電界効果型トランジスタを作製した。(比較例4)
(Comparative Example 3 and Comparative Example 4)
A field effect transistor was fabricated in the same manner as in Comparative Example 1 except that the method for forming the active layer was changed as follows. (Comparative Example 3)
A field effect transistor was produced in the same manner as in Comparative Example 2 except that the method for forming the active layer was changed as follows. (Comparative Example 4)

−活性層の形成−
チャンバー内にアルゴン(Ar)と酸素(O)ガスを導入し、MgIn焼結体ターゲットを用いて、常温でDCスパッタ法を行うことにより、活性層となるMgIn膜を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量に対し酸素40.0%とした。パターニングはメタルマスクを介して成膜することで行った。続けて、オーブンを用い大気中300℃1時間の加熱処理を行った。また、実施例1と同様にしてこのMgIn膜のキャリア密度を求めたところ、7.51×1016/cmであった。
-Formation of active layer-
An argon (Ar) and oxygen (O 2 ) gas is introduced into the chamber, and a MgIn 2 O 4 film serving as an active layer is formed by performing a DC sputtering method at room temperature using a MgIn 2 O 4 sintered body target. A film was formed. The oxygen ratio in the flow rate of the gas introduced into the chamber during film formation was 40.0% of oxygen with respect to the total flow rate. Patterning was performed by forming a film through a metal mask. Subsequently, heat treatment was performed in the atmosphere at 300 ° C. for 1 hour using an oven. Further, the carrier density of this MgIn 2 O 4 film was determined in the same manner as in Example 1, and it was 7.51 × 10 16 / cm 3 .

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図20(比較例3)及び図21(比較例4)に示した。算出した電界効果移動度、オン/オフ比、s値の値を表1に示した。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. 20 (Comparative Example 3) and FIG. 21 (Comparative Example 4). The calculated field effect mobility, on / off ratio, and s value are shown in Table 1.

(比較例5)
ゲート絶縁層の形成方法を以下のように変えた以外は実施例1と同様にして電界効果型トランジスタを作製した。
(Comparative Example 5)
A field effect transistor was fabricated in the same manner as in Example 1 except that the method for forming the gate insulating layer was changed as follows.

−ゲート絶縁層の形成−
トルエン12mLに、2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%)11mLと、2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%)0.4mLとを混合し、イットリウムカルシウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はY:Ca=10:0.5である。
ゲート電極を含むガラス基板上に前記塗布液をスピンコートし、オーブンを用いて120℃大気中1時間で乾燥させた後、酸素雰囲気下で400℃3時間の焼成を行い、ゲート絶縁層を形成した。ゲート絶縁層の平均厚みは105nmであった。実施例1と同様にしてこの膜の比誘電率を測定したところ、11.4であった。また、実施例1と同様にしてX線回折を測定した結果を図22に示した。2θが約29度、約34度、約48.5度、約58度のところにピークが観測され、これらは蛍石型構造のイットリア(Y)の(2,2,2)、(4,0,0)、(4,4,0)、(6,2,2)回折ピークに相当する。すなわちこの膜中には、多結晶のイットリアが存在することがわかった。
-Formation of gate insulation layer-
12 mL of toluene is mixed with 11 mL of 2-ethylhexanoate yttrium toluene solution (Y content 8 wt%) and 0.4 mL of 2-ethylhexanoate calcium mineral spirit solution (Ca content 5 wt%), and an yttrium calcium oxide insulating film A forming coating solution was obtained. The ratio of the number of atoms in the coating solution is Y: Ca = 10: 0.5.
The coating solution is spin-coated on a glass substrate including a gate electrode, dried in an atmosphere at 120 ° C. for 1 hour using an oven, and then fired at 400 ° C. for 3 hours in an oxygen atmosphere to form a gate insulating layer. did. The average thickness of the gate insulating layer was 105 nm. When the relative dielectric constant of this film was measured in the same manner as in Example 1, it was 11.4. Moreover, the result of having measured X-ray diffraction like Example 1 was shown in FIG. Peaks are observed at 2θ of about 29 degrees, about 34 degrees, about 48.5 degrees, and about 58 degrees, which are ( 2, 2, 2 ), yttria (Y 2 O 3 ) of fluorite structure. It corresponds to the (4,0,0), (4,4,0), (6,2,2) diffraction peaks. That is, it was found that polycrystalline yttria was present in this film.

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図23に示した。また、ゲートリーク電流の値も同図に示した。算出した電界効果移動度、オン/オフ比、s値の値を表1に示した。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. The value of the gate leakage current is also shown in the figure. The calculated field effect mobility, on / off ratio, and s value are shown in Table 1.

表1中、「E」は、「10のべき乗」を表す。例えば、「1E+5」は、「100000」を表す。 In Table 1, “E” represents “power of 10”. For example, “1E + 5” represents “100000”.

実施例1では、5.73×1017/cmのキャリア密度を持つ活性層に対し、LaBa酸化物絶縁膜(LaBa膜)をゲート絶縁層に用いている。LaBa膜の比誘電率は11.8と高い。この場合得られるトランジスタは良好なスイッチング特性を示し、5.33cm/Vsという高い移動度を実現した。オフ電流及びゲートリーク電流は0.1pA以下と極めて低く、またトランスファー特性にヒステリシスが見られなかったことから、このアモルファスLaBa膜によって優良な絶縁性を有する常誘電体ゲート絶縁層が形成できたと言える。オン/オフ比は10を超え、実用面から鑑みて充分良好な特性である。立ち上がりの急峻さを示すs値は、0.39V/decadeと充分小さい値となった。 In Example 1, a LaBa oxide insulating film (LaBa film) is used as a gate insulating layer for an active layer having a carrier density of 5.73 × 10 17 / cm 3 . The relative dielectric constant of the LaBa film is as high as 11.8. In this case, the obtained transistor showed good switching characteristics and realized a high mobility of 5.33 cm 2 / Vs. The off-state current and gate leakage current were extremely low at 0.1 pA or less, and no hysteresis was observed in the transfer characteristics. Therefore, it can be said that this amorphous LaBa film formed a paraelectric gate insulating layer having excellent insulating properties. . On / off ratio exceeding 10 9, is sufficient good characteristics in view of the practical aspect. The s value indicating the steepness of the rise was a sufficiently small value of 0.39 V / decade.

比較例1では、実施例1と同じキャリア密度を持つ活性層に対し、SiOをゲート絶縁層に用いている。トランスファー特性においては、Vgに対応したIdsの変調は見られるものの、Vg=−15Vから15Vの範囲では明確なオフ状態が存在しない。オン/オフ比に相当する値としてIdsの最大値と最小値の比をとっても10台しかなく、立ち上がりが不明瞭であるためs値は算出できなかった。 In Comparative Example 1, SiO 2 is used for the gate insulating layer for the active layer having the same carrier density as in Example 1. In the transfer characteristic, although Ids modulation corresponding to Vg is seen, there is no clear off state in the range of Vg = −15V to 15V. On / a ratio of the maximum value of Ids as a corresponding value in the off ratio and minimum take 10 only five rather, s value for the rise is unclear could not be calculated.

比較例2では、実施例1と同じキャリア密度を持つ活性層に対し、SiONをゲート絶縁層に用いている。トランスファー特性は立ち上がりがマイナスのいわゆるデプレッションの傾向が強い。オフ状態は存在するが、オフ電流の値はpA台とやや高めである。オン/オフ比は10台と実施例1より2桁小さく、s値も1.54V/decadeと大きい。 In Comparative Example 2, SiON is used for the gate insulating layer for the active layer having the same carrier density as in Example 1. The transfer characteristic has a strong tendency of so-called depression with a negative rise. Although the off state exists, the off current value is slightly higher than the pA level. On / off ratio 10 7 units of Example 1 from 2-digit decrease, s value as high as 1.54V / decade.

比較例3及び比較例4では、ゲート絶縁層にそれぞれSiO膜とSiON膜を用いている。比較例1及び2との違いは活性層のキャリア密度であり、活性層を成膜する際の酸素流量比を上げることによりキャリア密度を小さくしている。キャリアが減ったことで立ち上がりの電圧がプラス方向に動き、ゲート絶縁層がSiOであっても比較例3ではオフ状態が確認できる(図20)。しかし、実施例1(図17)と比べると明らかに立ち上がりの急峻さに差があり、s値を見ると比較例3及び比較例4では1V/decadeを超えており実用的に充分な特性とは言えない。 In Comparative Example 3 and Comparative Example 4, a SiO 2 film and a SiON film are used for the gate insulating layer, respectively. The difference from Comparative Examples 1 and 2 is the carrier density of the active layer, and the carrier density is reduced by increasing the oxygen flow rate ratio when forming the active layer. The rising voltage moves in the positive direction due to the decrease in carriers, and the off state can be confirmed in Comparative Example 3 even when the gate insulating layer is made of SiO 2 (FIG. 20). However, compared with Example 1 (FIG. 17), there is clearly a difference in the steepness of the rise, and when the s value is seen, Comparative Example 3 and Comparative Example 4 exceed 1 V / decade and have practically sufficient characteristics. I can't say that.

比較例5では、ゲート絶縁層にCaとYを含む酸化物膜を用いている。この絶縁層はY酸化物の含有率が高く、図22に示したX線回折の結果からわかるようにYの多結晶が膜中に存在している。比較例5の活性層は実施例1と同じ条件で形成しており、キャリア密度も等しい。図23に示したトランスファー特性では、実施例1(図17)と比べてオフ電流値が高く、オン/オフ比は10台と小さい。オフ電流値は同図に示したゲートリーク電流の値と一致しており、ゲート絶縁層を介したリークの影響でオフ電流が上がっていることがわかる。すなわち、ゲート絶縁層のCaY酸化物膜がアモルファスではなく多結晶であるために、結晶粒界に起因してゲートリークが発生しトランジスタ特性を悪化させている。 In Comparative Example 5, an oxide film containing Ca and Y is used for the gate insulating layer. This insulating layer has a high content of Y oxide, and as can be seen from the result of X-ray diffraction shown in FIG. 22, polycrystals of Y 2 O 3 are present in the film. The active layer of Comparative Example 5 is formed under the same conditions as in Example 1 and has the same carrier density. A transfer characteristic shown in FIG. 23, Example 1 (FIG. 17) high OFF current value as compared with the on / off ratio 10 five and small. The off-current value matches the value of the gate leakage current shown in the figure, and it can be seen that the off-current increases due to the influence of leakage through the gate insulating layer. That is, since the CaY oxide film of the gate insulating layer is not amorphous but polycrystalline, gate leakage occurs due to the crystal grain boundary and deteriorates the transistor characteristics.

実用面を考慮してトランジスタに求められる特性は、用途によって異なるものではあるが、一般的には、移動度が1cm/Vs以上、より好ましくは5cm/Vs以上であり、オン/オフ比が10以上、より好ましくは10以上、更に好ましくは10以上であり、s値が1V/decade以下、より好ましくは0.5V/decade以下である。実施例1はこの条件を満たしているが、比較例では特性が不充分である。 Although the characteristics required for a transistor in consideration of practical use are different depending on the application, in general, the mobility is 1 cm 2 / Vs or more, more preferably 5 cm 2 / Vs or more, and the on / off ratio is Is 10 6 or more, more preferably 10 7 or more, still more preferably 10 8 or more, and the s value is 1 V / decade or less, more preferably 0.5 V / decade or less. Example 1 satisfies this condition, but the characteristics of the comparative example are insufficient.

(比較例6、7、及び実施例2〜5)
ゲート絶縁層と活性層の形成方法を以下のように変えた以外は実施例1と同様にして電界効果型トランジスタを作製した。
(Comparative Examples 6 and 7 and Examples 2 to 5)
A field effect transistor was fabricated in the same manner as in Example 1 except that the method for forming the gate insulating layer and the active layer was changed as follows.

−ゲート絶縁層の形成−
La(thd)、Mg(thd)(thd=2,2,6,6−tetramethyl−3,5−heptanedionato)をそれぞれテトラエチレングリコールジメチルエーテル(tetraglyme)、テトラヒドロフラン(THF)に溶解させたものを液体原料とし、CVD法により、LaMg酸化物絶縁膜を約100nm形成しこれをゲート絶縁膜とした。酸化物絶縁膜中のLaとMgの原子数の比はLa:Mg=8:2である。実施例1と同様にしてこの膜の比誘電率を測定したところ、8.1であった。また、実施例1と同様にしてX線回折を測定したところ、ピークは観測されずアモルファスであることがわかった。
-Formation of gate insulation layer-
La (thd) 3 , Mg (thd) 2 (thd = 2,2,6,6-tetramethyl-3,5-heptanedionato) dissolved in tetraethylene glycol dimethyl ether (tetraglyme) and tetrahydrofuran (THF), respectively A LaMg oxide insulating film having a thickness of about 100 nm was formed by a CVD method using a liquid material, and this was used as a gate insulating film. The ratio of the number of La and Mg atoms in the oxide insulating film is La: Mg = 8: 2. When the relative dielectric constant of this film was measured in the same manner as in Example 1, it was 8.1. Further, when X-ray diffraction was measured in the same manner as in Example 1, no peak was observed and it was found to be amorphous.

−活性層の形成−
35.488gの硝酸インジウム(In(NO・3HO)を秤量し、エチレングリコールモノメチルエーテル100mLに溶解し、A液とした。
2.330gの塩化ジルコニウム(ZrCl)を秤量し、エチレングリコールモノメチルエーテル100mLに溶解し、B液とした。
3.965gの塩化タングステン(WCl)を秤量し、エチレングリコールモノメチルエーテル100mLに溶解し、C液とした。
A液、B液、C液、及びエチレングリコールモノメチルエーテルと1,2−プロパンジオールを、各々の比較例6、7、及び実施例2〜5に対し、表2に示す分量で混合して室温で撹拌し、酸化物半導体膜形成用塗布液を作製した。
-Formation of active layer-
35.488 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) was weighed and dissolved in 100 mL of ethylene glycol monomethyl ether to obtain Liquid A.
2.330 g of zirconium chloride (ZrCl 4 ) was weighed and dissolved in 100 mL of ethylene glycol monomethyl ether to obtain a solution B.
3.965 g of tungsten chloride (WCl 6 ) was weighed and dissolved in 100 mL of ethylene glycol monomethyl ether to obtain solution C.
Liquid A, liquid B, liquid C, and ethylene glycol monomethyl ether and 1,2-propanediol were mixed in the amounts shown in Table 2 with respect to each of Comparative Examples 6 and 7, and Examples 2 to 5, and room temperature. To prepare a coating solution for forming an oxide semiconductor film.

次に、前記ゲート絶縁層上に、上記酸化物半導体膜形成用塗布液をインクジェット法で所望の場所に塗布し、400℃で1時間大気中で焼成して活性層を形成した。
比較例6の条件では、塗布液を基板上に塗布し焼成することによってInZrO膜が形成される。InとZrの原子数の比率は100:5であり、Zrは酸素欠損の発生を抑制する目的で加えている。比較例7及び実施例2〜5では、母相であるInZrO膜中の一部のIn(+3価)がW(+6価)で置換ドープされており、これによってキャリアが発生する。Inの全サイト数のうち何%をWが置換しているかをW濃度と定義し、その値を表2に記載した。また、実施例1と同様にしてこれらの膜のキャリア密度をホール測定によって求め、結果を表2に記した。W濃度の増加に伴ってキャリア密度が増えており、Wの置換ドーピングによってキャリアが有効に生成されていることがわかった。
Next, the oxide semiconductor film-forming coating solution was applied to a desired place on the gate insulating layer by an inkjet method, and baked in the atmosphere at 400 ° C. for 1 hour to form an active layer.
Under the conditions of Comparative Example 6, an InZrO film is formed by applying a coating solution on a substrate and baking it. The ratio of the number of In and Zr atoms is 100: 5, and Zr is added for the purpose of suppressing the occurrence of oxygen vacancies. In Comparative Example 7 and Examples 2 to 5, a portion of In (+3 valence) in the InZrO film that is the parent phase is substituted and doped with W (+6 valence), thereby generating carriers. The percentage of the total number of In sites that W is replacing is defined as the W concentration, and the value is shown in Table 2. Further, the carrier density of these films was determined by hole measurement in the same manner as in Example 1, and the results are shown in Table 2. It has been found that the carrier density increases as the W concentration increases, and that carriers are effectively generated by the substitutional doping of W.

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図24(比較例6、7)及び図25(実施例2〜5)に、算出した電界効果移動度、オン/オフ比、s値の値を表3に示した。比較例6、7、実施例2〜5のいずれにおいてもトランスファー特性にヒステリシスは見られなかった。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. 24 (Comparative Examples 6 and 7) and FIG. 25 (Examples 2 to 5), and the calculated field effect mobility, on / off ratio, and s value are shown in Table 3. In any of Comparative Examples 6 and 7 and Examples 2 to 5, no hysteresis was observed in the transfer characteristics.

比較例6、7及び実施例2〜5では、ゲート絶縁層に同じ組成の膜を用いているが、活性層のキャリア密度が異なる。キャリア密度が4.0×1017/cm以下の比較例6及び比較例7では、移動度が1cm/Vs以下、オン/オフ比が10以下、s値が0.5V/decade以上となっており、図24のトランスファー特性からも明らかなようにスイッチングの挙動が充分良好ではない。一方、キャリア密度が4.0×1017/cm以上の実施例2〜5では、移動度が1cm/Vs以上、オン/オフ比が10以上、s値が0.5V/decade以下であり、オフ状態からオン状態へ急峻にIdsが立ち上がる良好なスイッチング特性が得られている(図25)。移動度を高める観点からは、特にキャリア密度が1.0×1018/cm以上が好ましいことがわかる。 In Comparative Examples 6 and 7 and Examples 2 to 5, films having the same composition are used for the gate insulating layer, but the carrier density of the active layer is different. In the carrier density of 4.0 × 10 17 / cm 3 or less in Comparative Examples 6 and 7, the mobility is 1 cm 2 / Vs or less, the on / off ratio of 10 7 or less, s value 0.5V / decade or more As is apparent from the transfer characteristics of FIG. 24, the switching behavior is not sufficiently good. On the other hand, in Examples 2 to 5 in which the carrier density is 4.0 × 10 17 / cm 3 or more, the mobility is 1 cm 2 / Vs or more, the on / off ratio is 10 7 or more, and the s value is 0.5 V / decade or less. Good switching characteristics in which Ids rises sharply from the off state to the on state are obtained (FIG. 25). From the viewpoint of increasing mobility, it can be seen that the carrier density is particularly preferably 1.0 × 10 18 / cm 3 or more.

(実施例6〜11)
ゲート絶縁層の形成方法を以下のように変えた以外は実施例4と同様にして電界効果型トランジスタを作製した。
(Examples 6 to 11)
A field effect transistor was fabricated in the same manner as in Example 4 except that the method for forming the gate insulating layer was changed as follows.

−ゲート絶縁層の形成−
トルエンと、2−エチルヘキサン酸ランタントルエン溶液(La含量7重量%)と、2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3重量%)を表4に示す分量で混合し、ゲート絶縁層形成用塗布液を得た。
ゲート電極を含むガラス基板上に前記塗布液をスピンコートし、オーブンを用いて120℃大気中1時間で乾燥させた後、酸素雰囲気下で400℃3時間の焼成を行い、LaMg酸化物絶縁膜からなるゲート絶縁層を形成した。酸化物膜中のLaとMgの原子数の比率を表4に示した。ゲート絶縁層の平均厚みは120nmであった。実施例1と同様にしてこれらの膜の比誘電率を測定した。結果を表4に示した。また、実施例1と同様にしてX線回折を測定したところ、ピークは観測されずアモルファスであることがわかった。
-Formation of gate insulation layer-
Toluene, lanthanum 2-ethylhexanoate toluene solution (La content 7% by weight) and 2-ethylhexanoate magnesium toluene solution (Mg content 3% by weight) are mixed in the amounts shown in Table 4 to form a gate insulating layer. A coating solution was obtained.
The coating solution is spin-coated on a glass substrate including a gate electrode, dried in an atmosphere at 120 ° C. for 1 hour using an oven, and then fired in an oxygen atmosphere at 400 ° C. for 3 hours to form a LaMg oxide insulating film. A gate insulating layer was formed. Table 4 shows the ratio of the number of La and Mg atoms in the oxide film. The average thickness of the gate insulating layer was 120 nm. The relative permittivity of these films was measured in the same manner as in Example 1. The results are shown in Table 4. Further, when X-ray diffraction was measured in the same manner as in Example 1, no peak was observed and it was found to be amorphous.

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。トランスファー特性を図26(実施例6〜8)及び図27(実施例9〜11)に、算出した電界効果移動度、オン/オフ比、s値の値を表5に示した。いずれの実施例においてもトランスファー特性にヒステリシスは見られなかった。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The transfer characteristics are shown in FIG. 26 (Examples 6 to 8) and FIG. 27 (Examples 9 to 11), and the calculated field effect mobility, on / off ratio, and s value are shown in Table 5. In any of the examples, no hysteresis was observed in the transfer characteristics.

実施例6〜11のいずれにおいても、実用面から考えて充分良好な特性が得られている。ゲート絶縁層の組成を変え比誘電率を下げていった時のトランジスタ特性の傾向を見ると比誘電率の減少に伴ってs値の増加傾向が見られ、特に比誘電率が7.0以下になるとトランスファーカーブの立ち上がりの傾きが緩やかになる傾向が顕著になることから(図27)、4.0×1017/cm以上のキャリア密度の酸化物活性層に対してはゲート絶縁層の比誘電率を7.0より大きくすることがより好ましいことがわかる。 In any of Examples 6 to 11, sufficiently good characteristics are obtained in view of practical use. Looking at the tendency of transistor characteristics when the dielectric constant is lowered by changing the composition of the gate insulating layer, the s-value tends to increase as the relative dielectric constant decreases. In particular, the relative dielectric constant is 7.0 or less. Then, the slope of the rising of the transfer curve becomes prominent (FIG. 27). For the oxide active layer having a carrier density of 4.0 × 10 17 / cm 3 or more, the gate insulating layer It can be seen that the relative dielectric constant is more preferably larger than 7.0.

(実施例12〜20)
ゲート絶縁層の形成方法と活性層の形成方法を以下のように変えた以外は実施例1と同様にして電界効果型トランジスタを作製した。
(Examples 12 to 20)
A field effect transistor was fabricated in the same manner as in Example 1 except that the method for forming the gate insulating layer and the method for forming the active layer were changed as follows.

−ゲート絶縁層形成用塗布液の作製−
−−実施例12−−
トルエン10mLにガリウムアセチルアセトナート0.37mgを溶解後、2−エチルヘキサン酸バリウムトルエン溶液(Ba含量8wt%)1.7mLを加え混合し、バリウムガリウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はGa:Ba=1:1である。
−Preparation of coating liquid for gate insulating layer formation−
-Example 12-
After dissolving 0.37 mg of gallium acetylacetonate in 10 mL of toluene, 1.7 mL of 2-ethylhexanoic acid barium toluene solution (Ba content 8 wt%) was added and mixed to obtain a coating solution for forming a barium gallium oxide insulating film. The ratio of the number of atoms in the coating solution is Ga: Ba = 1: 1.

−−実施例13−−
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%)2mLと、2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%)11mLと、チタニウムn−ブトキシド0.35mLとを混合し、更にトルエン15mLを加え希釈し、マグネシウムチタンイットリウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はMg:Y:Ti=2.5:10:1である。
-Example 13-
2 mL of 2-ethylhexanoic acid magnesium toluene solution (Mg content 3 wt%), 11 mL of 2-ethylhexanoic acid yttrium toluene solution (Y content 8 wt%), and titanium n-butoxide 0.35 mL were mixed, and 15 mL of toluene was further added. In addition, dilution was performed to obtain a coating liquid for forming a magnesium titanium yttrium oxide insulating film. The ratio of the number of atoms in the coating solution is Mg: Y: Ti = 2.5: 10: 1.

−−実施例14−−
トルエン20mLにアルミニウムジ(s−ブトキシド)アセト酢酸エステルキレート(Al含量8.4wt%)0.94mLと、2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%)5mLと、2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%)11mLとを混合し、マグネシウムアルミニウムイットリウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はAl:Mg:Y=3:6.25:10である。
-Example 14-
20 mL of toluene, 0.94 mL of aluminum di (s-butoxide) acetoacetate chelate (Al content 8.4 wt%), 5 mL of magnesium 2-ethylhexanoate toluene solution (Mg content 3 wt%), and yttrium 2-ethylhexanoate 11 mL of a toluene solution (Y content 8 wt%) was mixed to obtain a coating solution for forming a magnesium aluminum yttrium oxide insulating film. The ratio of the number of atoms in the coating solution is Al: Mg: Y = 3: 6.25: 10.

−−実施例15−−
トルエン10mLにネオデカン酸バリウム(Ba含量29wt%)0.48gを溶解し、これに2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%)4mLと、ビス(2−エチルヘキサン酸)酸化ジルコニウムミネラルスピリット溶液(Zr含量12wt%)0.76mLとを混合し、バリウムジルコニウムランタン酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はBa:La:Zr=1:2:1である。
-Example 15-
Dissolve 0.48 g of barium neodecanoate (Ba content 29 wt%) in 10 mL of toluene, 4 mL of 2-ethylhexanoic acid lanthanum toluene solution (La content 7 wt%), and bis (2-ethylhexanoic acid) zirconium oxide mineral spirit The solution (Zr content 12 wt%) 0.76 mL was mixed to obtain a coating solution for forming a barium zirconium lanthanum oxide insulating film. The ratio of the number of atoms in the coating solution is Ba: La: Zr = 1: 2: 1.

−−実施例16−−
トルエン10mLにネオデカン酸ストロンチウム(Sr含量20wt%)0.43gを溶解し、これに2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%)4mLと、2−エチルヘキサン酸ニオブ(IV)2−エチルヘキサン酸溶液(Nb含量11wt%)0.83mLとを混合し、ストロンチウムニオブランタン酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はSr:La:Nb=1:2:1である。
-Example 16-
0.43 g of strontium neodecanoate (Sr content 20 wt%) was dissolved in 10 mL of toluene, and 4 mL of 2-ethylhexanoic acid lanthanum toluene solution (La content 7 wt%) and 2-ethyl hexanoic acid niobium (IV) 2-ethyl were dissolved therein. Hexanoic acid solution (Nb content 11 wt%) 0.83 mL was mixed to obtain a coating solution for forming a strontium niobium lanthanum oxide insulating film. The ratio of the number of atoms in the coating solution is Sr: La: Nb = 1: 2: 1.

−−実施例17−−
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%)2mLと、2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%)20mLと、タンタルエトキシド(純度99.98%)1mLとを、混合し、更にトルエン25mLを加え希釈し、マグネシウムタンタルランタン酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はMg:La:Ta=2.5:10:4である。
-Example 17-
2 mL of 2-ethylhexanoic acid magnesium toluene solution (Mg content 3 wt%), 20 mL of 2-ethylhexanoic acid lanthanum toluene solution (La content 7 wt%), and 1 mL of tantalum ethoxide (purity 99.98%) were mixed. Further, 25 mL of toluene was further diluted to obtain a coating solution for forming a magnesium tantalum lanthanum oxide insulating film. The ratio of the number of atoms in the coating solution is Mg: La: Ta = 2.5: 10: 4.

−−実施例18−−
1,2−エタンジオール15mLに、硝酸マグネシウム6水和物0.77gと、硝酸ランタン6水和物4.3gと、ハフニウム(IV)ジクロリドオキシド八水和物0.82gとを溶解し、マグネシウムハフニウムランタン酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はMg:La:Hf=3:10:2である。
-Example 18-
In 15 mL of 1,2-ethanediol, 0.77 g of magnesium nitrate hexahydrate, 4.3 g of lanthanum nitrate hexahydrate, and 0.82 g of hafnium (IV) dichloride oxide octahydrate are dissolved. A coating solution for forming a hafnium lanthanum oxide insulating film was obtained. The ratio of the number of atoms in the coating solution is Mg: La: Hf = 3: 10: 2.

−−実施例19−−
プロピレングリコール10mLに、硝酸スカンジウム5水和物0.32gと、塩化ストロンチウム6水和物0.27gとを溶解し、スカンジウムストロンチウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はSc:Sr=1:1である。
-Example 19-
In 10 mL of propylene glycol, 0.32 g of scandium nitrate pentahydrate and 0.27 g of strontium chloride hexahydrate were dissolved to obtain a coating solution for forming a scandium strontium oxide insulating film. The ratio of the number of atoms in the coating solution is Sc: Sr = 1: 1.

−−実施例20−−
2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%)20mLと、2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%)0.8mLとを混合し、更にトルエン12mLを加え希釈し、ランタンカルシウム酸化物絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はLa:Ca=10:1である。
-Example 20-
20 mL of 2-ethylhexanoic acid lanthanum toluene solution (La content 7 wt%) and 0.8 mL of 2-ethyl hexanoic acid calcium mineral spirit solution (Ca content 5 wt%) are mixed, and further diluted with 12 mL of toluene, and lanthanum calcium A coating solution for forming an oxide insulating film was obtained. The ratio of the number of atoms in the coating solution is La: Ca = 10: 1.

−ゲート絶縁層の形成−
ゲート電極を含むガラス基板上に前記塗布液をスピンコートし、オーブンを用いて120℃大気中1時間で乾燥させた後、酸素雰囲気下で400℃3時間の焼成を行い、ゲート絶縁層を形成した。ゲート絶縁層の平均厚みは120nmであった。実施例1と同様にしてこれらの膜の比誘電率を測定した。結果を表6に示した。また、実施例1と同様にしてX線回折を測定したところ、ピークは観測されずこの絶縁層がアモルファスであることがわかった。
-Formation of gate insulation layer-
The coating solution is spin-coated on a glass substrate including a gate electrode, dried in an atmosphere at 120 ° C. for 1 hour using an oven, and then fired at 400 ° C. for 3 hours in an oxygen atmosphere to form a gate insulating layer. did. The average thickness of the gate insulating layer was 120 nm. The relative permittivity of these films was measured in the same manner as in Example 1. The results are shown in Table 6. Further, when X-ray diffraction was measured in the same manner as in Example 1, no peak was observed, and it was found that this insulating layer was amorphous.

−活性層の形成−
35.488gの硝酸インジウム(In(NO・3HO)を秤量し、エチレングリコールモノメチルエーテル100mLに溶解し、A液とした。
29.749gの硝酸亜鉛(Zn(NO・6HO)を秤量し、エチレングリコールモノメチルエーテル100mLに溶解し、B液とした。
1.631gの二酸化モリブデン(VI)ビス(アセチルアセトナート)を秤量し、エチレングリコールモノメチルエーテル500mLに溶解し、C液とした。
A液99.8mL、B液100mL、及びC液20mLと、エチレングリコールモノメチルエーテル180.2mL、及び1,2−プロパンジオール400mLとを室温で混合撹拌し、酸化物半導体膜形成用塗布液を作製した。
-Formation of active layer-
35.488 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) was weighed and dissolved in 100 mL of ethylene glycol monomethyl ether to obtain Liquid A.
29.749 g of zinc nitrate (Zn (NO 3 ) 2 .6H 2 O) was weighed and dissolved in 100 mL of ethylene glycol monomethyl ether to prepare a B solution.
1.631 g of molybdenum dioxide (VI) bis (acetylacetonate) was weighed and dissolved in 500 mL of ethylene glycol monomethyl ether to obtain solution C.
A solution 99.8 mL, B solution 100 mL, and C solution 20 mL, ethylene glycol monomethyl ether 180.2 mL, and 1,2-propanediol 400 mL were mixed and stirred at room temperature to prepare a coating solution for forming an oxide semiconductor film. did.

次に、ゲート絶縁層上の所望の領域に、上記酸化物半導体膜形成用塗布液をインクジェット法で塗布し、400℃で1時間大気中で焼成し活性層を形成した。これによって得られる活性層の酸素以外の元素の比率はIn:Zn:Mo=99.8:100:0.2である。母相であるInZn中のIn(+3価)に対してMo(+6価)が0.2at%の濃度で置換ドープされており、これによってキャリアが発生する。 Next, the oxide semiconductor film-forming coating solution was applied to a desired region on the gate insulating layer by an inkjet method, and baked in the air at 400 ° C. for 1 hour to form an active layer. The ratio of elements other than oxygen in the active layer thus obtained is In: Zn: Mo = 99.8: 100: 0.2. Mo (+6 valence) is substituted and doped at a concentration of 0.2 at% with respect to In (+3 valence) in In 2 Zn 2 O 5 which is a parent phase, thereby generating carriers.

実施例1と同様にしてホール測定によりこの酸化物半導体膜のキャリア密度を測定したところ、1.21×1018/cmであった。 When the carrier density of this oxide semiconductor film was measured by hole measurement in the same manner as in Example 1, it was 1.21 × 10 18 / cm 3 .

<トランジスタ特性の測定>
実施例1と同様に、トランジスタ特性を評価した。算出した電界効果移動度、オン/オフ比、s値の値を表6に示した。いずれの実施例においてもトランスファー特性にヒステリシスは見られなかった。
実施例12〜20のいずれにおいても、高い移動度と高いオン/オフ比、及び小さいs値が得られており、実用面から考えて充分良好な特性が得られた。
<Measurement of transistor characteristics>
Similar to Example 1, transistor characteristics were evaluated. The calculated field effect mobility, on / off ratio, and s value are shown in Table 6. In any of the examples, no hysteresis was observed in the transfer characteristics.
In any of Examples 12 to 20, a high mobility, a high on / off ratio, and a small s value were obtained, and sufficiently good characteristics were obtained in view of practical use.

本発明の態様は、例えば、以下のとおりである。
<1> ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物であり、
前記活性層のキャリア密度が、4.0×1017/cm以上であることを特徴とする電界効果型トランジスタである。
<2> 前記ゲート絶縁層が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む前記<1>に記載の電界効果型トランジスタである。 <3> 前記ゲート絶縁層の比誘電率が、7.0より大きい前記<1>から<2>のいずれかに記載の電界効果型トランジスタである。
<4> 前記活性層が、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体である前記<1>から<3>のいずれかに記載の電界効果型トランジスタである。
<5> 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きい前記<4>に記載の電界効果型トランジスタである。
<6> 前記活性層のキャリア密度が、1.0×1018/cm以上である前記<1>から<5>のいずれかに記載の電界効果型トランジスタである。
<7> 駆動信号に応じて光出力が制御される光制御素子と、
前記<1>から<6>のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子である。
<8> 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記<7>に記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置である。
<9> 前記<8>に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステムである。
Aspects of the present invention are as follows, for example.
<1> a gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
An active layer provided adjacent to the source electrode and the drain electrode and made of an oxide semiconductor;
A gate insulating layer provided between the gate electrode and the active layer;
A field effect transistor comprising:
The gate insulating layer is a paraelectric amorphous oxide containing an A element that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid,
The field effect transistor is characterized in that the carrier density of the active layer is 4.0 × 10 17 / cm 3 or more.
<2> The field effect transistor according to <1>, wherein the gate insulating layer further includes a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta. <3> The field effect transistor according to any one of <1> to <2>, wherein a relative dielectric constant of the gate insulating layer is greater than 7.0.
<4> The field effect transistor according to any one of <1> to <3>, wherein the active layer is an n-type oxide semiconductor containing at least one of In, Zn, Sn, and Ti. .
<5> The n-type oxide semiconductor is at least one of a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, a hexavalent cation, a hexavalent cation, and an octavalent cation. Substitutional doping with
The field effect transistor according to <4>, wherein a valence of the dopant is larger than a valence of a metal ion (excluding the dopant) constituting the n-type oxide semiconductor.
<6> The field effect transistor according to any one of <1> to <5>, wherein the active layer has a carrier density of 1.0 × 10 18 / cm 3 or more.
<7> a light control element whose light output is controlled according to a drive signal;
A drive circuit including the field effect transistor according to any one of <1> to <6>, and driving the light control element;
It is a display element characterized by comprising.
<8> An image display device that displays an image according to image data,
A plurality of display elements according to <7>, arranged in a matrix;
A plurality of wirings for individually applying a gate voltage and a signal voltage to each field effect transistor in the plurality of display elements;
A display control device that individually controls the gate voltage and the signal voltage of each field-effect transistor through the plurality of wirings according to the image data;
An image display apparatus comprising:
<9> The image display device according to <8>,
Creating image data based on image information to be displayed, and outputting the image data to the image display device;
It is a system characterized by comprising.

10 電界効果型トランジスタ
20 電界効果型トランジスタ
22 活性層
23 ソース電極
24 ドレイン電極
25 ゲート絶縁層
26 ゲート電極
40 電界効果型トランジスタ
302、302’ 表示素子
310 ディスプレイ
320、320’ ドライブ回路
370 液晶素子
400 表示制御装置
DESCRIPTION OF SYMBOLS 10 Field effect transistor 20 Field effect transistor 22 Active layer 23 Source electrode 24 Drain electrode 25 Gate insulating layer 26 Gate electrode 40 Field effect transistor 302, 302 'Display element 310 Display 320, 320' Drive circuit 370 Liquid crystal element 400 Display Control device

K.Nomura,他5名、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、VOL432、No.25、NOVEMBER、2004、p.488−492K. Nomura, et al., “Room-temperament fabrication of transparent flexible thin-film transformers using amorphous semiconductors”, NATURE, VOL4. 25, NOVEMBER, 2004, p. 488-492

Claims (9)

ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物であり、
前記活性層のキャリア密度が、4.0×1017/cm以上であることを特徴とする電界効果型トランジスタ。
A gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting current;
An active layer provided adjacent to the source electrode and the drain electrode and made of an oxide semiconductor;
A gate insulating layer provided between the gate electrode and the active layer;
A field effect transistor comprising:
The gate insulating layer is a paraelectric amorphous oxide containing an A element that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid,
A field effect transistor having a carrier density of the active layer of 4.0 × 10 17 / cm 3 or more.
前記ゲート絶縁層が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む請求項1に記載の電界効果型トランジスタ。   2. The field effect transistor according to claim 1, wherein the gate insulating layer further includes a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta. 前記ゲート絶縁層の比誘電率が、7.0より大きい請求項1から2のいずれかに記載の電界効果型トランジスタ。   The field effect transistor according to claim 1, wherein a relative dielectric constant of the gate insulating layer is larger than 7.0. 前記活性層が、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体である請求項1から3のいずれかに記載の電界効果型トランジスタ。   The field effect transistor according to any one of claims 1 to 3, wherein the active layer is an n-type oxide semiconductor containing at least one of In, Zn, Sn, and Ti. 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きい請求項4に記載の電界効果型トランジスタ。
The n-type oxide semiconductor is a dopant of at least one of a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, a hexavalent cation, a hexavalent cation, and an octavalent cation. Substitution doping,
The field effect transistor according to claim 4, wherein the valence of the dopant is larger than the valence of a metal ion (excluding the dopant) constituting the n-type oxide semiconductor.
前記活性層のキャリア密度が、1.0×1018/cm以上である請求項1から5のいずれかに記載の電界効果型トランジスタ。 The carrier density in the active layer, the field-effect transistor according to any one of claims 1 to 5 is 1.0 × 10 18 / cm 3 or more. 駆動信号に応じて光出力が制御される光制御素子と、
請求項1から6のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子。
A light control element whose light output is controlled according to a drive signal;
A drive circuit including the field effect transistor according to claim 1 and driving the light control element;
A display element comprising:
画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の請求項7に記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置。
An image display device that displays an image according to image data,
A plurality of display elements according to claim 7 arranged in a matrix;
A plurality of wirings for individually applying a gate voltage and a signal voltage to each field effect transistor in the plurality of display elements;
A display control device that individually controls the gate voltage and the signal voltage of each field-effect transistor through the plurality of wirings according to the image data;
An image display device comprising:
請求項8に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステム。
An image display device according to claim 8,
Creating image data based on image information to be displayed, and outputting the image data to the image display device;
A system comprising:
JP2016235622A 2015-12-08 2016-12-05 Field effect transistors, display elements, image display devices, and systems Active JP6862805B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/370,392 US10600916B2 (en) 2015-12-08 2016-12-06 Field-effect transistor, display element, image display device, and system
TW105140667A TWI631401B (en) 2015-12-08 2016-12-08 Field-effect transistor, display element, image display device, and system
CN201611122623.1A CN106876475B (en) 2015-12-08 2016-12-08 Field-effect transistor, display element, image display device, and system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015239658 2015-12-08
JP2015239658 2015-12-08

Publications (2)

Publication Number Publication Date
JP2017108136A true JP2017108136A (en) 2017-06-15
JP6862805B2 JP6862805B2 (en) 2021-04-21

Family

ID=59060005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235622A Active JP6862805B2 (en) 2015-12-08 2016-12-05 Field effect transistors, display elements, image display devices, and systems

Country Status (3)

Country Link
JP (1) JP6862805B2 (en)
CN (1) CN106876475B (en)
TW (1) TWI631401B (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127550A1 (en) * 2007-11-15 2009-05-21 Fujifilm Corporation Thin film field effect transistor and display using the same
JP2011216845A (en) * 2010-03-18 2011-10-27 Ricoh Co Ltd Insulating film forming ink, manufacturing method for insulating film, and manufacturing method for semiconductor device
WO2013021632A1 (en) * 2011-08-11 2013-02-14 出光興産株式会社 Thin-film transistor
JP2015029053A (en) * 2013-06-28 2015-02-12 株式会社リコー Field effect transistor, display element, image display device and system
JP2015032655A (en) * 2013-08-01 2015-02-16 出光興産株式会社 Thin film transistor
JP2015046568A (en) * 2013-07-31 2015-03-12 株式会社リコー Field effect transistor and method for producing field effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949639B2 (en) * 1993-09-07 2007-07-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP5604081B2 (en) * 2009-11-11 2014-10-08 出光興産株式会社 High mobility field effect transistor using oxide semiconductor
JP5633346B2 (en) * 2009-12-25 2014-12-03 株式会社リコー Field effect transistor, semiconductor memory, display element, image display apparatus and system
CN102782858B (en) * 2009-12-25 2015-10-07 株式会社理光 Field-effect transistor, semiconductor memory, display element, image display and system
US9589803B2 (en) * 2012-08-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127550A1 (en) * 2007-11-15 2009-05-21 Fujifilm Corporation Thin film field effect transistor and display using the same
JP2009141341A (en) * 2007-11-15 2009-06-25 Fujifilm Corp Thin-film field effect transistor and display unit using it
JP2011216845A (en) * 2010-03-18 2011-10-27 Ricoh Co Ltd Insulating film forming ink, manufacturing method for insulating film, and manufacturing method for semiconductor device
WO2013021632A1 (en) * 2011-08-11 2013-02-14 出光興産株式会社 Thin-film transistor
KR20140048249A (en) * 2011-08-11 2014-04-23 이데미쓰 고산 가부시키가이샤 Thin-film transistor
CN103765596A (en) * 2011-08-11 2014-04-30 出光兴产株式会社 Thin film transistor
US20140197408A1 (en) * 2011-08-11 2014-07-17 Idemitsu Kosan Co., Ltd. Thin-film transistor
JP2015029053A (en) * 2013-06-28 2015-02-12 株式会社リコー Field effect transistor, display element, image display device and system
JP2015046568A (en) * 2013-07-31 2015-03-12 株式会社リコー Field effect transistor and method for producing field effect transistor
JP2015032655A (en) * 2013-08-01 2015-02-16 出光興産株式会社 Thin film transistor

Also Published As

Publication number Publication date
CN106876475B (en) 2021-06-08
JP6862805B2 (en) 2021-04-21
CN106876475A (en) 2017-06-20
TW201734617A (en) 2017-10-01
TWI631401B (en) 2018-08-01

Similar Documents

Publication Publication Date Title
KR102267890B1 (en) Coating liquid for producing n-type oxide semiconductor, field-effect transistor, display element, image display device, and system
US10600916B2 (en) Field-effect transistor, display element, image display device, and system
JP6421446B2 (en) Field effect transistor, display element, image display apparatus and system
JP6607013B2 (en) Field effect transistor, display element, image display device, and system
JP5783094B2 (en) P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display apparatus, and system
JP6701835B2 (en) Field effect transistor, display element, image display device, and system
JP2017195355A (en) Field-effect transistor, display element, image display device, and system
JP6582655B2 (en) Field effect transistor, display element, image display device, and system
JP2012216780A (en) P-type oxide, p-type oxide manufacturing composition, p-type oxide manufacturing method, semiconductor element, display element, image display device and system
JP6844624B2 (en) Coating liquid for forming oxide or oxynitride insulator film, oxide or oxynitride insulator film, field effect transistor, and method for manufacturing them.
JP6579215B2 (en) Composition for producing p-type oxide and method for producing p-type oxide
WO2017159810A1 (en) Field effect transistor, display element, image display device, and system
JP2015144240A (en) P-type oxide semiconductor, composition for manufacturing p-type oxide semiconductor, method for manufacturing p-type oxide semiconductor, semiconductor element, display element, image display device and system
JP2017126607A (en) Oxide semiconductor
JP2018157210A (en) Field effect transistor and manufacturing method thereof
JP5716407B2 (en) Field effect transistor, display element, image display device, and system
JP6662432B2 (en) Field effect transistor, display element, image display device and system
JP6848405B2 (en) Manufacturing method of field effect transistor
JP6862805B2 (en) Field effect transistors, display elements, image display devices, and systems
JP7476490B2 (en) Metal oxide, field effect transistor, and method for manufacturing the field effect transistor
JP2018148145A (en) Field effect transistor, display element, display device, and system
JP2020021935A (en) Metal oxide, field-effect transistor, and method for manufacturing the same
JP2018157167A (en) Field-effect transistor, display element, display device, and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R151 Written notification of patent or utility model registration

Ref document number: 6862805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151