JP2018157167A - Field-effect transistor, display element, display device, and system - Google Patents

Field-effect transistor, display element, display device, and system Download PDF

Info

Publication number
JP2018157167A
JP2018157167A JP2017055087A JP2017055087A JP2018157167A JP 2018157167 A JP2018157167 A JP 2018157167A JP 2017055087 A JP2017055087 A JP 2017055087A JP 2017055087 A JP2017055087 A JP 2017055087A JP 2018157167 A JP2018157167 A JP 2018157167A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
insulating layer
gate insulating
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2017055087A
Other languages
Japanese (ja)
Inventor
真二 松本
Shinji Matsumoto
真二 松本
植田 尚之
Naoyuki Ueda
尚之 植田
安藤 友一
Yuichi Ando
友一 安藤
中村 有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
雄司 曽根
Yuji Sone
雄司 曽根
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
定憲 新江
Sadanori Niie
定憲 新江
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2017055087A priority Critical patent/JP2018157167A/en
Publication of JP2018157167A publication Critical patent/JP2018157167A/en
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field-effect transistor capable of improving reliability in electric characteristics.SOLUTION: Provided is a field-effect transistor having: a gate electrode; source and drain electrodes; a semiconductor layer; and a gate insulating layer provided between the gate electrode and the semiconductor layer. In a temperature rising desorption gas analysis method, an emission amount of carbon dioxide molecules is equal to or less than 6×10molecules/cm.SELECTED DRAWING: Figure 1

Description

本発明は、電界効果型トランジスタ、表示素子、表示装置、システムに関する。   The present invention relates to a field effect transistor, a display element, a display device, and a system.

近年、平面薄型ディスプレイ(Flat Panel Display:FPD)として、液晶ディスプレイ、電子ペーパ等が実用化されている。これらFPDは、例えば、非晶質シリコン、多結晶シリコン等を半導体層に用いた電界効果型トランジスタを含む駆動回路により駆動されている。又、酸化亜鉛(ZnO)、In、In−Ga−Zn−O等の酸化物半導体を半導体層に用いた電界効果型トランジスタも提案されている。 In recent years, liquid crystal displays, electronic paper, and the like have been put into practical use as flat panel displays (FPD). These FPDs are driven by a drive circuit including a field effect transistor using, for example, amorphous silicon, polycrystalline silicon or the like as a semiconductor layer. A field effect transistor using an oxide semiconductor such as zinc oxide (ZnO), In 2 O 3 , In—Ga—Zn—O as a semiconductor layer has also been proposed.

ところで、電界効果型トランジスタに特定の成分が残留すると、電界効果型トランジスタの電気特性の信頼性が低下することが知られている。そこで、電界効果型トランジスタにおいて、水分に由来する脱離成分のピークを規定したり、水素分子やアンモニア分子の放出量を規定したりすることが提案されていた(例えば、特許文献1、2参照)。しかしながら、電界効果型トランジスタの電気特性の信頼性の更なる向上が要求されている。   By the way, it is known that when a specific component remains in the field effect transistor, the reliability of the electric characteristics of the field effect transistor is lowered. Therefore, in field effect transistors, it has been proposed to define the peak of desorbed components derived from moisture, or to define the release amount of hydrogen molecules and ammonia molecules (see, for example, Patent Documents 1 and 2). ). However, further improvement in the reliability of the electric characteristics of the field effect transistor is required.

本発明は、上記の点に鑑みてなされたものであり、電気特性の信頼性が向上した電界効果型トランジスタを提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a field effect transistor with improved reliability of electrical characteristics.

本電界効果型トランジスタは、ゲート電極と、ソース電極及びドレイン電極と、半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、昇温脱離ガス分析法において、二酸化炭素分子の放出量が6×1021分子/cm以下であることを要件とする。 The field effect transistor is a field effect transistor having a gate electrode, a source electrode and a drain electrode, a semiconductor layer, and a gate insulating layer provided between the gate electrode and the semiconductor layer. In the temperature-programmed desorption gas analysis method, it is a requirement that the amount of carbon dioxide molecules released is 6 × 10 21 molecules / cm 3 or less.

開示の技術によれば、電気特性の信頼性が向上した電界効果型トランジスタを提供することができる。   According to the disclosed technology, a field-effect transistor with improved electrical property reliability can be provided.

第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。1 is a cross-sectional view illustrating a field effect transistor according to a first embodiment. 第1の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。It is a figure which illustrates the manufacturing process of the field effect transistor which concerns on 1st Embodiment. 第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。It is sectional drawing which illustrates the field effect transistor which concerns on the modification of 1st Embodiment. 実施例1のTDS分析結果を示す図である。It is a figure which shows the TDS analysis result of Example 1. FIG. 実施例2のTDS分析結果を示す図である。It is a figure which shows the TDS analysis result of Example 2. 比較例1のTDS分析結果を示す図である。It is a figure which shows the TDS analysis result of the comparative example 1. 比較例2のTDS分析結果を示す図である。It is a figure which shows the TDS analysis result of the comparative example 2. 実施例及び比較例のTDS分析結果及びトランジスタ性能評価結果を示す図である。It is a figure which shows the TDS analysis result and transistor performance evaluation result of an Example and a comparative example. 第2の実施の形態に係るテレビジョン装置の構成を示すブロック図である。It is a block diagram which shows the structure of the television apparatus which concerns on 2nd Embodiment. 第2の実施の形態に係るテレビジョン装置の説明図(その1)である。It is explanatory drawing (the 1) of the television apparatus which concerns on 2nd Embodiment. 第2の実施の形態に係るテレビジョン装置の説明図(その2)である。It is explanatory drawing (the 2) of the television apparatus which concerns on 2nd Embodiment. 第2の実施の形態に係るテレビジョン装置の説明図(その3)である。It is explanatory drawing (the 3) of the television apparatus which concerns on 2nd Embodiment. 第2の実施の形態に係る表示素子の説明図である。It is explanatory drawing of the display element which concerns on 2nd Embodiment. 第2の実施の形態に係る有機ELの説明図である。It is explanatory drawing of organic EL which concerns on 2nd Embodiment. 第2の実施の形態に係るテレビジョン装置の説明図(その4)Explanatory drawing of the television apparatus which concerns on 2nd Embodiment (the 4) 第2の実施の形態に係る他の表示素子の説明図(その1)である。It is explanatory drawing (the 1) of the other display element which concerns on 2nd Embodiment. 第2の実施の形態に係る他の表示素子の説明図(その2)である。It is explanatory drawing (the 2) of the other display element which concerns on 2nd Embodiment.

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。   Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In the drawings, the same components are denoted by the same reference numerals, and redundant description may be omitted.

〈第1の実施の形態〉
[電界効果型トランジスタの構造]
図1は、第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。図1を参照するに、電界効果型トランジスタ10は、基材11と、半導体層12と、ソース電極13と、ドレイン電極14と、ゲート絶縁層15と、ゲート電極16とを有するトップゲート・トップコンタクト型の電界効果型トランジスタである。
<First Embodiment>
[Structure of field effect transistor]
FIG. 1 is a cross-sectional view illustrating a field effect transistor according to the first embodiment. Referring to FIG. 1, a field effect transistor 10 includes a base 11, a semiconductor layer 12, a source electrode 13, a drain electrode 14, a gate insulating layer 15, and a gate electrode 16. This is a contact-type field effect transistor.

なお、本実施の形態では、便宜上、ゲート電極16側を上側又は一方の側、基材11側を下側又は他方の側とする。又、各部位のゲート電極16側の面を上面又は一方の面、基材11側の面を下面又は他方の面とする。但し、電界効果型トランジスタ10は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材11の上面の法線方向(Z方向)から視ることを指し、平面形状とは対象物を基材11の上面の法線方向(Z方向)から視た形状を指すものとする。又、基材11上の各部位の積層方向に切った断面を縦断面、基材11上の各部位の積層方向に垂直な方向(基材11の上面に平行な方向)に切った断面を横断面とする。   In this embodiment, for convenience, the gate electrode 16 side is the upper side or one side, and the base material 11 side is the lower side or the other side. In addition, the surface on the gate electrode 16 side of each part is the upper surface or one surface, and the surface on the substrate 11 side is the lower surface or the other surface. However, the field effect transistor 10 can be used upside down, or can be arranged at an arbitrary angle. Further, the plan view refers to viewing the object from the normal direction (Z direction) of the upper surface of the substrate 11, and the planar shape refers to the object from the normal direction (Z direction) of the upper surface of the substrate 11. It shall refer to the shape as viewed. Further, a cross section cut in the stacking direction of each part on the base material 11 is a longitudinal cross section, and a cross section cut in a direction perpendicular to the stacking direction of each part on the base material 11 (a direction parallel to the upper surface of the base material 11). A cross section.

電界効果型トランジスタ10では、絶縁性の基材11上の所定領域に半導体層12が形成され、半導体層12においてチャネルが形成されるように、半導体層12上にソース電極13及びドレイン電極14が形成されている。更に、半導体層12、ソース電極13、及びドレイン電極14の少なくとも一部を覆うように、ゲート絶縁層15が形成され、ゲート絶縁層15上にゲート電極16が形成されている。以下、電界効果型トランジスタ10の各構成要素について、詳しく説明する。   In the field effect transistor 10, the source electrode 13 and the drain electrode 14 are formed on the semiconductor layer 12 so that the semiconductor layer 12 is formed in a predetermined region on the insulating base material 11 and a channel is formed in the semiconductor layer 12. Is formed. Further, a gate insulating layer 15 is formed so as to cover at least part of the semiconductor layer 12, the source electrode 13, and the drain electrode 14, and a gate electrode 16 is formed on the gate insulating layer 15. Hereinafter, each component of the field effect transistor 10 will be described in detail.

基材11は、半導体層12等が形成される絶縁性の部材である。基材11の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材やプラスチック基材等を用いることができる。ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。   The base material 11 is an insulating member on which the semiconductor layer 12 and the like are formed. There is no restriction | limiting in particular as a material of the base material 11, Although it can select suitably according to the objective, For example, a glass base material, a plastic base material, etc. can be used. There is no restriction | limiting in particular as a glass base material, Although it can select suitably according to the objective, For example, an alkali free glass, a silica glass, etc. are mentioned.

又、プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等が挙げられる。   Moreover, there is no restriction | limiting in particular as a plastic base material, Although it can select suitably according to the objective, For example, a polycarbonate (PC), a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) etc. Is mentioned.

半導体層12は、基材11上の所定領域に形成されている。ソース電極13とドレイン電極14の間に位置する半導体層12は、チャネル領域となる。半導体層12の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、5nm〜1μmが好ましく、10nm〜0.5μmがより好ましい。   The semiconductor layer 12 is formed in a predetermined region on the base material 11. The semiconductor layer 12 located between the source electrode 13 and the drain electrode 14 becomes a channel region. There is no restriction | limiting in particular as an average film thickness of the semiconductor layer 12, Although it can select suitably according to the objective, 5 nm-1 micrometer are preferable and 10 nm-0.5 micrometer are more preferable.

半導体層12の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多結晶シリコン(p−Si)、アモルファスシリコン(a−Si)、酸化物半導体等が挙げられる。これら中でも、ゲート絶縁層15との界面の安定性の点から、酸化物半導体を用いることが好ましい。   There is no restriction | limiting in particular as a material of the semiconductor layer 12, Although it can select suitably according to the objective, For example, a polycrystalline silicon (p-Si), an amorphous silicon (a-Si), an oxide semiconductor, etc. are mentioned. It is done. Among these, it is preferable to use an oxide semiconductor from the viewpoint of stability of the interface with the gate insulating layer 15.

半導体層12を構成する酸化物半導体としては、例えば、n型酸化物半導体を用いることができる。n型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム(In)、Zn、スズ(Sn)、及びTiの少なくとも何れかと、アルカリ土類元素、又は希土類元素とを含有することが好ましく、Inとアルカリ土類元素、又は希土類元素とを含有することがより好ましい。   As the oxide semiconductor that forms the semiconductor layer 12, for example, an n-type oxide semiconductor can be used. The n-type oxide semiconductor is not particularly limited and may be appropriately selected depending on the purpose. However, at least one of indium (In), Zn, tin (Sn), and Ti, an alkaline earth element, or It preferably contains a rare earth element, and more preferably contains In and an alkaline earth element or a rare earth element.

アルカリ土類元素としては、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)が挙げられる。   Examples of alkaline earth elements include beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).

希土類元素としては、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)が挙げられる。   Examples of rare earth elements include scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), Examples include gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).

酸化インジウムは、酸素欠損量によって電子キャリア濃度が1018cm−3〜1020cm−3程度に変化する。但し、酸化インジウムは酸素欠損ができやすい性質があり、酸化物からなる半導体層を形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類元素や希土類元素との主に2つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐと共に、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。 Indium oxide has an electron carrier concentration of about 10 18 cm −3 to 10 20 cm −3 depending on the oxygen deficiency. However, indium oxide has a property that oxygen vacancies are easily generated, and there is a case where unintended oxygen vacancies may be generated in a subsequent process after forming a semiconductor layer made of an oxide. The formation of oxides mainly from two metals, indium and alkaline earth elements and rare earth elements that are more likely to bond with oxygen than indium, prevents unintentional oxygen vacancies and facilitates control of the composition. This is particularly preferable in terms of easy control of the concentration.

又、半導体層12を構成するn型酸化物半導体は、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、ドーパントの価数が、n型酸化物半導体を構成する金属イオン(但し、ドーパントを除く)の価数よりも大きいことが好ましい。なお、置換ドーピングは、n型ドーピングともいう。   The n-type oxide semiconductor constituting the semiconductor layer 12 is a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, a hexavalent cation, a hexavalent cation, and an octavalent cation. It is preferable that substitution doping is performed with at least one of the dopants, and the valence of the dopant is larger than the valence of the metal ion (excluding the dopant) constituting the n-type oxide semiconductor. Substitution doping is also referred to as n-type doping.

ソース電極13及びドレイン電極14は、基材11上に形成されている。ソース電極13及びドレイン電極14は、半導体層12の一部を被覆し、チャネル領域となる所定の間隔を隔てて形成されている。ソース電極13及びドレイン電極14は、ゲート電極16へのゲート電圧の印加に応じて電流を取り出すための電極である。なお、ソース電極13及びドレイン電極14と共に、ソース電極13及びドレイン電極14と接続される配線が同一層に形成されてもよい。   The source electrode 13 and the drain electrode 14 are formed on the base material 11. The source electrode 13 and the drain electrode 14 cover a part of the semiconductor layer 12 and are formed with a predetermined interval as a channel region. The source electrode 13 and the drain electrode 14 are electrodes for taking out a current in response to application of a gate voltage to the gate electrode 16. Note that the wiring connected to the source electrode 13 and the drain electrode 14 may be formed in the same layer together with the source electrode 13 and the drain electrode 14.

ソース電極13及びドレイン電極14の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ニッケル(Ni)、クロム(Cr)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等を用いることができる。又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。   The material for the source electrode 13 and the drain electrode 14 is not particularly limited and may be appropriately selected depending on the intended purpose. For example, aluminum (Al), platinum (Pt), palladium (Pd), gold (Au) , Silver (Ag), Copper (Cu), Zinc (Zn), Nickel (Ni), Chromium (Cr), Tantalum (Ta), Molybdenum (Mo), Titanium (Ti), etc., alloys thereof, these metals A mixture of the above can be used. In addition, conductive oxides such as indium oxide, zinc oxide, tin oxide, gallium oxide, and niobium oxide, composite compounds thereof, mixtures thereof, and the like may be used.

ソース電極13及びドレイン電極14の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、40nm〜2μmが好ましく、70nm〜1μmがより好ましい。   There is no restriction | limiting in particular as an average film thickness of the source electrode 13 and the drain electrode 14, Although it can select suitably according to the objective, 40 nm-2 micrometers are preferable, and 70 nm-1 micrometer are more preferable.

ゲート絶縁層15は、半導体層12、並びにソース電極13及びドレイン電極14の少なくとも一部を被覆して基材11上に形成されている。ゲート絶縁層15は、ソース電極13及びドレイン電極14とゲート電極16とを絶縁するための層である。ゲート絶縁層15の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜1000nmが好ましく、100nm〜500nmがより好ましい。   The gate insulating layer 15 is formed on the substrate 11 so as to cover the semiconductor layer 12 and at least a part of the source electrode 13 and the drain electrode 14. The gate insulating layer 15 is a layer for insulating the source electrode 13 and the drain electrode 14 from the gate electrode 16. There is no restriction | limiting in particular as an average film thickness of the gate insulating layer 15, Although it can select suitably according to the objective, 50 nm-1000 nm are preferable and 100 nm-500 nm are more preferable.

ゲート絶縁層15は、例えば、酸化物膜である。酸化物膜は、アルカリ土類金属である第A元素と、ガリウム(Ga)、スカンジウム(Sc)、イットリウム(Y)、及びランタノイドの少なくとも何れかである第B元素とを少なくとも含有し、好ましくは、Zr(ジルコニウム)及びHf(ハフニウム)の少なくとも何れかである第C元素を含有し、更に必要に応じて、その他の成分を含有する。酸化物膜に含まれるアルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。   The gate insulating layer 15 is, for example, an oxide film. The oxide film contains at least an element A that is an alkaline earth metal and an element B that is at least one of gallium (Ga), scandium (Sc), yttrium (Y), and preferably a lanthanoid, , Zr (zirconium) and Hf (hafnium) are contained at least one element C, and further contains other components as required. The alkaline earth metal contained in the oxide film may be one type or two or more types.

ランタノイドとしては、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)が挙げられる。   Lanthanoids include lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium. (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).

酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物それ自体で形成されることが好ましい。常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。但し、酸化物膜の一部に結晶が含まれていてもよい。   The oxide film preferably contains a paraelectric amorphous oxide or is formed of the paraelectric amorphous oxide itself. The paraelectric amorphous oxide is stable in the atmosphere and can stably form an amorphous structure in a wide composition range. However, crystals may be included in part of the oxide film.

アルカリ土類酸化物は大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩に変化してしまい、単独では電子デバイスへの応用には適さない。又、Ga、Sc、Y、及びCeを除くランタノイド等の単純酸化物は結晶化しやすく、リーク電流が問題となる。しかし、アルカリ土類金属と、Ga、Sc、Y、及びCeを除くランタノイドとの酸化物系は大気中において安定で且つ広範な組成領域でアモルファス膜を形成できる。Ceはランタノイドの中で特異的に4価になりアルカリ土類金属との間でペロブスカイト構造の結晶を形成するため、アモルファス相を得るためには、Ceを除くランタノイドであることが好ましい。   Alkaline earth oxides easily react with moisture and carbon dioxide in the atmosphere and easily change to hydroxides and carbonates, and are not suitable for application to electronic devices alone. In addition, simple oxides such as lanthanoids excluding Ga, Sc, Y, and Ce are easily crystallized, and leakage current becomes a problem. However, an oxide system of an alkaline earth metal and a lanthanoid other than Ga, Sc, Y, and Ce is stable in the atmosphere and can form an amorphous film in a wide composition range. Ce is specifically tetravalent among lanthanoids and forms crystals with a perovskite structure with an alkaline earth metal. Therefore, in order to obtain an amorphous phase, lanthanoids other than Ce are preferable.

アルカリ土類金属とGa酸化物との間にはスピネル構造等の結晶相が存在するが、これらの結晶はペロブスカイト構造結晶と比較して、非常に高温でないと析出しない(一般には1000℃以上)。又、アルカリ土類金属酸化物とSc、Y、及びCeを除くランタノイドからなる酸化物との間には安定な結晶相の存在が報告されておらず、高温の後工程を経てもアモルファス相からの結晶析出は希である。又、アルカリ土類金属と、Ga、Sc、Y、及びCeを除くランタノイドとの酸化物を3種類以上の金属元素で構成すると、アモルファス相は更に安定する。   A crystal phase such as a spinel structure exists between the alkaline earth metal and the Ga oxide, but these crystals do not precipitate unless the temperature is very high (generally 1000 ° C. or higher) as compared with the perovskite structure crystal. . In addition, the existence of a stable crystal phase has not been reported between alkaline earth metal oxides and oxides composed of lanthanoids excluding Sc, Y, and Ce. Crystal precipitation is rare. Further, when an oxide of an alkaline earth metal and a lanthanoid excluding Ga, Sc, Y, and Ce is composed of three or more kinds of metal elements, the amorphous phase is further stabilized.

酸化物膜に含まれる各々の元素の含有量は特に制限されないが、安定なアモルファス状態を取り得る組成となるように、各々の元素群から選ばれた金属元素が含まれていることが好ましい。   The content of each element contained in the oxide film is not particularly limited, but it is preferable that a metal element selected from each element group is contained so as to obtain a composition that can take a stable amorphous state.

高誘電率膜を作製するという観点からすると、好ましくはBa、Sr、Lu、La等の元素の組成比を高めることが好ましい。   From the viewpoint of producing a high dielectric constant film, it is preferable to increase the composition ratio of elements such as Ba, Sr, Lu, and La.

本実施の形態に係る酸化物膜は、広範な組成範囲でアモルファス膜を形成することができるので、物性も広範に制御することができる。例えば、比誘電率は概ね6〜20程度とSiOに比較して充分高いが、組成を選択することによって用途に合わせて適切な値に調整することができる。 Since the oxide film according to this embodiment can form an amorphous film in a wide composition range, the physical properties can also be controlled widely. For example, although the relative dielectric constant is about 6 to 20 and is sufficiently higher than that of SiO 2 , it can be adjusted to an appropriate value according to the application by selecting the composition.

更に熱膨張係数は、10−6〜10−5である一般的な配線材料や半導体材料と同等で、熱膨張係数が10−7台であるSiOと比較して加熱工程を繰り返しても膜の剥離等のトラブルが少ない。特に、a−IGZO等の酸化物半導体とは良好な界面を形成する。 Further, the thermal expansion coefficient is equivalent to that of general wiring materials and semiconductor materials having 10 −6 to 10 −5 , and even if the heating process is repeated as compared with SiO 2 having a thermal expansion coefficient of 10 −7 units, the film There are few troubles such as peeling. In particular, a favorable interface is formed with an oxide semiconductor such as a-IGZO.

従って、本実施の形態に係る酸化物膜をゲート絶縁層15に用いることにより、高性能な半導体デバイスを得ることができる。   Therefore, a high-performance semiconductor device can be obtained by using the oxide film according to this embodiment for the gate insulating layer 15.

但し、ゲート絶縁層15は、第A元素と、第B元素とを少なくとも含有し、好ましくは、第C元素を含有する酸化物膜には限定されない。ゲート絶縁層15は、例えば、Siとアルカリ土類金属とを含有する酸化物膜であってもよい。又、ゲート絶縁層15は、例えば、SiO、Si、SiON、Al等からなる膜であってもよい。 However, the gate insulating layer 15 contains at least an A element and a B element, and is preferably not limited to an oxide film containing a C element. The gate insulating layer 15 may be, for example, an oxide film containing Si and an alkaline earth metal. The gate insulating layer 15 may be a film made of, for example, SiO 2 , Si 3 N 4 , SiON, Al 2 O 3 or the like.

ゲート電極16は、ゲート絶縁層15上に形成されている。ゲート電極16は、ゲート電圧を印加するための電極である。ゲート電極16は、ゲート絶縁層15を介して半導体層12と対向している。なお、ゲート電極16と共に、ゲート電極16と接続される配線が同一層に形成されてもよい。   The gate electrode 16 is formed on the gate insulating layer 15. The gate electrode 16 is an electrode for applying a gate voltage. The gate electrode 16 faces the semiconductor layer 12 with the gate insulating layer 15 interposed therebetween. Note that the gate electrode 16 and the wiring connected to the gate electrode 16 may be formed in the same layer.

ゲート電極16の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ニッケル(Ni)、クロム(Cr)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等を用いることができる。   The material of the gate electrode 16 is not particularly limited and may be appropriately selected depending on the intended purpose. For example, aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), silver (Ag) ), Copper (Cu), zinc (Zn), nickel (Ni), chromium (Cr), tantalum (Ta), molybdenum (Mo), titanium (Ti) and other metals, alloys thereof, mixtures of these metals, etc. Can be used.

又、ゲート電極16の材料として、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。又、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体等を用いてもよい。ゲート電極16の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。   As the material of the gate electrode 16, conductive oxides such as indium oxide, zinc oxide, tin oxide, gallium oxide, niobium oxide, a composite compound thereof, a mixture thereof, or the like may be used. Further, an organic conductor such as polyethylene dioxythiophene (PEDOT) or polyaniline (PANI) may be used. There is no restriction | limiting in particular as an average film thickness of the gate electrode 16, Although it can select suitably according to the objective, 10 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

[電界効果型トランジスタの製造方法]
次に、図1に示す電界効果型トランジスタの製造方法について説明する。図2は、第1の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
[Method for Manufacturing Field Effect Transistor]
Next, a method for manufacturing the field effect transistor shown in FIG. 1 will be described. FIG. 2 is a diagram illustrating a manufacturing process of the field effect transistor according to the first embodiment.

まず、図2(a)に示す工程では、ガラス基材等からなる基材11を準備し、基材11上に半導体層12を形成する。基材11の材料や厚さは、前述の通り適宜選択することができる。又、基材11の表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。   First, in the process shown in FIG. 2A, a base material 11 made of a glass base material or the like is prepared, and a semiconductor layer 12 is formed on the base material 11. The material and thickness of the base material 11 can be appropriately selected as described above. Further, from the viewpoint of cleaning the surface of the substrate 11 and improving adhesion, it is preferable to perform a pretreatment such as oxygen plasma, UV ozone, UV irradiation cleaning.

半導体層12を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスや、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜後、フォトリソグラフィとエッチングによってパターニングする方法が挙げられる。半導体層12の材料や厚さは、前述の通り適宜選択することができる。   A method for forming the semiconductor layer 12 is not particularly limited and may be appropriately selected depending on the purpose. For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atom Examples include a method of patterning by photolithography and etching after film formation by a vacuum process such as layer deposition (ALD) or a solution process such as dip coating, spin coating, or die coating. The material and thickness of the semiconductor layer 12 can be appropriately selected as described above.

次に、図2(b)に示す工程では、半導体層12上に、ソース電極13及びドレイン電極14を形成する。ソース電極13及びドレイン電極14を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィとエッチングによってパターニングする方法が挙げられる。ソース電極13及びドレイン電極14の材料や厚さは、前述の通り適宜選択することができる。   Next, in the step shown in FIG. 2B, the source electrode 13 and the drain electrode 14 are formed on the semiconductor layer 12. There is no restriction | limiting in particular as a method of forming the source electrode 13 and the drain electrode 14, According to the objective, it can select suitably, For example, a sputtering method, a vacuum evaporation method, a dip coating method, a spin coat method, a die coat method etc. There is a method of patterning by photolithography and etching after the film formation. The material and thickness of the source electrode 13 and the drain electrode 14 can be appropriately selected as described above.

次に、図2(c)に示す工程では、基材11上に、半導体層12、ソース電極13、及びドレイン電極14を被覆するゲート絶縁層15を形成する。ゲート絶縁層15を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜後、フォトリソグラフィとエッチングによってパターニングする方法が挙げられる。ゲート絶縁層15の材料や厚さは、前述の通り適宜選択することができる。   Next, in the step illustrated in FIG. 2C, the gate insulating layer 15 that covers the semiconductor layer 12, the source electrode 13, and the drain electrode 14 is formed on the base material 11. There is no restriction | limiting in particular as a method of forming the gate insulating layer 15, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, Examples include a method of patterning by photolithography and etching after film formation by a solution process such as a vacuum process such as an atomic layer deposition (ALD) method, a dip coating method, a spin coating method, or a die coating method. The material and thickness of the gate insulating layer 15 can be appropriately selected as described above.

一例として、ゲート絶縁層15をアルカリ土類金属及び希土類元素を含有する酸化物膜から形成する場合について説明する。この場合、酸化物膜の前駆体を含有する塗布液(ゲート絶縁層15形成用塗布液)を調合し、それを被塗物上に塗布又は印刷し、これを適切な条件で焼成することによって成膜することができる。この方法について、以下に詳説する。
−−ゲート絶縁層15形成用塗布液−−
ゲート絶縁層15形成用塗布液は、アルカリ土類金属含有化合物(第A元素含有化合物)と、第B元素含有化合物と、溶媒とを少なくとも含有し、好ましくは、第C元素含有化合物の少なくとも何れかを含有し、更に必要に応じて、その他成分を含有する。
As an example, the case where the gate insulating layer 15 is formed from an oxide film containing an alkaline earth metal and a rare earth element will be described. In this case, by preparing a coating liquid (coating liquid for forming the gate insulating layer 15) containing the precursor of the oxide film, applying or printing it on the object to be coated, and firing it under appropriate conditions A film can be formed. This method will be described in detail below.
--- Coating liquid for forming gate insulating layer 15-
The coating liquid for forming the gate insulating layer 15 contains at least an alkaline earth metal-containing compound (A-element-containing compound), a B-element-containing compound, and a solvent, and preferably at least any of the C-element-containing compounds. In addition, other components are contained as necessary.

−−−アルカリ土類金属含有化合物(第A元素含有化合物)−−−
アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。
--- Alkaline earth metal-containing compound (element A-containing compound) ---
Examples of the alkaline earth metal-containing compound include inorganic alkaline earth metal compounds and organic alkaline earth metal compounds.

前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。   Examples of the inorganic alkaline earth metal compound include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, alkaline earth metal salts, and the like. And the like.

前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic alkaline earth metal compound is not particularly limited as long as it is a compound having an alkaline earth metal and an organic group, and can be appropriately selected according to the purpose. The alkaline earth metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

−−−第B元素含有化合物−−−
第B元素含有化合物としては、例えば、無機第B元素化合物、有機第B元素化合物などが挙げられる。
--- B element-containing compound ---
Examples of the B element-containing compound include inorganic B element compounds and organic B element compounds.

前記無機第B元素化合物としては、例えば、第B元素の硝酸塩、第B元素の硫酸塩、第B元素のフッ化物、第B元素の塩化物、第B元素の臭化物、第B元素のヨウ化物などが挙げられる。   Examples of the inorganic B element compound include nitrate of B element, sulfate of B element, fluoride of B element, chloride of B element, bromide of B element, iodide of B element Etc.

前記有機第B元素化合物としては、第B元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第B元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic B element compound is not particularly limited as long as it is a compound having the B element and an organic group, and can be appropriately selected according to the purpose. The element B and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

−−−第C元素含有化合物−−−
第C元素含有化合物としては、例えば、第C元素の無機化合物、第C元素の有機化合物などが挙げられる。
--- Element C-containing compound ---
Examples of the C element-containing compound include an inorganic compound of the C element and an organic compound of the C element.

前記第C元素の無機化合物としては、例えば、第C元素の硝酸塩、第C元素の硫酸塩、第C元素のフッ化物、第C元素の塩化物、第C元素の臭化物、第C元素のヨウ化物などが
挙げられる。
Examples of the inorganic compound of the C element include nitrate of the C element, sulfate of the C element, fluoride of the C element, chloride of the C element, bromide of the C element, iodine of the C element. And the like.

前記第C元素の有機化合物としては、第C元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第C元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic compound of the C element is not particularly limited as long as it is a compound having the C element and an organic group, and can be appropriately selected according to the purpose. The C element and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like. As said alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As said alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As said acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

−−−溶媒−−−
溶媒としては、前記各種化合物を安定に溶解又は分散する溶剤であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、N,N−ジメチルホルムアミド、炭酸プロピレン、2−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、4−ブチロラクトン、2−メトキシエタノール、水などが挙げられる。
--- Solvent ---
The solvent is not particularly limited as long as it is a solvent that can stably dissolve or disperse the various compounds, and can be appropriately selected according to the purpose. For example, toluene, xylene, mesitylene, cymene, pentylbenzene, dodecylbenzene , Bicyclohexyl, cyclohexylbenzene, decane, undecane, dodecane, tridecane, tetradecane, pentadecane, tetralin, decalin, isopropanol, ethyl benzoate, N, N-dimethylformamide, propylene carbonate, 2-ethylhexanoic acid, mineral spirits, dimethylpropylene Examples include urea, 4-butyrolactone, 2-methoxyethanol, and water.

ゲート絶縁層15形成用塗布液における溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the solvent in the coating liquid for gate insulating layer 15 formation, According to the objective, it can select suitably.

−−−ゲート絶縁層15の形成方法−−−
ゲート絶縁層15形成用塗布液を用いたゲート絶縁層15の形成方法の一例について説明する。ゲート絶縁層15の形成方法は、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
--- Method of forming gate insulating layer 15 ---
An example of a method for forming the gate insulating layer 15 using the coating liquid for forming the gate insulating layer 15 will be described. The method for forming the gate insulating layer 15 includes a coating process and a heat treatment process, and further includes other processes as necessary.

塗布工程としては、被塗物にゲート絶縁層15形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法等が挙げられる。溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティング等が挙げられる。   The application step is not particularly limited as long as it is a step of applying a coating liquid for forming the gate insulating layer 15 to an object to be coated, and can be appropriately selected according to the purpose. The application method is not particularly limited and can be appropriately selected depending on the purpose. For example, a desired method can be selected by a method of patterning by photolithography after film formation by a solution process, a printing method such as inkjet, nanoimprint, or gravure. And a method of directly forming the film shape. Examples of the solution process include dip coating, spin coating, die coating, and nozzle printing.

熱処理工程としては、被塗物に塗布されたゲート絶縁層15形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、熱処理する際には、被塗物に塗布されたゲート絶縁層15形成用塗布液は、自然乾燥等により乾燥していてもよい。熱処理により、溶媒の乾燥、第1の酸化物の生成等が行われる。   The heat treatment step is not particularly limited as long as it is a step of heat-treating the coating liquid for forming the gate insulating layer 15 applied to the object to be coated, and can be appropriately selected according to the purpose. Note that when the heat treatment is performed, the coating liquid for forming the gate insulating layer 15 applied to the object to be coated may be dried by natural drying or the like. By the heat treatment, drying of the solvent, generation of the first oxide, and the like are performed.

熱処理工程では、溶媒の乾燥(以下、「乾燥処理」と称する。)と、常誘電体アモルファス酸化物の生成(以下、「生成処理」と称する。)とを、異なる温度で行うことが好ましい。即ち、溶媒の乾燥を行った後に、昇温して常誘電体アモルファス酸化物の生成を行うことが好ましい。常誘電体アモルファス酸化物の生成の際には、例えば、アルカリ土類金属含有化合物(第A元素含有化合物)、第B元素含有化合物、第C元素含有化合物の少なくとも何れかの分解が起こる。   In the heat treatment step, it is preferable that the solvent is dried (hereinafter referred to as “drying process”) and the paraelectric amorphous oxide is formed (hereinafter referred to as “generation process”) at different temperatures. That is, it is preferable to generate a paraelectric amorphous oxide by raising the temperature after drying the solvent. When the paraelectric amorphous oxide is generated, for example, decomposition of at least one of an alkaline earth metal-containing compound (A-element-containing compound), a B-element-containing compound, and a C-element-containing compound occurs.

乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、80℃〜180℃が挙げられる。乾燥においては、低温化のために減圧オーブン等を使用することが有効である。乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1分間〜1時間が挙げられる。   There is no restriction | limiting in particular as temperature of a drying process, According to the solvent to contain, it can select suitably, For example, 80 to 180 degreeC is mentioned. In drying, it is effective to use a vacuum oven or the like for lowering the temperature. There is no restriction | limiting in particular as time of a drying process, According to the objective, it can select suitably, For example, 1 minute-1 hour are mentioned.

生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、100℃以上550℃未満が好ましく、200℃〜500℃がより好ましい。生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1時間〜5時間が挙げられる。   There is no restriction | limiting in particular as temperature of a production | generation process, Although it can select suitably according to the objective, 100 degreeC or more and less than 550 degreeC are preferable, and 200 to 500 degreeC is more preferable. There is no restriction | limiting in particular as time of a production | generation process, According to the objective, it can select suitably, For example, 1 hour-5 hours are mentioned.

なお、熱処理工程では、乾燥処理及び生成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。   In the heat treatment step, the drying process and the generation process may be performed continuously, or may be divided into a plurality of processes.

熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、被塗物を加熱する方法等が挙げられる。熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、第1の酸化物の生成を促進させることができる。   There is no restriction | limiting in particular as the method of heat processing, According to the objective, it can select suitably, For example, the method etc. which heat a to-be-coated article are mentioned. There is no restriction | limiting in particular as atmosphere in heat processing, Although it can select suitably according to the objective, Oxygen atmosphere is preferable. By performing the heat treatment in an oxygen atmosphere, the decomposition product can be quickly discharged out of the system, and the generation of the first oxide can be promoted.

熱処理の際には、波長400nm以下の紫外光を乾燥処理後の物質に照射することが、生成処理の反応を促進する上で有効である。   In the heat treatment, it is effective to irradiate the material after the drying treatment with ultraviolet light having a wavelength of 400 nm or less in order to accelerate the reaction of the generation treatment.

波長400nm以下の紫外光を照射することにより、乾燥処理後の物質中に含有される有機物等の化学結合を切断し、有機物を分解できるため、効率的に常誘電体アモルファス酸化物を形成することができる。   By irradiating ultraviolet light with a wavelength of 400 nm or less, chemical bonds such as organic substances contained in the material after drying treatment can be broken and the organic substances can be decomposed, so that a paraelectric amorphous oxide can be efficiently formed. Can do.

波長400nm以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長222nmの紫外光等が挙げられる。又、紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。オゾンを乾燥処理後の物質に付与することにより、酸化物の生成が促進される。   The ultraviolet light having a wavelength of 400 nm or less is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include ultraviolet light having a wavelength of 222 nm using an excimer lamp. It is also preferable to apply ozone in place of or in combination with ultraviolet light irradiation. By applying ozone to the substance after the drying treatment, generation of oxide is promoted.

次に、図2(d)に示す工程では、ゲート絶縁層15上に、ゲート電極16を形成する。ゲート電極16を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜後、フォトリソグラフィとエッチングによってパターニングする方法が挙げられる。ゲート電極16の材料や厚さは、前述の通り適宜選択することができる。   Next, in the step shown in FIG. 2D, the gate electrode 16 is formed on the gate insulating layer 15. The method for forming the gate electrode 16 is not particularly limited and may be appropriately selected depending on the purpose. For example, sputtering, pulse laser deposition (PLD), chemical vapor deposition (CVD), atomic Examples include a method of patterning by photolithography and etching after film formation by a solution process such as a vacuum process such as a layer deposition (ALD) method, a dip coating method, a spin coating method, or a die coating method. The material and thickness of the gate electrode 16 can be appropriately selected as described above.

以上の工程により、図1に示すトップゲート/トップコンタクトの電界効果型トランジスタ10を作製できる。   Through the above steps, the top gate / top contact field effect transistor 10 shown in FIG. 1 can be manufactured.

電界効果型トランジスタ10は有機成分(炭素)を含んでいないことが好ましい。例えば、半導体層12中に有機成分が残留すると、緻密な膜の形成が阻害され、オン電流の低下を招くおそれがある。又、ゲート絶縁層15中に有機成分が残留すると、緻密な膜の形成が阻害され、絶縁性能の低下(リーク電流の増加、耐圧の低下)やトランジスタの閾値電圧変動等を招くおそれがある。   The field effect transistor 10 preferably does not contain an organic component (carbon). For example, if an organic component remains in the semiconductor layer 12, formation of a dense film is hindered, which may cause a decrease in on-current. In addition, when an organic component remains in the gate insulating layer 15, formation of a dense film is hindered, which may cause a decrease in insulating performance (an increase in leakage current and a decrease in breakdown voltage), a threshold voltage variation of the transistor, and the like.

しかしながら、電界効果型トランジスタ10に有機成分が残留している場合がある。電界効果型トランジスタ10に有機成分が残留する理由は様々考えられるが、例えば、半導体層12やゲート絶縁層15を溶液プロセス(塗布法)で形成する場合に、半導体層12やゲート絶縁層15を構成する金属や酸化物は、有機金属化合物として、塗布液に溶解、分散している。   However, an organic component may remain in the field effect transistor 10. There are various reasons why the organic component remains in the field effect transistor 10. For example, when the semiconductor layer 12 or the gate insulating layer 15 is formed by a solution process (coating method), the semiconductor layer 12 or the gate insulating layer 15 is formed. The constituent metals and oxides are dissolved and dispersed in the coating solution as organometallic compounds.

塗布液の溶剤には、主に有機溶剤が用いられる。これらの有機金属化合物や有機溶剤は、炭素を含む場合が多い。塗布法により塗布液を塗布し、乾燥と焼成を経て半導体層12やゲート絶縁層15となる酸化物膜が形成される。この工程で、有機成分の大部分は系外に放出されるが、一部が半導体層12やゲート絶縁層15に残留するおそれがある。   An organic solvent is mainly used as a solvent for the coating solution. These organometallic compounds and organic solvents often contain carbon. A coating solution is applied by a coating method, and an oxide film to be the semiconductor layer 12 and the gate insulating layer 15 is formed through drying and baking. In this step, most of the organic components are released out of the system, but some may remain in the semiconductor layer 12 and the gate insulating layer 15.

このように、半導体層12やゲート絶縁層15に有機成分が残留しないことが好ましいが、有機成分が残留するおそれがあるため、有機成分の残留量を規定することが好ましい。本実施の形態では、電界効果型トランジスタに残留する有機成分の量を所定値以下とすることで、電気特性の信頼性向上を担保している。   As described above, it is preferable that no organic component remains in the semiconductor layer 12 or the gate insulating layer 15, but it is preferable to define the remaining amount of the organic component because there is a possibility that the organic component may remain. In the present embodiment, the reliability of the electrical characteristics is ensured by setting the amount of the organic component remaining in the field effect transistor to a predetermined value or less.

具体的には、電界効果型トランジスタ10では、昇温脱離ガス分析(TDS分析:Thermal Desorption Spectroscopy 分析)において、二酸化炭素分子の放出量が6×1021分子/cm以下としている。 Specifically, in the field effect transistor 10, the temperature desorption gas analysis (TDS analysis: Thermal Desorption Spectroscopy analysis) sets the emission amount of carbon dioxide molecules to 6 × 10 21 molecules / cm 3 or less.

TDS分析は、高真空中で試料を加熱し、加熱により試料(試料を構成する各層の中)から脱離してくる分子(二酸化炭素、水素、水、酸素等)を、四重極型質量分析計(Q−MS:Quadrupole Mass Spectrometer)で検出する方法である。   In TDS analysis, a sample is heated in a high vacuum, and molecules (carbon dioxide, hydrogen, water, oxygen, etc.) desorbed from the sample (in each layer constituting the sample) by heating are subjected to quadrupole mass spectrometry. This is a method of detecting with a meter (Q-MS: Quadrupole Mass Spectrometer).

具体的には、例えば、得られた試料である電界効果型トランジスタ10について、基材11を所望の形状に分割し、昇温脱離分析装置(例えば、電子科学社製、TDS1200II)を用いて、TDS分析を行うことができる。このとき、試料温度は、50℃以上500℃以下で加熱することが好ましい。   Specifically, for example, for the field-effect transistor 10 that is the obtained sample, the base material 11 is divided into a desired shape, and a temperature programmed desorption analyzer (for example, TDS1200II, manufactured by Electronic Science Co., Ltd.) is used. TDS analysis can be performed. At this time, it is preferable to heat the sample temperature at 50 ° C. or more and 500 ° C. or less.

電界効果型トランジスタ10全体からの二酸化炭素分子の放出量を6×1021分子/cm以下に規定することにより、半導体層12やゲート絶縁層15における有機成分の残留量も既定値以下となる。そのため、半導体層12中の有機成分の残留量が多くなってオン電流の低下を招くおそれや、ゲート絶縁層15中の有機成分の残留量が多くなって絶縁性能の低下やトランジスタの閾値電圧変動等を招くおそれを低減できる。 By defining the emission amount of carbon dioxide molecules from the entire field effect transistor 10 to 6 × 10 21 molecules / cm 3 or less, the residual amount of organic components in the semiconductor layer 12 and the gate insulating layer 15 also becomes a predetermined value or less. . Therefore, the residual amount of the organic component in the semiconductor layer 12 may increase, leading to a decrease in on-current, or the residual amount of the organic component in the gate insulating layer 15 may increase, resulting in a decrease in insulation performance and fluctuations in the threshold voltage of the transistor. Etc. can be reduced.

電界効果型トランジスタ10では、製造プロセスを調整することで、電界効果型トランジスタ全体に残留する有機成分の量を所定値以下に抑制している。   In the field effect transistor 10, the amount of organic components remaining in the entire field effect transistor is suppressed to a predetermined value or less by adjusting the manufacturing process.

例えば、半導体層12やゲート絶縁層15を溶液プロセスにより作製する場合には、半導体層12やゲート絶縁層15の焼成条件(例えば、焼成雰囲気、焼成温度、焼成時間等)を調整することにより、半導体層12やゲート絶縁層15における有機成分の残留量(すなわち、TDS分析で検出される二酸化炭素分子の放出量)を所定値以下に抑制することができる。   For example, when the semiconductor layer 12 or the gate insulating layer 15 is manufactured by a solution process, by adjusting the baking conditions (for example, baking atmosphere, baking temperature, baking time, etc.) of the semiconductor layer 12 and the gate insulating layer 15, The residual amount of organic components in the semiconductor layer 12 and the gate insulating layer 15 (that is, the amount of released carbon dioxide molecules detected by TDS analysis) can be suppressed to a predetermined value or less.

なお、半導体層12やゲート絶縁層15の焼成条件の調整は、半導体層12やゲート絶縁層15における有機成分の残留量を抑制する手法の一例であり、これには限定されない。要は、電界効果型トランジスタ10のTDS分析における二酸化炭素分子の放出量を6×1021分子/cm以下とすることで電界効果型トランジスタ10の電気特性の信頼性が向上するという発明者の知見が重要であり、これを実現するための具体的な製造プロセスは問わない。 The adjustment of the firing conditions of the semiconductor layer 12 and the gate insulating layer 15 is an example of a technique for suppressing the residual amount of organic components in the semiconductor layer 12 and the gate insulating layer 15, and is not limited to this. In short, the inventor said that the reliability of the electrical characteristics of the field-effect transistor 10 is improved by setting the emission amount of carbon dioxide molecules in the TDS analysis of the field-effect transistor 10 to 6 × 10 21 molecules / cm 3 or less. Knowledge is important, and any specific manufacturing process to achieve this is irrelevant.

〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、第1の実施の形態とは層構造の異なる電界効果型トランジスタの例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Modification of First Embodiment>
The modification of the first embodiment shows an example of a field effect transistor having a layer structure different from that of the first embodiment. In the modification of the first embodiment, the description of the same components as those of the already described embodiments may be omitted.

図3は、第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。   FIG. 3 is a cross-sectional view illustrating a field effect transistor according to a modification of the first embodiment.

図3(a)に示す電界効果型トランジスタ10Aは、トップゲート/ボトムコンタクトの電界効果型トランジスタである。図3(b)に示す電界効果型トランジスタ10Bは、ボトムゲート/トップコンタクトの電界効果型トランジスタである。図3(c)に示す電界効果型トランジスタ10Cは、ボトムゲート/ボトムコンタクトの電界効果型トランジスタである。なお、電界効果型トランジスタ10A、10B、及び10Cは、本発明に係る半導体装置の代表的な一例である。   A field effect transistor 10A shown in FIG. 3A is a top gate / bottom contact field effect transistor. A field effect transistor 10B shown in FIG. 3B is a bottom gate / top contact field effect transistor. A field effect transistor 10C shown in FIG. 3C is a bottom gate / bottom contact field effect transistor. The field effect transistors 10A, 10B, and 10C are typical examples of the semiconductor device according to the present invention.

電界効果型トランジスタ10A、10B、及び10Cでも、電界効果型トランジスタ10と同様に、TDS分析法において、二酸化炭素分子の放出量が6×1021分子/cm以下とされている。そのため、半導体層12中の有機成分の残留量が多くなってオン電流の低下を招くおそれや、ゲート絶縁層15中の有機成分の残留量が多くなって絶縁性能の低下やトランジスタの閾値電圧変動等を招くおそれを低減できる。その結果、電気特性の信頼性が向上した電界効果型トランジスタを実現できる。 In the field effect transistors 10A, 10B, and 10C, similarly to the field effect transistor 10, the emission amount of carbon dioxide molecules is set to 6 × 10 21 molecules / cm 3 or less in the TDS analysis method. Therefore, the residual amount of the organic component in the semiconductor layer 12 may increase, leading to a decrease in on-current, or the residual amount of the organic component in the gate insulating layer 15 may increase, resulting in a decrease in insulation performance and fluctuations in the threshold voltage of the transistor. Etc. can be reduced. As a result, a field effect transistor with improved electrical property reliability can be realized.

〈実施例1〉
実施例1では、図1に示すトップゲート型の電界効果型トランジスタを、図2に示した製造工程により作製した。
<Example 1>
In Example 1, the top gate type field effect transistor shown in FIG. 1 was manufactured by the manufacturing process shown in FIG.

−半導体層12の作製−
まず、ガラスからなる基材11上に、高周波スパッタ法により半導体層12となるIn−Mg系酸化物薄膜を形成した。具体的には、ターゲットには、InMgOの組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は2×10−5Paとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を0.3Paとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。得られた酸化物半導体膜(半導体層)の膜厚は、50nmであった。次に、フォトリソグラフィ法を用いて、酸化物半導体膜を所望の形状にエッチングした。
-Fabrication of semiconductor layer 12-
First, an In—Mg-based oxide thin film to be the semiconductor layer 12 was formed on the substrate 11 made of glass by a high-frequency sputtering method. Specifically, a polycrystalline fired body having a composition of In 2 MgO 4 was used as the target. The ultimate vacuum in the sputtering chamber was 2 × 10 −5 Pa. The flow rates of argon gas and oxygen gas flowing during sputtering were adjusted, and the total pressure was 0.3 Pa. By adjusting the oxygen flow rate ratio, the amount of oxygen in the oxide semiconductor film was controlled, and the electron carrier concentration was controlled. The thickness of the obtained oxide semiconductor film (semiconductor layer) was 50 nm. Next, the oxide semiconductor film was etched into a desired shape using a photolithography method.

−ソース電極13及びドレイン電極14の作製−
次に、半導体層12を含む基材11上に、ソース電極13及びドレイン電極14として、真空蒸着法により膜厚が100nmのAu膜を形成した。蒸着源にはAuを用いた。次に、フォトリソグラフィ法を用いてAu膜を所望の形状にエッチングし、チャネル幅が30μm、チャネル長が10μmとなるチャネル領域を形成した。
-Production of source electrode 13 and drain electrode 14-
Next, an Au film having a thickness of 100 nm was formed as a source electrode 13 and a drain electrode 14 on the base material 11 including the semiconductor layer 12 by a vacuum deposition method. Au was used as the evaporation source. Next, the Au film was etched into a desired shape by using a photolithography method to form a channel region having a channel width of 30 μm and a channel length of 10 μm.

−ゲート絶縁層15の作製−
次に、半導体層12、ソース電極13、及びドレイン電極14を含む基材11上に、ゲート絶縁層15を形成した。具体的には、シクロヘキシルベンゼン1.2mLに、2−エチルヘキサン酸ランタントルエン溶液(La含量7%、Wako 122−03371、株式会社ワコーケミカル製)1.95mLと、2−エチルヘキサン酸ストロンチウムトルエン溶液(Sr含量2%、Wako 195−09561、株式会社ワコーケミカル製)0.57mLと、2−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液(Zr含量12%、Wako 269−01116、株式会社ワコーケミカル製)0.09mLとを混合し、ゲート絶縁層前駆体塗布液を作製した。
-Production of gate insulating layer 15-
Next, the gate insulating layer 15 was formed on the base material 11 including the semiconductor layer 12, the source electrode 13, and the drain electrode 14. Specifically, lanthanum toluene solution of ethyl 2-ethylhexanoate (La content 7%, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) 1.95 mL of cyclohexylbenzene and strontium 2-ethylhexanoate toluene solution (Sr content 2%, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) 0.57 mL, 2-ethylhexanoic acid zirconium oxide mineral spirit solution (Zr content 12%, Wako 269-01116, manufactured by Wako Chemical Co., Ltd.) 0 0.09 mL was mixed to prepare a gate insulating layer precursor coating solution.

そして、基材11上に、作製したゲート絶縁層前駆体塗布液を滴下し、所定の条件でスピンコートした。スピンコートを行った後の基材11をオーブンで120℃1時間加熱することで、ゲート絶縁層前駆体を形成した。次に、基材11を酸素雰囲気下で360℃3時間加熱することにより、ゲート絶縁層前駆体をゲート絶縁層に転化し、ゲート絶縁層15を形成した(ゲート絶縁層の焼成工程)。ゲート絶縁層15の平均厚みは170nmであった。次に、フォトリソグラフィ法を用いてゲート絶縁層15を所望の形状にエッチングした。   And the produced gate insulating layer precursor coating liquid was dripped on the base material 11, and it spin-coated on the predetermined conditions. The substrate 11 after spin coating was heated in an oven at 120 ° C. for 1 hour to form a gate insulating layer precursor. Next, the gate insulating layer precursor was converted into a gate insulating layer by heating the base material 11 at 360 ° C. for 3 hours in an oxygen atmosphere, thereby forming the gate insulating layer 15 (baking process of the gate insulating layer). The average thickness of the gate insulating layer 15 was 170 nm. Next, the gate insulating layer 15 was etched into a desired shape by using a photolithography method.

−ゲート電極16の作製−
次に、半導体層12、ソース電極13、ドレイン電極14、及びゲート絶縁層15を含む基材11上に、100nmの膜厚のAl合金膜をスパッタで形成した。次に、Al合金膜をフォトリソグラフィ法によって所望の形状にエッチングし、ゲート電極16とした。以上により、トップゲート/トップコンタクトの電界効果型トランジスタ10を作製した。
-Fabrication of gate electrode 16-
Next, an Al alloy film having a thickness of 100 nm was formed on the base material 11 including the semiconductor layer 12, the source electrode 13, the drain electrode 14, and the gate insulating layer 15 by sputtering. Next, the Al alloy film was etched into a desired shape by a photolithography method to form a gate electrode 16. In this way, a top gate / top contact field effect transistor 10 was fabricated.

−昇温脱離ガス分析−
次に、得られた電界効果型トランジスタ10について、基材11を所望の形状に分割し、試料温度が50℃以上500℃以下となるように加熱し、昇温脱離分析装置(電子科学社製、TDS1200II)を用いて、TDS分析を行った。結果を図4に示す。図4は、M/z=44である気体、二酸化炭素の放出量を示したグラフである。グラフの積分値から算出した二酸化炭素分子数は、6.0×1021分子/cmであった。
-Temperature desorption gas analysis-
Next, for the obtained field effect transistor 10, the base material 11 is divided into a desired shape and heated so that the sample temperature is 50 ° C. or higher and 500 ° C. or lower. TDS analysis was performed using TDS1200II). The results are shown in FIG. FIG. 4 is a graph showing the amount of gas and carbon dioxide released with M / z = 44. The number of carbon dioxide molecules calculated from the integrated value of the graph was 6.0 × 10 21 molecules / cm 3 .

−トランジスタ性能評価−
得られた電界効果型トランジスタ10について、半導体パラメータ・アナライザ装置(アジレントテクノロジー社製、半導体パラメータ・アナライザB1500A)を用いて、トランジスタ性能評価を実施した。ソース/ドレイン電圧Vdsを10Vとし、ゲート電圧をVg=−15Vから+15Vに変化させて、電流−電圧特性(伝達特性)を評価した。Vg=−15Vのときのゲート電流を抽出すると、8.9×10−15Aであった。
-Transistor performance evaluation-
About the obtained field effect transistor 10, transistor performance evaluation was implemented using the semiconductor parameter analyzer apparatus (Agilent Technology company make, semiconductor parameter analyzer B1500A). The current / voltage characteristics (transfer characteristics) were evaluated by changing the source / drain voltage Vds to 10 V and changing the gate voltage from Vg = −15 V to +15 V. When the gate current when Vg = −15 V was extracted, it was 8.9 × 10 −15 A.

〈実施例2〉
実施例1のゲート絶縁層の焼成を、酸素雰囲気下400℃3時間とすることにより、ゲート絶縁層15を形成したことを除いて、実施例1と同様にして電界効果型トランジスタを作製した。
<Example 2>
A field effect transistor was fabricated in the same manner as in Example 1 except that the gate insulating layer 15 was formed by baking the gate insulating layer in Example 1 at 400 ° C. for 3 hours in an oxygen atmosphere.

−昇温脱離ガス分析−
次に、得られた電界効果型トランジスタについて、実施例1と同様にして、TDS分析を行った。結果を図5に示す。図5は、M/z=44である気体、二酸化炭素の放出量を示したグラフである。グラフの積分値から算出した二酸化炭素分子数は、4.3×1021分子/cmであった。
-Temperature desorption gas analysis-
Next, the obtained field effect transistor was subjected to TDS analysis in the same manner as in Example 1. The results are shown in FIG. FIG. 5 is a graph showing the amount of gas and carbon dioxide released with M / z = 44. The number of carbon dioxide molecules calculated from the integrated value of the graph was 4.3 × 10 21 molecules / cm 3 .

−トランジスタ性能評価−
得られた電界効果型トランジスタについて、実施例1と同様にして、トランジスタ性能評価を実施した。ソース/ドレイン電圧Vdsを10Vとし、ゲート電圧をVg=−15Vから+15Vに変化させて、電流−電圧特性(伝達特性)を評価した。Vg=−15Vのときのゲート電流を抽出すると、6.0×10−15Aであった。
-Transistor performance evaluation-
The obtained field effect transistor was evaluated for transistor performance in the same manner as in Example 1. The current / voltage characteristics (transfer characteristics) were evaluated by changing the source / drain voltage Vds to 10 V and changing the gate voltage from Vg = −15 V to +15 V. When extracting the gate current when Vg = −15 V, it was 6.0 × 10 −15 A.

〈比較例1〉
実施例1のゲート絶縁層の焼成を、大気下360℃1時間とすることにより、ゲート絶縁層15を形成したことを除いて、実施例1と同様にして電界効果型トランジスタを作製した。
<Comparative example 1>
A field effect transistor was fabricated in the same manner as in Example 1 except that the gate insulating layer 15 was formed by firing the gate insulating layer in Example 1 at 360 ° C. for 1 hour in the atmosphere.

−昇温脱離ガス分析−
次に、得られた電界効果型トランジスタについて、実施例1と同様にして、TDS分析を行った。結果を図6に示す。図6は、M/z=44である気体、二酸化炭素の放出量を示したグラフである。グラフの積分値から算出した二酸化炭素分子数は、7.8×1021分子/cmであった。
-Temperature desorption gas analysis-
Next, the obtained field effect transistor was subjected to TDS analysis in the same manner as in Example 1. The results are shown in FIG. FIG. 6 is a graph showing the amount of gas and carbon dioxide released with M / z = 44. The number of carbon dioxide molecules calculated from the integrated value of the graph was 7.8 × 10 21 molecules / cm 3 .

−トランジスタ性能評価−
得られた電界効果型トランジスタについて、実施例1と同様にして、トランジスタ性能評価を実施した。ソース/ドレイン電圧Vdsを10Vとし、ゲート電圧をVg=−15Vから+15Vに変化させて、電流−電圧特性(伝達特性)を評価した。Vg=−15Vのときのゲート電流を抽出すると、1.3×10−13Aであった。
-Transistor performance evaluation-
The obtained field effect transistor was evaluated for transistor performance in the same manner as in Example 1. The current / voltage characteristics (transfer characteristics) were evaluated by changing the source / drain voltage Vds to 10 V and changing the gate voltage from Vg = −15 V to +15 V. When the gate current when Vg = −15 V was extracted, it was 1.3 × 10 −13 A.

〈比較例2〉
実施例1のゲート絶縁層の焼成を、酸素雰囲気下340℃3時間とすることにより、ゲート絶縁層15を形成したことを除いて、実施例1と同様にして電界効果型トランジスタを作製した。
<Comparative example 2>
A field effect transistor was fabricated in the same manner as in Example 1 except that the gate insulating layer 15 was formed by baking the gate insulating layer in Example 1 at 340 ° C. for 3 hours in an oxygen atmosphere.

−昇温脱離ガス分析−
次に、得られた電界効果型トランジスタについて、実施例1と同様にして、TDS分析を行った。結果を図7に示す。図7は、M/z=44である気体、二酸化炭素の放出量を示したグラフである。グラフの積分値から算出した二酸化炭素分子数は、9.6×1021分子/cmであった。
-Temperature desorption gas analysis-
Next, the obtained field effect transistor was subjected to TDS analysis in the same manner as in Example 1. The results are shown in FIG. FIG. 7 is a graph showing the amount of gas and carbon dioxide released with M / z = 44. The number of carbon dioxide molecules calculated from the integrated value of the graph was 9.6 × 10 21 molecules / cm 3 .

−トランジスタ性能評価−
得られた電界効果型トランジスタについて、実施例1と同様にして、トランジスタ性能評価を実施した。ソース/ドレイン電圧Vdsを10Vとし、ゲート電圧をVg=−15Vから+15Vに変化させて、電流−電圧特性(伝達特性)を評価した。Vg=−15Vのときのゲート電流を抽出すると、2.4×10−13Aであった。
-Transistor performance evaluation-
The obtained field effect transistor was evaluated for transistor performance in the same manner as in Example 1. The current / voltage characteristics (transfer characteristics) were evaluated by changing the source / drain voltage Vds to 10 V and changing the gate voltage from Vg = −15 V to +15 V. When the gate current at the time of Vg = -15V was extracted, it was 2.4 × 10 −13 A.

Figure 2018157167
実施例1及び2、並びに比較例1及び2のTDS分析結果及びトランジスタ性能評価結果を表1及び図8に示した。表1及び図8より、実施例1及び2で作製した電界効果型トランジスタは、TDS分析により算出される二酸化炭素分子数が6.0×1021分子/cm以下であり、電界効果型トランジスタに残留する炭素数が少ない。
Figure 2018157167
The TDS analysis results and transistor performance evaluation results of Examples 1 and 2 and Comparative Examples 1 and 2 are shown in Table 1 and FIG. From Table 1 and FIG. 8, the field effect transistors produced in Examples 1 and 2 have a carbon dioxide molecule number calculated by TDS analysis of 6.0 × 10 21 molecules / cm 3 or less, and the field effect transistors The carbon number remaining in

そのため、主に、ゲート絶縁層は、金属酸化物による緻密な膜が形成され、ゲート絶縁層中を流れるリーク電流を低く抑えることができている。具体的には、実施例1ではゲートリーク電流が8.9×10−15A、実施例2ではゲートリーク電流が6.0×10−15Aであり、何れもゲートリーク電流が低く抑えられて電気特性の信頼性が向上した電界効果型トランジスタを実現できている。 Therefore, mainly, a dense film made of a metal oxide is formed in the gate insulating layer, and leakage current flowing in the gate insulating layer can be suppressed to a low level. Specifically, in Example 1, the gate leakage current is 8.9 × 10 −15 A, and in Example 2, the gate leakage current is 6.0 × 10 −15 A. Thus, a field effect transistor with improved electrical property reliability can be realized.

一方、比較例1で作製した電界効果型トランジスタでは、ゲートリーク電流が1.3×10−13Aとなっており、実施例1及び2に比べて高い。この電界効果型トランジスタは、TDS分析により算出される二酸化炭素分子数が7.8×1021分子/cmとなっており、実施例1及び2よりも多い。 On the other hand, the field effect transistor manufactured in Comparative Example 1 has a gate leakage current of 1.3 × 10 −13 A, which is higher than those in Examples 1 and 2. In this field effect transistor, the number of carbon dioxide molecules calculated by TDS analysis is 7.8 × 10 21 molecules / cm 3 , which is larger than those in Examples 1 and 2.

比較例1で作製した電界効果トランジスタでは、主にゲート絶縁層前駆体塗布液に由来する炭素がゲート絶縁層中に多く残留したことが原因で、金属酸化物による緻密な膜の形成が阻害され、ゲート絶縁層中を流れるリーク電流が高くなったものと考えられる。比較例1で作製した電界効果トランジスタでは、ゲートリーク電流が低く抑えられていないため電気特性の信頼性が低下している。   In the field effect transistor fabricated in Comparative Example 1, the formation of a dense film by the metal oxide was hindered mainly because a large amount of carbon derived from the gate insulating layer precursor coating solution remained in the gate insulating layer. It is considered that the leakage current flowing in the gate insulating layer is increased. In the field effect transistor fabricated in Comparative Example 1, the gate leakage current is not kept low, so the reliability of the electrical characteristics is lowered.

同様に、比較例2で作製した電界効果型トランジスタでは、ゲートリーク電流が2.4×10−13Aとなっており、実施例1及び2に比べて高い。この電界効果型トランジスタは、TDS分析により算出される二酸化炭素分子数が9.6×1021分子/cmとなっており、実施例1及び2よりも多い。 Similarly, in the field effect transistor manufactured in Comparative Example 2, the gate leakage current is 2.4 × 10 −13 A, which is higher than those in Examples 1 and 2. In this field effect transistor, the number of carbon dioxide molecules calculated by TDS analysis is 9.6 × 10 21 molecules / cm 3 , which is larger than those in Examples 1 and 2.

比較例2で作製した電界効果トランジスタでは、比較例1で作製した電界効果トランジスタと同様に、主にゲート絶縁層前駆体塗布液に由来する炭素がゲート絶縁層中に多く残留したことが原因で、金属酸化物による緻密な膜の形成が阻害され、ゲート絶縁層中を流れるリーク電流が高くなったものと考えられる。比較例2で作製した電界効果トランジスタでは、ゲートリーク電流が低く抑えられていないため電気特性の信頼性が低下している。   In the field effect transistor fabricated in Comparative Example 2, as with the field effect transistor fabricated in Comparative Example 1, a large amount of carbon derived mainly from the gate insulating layer precursor coating solution remained in the gate insulating layer. It is considered that the formation of a dense film by the metal oxide was hindered and the leakage current flowing in the gate insulating layer was increased. In the field effect transistor manufactured in Comparative Example 2, the reliability of the electrical characteristics is lowered because the gate leakage current is not kept low.

このように、電界効果型トランジスタの製造プロセスを調整することで、電界効果型トランジスタ10全体からの二酸化炭素分子の放出量を6×1021分子/cm以下とすることができる。その結果、ゲートリーク電流の低減等の効果が得られ、電気特性の信頼性が向上した電界効果型トランジスタを実現できる。 Thus, by adjusting the manufacturing process of the field effect transistor, the amount of carbon dioxide molecules emitted from the entire field effect transistor 10 can be reduced to 6 × 10 21 molecules / cm 3 or less. As a result, an effect such as a reduction in gate leakage current can be obtained, and a field effect transistor with improved electrical characteristics can be realized.

〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態に係る電界効果型トランジスタを用いた表示素子、表示装置、及びシステムの例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Second Embodiment>
In the second embodiment, an example of a display element, a display device, and a system using the field effect transistor according to the first embodiment is shown. In the second embodiment, description of the same components as those of the already described embodiments may be omitted.

(表示素子)
第2の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。
(Display element)
The display element according to the second embodiment includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary. The light control element is not particularly limited as long as it is an element that controls the light output according to the drive signal, and can be appropriately selected according to the purpose. For example, an electroluminescence (EL) element, an electrochromic (EC) ) Elements, liquid crystal elements, electrophoretic elements, electrowetting elements and the like.

駆動回路としては、第1の実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。   The drive circuit is not particularly limited as long as it has the field effect transistor according to the first embodiment, and can be appropriately selected according to the purpose. There is no restriction | limiting in particular as another member, According to the objective, it can select suitably.

第2の実施の形態に係る表示素子は、ゲートリーク電流の低減等の効果により電気特性の信頼性が向上した第1の実施の形態に係る電界効果型トランジスタを有している。そのため、信頼性の高い高品質の表示素子を実現することができる。   The display element according to the second embodiment includes the field effect transistor according to the first embodiment in which reliability of electrical characteristics is improved by an effect such as reduction of gate leakage current. Therefore, a highly reliable display device with high quality can be realized.

(表示装置)
第2の実施の形態に係る表示装置は、少なくとも、第2の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。複数の表示素子としては、マトリックス状に配置された複数の第2の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
(Display device)
The display device according to the second embodiment includes at least a plurality of display elements according to the second embodiment, a plurality of wirings, and a display control device, and other members as necessary. Have The plurality of display elements are not particularly limited as long as they are the display elements according to the plurality of second embodiments arranged in a matrix, and can be appropriately selected according to the purpose.

複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。   The plurality of wirings are not particularly limited and can be appropriately selected depending on the purpose as long as the gate voltage and the image data signal can be individually applied to each field effect transistor in the plurality of display elements.

表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。   The display control device is not particularly limited as long as the gate voltage and signal voltage of each field effect transistor can be individually controlled via a plurality of wirings according to image data, and is appropriately selected according to the purpose. can do. There is no restriction | limiting in particular as another member, According to the objective, it can select suitably.

第2の実施の形態に係る表示装置は、第1の実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。   Since the display device according to the second embodiment includes the display element including the field effect transistor according to the first embodiment, it is possible to display a high-quality image.

(システム)
第2の実施の形態に係るシステムは、少なくとも、第2の実施の形態に係る表示装置と、画像データ作成装置とを有する。画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを前記表示装置に出力する。
(system)
The system according to the second embodiment includes at least a display device according to the second embodiment and an image data creation device. The image data creation device creates image data based on the image information to be displayed, and outputs the image data to the display device.

システムは、第2の実施の形態に係る表示装置を備えているため、画像情報を高精細に表示することが可能となる。   Since the system includes the display device according to the second embodiment, the image information can be displayed with high definition.

以下、第2の実施の形態に係る表示素子、表示装置、及びシステムについて、具体的に説明する。   The display element, display device, and system according to the second embodiment will be specifically described below.

図9には、第2の実施の形態に係るシステムとしてのテレビジョン装置500の概略構成が示されている。なお、図9における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。   FIG. 9 shows a schematic configuration of a television apparatus 500 as a system according to the second embodiment. In addition, the connection line in FIG. 9 shows the flow of a typical signal and information, and does not show all the connection relations of each block.

第2の実施の形態に係るテレビジョン装置500は、主制御装置501、チューナ503、ADコンバータ(ADC)504、復調回路505、TS(Transport Stream)デコーダ506、音声デコーダ511、DAコンバータ(DAC)512、音声出力回路513、スピーカ514、映像デコーダ521、映像・OSD合成回路522、映像出力回路523、表示装置524、OSD描画回路525、メモリ531、操作装置532、ドライブインターフェース(ドライブIF)541、ハードディスク装置542、光ディスク装置543、IR受光器551、及び通信制御装置552等を備えている。   A television apparatus 500 according to the second embodiment includes a main controller 501, a tuner 503, an AD converter (ADC) 504, a demodulation circuit 505, a TS (Transport Stream) decoder 506, an audio decoder 511, and a DA converter (DAC). 512, an audio output circuit 513, a speaker 514, a video decoder 521, a video / OSD synthesis circuit 522, a video output circuit 523, a display device 524, an OSD drawing circuit 525, a memory 531, an operation device 532, a drive interface (drive IF) 541, A hard disk device 542, an optical disk device 543, an IR light receiver 551, a communication control device 552, and the like are provided.

主制御装置501は、テレビジョン装置500の全体を制御し、CPU、フラッシュROM、及びRAM等から構成されている。フラッシュROMには、CPUにて解読可能なコードで記述されたプログラム、及びCPUでの処理に用いられる各種データ等が格納されている。又、RAMは、作業用のメモリである。   The main control device 501 controls the entire television device 500 and includes a CPU, a flash ROM, a RAM, and the like. The flash ROM stores a program written in a code readable by the CPU, various data used for processing by the CPU, and the like. The RAM is a working memory.

チューナ503は、アンテナ610で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ADC504は、チューナ503の出力信号(アナログ情報)をデジタル情報に変換する。復調回路505は、ADC504からのデジタル情報を復調する。   The tuner 503 selects a preset channel broadcast from the broadcast waves received by the antenna 610. The ADC 504 converts the output signal (analog information) of the tuner 503 into digital information. The demodulation circuit 505 demodulates the digital information from the ADC 504.

TSデコーダ506は、復調回路505の出力信号をTSデコードし、音声情報及び映像情報を分離する。音声デコーダ511は、TSデコーダ506からの音声情報をデコードする。DAコンバータ(DAC)512は、音声デコーダ511の出力信号をアナログ信号に変換する。   The TS decoder 506 performs TS decoding on the output signal of the demodulation circuit 505 and separates audio information and video information. The audio decoder 511 decodes the audio information from the TS decoder 506. The DA converter (DAC) 512 converts the output signal of the audio decoder 511 into an analog signal.

音声出力回路513は、DAコンバータ(DAC)512の出力信号をスピーカ514に出力する。映像デコーダ521は、TSデコーダ506からの映像情報をデコードする。映像・OSD合成回路522は、映像デコーダ521の出力信号とOSD描画回路525の出力信号を合成する。   The audio output circuit 513 outputs the output signal of the DA converter (DAC) 512 to the speaker 514. The video decoder 521 decodes the video information from the TS decoder 506. The video / OSD synthesis circuit 522 synthesizes the output signal of the video decoder 521 and the output signal of the OSD drawing circuit 525.

映像出力回路523は、映像・OSD合成回路522の出力信号を表示装置524に出力する。OSD描画回路525は、表示装置524の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置532やIR受光器551からの指示に応じて表示情報が含まれる信号を生成する。   The video output circuit 523 outputs the output signal of the video / OSD synthesis circuit 522 to the display device 524. The OSD drawing circuit 525 includes a character generator for displaying characters and figures on the screen of the display device 524, and generates a signal including display information in response to an instruction from the operation device 532 or the IR light receiver 551. To do.

メモリ531には、AV(Audio−Visual)データ等が一時的に蓄積される。操作装置532は、例えばコントロールパネル等の入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置501に通知する。ドライブIF541は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。   The memory 531 temporarily stores AV (Audio-Visual) data and the like. The operating device 532 includes an input medium (not shown) such as a control panel, for example, and notifies the main controller 501 of various information input by the user. The drive IF 541 is a bi-directional communication interface, and is compliant with ATAPI (AT Attachment Packet Interface) as an example.

ハードディスク装置542は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録すると共に、ハードディスクに記録されているデータを再生する。光ディスク装置543は、光ディスク(例えば、DVD)にデータを記録すると共に、光ディスクに記録されているデータを再生する。   The hard disk device 542 includes a hard disk and a drive device for driving the hard disk. The drive device records data on the hard disk and reproduces data recorded on the hard disk. The optical disk device 543 records data on an optical disk (for example, DVD) and reproduces data recorded on the optical disk.

IR受光器551は、リモコン送信機620からの光信号を受信し、主制御装置501に通知する。通信制御装置552は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。   The IR light receiver 551 receives the optical signal from the remote control transmitter 620 and notifies the main controller 501 of it. The communication control device 552 controls communication with the Internet. Various information can be acquired via the Internet.

表示装置524は、一例として図10に示されるように、表示器700、及び表示制御装置780を有している。表示器700は、一例として図11に示されるように、複数(ここでは、n×m個)の表示素子702がマトリックス状に配置されたディスプレイ710を有している。   As an example, the display device 524 includes a display 700 and a display control device 780, as shown in FIG. As shown in FIG. 11 as an example, the display 700 includes a display 710 in which a plurality of (here, n × m) display elements 702 are arranged in a matrix.

又、ディスプレイ710は、一例として図12に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・・・、Xn−2、Xn−1)、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)を有している。そして、走査線とデータ線とによって、表示素子702を特定することができる。   In addition, as shown in FIG. 12 as an example, the display 710 includes n scanning lines (X0, X1, X2, X3,..., Xn) arranged at equal intervals along the X-axis direction. -2, Xn-1), m data lines (Y0, Y1, Y2, Y3, ..., Ym-1) arranged at equal intervals along the Y-axis direction, in the Y-axis direction M current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i) arranged at equal intervals along the line. The display element 702 can be specified by the scan line and the data line.

各表示素子702は、一例として図13に示されるように、有機EL(エレクトロルミネッセンス)素子750と、この有機EL素子750を発光させるためのドライブ回路720とを有している。すなわち、ディスプレイ710は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。又、ディスプレイ710は、カラー対応の32インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。   As shown in FIG. 13 as an example, each display element 702 includes an organic EL (electroluminescence) element 750 and a drive circuit 720 for causing the organic EL element 750 to emit light. That is, the display 710 is a so-called active matrix type organic EL display. The display 710 is a color-compatible 32-inch display. The size is not limited to this.

有機EL素子750は、一例として図14に示されるように、有機EL薄膜層740と、陰極712と、陽極714とを有している。   As shown in FIG. 14 as an example, the organic EL element 750 includes an organic EL thin film layer 740, a cathode 712, and an anode 714.

有機EL素子750は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機EL素子750と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機EL素子750が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnO等の導電性を有する透明な酸化物が用いられる。 The organic EL element 750 can be disposed beside a field effect transistor, for example. In this case, the organic EL element 750 and the field effect transistor can be formed on the same substrate. However, it is not limited to this, For example, the organic EL element 750 may be arrange | positioned on a field effect transistor. In this case, since transparency is required for the gate electrode, ITO, In 2 O 3 , SnO 2 , ZnO, ZnO to which Ga is added, ZnO to which Al is added, and Sb are added to the gate electrode. A transparent oxide having conductivity such as SnO 2 is used.

有機EL素子750において、陰極712には、アルミニウム(Al)が用いられている。なお、マグネシウム(Mg)−銀(Ag)合金、アルミニウム(Al)−リチウム(Li)合金、ITO(Indium Tin Oxide)等を用いても良い。陽極714には、ITOが用いられている。なお、In、SnO、ZnO等の導電性を有する酸化物、銀(Ag)−ネオジウム(Nd)合金等を用いても良い。 In the organic EL element 750, aluminum (Al) is used for the cathode 712. A magnesium (Mg) -silver (Ag) alloy, an aluminum (Al) -lithium (Li) alloy, ITO (Indium Tin Oxide), or the like may be used. ITO is used for the anode 714. Note that a conductive oxide such as In 2 O 3 , SnO 2 , or ZnO, a silver (Ag) -neodymium (Nd) alloy, or the like may be used.

有機EL薄膜層740は、電子輸送層742と発光層744と正孔輸送層746とを有している。そして、電子輸送層742に陰極712が接続され、正孔輸送層746に陽極714が接続されている。陽極714と陰極712との間に所定の電圧を印加すると発光層744が発光する。   The organic EL thin film layer 740 includes an electron transport layer 742, a light emitting layer 744, and a hole transport layer 746. A cathode 712 is connected to the electron transport layer 742, and an anode 714 is connected to the hole transport layer 746. When a predetermined voltage is applied between the anode 714 and the cathode 712, the light emitting layer 744 emits light.

又、図13に示すように、ドライブ回路720は、2つの電界効果型トランジスタ810及び820、コンデンサ830を有している。電界効果型トランジスタ810は、スイッチ素子として動作する。ゲート電極Gは、所定の走査線に接続され、ソース電極Sは、所定のデータ線に接続されている。又、ドレイン電極Dは、コンデンサ830の一方の端子に接続されている。   As shown in FIG. 13, the drive circuit 720 includes two field effect transistors 810 and 820 and a capacitor 830. The field effect transistor 810 operates as a switch element. The gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to one terminal of the capacitor 830.

コンデンサ830は、電界効果型トランジスタ810の状態、すなわちデータを記憶しておくためのものである。コンデンサ830の他方の端子は、所定の電流供給線に接続されている。   The capacitor 830 is for storing the state of the field effect transistor 810, that is, data. The other terminal of the capacitor 830 is connected to a predetermined current supply line.

電界効果型トランジスタ820は、有機EL素子750に大きな電流を供給するためのものである。ゲート電極Gは、電界効果型トランジスタ810のドレイン電極Dと接続されている。そして、ドレイン電極Dは、有機EL素子750の陽極714に接続され、ソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 820 is for supplying a large current to the organic EL element 750. The gate electrode G is connected to the drain electrode D of the field effect transistor 810. The drain electrode D is connected to the anode 714 of the organic EL element 750, and the source electrode S is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ810が「オン」状態になると、電界効果型トランジスタ820によって、有機EL素子750は駆動される。   Therefore, when the field effect transistor 810 is turned on, the organic EL element 750 is driven by the field effect transistor 820.

表示制御装置780は、一例として図15に示されるように、画像データ処理回路782、走査線駆動回路784、及びデータ線駆動回路786を有している。   As an example, the display control device 780 includes an image data processing circuit 782, a scanning line driving circuit 784, and a data line driving circuit 786, as shown in FIG.

画像データ処理回路782は、映像出力回路523の出力信号に基づいて、ディスプレイ710における複数の表示素子702の輝度を判断する。走査線駆動回路784は、画像データ処理回路782の指示に応じてn本の走査線に個別に電圧を印加する。データ線駆動回路786は、画像データ処理回路782の指示に応じてm本のデータ線に個別に電圧を印加する。   The image data processing circuit 782 determines the brightness of the plurality of display elements 702 in the display 710 based on the output signal of the video output circuit 523. The scanning line driving circuit 784 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 782. The data line driving circuit 786 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 782.

以上の説明から明らかなように、本実施の形態に係るテレビジョン装置500では、映像デコーダ521と映像・OSD合成回路522と映像出力回路523とOSD描画回路525とによって画像データ作成装置が構成されている。   As is clear from the above description, in the television apparatus 500 according to the present embodiment, the video decoder 521, the video / OSD synthesis circuit 522, the video output circuit 523, and the OSD drawing circuit 525 constitute an image data creation apparatus. ing.

又、上記においては、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。   In the above description, the light control element is an organic EL element. However, the present invention is not limited to this, and a liquid crystal element, an electrochromic element, an electrophoretic element, or an electrowetting element may be used.

例えば、光制御素子が液晶素子の場合は、上記ディスプレイ710として、液晶ディスプレイ用いる。この場合においては、図16に示されるように、表示素子703における電流供給線は不要となる。   For example, when the light control element is a liquid crystal element, a liquid crystal display is used as the display 710. In this case, as shown in FIG. 16, the current supply line in the display element 703 is not necessary.

又、この場合では、一例として図17に示されるように、ドライブ回路730は、図13に示される電界効果型トランジスタ(810、820)と同様な1つの電界効果型トランジスタ840のみで構成することができる。電界効果型トランジスタ840では、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。又、ドレイン電極Dが液晶素子770の画素電極、及びコンデンサ760に接続されている。なお、図17における符号762、772は、それぞれコンデンサ760、液晶素子770の対向電極(コモン電極)である。   In this case, as shown in FIG. 17 as an example, the drive circuit 730 is configured by only one field effect transistor 840 similar to the field effect transistor (810, 820) shown in FIG. Can do. In the field effect transistor 840, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to the pixel electrode of the liquid crystal element 770 and the capacitor 760. Note that reference numerals 762 and 772 in FIG. 17 denote counter electrodes (common electrodes) of the capacitor 760 and the liquid crystal element 770, respectively.

又、駆動回路は、第1の実施の形態に係る電界効果型トランジスタに代えて、第1の実施の形態の変形例に係る電界効果型トランジスタを有してもよい。   Further, the drive circuit may include a field effect transistor according to a modification of the first embodiment, instead of the field effect transistor according to the first embodiment.

又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記表示装置524を備えていれば良い。例えば、コンピュータ(パソコンを含む)と表示装置524とが接続されたコンピュータシステムであっても良い。   In the above embodiment, the case where the system is a television apparatus has been described. However, the present invention is not limited to this. In short, the display device 524 may be provided as a device for displaying images and information. For example, a computer system in which a computer (including a personal computer) and a display device 524 are connected may be used.

又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に表示装置524を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に表示装置524を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に表示装置524を用いることができる。   In addition, the display device 524 is used as a display unit in a portable information device such as a mobile phone, a portable music player, a portable video player, an electronic BOOK, a PDA (Personal Digital Assistant), or an imaging device such as a still camera or a video camera. be able to. Further, the display device 524 can be used as a display unit for various information in a mobile system such as a car, an aircraft, a train, and a ship. Further, the display device 524 can be used as a display unit for various information in a measurement device, an analysis device, a medical device, and an advertising medium.

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。   The preferred embodiments and the like have been described in detail above, but the present invention is not limited to the above-described embodiments and the like, and various modifications can be made to the above-described embodiments and the like without departing from the scope described in the claims. Variations and substitutions can be added.

10、10A、10B、10C 電界効果型トランジスタ
11 基材
12 半導体層
13 ソース電極
14 ドレイン電極
15 ゲート絶縁層
16 ゲート電極
DESCRIPTION OF SYMBOLS 10, 10A, 10B, 10C Field effect transistor 11 Base material 12 Semiconductor layer 13 Source electrode 14 Drain electrode 15 Gate insulating layer 16 Gate electrode

特開2014−30002号公報JP 2014-30002 A 特許第5965461号Patent No. 5965461

Claims (6)

ゲート電極と、
ソース電極及びドレイン電極と、
半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
昇温脱離ガス分析法において、二酸化炭素分子の放出量が6×1021分子/cm以下であることを特徴とする電界効果型トランジスタ。
A gate electrode;
A source electrode and a drain electrode;
A semiconductor layer;
A field effect transistor having a gate insulating layer provided between the gate electrode and the semiconductor layer,
A field-effect transistor characterized in that, in a temperature programmed desorption gas analysis method, a release amount of carbon dioxide molecules is 6 × 10 21 molecules / cm 3 or less.
前記ゲート絶縁層が、アルカリ土類金属及び希土類元素を含有する酸化物膜であることを特徴とする請求項1に記載の電界効果型トランジスタ。   2. The field effect transistor according to claim 1, wherein the gate insulating layer is an oxide film containing an alkaline earth metal and a rare earth element. 駆動回路と、
前記駆動回路からの駆動信号に応じて光出力が制御される光制御素子と、を有し、
前記駆動回路は、請求項1又は2に記載の電界効果型トランジスタにより前記光制御素子を駆動することを特徴とする表示素子。
A drive circuit;
A light control element whose light output is controlled according to a drive signal from the drive circuit,
The display device according to claim 1, wherein the drive circuit drives the light control element by the field effect transistor according to claim 1.
前記光制御素子は、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、又はエレクトロウェッティング素子であることを特徴とする請求項3に記載の表示素子。   The display element according to claim 3, wherein the light control element is an electroluminescence element, an electrochromic element, a liquid crystal element, an electrophoretic element, or an electrowetting element. 請求項3又は4に記載の表示素子を複数個配置した表示器と、
夫々の前記表示素子を個別に制御する表示制御装置と、を有することを特徴とする表示装置。
A display device in which a plurality of display elements according to claim 3 or 4 are arranged;
A display control device for individually controlling each of the display elements.
請求項5に記載の表示装置と、
前記表示装置に画像データを供給する画像データ作成装置と、を有することを特徴とするシステム。
A display device according to claim 5;
And an image data creation device for supplying image data to the display device.
JP2017055087A 2017-03-21 2017-03-21 Field-effect transistor, display element, display device, and system Ceased JP2018157167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017055087A JP2018157167A (en) 2017-03-21 2017-03-21 Field-effect transistor, display element, display device, and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017055087A JP2018157167A (en) 2017-03-21 2017-03-21 Field-effect transistor, display element, display device, and system

Publications (1)

Publication Number Publication Date
JP2018157167A true JP2018157167A (en) 2018-10-04

Family

ID=63715838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017055087A Ceased JP2018157167A (en) 2017-03-21 2017-03-21 Field-effect transistor, display element, display device, and system

Country Status (1)

Country Link
JP (1) JP2018157167A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011093506A1 (en) * 2010-02-01 2011-08-04 日本電気株式会社 Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor
JP2011151370A (en) * 2009-12-25 2011-08-04 Ricoh Co Ltd Field-effect transistor, semiconductor memory, display element, image display device, and system
JP2013084946A (en) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013145864A (en) * 2011-06-08 2013-07-25 Semiconductor Energy Lab Co Ltd Oxide semiconductor film manufacturing method and semiconductor device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151370A (en) * 2009-12-25 2011-08-04 Ricoh Co Ltd Field-effect transistor, semiconductor memory, display element, image display device, and system
WO2011093506A1 (en) * 2010-02-01 2011-08-04 日本電気株式会社 Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor
JP2013145864A (en) * 2011-06-08 2013-07-25 Semiconductor Energy Lab Co Ltd Oxide semiconductor film manufacturing method and semiconductor device manufacturing method
JP2013084946A (en) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
KR20180089885A (en) Coating liquid for producing n-type oxide semiconductor, field-effect transistor, display element, image display device, and system
JP6562089B2 (en) FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF, DISPLAY ELEMENT, DISPLAY DEVICE, AND SYSTEM
US10600916B2 (en) Field-effect transistor, display element, image display device, and system
KR102511266B1 (en) Coating liquid for forming metal oxide film, oxide insulator film, field effect transistor, display element, image display device and system
JP6907512B2 (en) Manufacturing method of field effect transistor
JP2018157210A (en) Field effect transistor and manufacturing method thereof
JP5716407B2 (en) Field effect transistor, display element, image display device, and system
KR102363115B1 (en) Field effect transistor, manufacturing method thereof, display element, display device and system
JP2020021935A (en) Metal oxide, field-effect transistor, and method for manufacturing the same
KR20200011025A (en) Metal oxide, field-effect transistor, and method for producing the same
JP2019161182A (en) Field-effect transistor and method of manufacturing the same, display element, display device, system
JP6676990B2 (en) Method for manufacturing field effect transistor
JP2018157167A (en) Field-effect transistor, display element, display device, and system
JP6862805B2 (en) Field effect transistors, display elements, image display devices, and systems
JP2019179861A (en) Field-effect transistor, display device, image display unit, and system
TWI673874B (en) Field-effect transistor, method for producing same, display element, display device, and system
JP2018148145A (en) Field effect transistor, display element, display device, and system
JP2017118043A (en) Field-effect transistor, method for manufacturing the same, display element, display device, system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20220125