JP6662432B2 - Field effect transistor, display element, image display device and system - Google Patents

Field effect transistor, display element, image display device and system Download PDF

Info

Publication number
JP6662432B2
JP6662432B2 JP2018196261A JP2018196261A JP6662432B2 JP 6662432 B2 JP6662432 B2 JP 6662432B2 JP 2018196261 A JP2018196261 A JP 2018196261A JP 2018196261 A JP2018196261 A JP 2018196261A JP 6662432 B2 JP6662432 B2 JP 6662432B2
Authority
JP
Japan
Prior art keywords
effect transistor
cation
field
display device
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018196261A
Other languages
Japanese (ja)
Other versions
JP2019057712A (en
Inventor
植田 尚之
尚之 植田
中村 有希
有希 中村
真二 松本
真二 松本
雄司 曽根
雄司 曽根
美樹子 ▲高▼田
美樹子 ▲高▼田
遼一 早乙女
遼一 早乙女
定憲 新江
定憲 新江
由希子 安部
由希子 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JP2019057712A publication Critical patent/JP2019057712A/en
Priority to JP2020022658A priority Critical patent/JP6904444B2/en
Application granted granted Critical
Publication of JP6662432B2 publication Critical patent/JP6662432B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置及びシステムに係り、更に詳しくは、酸化物半導体からなる活性層を有する電界効果型トランジスタ、該電界効果型トランジスタを有する表示素子及び画像表示装置、該画像表示装置を備えるシステムに関する。   The present invention relates to a field effect transistor, a display element, an image display device, and a system, and more particularly, to a field effect transistor having an active layer made of an oxide semiconductor, a display element having the field effect transistor, and an image display. The present invention relates to a device and a system including the image display device.

電界効果型トランジスタ(Field Effect Transistor:FET)は、ゲート電極に電圧をかけ、チャネルの電界により電子または正孔の流れに関門(ゲート)を設ける原理で、ソース電極とドレイン電極間の電流を制御するトランジスタである。   A field effect transistor (FET) controls a current between a source electrode and a drain electrode by applying a voltage to a gate electrode and providing a gate (gate) for the flow of electrons or holes by an electric field of a channel. Transistor.

FETはその特性から、スイッチング素子や増幅素子として利用されている。そして、FETは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製や集積化が容易である。そのため、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。   FETs are used as switching elements and amplification elements because of their characteristics. Since the FET has a low gate current and a planar structure, it is easier to manufacture and integrate than a bipolar transistor. Therefore, it is an indispensable element in an integrated circuit used in current electronic devices.

FETは、薄膜トランジスタ(Thin Film Transistor:TFT)として、アクティブマトリックス方式のディスプレイ等に応用されている。   The FET is applied to an active matrix type display or the like as a thin film transistor (TFT).

近年、平面薄型ディスプレイ(Flat Panel Display:FPD)として、液晶ディスプレイ(Liquid Crystal Display:LCD)、有機EL(エレクトロルミネッセンス)ディスプレイ(OLED)、電子ペーパー等が実用化されている。   In recent years, as flat panel displays (Flat Panel Displays: FPDs), liquid crystal displays (Liquid Crystal Displays: LCD), organic EL (electroluminescence) displays (OLED), electronic paper, and the like have been put to practical use.

これらFPDは、非晶質シリコンや多結晶シリコンを活性層に用いたTFTを含む駆動回路により駆動されている。そして、FPDは、さらなる大型化、高精細化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、特性の経時変化が小さく、素子間のばらつきが小さいTFTが求められている。   These FPDs are driven by a drive circuit including a TFT using amorphous silicon or polycrystalline silicon as an active layer. Further, as for the FPD, further enlargement, higher definition, and high-speed drivability are required, and accordingly, a TFT having a high carrier mobility, a small change in characteristics over time, and a small variation between elements is required. I have.

しかしながら、非晶質シリコン(a−Si)や多結晶シリコン(特に低温ポリシリコン:LTPS)を活性層に用いたTFTは、それぞれに一長一短があり、同時に全ての要求を満たすことは困難であった。   However, TFTs using amorphous silicon (a-Si) or polycrystalline silicon (especially low-temperature polysilicon: LTPS) for the active layer have advantages and disadvantages, and it is difficult to satisfy all requirements at the same time. .

例えば、a−Si TFTは大画面のLCD(Liquid Crystal Display)を高速駆動するには移動度が不足しており、また連続駆動時の閾値電圧シフトが大きいという欠点を抱えている。LTPS−TFTは、移動度は大きいが、エキシマレーザーアニーリングによって活性層を結晶化するプロセスのために閾値電圧のバラツキが大きく、量産ラインのマザーガラスサイズを大きくできないという問題が存在する。   For example, the a-Si TFT has a shortage of mobility to drive a large-screen LCD (Liquid Crystal Display) at high speed, and has a disadvantage that a threshold voltage shift during continuous driving is large. The LTPS-TFT has a high mobility, but has a problem that the process of crystallizing the active layer by excimer laser annealing has a large variation in threshold voltage, and the mother glass size of a mass production line cannot be increased.

そこで、a−Si TFTの長所とLTPS−TFTの長所を合わせ持つ新たなTFT技術が要求されている。この要求に応えるため、近年、a−Siを超えるキャリア移動度が期待できる酸化物半導体を用いたTFTの開発が活発に行われている。   Therefore, a new TFT technology that combines the advantages of the a-Si TFT and the advantages of the LTPS-TFT is required. In order to meet this demand, TFTs using an oxide semiconductor which can be expected to have a carrier mobility higher than a-Si have been actively developed in recent years.

特に、室温成膜が可能でアモルファス状態でa−Si以上の移動度を示すInGaZnO(a−IGZO)が提案され(非特許文献1参照)、これをきっかけとして、移動度の高いアモルファス酸化物半導体が精力的に研究されるに至った。 In particular, InGaZnO 4 (a-IGZO) which can be formed at room temperature and exhibits a mobility higher than a-Si in an amorphous state has been proposed (see Non-Patent Document 1), and this has been a trigger for an amorphous oxide having a high mobility. Semiconductors have been energetically studied.

しかしながら、これら酸化物半導体においては、キャリア電子を酸素空孔によってつくりだしているため、成膜プロセスにおいて酸素濃度を厳密に制御する必要があった。高い移動度を実現しようとするとデプレッション状態になりやすく、ノーマリーオフを実現するプロセスウィンドウは非常に狭い。更に、成膜後のパターンニング工程やパッシベーション工程等で膜中の酸素濃度が変化し、特性が劣化しやすいという問題が存在した。   However, in these oxide semiconductors, since carrier electrons are created by oxygen vacancies, it was necessary to strictly control the oxygen concentration in the film formation process. Attempts to achieve high mobility are likely to result in depletion, and the process window for achieving normally-off is very narrow. Further, there is a problem that the oxygen concentration in the film changes in a patterning step, a passivation step, and the like after the film formation, and the characteristics are easily deteriorated.

このような問題を解決するために、従来は2つの観点から対策が検討された。その一つは、キャリア濃度を低く保つために、p型ドーパントを導入(例えば、In3+をZn2+で置換)して、酸素空孔によって生成したキャリアを補償する方策である(特許文献1及び2参照)。この方策については、更に、前記p型ドーパントを安定化するためにカウンターカチオンを少量添加することも行われている(例えば、In3+をZn2+で置換し、更に微量のSn4+を添加する。[Zn2+]>[Sn4+])(特許文献3参照)。他の一つは、酸素との親和性の高い金属元素(Al、Zr、Hf等)を一定量導入して、キャリア生成を抑制する方法である(非特許文献2参照)。
しかし、いずれの方法とも、安定性が不十分であったり、移動度の低下を招いたりするなど、なお問題があった。
In order to solve such a problem, measures have conventionally been considered from two viewpoints. One of the measures is to introduce a p-type dopant (for example, replacing In 3+ with Zn 2+ ) in order to keep the carrier concentration low, thereby compensating for carriers generated by oxygen vacancies (Patent Documents 1 and 2). 2). With respect to this measure, a small amount of a counter cation is also added to stabilize the p-type dopant (for example, In 3+ is replaced with Zn 2+ , and a trace amount of Sn 4+ is further added. [Zn 2 + ]> [Sn 4+ ]) (see Patent Document 3). Another method is to introduce a certain amount of a metal element (Al, Zr, Hf, etc.) having a high affinity for oxygen to suppress carrier generation (see Non-Patent Document 2).
However, both methods still have problems such as insufficient stability and a decrease in mobility.

本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、電界効果型トランジスタの活性層の酸化物半導体にn型の置換ドーピングを行うことによってキャリアを生成し、成膜時に充分な酸素量を導入して酸素濃度の厳密な制御を不要にするとともに、酸素空孔を低減して格子の安定性を高め、後工程での特性安定性を実現することを目的とする。   An object of the present invention is to solve the above-described various problems in the related art and achieve the following objects. That is, the present invention performs strict control of the oxygen concentration by generating carriers by performing n-type substitution doping on the oxide semiconductor of the active layer of the field-effect transistor and introducing a sufficient amount of oxygen during film formation. It is an object of the present invention to eliminate the need and increase the stability of the lattice by reducing oxygen vacancies, thereby realizing characteristic stability in a later step.

前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、n型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた、三斜晶組成化合物、単斜晶組成化合物、及び三方晶組成化合物のいずれかであり、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きいことを特徴とする。
Means for solving the above problems are as follows. That is,
The field effect transistor of the present invention,
A gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting a current,
An active layer provided adjacent to the source electrode and the drain electrode and made of an n-type oxide semiconductor;
A gate insulating layer provided between the gate electrode and the active layer;
A field-effect transistor comprising:
A triclinic composition compound, wherein the n-type oxide semiconductor is substitutionally doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation , A monoclinic composition compound, and a trigonal composition compound,
The valence of the dopant is higher than the valence of metal ions (excluding the dopant) included in the n-type oxide semiconductor.

本発明によると、従来における前記諸問題を解決することができ、電界効果型トランジスタの活性層であるn型酸化物半導体にn型の置換ドーピングを行うことによって電子キャリアを生成し、成膜時に充分な酸素量を膜中に導入することで、酸素濃度の厳密な制御を不要にし、プロセスマージンを拡大するとともに、酸素空孔を低減して格子の安定性を高め、後工程での特性安定化を実現することができる。従って、素子間のばらつきも小さくすることが可能になり、大面積で高精細、高品質の電界効果型トランジスタを提供することができる。   According to the present invention, the above problems in the related art can be solved, and electron carriers are generated by performing n-type substitution doping on an n-type oxide semiconductor that is an active layer of a field-effect transistor. By introducing a sufficient amount of oxygen into the film, it is not necessary to strictly control the oxygen concentration, thereby expanding the process margin and reducing oxygen vacancies to increase the stability of the lattice and stabilize the characteristics in subsequent processes. Can be realized. Therefore, variation between elements can be reduced, and a large-area, high-definition, high-quality field-effect transistor can be provided.

図1は、トップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 1 is a schematic configuration diagram illustrating an example of a top-contact / bottom-gate field-effect transistor. 図2は、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 2 is a schematic configuration diagram illustrating an example of a bottom-contact / bottom-gate field-effect transistor. 図3は、トップコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 3 is a schematic configuration diagram illustrating an example of a top-contact / top-gate field-effect transistor. 図4は、ボトムコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。FIG. 4 is a schematic configuration diagram illustrating an example of a bottom-contact / top-gate field-effect transistor. 図5は、本発明のシステムとしてのテレビジョン装置の一例を示す概略構成図である。FIG. 5 is a schematic configuration diagram illustrating an example of a television device as a system of the present invention. 図6は、図5における画像表示装置を説明するための図(その1)である。FIG. 6 is a diagram (part 1) for explaining the image display device in FIG. 図7は、図5における画像表示装置を説明するための図(その2)である。FIG. 7 is a diagram (part 2) for explaining the image display device in FIG. 図8は、図5における画像表示装置を説明するための図(その3)である。FIG. 8 is a diagram (part 3) for explaining the image display device in FIG. 図9は、本発明の表示素子の一例を説明するための図である。FIG. 9 is a diagram for explaining an example of the display element of the present invention. 図10は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。FIG. 10 is a schematic configuration diagram illustrating an example of a positional relationship between an organic EL element and a field-effect transistor in a display element. 図11は、表示素子における有機EL素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。FIG. 11 is a schematic configuration diagram illustrating another example of the positional relationship between the organic EL element and the field-effect transistor in the display element. 図12は、有機EL素子の一例を示す概略構成図である。FIG. 12 is a schematic configuration diagram illustrating an example of the organic EL element. 図13は、表示制御装置を説明するための図である。FIG. 13 is a diagram for explaining the display control device. 図14は、液晶ディスプレイを説明するための図である。FIG. 14 is a diagram illustrating a liquid crystal display. 図15は、図14における表示素子を説明するための図である。FIG. 15 is a diagram for explaining the display element in FIG. 図16は、実施例1と比較例1の電界効果型トランジスタの特性を説明するための図である。FIG. 16 is a diagram for explaining the characteristics of the field-effect transistors of Example 1 and Comparative Example 1. 図17は、実施例1と比較例1の電界効果型トランジスタの特性の成膜中の酸素濃度と電界効果移動度の関係を説明するための図である。FIG. 17 is a diagram for explaining the relationship between the oxygen concentration during film formation and the field-effect mobility of the characteristics of the field-effect transistors of Example 1 and Comparative Example 1.

(電界効果型トランジスタ)
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
(Field effect transistor)
The field effect transistor of the present invention has at least a gate electrode, a source electrode, a drain electrode, an active layer, and a gate insulating layer, and further includes other members as necessary.

<ゲート電極>
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Mo、Al、Ag、Cu等の金属乃至合金、ITO、ATO等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などが挙げられる。
<Gate electrode>
The gate electrode is not particularly limited as long as it is an electrode for applying a gate voltage, and can be appropriately selected depending on the purpose.
The material of the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose. For example, metals or alloys such as Mo, Al, Ag, and Cu; ITO, transparent conductive oxides such as ATO; Organic conductors such as polyethylene dioxythiophene (PEDOT) and polyaniline (PANI) are exemplified.

前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、(i)スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、(ii)インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。   The method for forming the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose. For example, (i) a method of patterning by photolithography after forming a film by a sputtering method, a dip coating method, or the like; ii) A method in which a desired shape is directly formed into a film by a printing process such as inkjet, nanoimprint, or gravure.

前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   The average thickness of the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose; however, it is preferably 20 nm to 1 μm, and more preferably 50 nm to 300 nm.

<ソース電極、及びドレイン電極>
前記ソース電極、及び前記ドレイン電極としては、電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した材質と同じ材質が挙げられる。
<Source electrode and drain electrode>
The source electrode and the drain electrode are not particularly limited as long as they are electrodes for extracting a current, and can be appropriately selected depending on the purpose.
The materials of the source electrode and the drain electrode are not particularly limited and can be appropriately selected depending on the purpose. Examples thereof include the same materials as those described in the description of the gate electrode.

前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法が挙げられる。   The method for forming the source electrode and the drain electrode is not particularly limited and can be appropriately selected depending on the purpose. For example, the same method as the formation method described in the description of the gate electrode can be used.

前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   The average thickness of the source electrode and the drain electrode is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably 20 nm to 1 μm, and more preferably 50 nm to 300 nm.

<活性層>
前記活性層は、前記ソース電極及びドレイン電極に隣接して設けられた層である。
<Active layer>
The active layer is a layer provided adjacent to the source electrode and the drain electrode.

本発明者らの以前の研究では、対称性の高い酸化物半導体ではn型ドーピングによって電子キャリアが生成することが示されていた(特開2011−192971号公報参照)が、後述のような対称性の低い酸化物半導体ではn型ドーピングが有効に機能することは必ずしも明らかでなかった。しかしながら、今回、本発明者らは、以下に示すように低対称性であっても有用な、n型ドーパントと酸化物半導体との組合せを見いだした。   Previous studies by the present inventors have shown that electron carriers are generated by n-type doping in an oxide semiconductor having high symmetry (see Japanese Patent Application Laid-Open No. 2011-192971). It has not always been clear that n-type doping effectively functions with an oxide semiconductor having low properties. However, this time, the present inventors have found a useful combination of an n-type dopant and an oxide semiconductor even with low symmetry as described below.

前記活性層の材料は、本発明によれば、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた、三斜晶組成化合物、単斜晶組成化合物、及び三方晶組成化合物のいずれかである、n型酸化物半導体である。
ここで、前記ドーパントの価数は、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きい。
なお、前記置換ドーピングは、n型ドーピングともいう。
According to the present invention, the material of the active layer is substitutionally doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. An n-type oxide semiconductor which is one of a triclinic composition compound, a monoclinic composition compound, and a trigonal composition compound.
Here, the valence of the dopant is higher than the valence of metal ions (excluding the dopant) included in the n-type oxide semiconductor.
Note that the substitution doping is also referred to as n-type doping.

<<三斜晶組成化合物>>
前記活性層の第一の候補は、本発明によれば、n型酸化物半導体であって、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた三斜晶組成化合物である。
<< Triclinic composition compound >>
According to the present invention, the first candidate for the active layer is an n-type oxide semiconductor, and is a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, and a hexavalent cation. Is a triclinic composition compound that is substitutionally doped with at least one of the above dopants.

前記三斜晶組成化合物は、点群C及びCのいずれかに属することが好ましい。 The triclinic composition compound preferably belongs to one of the points C 1 and C i.

前記三斜晶組成化合物は、空間群No.1〜2のいずれかに属することが好ましい。   The triclinic composition compound has a space group no. It preferably belongs to any of 1 to 2.

前記三斜晶組成化合物は、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含むことが好ましい。   The triclinic composition compounds include Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb, It preferably contains at least one cation of Bi, V, Nb, Ta, Te, Mo, and W.

前記置換ドーピングは、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入によることが好ましい。   The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te.

これらの例としては、CuWO、CdGe、HgTeO等が好適である。或いはこれらの固溶体であってもよい。ここでは、組成を整数で示しているが、予期しないノンストイキオメトリーや微量の不純物は、以下に記述するドーピングを妨げない限り許容される。特に、酸素空孔は生じ易く、通常、酸素の組成は示性式の値より小さくなっている。 As these examples, Cu 2 WO 4 , Cd 2 Ge 3 O 8 , HgTeO 3 and the like are suitable. Alternatively, these solid solutions may be used. Here, the composition is shown as an integer, but unexpected non-stoichiometry and a trace amount of impurities are allowed as long as they do not prevent the doping described below. In particular, oxygen vacancies are easily generated, and usually, the composition of oxygen is smaller than the value of the formula.

n型ドーピングである前記置換ドーピングとしては、例えば、1価カチオンであるCuに対しては、より価数の大きいドーパント、即ち2価のMg2+、Ca2+、Sr2+、Ba2+、Zn2+、Cd2+、Hg2+、3価のAl3+、Ga3+、In3+、Tl3+、Y3+、La3+、4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、2価カチオンであるCd2+、Hg2+に対しては、より価数の大きいドーパント、即ち3価のAl3+、Ga3+、In3+、Tl3+、Y3+、La3+、4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、4価カチオンであるGe4+、Te4+対しては、より価数の大きいドーパント、即ち5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
Examples of the substitution doping that is the n-type doping include, for example, a dopant having a higher valence for Cu + that is a monovalent cation, that is, divalent Mg 2+ , Ca 2+ , Sr 2+ , Ba 2+ , and Zn 2+. , Cd 2+ , Hg 2+ , trivalent Al 3+ , Ga 3+ , In 3+ , Tl 3+ , Y 3+ , La 3+ , tetravalent Ge 4+ , Sn 4+ , Pb 4+ , Ti 4+ , Zr 4+ , Hf 4+ . 4+ , pentavalent V 5+ , Nb 5+ , Ta 5+ , As 5+ , Sb 5+ , Bi 5+ , and hexavalent Mo 6+ , W 6+ , Te 6+ can be used. Alternatively, a plurality of these types may be doped.
As the substitution doping which is n-type doping, for example, for Cd 2+ and Hg 2+ which are divalent cations, a dopant having a higher valence, that is, trivalent Al 3+ , Ga 3+ , In 3+ , Tl 3+, Y 3+, La 3+ , 4 -valent Ge 4+, Sn 4+, Pb 4+ , Ti 4+, Zr 4+, Hf 4+, Ce 4+, 5 -valent V 5+, Nb 5+, Ta 5+ , As 5+, Sb 5+ , Bi 5+ , and hexavalent Mo 6+ , W 6+ , and Te 6+ can be used. Alternatively, a plurality of these types may be doped.
Further, as the substitution doping that is n-type doping, for example, for Ge 4+ and Te 4+ that are tetravalent cations, a dopant having a higher valence, that is, pentavalent V 5+ , Nb 5+ , Ta 5+ , As 5+ , Sb5 + , Bi5 + , and hexavalent Mo6 + , W6 + , Te6 + can be used. Alternatively, a plurality of these types may be doped.

イオン半径、配位数、軌道エネルギー等を考慮してドーパントを選択することが好ましい。ドーピング濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のTFT特性等に応じて、適切に選択することができる。例えばスパッタ法により、ZnをドープしたCuWO膜を作製する場合、1%程度Znをドープしたターゲットを用意すればよい。Cuサイトを置換したZnがドナーをつくるので、ノンドープのCuWOを作製する時よりもスパッタガスの酸素濃度を高濃度にして、酸素空孔を減少させることができる。更に、その場合にもキャリア濃度を維持しソース・ドレイン電極との接触抵抗を低く保つことができるので、移動度の低下を抑制することができる。また、スパッタプロセスでは高励起状態を経由しているため、基板加熱をせずともキャリアを生成できる。
X線回折(XRD)等で回折線が観測されず長距離秩序が存在しない場合(一般にはこれをアモルファス状態と呼んでいる。)であっても、リジッドな構造を有する酸化物の場合、酸素配位多面体(例えばCdO八面体)やその連結様式(例えばCdO稜共有鎖)は維持されているので、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態(Tail States)の状態密度は小さいため、サブギャップ吸収は少なく光劣化特性はアモルファス性の高い材料よりも優れる。一方、結晶状態であれば勿論ドーピングは有効であって、重金属イオンの4s、5s、6sバンドから構成される伝導帯に対しては粒界の影響も少ない。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、200℃〜300℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。
It is preferable to select a dopant in consideration of the ionic radius, coordination number, orbital energy, and the like. The doping concentration can be appropriately selected according to the material of the mother phase, the type of the dopant, the site to be replaced, the film forming process, the desired TFT characteristics, and the like. For example, when a Zn-doped Cu 2 WO 4 film is formed by a sputtering method, a target doped with Zn by about 1% may be prepared. Since Zn in which the Cu site is substituted forms a donor, the oxygen concentration of the sputtering gas can be made higher than that in the case of producing non-doped Cu 2 WO 4 to reduce oxygen vacancies. Further, also in this case, since the carrier concentration can be maintained and the contact resistance with the source / drain electrodes can be kept low, a decrease in mobility can be suppressed. Further, in the sputtering process, carriers are generated without heating the substrate, because they pass through a highly excited state.
Even in the case where diffraction lines are not observed by X-ray diffraction (XRD) or the like and long-range order does not exist (this is generally called an amorphous state), in the case of an oxide having a rigid structure, oxygen Since the coordination polyhedron (for example, CdO 6 octahedron) and its connection mode (for example, CdO 6 edge shared chain) are maintained, substitution doping works effectively. In such a structure, the state density of the tail state (Tail States) peculiar to the amorphous state is small, so that the sub-gap absorption is small and the light deterioration characteristic is superior to a material having a high amorphous property. On the other hand, doping is of course effective in a crystalline state, and the influence of the grain boundaries on the conduction band composed of the 4s, 5s, and 6s bands of heavy metal ions is small. However, when the doping amount is excessive and the dopant segregates at the grain boundary, it is preferable to lower the dopant concentration. It is also preferable to perform post-annealing at 200 ° C. to 300 ° C. in order to improve the adhesion and electrical contact at the interface between the source / drain electrodes and the active layer. Further, the crystallinity may be increased by annealing at a higher temperature.

<<単斜晶組成化合物>>
前記活性層の第二の候補は、本発明によれば、n型酸化物半導体であって、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた単斜晶組成化合物である。
<< Monoclinic composition compound >>
According to the present invention, the second candidate for the active layer is an n-type oxide semiconductor, and is a divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. Is a monoclinic composition compound which is substitutionally doped with at least one of the above dopants.

前記単斜晶組成化合物は、点群C、C、及びC2hのいずれかに属することが好ましい。 The monoclinic composition compound preferably belongs to any of the point groups C 2 , C s , and C 2h .

前記単斜晶組成化合物は、空間群No.3〜15のいずれかに属することが好ましい。   The monoclinic composition compound has a space group no. It preferably belongs to any of 3 to 15.

前記単斜晶組成化合物は、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含むことが好ましい。   The monoclinic composition compound includes Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb, It preferably contains at least one cation of Bi, V, Nb, Ta, Te, Mo, and W.

前記置換ドーピングは、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入によることが好ましい。   The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te.

これらの例としては、SrGa、BaIn、ZnGe、CdGe等が好適である。或いはこれらの固溶体であってもよい。ここでは組成を整数で示しているが、予期しないノンストイキオメトリーや微量の不純物は、以下に記述するドーピングを妨げない限り許容される。特に、酸素空孔は生じ易く、通常、酸素の組成は示性式の値より小さくなっている。 As these examples, SrGa 2 O 4 , BaIn 2 O 4 , Zn 2 Ge 2 O 6 , Cd 2 Ge 2 O 6 and the like are preferable. Alternatively, these solid solutions may be used. Here, the composition is shown as an integer, but unexpected non-stoichiometry or a small amount of impurities are allowed as long as they do not prevent the doping described below. In particular, oxygen vacancies are easily generated, and usually, the composition of oxygen is smaller than the value of the formula.

n型ドーピングである前記置換ドーピングとしては、例えば、2価カチオンであるSr2+、Ba2+、Zn2+、Cd2+に対しては、より価数の大きいドーパント、即ち3価のAl3+、Ga3+、In3+、Tl3+、Y3+、La3+、4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、3価カチオンであるGa3+、In3+に対しては、より価数の大きいドーパント、即ち4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、4価カチオンであるGe4+に対しては、より価数の大きいドーパント、即ち5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
As the substitution doping that is n-type doping, for example, for divalent cations Sr 2+ , Ba 2+ , Zn 2+ , and Cd 2+ , a dopant having a higher valence, that is, trivalent Al 3+ , Ga 3+ , In 3+ , Tl 3+ , Y 3+ , La 3+ , tetravalent Ge 4+ , Sn 4+ , Pb 4+ , Ti 4+ , Zr 4+ , Hf 4+ , Ce 4+ , pentavalent V 5+ , Nb 5+ , Ta 5+ 5+ , Sb5 + , Bi5 + , and hexavalent Mo6 + , W6 + , Te6 + can be used. Alternatively, a plurality of these types may be doped.
In addition, as the substitution doping that is n-type doping, for example, for Ga 3+ and In 3+ that are trivalent cations, a dopant having a higher valence, that is, tetravalent Ge 4+ , Sn 4+ , Pb 4+ , Ti 4+ , Zr 4+ , Hf 4+ , Ce 4+ , pentavalent V 5+ , Nb 5+ , Ta 5+ , As 5+ , Sb 5+ , Bi 5+ , and hexavalent Mo 6+ , W 6+ , Te 6+ can be used. Alternatively, a plurality of these types may be doped.
Further, as the substitution doping which is n-type doping, for example, for Ge 4+ which is a tetravalent cation, a dopant having a higher valence, that is, pentavalent V 5+ , Nb 5+ , Ta 5+ , As 5+ , Sb 5+ , Bi 5+ , and hexavalent Mo 6+ , W 6+ , Te 6+ can be used. Alternatively, a plurality of these types may be doped.

イオン半径、配位数、軌道エネルギー等を考慮してドーパントを選択することが好ましい。ドーピング濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のTFT特性等に応じて、適切に選択することができる。例えばスパッタ法により、WをドープしたBaIn膜を作製する場合、0.5%程度Wをドープしたターゲットを用意すればよい。Inサイトを置換したWがドナーをつくるので、ノンドープのBaInを作製する時よりもスパッタガスの酸素濃度を高濃度にして、酸素空孔を減少させることができる。更に、その場合にもキャリア濃度を維持しソース・ドレイン電極との接触抵抗を低く保つことができるので、移動度の低下を抑制することができる。また、スパッタプロセスでは高励起状態を経由しているため、基板加熱をせずともキャリアを生成できる。X線回折(XRD)等で回折線が観測されず長距離秩序が存在しない場合(一般にはこれをアモルファス状態と呼んでいる。)であっても、リジッドな構造を有する酸化物の場合、酸素配位多面体(例えばGaOやInO八面体)やその連結様式(例えばInO稜共有鎖や面共有鎖)は維持されているので、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態(Tail States)の状態密度は小さいため、サブギャップ吸収は少なく光劣化特性はアモルファス性の高い材料よりも優れる。一方、結晶状態であれば勿論ドーピングは有効であって、重金属イオンの4s、5s、6sバンドから構成される伝導帯に対しては粒界の影響も少ない。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、200℃〜300℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。 It is preferable to select a dopant in consideration of the ionic radius, coordination number, orbital energy, and the like. The doping concentration can be appropriately selected according to the material of the mother phase, the type of the dopant, the site to be replaced, the film forming process, the desired TFT characteristics, and the like. For example, when a W-doped BaIn 2 O 4 film is formed by a sputtering method, a target doped with about 0.5% W may be prepared. Since W substituted for the In site creates a donor, the oxygen concentration of the sputtering gas can be made higher than that in the case of producing non-doped BaIn 2 O 4 , so that oxygen vacancies can be reduced. Further, also in this case, since the carrier concentration can be maintained and the contact resistance with the source / drain electrodes can be kept low, a decrease in mobility can be suppressed. Further, in the sputtering process, carriers are generated without heating the substrate, because they pass through a highly excited state. Even in the case where diffraction lines are not observed by X-ray diffraction (XRD) or the like and long-range order does not exist (this is generally called an amorphous state), in the case of an oxide having a rigid structure, oxygen Since the coordination polyhedron (for example, GaO 6 or InO 6 octahedron) and its connection mode (for example, InO 6 edge shared chain or plane shared chain) are maintained, substitution doping works effectively. In such a structure, the state density of the tail state (Tail States) peculiar to the amorphous state is small, so that the sub-gap absorption is small and the light deterioration characteristic is superior to a material having a high amorphous property. On the other hand, doping is of course effective in a crystalline state, and the influence of the grain boundaries on the conduction band composed of the 4s, 5s, and 6s bands of heavy metal ions is small. However, when the doping amount is excessive and the dopant segregates at the grain boundary, it is preferable to lower the dopant concentration. It is also preferable to perform post-annealing at 200 ° C. to 300 ° C. in order to improve the adhesion and electrical contact at the interface between the source / drain electrodes and the active layer. Further, the crystallinity may be increased by annealing at a higher temperature.

<<三方晶組成化合物>>
前記活性層の第三の候補は、本発明によれば、n型酸化物半導体であって、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた三方晶組成化合物である。
<<< Trigonal composition compound >>>
According to the present invention, the third candidate of the active layer is an n-type oxide semiconductor, and is a divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. Is a compound having a trigonal composition that is substitutionally doped with at least one of the above dopants.

前記三方晶組成化合物は、点群C3、3i、3、3v及びD3dのいずれかに属することが好ましい。 The trigonal composition compounds, point group C 3, C 3i, D 3 , it is preferable that belongs to one of the C 3 v and D 3d.

前記三方晶組成化合物は、空間群No.143〜167のいずれかに属することが好ましい。   The trigonal composition compound has a space group no. It preferably belongs to any of 143 to 167.

前記三方晶組成化合物は、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含むことが好ましい。   The trigonal composition compound includes Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb, and Bi. , V, Nb, Ta, Te, Mo, and / or W.

前記置換ドーピングは、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入によることが好ましい。   The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te.

これらの例としては、ZnTiO、ZnGeO、InZn、Ba、TlTeO等が好適である。或いはこれらの固溶体であってもよい。ここでは組成を整数で示しているが、予期しないノンストイキオメトリーや微量の不純物は、以下に記述するドーピングを妨げない限り許容される。特に、酸素空孔は生じ易く、通常、酸素の組成は示性式の値より小さくなっている。 As these examples, ZnTiO 3 , Zn 2 GeO 4 , In 2 Zn 3 O 6 , Ba 3 W 2 O 9 , Tl 2 TeO 6 and the like are preferable. Alternatively, these solid solutions may be used. Here, the composition is shown as an integer, but unexpected non-stoichiometry or a small amount of impurities are allowed as long as they do not prevent the doping described below. In particular, oxygen vacancies are easily generated, and usually, the composition of oxygen is smaller than the value of the formula.

n型ドーピングである前記置換ドーピングとしては、例えば、2価カチオンであるBa2+、Zn2+に対しては、より価数の大きいドーパント、即ち3価のAl3+、Ga3+、In3+、Tl3+、Y3+、La3+、4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、3価カチオンであるIn3+、Tl3+に対してはより価数の大きいドーパント、即ち4価のGe4+、Sn4+、Pb4+、Ti4+、Zr4+、Hf4+、Ce4+、5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
また、n型ドーピングである前記置換ドーピングとしては、例えば、4価カチオンであるGe4+、Ti4+に対しては、より価数の大きいドーパント、即ち5価のV5+、Nb5+、Ta5+、As5+、Sb5+、Bi5+、及び6価のMo6+、W6+、Te6+が利用できる。或いはこれらの複数種をドーピングしてもよい。
As the substitution doping that is the n-type doping, for example, for the divalent cations Ba 2+ and Zn 2+ , dopants having higher valences, that is, trivalent Al 3+ , Ga 3+ , In 3+ , Tl 3+ , Y 3+, La 3+, 4-valent Ge 4+, Sn 4+, Pb 4+ , Ti 4+, Zr 4+, Hf 4+, Ce 4+, 5 -valent V 5+, Nb 5+, Ta 5+ , As 5+, Sb 5+, Bi 5+ and hexavalent Mo 6+ , W 6+ , Te 6+ can be used. Alternatively, a plurality of these types may be doped.
Examples of the substitution doping that is the n-type doping include, for example, dopants having higher valences for trivalent cations In 3+ and Tl 3+, that is, tetravalent Ge 4+ , Sn 4+ , Pb 4+ , and Ti. 4+, Zr 4+, Hf 4+, Ce 4+, 5 -valent V 5+, Nb 5+, Ta 5+ , As 5+, Sb 5+, Bi 5+, and hexavalent Mo 6+, W 6+, Te 6+ available. Alternatively, a plurality of these types may be doped.
In addition, as the substitution doping that is n-type doping, for example, for Ge 4+ and Ti 4+ that are tetravalent cations, a dopant having a higher valence, that is, pentavalent V 5+ , Nb 5+ , Ta 5+ , As 5+ , Sb 5+ , Bi 5+ , and hexavalent Mo 6+ , W 6+ , Te 6+ can be used. Alternatively, a plurality of these types may be doped.

イオン半径、配位数、軌道エネルギー等を考慮してドーパントを選択することが好ましい。ドーピング濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のTFT特性等に応じて、適切に選択することができる。例えばスパッタ法により、NbをドープしたZnTiO膜を作製する場合、1%程度Nbをドープしたターゲットを用意すればよい。Tiサイトを置換したNbがドナーをつくるので、ノンドープのZnTiOを作製する時よりもスパッタガスの酸素濃度を高濃度にして、酸素空孔を減少させることができる。更に、その場合にもキャリア濃度を維持しソース・ドレイン電極との接触抵抗を低く保つことができるので、移動度の低下を抑制することができる。また、スパッタプロセスでは高励起状態を経由しているため、基板加熱をせずともキャリアを生成できる。X線回折(XRD)等で回折線が観測されず長距離秩序が存在しない場合(一般にはこれをアモルファス状態と呼んでいる。)であっても、リジッドな構造を有する酸化物の場合、酸素配位多面体(例えばInOやTiO八面体)やその連結様式(例えばInO稜共有鎖や面共有鎖)は維持されているので、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態(Tail States)の状態密度は小さいため、サブギャップ吸収は少なく光劣化特性はアモルファス性の高い材料よりも優れる。一方、結晶状態であれば勿論ドーピングは有効であって、重金属イオンの4s、5s、6sバンドから構成される伝導帯に対しては粒界の影響も少ない。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、200℃〜300℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。 It is preferable to select a dopant in consideration of the ionic radius, coordination number, orbital energy, and the like. The doping concentration can be appropriately selected according to the material of the mother phase, the type of the dopant, the site to be replaced, the film forming process, the desired TFT characteristics, and the like. For example, when a ZnTiO 3 film doped with Nb is formed by a sputtering method, a target doped with about 1% of Nb may be prepared. Since Nb replacing the Ti site forms a donor, the oxygen concentration of the sputtering gas can be made higher than that in the case of producing non-doped ZnTiO 3 to reduce oxygen vacancies. Further, also in this case, since the carrier concentration can be maintained and the contact resistance with the source / drain electrodes can be kept low, a decrease in mobility can be suppressed. Further, in the sputtering process, carriers are generated without heating the substrate, because they pass through a highly excited state. Even in the case where diffraction lines are not observed by X-ray diffraction (XRD) or the like and long-range order does not exist (this is generally called an amorphous state), in the case of an oxide having a rigid structure, oxygen Since the coordination polyhedron (for example, InO 6 or TiO 6 octahedron) and its connection mode (for example, InO 6 ridge shared chain or plane shared chain) are maintained, substitution doping works effectively. In such a structure, the state density of the tail state (Tail States) peculiar to the amorphous state is small, so that the sub-gap absorption is small and the light deterioration characteristic is superior to a material having a high amorphous property. On the other hand, doping is of course effective in a crystalline state, and the influence of the grain boundaries on the conduction band composed of the 4s, 5s, and 6s bands of heavy metal ions is small. However, when the doping amount is excessive and the dopant segregates at the grain boundary, it is preferable to lower the dopant concentration. It is also preferable to perform post-annealing at 200 ° C. to 300 ° C. in order to improve the adhesion and electrical contact at the interface between the source / drain electrodes and the active layer. Further, the crystallinity may be increased by annealing at a higher temperature.

前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、5nm〜1μmが好ましく、10nm〜0.5μmがより好ましい。   The average thickness of the active layer is not particularly limited and may be appropriately selected depending on the purpose. However, the average thickness is preferably 5 nm to 1 μm, more preferably 10 nm to 0.5 μm.

<ゲート絶縁層>
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に設けられた絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、SiO、SiN等の既に広く量産に利用されている材料や、La、HfO等の高誘電率材料、ポリイミド(PI)やフッ素系樹脂等の有機材料などが挙げられる。
<Gate insulating layer>
The gate insulating layer is not particularly limited as long as it is an insulating layer provided between the gate electrode and the active layer, and can be appropriately selected depending on the purpose.
The material of the gate insulating layer is not particularly limited and can be appropriately selected depending on the purpose. For example, a material which is already widely used in mass production, such as SiO 2 , SiN x , La 2 O 3 , Examples include a high dielectric constant material such as HfO 2 and an organic material such as polyimide (PI) and a fluorine-based resin.

前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着(CVD)、原子層蒸着(ALD)等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。   The method for forming the gate insulating layer is not particularly limited and can be appropriately selected depending on the purpose. For example, a vacuum film forming method such as sputtering, chemical vapor deposition (CVD), or atomic layer deposition (ALD) , Spin coating, die coating, and printing methods such as ink jet.

前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。   The average thickness of the gate insulating layer is not particularly limited and may be appropriately selected depending on the purpose. However, the average thickness is preferably 50 nm to 3 μm, and more preferably 100 nm to 1 μm.

前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型(図1)、ボトムコンタクト・ボトムゲート型(図2)、トップコンタクト・トップゲート型(図3)、ボトムコンタクト・トップゲート型(図4)などが挙げられる。
なお、図1〜図4中、21は基材、22は活性層、23はソース電極、24はドレイン電極、25はゲート絶縁層、26はゲート電極を表す。
The structure of the field effect transistor is not particularly limited and can be appropriately selected depending on the intended purpose. For example, a top contact bottom gate type (FIG. 1), a bottom contact bottom gate type (FIG. 2), Top contact / top gate type (FIG. 3), bottom contact / top gate type (FIG. 4) and the like can be mentioned.
1 to 4, reference numeral 21 denotes a base material, 22 denotes an active layer, 23 denotes a source electrode, 24 denotes a drain electrode, 25 denotes a gate insulating layer, and 26 denotes a gate electrode.

前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ICカード、IDタグなどにも使用することができる。   The field effect transistor can be suitably used for a display element described later, but is not limited to this. For example, the field effect transistor can be used for an IC card, an ID tag, and the like.

<電界効果型トランジスタの製造方法>
前記電界効果型トランジスタの製造方法の一例を説明する。
<Method for manufacturing field-effect transistor>
An example of a method for manufacturing the field effect transistor will be described.

まず、基材上にゲート電極を形成する。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。
First, a gate electrode is formed on a base material.
The shape, structure, and size of the substrate are not particularly limited, and can be appropriately selected depending on the purpose.
The material of the base material is not particularly limited and can be appropriately selected depending on the purpose. Examples thereof include a glass base material and a plastic base material.
The glass substrate is not particularly limited and can be appropriately selected depending on the purpose. Examples thereof include non-alkali glass and silica glass.
The plastic substrate is not particularly limited and may be appropriately selected depending on the purpose. Examples thereof include polycarbonate (PC), polyimide (PI), polyethylene terephthalate (PET), and polyethylene naphthalate (PEN). Can be
The substrate is preferably subjected to a pretreatment such as oxygen plasma, UV ozone, and UV irradiation cleaning from the viewpoint of surface cleaning and adhesion improvement.

続いて、前記ゲート電極上にゲート絶縁層を形成する。
続いて、チャネル領域であって前記ゲート絶縁層上に、n型酸化物半導体からなる活性層を形成する。
続いて、前記ゲート絶縁層上に、前記活性層を跨ぐようにソース電極及びドレイン電極を離間して形成する。
以上により、電界効果型トランジスタが製造される。この製造方法では、例えば、図1に示すようなトップコンタクト・ボトムゲート型の電界効果型トランジスタが製造される。
Subsequently, a gate insulating layer is formed on the gate electrode.
Subsequently, an active layer made of an n-type oxide semiconductor is formed in the channel region on the gate insulating layer.
Subsequently, a source electrode and a drain electrode are formed on the gate insulating layer so as to straddle the active layer.
Thus, a field effect transistor is manufactured. In this manufacturing method, for example, a top-contact / bottom-gate field-effect transistor as shown in FIG. 1 is manufactured.

(表示素子)
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
(Display element)
The display element of the present invention includes at least a light control element and a drive circuit for driving the light control element, and further includes other members as necessary.

<光制御素子>
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
<Light control element>
The light control element is not particularly limited as long as it is an element that controls light output according to a drive signal, and can be appropriately selected depending on the purpose. For example, an electroluminescence (EL) element, an electrochromic (EL EC) element, liquid crystal element, electrophoretic element, electrowetting element and the like.

<駆動回路>
前記駆動回路としては、本発明の前記電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
<Drive circuit>
The drive circuit is not particularly limited as long as it has the field-effect transistor of the present invention, and can be appropriately selected depending on the purpose.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<Other components>
The other members are not particularly limited and can be appropriately selected depending on the purpose.

前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、高速駆動が可能、長寿命、かつ素子間のばらつきを小さくすることが可能となる。また、前記表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができる。   Since the display element has the field-effect transistor of the present invention, it can be driven at high speed, has a long life, and can reduce variation between elements. Further, even if the display element changes over time, the driving transistor can be operated at a constant gate voltage.

(画像表示装置)
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
(Image display device)
The image display device of the present invention includes at least a plurality of display elements, a plurality of wirings, and a display control device, and further includes other members as necessary.

<複数の表示素子>
前記複数の表示素子としては、マトリックス状に配置された複数の本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Plural display elements>
The plurality of display elements are not particularly limited as long as they are the plurality of display elements of the present invention arranged in a matrix, and can be appropriately selected depending on the purpose.

<複数の配線>
前記複数の配線は、前記複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Multiple wirings>
The plurality of wirings are not particularly limited as long as the gate voltage and the image data signal can be individually applied to each field-effect transistor in the plurality of display elements, and can be appropriately selected depending on the purpose.

<表示制御装置>
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを前記複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Display control device>
The display control device is not particularly limited as long as the gate voltage and the signal voltage of each field-effect transistor can be individually controlled via the plurality of wirings according to image data, and is not particularly limited and may be used according to the purpose. It can be selected as appropriate.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<Other components>
The other members are not particularly limited and can be appropriately selected depending on the purpose.

前記画像表示装置は、本発明の前記表示素子を有しているため、素子間のばらつきも小さくすることが可能になり、大画面で高品質の画像を表示することが可能となる。   Since the image display device has the display element of the present invention, it is possible to reduce the variation between the elements and to display a high-quality image on a large screen.

(システム)
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
(system)
A system according to the present invention includes at least the image display device according to the present invention and an image data creating device.
The image data creation device creates image data based on image information to be displayed, and outputs the image data to the image display device.

前記システムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。   Since the system includes the image display device of the present invention, it is possible to display image information with high definition.

以下、本発明の表示素子、画像表示装置、及びシステムを、図を用いて説明する。
まず、本発明のシステムとしてのテレビジョン装置を、図5を用いて説明する。
Hereinafter, a display element, an image display device, and a system according to the present invention will be described with reference to the drawings.
First, a television device as a system of the present invention will be described with reference to FIG.

図5において、テレビジョン装置100は、主制御装置101、チューナ103、ADコンバータ(ADC)104、復調回路105、TS(Transport Stream)デコーダ106、音声デコーダ111、DAコンバータ(DAC)112、音声出力回路113、スピーカ114、映像デコーダ121、映像・OSD合成回路122、映像出力回路123、画像表示装置124、OSD描画回路125、メモリ131、操作装置132、ドライブインターフェース(ドライブIF)141、ハードディスク装置142、光ディスク装置143、IR受光器151、及び通信制御装置152を備える。
映像デコーダ121と、映像・OSD合成回路122と、映像出力回路123と、OSD描画回路125とが、画像データ作成装置を構成する。
In FIG. 5, a television device 100 includes a main control device 101, a tuner 103, an AD converter (ADC) 104, a demodulation circuit 105, a TS (Transport Stream) decoder 106, an audio decoder 111, a DA converter (DAC) 112, and an audio output. Circuit 113, speaker 114, video decoder 121, video / OSD synthesizing circuit 122, video output circuit 123, image display device 124, OSD drawing circuit 125, memory 131, operating device 132, drive interface (drive IF) 141, hard disk device 142 , An optical disk device 143, an IR light receiver 151, and a communication control device 152.
The video decoder 121, the video / OSD synthesizing circuit 122, the video output circuit 123, and the OSD drawing circuit 125 constitute an image data generating device.

主制御装置101は、CPU、フラッシュROM、及びRAMなどから構成され、テレビジョン装置100の全体を制御する。
前記フラッシュROMには、前記CPUにて解読可能なコードで記述されたプログラム、及び前記CPUでの処理に用いられる各種データなどが格納されている。
また、RAMは、作業用のメモリである。
Main controller 101 includes a CPU, a flash ROM, a RAM, and the like, and controls the entirety of television device 100.
The flash ROM stores a program described in code decipherable by the CPU, various data used for processing by the CPU, and the like.
The RAM is a working memory.

チューナ103は、アンテナ210で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。   The tuner 103 selects a broadcast of a preset channel from broadcast waves received by the antenna 210.

ADC104は、チューナ103の出力信号(アナログ情報)をデジタル情報に変換する。   The ADC 104 converts an output signal (analog information) of the tuner 103 into digital information.

復調回路105は、ADC104からのデジタル情報を復調する。   The demodulation circuit 105 demodulates the digital information from the ADC 104.

TSデコーダ106は、復調回路105の出力信号をTSデコードし、音声情報及び映像情報を分離する。   The TS decoder 106 performs TS decoding on the output signal of the demodulation circuit 105 and separates audio information and video information.

音声デコーダ111は、TSデコーダ106からの音声情報をデコードする。   The audio decoder 111 decodes audio information from the TS decoder 106.

DAコンバータ(DAC)112は、音声デコーダ111の出力信号をアナログ信号に変換する。   The DA converter (DAC) 112 converts an output signal of the audio decoder 111 into an analog signal.

音声出力回路113は、DAコンバータ(DAC)112の出力信号をスピーカ114に出力する。   The audio output circuit 113 outputs an output signal of the DA converter (DAC) 112 to the speaker 114.

映像デコーダ121は、TSデコーダ106からの映像情報をデコードする。   The video decoder 121 decodes the video information from the TS decoder 106.

映像・OSD合成回路122は、映像デコーダ121の出力信号とOSD描画回路125の出力信号を合成する。   The video / OSD combining circuit 122 combines the output signal of the video decoder 121 and the output signal of the OSD drawing circuit 125.

映像出力回路123は、映像・OSD合成回路122の出力信号を画像表示装置124に出力する。   The video output circuit 123 outputs an output signal of the video / OSD synthesis circuit 122 to the image display device 124.

OSD描画回路125は、画像表示装置124の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置132、IR受光器151からの指示に応じて表示情報が含まれる信号を生成する。   The OSD drawing circuit 125 includes a character generator for displaying characters and graphics on the screen of the image display device 124, and outputs a signal including display information in response to an instruction from the operation device 132 and the IR light receiver 151. Generate.

メモリ131には、AV(Audio−Visual)データ等が一時的に蓄積される。   The memory 131 temporarily stores AV (Audio-Visual) data and the like.

操作装置132は、例えば、コントロールパネルなどの入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置101に通知する。   The operation device 132 includes, for example, an input medium (not shown) such as a control panel, and notifies the main control device 101 of various information input by a user.

ドライブIF141は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。   The drive IF 141 is a bidirectional communication interface, and is compliant with ATAPI (AT Attachment Packet Interface) as an example.

ハードディスク装置142は、ハードディスクと、該ハードディスクを駆動するための駆動装置などから構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。   The hard disk device 142 includes a hard disk, a driving device for driving the hard disk, and the like. The drive device records data on the hard disk and reproduces data recorded on the hard disk.

光ディスク装置143は、光ディスク(例えば、DVDなど)にデータを記録するとともに、光ディスクに記録されているデータを再生する。   The optical disc device 143 records data on an optical disc (for example, a DVD) and reproduces data recorded on the optical disc.

IR受光器151は、リモコン送信機220からの光信号を受信し、主制御装置101に通知する。   IR receiver 151 receives an optical signal from remote control transmitter 220 and notifies main controller 101 of the signal.

通信制御装置152は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。   The communication control device 152 controls communication with the Internet. Various information can be obtained via the Internet.

図6は、本発明の画像表示装置の一例を示す概略構成図である。
図6において、画像表示装置124は、表示器300と、表示制御装置400とを有する。
表示器300は、図7に示されるように、複数(ここでは、n×m個)の表示素子302がマトリックス状に配置されたディスプレイ310を有する。
また、ディスプレイ310は、図8に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・、Xn−2、Xn−1)と、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
FIG. 6 is a schematic configuration diagram showing an example of the image display device of the present invention.
6, the image display device 124 includes a display 300 and a display control device 400.
As shown in FIG. 7, the display 300 has a display 310 in which a plurality (here, n × m) of display elements 302 are arranged in a matrix.
Further, as shown in FIG. 8, the display 310 has n scanning lines (X0, X1, X2, X3,..., Xn-2, Xn) arranged at equal intervals along the X-axis direction. -1) and m data lines (Y0, Y1, Y2, Y3,..., Ym-1) arranged at equal intervals along the Y-axis direction, and at equal intervals along the Y-axis direction. And m current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i).
Therefore, the display element can be specified by the scanning line and the data line.

以下、本発明の表示素子を図9を用いて説明する。
図9は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図9に示されるように、有機EL(エレクトロルミネッセンス)素子350と、該有機EL素子350を発光させるためのドライブ回路320とを有している。即ち、ディスプレイ310は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。また、ディスプレイ310は、カラー対応の32インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
Hereinafter, the display element of the present invention will be described with reference to FIG.
FIG. 9 is a schematic configuration diagram illustrating an example of the display element of the present invention.
As shown in FIG. 9 as an example, the display element includes an organic EL (electroluminescence) element 350 and a drive circuit 320 for causing the organic EL element 350 to emit light. That is, the display 310 is a so-called active matrix type organic EL display. The display 310 is a 32-inch color display. The size is not limited to this.

図10には、表示素子302における有機EL素子350とドライブ回路としての電界効果型トランジスタ20との位置関係の一例が示されている。ここでは、電界効果型トランジスタ20の横に有機EL素子350が配置されている。なお、電界効果型トランジスタ10及びキャパシタ(図示せず)も同一基材上に形成されている。   FIG. 10 shows an example of the positional relationship between the organic EL element 350 in the display element 302 and the field-effect transistor 20 as a drive circuit. Here, an organic EL element 350 is arranged beside the field-effect transistor 20. Note that the field-effect transistor 10 and a capacitor (not shown) are also formed on the same base material.

図10には図示されていないが、活性層22の上部に保護膜を設けることも好適である。前記保護膜の材料としては、SiO、SiN、Al、フッ素系ポリマー等、適宜利用できる。 Although not shown in FIG. 10, it is also preferable to provide a protective film on the active layer 22. As a material of the protective film, SiO 2 , SiN x , Al 2 O 3 , a fluoropolymer, or the like can be appropriately used.

また、例えば、図11に示されるように、電界効果型トランジスタ20の上に有機EL素子350が配置されてもよい。この場合には、ゲート電極26に透明性が要求されるので、ゲート電極26には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnOなどの導電性を有する透明な酸化物が用いられる。なお、符号360は層間絶縁膜(平坦化膜)である。この層間絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。 Further, for example, as shown in FIG. 11, an organic EL element 350 may be arranged on the field-effect transistor 20. In this case, since the gate electrode 26 is required to have transparency, the gate electrode 26 may be made of ITO, In 2 O 3 , SnO 2 , ZnO, ZnO to which Ga is added, ZnO to which Al is added, and Sb to which Al is added. A transparent oxide having conductivity, such as SnO 2 to which is added, is used. Reference numeral 360 denotes an interlayer insulating film (planarization film). For this interlayer insulating film, polyimide or acrylic resin can be used.

図12は、有機EL素子の一例を示す概略構成図である。
図12において、有機EL素子350は、陰極312と、陽極314と、有機EL薄膜層340とを有する。
FIG. 12 is a schematic configuration diagram illustrating an example of the organic EL element.
12, the organic EL element 350 includes a cathode 312, an anode 314, and an organic EL thin film layer 340.

陰極312の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム(Al)、マグネシウム(Mg)−銀(Ag)合金、アルミニウム(Al)−リチウム(Li)合金、ITO(Indium Tin Oxide)などが挙げられる。なお、マグネシウム(Mg)−銀(Ag)合金は、充分厚ければ高反射率電極となり、極薄膜(20nm程度未満)では半透明電極となる。図12では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。   The material of the cathode 312 is not particularly limited and can be appropriately selected depending on the purpose. For example, aluminum (Al), magnesium (Mg) -silver (Ag) alloy, aluminum (Al) -lithium (Li) Alloys, ITO (Indium Tin Oxide), and the like. Note that a magnesium (Mg) -silver (Ag) alloy becomes a high-reflectance electrode if it is sufficiently thick, and becomes a translucent electrode if it is extremely thin (less than about 20 nm). Although light is extracted from the anode side in FIG. 12, light can be extracted from the cathode side by using a transparent or translucent electrode for the cathode.

陽極314の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、銀(Ag)−ネオジウム(Nd)合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。   The material of the anode 314 is not particularly limited and can be appropriately selected depending on the intended purpose. Examples thereof include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and silver (Ag) -neodymium (Nd) alloy. Is mentioned. When a silver alloy is used, the electrode becomes a high-reflectance electrode, which is suitable for extracting light from the cathode side.

有機EL薄膜層340は、電子輸送層342と、発光層344と、正孔輸送層346とを有する。電子輸送層342は、陰極312に接続され、正孔輸送層346は、陽極314に接続されている。陽極314と陰極312との間に所定の電圧を印加すると、発光層344が発光する。   The organic EL thin film layer 340 has an electron transport layer 342, a light emitting layer 344, and a hole transport layer 346. The electron transport layer 342 is connected to the cathode 312, and the hole transport layer 346 is connected to the anode 314. When a predetermined voltage is applied between the anode 314 and the cathode 312, the light emitting layer 344 emits light.

ここで、電子輸送層342と発光層344が1つの層を形成してもよく、また、電子輸送層342と陰極312との間に電子注入層が設けられてもよく、更に、正孔輸送層346と陽極314との間に正孔注入層が設けられてもよい。   Here, the electron transporting layer 342 and the light emitting layer 344 may form a single layer, or an electron injecting layer may be provided between the electron transporting layer 342 and the cathode 312. A hole injection layer may be provided between the layer 346 and the anode 314.

また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。   Further, the case of so-called “bottom emission” in which light is extracted from the substrate side has been described, but “top emission” in which light is extracted from the side opposite to the substrate may be used.

図9におけるドライブ回路320について説明する。
ドライブ回路320は、2つの電界効果型トランジスタ10及び20と、キャパシタ30を有する。
The drive circuit 320 in FIG. 9 will be described.
The drive circuit 320 has two field-effect transistors 10 and 20 and a capacitor 30.

電界効果型トランジスタ10は、スイッチ素子として動作する。電界効果型トランジスタ10のゲート電極Gは、所定の走査線に接続され、電界効果型トランジスタ10のソース電極Sは、所定のデータ線に接続されている。また、電界効果型トランジスタ10のドレイン電極Dは、キャパシタ30の一方の端子に接続されている。   The field effect transistor 10 operates as a switch element. The gate electrode G of the field-effect transistor 10 is connected to a predetermined scanning line, and the source electrode S of the field-effect transistor 10 is connected to a predetermined data line. The drain electrode D of the field-effect transistor 10 is connected to one terminal of the capacitor 30.

電界効果型トランジスタ20は、有機EL素子350に電流を供給する。電界効果型トランジスタ20のゲート電極Gは、電界効果型トランジスタ10のドレイン電極Dと接続されている。そして、電界効果型トランジスタ20のドレイン電極Dは、有機EL素子350の陽極314に接続され、電界効果型トランジスタ20のソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 20 supplies a current to the organic EL element 350. The gate electrode G of the field-effect transistor 20 is connected to the drain electrode D of the field-effect transistor 10. The drain electrode D of the field-effect transistor 20 is connected to the anode 314 of the organic EL element 350, and the source electrode S of the field-effect transistor 20 is connected to a predetermined current supply line.

キャパシタ30は、電界効果型トランジスタ10の状態、即ちデータを記憶する。キャパシタ30の他方の端子は、所定の電流供給線に接続されている。   The capacitor 30 stores the state of the field effect transistor 10, that is, data. The other terminal of the capacitor 30 is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ10が「オン」状態になると、信号線Y2を介して画像データがキャパシタ30に記憶され、電界効果型トランジスタ10が「オフ」状態になった後も、電界効果型トランジスタ20を画像データに対応した「オン」状態に保持することによって、有機EL素子350は駆動される。   Therefore, when the field effect transistor 10 is turned on, image data is stored in the capacitor 30 via the signal line Y2, and the field effect transistor 10 is turned off after the field effect transistor 10 is turned off. The organic EL element 350 is driven by holding the “20” in the “ON” state corresponding to the image data.

図13は、本発明の画像表示装置の他の一例を示す概略構成図である。
図13において、画像表示装置は、表示素子302と、配線(走査線、データ線、電流供給線)と、表示制御装置400とを有する。
表示制御装置400は、画像データ処理回路402と、走査線駆動回路404と、データ線駆動回路406とを有する。
画像データ処理回路402は、映像出力回路123の出力信号に基づいて、ディスプレイにおける複数の表示素子302の輝度を判断する。
走査線駆動回路404は、画像データ処理回路402の指示に応じてn本の走査線に個別に電圧を印加する。
データ線駆動回路406は、画像データ処理回路402の指示に応じてm本のデータ線に個別に電圧を印加する。
FIG. 13 is a schematic configuration diagram showing another example of the image display device of the present invention.
13, the image display device includes a display element 302, wiring (scanning lines, data lines, and current supply lines), and a display control device 400.
The display control device 400 includes an image data processing circuit 402, a scanning line driving circuit 404, and a data line driving circuit 406.
The image data processing circuit 402 determines the luminance of the plurality of display elements 302 in the display based on the output signal of the video output circuit 123.
The scanning line driving circuit 404 individually applies a voltage to n scanning lines according to an instruction from the image data processing circuit 402.
The data line driving circuit 406 individually applies a voltage to m data lines according to an instruction from the image data processing circuit 402.

また、上記実施形態では、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。   In the above embodiment, the case where the light control element is an organic EL element has been described. However, the present invention is not limited to this. For example, the light control element may be an electrochromic element. In this case, the display is an electrochromic display.

また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図14に示されるように、表示素子302’に対する電流供給線は不要となる。また、図15に示されるように、ドライブ回路320’は、電界効果型トランジスタ10及び20と同様の1つの電界効果型トランジスタ40により構成することができる。電界効果型トランジスタ40において、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。また、ドレイン電極Dが、キャパシタ361及び液晶素子370の画素電極に接続されている。   Further, the light control element may be a liquid crystal element. In this case, the display is a liquid crystal display, and a current supply line for the display element 302 'is not required as shown in FIG. Further, as shown in FIG. 15, the drive circuit 320 'can be constituted by one field-effect transistor 40 similar to the field-effect transistors 10 and 20. In the field-effect transistor 40, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to the capacitor 361 and the pixel electrode of the liquid crystal element 370.

また、前記光制御素子は、電気泳動素子、無機EL素子、エレクトロウェッティング素子であってもよい。   Further, the light control element may be an electrophoretic element, an inorganic EL element, or an electrowetting element.

以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置124を備えていればよい。例えば、コンピュータ(パソコンを含む)と画像表示装置124とが接続されたコンピュータシステムであってもよい。   As described above, the case where the system of the present invention is a television device has been described. However, the present invention is not limited to this. The image display device 124 may be provided as a device for displaying images and information. For example, a computer system in which a computer (including a personal computer) and the image display device 124 are connected may be used.

また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)などの携帯情報機器、スチルカメラやビデオカメラなどの撮像機器における表示手段に画像表示装置124を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置124を用いることができる。さらに、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置124を用いることができる。   Further, the image display device 124 is used as a display unit in a portable information device such as a mobile phone, a portable music playback device, a portable video playback device, an electronic book, a PDA (Personal Digital Assistant), and an imaging device such as a still camera or a video camera. Can be used. In addition, the image display device 124 can be used as a display unit of various information in a mobile system such as a car, an aircraft, a train, and a ship. Further, the image display device 124 can be used as a display device for various information in a measuring device, an analyzing device, a medical device, and an advertisement medium.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。   Hereinafter, examples of the present invention will be described, but the present invention is not limited to the following examples.

(実施例1)
無アルカリガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基板を乾燥後、さらにUV−オゾン処理を90℃で10分間行った。
前記基板にDCマグネトロンスパッタリング法でMoを100nm成膜し、フォトリソグラフィー法によりパターニングし、ゲート電極を形成した。次に、RFマグネトロンスパッタリング法でSiOを200nm成膜してゲート絶縁層とした。次に、BaIn1.98Sn0.02焼結体ターゲットを用い、RFマグネトロンスパッタリング法でSnをドーピングしたBaInを50nm成膜した。スパッタガスとしてアルゴンガスと酸素ガスを導入した。全圧を1.1Paに固定し、酸素濃度をパラメータとして4%〜60%の範囲で変化させ、活性層を作製した。パターニングはメタルマスクを介して成膜することで行った。次にソース・ドレイン電極として、メタルマスクを介してAlを100nm蒸着した。チャネル長は50μm、チャネル幅は400μmとした。最後に、大気中で300℃で1時間のアニールを行い、電界効果型トランジスタを作製した。なお、活性層である、SnをドーピングしたBaInは、点群C2h及び空間群No.14の対称性を有する。
(Example 1)
The alkali-free glass substrate was ultrasonically cleaned using a neutral detergent, pure water, and isopropyl alcohol. After drying the substrate, UV-ozone treatment was further performed at 90 ° C. for 10 minutes.
Mo was formed to a thickness of 100 nm on the substrate by DC magnetron sputtering, and was patterned by photolithography to form a gate electrode. Next, SiO 2 was deposited to a thickness of 200 nm by an RF magnetron sputtering method to form a gate insulating layer. Next, using a BaIn 1.98 Sn 0.02 O 4 sintered target, a 50 nm thick film of BaIn 2 O 4 doped with Sn was formed by an RF magnetron sputtering method. Argon gas and oxygen gas were introduced as sputtering gases. The total pressure was fixed at 1.1 Pa, and the oxygen concentration was varied as a parameter in the range of 4% to 60% to form an active layer. The patterning was performed by forming a film through a metal mask. Next, as a source / drain electrode, Al was deposited to a thickness of 100 nm via a metal mask. The channel length was 50 μm and the channel width was 400 μm. Finally, annealing was performed at 300 ° C. for 1 hour in the air to produce a field effect transistor. Note that BaIn 2 O 4 doped with Sn, which is an active layer, is made of point group C 2h and space group No. It has 14 symmetries.

(比較例1)
上述した実施例1の電界効果型トランジスタ作製手順において、活性層作製時の焼結体ターゲットを下記表1に示すようにBaInに変えて活性層を成膜したこと以外は、実施例1と同様にして、電界効果型トランジスタを作製した。
(Comparative Example 1)
In the above-described procedure of manufacturing the field-effect transistor of Example 1, the active layer was formed by changing the sintered body target at the time of manufacturing the active layer to BaIn 2 O 4 as shown in Table 1 below. In the same manner as in Example 1, a field-effect transistor was manufactured.

(実施例2〜36)
上述した実施例1の電界効果型トランジスタ作製手順において、活性層作製プロセスの焼結体ターゲットを下記表2及び表3に示すように変えて活性層を成膜したこと以外は、実施例1と同様にして、電界効果型トランジスタを作製した。
(Examples 2 to 36)
Example 1 was the same as Example 1 except that the active layer was formed by changing the sintered body target in the active layer manufacturing process as shown in Tables 2 and 3 below in the procedure for manufacturing the field-effect transistor of Example 1 described above. Similarly, a field-effect transistor was manufactured.

<評価結果>
表1に、実施例1と比較例1における活性層成膜時の酸素濃度が4%と40%の時の電界効果型トランジスタの移動度の評価結果を示す。
なお、移動度は、トランスファー特性により算出した。
<Evaluation results>
Table 1 shows the evaluation results of the mobility of the field effect transistor when the oxygen concentration at the time of forming the active layer was 4% and 40% in Example 1 and Comparative Example 1.
The mobility was calculated based on transfer characteristics.

図16には実施例1と比較例1における活性層成膜時の酸素濃度40%のサンプルの電界効果型トランジスタのトランスファー特性(Vds=20V)を示す。活性層にSnをドーピングした実施例1では立ち上がりのオン電圧(Von)0V、移動度4.5cm/Vs、オンオフ比8桁と、ノーマリーオフの良好な特性を示した。一方、活性層にドーピングをしていない比較例1では、オン電圧(Von)1.5V、移動度0.2cm/Vs、オンオフ比7桁と、実施例1と比較して、オン電圧がプラス側にシフトし移動度が低下した。
なお、図16において、「E」は「10のべき乗」を表す。例えば、「E−04」は、「0.0001」である。
FIG. 16 shows the transfer characteristics (Vds = 20 V) of the field-effect transistor of the sample having the oxygen concentration of 40% when forming the active layer in Example 1 and Comparative Example 1. In Example 1 in which the active layer was doped with Sn, the on-state voltage (Von) at the rising edge was 0 V, the mobility was 4.5 cm 2 / Vs, the on-off ratio was 8 digits, and good normally-off characteristics were exhibited. On the other hand, in Comparative Example 1 in which the active layer was not doped, the on-voltage (Von) was 1.5 V, the mobility was 0.2 cm 2 / Vs, and the on-off ratio was 7 digits. The mobility shifted to the plus side and decreased.
In FIG. 16, “E” represents “power of 10”. For example, “E-04” is “0.0001”.

更に、図17に実施例1と比較例1の電界効果型トランジスタの成膜中の酸素濃度と電界効果移動度の関係を示す。実施例1では酸素濃度4%〜60%までは移動度が約4.7±0.4cm/Vsでほぼ一定で、酸素濃度依存性はなかった。一方、比較例1では酸素濃度4%では実施例1と同等の移動度を示すが、酸素濃度の増大とともに移動度は概ね単調に減少し、酸素濃度40%では1/10以下に低下した。これらの原因としては、実施例1ではSnを導入してn型ドーピングしたことによって、キャリアがBaサイトを置換したSnから生成されるため、酸素濃度を増加させてもほぼ一定に保たれるのに対し、ドーピングをしていない比較例1では酸素濃度の増大とともに活性層中の酸素空孔が減少することによって、キャリア濃度が減少してソース・ドレイン電極との接触抵抗が増加するとともに、移動度の低下が観測されたためと考えられる。 FIG. 17 shows the relationship between the oxygen concentration and the field-effect mobility during film formation of the field-effect transistors of Example 1 and Comparative Example 1. In Example 1, the mobility was almost constant at about 4.7 ± 0.4 cm 2 / Vs from 4% to 60% in oxygen concentration, and there was no oxygen concentration dependency. On the other hand, in Comparative Example 1, although the mobility was the same as that of Example 1 at an oxygen concentration of 4%, the mobility generally decreased monotonously with an increase in the oxygen concentration, and decreased to 1/10 or less at an oxygen concentration of 40%. The reason for this is that, in Example 1, n-type doping by introducing Sn causes carriers to be generated from Sn substituted for Ba sites, so that the carrier is kept almost constant even when the oxygen concentration is increased. On the other hand, in Comparative Example 1 in which doping is not performed, oxygen vacancies in the active layer decrease as the oxygen concentration increases, so that the carrier concentration decreases, the contact resistance with the source / drain electrodes increases, and the mobility increases. This is probably because a decrease in the degree was observed.

次に表2及び表3に、実施例2〜36における活性層成膜時の酸素濃度が4%と40%の時の電界効果型トランジスタの移動度の評価結果を示す。実施例1と同様に、酸素濃度4%と40%の時の移動度に変化がないことがわかった。即ち、置換したカチオンがn型ドーパントとして働き電子キャリアが生成して、酸素量に関わらず一定の特性を示したと考察される。   Next, Tables 2 and 3 show the evaluation results of the mobility of the field effect transistor when the oxygen concentration in forming the active layer in Examples 2 to 36 was 4% and 40%. As in Example 1, it was found that there was no change in the mobility when the oxygen concentration was 4% and 40%. That is, it is considered that the substituted cation acts as an n-type dopant to generate an electron carrier, and exhibits a certain characteristic regardless of the oxygen amount.

表2及び3中、結晶系における「T」は、「三斜晶」を表し、「M」は「単斜晶」を表し、「R」は、「菱面体(三方晶)」を表す。 In Tables 2 and 3, “T” in the crystal system represents “triclinic”, “M” represents “monoclinic”, and “R” represents “rhombohedral (trigonal)”.

即ち、カチオンを置換ドープして電子キャリアを生成したn型酸化物半導体を活性層として備える電界効果型トランジスタは、酸素量のみを制御してキャリアを生成している酸化物半導体を活性層として備える電界効果型トランジスタと比較して、広いプロセス範囲で安定して高い移動度を示し、ノーマリーオフの良好な特性が得られることが示された。   That is, a field-effect transistor including, as an active layer, an n-type oxide semiconductor in which cations are substituted and doped to generate electron carriers includes, as an active layer, an oxide semiconductor that generates carriers by controlling only the amount of oxygen. As compared with the field effect transistor, it was shown that high mobility was exhibited stably over a wide process range and good normally-off characteristics were obtained.

以上説明したように、本発明の電界効果型トランジスタによれば、プロセスマージンを拡大し、TFT特性を高いレベルで安定させるのに適している。また、本発明の表示素子によれば、高速駆動が可能で素子間のばらつきを小さくし信頼性を向上するのに適している。また、本発明の画像表示装置によれば、大画面で高品質の画像を表示するのに適している。また、本発明のシステムは、画像情報を高精細に表示することができ、テレビジョン装置、コンピュータシステムなどに好適に使用できる。   As described above, the field-effect transistor of the present invention is suitable for expanding a process margin and stabilizing TFT characteristics at a high level. Further, according to the display element of the present invention, high-speed driving is possible, which is suitable for reducing variation between elements and improving reliability. Further, the image display device of the present invention is suitable for displaying a high-quality image on a large screen. Further, the system of the present invention can display image information with high definition, and can be suitably used for a television device, a computer system, and the like.

本発明の態様は、例えば、以下のとおりである。
<1> ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、n型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた、三斜晶組成化合物、単斜晶組成化合物、及び三方晶組成化合物のいずれかであり、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きいことを特徴とする電界効果型トランジスタである。
<2> 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた三斜晶組成化合物である前記<1>に記載の電界効果型トランジスタである。
<3> 前記三斜晶組成化合物が、点群C及びCのいずれかに属し、
前記置換ドーピングが、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入による前記<2>に記載の電界効果型トランジスタである。
<4> 前記三斜晶組成化合物が、空間群No.1〜2のいずれかに属し、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含む前記<3>に記載の電界効果型トランジスタである。
<5> 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた単斜晶組成化合物である前記<1>に記載の電界効果型トランジスタである。
<6> 前記単斜晶組成化合物が、点群C、C、及びC2hのいずれかに属し、
前記置換ドーピングが、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入による前記<5>に記載の電界効果型トランジスタである。
<7> 前記単斜晶組成化合物が、空間群No.3〜15のいずれかに属し、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含む前記<6>に記載の電界効果型トランジスタである。
<8> 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた三方晶組成化合物である前記<1>に記載の電界効果型トランジスタである。
<9> 前記三方晶組成化合物が、点群C3、3i、3、3v及びD3dのいずれかに属し、
前記置換ドーピングが、Mg、Ca、Sr、Ba、Zn、Cd、Hg、Al、Ga、In、Tl、Ge、Sn、Pb、Ti、Zr、Hf、Ce、V、Nb、Ta、As、Sb、Bi、Mo、W、及びTeの少なくともいずれかのカチオンの導入による前記<8>に記載の電界効果型トランジスタである。
<10> 前記三方晶組成化合物が、空間群No.143〜167のいずれかに属し、Li、Cu、Ag、Au、Mg、Ca、Sr、Ba、Zn、Cd、Hg、La、Ga、In、Tl、Ge、Sn、Pb、Ti、As、Sb、Bi、V、Nb、Ta、Te、Mo、及びWの少なくともいずれかのカチオンを含む前記<9>に記載の電界効果型トランジスタである。
<11> 駆動信号に応じて光出力が制御される光制御素子と、
前記<1>から<10>のいずれかに記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子である。
<12> 前記光制御素子が、エレクトロルミネッセンス素子及びエレクトロクロミック素子のいずれかを含む前記<11>に記載の表示素子である。
<13> 前記光制御素子が、液晶素子及び電気泳動素子のいずれかを含む前記<11>に記載の表示素子である。
<14> 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記<11>から<13>のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置である。
<15> 前記<14>に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステムである。
Aspects of the present invention are, for example, as follows.
<1> a gate electrode for applying a gate voltage;
A source electrode and a drain electrode for extracting a current,
An active layer provided adjacent to the source electrode and the drain electrode and made of an n-type oxide semiconductor;
A gate insulating layer provided between the gate electrode and the active layer;
A field-effect transistor comprising:
A triclinic composition compound, wherein the n-type oxide semiconductor is substitutionally doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation , A monoclinic composition compound, and a trigonal composition compound,
A field-effect transistor, wherein the valence of the dopant is larger than the valence of metal ions (excluding the dopant) included in the n-type oxide semiconductor.
<2> Triclinic crystal wherein the n-type oxide semiconductor is substituted and doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. The field-effect transistor according to <1>, which is a composition compound.
<3> the triclinic composition compounds, belongs to one of the points C 1 and C i,
The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te. The field-effect transistor according to <2>, wherein the cation is introduced.
<4> The triclinic composition compound has a space group no. 1-2, Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb , Bi, V, Nb, Ta, Te, Mo, and / or W.
<5> A monoclinic crystal in which the n-type oxide semiconductor is substituted and doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. The field-effect transistor according to <1>, which is a composition compound.
<6> The monoclinic composition compound belongs to any of the point groups C 2 , C s , and C 2h ,
The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te, the field-effect transistor according to <5>.
<7> The monoclinic composition compound has a space group no. Belonging to any of 3 to 15, Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb , Bi, V, Nb, Ta, Te, Mo, and W. The field-effect transistor according to <6>, further including a cation.
<8> Trigonal composition in which the n-type oxide semiconductor is substitutionally doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation. The field-effect transistor according to <1>, which is a compound.
<9> The trigonal composition compounds, point group C 3, C 3i, belongs to one of D 3, C 3 v and D 3d,
The substitution doping includes Mg, Ca, Sr, Ba, Zn, Cd, Hg, Al, Ga, In, Tl, Ge, Sn, Pb, Ti, Zr, Hf, Ce, V, Nb, Ta, As, Sb. , Bi, Mo, W, and Te, the field-effect transistor according to <8>, wherein the cation is introduced.
<10> The trigonal composition compound has a space group no. 143-167, Li, Cu, Ag, Au, Mg, Ca, Sr, Ba, Zn, Cd, Hg, La, Ga, In, Tl, Ge, Sn, Pb, Ti, As, Sb , Bi, V, Nb, Ta, Te, Mo, and / or W.
<11> a light control element whose light output is controlled according to a drive signal;
A drive circuit including the field-effect transistor according to any one of <1> to <10> and driving the light control element;
A display element comprising:
<12> The display element according to <11>, wherein the light control element includes one of an electroluminescence element and an electrochromic element.
<13> The display element according to <11>, wherein the light control element includes one of a liquid crystal element and an electrophoretic element.
<14> An image display device that displays an image corresponding to image data,
A plurality of display elements according to any one of <11> to <13>, arranged in a matrix;
A plurality of wirings for individually applying a gate voltage to each field-effect transistor in the plurality of display elements,
A display control device that individually controls a gate voltage of each of the field-effect transistors via the plurality of wirings according to the image data;
An image display device comprising:
<15> The image display device according to <14>,
An image data creation device that creates image data based on image information to be displayed, and outputs the image data to the image display device;
It is a system characterized by comprising.

10 電界効果型トランジスタ
20 電界効果型トランジスタ
21 基材
22 活性層
23 ソース電極
24 ドレイン電極
25 ゲート絶縁層
26 ゲート電極
30 キャパシタ
40 電界効果型トランジスタ
100 テレビジョン装置
101 主制御装置
103 チューナ
104 ADコンバータ(ADC)
105 復調回路
106 TS(Transport Stream)デコーダ
111 音声デコーダ
112 DAコンバータ(DAC)
113 音声出力回路
114 スピーカ
121 映像デコーダ
122 映像・OSD合成回路
123 映像出力回路
124 画像表示装置
125 OSD描画回路
131 メモリ
132 操作装置
141 ドライブインターフェース(ドライブIF)
142 ハードディスク装置
143 光ディスク装置
151 IR受光器
152 通信制御装置
210 アンテナ
220 リモコン送信機
300 表示器
302、302’ 表示素子
310 ディスプレイ
312 陰極
314 陽極
320、320’ ドライブ回路(駆動回路)
340 有機EL薄膜層
342 電子輸送層
344 発光層
346 正孔輸送層
350 有機EL素子
360 層間絶縁膜
361 キャパシタ
370 液晶素子
400 表示制御装置
402 画像データ処理回路
404 走査線駆動回路
406 データ線駆動回路
DESCRIPTION OF SYMBOLS 10 Field effect transistor 20 Field effect transistor 21 Base material 22 Active layer 23 Source electrode 24 Drain electrode 25 Gate insulating layer 26 Gate electrode 30 Capacitor 40 Field effect transistor 100 Television device 101 Main control device 103 Tuner 104 AD converter ( ADC)
105 Demodulation circuit 106 TS (Transport Stream) decoder 111 Audio decoder 112 DA converter (DAC)
113 Audio output circuit 114 Speaker 121 Video decoder 122 Video / OSD synthesis circuit 123 Video output circuit 124 Image display device 125 OSD drawing circuit 131 Memory 132 Operation device 141 Drive interface (drive IF)
142 Hard disk drive 143 Optical disk drive 151 IR receiver 152 Communication controller 210 Antenna 220 Remote control transmitter 300 Display 302, 302 'Display element 310 Display 312 Cathode 314 Anode 320, 320' Drive circuit (drive circuit)
340 Organic EL thin film layer 342 Electron transport layer 344 Light emitting layer 346 Hole transport layer 350 Organic EL element 360 Interlayer insulating film 361 Capacitor 370 Liquid crystal element 400 Display control device 402 Image data processing circuit 404 Scan line drive circuit 406 Data line drive circuit

特開2002−76356号公報JP-A-2002-76356 特開2006−165529号公報JP 2006-165529 A 国際公開WO2008−096768号パンフレットInternational Publication WO2008-096768 pamphlet

K.Nomura,他5名、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、VOL432、No.25、NOVEMBER、2004、p.488−492K. Nomura, and 5 others, "Room-temperature fabrication of transparent flexible thin-film transformers using amorphous oxide semiconductors", NATURE, VOL32. 25, NOVEMBER, 2004, p. 488-492 J. S. Park,他5名、 「Novel ZrInZnO Thin−film Transistor with Excellent Stability」、 Advanced Materials、 VOL21、No.3、2009、p.329−333J. S. Park, et al., “Novel ZrInZnO Thin-film Transistor with Excellent Stability”, Advanced Materials, VOL21, 3, 2009, p. 329-333

Claims (6)

ゲート電極と、
ソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられたn型酸化物半導体層と、
前記ゲート電極と前記n型酸化物半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記n型酸化物半導体層は、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、及び6価のカチオンの少なくともいずれかのドーパントで置換ドーピングされた化合物を有し、
前記ドーパントの価数が、前記化合物を構成する被置換金属カチオン(ただし、前記ドーパントを除く)の価数よりも大きく、
前記被置換金属カチオンと、前記ドーパントのカチオンとの組み合わせ(被置換金属:ドーパント)が、(Cu:Zn)、(Ge:Sb)、(Hg:Tl)、(Ga:Zr)、(Pb:Bi)、(Nb:Mo)、(Bi:Te)(Li:Mg)、(Cd:In)、(V:Mo)、(Ti:V)、(As:Mo)、(La:Hf)、(Tl:Pb)、(Ta:W)、(Sb:W)、(Ge:As)、(Ag:Cd)、及び(Ba:La)のいずれかである、
ことを特徴とする電界効果型トランジスタ。
A gate electrode;
A source electrode and a drain electrode;
An n-type oxide semiconductor layer provided adjacent to the source electrode and the drain electrode;
A gate insulating layer provided between the gate electrode and the n-type oxide semiconductor layer;
A field-effect transistor comprising:
The n-type oxide semiconductor layer includes a compound substituted and doped with at least one of divalent cation, trivalent cation, tetravalent cation, pentavalent cation, and hexavalent cation,
The valence of the dopant is larger than the valence of the metal cation to be substituted constituting the compound (excluding the dopant),
The combination of the metal cation to be substituted and the cation of the dopant (metal to be substituted: dopant) is (Cu: Zn), (Ge: Sb), (Hg: Tl), (Ga: Zr), (Pb: Bi), (Nb: Mo), (Bi: Te) (Li: Mg), (Cd: In) , ( V: Mo), (Ti: V) , ( As: Mo), (La: Hf), (Tl: Pb) , ( Ta: W), (Sb: W), (Ge: As), (Ag: Cd), and (Ba: La).
A field-effect transistor characterized by the above-mentioned.
駆動信号に応じて光出力が制御される光制御素子と、
請求項1に記載の電界効果型トランジスタを含み、前記光制御素子を駆動する駆動回路と、
を備えることを特徴とする表示素子。
A light control element whose light output is controlled according to a drive signal;
A drive circuit including the field-effect transistor according to claim 1 and driving the light control element;
A display element comprising:
前記光制御素子が、エレクトロルミネッセンス素子及びエレクトロクロミック素子のいずれかを含む請求項2に記載の表示素子。   The display device according to claim 2, wherein the light control device includes one of an electroluminescence device and an electrochromic device. 前記光制御素子が、液晶素子及び電気泳動素子のいずれかを含む請求項2に記載の表示素子。   The display device according to claim 2, wherein the light control device includes one of a liquid crystal device and an electrophoretic device. 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の請求項2から4のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を備えることを特徴とする画像表示装置。
An image display device that displays an image according to image data,
A plurality of display elements according to any one of claims 2 to 4, which are arranged in a matrix;
A plurality of wirings for individually applying a gate voltage to each field effect transistor in the plurality of display elements,
A display control device that individually controls a gate voltage of each of the field-effect transistors via the plurality of wirings according to the image data;
An image display device comprising:
請求項5に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を備えることを特徴とするシステム。
An image display device according to claim 5,
An image data creation device that creates image data based on image information to be displayed, and outputs the image data to the image display device;
A system comprising:
JP2018196261A 2013-06-28 2018-10-18 Field effect transistor, display element, image display device and system Active JP6662432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020022658A JP6904444B2 (en) 2013-06-28 2020-02-13 Field effect transistors, display elements, image display devices and systems

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013136422 2013-06-28
JP2013136422 2013-06-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014095182A Division JP6421446B2 (en) 2013-06-28 2014-05-02 Field effect transistor, display element, image display apparatus and system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020022658A Division JP6904444B2 (en) 2013-06-28 2020-02-13 Field effect transistors, display elements, image display devices and systems

Publications (2)

Publication Number Publication Date
JP2019057712A JP2019057712A (en) 2019-04-11
JP6662432B2 true JP6662432B2 (en) 2020-03-11

Family

ID=66107724

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018196261A Active JP6662432B2 (en) 2013-06-28 2018-10-18 Field effect transistor, display element, image display device and system
JP2020022658A Active JP6904444B2 (en) 2013-06-28 2020-02-13 Field effect transistors, display elements, image display devices and systems

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020022658A Active JP6904444B2 (en) 2013-06-28 2020-02-13 Field effect transistors, display elements, image display devices and systems

Country Status (1)

Country Link
JP (2) JP6662432B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022108074A1 (en) * 2020-11-19 2022-05-27 한양대학교 산학협력단 Oxide semiconductor having ohmic junction structure, thin-film transistor having same, and manufacturing methods therefor
KR102401958B1 (en) * 2020-11-19 2022-05-25 한양대학교 산학협력단 Oxide semiconductor having improved resistance by being substantially doped with cation/anion and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235831A (en) * 2004-02-17 2005-09-02 Toyota Central Res & Dev Lab Inc P-type semiconductor and semiconductor device
JP2007042783A (en) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> Oxide semiconductor
KR101468591B1 (en) * 2008-05-29 2014-12-04 삼성전자주식회사 Oxide semiconductor and thin film transistor comprising the same
JP2010132545A (en) * 2008-12-05 2010-06-17 Korea Electronics Telecommun Method for forming metal oxide and method for forming transistor structure containing the same
JP4670948B2 (en) * 2008-12-08 2011-04-13 富士ゼロックス株式会社 Display medium and display device
KR20110037220A (en) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
JP5776192B2 (en) * 2010-02-16 2015-09-09 株式会社リコー Field effect transistor, display element, image display apparatus and system
JP4982620B1 (en) * 2011-07-29 2012-07-25 富士フイルム株式会社 Manufacturing method of field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor
EP2765612B1 (en) * 2011-09-08 2021-10-27 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT

Also Published As

Publication number Publication date
JP6904444B2 (en) 2021-07-14
JP2019057712A (en) 2019-04-11
JP2020098934A (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6421446B2 (en) Field effect transistor, display element, image display apparatus and system
KR102267890B1 (en) Coating liquid for producing n-type oxide semiconductor, field-effect transistor, display element, image display device, and system
JP5776192B2 (en) Field effect transistor, display element, image display apparatus and system
US10115828B2 (en) Field-effect transistor, display element, image display device, and system
JP5644071B2 (en) Field effect transistor, display element, image display apparatus and system
WO2017159810A1 (en) Field effect transistor, display element, image display device, and system
JP6904444B2 (en) Field effect transistors, display elements, image display devices and systems
JP5716407B2 (en) Field effect transistor, display element, image display device, and system
US11462646B2 (en) Field-effect transistor, display element, image display device, and system
JP5904242B2 (en) Field effect transistor, oxide semiconductor used for active layer of field effect transistor, display element, image display apparatus and system
JP2020021814A (en) Method of manufacturing field-effect transistor, and display element, image display device and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R151 Written notification of patent or utility model registration

Ref document number: 6662432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151