JP2017107530A - 半導体記憶装置及びアダプタ - Google Patents

Abstract

【課題】製造コストが上昇することを抑えつつ、十分な通信性能を確保する無線アンテナを備える半導体記憶装置を提供する。【解決手段】一つの実施形態によれば、半導体記憶装置は、第１の基板と、不揮発性メモリと、メモリコントローラと、第１のインターフェース端子と、第１のアンテナと、通信コントローラと、を備える。前記第１のアンテナは、前記第１の基板に接続され、第１の面を平面視した場合に少なくとも一部が前記第１の基板の外に位置し、残りの少なくとも一部が前記第１の基板に位置する。前記通信コントローラは、前記第１のアンテナを介して第２の外部装置と通信するよう構成される。【選択図】図３

Description

本実施形態は、半導体記憶装置及びアダプタに関する。

外部装置と通信するためのアンテナが、種々の装置に搭載されることがある。例えば、ダイポールアンテナ、ループアンテナ、又は誘電体アンテナのようなアンテナが、装置に搭載される。

特開２０１５−１７０３５５号公報

装置にアンテナが搭載されることで、当該装置の製造コストが上昇することがある。

本発明が解決する課題の一例は、製造コストが上昇することを抑えつつ、十分な通信性能を確保する無線アンテナを備える半導体記憶装置及びアダプタを提供することである。

一つの実施形態によれば、半導体記憶装置は、第１の基板と、不揮発性メモリと、メモリコントローラと、第１のインターフェース端子と、第１のアンテナと、通信コントローラと、を備える。前記第１の基板は、第１の面と、前記第１の面の反対側にある第２の面と、を有する。前記不揮発性メモリは、前記第１の面に搭載される。前記メモリコントローラは、前記第１の基板に搭載され、前記不揮発性メモリを制御するよう構成される。前記第１のインターフェース端子は、前記第１の基板に搭載され、第１の外部装置と電気的に接続可能である。前記第１のアンテナは、前記第１の基板に接続され、前記第１の面を平面視した場合に少なくとも一部が前記第１の基板の外に位置し、残りの少なくとも一部が前記第１の基板に位置する。前記通信コントローラは、前記第１のアンテナを介して第２の外部装置と通信するよう構成される。

図１は、第１の実施形態に係るＳＤカードを示す斜視図である。 図２は、第１の実施形態のＳＤカードを含むシステムの構成の一例を示すブロック図である。 図３は、第１の実施形態のＳＤカードを、トップカバーを除いて示す平面図である。 図４は、第１の実施形態のＳＤカードを図３のＦ４−Ｆ４線に沿って示す断面図である。 図５は、第２の実施形態に係るＳＤカードを、トップカバーを除いて示す平面図である。 図６は、第２の実施形態の第１の基板を、封止樹脂を除いて示す平面図である。 図７は、第２の実施形態の第１の基板を示す底面図である。 図８は、第２の実施形態の第１の基板の一部を図６のＦ８‐Ｆ８線に沿って概略的に示す断面図である。 図９は、第２の実施形態の第１の基板の一部を図６のＦ９‐Ｆ９線に沿って概略的に示す断面図である。 図１０は、第２の実施形態の第１の基板の一部を示す平面図である。 図１１は、第２の実施形態の製造工程の一工程における第１の基板の一部を示す平面図である。 図１２は、第２の実施形態の変形例に係るＳＤカードを、トップカバーを除いて示す平面図である。 図１３は、第３の実施形態に係るＳＤカードを示す平面図である。 図１４は、第４の実施形態に係る第１の基板を示す平面図である。 図１５は、第４の実施形態の第１の基板の一部を示す平面図である。 図１６は、第４の実施形態の製造工程の一工程における第１の基板の一部を示す平面図である。 図１７は、第４の実施形態の変形例に係る第１の基板を示す平面図である。 図１８は、第４の実施形態の変形例の第１の基板の一部を示す平面図である。 図１９は、第４の実施形態の変形例の製造工程の一工程における第１の基板の一部を示す平面図である。 図２０は、第５の実施形態に係るＳＤカードを、ボトムカバーを省略して示す底面図である。 図２１は、第６の実施形態に係るＳＤカードを示す平面図である。

以下に添付図面を参照して、実施形態に係る半導体記憶装置及びアダプタが詳細に説明される。なお、これらの実施形態により本発明が限定されるものではない。

なお、実施形態に係る構成要素や、当該要素の説明について、複数の表現が併記されることがある。当該構成要素及び説明について、記載されていない他の表現がされることは妨げられない。さらに、複数の表現が記載されない構成要素及び説明について、他の表現がされることは妨げられない。

（第１の実施形態）
以下に、第１の実施形態について、図１乃至図４を参照して説明する。図１は、第１の実施形態に係るＳＤカード１１を示す斜視図である。ＳＤカード１１は、半導体記憶装置の一例である。半導体記憶装置は、例えば、マルチメディアカード、又はＵＳＢフラッシュメモリのような他の装置であっても良い。半導体記憶装置は、半導体チップを有する装置又はシステムを含み、携帯電話のような無線通信装置を含み得る。

各図面に示されるように、本明細書において、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、ＳＤカード１１の幅に沿って規定される。Ｙ軸は、ＳＤカード１１の長さに沿って規定される。Ｚ軸は、ＳＤカード１１の厚さに沿って規定される。

本実施形態のＳＤカード１１には、無線通信技術が適用される。例えば、１３．５６ＭＨｚの周波数を用いる近距離無線通信（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ：ＮＦＣ）が、ＳＤカード１１に適用される。他の無線通信技術がＳＤカード１１に適用されても良い。

ＮＦＣが適用されたＳＤカード１１は、電磁誘導により無線アンテナで電流を誘起させる。このため、以下に説明するように、ＳＤカード１１は、例えば、コイル状、スパイラル状、又は渦巻き状と称され得る形状に形成された無線アンテナを有する。

図２は、第１の実施形態のＳＤカード１１を含むシステムの構成の一例を示すブロック図である。図２に示すように、ＳＤカード１１は、ホスト装置１２に電気的に接続されるよう構成される。さらに、ＳＤカード１１は、無線通信ホスト装置１３と無線通信するよう構成される。ホスト装置１２は、第１の外部装置の一例である。無線通信ホスト装置１３は、第２の外部装置の一例である。ホスト装置１２及び無線通信ホスト装置１３はそれぞれ、例えば、パーソナルコンピュータ、ポータブルコンピュータ、スマートフォン、携帯電話、サーバ、スマートカード、又は他の装置である。

ＳＤカード１１は、インターフェース（Ｉ／Ｆ）端子２２と、無線アンテナ２３と、通信コントローラ２４と、フラッシュメモリ２５と、メモリコントローラ２６と、キャパシタ２７とを有する。Ｉ／Ｆ端子２２は、第１のインターフェース端子の一例である。フラッシュメモリ２５は、不揮発性メモリの一例である。

通信コントローラ２４は、ＳＤカード１１とホスト装置１２との通信、及びＳＤカード１１と無線通信ホスト装置１３との通信を制御する。通信コントローラ２４は、記憶部２４ａと電圧検出器２４ｂとを有する。記憶部２４ａは、通信コントローラ２４から独立した電子部品であっても良い。この場合、通信コントローラ２４は、記憶部２４ａに接続される。

通信コントローラ２４とメモリコントローラ２６とは、一つの電子部品に含まれても良い。また、例えば、複数の電子部品及び配線とプログラムとが、通信コントローラ２４及びメモリコントローラ２６を構成しても良い。すなわち、通信コントローラ２４とメモリコントローラ２６とはそれぞれ、一つの電気的要素、複数の電気的要素、又は一つ若しくは複数の電気的要素及びプログラムによって構成されても良い。

ＳＤカード１１がホスト装置１２に電気的に接続されると、ＳＤカード１１は、当該ホスト装置１２から供給される電力によって動作する。例えば、ＳＤカード１１は、ホスト装置１２によってデータを書き込まれ、又はホスト装置１２によってデータを読み出される。

ＳＤカード１１は、ホスト装置１２及び無線通信ホスト装置１３のような他の装置に接続されておらず、且つ当該他の装置から電力を供給されていない状態で、無線通信ホスト装置１３とデータを送受信することができる。例えば、ＳＤカード１１は、無線アンテナ２３の電磁誘導によって発生（誘起）する電力によって、無線通信ホスト装置１３とデータを送受信することができる。ＳＤカード１１は、例えば、約１３．５６ＭＨｚの周波数でＮＦＣに沿った通信を行い、無線通信ホスト装置１３に対してデータを送信又は受信する。このように、ＳＤカード１１は、ホスト装置１２から電力の供給を受けることなく動作可能である。

本実施形態のＳＤカード１１は、ＳＤインターフェースに従ってホスト装置１２に対しデータを送受信する。ＳＤカード１１は、他のインターフェースを用いてホスト装置１２に対しデータを送受信しても良い。ＳＤカード１１は、ＮＦＣインターフェースに沿って無線通信ホスト装置１３とデータを送受信する。ＳＤカード１１は、他の無線通信インターフェースを用いて無線通信ホスト装置１３に対しデータを送受信しても良い。なお、ホスト装置１２と無線通信ホスト装置１３は、同一の装置であっても良い。

図１に示すように、ＳＤカード１１は、筐体３１をさらに有する。筐体３１は、例えば、非磁性体且つ絶縁体である合成樹脂によって作られる。筐体３１は、他の材料によって作られても良い。

筐体３１は、大よそ四角形の箱状に形成される。筐体３１は、他の形状に形成されても良い。筐体３１は、ボトムカバー３２と、トップカバー３３と、ロックスイッチ３４とを有する。ボトムカバー３２は、第１のカバーの一例である。トップカバー３３は、第２のカバーの一例である。

図３は、第１の実施形態のＳＤカード１１を、トップカバー３３を除いて示す平面図である。図３は、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６のそれぞれの一部を切り欠いて示す。図３は、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６の切り欠かれた部分の外形を二点鎖線で示す。

図３に示すように、ＳＤカード１１は、第１の基板４１と、アンテナモジュール４２とをさらに有する。筐体３１は、第１の基板４１、アンテナモジュール４２、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６を収容する。

第１の基板４１に、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６が搭載される。アンテナモジュール４２は、第２の基板４５と、第１のアンテナパターン４６とを有する。第１の実施形態において、図２の無線アンテナ２３は、第１のアンテナパターン４６を有する。第１のアンテナパターン４６は、第１のアンテナの一例である。

ＳＤカード１１は、大よそ四角形のカード状に形成され、四つの端部１１ａ，１１ｂ，１１ｃ，１１ｄを有する。説明の便宜上、ＳＤカード１１の四つの端部１１ａ〜１１ｄはそれぞれ、前端部１１ａ、後端部１１ｂ、左端部１１ｃ、及び右端部１１ｄと称される。なお、前端部１１ａ、後端部１１ｂ、左端部１１ｃ、及び右端部１１ｄは、図３における位置に基づいて呼称されるものであり、各端部１１ａ，１１ｂ，１１ｃ，１１ｄの向き及びその他の特徴を限定するものではない。

前端部１１ａは、Ｙ軸に沿う方向におけるＳＤカード１１の一方の端部である。後端部１１ｂは、Ｙ軸に沿う方向におけるＳＤカード１１の他方の端部であり、前端部１１ａの反対側に位置する。前端部１１ａ及び後端部１１ｂは、Ｘ軸に沿う方向に延ばされる。

左端部１１ｃは、Ｘ軸に沿う方向におけるＳＤカード１１の一方の端部である。右端部１１ｄは、Ｘ軸に沿う方向におけるＳＤカード１１の他方の端部であり、左端部１１ｃの反対側に位置する。左端部１１ｃ及び右端部１１ｄは、Ｙ軸に沿う方向に延ばされる。

図４は、第１の実施形態のＳＤカード１１を図３のＦ４−Ｆ４線に沿って示す断面図である。図４に示すように、ボトムカバー３２は、底面５１と、第１の内面５２とを有する。底面５１は、外部に露出する筐体３１の一つの表面を形成する。第１の内面５２は、底面５１の反対側に位置する。

ボトムカバー３２に、第１の凹部５５と、第２の凹部５６と、複数の端子孔５７とが設けられる。なお、図４は複数の端子孔５７のうち一つを示す。第１の凹部５５及び第２の凹部５６はそれぞれ、例えば、窪み、収容部、又は嵌合部とも称され得る。第１の凹部５５と第２の凹部５６とはそれぞれ、第１の内面５２に設けられる。言い換えると、第１及び第２の凹部５５，５６は、第１の内面５２から窪まされた部分である。

第１の凹部５５と第２の凹部５６とは、Ｙ軸に沿う方向において部分的に重なるよう配置される。第１の凹部５５は、第２の凹部５６よりも、前端部１１ａに近い。詳しく述べると、Ｙ軸に沿う正方向（Ｙ軸の矢印が向く方向）における第１の凹部５５の端部は、Ｙ軸に沿う正方向における第２の凹部５６の端部よりも、前端部１１ａに近い。

第１の凹部５５に、第１の基板４１が収容される。第１の基板４１の厚さ方向（Ｚ軸に沿う方向）において、第１の基板４１の一部は、第１の凹部５５の外に位置する。言い換えると、第１の凹部５５の深さは、第１の基板４１の厚さよりも浅い。なお、第１の凹部５５の深さが、第１の基板４１の厚さより深くても良い。第２の凹部５６に、アンテナモジュール４２が収容される。アンテナモジュール４２の一部が、第２の凹部５６の外に位置しても良い。

複数の端子孔５７は、第１の凹部５５に設けられる。複数の端子孔５７は、前端部１１ａに隣接し、Ｘ軸に沿う方向に並べられる。複数の端子孔５７はそれぞれ、底面５１から、第１の内面５２の第１の凹部５５に亘って、ボトムカバー３２を貫通する。言い換えると、複数の端子孔５７はそれぞれ、第１の凹部５５に開口する。

トップカバー３３は、ボトムカバー３２に取り付けられる。トップカバー３３は、第１の凹部５５に収容された第１の基板４１と、第２の凹部５６に収容されたアンテナモジュール４２とを覆う。

トップカバー３３は、上面６１と、第２の内面６２とを有する。上面６１は、外部に露出する筐体３１の一つの表面を形成する。筐体３１について説明すれば、上面６１は、底面５１の反対側に位置する。トップカバー３３について説明すれば、第２の内面６２は、上面６１の反対側に位置する。

トップカバー３３に、第３の凹部６５が設けられる。第３の凹部６５は、第２の内面６２に設けられる。トップカバー３３がボトムカバー３２に取り付けられることで、第３の凹部６５に、第１の凹部５５の外に位置する第１の基板４１の一部が収容される。第１の凹部５５及び第３の凹部６５は、第１の基板４１を保持し、第１の基板４１が移動することを制限する。

第１の基板４１は、例えば、プリント回路板（ＰＣＢ）である。第１の基板４１は、フレキシブルプリント回路板（ＦＰＣ）のような他の基板であっても良い。第１の基板４１は、第１の面４１ａと、第２の面４１ｂと、端面４１ｃとを有する。

第１の面４１ａは、大よそ平坦に形成され、トップカバー３３に向く。第２の面４１ｂは、大よそ平坦に形成され、第１の面４１ａの反対側に位置する。第２の面４１ｂは、ボトムカバー３２に向く。端面４１ｃは、第１の面４１ａの端と、第２の面４１ｂの端とを接続する。

図３に示すように、第１の基板４１の第１の面４１ａに、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６が搭載される。なお、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６のうち少なくとも一つが、第１の基板４１の他の部分に搭載されても良い。さらに、通信コントローラ２４は、例えば、第２の基板４５のような他の場所に設けられても良い。

第１の基板４１は、大よそ四角形の板状に形成される。第１の基板４１は、他の形状に形成されても良い。Ｙ軸に沿う方向における第１の基板４１の長さは、Ｙ軸に沿う方向における筐体３１の長さの半分よりも短い。第１の基板４１の寸法はこれに限らず、例えば、Ｙ軸に沿う方向における第１の基板４１の長さが、Ｙ軸に沿う方向における筐体３１の長さの半分より長くても良い。

図４に示すように、複数のＩ／Ｆ端子２２は、第１の基板４１の第２の面４１ｂに設けられる。なお、図４は複数のＩ／Ｆ端子２２のうち一つを示す。複数のＩ／Ｆ端子２２は、ＳＤカード１１の前端部１１ａに隣接し、Ｘ軸に沿う方向に並べられる。複数のＩ／Ｆ端子２２はそれぞれ、ボトムカバー３２の複数の端子孔５７によって、筐体３１の外部に露出される。

本実施形態のＩ／Ｆ端子２２は、ＳＤインターフェース端子であり、ホスト装置１２に対する電気的な接続を確保する。言い換えると、Ｉ／Ｆ端子２２は、ホスト装置１２と電気的に接続可能である。

アンテナモジュール４２の第２の基板４５は、ＦＰＣである。このため、第２の基板４５は、第１の基板４１よりも薄く且つ柔軟である。第２の基板４５は、ＰＣＢのような他の基板であっても良い。

第２の基板４５は、接続面４５ａを有する。接続面４５ａは、トップカバー３３に向く。第２の基板４５の接続面４５ａの一部は、第１の基板４１の第２の面４１ｂの一部と向かい合う。すなわち、図３のように第１の面４１ａを平面視した場合に、第１の基板４１の一部が、第２の基板４５の一部に重ねられる。

第２の基板４５は、大よそ正方形のフィルム状に形成される。このため、一つの大きな基板から切り出される第２の基板４５の数が、より多くなり得る。第２の基板４５は、他の形状に形成されても良い。

Ｙ軸に沿う方向における第２の基板４５の長さは、Ｙ軸に沿う方向における第１の基板４１の長さよりも長い。第２の基板４５の寸法はこれに限らず、例えば、Ｙ軸に沿う方向における第２の基板４５の長さが、Ｙ軸に沿う方向における第１の基板４１の長さより短くても良い。また、Ｘ軸に沿う方向における第２の基板４５の長さは、Ｘ軸に沿う方向における第１の基板４１の長さよりも短い。第２の基板４５の寸法はこれに限らず、例えば、Ｘ軸に沿う方向における第２の基板４５の長さが、Ｘ軸に沿う方向における第１の基板４１の長さより長くても良い。

第１のアンテナパターン４６は、第２の基板４５に搭載される。本実施形態の第１のアンテナパターン４６は、第２の基板４５に形成された配線パターンである。第１のアンテナパターン４６は、絶縁された銅ワイヤのような他の材料によって形成されても良い。無線アンテナ２３に含まれる第１のアンテナパターン４６は、コイル状に形成されたループアンテナである。本実施形態において、第１のアンテナパターン４６は、大よそ四角形の環状に形成される。なお、第１のアンテナパターン４６は、円環状のような他の形状に形成されても良い。

ループアンテナである第１のアンテナパターン４６は、当該第１のアンテナパターン４６の内側の領域を囲むように延ばされた導体（配線パターン）によって形成される。第１のアンテナパターン４６において、導体は、第１のアンテナパターン４６の内側の領域を囲めば良く、一周より短く巻かれても良い。言い換えると、第１のアンテナパターン４６の内側の領域と、第１のアンテナパターン４６の外側の領域がつながっても良い。導体は、複数周巻かれても良い。導体の端部に電圧を印加されることで、第１のアンテナパターン４６は、当該第１のアンテナパターン４６の内側を通過する磁束を発生させる。また、第１のアンテナパターン４６の内側を磁束が通過することで、導体に電圧が発生する。このように、第１のアンテナパターン４６は、電磁誘導によって外部の装置との間で通信を行う。

第２の基板４５は、第１の部分Ｐ１と、第２の部分Ｐ２と、第３の部分Ｐ３とを含む。第１乃至第３の部分Ｐ１〜Ｐ３はそれぞれ、例えば、領域又は範囲とも称され得る。

第１の部分Ｐ１は、第１のアンテナパターン４６が搭載された第２の基板４５の一部分である。詳しく述べると、第１の部分Ｐ１は、図３のように第２の基板４５の接続面４５ａを平面視した場合に、第１のアンテナパターン４６に重ねられる第２の基板４５の一部分である。

第２の部分Ｐ２は、第１の部分Ｐ１に囲まれた、第２の基板４５の一部分である。第３の部分Ｐ３は、第１の部分Ｐ１を囲む、第２の基板４５の一部分である。言い換えると、第３の部分Ｐ３は、第１の部分Ｐ１と、第２の基板４５の端部４５ｂとの間に位置する。第１の部分Ｐ１は、第２の部分Ｐ２と第３の部分Ｐ３との間に位置する。

図３に破線で示されるように、第１の基板４１の第２の面４１ｂに、二つの第１のパッド７１と、二つの第２のパッド７２とが設けられる。二つの第１のパッド７１は、複数の第１のパッドの一例であり、例えば、パターン、ランド、導体、又は金属部とも称され得る。二つの第２のパッド７２はそれぞれ、第２のパッドの一例であり、例えば、パターン、ランド、導体、又は金属部とも称され得る。

図２に示すように、第１の基板４１に回路Ｃが設けられる。回路Ｃは、Ｉ／Ｆ端子２２と、通信コントローラ２４と、フラッシュメモリ２５と、メモリコントローラ２６と、図３の二つの第１のパッド７１と、第１の基板４１に設けられた種々の配線及び電子部品とを含む。すなわち、回路Ｃは、第１の基板４１に設けられ、例えば、外部から供給され又はＳＤカード１１の内部で誘起された電流が流れる部分である。

上記のように、図３の二つの第１のパッド７１は、回路Ｃに含まれる。一方、二つの第２のパッド７２はそれぞれ、回路Ｃから電気的に独立する。すなわち、回路Ｃに電流が流れたとき、第２のパッド７２それぞれに電流が流れない。なお、第２のパッド７２は、グラウンドに接続されても良い。

アンテナモジュール４２の第１のアンテナパターン４６は、二つの第３のパッド７５を有する。さらに、第２の基板４５は、二つの第４のパッド７６を有する。第３及び第４のパッド７５，７６は、図３に破線で示される。二つの第３のパッド７５は、複数の第３のパッドの一例であり、例えば、パターン、ランド、導体、又は金属部とも称され得る。二つの第４のパッド７６はそれぞれ、第４のパッドの一例であり、例えば、パターン、ランド、導体、又は金属部とも称され得る。

二つの第３のパッド７５は、第１のアンテナパターン４６の二つの端子である。言い換えると、一方の第３のパッド７５は、第１のアンテナパターン４６の一方の端部に設けられる。他方の第３のパッド７５は、第１のアンテナパターン４６の他方の端部に設けられる。

二つの第４のパッド７６はそれぞれ、第１のアンテナパターン４６から電気的に独立する。例えば、第１のアンテナパターン４６に電流が流れたとき、第４のパッド７６それぞれに電流が流れない。なお、第４のパッド７６は、グラウンドに接続されても良い。

一方の第３のパッド７５と、一方の第４のパッド７６とはそれぞれ、第２の基板４５の第２の部分Ｐ２に設けられる。他方の第３のパッド７５と、他方の第４のパッド７６とはそれぞれ、第２の基板４５の第３の部分Ｐ３に設けられる。このように、二つの第３のパッド７５と二つの第４のパッド７６とのうち少なくとも一つのパッドが第２の部分Ｐ２に設けられ、二つの第３のパッド７５と二つの第４のパッド７６のうち少なくとも一つのパッドが第３の部分Ｐ３に設けられる。なお、二つの第３のパッド７５及び二つの第４のパッド７６が全て、第２の部分Ｐ２又は第３の部分Ｐ３に設けられても良い。

第３のパッド７５と第４のパッド７６とは、第２の基板４５の接続面４５ａに設けられる。二つの第３のパッド７５はそれぞれ、図４に示される半田７８によって、第１の基板４１の対応する第１のパッド７１に半田付けされる。二つの第４のパッド７６はそれぞれ、半田７８によって、第１の基板４１の対応する第２のパッド７２に半田付けされる。

第３のパッド７５が第１のパッド７１に半田付けされることで、第１のアンテナパターン４６は、第１の基板４１の回路Ｃに電気的に接続される。第１のアンテナパターン４６は、例えば、通信コントローラ２４に電気的に接続される。一方、互いに半田付けされた第２のパッド７２及び第４のパッド７６は、回路Ｃ及び第１のアンテナパターン４６から電気的に独立する。

第３及び第４のパッド７５，７６がそれぞれ第１及び第２のパッド７１，７２に半田付けされることで、アンテナモジュール４２が第１の基板４１に取り付けられる。第３のパッド７５は、半田７８によって、対応する第１のパッド７１に固定される。さらに、第４のパッド７６は、半田７８によって、対応する第２のパッド７２に固定される。

図３のように第１の基板４１の第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の一部が、第１の基板４１に重ねられる。さらに、第１の面４１ａを平面視した場合に、第２の基板４５の第１の部分Ｐ１の一部、第２の部分Ｐ２の一部、及び第３の部分Ｐ３の一部がそれぞれ、第１の基板４１に重ねられる。

さらに、図３のように第１の基板４１の第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の内側４６ａの一部が、第１の基板４１の外に位置する。言い換えると、第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の内側４６ａの一部が、第１の基板４１に重ならない。第１のアンテナパターン４６の内側４６ａは、環状の第１のアンテナパターン４６に囲まれた領域である。内側４６ａは空虚であっても良い。また、内側４６ａに物体が存在しても良い。なお、第１の基板４１の第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の一部も、第１の基板４１の外に位置する。

別の表現によれば、図３のように第１の基板４１の第１の面４１ａを平面視した場合に、第２の基板４５の第２の部分Ｐ２の一部が、第１の基板４１の外に位置する。図３のように第１の面４１ａを平面視した場合、第１のアンテナパターン４６の内側４６ａは、第２の部分Ｐ２と実質的に一致する。なお、第１のアンテナパターン４６の内側４６ａは、第２の部分Ｐ２と異なっても良い。

図４に示すように、第１の基板４１の外に位置する第１のアンテナパターン４６の内側４６ａの一部は、Ｚ軸に沿う方向において、ボトムカバー３２及びトップカバー３３に面する。言い換えると、Ｚ軸に沿う方向において、第１の基板４１の外に位置する第１のアンテナパターン４６の内側４６ａの一部は、樹脂によって作られたボトムカバー３２及びトップカバー３３に重ねられる。

図３に示すように、第１の基板４１の第１の面４１ａに、複数の接続パッド８１が設けられる。複数の接続パッド８１はそれぞれ、接続パッドの一例であり、例えば、パターン、ランド、導体、又は金属部とも称され得る。複数の接続パッド８１それぞれに、対応する通信コントローラ２４、フラッシュメモリ２５、又はメモリコントローラ２６の端子が、例えば半田付けにより電気的に接続される。なお、接続パッド８１は、第２の面４１ｂに設けられても良い。

複数の接続パッド８１からそれぞれ、第１のリード８２が延ばされる。第１のリード８２は、例えば、第１の基板４１の第１のソルダーレジスト８３によって覆われる。第１のソルダーレジスト８３は、第１の基板４１の第１の面４１ａの少なくとも一部を形成する。図３は、説明のため、第１のリード８２を二点鎖線で示す。

第１のリード８２は、対応する接続パッド８１から、第１の基板４１の端面４１ｃに向かって延ばされる。言い換えると、第１のリード８２は、第１の基板４１の第１の面４１ａの端に向かって延ばされる。第１のリード８２は、複数の曲げられた部分を有しても良い。第１のリード８２の端部は、第１の面４１ａの端から離間する。

第１のソルダーレジスト８３に、複数の第１の開口８４が設けられる。第１の開口８４は、例えば、第１の基板４１の第１の面４１ａの端から延ばされた切欠きである。第１の開口８４は、孔であっても良い。

図３のように第１の基板４１の第１の面４１ａを平面視した場合、第１のリード８２の端部は、第１の開口８４を形成する第１のソルダーレジスト８３の縁と実質的に重ねられる。なお、第１のリード８２の端部は他の位置に配置されても良い。第１の開口８４は、第１のリード８２をエッチバック（ｅｔｃｈ ｂａｃｋ）する場合に利用される。

図４に示すように、封止樹脂８６が、第１の基板４１の第１の面４１ａ、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６を覆う。封止樹脂８６は、例えば合成樹脂であり、第１の基板４１の第１の面４１ａ、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６に密着する。封止樹脂８６は、第１のソルダーレジスト８３の第１の開口８４を覆う。なお、図３は、当該封止樹脂８６を省略して第１の基板４１を示している。

以上説明されたＳＤカード１１において、図２の無線アンテナ２３（第１のアンテナパターン４６）は、無線通信ホスト装置１３から発信された電波を受けると、電磁誘導により電流又は電圧を発生させる。無線アンテナ２３は、発生した電力を、通信コントローラ２４に供給する。

本実施形態の無線アンテナ２３は、ＮＦＣに対応する所定の周波数又は周波数帯に対応して設定される。無線アンテナ２３の第１のアンテナパターン４６及び内側４６ａの一部が、Ｚ軸に沿う方向において第１の基板４１と重ねられるため、第１のアンテナパターン４６が受ける電波の周波数又は周波数帯がずれることがある。当該電波の周波数又は周波数帯は、例えば、キャパシタ２７により調整される。

無線アンテナ２３は、無線通信ホスト装置１３から受けたデータを、通信コントローラ２４に送る。さらに、無線アンテナ２３は、通信コントローラ２４から受けたデータを、無線通信ホスト装置１３に送る。

通信コントローラ２４は、無線アンテナ２３を介して無線通信ホスト装置１３と通信可能である。通信コントローラ２４は、無線通信ホスト装置１３に対する無線アンテナ２３を用いたＮＦＣを制御する。

通信コントローラ２４は、上述の電磁誘導により無線アンテナ２３で発生した電力により動作可能である。通信コントローラ２４は、無線通信ホスト装置１３からの電波に基づいて無線アンテナ２３で発生した電流又は電圧で表される信号又はデータを受け、当該信号又はデータに応じて動作する。例えば、通信コントローラ２４は、動作時に、無線通信ホスト装置１３から無線アンテナ２３を介してＮＦＣに対応する所定の周波数でデータを受け、データを記憶部２４ａに書き込む。また、通信コントローラ２４は、動作時に、記憶部２４ａに書き込まれているデータを読み出し、当該データを無線アンテナ２３を介して、無線通信ホスト装置１３へ送る。より具体的には、通信コントローラ２４は、無線アンテナ２３を介してＮＦＣに対応する所定の周波数の信号を受信すると、ＮＦＣによる通信をすることができる。

フラッシュメモリ２５に対する書き込み時に、通信コントローラ２４は、ホスト装置１２からＩ／Ｆ端子２２を介して受信したデータを、メモリコントローラ２６へ送る。フラッシュメモリ２５に対する読み出し時に、通信コントローラ２４は、メモリコントローラ２６から受信したデータを、Ｉ／Ｆ端子２２を介してホスト装置１２へ送る。

例えばＳＤカード１１がホスト装置１２に電気的に接続されている場合、通信コントローラ２４に十分な電力が供給される。この場合、通信コントローラ２４は、無線通信ホスト装置１３から無線アンテナ２３を介してＮＦＣにより受信されたデータを、メモリコントローラ２６を介して、フラッシュメモリ２５に書き込んでも良い。

通信コントローラ２４に十分な電力が供給される場合、通信コントローラ２４は、フラッシュメモリ２５に書き込まれているデータを、メモリコントローラ２６を介して読み出して、データを生成し、当該データを記憶部２４ａに書き込んでも良い。

通信コントローラ２４に十分な電力が供給される場合、通信コントローラ２４は、フラッシュメモリ２５に書き込まれているデータの一部又は全部を、メモリコントローラ２６を介して読み出し、読み出されたデータを、無線アンテナ２３を介して無線通信ホスト装置１３に送信しても良い。

記憶部２４ａは、無線アンテナ２３で発生した電力により動作可能な低電力消費メモリである。記憶部２４ａは、例えば、不揮発性メモリである。記憶部２４ａは、通信コントローラ２４又はメモリコントローラ２６による制御に基づいてデータを記憶する。なお、記憶部２４ａは、データを一時的に記憶するメモリであっても良い。記憶部２４ａは、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）である。記憶部２４ａは、他のメモリであっても良い。

上述のように、通信コントローラ２４及び記憶部２４ａは、無線通信ホスト装置１３からの電波によって無線アンテナ２３に誘起される電力により動作可能である。しかし、通信コントローラ２４及び記憶部２４ａは、ＳＤカード１１がホスト装置１２から電力を供給されている場合に、ホスト装置１２から供給される電力により動作しても良い。

電圧検出器２４ｂは、無線アンテナ２３から通信コントローラ２４に供給される電圧を監視し、当該電圧が所定の値になるまでＮＦＣによる通信のリセット信号を出し続ける。これにより、ＮＦＣによる通信の異常起動及び異常動作が抑制される。

フラッシュメモリ２５は、例えばＮＡＮＤ型フラッシュメモリである。なお、不揮発性メモリは、ＮＡＮＤ型フラッシュメモリに限らず、ＮＯＲ型フラッシュメモリ、磁気抵抗メモリ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）、相変化メモリ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＰＲＡＭ）、抵抗変化型メモリ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＲｅＲＡＭ）、又は強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＦｅＲＡＭ）のような他の不揮発性メモリであっても良い。

メモリコントローラ２６は、フラッシュメモリ２５へのデータの書き込み及び読み出しを制御する。より具体的には、メモリコントローラ２６は、ホスト装置１２から、Ｉ／Ｆ端子２２及び通信コントローラ２４を介して書き込み命令及びデータを受けた場合に、当該データをフラッシュメモリ２５に書き込む。メモリコントローラ２６は、ホスト装置１２から、Ｉ／Ｆ端子２２及び通信コントローラ２４を介して読み出し命令を受けた場合に、フラッシュメモリ２５からデータを読み出し、当該データを通信コントローラ２４及びＩ／Ｆ端子２２を介してホスト装置１２へ送る。

例えばＳＤカード１１がホスト装置１２に電気的に接続されている場合、メモリコントローラ２６に十分な電力が供給される。この場合、メモリコントローラ２６は、無線通信ホスト装置１３から無線アンテナ２３及び通信コントローラ２４を介して受けたデータを、フラッシュメモリ２５に書き込んでも良い。メモリコントローラ２６に十分な電力が供給される場合、メモリコントローラ２６は、フラッシュメモリ２５から読み出したデータを、通信コントローラ２４及び無線アンテナ２３を介して、無線通信ホスト装置１３へ送信しても良い。

フラッシュメモリ２５及びメモリコントローラ２６は、ホスト装置１２から供給された電力によって動作する。

キャパシタ２７は、例えば、二つの端子を備える。一方の端子は、無線アンテナ２３の一方の端部と電気的に接続される。他方の端子は、無線アンテナ２３の他方の端部と電気的に接続される。

キャパシタ２７は、無線アンテナ２３に発生する電流又は電圧の周波数を調整する。より具体的には、キャパシタ２７は、無線アンテナ２３の第１のアンテナパターン４６及び内側４６ａの一部が、Ｚ軸に沿う方向において第１の基板４１と重ねられることにより生じるＮＦＣの周波数のずれを調整する。

上述のデータは、例えば、ＮＦＣインターフェースに従って無線通信ホスト装置１３とＳＤカード１１との間で送信及び受信されるデータでも良く、フラッシュメモリ２５に書き込まれるデータの特徴データでも良く、無線通信ホスト装置１３から無線アンテナ２３を介して通信コントローラ２４に受信された特徴データでも良く、フラッシュメモリ２５に関する特徴データでも良く、ＳＤカード１１に関する特徴データでも良い。より具体的に説明すると、データは、例えば、フラッシュメモリ２５に書き込まれる画像データのうちの一部（例えば最初又は最後）のデータ、サムネイルデータ、フラッシュメモリ２５に書き込まれるデータの管理情報、フラッシュメモリ２５のメモリ容量、フラッシュメモリ２５の残り容量、フラッシュメモリ２５に書き込まれたファイルの名称、データの生成時間、データが画像データの場合は撮影時間データ、フラッシュメモリ２５に書き込まれているファイル数であっても良い。

本実施形態において、ホスト装置１２からの書き込み指示及びデータが、まず、通信コントローラ２４に受信され、その後、メモリコントローラ２６に受信される。これは、まず、通信コントローラ２４が、書き込み指示及びデータをホスト装置１２から受信したか、又は、無線通信ホスト装置１３から受信したかを判断し、この判断結果に応じて動作を切り替えるためである。

以上説明されたように、ＳＤカード１１は、無線アンテナ２３の電磁誘導によって発生する電力によって、無線通信ホスト装置１３とデータを送受信する。具体的には、ＮＦＣにおいて、無線アンテナ２３の第１のアンテナパターン４６の内側４６ａを磁束が通過することで、第１のアンテナパターン４６で電力が発生するとともに、通信コントローラ２４が第１のアンテナパターン４６で発生した電流又は電圧で表される信号又はデータを受ける。さらに、通信コントローラ２４は、無線アンテナ２３の第１のアンテナパターン４６の内側４６ａを通過する磁束を発生させることで、データを無線通信ホスト装置１３へ送る。

図３のように第１の基板４１の第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の内側４６ａの一部が、第１の基板４１の外に位置する。このため、第１のアンテナパターン４６の内側４６ａを通過する磁束が、第１の基板４１と、当該第１の基板４１に搭載された通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６と、の影響を受けることが抑制される。

第１の実施形態に係るＳＤカード１１において、アンテナモジュール４２に設けられた第１のアンテナパターン４６が、第１の基板４１に接続される。一般的に、第１のアンテナパターン４６のようなループアンテナは、チップアンテナよりも安い。このため、例えば、第１の基板４１に第１のアンテナパターン４６の代わりにチップアンテナを搭載する場合に比べ、ＳＤカード１１の製造コストの上昇が抑制される。さらに、ループアンテナである第１のアンテナパターン４６が磁束を発生させる範囲は、チップアンテナが磁束を発生させる範囲よりも広い。このため、ＮＦＣによる通信が可能な領域が広く確保され得る。さらに、第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の少なくとも一部が第１の基板４１の外に位置する。これにより、第１のアンテナパターン４６によって生じる磁束が、第１の基板４１に搭載されたフラッシュメモリ２５のような電子部品及び第１の基板４１のパターンによって影響を受けることが抑制される。さらに、ＰＣＢである第１の基板４１を小型化することが可能となり、ＳＤカード１１の製造コストの上昇が抑制される。

第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の少なくとも一部が第１の基板４１の外に位置する。これにより、第１のアンテナパターン４６の内側４６ａを通過する磁束が、第１の基板４１に搭載されたフラッシュメモリ２５のような電子部品及び第１の基板４１のパターンによって影響を受けることが抑制される。

ＳＤカード１１は、第１のアンテナパターン４６が搭載される、第１の基板４１と異なる第２の基板４５を有する。このため、第２の基板４５に搭載された第１のアンテナパターン４６を有するアンテナモジュール４２が、第１の基板４１とは別に予め製造され得る。当該アンテナモジュール４２を第１の基板４１に取り付けることで、第１のアンテナパターン４６が第１の基板４１に容易に接続される。

第１のアンテナパターン４６は、複数の第３のパッド７５が複数の第１のパッド７１に半田付けされることで回路Ｃに電気的に接続される。さらに、第２の基板４５の第４のパッド７６は、第１の基板４１に設けられた第２のパッド７２に半田付けされる。これにより、例えば、第３のパッド７５のみが第１のパッド７１に半田付けされた場合に比べ、アンテナモジュール４２が第１の基板４１により強固に取り付けられる。さらに、第１及び第２の凹部５５，５６のような第１の基板４１とアンテナモジュール４２とを位置決めする部分の寸法精度が低くても、第１の基板４１と第１のアンテナパターン４６との電気的な接続を確保することが可能となる。

複数の第３のパッド７５と第４のパッド７６とのうち少なくとも一つが第２の部分Ｐ２に設けられ、複数の第３のパッド７５と第４のパッド７６とのうち少なくとも他の一つが第３の部分Ｐ３に設けられる。これにより、第２の基板４５が第１の基板４１から離れることが抑制され、複数の第１のパッド７１が複数の第３のパッド７５から離れることが抑制される。

第２の基板４５は第１の基板４１よりも薄い。これにより、第２の基板４５に搭載された第１のアンテナパターン４６が第１の基板４１に重ねられた場合に、ＳＤカード１１が厚くなることが抑制される。

一般的に、第１のアンテナパターン４６が第１の基板４１に重ねられることによって生じる第１のアンテナパターン４６の磁束への影響は、第１のアンテナパターン４６の内側４６ａが第１の基板４１に重ねられることによって生じる第１のアンテナパターン４６の磁束への影響よりも小さい。本実施形態において、第１の面４１ａを平面視した場合に、第１のアンテナパターン４６の少なくとも一部が第１の基板４１に重ねられる（第１の基板４１に位置する）。このため、第１のアンテナパターン４６及び当該第１のアンテナパターン４６の内側４６ａが大型化された場合に、第１の基板４１によって生じる第１のアンテナパターン４６の磁束への影響が抑制される。

ボトムカバー３２に、第１の基板４１が収容される第１の凹部５５と、アンテナモジュール４２及び当該アンテナモジュール４２に搭載された第１のアンテナパターン４６が収容される第２の凹部５６とが設けられる。これにより、第１及び第２の凹部５５，５６に第１の基板４１及び第１のアンテナパターン４６が収容されることで、筐体３１に対する第１の基板４１及び第１のアンテナパターン４６の位置決めが容易に行われ得る。

（第２の実施形態）
以下に、第２の実施形態について、図５乃至図１１を参照して説明する。なお、以下の複数の実施形態の説明において、既に説明された構成要素と同様の機能を持つ構成要素は、当該既述の構成要素と同じ符号が付され、さらに説明が省略される場合がある。また、同じ符号が付された複数の構成要素は、全ての機能及び性質が共通するとは限らず、各実施形態に応じた異なる機能及び性質を有していても良い。

図５は、第２の実施形態に係るＳＤカード１１を、トップカバー３３を除いて示す平面図である。第１の実施形態と同じく、第１の基板４１の第１の面４１ａと、通信コントローラ２４と、フラッシュメモリ２５と、メモリコントローラ２６と、第１のソルダーレジスト８３と、第１の開口８４とは、封止樹脂８６によって覆われる。第２の実施形態の封止樹脂８６は、覆部材の一例である。

図６は、第２の実施形態の第１の基板４１を、封止樹脂８６を除いて示す平面図である。図７は、第２の実施形態の第１の基板４１を示す底面図である。図８は、第２の実施形態の第１の基板４１の一部を図６のＦ８‐Ｆ８線に沿って概略的に示す断面図である。

図８に示すように、第１の基板４１は、上記第１のソルダーレジスト８３と、ベース基板９１と、第２のソルダーレジスト９２とを有する。ベース基板９１は、例えば、基材とも称され得る。なお、第１の基板４１は、図８に示される構成よりも多い層を有しても良い。

ベース基板９１は、例えば、合成樹脂によって覆われた紙又はガラス布によって作られた、絶縁性の板である。ベース基板９１は、他の材料によって作られても良い。ベース基板９１は、第１の形成面９１ａと、第２の形成面９１ｂとを有する。第１の形成面９１ａは、形成面の一例である。

第１の形成面９１ａは、トップカバー３３に向く略平坦な面である。第１の形成面９１ａは、第１の基板４１の第１の面４１ａの一部を形成する。第１の形成面９１ａは、第１のソルダーレジスト８３に覆われる。第２の実施形態の第１のソルダーレジスト８３は、ソルダーレジストの一例である。第１のソルダーレジスト８３は、第１の基板４１の第１の面４１ａの一部を形成する。

第２の形成面９１ｂは、ボトムカバー３２に向く略平坦な面である。第２の形成面９１ｂは、第１の形成面９１ａの反対側に位置する。第２の形成面９１ｂは、第１の基板４１の第２の面４１ｂの一部を形成する。第２の形成面９１ｂは、第２のソルダーレジスト９２に覆われる。第２のソルダーレジスト９２は、第１の基板４１の第２の面４１ｂの一部を形成する。

図６に示すように、第２の実施形態の第１の基板４１は、第２のアンテナパターン１０１を有する。第２のアンテナパターン１０１は、第２のアンテナの一例である。第２のアンテナパターン１０１は、第１のパターン１０１ａと、第２のパターン１０１ｂと、第３のパターン１０１ｃとを有する。第２のパターン１０１ｂは、第１の配線の一例である。第１のパターン１０１ａ及び第３のパターン１０１ｃはそれぞれ、第２の配線の一例である。

図７に示す第１のパターン１０１ａ及び第３のパターン１０１ｃは、ベース基板９１の第２の形成面９１ｂに設けられる。言い換えると、第１のパターン１０１ａ及び第３のパターン１０１ｃは、第１の基板４１の第２の面４１ｂに搭載される。

図６に示す第２のパターン１０１ｂは、ベース基板９１の第１の形成面９１ａに設けられる。言い換えると、第２のパターン１０１ｂは、第１の基板４１の第１の面４１ａに搭載される。

図７に示すように、第１のパターン１０１ａの一方の端部は、第１のバイア１０２によって、第２のパターン１０１ｂの一方の端部に電気的に接続される。第３のパターン１０１ｃの一方の端部は、第２のバイア１０３によって、第２のパターン１０１ｂの他方の端部に電気的に接続される。このように、第１乃至第３のパターン１０１ａ，１０１ｂ，１０１ｃは、連続する一つの第２のアンテナパターン１０１を形成する。第２のアンテナパターン１０１は、第１の基板４１の端面４１ｃに隣接して延ばされる。第２のアンテナパターン１０１は、例えば、ＳＤカード１１の右端部１１ｄ、前端部１１ａ、及び左端部１１ｃに隣接して延ばされる。

図７のように第１の基板４１の第２の面４１ｂを平面視した場合に、第２のパターン１０１ｂの少なくとも一部は、複数のＩ／Ｆ端子２２と重なる。第１の基板４１の第１の面４１ａを平面視した場合も同じく、第２のパターン１０１ｂの少なくとも一部は、複数のＩ／Ｆ端子２２と重なる。

第１のパターン１０１ａの他方の端部に、第５のパッド１０５が形成される。第３のパターン１０１ｃの他方の端部に、第６のパッド１０６が形成される。言い換えると、第５及び第６のパッド１０５，１０６は、第２のアンテナパターン１０１の両端部に形成される。第５及び第６のパッド１０５，１０６は、第１の基板４１の第２の面４１ｂに設けられる。

図５に示すように、アンテナモジュール４２の第１のアンテナパターン４６は、第１の巻部４６ｂと、第２の巻部４６ｃとを有する。第１の巻部４６ｂ及び第２の巻部４６ｃはそれぞれ、コイル状に形成された第１のアンテナパターン４６の一部である。

第１のアンテナパターン４６は、第７のパッド１０７と、第８のパッド１０８とをさらに有する。第７のパッド１０７と第８のパッド１０８とは、第２の基板４５の接続面４５ａに設けられる。

第７のパッド１０７は、第１のアンテナパターン４６の第１の巻部４６ｂの一方の端部に設けられる。第１の巻部４６ｂの他方の端部に、一方の第３のパッド７５が設けられる。第８のパッド１０８は、第１のアンテナパターン４６の第２の巻部４６ｃの一方の端部に設けられる。第２の巻部４６ｃの他方の端部に、他方の第３のパッド７５が設けられる。

上述のように、第１のアンテナパターン４６は、コイル状に形成されたパターンによって構成される。第２の実施形態において、第１のアンテナパターン４６を形成するパターンは、第１の巻部４６ｂと第２の巻部４６ｃとに分割される。

第７のパッド１０７及び第８のパッド１０８は、第２の基板４５の第３の部分Ｐ３に設けられる。なお、第７のパッド１０７及び第８のパッド１０８のうち少なくとも一つが、第２の部分Ｐ２に設けられても良い。

第２の基板４５の第７のパッド１０７は、第１の基板４１の第５のパッド１０５に半田付けされる。さらに、第２の基板４５の第８のパッド１０８は、第１の基板４１の第６のパッド１０６に半田付けされる。

第７のパッド１０７が第５のパッド１０５に半田付けされることで、第１のアンテナパターン４６の第１の巻部４６ｂは、第２のアンテナパターン１０１の第１のパターン１０１ａに電気的に接続される。さらに、第８のパッド１０８が第６のパッド１０６に半田付けされることで、第１のアンテナパターン４６の第２の巻部４６ｃは、第２のアンテナパターン１０１の第３のパターン１０１ｃに電気的に接続される。言い換えると、第１のアンテナパターン４６が、第２のアンテナパターン１０１に電気的に接続される。

第２のアンテナパターン１０１は、第１のアンテナパターン４６に接続されて、第１のアンテナパターン４６と共に一つのループアンテナ１１１を形成する。すなわち、ループアンテナ１１１は、互いに電気的に接続された一方の第３のパッド７５、第１の巻部４６ｂ、第７のパッド１０７、第５のパッド１０５、第１のパターン１０１ａ、第１のバイア１０２、第２のパターン１０１ｂ、第２のバイア１０３、第３のパターン１０１ｃ、第６のパッド１０６、第８のパッド１０８、第２の巻部４６ｃ、及び他方の第３のパッド７５を有する。第２の実施形態において、図２の無線アンテナ２３は、ループアンテナ１１１を有する。

ループアンテナ１１１は、当該ループアンテナ１１１の内側の領域を囲むように延ばされた導体（第１のアンテナパターン４６及び第２のアンテナパターン１０１）によって形成される。ループアンテナ１１１において、導体は、ループアンテナ１１１の内側の領域を囲めば良く、一周より短く巻かれても良い。言い換えると、ループアンテナ１１１の内側の領域と、ループアンテナ１１１の外側の領域がつながっても良い。導体は、複数周巻かれても良い。導体の端部に電圧を印加されることで、ループアンテナ１１１は、当該ループアンテナ１１１の内側を通過する磁束を発生させる。また、ループアンテナ１１１の内側を磁束が通過することで、導体に電圧が発生する。このように、ループアンテナ１１１は、電磁誘導によって外部の装置との間で通信を行う。

図６に示すように、第１の基板４１は、複数の第１の領域Ａ１と、第２の領域Ａ２とを有する。複数の第１の領域Ａ１及び第２の領域Ａ２はそれぞれ、例えば、部分又は範囲とも称され得る。複数の第１の領域Ａ１及び第２の領域Ａ２はそれぞれ、ループアンテナ１１１に囲まれる。

複数の第１の領域Ａ１はそれぞれ、図６のように第１の基板４１の第１の面４１ａを平面視した場合に、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６のうち少なくとも一つと重ねられた第１の基板４１の一部である。

複数の第１の領域Ａ１はそれぞれ、第２の領域Ａ２に囲まれ、ループアンテナ１１１から離間する。言い換えると、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６は、ループアンテナ１１１から離間する。なお、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６の少なくとも一つがループアンテナ１１１と隣接しても良い。

第２の領域Ａ２は、ループアンテナ１１１に囲まれ、且つ第１の面４１ａを平面視した場合に複数の第１の領域Ａ１から外れた、第１の基板４１の一部である。このように、第１の基板４１のループアンテナ１１１に囲まれた部分は、複数の第１の領域Ａ１又は第２の領域Ａ２に区分される。第１の基板４１のループアンテナ１１１に囲まれた部分に、第１及び第２の領域Ａ１，Ａ２と異なる他の領域が設けられても良い。

図９は、第２の実施形態の第１の基板４１の一部を図６のＦ９‐Ｆ９線に沿って概略的に示す断面図である。図９に示すように、第１の基板４１に、グラウンド１１３が設けられる。グラウンド１１３は、例えば、グランドパターン、グランド層、又は導体とも称され得る。グラウンド１１３は、例えば、ベース基板９１の第１の形成面９１ａに設けられる。グラウンド１１３は、第２の形成面９１ｂに設けられても良い。

グラウンド１１３は、複数の第１の領域Ａ１にそれぞれ設けられる。言い換えると、グラウンド１１３は、第２の領域Ａ２の外に設けられる。なお、グラウンド１１３の一部は、第２の領域Ａ２に設けられても良い。さらに、グラウンド１１３は、第１の基板４１の、ループアンテナ１１１を囲む部分に設けられても良い。

図６に示すように、複数の接続パッド８１からそれぞれ、第１のリード８２が延ばされる。図６は、接続パッド８１から延ばされる第１のリード８２を部分的に省略して示す。さらに、図６は、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６の下に隠れた接続パッド８１から延ばされた複数の第１のリード８２のそれぞれの一部を示す。

複数の第１のリード８２は、第１の形成面９１ａに設けられる。このため、第１のソルダーレジスト８３は、第１のリード８２を覆う。図６は、説明のため、第１のリード８２を二点鎖線で示す。

幾つかの第１のリード８２は、対応する接続パッド８１から、第２のアンテナパターン１０１に向かって延ばされる。他の幾つかの第１のリード８２は、第１の基板４１の第１の面４１ａの端に向かって延ばされる。複数の第１のリード８２はそれぞれ、複数の曲げられた部分を有しても良い。

図１０は、第２の実施形態の第１の基板４１の一部を示す平面図である。図１０に示すように、複数の第１のリード８２はそれぞれ、第１の端部８２ａを有する。第１の端部８２ａは、接続パッド８１から延ばされた第１のリード８２の端部である。言い換えると、第１の端部８２ａは、接続パッド８１の反対側に位置する。

第１の端部８２ａは、第２のアンテナパターン１０１を含む他の導電体から離間する。具体的には、第１のリード８２の第１の端部８２ａは、第１のリード８２と異なる部材又は部品の導電性の部分から離間する。このため、第１のリード８２は、接続パッド８１と異なる他の導電体から電気的に分離される。

図１０のように第１の基板４１の第１の面４１ａを平面視した場合、第１の端部８２ａは、第１の開口８４を形成する第１のソルダーレジスト８３の縁と実質的に重ねられる。なお、第１の端部８２ａは他の位置に配置されても良い。第２の実施形態における第１の開口８４は、孔である。なお、第１の開口８４が切欠きであっても良い。

図８に示すように、第１の基板４１に、配線１１４が搭載される。配線１１４は、第１の導電パターンの一例である。配線１１４は、例えば、ベース基板９１の第１の形成面９１ａに設けられ、接続パッド８１から延ばされる。言い換えると、配線１１４は、接続パッド８１に接続される。

配線１１４は、接続パッド８１と、当該接続パッド８１と異なる他の導電体とを電気的に接続する。例えば、通信コントローラ２４が搭載される接続パッド８１から延ばされる配線１１４は、接続パッド８１と、第１のパッド７１とを電気的に接続する。フラッシュメモリ２５が搭載される接続パッド８１から延ばされる配線１１４は、接続パッド８１と、メモリコントローラ２６が搭載される接続パッド８１とを電気的に接続する。配線１１４は、接続パッド８１と、例えば、Ｉ／Ｆ端子２２、キャパシタ２７、他の電子部品、又は他の端子のような他の導電体とを接続しても良い。

第２のアンテナパターン１０１から、第２のリード１１５が延ばされる。第２のリード１１５は、第１の形成面９１ａに設けられる。このため、第１のソルダーレジスト８３は、第２のリード１１５を覆う。図１０は、説明のため、第２のリード１１５を二点鎖線で示す。

第２のリード１１５は、第２の端部１１５ａを有する。第２の端部１１５ａは、第２のアンテナパターン１０１から延ばされた第２のリード１１５の端部である。言い換えると、第２の端部１１５ａは、第２のアンテナパターン１０１の反対側に位置する。

第２の端部１１５ａは、第１のリード８２の第１の端部８２ａを含む他の導電体から離間する。このため、第２のリード１１５は、第２のアンテナパターン１０１と異なる他の導電体から電気的に分離される。図１０のように第１の基板４１の第１の面４１ａを平面視した場合、第２の端部１１５ａは、第１の開口８４を形成する第１のソルダーレジスト８３の縁と実質的に重ねられる。なお、第２の端部１１５ａは他の位置に配置されても良い。

第１のリード８２の数は、第２のリード１１５の数よりも多い。一つの第１の開口８４を形成する第１のソルダーレジスト８３の縁に、複数の第１のリード８２の第１の端部８２ａと、一つの第２のリード１１５の第２の端部１１５ａとが実質的に重ねられる。第１の開口８４は、図１０のように第１の基板４１の第１の面４１ａを平面視した場合に、第１のリード８２の第１の端部８２ａと、第２のリード１１５の第２の端部１１５ａと、の間の領域に重ねられる。

第２のアンテナパターン１０１から、第３のリード１１６がさらに延ばされる。第３のリード１１６は、第１の形成面９１ａに設けられる。このため、第１のソルダーレジスト８３は、第３のリード１１６を覆う。図１０は、説明のため、第３のリード１１６を二点鎖線で示す。

第３のリード１１６は、第２のアンテナパターン１０１と、第１の基板４１の端面４１ｃとの間に位置する。第３のリード１１６は、第２のアンテナパターン１０１から、第１の基板４１の端面４１ｃに向かって延ばされる。言い換えると、第３のリード１１６は、第２のアンテナパターン１０１から、第１の基板４１の第１の面４１ａの端に向かって延ばされる。

第３のリード１１６は、第３の端部１１６ａを有する。第３の端部１１６ａは、第２のアンテナパターン１０１から延ばされた第３のリード１１６の端部である。言い換えると、第３の端部１１６ａは、第２のアンテナパターン１０１の反対側に位置する。

第１のソルダーレジスト８３に、第２の開口１１９が設けられる。第２の開口１１９は、例えば、第１の基板４１の第１の面４１ａの端から延ばされた切欠きである。第２の開口１１９は、孔であっても良い。

図１０のように第１の基板４１の第１の面４１ａを平面視した場合、第３のリード１１６の第３の端部１１６ａは、第２の開口１１９を形成する第１のソルダーレジスト８３の縁と実質的に重ねられる。当該第３の端部１１６ａは、他の導電体から離間する。このため、第３のリード１１６は、第２のアンテナパターン１０１と異なる他の導電体から電気的に分離される。なお、第３の端部１１６ａは他の位置に配置されても良い。第２の開口１１９は、第１の開口８４と同じく、封止樹脂８６によって覆われる。

以上のように、本実施形態において、第１乃至第３のリード８２，１１５，１１６は、第１の基板４１の第１の形成面９１ａに搭載される。しかし、第１乃至第３のリード８２，１１５，１１６は、第２の形成面９１ｂのような他の場所に搭載されても良い。

上述のように、第５のパッド１０５及び第６のパッド１０６は、第２のアンテナパターン１０１の両端部に形成される。言い換えると、第５及び第６のパッド１０５，１０６はそれぞれ、第２のアンテナパターン１０１に接続される。

第５のパッド１０５は、第２のアンテナパターン１０１と、第７のパッド１０７とを電気的に接続する。第６のパッド１０６は、第２のアンテナパターン１０１と、第８のパッド１０８とを電気的に接続する。このように、第５及び第６のパッド１０５，１０６はそれぞれ、第２のアンテナパターン１０１と、当該第２のアンテナパターン１０１と異なる他の導電体と、を電気的に接続する、第２の導電パターンの一例である。第２の導電パターンは、第５及び第６のパッド１０５，１０６に限らず、他の導電パターンであっても良い。

以下、第２の実施形態の第１の基板４１の製造方法の一部について例示する。なお、第１の基板４１の製造方法は以下の方法に限らず、他の方法を用いても良い。

図１１は、第２の実施形態の製造工程の一工程における第１の基板４１の一部を示す平面図である。第１の基板４１に複数の接続パッド８１が形成される前に、ベース基板９１の第１の形成面９１ａに、図１１に示す第１のメッキリードＬ１と、第２のメッキリードＬ２とが設けられる。

第１及び第２のメッキリードＬ１，Ｌ２が設けられたベース基板９１に、電解メッキによって、複数の接続パッド８１及び他の複数のパッドが形成される。第１及び第２のメッキリードＬ１，Ｌ２は、例えば、電解メッキにより複数の接続パッド８１及び他の複数のパッドを形成するために設けられる。

第１のメッキリードＬ１は、上述の複数の第１のリード８２と、第２のリード１１５とを含む。言い換えると、互いに接続された複数の第１のリード８２と第２のリード１１５とが、第１のメッキリードＬ１を形成する。

第１のメッキリードＬ１は、第２のアンテナパターン１０１から延ばされ、複数の分岐する部分を有し、複数の接続パッド８１に接続される。言い換えると、第１のメッキリードＬ１の複数の端部に、接続パッド８１が電解メッキにより形成される。

第２のメッキリードＬ２は、上述の第３のリード１１６を含む。第２のメッキリードＬ２は、第２のアンテナパターン１０１から、第１の基板４１の端面４１ｃまで延ばされる。第２のメッキリードＬ２は、第２のアンテナパターン１０１及び第１のメッキリードＬ１を介して、複数の接続パッド８１に電気的に接続される。言い換えると、第２のメッキリードＬ２と、第２のアンテナパターン１０１と、第１のメッキリードＬ１と、複数の接続パッド８１との電位はそれぞれ等しくなる。なお、第２のメッキリードＬ２と、第２のアンテナパターン１０１と、第１のメッキリードＬ１と、複数の接続パッド８１との電位はそれぞれ異なっても良い。

接続パッド８１が電解メッキにより形成されるとき、第２のメッキリードＬ２は電源に接続される。例えば、複数の第１の基板４１が一つの集合基板から切り出される前において、複数の第１の基板４１を含む当該集合基板に、それぞれの第１の基板４１の第２のメッキリードＬ２に接続されたリードが搭載される。集合基板が電源に接続された治具にクランプされることで、当該リードを介して、第２のメッキリードＬ２に電圧が印加される。第２のメッキリードＬ２及び第２のアンテナパターン１０１を介して、第１のメッキリードＬ１に電圧が印加されることで、接続パッド８１が電解メッキにより形成される。集合基板は、フレーム、ストリップ、シート、又は集合とも称され得る。

第１のメッキリードＬ１の一部は、複数の第１の開口８４によって露出される。第１の開口８４は、例えば、複数の第１のリード８２と、第２のリード１１５とが接続される部分（分岐する部分）を露出させる。第２のメッキリードＬ２の一部は、第２の開口１１９によって露出される。

複数の接続パッド８１が形成されると、第１のメッキリードＬ１の一部と、第２のメッキリードＬ２の一部とが、例えば、エッチバックによって除去される。第１のメッキリードＬ１は、第１の開口８４を通してエッチバックされることで、複数の第１のリード８２と、第２のリード１１５とに分割される。第２のメッキリードＬ２は、第２の開口１１９を通してエッチバックされることで、第３のリード１１６を形成する。これにより、複数の接続パッド８１は、第２のアンテナパターン１０１から電気的に切り離される。

次に、形成された複数の接続パッド８１にそれぞれ、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６が半田付けにより電気的に接続される。そして、封止樹脂８６が、第１の基板４１の第１の面４１ａと、通信コントローラ２４と、フラッシュメモリ２５と、メモリコントローラ２６と、第１のソルダーレジスト８３と、第１の開口８４と、第２の開口１１９とを覆う。第１の基板４１は、以上のように製造される。

第２の実施形態のＳＤカード１１において、第１のアンテナパターン４６と共に一つのループアンテナ１１１を形成する第２のアンテナパターン１０１が、第１の基板４１に搭載される。これにより、ＳＤカード１１が第１のアンテナパターン４６のみを有する場合に比べ、第１のアンテナパターン４６及び第２のアンテナパターン１０１から磁束が生じる範囲がＸ軸に沿う方向及びＹ軸に沿う方向において拡大し、当該磁束による通信が可能な範囲が拡大する。さらに、ループアンテナ１１１が捉えられる磁束は、第１のアンテナパターン４６が捉えられる磁束よりも多いため、当該磁束による通信が可能な範囲がＺ軸に沿う方向においても拡大する。このように、磁束による通信が可能な範囲が拡大し、ＳＤカード１１の通信特性が向上する。

第２のアンテナパターン１０１は、第１の形成面９１ａに搭載された第２のパターン１０１ｂと、第２の形成面９１ｂに搭載された第１及び第３のパターン１０１ａ，１０１ｃとを有する。第２のアンテナパターン１０１の一部が第２の形成面９１ｂに搭載されるため、第１の面４１ａの、フラッシュメモリ２５のような種々の電子部品が搭載されることが可能な範囲が低減することが抑制される。

第１の基板４１は、フラッシュメモリ２５のような電子部品が搭載されるとともにグラウンド１１３が設けられた第１の領域Ａ１と、第１の領域Ａ１から外れた第２の領域Ａ２とを有する。第２の領域Ａ２が設けられることで、通信コントローラ２４、フラッシュメモリ２５、及びメモリコントローラ２６とグラウンド１１３によって生じる、第１のアンテナパターン４６と第２のアンテナパターン１０１とによって形成される一つのループアンテナ１１１の磁束への影響が軽減される。

フラッシュメモリ２５のような電子部品が接続される接続パッド８１から、第１のリード８２が延びる。第１のリード８２は、他の導電体から電気的に分離される。一方、第２のアンテナパターン１０１から第２のリード１１５が延びる。第２のリード１１５は、他の導電体から電気的に分離される。第１及び第２のリード８２，１１５は、例えば、ＳＤカード１１の製造工程において接続され、第１のメッキリードＬ１を形成する。この場合、第２のアンテナパターン１０１を介して第１及び第２のリード８２，１１５に電圧が印加されることで、第１のリード８２の端部に接続パッド８１を電解メッキにより形成することが可能である。接続パッド８１が形成された後、第１のリード８２と第２のリード１１５とが分割される。このように、第２のアンテナパターン１０１が形成された第１の基板４１において、第１及び第２のリード８２，１１５を利用した電解メッキによる接続パッド８１の形成が可能となる。

第１のソルダーレジスト８３に、第１の形成面９１ａを平面視した場合に第１のリード８２の第１の端部８２ａと第２のリード１１５の第２の端部１１５ａとの間の領域に重ねられる第１の開口８４が設けられる。これにより、ＳＤカード１１の製造工程において、互いに接続された第１のリード８２と第２のリード１１５とを、第１の開口８４を通じて、例えばエッチバックにより分割することが可能となる。

封止樹脂８６が、フラッシュメモリ２５、メモリコントローラ２６、及び第１のソルダーレジスト８３の第１の開口８４を覆う。これにより、封止樹脂８６がフラッシュメモリ２５、メモリコントローラ２６、及び第１の形成面９１ａを保護し、フラッシュメモリ２５、メモリコントローラ２６、及び第１の形成面９１ａが損傷することが抑制される。

第２のアンテナパターン１０１と第１の基板４１の端面４１ｃとの間において、第３のリード１１６が第２のアンテナパターン１０１から延びる。第３のリード１１６は、他の導電体から電気的に分離される。第３のリード１１６は、例えば、ＳＤカード１１の製造工程において電源に接続されることができる。このため、第３のリード１１６、第２のアンテナパターン１０１、及び第２のリード１１５を介して第１のリード８２に電圧が印加されることで、接続パッド８１が電解メッキにより形成される。接続パッド８１が形成された後、第３のリード１１６が集合基板のリードから分割される。このように、第２のアンテナパターン１０１が形成された第１の基板４１において、第１及び第２のリード８２，１１５を利用した電解メッキによる接続パッド８１の形成が可能となる。

複数の第１のリード８２の数は、複数の第２のリード１１５の数よりも多い。複数の第１のリード８２は、例えば、ＳＤカード１１の製造工程において、対応する一つの第２のリード１１５に接続される。複数の第１のリード８２と第２のリード１１５とが接続された部分が、例えばエッチバックにより除去されることで、それぞれ他の導電体から離間した第１の端部８２ａを有する複数の第１のリード８２と、他の導電体から離間した第２の端部１１５ａを有する第２のリード１１５と、が形成される。このように、第１のリード８２の数に対応した数の第２のリード１１５が設けられることがなく、第２のリード１１５の数が増加することが抑制される。従って、第２のアンテナパターン１０１の内側における導電体の存在が低減され、第１のアンテナパターン４６と第２のアンテナパターン１０１とによって形成される一つのループアンテナ１１１の磁束に影響が生じることが抑制される。

以下に、第２の実施形態の変形例について、図１２を参照して説明する。図１２は、第２の実施形態の変形例に係るＳＤカード１１を、トップカバー３３を除いて示す平面図である。

図１２に示すように、第１の基板４１の端面４１ｃは、前端面４１ｃａ、後端面４１ｃｂ、左端面４１ｃｃ、及び右端面４１ｃｄを含む。なお、前端面４１ｃａ、後端面４１ｃｂ、左端面４１ｃｃ、及び右端面４１ｃｄは、図１２における位置に基づいて呼称されるものであり、各端面４１ｃａ，４１ｃｂ，４１ｃｃ，４１ｃｄの向き及びその他の特徴を限定するものではない。

前端面４１ｃａは、Ｙ軸に沿う方向における第１の基板４１の一方の端面である。Ｉ／Ｆ端子２２は、前端面４１ｃａに隣接する。後端面４１ｃｂは、Ｙ軸に沿う方向における第１の基板４１の他方の端面であり、前端面４１ｃａの反対側に位置する。前端面４１ｃａ及び後端面４１ｃｂは、Ｘ軸に沿う方向に延ばされる。

左端面４１ｃｃは、Ｘ軸に沿う方向における第１の基板４１の一方の端面である。右端面４１ｃｄは、Ｘ軸に沿う方向における第１の基板４１の他方の端面であり、左端面４１ｃｃの反対側に位置する。左端面４１ｃｃ及び右端面４１ｃｄは、Ｙ軸に沿う方向に延ばされる。

第２のアンテナパターン１０１は、第１の基板４１の前端面４１ｃａ、後端面４１ｃｂの一部、左端面４１ｃｃ、及び右端面４１ｃｄに隣接して延ばされる。端面４１ｃの後端面４１ｃｂに隣接する部分において、第２のアンテナパターン１０１は開放される。言い換えると、第２のアンテナパターン１０１の内側の領域と、第２のアンテナパターン１０１の外側の領域とが、端面４１ｃの後端面４１ｃｂに隣接する部分においてつながる。なお、第２のアンテナパターン１０１の形状はこれに限らない。

第２の実施形態の変形例において、複数の第１のリード８２はそれぞれ、接続パッド８１から、第１の基板４１の後端面４１ｃｂに向かって延ばされる。言い換えると、第１のリード８２は、Ｉ／Ｆ端子２２が隣接する前端面４１ｃａから離間する方向に延ばされる。

図１２のように第１の基板４１の第１の面４１ａを平面視した場合、第１のリード８２の第１の端部８２ａは、後端面４１ｃｂに実質的に重ねられる。すなわち、第１のリード８２は、接続パッド８１から、後端面４１ｃｂまで延ばされる。第１の端部８２ａは、第２のアンテナパターン１０１を含む他の導電体から離間する。

接続パッド８１から延ばされる幾つかの第１のリード８２の延長線上に、第２のアンテナパターン１０１が存在する場合がある。この場合、第１のリード８２は、少なくとも一つの曲げられた部分を有し、第２のアンテナパターン１０１と交差しない経路で延ばされる。言い換えると、第１のリード８２は、第２のアンテナパターン１０１を避けて延ばされ、第２のアンテナパターン１０１から離間する。

第２の実施形態の変形例において、全ての第１のリード８２は、第２のアンテナパターン１０１と交差せず、接続パッド８１から、後端面４１ｃｂまで延ばされる。第１のリード８２は、接続パッド８１と異なる他の導電体から電気的に分離される。

少なくとも一つの接続パッド８１は、後端面４１ｃｂよりも、前端面４１ｃａと、左端面４１ｃｃと、右端面４１ｃｄとのいずれかに近い。すなわち、第１のリード８２は、接続パッド８１から、最も近い端面４１ｃである前端面４１ｃａ、左端面４１ｃｃ、又は右端面４１ｃｄではなく、後端面４１ｃｂまで延ばされる。

第２の実施形態の変形例においては、第１のソルダーレジスト８３に、第１の開口８４が設けられない。第１のソルダーレジスト８３に第１の開口８４が設けられても良いが、上述のように、第１の面４１ａを平面視した場合に、第１のリード８２の第１の端部８２ａは、後端面４１ｃｂに重ねられる。

第１の基板４１の後端面４１ｃｂは、第１のアンテナパターン４６を有するアンテナモジュール４２に向く。さらに、第１の面４１ａを平面視した場合、後端面４１ｃｂの少なくとも一部は、アンテナモジュール４２に重ねられる。

第２のアンテナパターン１０１は、第１のアンテナパターン４６に接続される。第２のアンテナパターン１０１の内側の領域をより大きくするため、第２のアンテナパターン１０１は、第１のアンテナパターン４６から離れた前端面４１ｃａ、左端面４１ｃｃ、及び右端面４１ｃｄに隣接して延ばされる。このため、第１のリード８２が接続パッド８１から後端面４１ｃｂまで延ばされることで、第１のリード８２が第２のアンテナパターン１０１から離間した経路に容易に配置される。なお、第１のリード８２は、接続パッド８１から、前端面４１ｃａ、左端面４１ｃｃ、又は右端面４１ｃｄまで延ばされても良い。

第１のリード８２の一部は、第１の面４１ａを平面視した場合、第１のアンテナパターン４６の内側４６ａと重ねられる。第１のリード８２は、第１のアンテナパターン４６を形成する導体よりも細い。このため、第１のリード８２が第１のアンテナパターン４６の磁束に影響を及ぼすことが抑制される。

第２の実施形態の変形例のＳＤカード１１において、全ての第１のリード８２は、第２のアンテナパターン１０１から離間し、接続パッド８１から第１の基板４１の端面４１ｃまで延ばされる。これにより、エッチバックにより第１のリード８２と第２のアンテナパターン１０１とを電気的に分離させる必要が無く、ＳＤカード１１の製造工程及び製造コストの上昇が抑制される。

（第３の実施形態）
以下に、第３の実施形態について、図１３を参照して説明する。図１３は、第３の実施形態に係るＳＤカード１１を示す平面図である。図１３に示すように、第３の実施形態のＳＤカード１１は、マイクロＳＤカード１３１と、アダプタ１３２とを有する。アダプタ１３２に取り付けられたマイクロＳＤカード１３１が、フルサイズのＳＤカード１１として利用される。

マイクロＳＤカード１３１は、半導体装置の一例であり、例えば、装置、モジュール、ユニット、メディア、及び部品とも称され得る。半導体装置は、例えば、ミニＳＤカード又はＵＳＢフラッシュメモリのような他の装置であっても良い。

マイクロＳＤカード１３１は、第１の基板４１と、複数のＩ／Ｆ端子２２と、通信コントローラ２４と、フラッシュメモリ２５と、メモリコントローラ２６とを有する。第３の実施形態におけるＩ／Ｆ端子２２は、マイクロＳＤインターフェース端子である。

マイクロＳＤカード１３１は、単体でホスト装置１２と電気的に接続され、ホスト装置１２によってデータを書き込まれ、又はホスト装置１２によってデータを読み出されることができる。

マイクロＳＤカード１３１は、二つの第１の接続端子１３５を有する。第１の接続端子１３５は、Ｉ／Ｆ端子２２と同じく、第１の基板４１の第２の面４１ｂに設けられる。二つの第１の接続端子１３５は、例えば、複数のＩ／Ｆ端子２２と隣接する。第１の接続端子１３５は、他の場所に設けられても良い。

二つの第１の接続端子１３５は、例えば、通信コントローラ２４に電気的に接続される。二つの第１の接続端子１３５はそれぞれ、例えば開口を通して、外部に露出される。なお、第１の接続端子１３５は、Ｉ／Ｆ端子２２に含まれても良い。

アダプタ１３２は、マイクロＳＤカードをフルサイズのＳＤカードのリーダ／ライタで利用させるためのアダプタである。アダプタは、例えば、ミニＳＤカードをフルサイズのＳＤカードのリーダ／ライタで利用させるためのアダプタ、ＳＤカード、ミニＳＤカード、若しくはマイクロＳＤカードをＵＳＢコネクタで利用させるためのアダプタ、ＵＳＢのＡ端子をタイプＣのような他のＵＳＢ規格のコネクタで利用させるためのアダプタ、のような他のアダプタであっても良い。

アダプタ１３２は、ケース１４１と、複数のフルサイズＩ／Ｆ端子１４２と、ループアンテナ１４３と、二つの第２の接続端子１４４とを有する。フルサイズＩ／Ｆ端子１４２は、第２のインターフェース端子の一例である。ループアンテナ１４３は、第１のアンテナ及びアンテナの一例である。

ケース１４１は、例えば、非磁性体且つ絶縁体である合成樹脂によって作られる。ケース１４１は、他の材料によって作られても良い。ケース１４１は、大よそ四角形の箱状に形成される。

フルサイズＩ／Ｆ端子１４２は、ＳＤインターフェース端子である。フルサイズＩ／Ｆ端子１４２は、Ｙ軸に沿う方向におけるケース１４１の一方の端部に設けられる。複数のフルサイズＩ／Ｆ端子１４２は、Ｘ軸に沿う方向に並べられる。フルサイズＩ／Ｆ端子１４２は、ケース１４１の外部に露出される。

ケース１４１に、挿入口１４１ａが設けられる。挿入口１４１ａは、Ｙ軸に沿う方向におけるケース１４１の他方の端部に開口する。マイクロＳＤカード１３１は、挿入口１４１ａに挿入されることで、アダプタ１３２に取り外し可能に取り付けられる。

挿入口１４１ａにマイクロＳＤカード１３１が挿入されることで、マイクロＳＤカード１３１の複数のＩ／Ｆ端子２２が、対応するフルサイズＩ／Ｆ端子１４２に電気的に接続される。Ｉ／Ｆ端子２２は、フルサイズＩ／Ｆ端子１４２を介して、ホスト装置１２と電気的に接続可能である。

ループアンテナ１４３は、ケース１４１に収容される。ループアンテナ１４３は、例えば、コイル状、スパイラル状、又は渦巻き状と称され得る形状に形成される。本実施形態において、ループアンテナ１４３は、コイル状に巻かれた銅ワイヤによって形成される。コイル状に巻かれた銅ワイヤは、巻かれた導体の一例である。なお、ループアンテナ１４３は、例えば、基板に形成されたパターンであっても良い。

ケース１４１は、外枠領域１５１と、内領域１５２とを含む。外枠領域１５１は、ケース１４１の周端部１４１ｂに隣接する枠状の部分である。内領域１５２は、外枠領域１５１に囲まれる。

ループアンテナ１４３は、ケース１４１の外枠領域１５１に配置される。言い換えると、ループアンテナ１４３は、ケース１４１の周端部１４１ｂに沿って延ばされる。なお、ループアンテナ１４３の配置はこれに限らない。

二つの第２の接続端子１４４は、挿入口１４１ａの内部に設けられる。二つの第２の接続端子１４４は、ループアンテナ１４３の二つの端子である。一方の第２の接続端子１４４は、ループアンテナ１４３の一方の端部に電気的に接続される。他方の第２の接続端子１４４は、ループアンテナ１４３の他方の端部に電気的に接続される。

マイクロＳＤカード１３１が挿入口１４１ａに挿入されることで、マイクロＳＤカード１３１の二つの第１の接続端子１３５がそれぞれ、対応する第２の接続端子１４４に電気的に接続される。これにより、通信コントローラ２４が、第１及び第２の接続端子１３５，１４４を介して、ループアンテナ１４３に電気的に接続される。

第３の実施形態の通信コントローラ２４は、第１の実施形態の第１のアンテナパターン４６の代わりに、ループアンテナ１４３を介して無線通信ホスト装置１３と通信する。すなわち、第３の実施形態において、図２の無線アンテナ２３は、ループアンテナ１４３を有する。

アダプタ１３２の第１のアンテナパターン４６は、無線通信ホスト装置１３から受けたデータを、マイクロＳＤカード１３１の通信コントローラ２４に送る。さらに、アダプタ１３２の第１のアンテナパターン４６は、マイクロＳＤカード１３１の通信コントローラ２４から受けたデータを、無線通信ホスト装置１３に送る。

図１３は、挿入口１４１ａに挿入されたマイクロＳＤカード１３１を二点鎖線で示す。図１３のように第１の基板４１の第１の面４１ａを平面視した場合に、ループアンテナ１４３の内側１４３ａの一部が、マイクロＳＤカード１３１の外に位置する。ループアンテナ１４３の内側１４３ａは、環状のループアンテナ１４３に囲まれた領域である。また、第１の面４１ａを平面視した場合に、ループアンテナ１４３の一部が、第１の基板４１の外に位置する。

第３の実施形態のＳＤカード１１において、ループアンテナ１４３を有するアダプタ１３２に、第１の基板４１を有するマイクロＳＤカード１３１が取り付けられる。これにより、マイクロＳＤカード１３１が小さくても、アダプタ１３２のループアンテナ１４３を介して、マイクロＳＤカード１３１が無線通信ホスト装置１３と通信できる。

ループアンテナ１４３は、巻かれた銅ワイヤによって形成される。これにより、例えばループアンテナ１４３が基板上のパターンによって形成される場合に比べ、ＳＤカード１１の製造コストの上昇が抑制される。

（第４の実施形態）
以下に、第４の実施形態について、図１４乃至図１６を参照して説明する。図１４は、第４の実施形態に係る第１の基板４１を示す平面図である。図１４に示すように、第４の実施形態において、第１のアンテナパターン４６は第１の基板４１に搭載される。第４の実施形態において、図２の無線アンテナ２３は、第１のアンテナパターン４６を有する。

図１５は、第４の実施形態の第１の基板４１の一部を示す平面図である。図１４及び図１５に示すように、第４の実施形態の第１の基板４１に、第２の実施形態と同じく、複数の接続パッド８１、複数の第１のリード８２、第１のソルダーレジスト８３、第２のリード１１５、及び第３のリード１１６が設けられる。第１のソルダーレジスト８３に、複数の第１の開口８４と、第２の開口１１９とが設けられる。

第２のリード１１５は、第２の実施形態の第２のアンテナパターン１０１の代わりに、第１のアンテナパターン４６から延ばされる。第３のリード１１６も同じく、第１のアンテナパターン４６から延ばされる。

図１６は、第４の実施形態の製造工程の一工程における第１の基板４１の一部を示す平面図である。図１６に示すように、第１の基板４１に複数の接続パッド８１が形成される前に、ベース基板９１の第１の形成面９１ａに、第１のメッキリードＬ１と、第２のメッキリードＬ２とが設けられる。

第１のメッキリードＬ１は、複数の第１のリード８２と第２のリード１１５とを含む。第１のメッキリードＬ１は、第１のアンテナパターン４６から延ばされ、複数の分岐する部分を有し、複数の接続パッド８１に接続される。言い換えると、第１のメッキリードＬ１の端部に、接続パッド８１が電解メッキにより形成される。

第２のメッキリードＬ２は、第３のリード１１６を含む。第２のメッキリードＬ２は、第１のアンテナパターン４６から、第１の基板４１の端面４１ｃまで延ばされる。第２のメッキリードＬ２は、第１のアンテナパターン４６及び第１のメッキリードＬ１を介して、複数の接続パッド８１に電気的に接続される。

接続パッド８１が電解メッキにより形成されるとき、第２のメッキリードＬ２は電源に接続される。複数の接続パッド８１が形成されると、第１のメッキリードＬ１の一部と、第２のメッキリードＬ２の一部とが、例えば、エッチバックによって除去される。第１のメッキリードＬ１は、第１の開口８４を通してエッチバックされることで、複数の第１のリード８２と、第２のリード１１５とに分割される。第２のメッキリードＬ２は、第２の開口１１９を通してエッチバックされることで、第３のリード１１６を形成する。これにより、複数の接続パッド８１は、第１のアンテナパターン４６から電気的に切り離される。

第４の実施形態のＳＤカード１１において、フラッシュメモリ２５のような電子部品が接続される接続パッド８１から、第１のリード８２が延びる。第１のリード８２は、他の導電体から電気的に分離される。一方、第１のアンテナパターン４６から第２のリード１１５が延びる。第２のリード１１５は、他の導電体から電気的に分離される。第１及び第２のリード８２，１１５は、例えば、ＳＤカード１１の製造工程において接続され、第１のメッキリードＬ１を形成する。この場合、第１のアンテナパターン４６を介して第１及び第２のリード８２，１１５に電圧が印加されることで、第１のリード８２の端部に接続パッド８１を電解メッキにより形成することが可能である。接続パッド８１が形成された後、第１のリード８２と第２のリード１１５とが分割される。このように、第１のアンテナパターン４６が形成された第１の基板４１において、第１及び第２のリード８２，１１５を利用した電解メッキによる接続パッド８１の形成が可能となる。従って、チップアンテナでなくループアンテナである第１のアンテナパターン４６を第１の基板４１に設けることが可能となり、ＳＤカード１１の製造コストの上昇が抑制される。

以下に、第４の実施形態の変形例について、図１７乃至図１９を参照して説明する。図１７は、第４の実施形態の変形例に係る第１の基板４１を示す平面図である。図１７に示すように、第４の実施形態の変形例において、第１の基板４１に、複数の接続パッド８１、複数の第１のリード８２、第１のソルダーレジスト８３、複数の第２のリード１１５、複数の第３のリード１１６、及び複数の第４のリード１６１が設けられる。第１のソルダーレジスト８３に、複数の第１の開口８４と、複数の第２の開口１１９と、複数の第３の開口１６２とが設けられる。

図１７は、説明のため、複数の第１のリード８２、複数の第２のリード１１５、複数の第３のリード１１６、及び複数の第４のリード１６１を実線で示し、複数の第１の開口８４、複数の第２の開口１１９、及び複数の第３の開口１６２を二点鎖線で示す。

図１８は、第４の実施形態の変形例の第１の基板４１の一部を示す平面図である。第４の実施形態の変形例において、第１のアンテナパターン４６は、複数周巻かれる。このため、図１８に示すように、第１の基板４１の端面４１ｃに隣接する領域において、第１のアンテナパターン４６の延部４６ｄと他の延部４６ｄとが、間隔を介して実質的に平行に延ばされる。第１のアンテナパターン４６の延部４６ｄは、隣接する端面４１ｃに沿って延ばされる第１のアンテナパターン４６の一部である。

第４のリード１６１は、第１の形成面９１ａに設けられる。このため、第１のソルダーレジスト８３は、第４のリード１６１を覆う。複数の第４のリード１６１は、第１のアンテナパターン４６の延部４６ｄから、隣接する他の延部４６ｄに向かって延ばされる。例えば、一つの第４のリード１６１は、一つの延部４６ｄから、当該延部４６ｄに隣接するとともに当該延部４６ｄよりもフラッシュメモリ２５から離間した他の延部４６ｄに向かって延ばされる。すなわち、第４のリード１６１は、第１のアンテナパターン４６の隣り合う二つの延部４６ｄ，４６ｄの間に位置する。

複数の第４のリード１６１はそれぞれ、第４の端部１６１ａを有する。第４の端部１６１ａは、第１のアンテナパターン４６から延ばされた第４のリード１６１の端部である。言い換えると、第４の端部１６１ａは、第１のアンテナパターン４６の反対側に位置する。

第４の端部１６１ａは、第１のアンテナパターン４６の他の延部４６ｄを含む他の導電体から離間する。このため、第４のリード１６１は、第１のアンテナパターン４６の延部４６ｄと異なる他の導電体から電気的に分離される。言い換えると、第４のリード１６１は、複数周巻かれる第１のアンテナパターン４６の途中で、当該第１のアンテナパターン４６の延部４６ｄと他の延部４６ｄとを接続しない。

第３の開口１６２は、第１のソルダーレジスト８３に設けられた孔である。第３の開口１６２は、第１の基板４１の端面４１ｃに隣接する領域において、第１のアンテナパターン４６の隣り合う二つの延部４６ｄ，４６ｄの間に位置する。第３の開口１６２は、第１のアンテナパターン４６の隣り合う二つの延部４６ｄ，４６ｄから離間する。

第１の基板４１の第１の面４１ａを平面視した場合、第４のリード１６１の第４の端部１６１ａは、第３の開口１６２を形成する第１のソルダーレジスト８３の縁と実質的に重ねられる。なお、第４の端部１６１ａは他の位置に配置されても良い。

一つの第３の開口１６２を形成する第１のソルダーレジスト８３の縁に、第１のアンテナパターン４６の一つの延部４６ｄから延ばされる複数の第４のリード１６１の第４の端部１６１ａが実質的に重ねられる。さらに、当該第３の開口１６２を形成する第１のソルダーレジスト８３の縁に、第１のアンテナパターン４６の他の延部４６ｄから延ばされる複数の第４のリード１６１の第４の端部１６１ａが実質的に重ねられる。

第１のアンテナパターン４６の一つの延部４６ｄから延ばされる第４のリード１６１の第４の端部１６１ａは、第１のアンテナパターン４６の他の延部４６ｄから延ばされる第４のリード１６１の第４の端部１６１ａと向かい合う。第１のアンテナパターン４６の一つの延部４６ｄから延ばされる第４のリード１６１は、第１のアンテナパターン４６の他の延部４６ｄから延ばされる第４のリード１６１の延長線上に位置する。

対応する第１のリード８２、第２のリード１１５、第３のリード１１６、及び複数の第４のリード１６１は、互いに延長線上に位置する。なお、第１のリード８２、第２のリード１１５、第３のリード１１６、及び第４のリード１６１の配置はこれに限らない。

図１９は、第４の実施形態の変形例の製造工程の一工程における第１の基板４１の一部を示す平面図である。図１９に示すように、第１の基板４１に複数の接続パッド８１が形成される工程の前に、ベース基板９１の第１の形成面９１ａに複数のメッキリードＬが設けられる。メッキリードＬは、例えば、電解メッキにより複数の接続パッド８１及び他の複数のパッドを形成するために設けられる。

複数のメッキリードＬはそれぞれ、第１のリード８２と、第２のリード１１５と、第３のリード１１６と、複数の第４のリード１６１とを含む。メッキリードＬは、接続パッド８１から、第１の基板４１の端面４１ｃまで延ばされる。言い換えると、メッキリードＬの端部に、接続パッド８１が電解メッキにより形成される。

複数のメッキリードＬはそれぞれ、一つの接続パッド８１から直線状に、第１の基板４１の端面４１ｃまで延ばされる。なお、複数のメッキリードＬは、曲げられても良いし、結合（分岐）しても良い。

複数のメッキリードＬは、第１のアンテナパターン４６の複数の延部４６ｄと交差する。言い換えると、複数のメッキリードＬは、第１のアンテナパターン４６の延部４６ｄと、他の延部４６ｄとを電気的に接続する。なお、例えば、フラッシュメモリ２５やメモリコントローラ２６がワイヤボンディング技術を用いて配線される場合に、第１のアンテナパターン４６の一部がボンディングワイヤにより形成されてメッキリードＬから離間しても良い。

複数のメッキリードＬは、複数の第１の基板４１が一つの集合基板から切り出される前において、複数の第１の基板４１を含む集合基板のリードに接続される。すなわち、複数のメッキリードＬはそれぞれ、集合基板のリードと、第１のアンテナパターン４６の内側４６ａとを接続する。接続パッド８１が電解メッキにより形成されるとき、メッキリードＬは電源に接続される。

複数の接続パッド８１が形成されると、メッキリードＬの一部が、例えば、エッチバックによって除去される。メッキリードＬは、第１の開口８４、第２の開口１１９、及び複数の第３の開口１６２を通してエッチバックされることで、第１のリード８２と、第２のリード１１５と、第３のリード１１６と、複数の第４のリード１６１とに分割される。

メッキリードＬがエッチバックされることで、複数の接続パッド８１は、第１のアンテナパターン４６から電気的に切り離される。さらに、第１のアンテナパターン４６の延部４６ｄが、他の延部４６ｄから電気的に切り離される。

第４の実施形態の変形例のＳＤカード１１において、接続パッド８１から第１のリード８２が延び、第１のアンテナパターン４６から第２のリード１１５が延びる。さらに、第１のアンテナパターン４６から第１の基板４１の端面４１ｃに向かって第３のリード１１６が延び、第１のアンテナパターン４６の延部４６ｄから他の延部４６ｄに向かって第４のリード１６１が延びる。第１乃至第４のリード８２，１１５，１１６，１６１はそれぞれ、他の導電体から電気的に分離される。第１乃至第４のリード８２，１１５，１１６，１６１は、例えば、ＳＤカード１１の製造工程において接続され、メッキリードＬを形成する。この場合、第１のアンテナパターン４６と交差するメッキリードＬに電圧が印加されることで、第１のリード８２の端部に接続パッド８１を電解メッキにより形成することが可能である。接続パッド８１が形成された後、第１乃至第４のリード８２，１１５，１１６，１６１が分割される。このように、第１のアンテナパターン４６が形成された第１の基板４１において、第１乃至第４のリード８２，１１５，１１６，１６１を利用した電解メッキによる接続パッド８１の形成が可能となる。

上記接続パッド８１の形成工程において、それぞれ直線状に伸ばされた複数のメッキリードＬに電圧が印加される。このため、電源からそれぞれのメッキリードＬの第１のリード８２の端部までの距離が均一になりやすい。また、第１の基板４１の端面４１ｃからそれぞれのメッキリードＬの第１のリード８２の端部までの距離が均一になりやすい。従って、給電が安定し、複数の接続パッド８１が電解メッキにより均一に形成されやすい。

（第５の実施形態）
以下に、第５の実施形態について、図２０を参照して説明する。図２０は、第５の実施形態に係るＳＤカード１１を、ボトムカバー３２を省略して示す底面図である。図２０において、第１の基板４１は、二点鎖線で示される。

図２０に示すように、第５の実施形態において、第１のアンテナパターン４６はトップカバー３３に搭載される。第５の実施形態において、図２の無線アンテナ２３は、第１のアンテナパターン４６を有する。

第５の実施形態において、第１のアンテナパターン４６は、トップカバー３３の内部に埋め込まれる。言い換えると、第１のアンテナパターン４６は、トップカバー３３の上面６１と第２の内面６２との間に位置する。なお、第１のアンテナパターン４６は、例えば、トップカバー３３の第２の内面６２に設けられても良いし、ボトムカバー３２に設けられても良い。第１のアンテナパターン４６は、印刷のような種々の方法により形成される導電パターンであっても良いし、銅線のような導体であっても良い。

第１のアンテナパターン４６の両端部に、第１の端子１７１が設けられる。第１の端子１７１は、例えば、トップカバー３３の第２の内面６２の第３の凹部６５から突出する。第１の端子１７１は、図２０のように第１の基板４１の第２の面４１ｂを平面視した場合、第１の基板４１と重ねられる。

第１の基板４１の第１の面４１ａに、二つの第２の端子１７２が設けられる。第２の端子１７２は、第１の端子１７１と向かい合う。例えば、第２の端子１７２は、導電性のバネを介して、第１の端子１７１に電気的に接続される。第２の端子１７２は、第１の端子１７１に、直接的に接触しても良く、半田によって接続されても良い。これにより、第１の基板４１の回路Ｃと第１のアンテナパターン４６とが電気的に接続される。

第５の実施形態のＳＤカード１１において、第１のアンテナパターン４６は、筐体３１のトップカバー３３に設けられる。これにより、第１の基板４１における配線の自由度の低下が抑制される。さらに、ＳＤカード１１の筐体３１に第１のアンテナパターン４６を設けることで、ＳＤカード１１の部品点数の増加が抑制され、ＳＤカード１１の製造コストの上昇が抑制される。

例えばバネによって、第１のアンテナパターン４６の第１の端子１７１と、第１の基板４１の第２の端子１７２とが電気的に接続される。これにより、第１のアンテナパターン４６と第１の基板４１とが相対的に移動したとしても、第１のアンテナパターン４６と第１の基板４１との接続部が損傷することが抑制される。

（第６の実施形態）
以下に、第６の実施形態について、図２１を参照して説明する。図２１は、第６の実施形態に係るＳＤカード１１を示す平面図である。図２１に示すように、トップカバー３３の上面６１に、ラベル１８１が貼り付けられる。

ラベル１８１は、筐体３１に貼り付けられるシートである。ラベル１８１に、例えば、ＳＤカード１１の規格、記憶容量、挿入方向、及び説明が記載される。なお、ラベル１８１はこれに限らない。ラベル１８１は、例えば、上面６１に設けられた窪み１８３に貼り付けられる。なお、ラベル１８１の一部が窪み１８３の外にあっても良い。

第６の実施形態において、第１のアンテナパターン４６はラベル１８１に搭載される。第６の実施形態において、図２の無線アンテナ２３は、第１のアンテナパターン４６を有する。

第６の実施形態において、第１のアンテナパターン４６は、ラベル１８１の内部に埋め込まれる。なお、第１のアンテナパターン４６は、例えば、トップカバー３３に貼り付くラベル１８１の接着面に設けられても良い。接着面は、ラベル１８１の、接着剤が塗布された面である。第１のアンテナパターン４６は、印刷のような種々の方法により形成される導電パターンであっても良いし、銅線のような導体であっても良い。

第１のアンテナパターン４６の両端部に、第３の端子１８５が設けられる。第３の端子１８５は、例えば、ラベル１８１の上記接着面に設けられる。第３の端子１８５は、図２１のようにトップカバー３３の上面６１を平面視した場合、第１の基板４１と重ねられる。

トップカバー３３に、二つの貫通電極１８７が設けられる。貫通電極１８７は、導電体によって形成され、トップカバー３３を貫通する。貫通電極１８７は、上面６１から突出するとともに、第２の内面６２から突出する。第１のアンテナパターン４６の第３の端子１８５は、貫通電極１８７と向かい合う。第３の端子１８５は、貫通電極１８７に接触し、貫通電極１８７に電気的に接続される。

ラベル１８１がトップカバー３３の窪み１８３に貼り付けられることで、第３の端子１８５は、貫通電極１８７に接触する。すなわち、窪み１８３は、第３の端子１８５と貫通電極１８７との位置合わせに用いられる。

第１の基板４１の第１の面４１ａに、二つの第４の端子１８９が設けられる。第４の端子１８９は、貫通電極１８７と向かい合う。例えば、第４の端子１８９は、導電性のバネを介して、貫通電極１８７に電気的に接続される。第４の端子１８９は、貫通電極１８７に、直接的に接触しても良く、半田によって接続されても良い。

貫通電極１８７は、第１のアンテナパターン４６の第３の端子１８５と、第１の基板４１の第４の端子１８９との間に介在する。これにより、第３の端子１８５は、貫通電極１８７を介して第４の端子１８９に電気的に接続され、第１の基板４１の回路Ｃと第１のアンテナパターン４６とが電気的に接続される。

第６の実施形態のＳＤカード１１において、第１のアンテナパターン４６は、ラベル１８１に設けられる。これにより、第１の基板４１における配線の自由度の低下が抑制される。さらに、ＳＤカード１１のラベル１８１に第１のアンテナパターン４６を設けることで、ＳＤカード１１の部品点数の増加が抑制され、ＳＤカード１１の製造コストの上昇が抑制される。

ラベル１８１の接着面が、貫通電極１８７が突出するトップカバー３３の上面６１に接着される。これにより、第１のアンテナパターン４６が搭載されたラベル１８１と貫通電極１８７とが相対的に移動することが抑制され、第１のアンテナパターン４６と第１の基板４１との接続部が損傷することが抑制される。

ラベル１８１は、トップカバー３３の上面６１に限らず、筐体３１の他の部分に貼り付けられても良い。例えば、ラベル１８１は、トップカバー３３の第２の内面６２に貼り付けられても良い。この場合、貫通電極１８７を介さず、第３の端子１８５と第４の端子１８９とが電気的に接続できる。

さらに、第１のアンテナパターン４６は、ラベル１８１に限らず、接着面を有さないシートに搭載されても良い。この場合、例えば、第１のアンテナパターン４６を有さないラベル１８１と、トップカバー３３との間に、上記シートが挟まれる。これにより、接着面を有さないシートが筐体３１に貼り付けられることができる。

以上説明した少なくとも一つの実施形態によれば、第１の基板の第１の面を平面視した場合に、第１のアンテナの少なくとも一部が第１の基板の外に位置し、残りの少なくとも一部が第１の基板に位置する。これにより、半導体記憶装置の製造コストの上昇が低減される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…ＳＤカード、１２…ホスト装置、１３…無線通信ホスト装置、２２…インターフェース（Ｉ／Ｆ）端子、２３…無線アンテナ、２４…通信コントローラ、２５…フラッシュメモリ、２６…メモリコントローラ、３１…筐体、３２…ボトムカバー、４１…第１の基板、４１ａ…第１の面、４１ｂ…第２の面、４２…アンテナモジュール、４５…第２の基板、４６…第１のアンテナパターン、４６ａ…内側、５５…第１の凹部、５６…第２の凹部、７１…第１のパッド、７２…第２のパッド、７５…第３のパッド、７６…第４のパッド、８１…接続パッド、８２…第１のリード、８２ａ…第１の端部、８３…第１のソルダーレジスト、８４…第１の開口、９１…ベース基板、９１ａ…第１の形成面、１０１…第２のアンテナパターン、１０１ａ…第１のパターン、１０１ｂ…第２のパターン、１０１ｃ…第３のパターン、１１１…ループアンテナ、１１３…グラウンド、１１５…第２のリード、１１５ａ…第２の端部、１１６…第３のリード、１１６ａ…第３の端部、１１９…第２の開口、１３１…マイクロＳＤカード、１３２…アダプタ、１３５…第１の接続端子、１４１…ケース、１４１ａ…挿入口、１４２…フルサイズＩ／Ｆ端子、１４３…ループアンテナ、１４３ａ…内側、１４４…第２の接続端子、Ｃ…回路、Ｐ１…第１の部分、Ｐ２…第２の部分、Ｐ３…第３の部分、Ａ１…第１の領域、Ａ２…第２の領域。

Claims (19)

1. 第１の面と、前記第１の面の反対側にある第２の面と、を有する第１の基板と、
   前記第１の面に搭載された不揮発性メモリと、
   前記第１の基板に搭載され、前記不揮発性メモリを制御するよう構成されたメモリコントローラと、
   前記第１の基板に搭載され、第１の外部装置と電気的に接続可能である第１のインターフェース端子と、
   前記第１の基板に接続され、前記第１の面を平面視した場合に少なくとも一部が前記第１の基板の外に位置し、残りの少なくとも一部が前記第１の基板に位置する第１のアンテナと、
   前記第１のアンテナを介して第２の外部装置と通信するよう構成された通信コントローラと、
   を具備する半導体記憶装置。
2. 前記第１のアンテナは、前記第２の外部装置からの電波に基づいて電圧を発生させ、
   前記通信コントローラは、前記発生した電圧で動作可能である、
   請求項１の半導体記憶装置。
3. 前記第１のアンテナが搭載された第２の基板をさらに具備する、請求項１又は請求項２の半導体記憶装置。
4. 前記第１の基板に搭載され、前記不揮発性メモリと、前記メモリコントローラと、前記第１のインターフェース端子と、複数の第１のパッドとを含む回路と、
   前記第１の基板に搭載され、前記回路から電気的に独立した第２のパッドと、
   をさらに具備し、
   前記第１のアンテナは、前記複数の第１のパッドに半田付けされた複数の第３のパッドを有し、
   前記第２の基板は、前記回路から電気的に独立し、前記第２のパッドに半田付けされた第４のパッドを有する、
   請求項３の半導体記憶装置。
5. 前記第２の基板は、前記第１のアンテナが搭載された第１の部分と、前記第１の部分に囲まれた第２の部分と、前記第１の部分を囲む第３の部分と、を有し、
   前記複数の第３のパッドと前記第４のパッドとのうち少なくとも一つが前記第２の部分に設けられ、前記複数の第３のパッドと前記第４のパッドとのうち少なくとも他の一つが前記第３の部分に設けられた、
   請求項４の半導体記憶装置。
6. 前記第２の基板は、前記第１の基板よりも薄い、請求項３乃至請求項５のいずれか一つの半導体記憶装置。
7. 前記第１の面を平面視した場合に前記第１のアンテナの内側の少なくとも一部が前記第１の基板の外に位置する、請求項１乃至請求項６のいずれか一つの半導体記憶装置。
8. 前記第１の基板に搭載され、前記第１のアンテナに接続されて前記第１のアンテナと共に一つのアンテナを形成する第２のアンテナ、をさらに具備する請求項１乃至請求項７のいずれか一つの半導体記憶装置。
9. 前記第１のインターフェース端子は、前記第２の面に搭載され、
   前記第２のアンテナは、前記第１の面に搭載された第１の配線と、前記第２の面に搭載されるとともに前記第１の配線に接続される第２の配線と、を有し、
   前記第１の配線の少なくとも一部は、前記第１の面を平面視した場合に前記第１のインターフェース端子と重なる、
   請求項８の半導体記憶装置。
10. 前記第１の基板に設けられたグラウンドをさらに具備し、
    前記第１の基板は、前記第１のアンテナと前記第２のアンテナとによって形成される前記一つのアンテナに囲まれ、前記第１の面を平面視した場合に前記不揮発性メモリ及び前記メモリコントローラの少なくとも一方と重ねられ、且つ前記グラウンドが設けられた少なくとも一つの第１の領域と、前記第１のアンテナと前記第２のアンテナとによって形成される前記一つのアンテナに囲まれ、且つ前記第１の面を平面視した場合に前記第１の領域から外れた少なくとも一つの第２の領域と、を有する、
    請求項８又は請求項９の半導体記憶装置。
11. 前記第１の基板に搭載され、前記不揮発性メモリ、前記メモリコントローラ、及び前記通信コントローラのうちいずれか一つが電気的に接続される接続パッドと、
    前記第１の基板に搭載され、前記接続パッドに接続されるとともに、前記接続パッドと、当該接続パッドと異なる他の導電体と、を電気的に接続する第１の導電パターンと、
    前記第１の基板に搭載され、前記第２のアンテナに接続されるとともに、前記第２のアンテナと、当該第２のアンテナと異なる他の導電体と、を電気的に接続する第２の導電パターンと、
    前記第１の基板に搭載され、前記接続パッドから延びるとともに、前記接続パッドと異なる他の導電体から電気的に分離された第１のリードと、
    前記第２のアンテナから延びるとともに、前記第２のアンテナと異なる他の導電体から電気的に分離された第２のリードと、
    をさらに具備する請求項８乃至請求項１０のいずれか一つの半導体記憶装置。
12. 前記第１のリードは、前記接続パッドの反対側に位置する第１の端部を有し、
    前記第２のリードは、前記第２のアンテナの反対側に位置する第２の端部を有し、
    前記第１の基板は、前記第１のリードと前記第２のリードとが設けられた形成面と、前記形成面、前記第１のリード、及び前記第２のリードを覆うソルダーレジストと、を有し、
    前記ソルダーレジストに、前記第１の面を平面視した場合に前記第１のリードの前記第１の端部と前記第２のリードの前記第２の端部との間の領域に重ねられる開口が設けられた、
    請求項１１の半導体記憶装置。
13. 前記第１の基板は、前記不揮発性メモリ、前記メモリコントローラ、前記ソルダーレジスト、及び前記開口を覆う覆部材をさらに有する、請求項１２の半導体記憶装置。
14. 前記第１の基板に搭載された第３のリード、をさらに具備し、
    前記第１の基板は、前記第１の面の端と前記第２の面の端とを接続する端面を有し、
    前記第３のリードは、前記第２のアンテナと前記第１の基板の前記端面との間において前記第２のアンテナから延びるとともに、他の導電体から電気的に分離される、
    請求項１１乃至請求項１３のいずれか一つの半導体記憶装置。
15. 複数の前記接続パッドと、
    複数の前記第１のリードと、
    をさらに具備し、
    前記複数の第１のリードの数は、前記第２のリードの数よりも多い、
    請求項１１乃至請求項１４のいずれか一つの半導体記憶装置。
16. 前記第１の基板と前記第１のアンテナとを収容し、第１のカバーと、第２のカバーとを有する筐体、をさらに具備し、
    前記第１のカバーに、前記第１の基板が収容される第１の凹部と、前記第１のアンテナが収容される第２の凹部と、が設けられ、
    前記第２のカバーは、前記第１のカバーに取り付けられ、前記第１の基板と前記第１のアンテナとを覆う、
    請求項１乃至請求項１５のいずれか一つの半導体記憶装置。
17. 前記第１のアンテナと、第２のインターフェース端子と、を有するアダプタと、
    前記第１の基板を有し、前記アダプタに取り外し可能に取り付けられる半導体装置と、
    をさらに具備し、
    前記第１のインターフェース端子は、前記第２のインターフェース端子を介して前記第１の外部装置と電気的に接続可能である、
    請求項１の半導体記憶装置。
18. 前記第１のアンテナは、巻かれた導体によって形成される、請求項１７の半導体記憶装置。
19. 挿入口が設けられたケースと、
    前記ケースに収容されたアンテナと、
    前記挿入口の内部に設けられ、前記アンテナに接続され、前記アンテナを介して外部装置と通信するよう構成された半導体装置が前記挿入口に挿入されることで当該半導体装置に設けられた複数の第１の接続端子と電気的に接続されるよう構成された複数の第２の接続端子と、
    を具備するアダプタ。

Images