JP2017098838A - Transducer device and manufacturing method therefor - Google Patents
Transducer device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2017098838A JP2017098838A JP2015230836A JP2015230836A JP2017098838A JP 2017098838 A JP2017098838 A JP 2017098838A JP 2015230836 A JP2015230836 A JP 2015230836A JP 2015230836 A JP2015230836 A JP 2015230836A JP 2017098838 A JP2017098838 A JP 2017098838A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conversion unit
- wafer
- signal processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 235000012431 wafers Nutrition 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 16
- 238000005304 joining Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 230000008569 process Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
Description
本発明はトランスデューサ装置及びその製造方法、特に物理量−電気間の変換を行うＭＥＭＳ（Micro Electro Mechanical System）装置であり、またチップスケールでパッケージされるトランスデューサ装置の構成及びその製造方法に関する。 The present invention relates to a transducer device and a manufacturing method thereof, and more particularly to a micro electro mechanical system (MEMS) device that performs conversion between physical quantity and electricity, and also relates to a configuration of a transducer device packaged on a chip scale and a manufacturing method thereof.
図８に、従来のトランスデューサ装置の一例であるマイクロフォン装置の構成が示されており、この図８において、１は固定電極、２は可動電極（メンブレン）、３は固定電極１と可動電極２を有する変換部（トランスデューサ）、４は変換部３からの信号の増幅等の信号処理を行う信号処理回路、６は外付けコンデンサ７や外部端子８等を形成したプリント基板（ＰＣＢ）、９はボンディングワイヤ、１０は保護樹脂、１１はアコースティックポート１２を形成した金属蓋（シールド部材）、１３はバックチャンバーである。
FIG. 8 shows a configuration of a microphone device which is an example of a conventional transducer device. In FIG. 8, 1 is a fixed electrode, 2 is a movable electrode (membrane), and 3 is a fixed electrode 1 and a movable electrode 2. A conversion unit (transducer), 4 is a signal processing circuit that performs signal processing such as amplification of a signal from the
このようなマイクロフォン装置では、アコースティックポート１２からの音圧により可動電極２が振動すると、このときの容量変化が変換部３で捉えられ、この変換部３からの信号が信号処理回路４で増幅されることにより、音声を電気信号とし出力することができる。
In such a microphone device, when the movable electrode 2 vibrates due to the sound pressure from the
ところで、図８に示されるマイクロフォン装置では、既存のプリント基板６の上に、ＭＥＭＳとしての変換部３や信号処理回路４のチップをボンディングワイヤ９にて搭載し、またアコースティックポート１２を形成した金属蓋１１を被せるという構造が採用されており、このような構造では、近年の小型化に対応するには物理的な限界がある。
By the way, in the microphone device shown in FIG. 8, the metal in which the
また、上記変換部３の製作では、固定電極１と可動電極２の間に犠牲層を形成することで、この固定電極１と可動電極２の間に所定の空間を形成しており、犠牲層を形成する工程があることで、製造も煩雑になる。
更に、プリント基板６を用いることで、装置としての温度使用範囲が狭くなるという不都合もある。
Further, in the manufacture of the
Further, the use of the printed
また、上記プリント基板６には、変換部３や信号処理回路４から見て外付け部品としてコンデンサ７等の各種の素子が組み込まれており、近年のプリント基板の薄板化に伴ってコストが相対的に上昇しているという問題がある。
Further, the printed
本発明は上記問題点に鑑みてなされたものであり、その目的は、小型化、製造の容易化、モノリシック加工等による低コスト化を図ることが可能となり、温度使用範囲も広くすることができるトランスデューサ装置及びその製造方法を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to reduce the size, facilitate manufacturing, reduce costs by monolithic processing, etc., and widen the temperature usage range. It is an object to provide a transducer device and a manufacturing method thereof.
上記目的を達成するために、請求項１の発明に係るトランスデューサ装置は、変換部の固定電極を形成した第１基板と、上記変換部の可動電極を形成した第２基板とを設け、上記固定電極と可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記第１基板と第２基板を接合してなることを特徴とする。
請求項２のトランスデューサ装置は、上記第１基板又は第２基板の少なくとも一方に、上記変換部からの信号を処理する信号処理回路を設けたことを特徴とする。
請求項３のトランスデューサ装置は、上記信号処理回路をシリコンからなる上記第１基板又は第２基板に形成し、この信号処理回路と上記変換部とを配線層にて接続したことを特徴とする。
請求項４のトランスデューサ装置は、上記第１基板又は第２基板のいずれか一方の基板において、その中心部に上記変換部と連通するキャビティを形成すると共に、このキャビティの周辺部に、外気への開口から上記変換部へ連通する空気通路を形成することを特徴とする。
In order to achieve the above object, a transducer device according to a first aspect of the present invention includes a first substrate on which a fixed electrode of a conversion unit is formed, and a second substrate on which a movable electrode of the conversion unit is formed. The first substrate and the second substrate are joined while securing a predetermined space between the electrode and the movable electrode and arranging the electrodes in parallel.
The transducer device according to claim 2 is characterized in that a signal processing circuit for processing a signal from the converter is provided on at least one of the first substrate and the second substrate.
According to a third aspect of the present invention, the signal processing circuit is formed on the first substrate or the second substrate made of silicon, and the signal processing circuit and the conversion unit are connected by a wiring layer.
In the transducer device according to
請求項５の発明に係るトランスデューサ装置の製造方法は、第１ウェーハに複数の変換部の固定電極を形成し、第２ウェーハに複数の上記変換部の可動電極を形成し、各々の上記固定電極と各々の上記可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記第１ウェーハと第２ウェーハを重ねて接合し、接合した第１及び第２ウェーハを個片化して製作することを特徴とする。
請求項６のトランスデューサ装置の製造方法は、上記第１ウェーハ又は第２ウェーハのいずれか一方の個々の装置単位において、装置の縦方向で上記変換部と並ぶ位置に該変換部からの信号を処理する信号処理回路を設け、この信号処理回路と上記変換部とを配線層にて接続したことを特徴とする。
請求項７のトランスデューサ装置の製造方法は、上記第１ウェーハ又は第２ウェーハのいずれか一方の基板の個々の装置単位において、その中心部に上記変換部と連通するキャビティを形成すると共に、このキャビティの周辺部に、外気への開口から上記変換部へ連通する空気通路を形成することを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a transducer device, wherein a plurality of conversion unit fixed electrodes are formed on a first wafer, a plurality of conversion unit movable electrodes are formed on a second wafer, and each of the fixed electrodes is formed. The first wafer and the second wafer are overlapped and bonded while securing a predetermined space between the movable electrode and each of the movable electrodes, and the electrodes are arranged in parallel. It is characterized by being manufactured in pieces.
The method of manufacturing a transducer device according to claim 6 processes a signal from the conversion unit at a position aligned with the conversion unit in the vertical direction of the device in each device unit of either the first wafer or the second wafer. The signal processing circuit is provided, and the signal processing circuit and the converter are connected by a wiring layer.
The transducer device manufacturing method according to
上記の構成によれば、例えばシリコンからなる第１ウェーハ（又は第１基板）に、変換部の可動電極、信号処理回路、この信号処理回路と変換部とを接続する配線層、その他の素子、外部電極等を形成し、またシリコンからなる第２ウェーハ（又は第２基板）に、変換部の固定電極、この固定電極の前側等において素子中心に配置されるキャビティ（又はバックチャンバー）、このキャビティの外側に配置されるアコースティックポート（ホール）等を形成する。そして、変換部を構成する固定電極と可動電極とをそれらの間に所定の空間を確保しながら重ねるように配置し、第１ウェーハ（又は第１基板）と第２ウェーハ（又は第２基板）を接合し、最後に個片化すれば、多数のトランスデューサ装置が製作される。 According to the above configuration, for example, on the first wafer (or first substrate) made of silicon, the movable electrode of the conversion unit, the signal processing circuit, the wiring layer that connects the signal processing circuit and the conversion unit, other elements, An external electrode or the like is formed, and a second electrode (or second substrate) made of silicon is formed on a fixed electrode of the conversion unit, a cavity (or a back chamber) arranged at the element center on the front side of the fixed electrode, and the like. The acoustic port (hole) etc. which are arrange | positioned outside are formed. Then, the fixed electrode and the movable electrode constituting the conversion unit are arranged so as to overlap with each other while securing a predetermined space therebetween, and the first wafer (or the first substrate) and the second wafer (or the second substrate) are arranged. Are joined and finally separated into pieces, a large number of transducer devices are manufactured.
本発明によれば、例えばシリコンを用いた２枚のウェーハ又は基板を重ね、チップスケールで接合しパッケージ化することにより、トランスデューサ装置が製作できるので、製造が容易で、小型化も可能になり、第１及び第２基板をシリコン基板とすることで、温度使用範囲が広くなり、高温での使用が可能となる。
また、変換部と信号処理回路を縦方向に並べることで、更なる装置の小型化を図ることができ、変換部と信号処理回路とを絶縁層を介した配線層にて接続することを含め、トランスデューサ装置（ＭＥＭＳ装置）をモノリシック製法（半導体マイクロプロセス）で製作することで、製造の更なる容易化、低コスト化を図ることが可能となり、設計の自由度も増すという利点がある。即ち、従来のプリント基板（ＰＣＢ）を用いた装置では、変換部や信号処理回路から見て外付け部品として各素子が組み込まれており、近年のプリント基板の薄板化に伴ってコストが相対的に上がっているが、本発明は、シリコン基板（半導体基板）を用いたモノリシックでの加工が可能となるので、設計の自由度が増し更なるコスト低減が可能になる。
According to the present invention, for example, a transducer device can be manufactured by stacking two wafers or substrates using silicon, bonding them on a chip scale, and packaging them. Therefore, manufacturing is easy and miniaturization is possible. By using the first and second substrates as silicon substrates, the temperature use range is widened, and use at high temperatures becomes possible.
Further, by arranging the conversion unit and the signal processing circuit in the vertical direction, it is possible to further reduce the size of the device, including connecting the conversion unit and the signal processing circuit with a wiring layer through an insulating layer. By manufacturing the transducer device (MEMS device) by a monolithic manufacturing method (semiconductor microprocess), it is possible to further facilitate the manufacturing and reduce the cost, and to increase the degree of freedom of design. That is, in a conventional apparatus using a printed circuit board (PCB), each element is incorporated as an external component when viewed from the conversion unit and the signal processing circuit, and the cost is relatively increased with the recent thinning of the printed circuit board. However, according to the present invention, since monolithic processing using a silicon substrate (semiconductor substrate) is possible, the degree of freedom in design is increased and further cost reduction is possible.
更に、２枚のウェーハ又は基板を重ねることで、固定電極−可動電極間の空間が確保できるので、従来のように犠牲層を形成する必要がなく、犠牲層レスとなり、接続線を半導体基板として作り込むことで、変換部と信号処理回路をワイヤボンディングする必要もなく、ワイヤボンディングレスとすることができる。
また、トランスデューサ装置のキャビティ（例えばバックチャンバー）と外気への開口（例えばアコースティックポート）から変換部へ連通する空気通路とを、第１基板又は第２基板の１つの基板に形成することにより、実装密度が向上し、低コスト化に寄与できるという利点がある。
Furthermore, since the space between the fixed electrode and the movable electrode can be secured by stacking two wafers or substrates, there is no need to form a sacrificial layer as in the prior art, and there is no sacrificial layer, and the connection line is used as a semiconductor substrate. By making it, there is no need for wire bonding between the converter and the signal processing circuit, and wire bonding can be eliminated.
Further, mounting is performed by forming a cavity (for example, a back chamber) of the transducer device and an air passage communicating with the conversion unit from an opening to the outside air (for example, an acoustic port) on one substrate of the first substrate or the second substrate. There is an advantage that the density can be improved and the cost can be reduced.
図１に、実施例のトランスデューサ装置（マイクロフォン装置等）の構成が示されており、この図１において、１６はシリコンからなる第１基板、１７はシリコンからなる第２基板、１８は第１基板１６に設けられた可動電極（メンブレン）、１９は第２基板１７に設けられた固定電極（バックプレート）であり、この固定電極１９と可動電極１８で変換部（トランスデューサ）が構成される。この第１基板１６には、可動電極１８に配線層部２１（この配線層部２１に形成された図示しない配線）によって接続された信号処理回路２２、抵抗２３、容量２４、スルーホールビア（貫通電極）２６、外部端子２７等が形成される。
FIG. 1 shows a configuration of a transducer device (microphone device or the like) of the embodiment. In FIG. 1, 16 is a first substrate made of silicon, 17 is a second substrate made of silicon, and 18 is a first substrate.
上記第２基板１７には、トランスデューサ装置のバックチャンバー３０、アコースティックポート（入口）３１、このアコースティックポート３１から可動電極１８へ連通する空気通路（孔）３２が形成される。なお、空気通路３２から可動電極１８へ図示しない空気通路（孔）が形成されている。
In the
そして、上記第１基板１６と第２基板１７は、内側の接合部３４ａと外側の接合部３４ｂにて接合されることにより、シリコン基板によりパッケージされたトランスデューサ装置が製作され、上記固定電極１９と可動電極１８は平行配置されると共に、これらの間に所定の空間１００が形成・確保される。
The
図２、図３には、実施例の第１基板の製造工程、図４、図５には、第２基板の製造工程が示されており、実施例では、シリコンの第１ウェーハに上述した第１基板１６を複数個形成し、シリコンの第２ウェーハに上述の第２基板１７を複数個形成し、この第１ウェーハと第２ウェーハを重ねて接合し、個片化することで、多数の装置（パッケージ）を製作するが、各図では装置単位の構成を示すものとする。
FIGS. 2 and 3 show the manufacturing process of the first substrate of the embodiment, and FIGS. 4 and 5 show the manufacturing process of the second substrate. A plurality of
図２（ａ）に示されるように、シリコンからなる第１基板１６に、通常の半導体装置の製造プロセスにより、信号処理回路２２、抵抗２３、容量２４が形成されると共に、配線パターン２１ａ，２１ｂを含む配線層部２１が形成される。また、図３（ｇ）で説明する接合部３４ｂの第１基板側部分２５も形成される。この配線層部２１では、配線パターン２１ａ，２１ｂが図示しない別の配線により信号処理回路２２等に接続され、また図３（ｄ），（ｅ）で後述するが、変換部に接続される。
次に、図２（ｂ）に示されるように、第１基板１６の上面にレジスト３６を形成し、ＲＩＥ（反応性イオンエッチング）法によりスルーホールビアのための開口溝２６ｃを形成する。ここで、開口溝２６ｃの深さは、最終的な基板仕上げ厚より少し深めにしておく。
図２（ｃ）は、開口溝２６ｃの埋込み工程（スルーホールビア形成工程）を示しており、この埋込みはメッキ埋込み法やDoped Poly-Silicon埋込み法によって行われる。この段階では、ブラインドビアとなっている。
As shown in FIG. 2A, a
Next, as shown in FIG. 2B, a resist 36 is formed on the upper surface of the
FIG. 2C shows an embedding process (through-hole via forming process) of the
図３（ｄ）は、可動電極１８の形成の準備工程が示されており、ここでは、アルミニウム（Ａｌ）からなる仮台座３８、酸化膜３９を形成する。次に、ＰＡＤ４０を開口し、配線パターン２１ａ，２１ｂの一部を露出させる。
図３（ｅ）は、可動電極１８の形成工程であり、既に信号処理回路２２の形成完了後であるため高温プロセスはできないので、可動電極１８として、基本的にはアルミニウム、チタン等の金属膜やプラズマ系の不純物を添加したアモルファスシリコン膜等が形成される。この可動電極１８は、上記ＰＡＤ４０を介して配線層部２１の配線パターン２１ａに接続され、この配線層部２１から信号処理回路２２等に接続される。
図３（ｆ）は、第２基板１７側との絶縁分離に必要な絶縁分離酸化膜リングの形成工程であり、第２基板１７と接合する際に上記固定電極１９と可動電極１８とを絶縁分離するために絶縁膜リング４２（図７参照）が形成される。
FIG. 3D shows a preparation process for forming the
FIG. 3 (e) shows the step of forming the
FIG. 3F shows an insulating isolation oxide film ring forming step necessary for isolation from the
図３（ｇ），（ｈ）は、外部端子２７を形成するための準備工程で、まず図３（ｇ）では、フォトレジスト４３を塗布した後、チップ周辺のパッシベーション膜をエッチングし、接合部３４ｂの第１基板側部分２５を露出させた後、第１基板１６のバックグラインドを行うことで、スルーホールビア２６を形成する。そして、図３（ｈ）では、フォトレジスト４３と仮台座３８を除去した後、第１基板１６の裏面に酸化膜（又は永久レジスト膜）４５を形成し、この酸化膜４５にて外部端子２７と基板との分離を行う。
図３（ｉ）は、外部端子形成工程であり、ここでは、メッキ材（ソルダー材）を使って金属の外部端子２７がスルーホールビア２６の下部に形成される。
FIGS. 3G and 3H are preparation steps for forming the
FIG. 3I shows an external terminal formation step, in which a metal
次に、図４及び図５により第２基板１７の製作を説明する。
図４（ａ）は、１回のドライエッチングで段差のあるエッチ形状を形成するための準備工程であり、エッチング前の断面形状を示している。この工程では、シリコンからなる第２基板１７に対し酸化を行い、レジストパターニングによって所望の位置に酸化膜４６を残すと共に、チップエッジ部（周端部）の縁に沿ってレジストパターン４７を形成する。ＲＩＥ法によるエッチングでは、上記酸化膜４６の存在によりシリコンエッチの開始を遅らせることができ、この酸化膜４６はエッチングの進行と共に消滅する。そこで、この酸化膜４６の高さにより、図４（ｂ）に示すシリコン突起部４９が所望の高さになるように調節する。
Next, the production of the
FIG. 4A shows a cross-sectional shape before etching, which is a preparatory process for forming an etched shape with a step by one dry etching. In this step, the
図４（ｂ）は、シリコンエッチング後の構成であり、第２基板１７の下面には、図４（ａ）のレジストパターン４７によりエッジ部１７ｅを残した所定の深さの溝が形成され、このチップエッジ部１７ｅは元々のウェーハ表面となる。通常、半導体プロセスでは加工面を上にして断面を表現するが、実施例では、加工面を下にした状態で表現している。なお、この下面側が第１基板１６との接合面となる。シリコン突起部４９は、両基板接合時に上記図３の絶縁膜リング４２に当接するように設計される。また、酸化膜４８は、後述する固定電極１９とシリコン第２基板１７との絶縁をとる役目をする。
FIG. 4B shows a configuration after the silicon etching. On the lower surface of the
図４（ｃ）は、固定電極及びバックチャンバーの形成準備工程であり、図示されるように、第２基板１７の下側の段差面に、例えばアルミニウムをスパッタリングしてレジストパターニングした後にウェットエッチングにてアルミニウムと酸化膜４８をパターニングすることで、アコースティック孔５０を備えた固定電極１９形成する。なお、実施例の本工程では、上記シリコン突起部４９の表面とエッジ部１７ｅの表面にもアルミニウム膜が形成される。これは、シールド膜として機能させるためである。また、第２基板１７の上面に、酸化膜を成膜してレジストパターニングし、エッチングすることで、酸化膜５２ａを形成し、続いてもう一度酸化膜を成膜し、上記酸化膜５２ａの上に更に酸化膜５２ｂを形成する。この酸化膜５２ｂは、時間差を付けてエッチング量をコントロールするために形成する。なお、この第２基板１７の上面のエッジ部は、シリコン基板の元々の表面に位置し、ＲＩＥ法にて加工されないようにレジスト５３で保護する。
FIG. 4C is a process for preparing a fixed electrode and a back chamber. As shown in the figure, for example, aluminum is sputtered on the stepped surface on the lower side of the
図４（ｄ）は、ＲＩＥ法による加工工程であり、ここでは、円柱形空間のバックチャンバー（キャビティ）３０、音圧の通り道となる空気通路（孔）３２を形成しており、この空気通路３２の直径は、例えば５０〜１００ミクロン程度とされ、バックチャンバー３０の周囲に、その縁に沿って複数本が設けられる。また、図４（ｃ）の酸化膜５２ａ，５２ｂを形成することにより、図４（ｄ）に示されるように、シリコン突起部４９を支持するように第２基板１７の一部を残すことができる。
FIG. 4D shows a processing step by the RIE method. Here, a back chamber (cavity) 30 of a cylindrical space and an air passage (hole) 32 that serves as a passage for sound pressure are formed. The diameter of 32 is, for example, about 50 to 100 microns, and a plurality of pieces are provided around the
次に、図５（ｅ）では、図４（ｄ）の第２基板１７の下面側エッジ部１７ｅの端面にハンドルウェーハ５５を取り付ける。
図５（ｆ）では、図４（ｄ）で形成した空気通路３２の入口であるアコースティックポート（音圧入口）３１となる穴３１ａが加工されたシリコン蓋５６を取り付ける。このシリコン蓋５６の穴３１ａは、空気通路３２の位置に一致するように設計される。
図５（ｇ）では、上記シリコン蓋５６の上部をバックグラインドにて切削し、アコースティックポート３１となる穴３１ａを貫通しない程度に削り出し、その後ドライエッチングにて丁度貫通する程度にまでエッチングを行うことで、アコースティックポート３１を形成する。
Next, in FIG.5 (e), the
In FIG. 5 (f), a
In FIG. 5G, the upper portion of the
図６は、第１基板１６と第２基板１７を接合するときの状態であり、図７は、第１基板１６の接合部分の位置を示したものであり、上述のように、第１基板１６には、基板周縁に沿って接合部３４ｂの第１基板側部分２５が形成され、可動電極１８の周縁に沿って絶縁膜リング４２が形成される。
FIG. 6 shows a state when the
一方、上述のように、第２基板１７のシリコン突起部４９の先端アルミニウム膜に接合材（例えば金：Ａｕ）５８が付設され、周縁のエッジ部１７ｅの先端アルミニウム膜に接合材（例えば金）５９が付けられており、接合材５８を介して絶縁膜リング４２とシリコン突起部４９（の先端アルミニウム膜）を接合し（接合部３４ａ）、接合材５９を介して第１基板側部分２５とエッジ部１７ｅ（の先端アルミニウム膜）を接合する（接合部３４ｂ）ことにより、第１基板１６と第２基板１７とを貼り合わせて接合する。この接合は、金（Ａｕ）等の金属ではなく、樹脂系のフィルムを用いて実施することも可能である。
On the other hand, as described above, the bonding material (for example, gold: Au) 58 is attached to the tip aluminum film of the
このようにして、第１基板１６と第２基板１７が接合されると、図１に示されるように、変換部の可動電極１８と固定電極１９が平行配置され、かつこれら電極の間には所定の空間１００が形成されることになり、装置においては、音圧により可動電極１８が変動し、空間１００を介した容量変化が電気信号として捉えられる。そして、この変換部からの信号は、信号処理回路２２にて増幅等の処理が施される。
In this way, when the
上記のトランスデューサ装置の製造は、ウェーハレベルでの接合となり、図６で示される第１基板１６の複数を形成したウェーハと、第２基板１７の複数を形成したウェーハとをアライメントをしながら貼り合わせ、接合した後に個片化することにより、多数のトランスデューサ装置（パッケージ）が得られる。
The transducer device described above is bonded at the wafer level, and the wafer formed with a plurality of
上記実施例では、第１基板１６に可動電極１８、第２基板１７に固定電極１９を設けたが、これとは逆に、第１基板１６に固定電極１９、第２基板１７に可動電極１８を設けるようにしてもよく、また信号処理回路２２やバックチャンバー３０、アコースティックポート３１等についても、実施例とは反対側の基板に配置してもよく、これらの構成要素は各種の配置に設計することが可能である。
In the above embodiment, the
以上のように、実施例では、シリコンを用いた２枚のウェーハ又は基板（１６，１７）を重ね、チップスケールでの接合によりパッケージ化し、更には変換部（１８，１９）と信号処理回路２２を縦方向に並べて配置するので、製造の容易化、小型化を図ることでき、温度使用範囲も広くなる。
また、変換部（１８，１９）と信号処理回路２２とを配線層部２１を介して接続することで、ボンディングワイヤレスとなり、第１基板１６と第２基板１７を貼り合わせて変換部の空間１００形成するので、犠牲層レスとなる。
更に、バックチャンバー３０、アコースティックポート３１及び空気通路３２をまとめて第２基板１７に形成するので、実装密度向上、低コスト化を促進できるという利点がある。
As described above, in the embodiment, two wafers or substrates (16, 17) using silicon are stacked and packaged by bonding on a chip scale, and further, the conversion unit (18, 19) and the
In addition, by connecting the conversion units (18, 19) and the
Further, since the
１，１９…固定電極、 ２，１８…可動電極、
３…変換部、 ４，２２…信号処理回路、
１３…バックチャンバー、
１６…第１基板、 １７…第２基板、
１７ｅ…エッジ部、 ２１…配線層部、
２５…接合部３４ｂの第１基板側部分、
２６…スルーホールビア、 ２７…外部端子、
３０…バックチャンバー（キャビティ）、
３１…アコースティックポート、 ３２…空気通路、
３４ａ，３４ｂ…接合部、 ４２…絶縁膜リング、
４９…シリコン突起部、 １００…空間。
1, 19 ... fixed electrode, 2, 18 ... movable electrode,
3 ...
13 ... Back chamber,
16 ... 1st board | substrate, 17 ... 2nd board | substrate,
17e ... edge part, 21 ... wiring layer part,
25 ... the first substrate side portion of the joint 34b,
26 ... through-hole via, 27 ... external terminal,
30: Back chamber (cavity),
31 ... Acoustic port, 32 ... Air passage,
34a, 34b ... junction, 42 ... insulating film ring,
49 ... Silicon protrusion, 100 ... Space.
Claims (7)
上記固定電極と可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記第１基板と第２基板を接合してなるトランスデューサ装置。 A first substrate on which the fixed electrode of the conversion unit is formed, and a second substrate on which the movable electrode of the conversion unit is formed;
A transducer device formed by joining the first substrate and the second substrate while securing a predetermined space between the fixed electrode and the movable electrode and arranging the electrodes in parallel.
第２ウェーハに複数の上記変換部の可動電極を形成し、
各々の上記固定電極と各々の上記可動電極との間に所定の空間を確保しかつこの両電極を平行に配置しながら、上記第１ウェーハと第２ウェーハを重ねて接合し、
接合した第１及び第２ウェーハを個片化して製作するトランスデューサ装置の製造方法。 Forming fixed electrodes of a plurality of converters on the first wafer;
Forming a plurality of movable electrodes of the converter on the second wafer;
While securing a predetermined space between each of the fixed electrodes and each of the movable electrodes and arranging the electrodes in parallel, the first wafer and the second wafer are overlapped and bonded,
A method for manufacturing a transducer device, wherein the bonded first and second wafers are manufactured as individual pieces.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015230836A JP6675181B2 (en) | 2015-11-26 | 2015-11-26 | Transducer device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015230836A JP6675181B2 (en) | 2015-11-26 | 2015-11-26 | Transducer device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017098838A true JP2017098838A (en) | 2017-06-01 |
| JP6675181B2 JP6675181B2 (en) | 2020-04-01 |
Family
ID=58804892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015230836A Active JP6675181B2 (en) | 2015-11-26 | 2015-11-26 | Transducer device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6675181B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020049814A1 (en) * | 2018-09-04 | 2020-03-12 | 株式会社村田製作所 | Manufacturing method for mems device, and mems device |
| CN115134695A (en) * | 2021-03-24 | 2022-09-30 | 华为技术有限公司 | Pickup structure for microphone and electronic terminal device |
-
2015
- 2015-11-26 JP JP2015230836A patent/JP6675181B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020049814A1 (en) * | 2018-09-04 | 2020-03-12 | 株式会社村田製作所 | Manufacturing method for mems device, and mems device |
| CN112567500A (en) * | 2018-09-04 | 2021-03-26 | 株式会社村田制作所 | Method for manufacturing MEMS device and MEMS device |
| JPWO2020049814A1 (en) * | 2018-09-04 | 2021-08-12 | 株式会社村田製作所 | Manufacturing method of MEMS device and MEMS device |
| JP7047922B2 (en) | 2018-09-04 | 2022-04-05 | 株式会社村田製作所 | Manufacturing method of MEMS device and MEMS device |
| US11597648B2 (en) | 2018-09-04 | 2023-03-07 | Murata Manufacturing Co., Ltd. | MEMS device manufacturing method and mems device |
| CN115134695A (en) * | 2021-03-24 | 2022-09-30 | 华为技术有限公司 | Pickup structure for microphone and electronic terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6675181B2 (en) | 2020-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5460770B2 (en) | Microelectromechanical system microphone and manufacturing method thereof | |
| KR102106074B1 (en) | Electro acoustic transducer and method of manufacturing the same | |
| TW201123921A (en) | Capacitive transducer and fabrication method | |
| JP2005039652A (en) | Sound detection mechanism | |
| US10284986B2 (en) | Piezoelectric speaker and method for forming the same | |
| TWI533715B (en) | Packaging Method of Stacked Micro - Electromechanical Microphone | |
| US11691870B2 (en) | Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit | |
| US20130100779A1 (en) | Acoustic sensor and fabrication method thereof | |
| CN103561376A (en) | Mems microphone and manufacturing method thereof | |
| TW201743371A (en) | Method and system for MEMS devices with dual damascene formed electrodes | |
| JP6736829B2 (en) | Transducer device and manufacturing method thereof | |
| CN212292788U (en) | Wafer-level packaging structure of micro-electro-mechanical system microphone | |
| JP6675181B2 (en) | Transducer device and manufacturing method thereof | |
| KR20190061071A (en) | METHOD FOR MANUFACTURING A SMALL-MECHANICAL PRESSURE SENSOR WITH STRESS-DEPRESSED | |
| CN104754480A (en) | Micro-electro-mechanical system microphone and manufacturing method thereof | |
| US10277983B2 (en) | Microphone device | |
| JP2008099004A (en) | Method for manufacturing electrostatic capacitance sensor and electrostatic capacitance sensor | |
| JP6582273B2 (en) | Manufacturing method of MEMS element | |
| JP7166602B2 (en) | MEMS microphone | |
| JP2013219213A (en) | Laminated type semiconductor device and process of manufacturing the same | |
| JP2017108226A (en) | Transducer device and manufacturing method thereof | |
| KR101366418B1 (en) | Semiconductor device | |
| CN104837104B (en) | Method, microphone and mobile device for manufacturing multiple microphone structures | |
| JP2009081624A (en) | Semiconductor sensor device | |
| EP3479476B1 (en) | Component with a thin-layer covering and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6675181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |