JP2017084891A - 磁気トンネル接合素子 - Google Patents

磁気トンネル接合素子 Download PDF

Info

Publication number
JP2017084891A
JP2017084891A JP2015209528A JP2015209528A JP2017084891A JP 2017084891 A JP2017084891 A JP 2017084891A JP 2015209528 A JP2015209528 A JP 2015209528A JP 2015209528 A JP2015209528 A JP 2015209528A JP 2017084891 A JP2017084891 A JP 2017084891A
Authority
JP
Japan
Prior art keywords
heusler alloy
layer
tunnel junction
magnetic tunnel
alloy film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015209528A
Other languages
English (en)
Inventor
義明 園部
Yoshiaki Sonobe
義明 園部
博介 伊藤
Hirosuke Ito
博介 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2015209528A priority Critical patent/JP2017084891A/ja
Priority to KR1020160094915A priority patent/KR102565362B1/ko
Priority to US15/283,272 priority patent/US10170695B2/en
Publication of JP2017084891A publication Critical patent/JP2017084891A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】ホイスラー合金が垂直磁気異方性とハーフメタル性を同時に有する磁気トンネル接合素子を提供すること。【解決手段】磁気トンネル接合素子10は、少なくとも1つのホイスラー合金膜と、ホイスラー合金膜と接合し、絶縁性を有するバリアー層14とを備え、ホイスラー合金膜は、バリアー層14から接合面に平行な方向で圧縮応力が付与されている。【選択図】図1

Description

本発明は磁気トンネル接合素子に関し、特にスピン注入磁化反転効果を用いた、高集積の垂直磁化型STT(Spin Transfer Torque)−MRAM(Magnetoresistive Random Access Memory)に用いられる磁気トンネル接合素子に関する。
垂直磁化を有し、磁気抵抗効果によって読み出しを行う磁気抵抗素子は、微細化に対する熱擾乱耐性が高く、次世代のメモリ等として期待されている。
この次世代メモリは、磁化方向が可変である自由層と、所定の磁化方向を維持する参照層と、この自由層と参照層との間に設けられたMgOバリアー層を有する磁気トンネル接合層を備えた磁気抵抗(Magnetic tunnel junction:MTJ)素子から構成される。
このような次世代メモリの基本構成材料として、高垂直磁気異方性を有し、且つ高いスピン分極率を持つ強磁性材料が要求されている。しかしながら、材料自体が垂直磁気異方性を持ち、理論的に高いスピン分極率を持っている材料は、CoFeB金属強磁性体,Mn―Ge系等の材料しかないので、選択できる材料の範囲が非常に狭いのが実状である。したがって、高い垂直磁気異方性を持ち、且つ高いスピン分極率有する材料を用いることは困難である。
現在、主に研究開発で用いられているCoFeB金属強磁性体に関して、特許文献1には、スピン分極層より小さな格子定数を有する安定化層をスピン分極層に接触させて、スピン分極層の結晶格子をx軸及びy軸方向に縮ませた磁気トンネル接合素子が記載されている。
しかしながら、垂直磁気異方性の変化は材料構成(組成、結晶構造、磁性元素)に依存して、歪によってすべての磁性材料の垂直磁気異方性が増加するとは限らない。一般には、歪の垂直磁気異方性に与える効果は磁性材料自体が有する特性に大きく依存する。
一方、Co基ホイスラー合金は高いスピン偏極率、高いキュリー(Curie)温度を有するため、Co基ホイスラー(Heusler)合金を用いる強磁性トンネル接合素子では巨大なトンネル磁気抵抗比が期待されている。
そして、特許文献2−4及び非特許文献1に記載されているように、磁気トンネル接合素子は、垂直磁化型STT−MRAMへの応用が検討されている。
特開2010−238769号公報 特開2011−71352号公報 特開2005−150303号公報 特開2005−32878号公報
J. Appl. Phys 115, 17C732(2014), IEEE Trans. Magn., vol. 50, No11, 2600304
このCo基ホイスラー合金は、材料自体が垂直磁気異方性を持たないため、磁気トンネル接合素子に垂直磁化保持層を結合させることが検討されている。しかしながら、Co基ホイスラー合金を用いた磁気トンネル接合素子では、膜の厚みが大きくなるため磁化反転電流が増大してしまい、低電力デバイスを作成することが困難であるという問題がある。
また、界面磁気異方性を用いる検討も行われているが、Co基ホイスラー合金は垂直磁気異方性が小さいので、ハーフメタル性を保持するためにホイスラー合金膜厚を1nm以上にすると磁気異方性が垂直から面内に変化してしまう問題がある。
このように、従来は、ホイスラー合金が垂直磁気異方性とハーフメタル(Half−metal)性を同時に有する磁気トンネル接合素子を提供することができなかった。
本発明の磁気トンネル接合素子は、少なくとも1つのホイスラー合金膜と、前記ホイスラー合金膜と接合し、絶縁性を有するバリアー層とを備え、前記ホイスラー合金膜は、前記バリアー層から接合面に平行な方向で圧縮応力が付与されている。
本発明の磁気トンネル接合素子は、好ましくは、前記ホイスラー合金膜と前記バリアー層とは、XY平面で接合し、前記バリアー層のX軸及び/またはY軸の格子定数は、前記ホイスラー合金膜のX軸及び/またはY軸の格子定数の96%以上、98%以下である。
本発明の磁気トンネル接合素子は、好ましくは、前記ホイスラー合金膜は、L2結晶構造を有するCo基フルホイスラー合金である。
本発明の磁気トンネル接合素子は、好ましくは、前記バリアー層は、CaF、CeO、PrO、SrTiO、Sm、Gd、またはSiを含む。
本発明の磁気トンネル接合素子は、好ましくは、前記ホイスラー合金膜と接するバッファ層を備え、前記バリアー層は、前記ホイスラー合金膜の一主面で接合し、前記バッファ層は、前記一方の主面とは反対側の主面で前記ホイスラー合金膜と接合する。
本発明の磁気トンネル接合素子は、好ましくは、前記バッファ層は、CaFまたは、CeO、PrO、SrTiO、Sm、またはGd、またはSiを含む。
本発明の磁気トンネル接合素子は、好ましくは、磁気トンネル接合素子は、2つの前記ホイスラー合金膜を備え、一方の前記ホイスラー合金膜は、前記バリアー層の一主面で接合し、他方の前記ホイスラー合金膜は、前記一方の主面とは反対側の主面で前記バリアー層と接合する。
これらの発明によれば、バリアー層を構成する絶縁物質の格子定数が、参照層及び自由層を構成する物質の格子定数より小さくなるように、絶縁物質を選択することにより、参照層及び自由層に圧縮応力が付与され、参照層及び自由層の垂直磁気異方性が増加することができる。
そして、これらの発明によれば、バリアー層、参照層及び自由層を構成する物質の格子定数の比率を所定の範囲内とすることにより、参照層及び自由層がハーフメタル性を有することができる。
また、これらの発明によれば、磁気トンネル接合素子を構成する2つのホイスラー合金膜に対して、1つの絶縁バリアー膜で、垂直磁気異方性とハーフメタル性を同時に有することができる。
本発明の磁気抵抗メモリは、少なくとも1つのホイスラー合金膜と、前記ホイスラー合金膜と接合し、絶縁性を有するバリアー層とを備え、前記ホイスラー合金膜は、前記バリアー層から接合面に平行な方向で圧縮応力が付与されている磁気トンネル接合素子と、前記磁気トンネル接合素子に電圧を印加する電極とを備える。
本発明の磁気抵抗メモリによれば、バリアー層を構成する絶縁物質の格子定数が、参照層及び自由層を構成する物質の格子定数より小さくなるように、絶縁物質を選択した磁気トンネル接合素子を用いることにより、垂直磁気異方性が増加するので、磁気抵抗メモリを高密度化することができる。
本発明によれば、ホイスラー合金が垂直磁気異方性とハーフメタル性を同時に有する磁気トンネル接合素子を提供することができる。
図1は、実施の形態1にかかる磁気トンネル接合素子の断面図である。 図2は、ホイスラー合金に付与された歪みと垂直磁気異方性との関係を示すグラフである。 図3は、ホイスラー合金に付与された歪みとハーフメタル性との関係を示すグラフである。 図4は、実施の形態2にかかる磁気トンネル接合素子の断面図である。 図5は、実施の形態1にかかる磁気トンネル接合素子の変形例の断面図である。 図6は、実施形態3に係る磁気抵抗メモリの一例の要部を表す斜視図である。
本発明はホイスラー合金膜の垂直磁気異方性とハーフメタル性を同時に確保する方法である。第一原理計算により歪みと垂直磁気異方性およびハーフメタル性の関係を調べた結果、圧縮歪みを与えることにより大きな垂直磁気異方性とハーフメタル性が同時に得られることが分かった。その結果から絶縁バリアー膜の格子定数がホイスラー材料の格子定数よりも小さいことが重要であることを発見した。バリアー材料としてCaF(calcium fluroraide),またはCeO(Cerium Oxide,Ceria)が適している。本発明により次世代のSTT−MRAMに適した垂直磁気トンネル接合素子を提供することができる
(実施の形態1)
以下、図面を参照して本発明の実施の形態について説明する。図1は、実施の形態1にかかる磁気トンネル接合素子の断面図である。図1において、磁気トンネル接合素子10は、基板11と、バッファ層12と、参照層13と、バリアー層14と、自由層15と、キャップ層16と、第2キャップ層17とを含む。
基板11は、熱酸化膜付きSi基板、またはSi単結晶基板である。
バッファ層12は、基板11上に形成された安定化層である。具体的には、バッファ層12は、Cr,Ta,Au,W,PtまたはTiを含む層である。
参照層13は、ホイスラー合金膜からなる層13Aと、Co/Pt多層膜13Bとから構成される。好ましくはホイスラー合金膜からなる層13Aは、Co基フルホイスラー(Co−based full−Heusler)合金からなる層である。具体的には、Co基フルホイスラー合金は、CoFeSi、CoMnSi、Co(Fe−Mn)Si、CoFeAl、またはCoCrAlとすることができる。また、Co/Pt多層膜13Bは、大きな垂直磁気異方性を持たせるために備えられている。図1に示すように、ホイスラー合金膜からなる層13Aは、バリアー層14と接合し、Co/Pt多層膜13Bは、バッファ層12と接合している。
バリアー層14は、絶縁物質からなる層である。バリアー層14は、強磁性を有する参照層13及び自由層15に挟まれている。そして、参照層13及び自由層15との接合面に対して垂直に電圧が印加されることにより、トンネル効果によって磁気トンネル接合素子10に電流が流れる。
自由層15は、ホイスラー合金膜からなる層である。好ましくは自由層15は、Co基フルホイスラー合金からなる層である。具体的には、Co基フルホイスラー合金は、CoFeSi、CoMnSi、Co(Fe−Mn)Si、CoFeAl、またはCoCrAlとすることができる。
キャップ層16は、自由層15上に形成された安定化層である。具体的には、キャップ層16は、Ru及びTaを含む層である。
第2キャップ層17は、キャップ層16上に形成された安定化層である。具体的には、キャップ層17は、RuまたはTa含む層である。
磁気トンネル接合素子10において、バリアー層14を構成する物質の格子定数が、参照層13及び自由層15を構成する物質の格子定数より小さいことにより、参照層13及び自由層15に圧縮応力が付与され、参照層13及び自由層15の垂直磁気異方性が増加する。そして、磁気トンネル接合素子10は、垂直磁気異方性が増加した、参照層13と自由層15との間にバリアー層14を備え、バリアー層14と参照層13及び自由層15との接合面に対して垂直に電圧を印加するとトンネル効果により磁気トンネル接合素子10に電流が流れる。
なお、磁気トンネル接合素子10の抵抗値は、参照層13と自由層15のスピン分極が平行である場合、低くなり、参照層13と自由層15のスピン分極が反平行である場合、高くなる。
次に、参照層13及び自由層15に付与される歪みと垂直磁気異方性の関係について説明する。図2は、ホイスラー合金に付与された歪みと垂直磁気異方性との関係を示すグラフである。図2において、横軸はホイスラー合金の歪みの量を示し、縦軸は垂直磁気異方性を示す。
図2において、垂直磁気異方性は、以下の式(1)で定義される磁気異方性エネルギーKu(10J/m)で定義される。
Ku=E[ijk]−E[001] ・・・(1)
ここで、E[ijk]は磁化が(ijk)方向を向いたときの内部エネルギー、E[001]の内部エネルギーを示す。
具体的には、磁化が面内の(100)および(110)方向を向いたときの内部エネルギーと面直の(001)方向を向いたときの内部エネルーの差E[100]−E[001]とE[110]−E[001]から磁気異方性エネルギーKuを求める。そして、Kuが0より大きい場合、垂直磁化膜となる。
ホイスラー合金の歪みの量δは、立方格子(Cubic,空間群Fm−3m)から正方格子(Tetragonal,空間群I4/mmm)に変形した場合、以下で定義される。
δ=(a−a)/a
ここで、aは、立方格子の三軸の格子定数(すなわちa=a=a=a)であり、aは、正方晶の二軸の格子定数(a=a=a、a=c)である。正のδは引っ張り歪みに対応し、負のδは圧縮歪みに対応する。
図2の圧縮歪みと垂直磁気異方性との関係は、CoMnSiホイスラー合金に対して第一計算原理で求めた結果である。
第一原理計算には平面波基底・擬ポテンシャル法電子構造計算プログラムVASPを用いた。交換相関エネルギーの取り扱いには一般化勾配近似(Generalized Gradient Approximation:GGA)を適用し、内殻の取り扱いにはProjector Augmented Wave(PAW)法を採用した。その際の平面波カットオフエネルギーは500eVとし、波数点サンプリングにはブリルアンゾーンを25×25×25分割しMonkhorst−Pack法を用いた。ホイスラー合金の単位胞に対してaを与え、エネルギーが最小となるようにcを決定することで構造最適化を行った。この際のエネルギー収束の判定条件は10−7eV/unit cellである。
図2に示すように、ホイスラー合金の垂直磁気異方性は、ホイスラー合金の歪みの量δが−0.02以下で急激に上昇することが判明した。
次に参照層13及び自由層15に付与される歪みとハーフメタル性の関係について説明する。図3は、ホイスラー合金に付与された歪みとハーフメタル性との関係を示すグラフである。図3において、横軸はホイスラー合金の歪みの量δを示し、縦軸はスピン分極率(Spin Polarization)を示す。ホイスラー合金の歪みの量の定義は、上述した図2と同じである。
スピン分極率は、フェルミエネルギーにおける上向きスピンの状態密度Dupと下向きスピンの状態密度Ddownから以下の式(2)で求められる。
P=(Dup−Ddown)/(Dup+Ddown)×100(%) ・・・(2)
式(2)より求められたPが100%であるときにハーフメタル性を有する。
また、スピン分極率についても、図2の垂直磁気異方性と同様に第一計算原理で求めた結果である。第一計算原理は上述した図2の条件と同じである。
図3に示すように、ホイスラー合金の歪みの量δが−0.04以上である場合、ホイスラー合金のスピン分極率は、100%となることが判明した。したがって、ホイスラー合金の歪みの量δが−0.04以上である場合、ホイスラー合金はハーフメタル性を有する。
したがって、ホイスラー合金の歪みの量δが−0.04以上−0.02以下とすることにより、ホイスラー合金が垂直磁気異方性とハーフメタル性を同時に有することができる。
そして、バリアー層14を構成する絶縁物質の格子定数が、参照層13及び自由層15を構成するホイスラー合金の格子定数と比較して小さい場合、磁気トンネル接合素子が高出力、高い高熱安定性の観点で優位なことがわかる。
次に、ホイスラー合金に圧縮歪みを付与し得る、ホイスラー合金と絶縁体(Insulator)の格子定数の関係について説明する。表1は、絶縁体材料の格子定数と、応力との関係を示す表である。表1では、バリアー層に用いられる絶縁体材料と、材料の格子定数(a[nm])、ホイスラー合金の格子定数との差(Misfit[%])、及び応力(Strain)の種類との関係を示している。表1及び後述する表2においてMisfitは(絶縁材料の格子定数−ホイスラー合金の格子定数)/ホイスラー合金の格子定数で定義される。表1ではホイスラー合金として、CoMnSi、CoFeSi、CoFeAl、及びCoCrAlの4種を例示している。
Figure 2017084891
表1に示すように、絶縁材料がMgOまたはMgAlである場合、格子定数はそれぞれ0.421、0.808であり、格子構造を考慮すると、MgO、MgAlの格子定数は、それぞれ0.595、0.571である。そして、CoMnSiホイスラー合金の格子定数は、0.565である。したがって、MgOの格子定数は、CoMnSiホイスラー合金の格子定数より5.1%大きく、MgAlの格子定数は、CoMnSiホイスラー合金の格子定数より0.9%大きい。この結果、ホイスラー合金に引っ張り応力(Tensile Strain)が付与されてしまう。絶縁材料がMgOまたはMgAlであり、且つホイスラー合金がCoFeSiである場合、同様に引っ張り応力(Tensile Strain)が付与されてしまう。更に絶縁材料がMgAlであり、且つホイスラー合金がCoFeAlまたはCoCrAlである場合、同様に引っ張り応力(Tensile Strain)が付与されてしまう。
一方、絶縁材料がCaFまたはCeOである場合、格子定数はそれぞれ0.546、0.541である。したがって、CaFの格子定数は、CoMnSiホイスラー合金の格子定数より3.4%小さく、CeOの格子定数は、CoMnSiホイスラー合金の格子定数より4.2%小さい。この結果、ホイスラー合金に圧縮応力(Compressive Strain)が付与される。同様に絶縁材料がCaFまたはCeOである場合、ホイスラー合金がCoMnSi、CoFeSi、CoFeAl、及びCoCrAlのいずれであっても、圧縮応力(Compressive Strain)が付与される。更に、絶縁材料がPrO、SrTiO、Sm、Gd、またはSiである場合、ホイスラー合金がCoMnSi、CoFeSi、CoFeAl、及びCoCrAlのいずれであっても、圧縮応力(Compressive Strain)が付与される。
このように、実施の形態1の磁気トンネル接合素子は、バリアー層を構成する絶縁物質の格子定数が、参照層及び自由層を構成する物質の格子定数より小さくなるように、絶縁物質を選択することにより、参照層及び自由層に圧縮応力が付与され、参照層及び自由層の垂直磁気異方性が増加することができる。
そして、実施の形態1の磁気トンネル接合素子は、バリアー層、参照層及び自由層を構成する物質の格子定数の比率を所定の範囲内とすることにより、参照層及び自由層がハーフメタル性を有することができる。
なお、ホイスラー合金の歪みの量δは、バリアー層を構成する絶縁物質の格子定数と参照層及び自由層を構成するホイスラー合金の格子定数との差を、ホイスラー合金の格子定数で割った値であるので、ホイスラー合金の歪みの量δは、バリアー層を構成する絶縁物質の格子定数と参照層及び自由層を構成するホイスラー合金の格子定数との比率で表すこともできる。
すなわち、上述したホイスラー合金の歪みの量δが−0.04であることは、言い換えると、バリアー層を構成する絶縁物質の格子定数を、参照層及び自由層を構成するホイスラー合金の格子定数の96%とすることである。同様にホイスラー合金の歪みの量δが−0.02であることは、言い換えると、バリアー層を構成する絶縁物質の格子定数を、参照層及び自由層を構成するホイスラー合金の格子定数の98%とすることである。
(実施の形態2)
実施例1では、下地層(キャップ層、バッファー層)を公知のCr,Ta,Au,W,PtまたはTiを含む層として形成したが、実施の形態2では、これに替えて、下地層(キャップ層、バッファー層)についても、格子定数が、参照層及び自由層を構成する物質の格子定数より小さい物質で構成された層で形成することを特徴としている。
図4は、実施の形態2にかかる磁気トンネル接合素子の断面図である。図4において、図1と同一の構成については、同一の番号を付し、説明を省略する。図4において、磁気トンネル接合素子20は、基板11と、バッファ層22と、参照層13と、バリアー層14と、自由層15と、キャップ層26と、第2キャップ層17とを含む。
バッファ層22は、参照層13及び自由層15を構成する物質の格子定数より小さい物質で構成された層である。同様にキャップ層16は、参照層13及び自由層15を構成する物質の格子定数より小さい物質で構成された層である。
表2は、下地層の材料の格子定数、参照層と自由層に付与される応力及び磁気異方性との関係を示す表である。表2では、下地層に用いられる材料と、材料の格子定数(a[nm])と、CoMnSiホイスラー合金の格子定数との差(Misfit[%])、応力(Strain)の種類、及び垂直磁気異方性との関係を示している。
Figure 2017084891
表2に示すように、下地層(バッファ層12、キャップ層16)を構成する絶縁物質の格子定数が、参照層13及び自由層15を構成する物質の格子定数より小さい物質(表2ではPd)を選択することにより、参照層13及び自由層15に圧縮応力が付与され、参照層13及び自由層15の垂直磁気異方性が増加する。
また、たとえば、下地層(バッファ層22またはキャップ層26)の物質として、実施の形態1でバリアー層14に用いたCaF、CeO、PrO、SrTiO、Sm、Gd、またはSiを用いてもよい。
このように、実施の形態2の磁気トンネル接合素子は、下地層(バッファ層、キャップ層)を構成する絶縁物質の格子定数が、参照層及び自由層を構成する物質の格子定数より小さく物質を選択することにより、参照層及び自由層に圧縮応力が付与され、参照層及び自由層の垂直磁気異方性が増加することができる。
なお、実施の形態1及び実施の形態2では、バッファ層12(バッファ層22)、参照層13、バリアー層14、自由層15、キャップ層16(キャップ層26)の順に積層しているが、例えば、図5に示すように、バッファ層12(バッファ層22)、自由層15、バリアー層14、参照層13、キャップ層16(キャップ層26)の順に積層してもよい。
(実施の形態3)
実施の形態3では、実施の形態1または実施の形態2の磁気トンネル接合素子を用いた磁気抵抗メモリについて説明する。
図6は、実施形態3に係る磁気抵抗メモリの一例の要部を表す斜視図である。
図6において、磁気抵抗メモリは、メモリセル30、ビット線31、コンタクトプラグ35及び37、及びワード線38を備える。
メモリセル30は、半導体基板32、拡散領域33及び34、ソース線36、ゲート絶縁膜39及び磁気抵抗素子10を備える。磁気トンネル接合素子10は、実施の形態1の磁気トンネル接合素子10に対応するが、実施の形態2の磁気トンネル接合素子20を用いてもよい。
磁気抵抗メモリは、複数のメモリセル30をマトリクス状に配置し、複数本のビット線1及び複数本のワード線38を用いて、互いに接続することにより形成される。MRAMは、スピントルク注入方式を用いて、データの書き込み処理が実行される。
半導体基板32は、上面に拡散領域33及び34を有し、拡散領域33は、拡散領域34から所定の間隔を空けて配置されている。拡散領域33はドレイン領域として機能し、拡散領域34はソース領域として機能する。拡散領域33は、コンタクトプラグ37を介して磁気トンネル接合素子10に接続される。
ビット線側電極31は、半導体基板32の上方に配置されるとともに、磁気抵抗素子10に接続される。ビット線31は、書き込み回路(不図示)及び読み出し回路(不図示)に接続されている。
拡散領域34はコンタクトプラグ35を介してソース線36に接続される。ソース線36は、書き込み回路(不図示)及び読み出し回路(不図示)に接続されている。
ワード線38は、拡散領域33及び拡散領域34に接するように、ゲート絶縁膜39を介して半導体基板32に配置される。ワード線38とゲート絶縁膜39とは、選択トランジスタとして機能する。ワード線38は、図示しない回路から電流を供給されて活性化し、選択トランジスタとしてターンオンする。
この磁気抵抗メモリは、ビット線31と拡散領域33とが電極として、磁気トンネル接合素子10に電圧を印加し、電圧印加により一定方向に揃えられた電子のスピントルクが強磁性体層の磁化方向を変化させる。そして、電流方向を変えることにより、磁気抵抗メモリに記録されるデータの値を変えることができる。
このように、実施の形態3の磁気抵抗メモリは、バリアー層を構成する絶縁物質の格子定数が、参照層及び自由層を構成する物質の格子定数より小さくなるように、絶縁物質を選択した磁気トンネル接合素子を用いることにより、垂直磁気異方性が増加するので、磁気抵抗メモリを高密度化することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
10、20 磁気トンネル接合素子
11 基板
12、22 バッファ層
13 参照層
14 バリアー層
15 自由層
16、26 キャップ層
17 第2キャップ層
30 メモリセル
31 ビット線
32 半導体基板
33、34 拡散領域
35、37 コンタクトプラグ
36 ソース線
38 ワード線
39 ゲート絶縁膜

Claims (9)

  1. 少なくとも1つのホイスラー合金膜と、前記ホイスラー合金膜と接合し、絶縁性を有するバリアー層とを備え、前記ホイスラー合金膜は、前記バリアー層から接合面に平行な方向で圧縮応力が付与されている磁気トンネル接合素子。
  2. 前記ホイスラー合金膜は、L2結晶構造を有するCo基フルホイスラー合金である請求項1に記載の磁気トンネル接合素子。
  3. 前記ホイスラー合金膜は、CoMnSiである請求項2に記載の磁気トンネル接合素子。
  4. 前記ホイスラー合金膜と前記バリアー層とは、XY平面で接合し、前記バリアー層のX軸及び/またはY軸の格子定数は、前記ホイスラー合金膜のX軸及び/またはY軸の格子定数の96%以上、98%以下である請求項3に記載の磁気トンネル接合素子。
  5. 前記バリアー層は、CaF、CeO2、PrO、SrTiO、Sm、Gd、またはSiを含む請求項1から3のいずれかに記載の磁気トンネル接合素子。
  6. 前記ホイスラー合金膜と接するバッファ層を備え、
    前記バリアー層は、前記ホイスラー合金膜の一主面で接合し、
    前記バッファ層は、前記一方の主面とは反対側の主面で前記ホイスラー合金膜と接合する請求項1から4のいずれかに記載の磁気トンネル接合素子。
  7. 前記バッファ層は、CaF、CeO、PrO、SrTiO、Sm、Gd、またはSiを含む請求項5に記載の磁気トンネル接合素子。
  8. 磁気トンネル接合素子は、2つの前記ホイスラー合金膜を備え、
    一方の前記ホイスラー合金膜は、前記バリアー層の一主面で接合し、
    他方の前記ホイスラー合金膜は、前記一方の主面とは反対側の主面で前記バリアー層と接合する請求項1から6のいずれかに記載の磁気トンネル接合素子。
  9. 少なくとも1つのホイスラー合金膜と、前記ホイスラー合金膜と接合し、絶縁性を有するバリアー層とを備え、前記ホイスラー合金膜は、前記バリアー層から接合面に平行な方向で圧縮応力が付与されている磁気トンネル接合素子と、
    前記磁気トンネル接合素子に電圧を印加する電極とを備える、磁気抵抗メモリ。
JP2015209528A 2015-10-26 2015-10-26 磁気トンネル接合素子 Pending JP2017084891A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015209528A JP2017084891A (ja) 2015-10-26 2015-10-26 磁気トンネル接合素子
KR1020160094915A KR102565362B1 (ko) 2015-10-26 2016-07-26 자기 터널 접합 소자
US15/283,272 US10170695B2 (en) 2015-10-26 2016-09-30 Magnetic tunnel junction device utilizing lattice strain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209528A JP2017084891A (ja) 2015-10-26 2015-10-26 磁気トンネル接合素子

Publications (1)

Publication Number Publication Date
JP2017084891A true JP2017084891A (ja) 2017-05-18

Family

ID=58559155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209528A Pending JP2017084891A (ja) 2015-10-26 2015-10-26 磁気トンネル接合素子

Country Status (3)

Country Link
US (1) US10170695B2 (ja)
JP (1) JP2017084891A (ja)
KR (1) KR102565362B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276224A1 (ja) * 2021-06-29 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子、磁気センサ、および磁気メモリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6803575B2 (ja) * 2016-06-24 2020-12-23 国立研究開発法人物質・材料研究機構 I−iii−vi2化合物半導体を用いた磁気抵抗素子及びその製造方法、これを用いた磁気記憶装置並びにスピントランジスタ
KR20190027581A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치
US10170696B1 (en) * 2017-10-26 2019-01-01 International Business Machines Corporation MnN and Heusler layers in magnetic tunnel junctions
US11005029B2 (en) * 2018-09-28 2021-05-11 Samsung Electronics Co., Ltd. Spin transfer torque switching of a magnetic layer with volume uniaxial magnetic crystalline anistotropy
CN113036032B (zh) 2019-12-24 2024-08-27 Tdk株式会社 磁阻效应元件
US20230320231A1 (en) * 2022-03-31 2023-10-05 International Business Machines Corporation Tetragonal half metallic heusler compounds

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120091423A1 (en) * 2010-10-14 2012-04-19 Sony Corporation Nonvolatile memory device and manufacturing method thereof
US20140175582A1 (en) * 2012-12-20 2014-06-26 Dmytro Apalkov Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US20140284534A1 (en) * 2013-03-22 2014-09-25 Toshihiko Nagase Magnetoresistive element and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4253225B2 (ja) 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4745414B2 (ja) 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5072120B2 (ja) 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5597899B2 (ja) * 2012-09-21 2014-10-01 株式会社東芝 磁気抵抗素子および磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120091423A1 (en) * 2010-10-14 2012-04-19 Sony Corporation Nonvolatile memory device and manufacturing method thereof
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US20140175582A1 (en) * 2012-12-20 2014-06-26 Dmytro Apalkov Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US20140284534A1 (en) * 2013-03-22 2014-09-25 Toshihiko Nagase Magnetoresistive element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276224A1 (ja) * 2021-06-29 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子、磁気センサ、および磁気メモリ

Also Published As

Publication number Publication date
KR102565362B1 (ko) 2023-08-09
KR20170048140A (ko) 2017-05-08
US20170117458A1 (en) 2017-04-27
US10170695B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
KR102565362B1 (ko) 자기 터널 접합 소자
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US9287323B2 (en) Perpendicular magnetoresistive elements
US9997179B2 (en) Storage element, storage apparatus, and magnetic head
US20140203383A1 (en) Perpendicular magnetoresistive memory element
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
JP2012146727A (ja) 記憶素子及び記憶装置
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
JP2012080058A (ja) 記憶素子、メモリ装置
WO2016137171A1 (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
JP2018037616A (ja) 磁気トンネル接合素子
JP2012160681A (ja) 記憶素子、メモリ装置
JP6483403B2 (ja) 磁気抵抗素子、及びstt−mram
KR20160085219A (ko) 열적으로 보조되는 스핀 토크 전가 스위칭을 이용한 자기 접합을 제공하는 방법 및 시스템
US11038100B1 (en) Magnetoresistive element having a perpendicular AFM structure
US12004355B2 (en) Magnetic tunnel junction element and magnetoresistive memory device
US9472750B2 (en) Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US9735350B2 (en) Method and system for removing boron from magnetic junctions usable in spin transfer torque memory applications
KR20200002754A (ko) 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치
US11545290B2 (en) Magnetoresistive element having a giant interfacial perpendicular magnetic anisotropy
KR102661844B1 (ko) 자기터널접합 소자 및 자기저항 메모리 장치
Tomczak et al. Influence of the reference layer composition on the back-end-of-line compatibility of Co/Ni-based perpendicular magnetic tunnel junction stacks
KR20180013629A (ko) 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치
JP2020072239A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317