JP2017084850A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2017084850A
JP2017084850A JP2015208415A JP2015208415A JP2017084850A JP 2017084850 A JP2017084850 A JP 2017084850A JP 2015208415 A JP2015208415 A JP 2015208415A JP 2015208415 A JP2015208415 A JP 2015208415A JP 2017084850 A JP2017084850 A JP 2017084850A
Authority
JP
Japan
Prior art keywords
power semiconductor
chip
semiconductor device
cover plate
spring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015208415A
Other languages
Japanese (ja)
Other versions
JP6559536B2 (en
Inventor
貴広 藤井
Takahiro Fujii
貴広 藤井
浩嗣 石川
Koji Ishikawa
浩嗣 石川
潤 冨永
Jun Tominaga
潤 冨永
秀雅 伊藤
Hidemasa Ito
秀雅 伊藤
一也 相馬
Kazuya Soma
一也 相馬
岡 誠次
Seiji Oka
誠次 岡
山口 義弘
Yoshihiro Yamaguchi
義弘 山口
哲男 本宮
Tetsuo Motomiya
哲男 本宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Mitsubishi Electric Corp
Original Assignee
NHK Spring Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd, Mitsubishi Electric Corp filed Critical NHK Spring Co Ltd
Priority to JP2015208415A priority Critical patent/JP6559536B2/en
Publication of JP2017084850A publication Critical patent/JP2017084850A/en
Application granted granted Critical
Publication of JP6559536B2 publication Critical patent/JP6559536B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Connecting Device With Holders (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor device capable of downsizing while pressing with an even surface pressure.SOLUTION: A power semiconductor device comprises: a plurality of power semiconductor chips including a switching chip; a first chip metal member; a second chip metal member; a conductive cover plate provided at a first chip metal plate side; a plurality of spring members which are electrically connecting between the first chip metal member and the conductive cover plate, and presses the first chip metal member and the conductive cove plate in a direction separated away each other; a gate/emitter signal substrate electrically connected to the conductive cover plate; a signal terminal electrically connecting between a signal pad of the switching chip and the gate/emitter signal substrate; and supporting means having a plurality of holding parts which are the plurality of holding parts holding the spring members, are arranged in parallel in a region formed by a circumference of the electric semiconductor chip, and are formed in a direction vertical to a principal surface of the first chip metal member.SELECTED DRAWING: Figure 1

Description

本発明は、電力用半導体チップの接合において圧力接触構造を有する電力用半導体装置に関するものである。   The present invention relates to a power semiconductor device having a pressure contact structure in joining power semiconductor chips.

電力用半導体装置は、いわゆる圧力接触型の高出力半導体モジュールであって、1つの導電性ベースプレート、1つの導電性カバープレート、複数の固定モジュールハウジング要素及び複数の半導体チップから構成されている。半導体チップの下面側は、第1電極を介してベースプレートに接続され、半導体チップの上面側は、第2主電極、フレキシブルで圧接可能な複数の接触要素を介して、カバープレートに接続されている(例えば、特許文献1を参照)。   The power semiconductor device is a so-called pressure contact type high-power semiconductor module, and includes a conductive base plate, a conductive cover plate, a plurality of fixed module housing elements, and a plurality of semiconductor chips. The lower surface side of the semiconductor chip is connected to the base plate via the first electrode, and the upper surface side of the semiconductor chip is connected to the cover plate via the second main electrode and a plurality of contact elements that are flexible and press-contactable. (For example, see Patent Document 1).

特許文献1に記載されている電力用半導体装置において、フレキシブルな個別プレスピン接触要素はプレス接触用のばねと通電用の電流フレームとが、各々独立した形状で構成されている。また、半導体チップを含む接触要素は、ポリアミド樹脂で形成されたサブモジュールハウジング要素によって分離されている。   In the power semiconductor device described in Patent Document 1, the flexible individual press pin contact element includes a press contact spring and a current frame for energization, each having an independent shape. The contact element including the semiconductor chip is separated by a submodule housing element formed of polyamide resin.

また、特許文献1に記載されている電力用半導体装置は、スイッチングチップのゲート電極が、ワイヤーボンド接触を通じて、半導体チップ横に配置されたゲートランナーに接続された後、1本の共有のゲート信号導体に集められている構成である。   Further, in the power semiconductor device described in Patent Document 1, after the gate electrode of the switching chip is connected to the gate runner disposed beside the semiconductor chip through the wire bond contact, one shared gate signal It is the structure gathered by the conductor.

特許第4280626号公報Japanese Patent No. 4280626

しかしながら、特許文献1に記載されている電力用半導体装置では、独立したプレス接触用のばねと通電用の電流フレームとを用いた接触要素構造をとり、押圧により通電用の電流フレームのたわみ量が変化し、隣接した半導体チップの接触要素との間隔が十分に確保できないため、隣接した半導体チップ間隔を広めに設ける必要がある。これは、半導体モジュールの小型化には適さない構造である。   However, the power semiconductor device described in Patent Document 1 has a contact element structure that uses an independent spring for press contact and a current frame for energization, and the amount of deflection of the current frame for energization is reduced by pressing. Since the distance between the contact elements of adjacent semiconductor chips cannot be ensured sufficiently, it is necessary to provide a wider interval between adjacent semiconductor chips. This is a structure not suitable for miniaturization of a semiconductor module.

また、用いるスイッチングチップの信号用電極であるゲート電極は、ワイヤーボンド接触を通じて、チップ間に配置されたゲートランナーに接続する半導体モジュール構造であることから、ゲートランナーを配線するためにベースプレート面積が大きくなり、小型化に適さない構造となる。スプリング電気接触部を用いて、各々のスイッチングチップのゲートを接続したゲートランナーからゲート信号導体に接続する構造では、スプリング電気接触部を個別に設ける必要があるため、半導体モジュールサイズとしては大型化するという課題がある。   In addition, since the gate electrode, which is a signal electrode of the switching chip to be used, has a semiconductor module structure connected to the gate runner disposed between the chips through wire bond contact, the base plate area is large for wiring the gate runner. Therefore, the structure is not suitable for downsizing. In the structure in which the spring electric contact portion is used to connect the gate runner connecting the gates of the respective switching chips to the gate signal conductor, the spring electric contact portion needs to be provided separately, so that the size of the semiconductor module is increased. There is a problem.

さらに、特許文献1に記載されている電力用半導体装置では、各半導体チップベースプレートとの間に設けられて半導体チップを押圧する部材として、一般的に皿ばねが用いられている。しかしながら、皿ばねは、中央部に開口を有する中空円板状をなしているため、半導体チップの中央部や角部(矩形をなすチップの四隅)の面圧が低くなり、半導体チップに均一な荷重を加えることができなかった。そのため、半導体チップとベースプレートとの間の接触が不安定になったり、偏荷重による半導体チップが破損したりするという問題が発生するおそれがあった。   Furthermore, in the power semiconductor device described in Patent Document 1, a disc spring is generally used as a member that is provided between each semiconductor chip base plate and presses the semiconductor chip. However, since the disc spring has a hollow disk shape having an opening at the center, the surface pressure at the center and corners (four corners of the rectangular chip) of the semiconductor chip is reduced, and the semiconductor chip is uniform. The load could not be applied. For this reason, there is a possibility that the contact between the semiconductor chip and the base plate becomes unstable or the semiconductor chip is damaged due to the uneven load.

本発明は、上記に鑑みてなされたものであって、均一な面圧で押圧しつつ、小型化することができる電力用半導体装置を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide a power semiconductor device that can be miniaturized while being pressed with a uniform surface pressure.

上述した課題を解決し、目的を達成するために、本発明にかかる電力用半導体装置は、スイッチングチップを含む複数の電力用半導体チップと、前記電力用半導体チップの一方に設けられる第1チップ金属部材と、前記電力用半導体チップの他方に設けられる第2チップ金属部材と、前記電力用半導体チップに対して前記第1チップ金属部材側に設けられた導電性カバープレートと、前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続するとともに、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する複数のばね部材と、前記導電性カバープレート下に配置され、該導電性カバープレートと電気的に接続するゲート/エミッタ信号用基板と、前記スイッチングチップの信号パッドと前記ゲート/エミッタ信号用基板との間を電気的に接続する信号用端子と、前記ばね部材を保持する中空空間を形成してなる複数の保持部であって、前記電力用半導体チップの外周のなす領域内に並列に配列され、かつ前記第1チップ金属部材の主面に対して垂直な方向に形成されている複数の保持部を有する支持手段と、を備えたことを特徴とする。   In order to solve the above-described problems and achieve the object, a power semiconductor device according to the present invention includes a plurality of power semiconductor chips including a switching chip, and a first chip metal provided on one of the power semiconductor chips. A member, a second chip metal member provided on the other side of the power semiconductor chip, a conductive cover plate provided on the first chip metal member side with respect to the power semiconductor chip, and the first chip metal A plurality of spring members for electrically connecting the member and the conductive cover plate and pressing the first chip metal member and the conductive cover plate away from each other; and under the conductive cover plate And a gate / emitter signal substrate electrically connected to the conductive cover plate, and a signal pad of the switching chip; A plurality of holding portions that form a hollow space for holding the spring member, and a signal terminal for electrically connecting the gate / emitter signal substrate, the outer periphery of the power semiconductor chip; And a support means having a plurality of holding portions arranged in parallel in a region formed and formed in a direction perpendicular to the main surface of the first chip metal member.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記ばね部材は、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する押圧ばねと、前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続する導電性ばねと、を有することを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, the spring member includes a pressing spring that presses the first chip metal member and the conductive cover plate away from each other, and the first chip. And a conductive spring electrically connecting the metal member and the conductive cover plate.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記ばね部材は、表面に導電性金属めっきが施されてなることを特徴とする。   The power semiconductor device according to the present invention is characterized in that, in the above invention, the spring member has a surface subjected to conductive metal plating.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記複数のばね部材は、各々が、角線コイルばね、丸線コイルばねおよび板ばねのなかから選択されるいずれかであることを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, each of the plurality of spring members is any one selected from a rectangular coil spring, a round coil spring, and a leaf spring. It is characterized by.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、絶縁性を有し、前記第1チップ金属部材上に設けられている角柱状の支持部材からなり、前記支持部材は、前記第1チップ金属部材と接触する側に設けられてなり、前記第1チップ金属部材の外縁のなす形状と同じ形状をなす中空空間を形成する凹部を有することを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, the support means is a prismatic support member having insulation and provided on the first chip metal member. The member is provided on a side in contact with the first chip metal member, and has a recess that forms a hollow space having the same shape as the outer edge of the first chip metal member.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、絶縁性を有し、前記第1チップ金属板上に設けられている角柱状の支持部材と、前記支持部材の端部からそれぞれ延出し、前記第1チップ金属部材を保持可能な複数のボスと、を有することを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, the support means has an insulating property and has a prismatic support member provided on the first chip metal plate, and the support member. And a plurality of bosses each extending from the end of the first boss and capable of holding the first chip metal member.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、前記ばね部材を支持する導電性の第1の支持部材と、前記信号用端子を支持する絶縁性の第2の支持部材と、を有することを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, the support means includes a first conductive support member that supports the spring member and an insulating second member that supports the signal terminal. And a supporting member.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、前記ばね部材を支持する導電性の第1の支持部材と、前記信号用端子を支持する絶縁性の第2の支持部材と、を有し、前記第1の支持部材は、前記第1チップ金属部材と一体的に形成されたことを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, the support means includes a first conductive support member that supports the spring member and an insulating second member that supports the signal terminal. The first support member is formed integrally with the first chip metal member.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記ゲート/エミッタ信号用基板は、すべての前記スイッチングチップの信号パッドと前記信号用端子を介して電気的に接続していることを特徴とする。   In the power semiconductor device according to the present invention as set forth in the invention described above, the gate / emitter signal substrate is electrically connected to the signal pads of all the switching chips via the signal terminals. It is characterized by.

また、本発明にかかる電力用半導体装置は、上記の発明において、複数の前記信号用端子を備え、複数の前記信号用端子は、前記スイッチングチップにおけるゲート用の信号用端子と、前記スイッチングチップにおけるエミッタ用の信号用端子と、を有することを特徴とする。   The power semiconductor device according to the present invention includes a plurality of the signal terminals in the above invention, wherein the plurality of signal terminals include a gate signal terminal in the switching chip and a switching chip. And a signal terminal for an emitter.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間に設けられてなり、前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間のエミッタ信号を伝送する金属ボールをさらに備え、前記信号用端子は、前記スイッチングチップにおけるゲート信号を伝送することを特徴とする。   A power semiconductor device according to the present invention is provided between the conductive cover plate and the gate / emitter signal substrate in the above invention, wherein the conductive cover plate and the gate / emitter signal are provided. The semiconductor device further includes a metal ball that transmits an emitter signal to and from the substrate, and the signal terminal transmits a gate signal in the switching chip.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記ゲート/エミッタ信号用基板は、二層以上のプリント基板、または絶縁層を介したラミネート基板からなることを特徴とする。   The power semiconductor device according to the present invention is characterized in that, in the above invention, the gate / emitter signal substrate is formed of a printed circuit board having two or more layers, or a laminate substrate through an insulating layer.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記複数の電力用半導体チップに対して前記第2チップ金属部材側に設けられた導電性ベースプレートと、前記導電性ベースプレートに固定されてなり、前記複数の電力用半導体チップを分離する一つまたは複数の内側樹脂フレームと、前記導電性ベースプレートと前記内側樹脂フレームとによって形成される中空空間の一部に充填されてなる封止樹脂と、をさらに備えたことを特徴とする。   In the power semiconductor device according to the present invention, in the above invention, a conductive base plate provided on the second chip metal member side with respect to the plurality of power semiconductor chips, and fixed to the conductive base plate. A sealing resin filled in a part of a hollow space formed by one or a plurality of inner resin frames separating the plurality of power semiconductor chips, the conductive base plate and the inner resin frame And further comprising.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、連続した高強度繊維からなる糸を内部に有する高強度樹脂からなることを特徴とする。   In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having therein a yarn made of continuous high-strength fibers.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、衝撃吸収材ゴムシートを内部に有する高強度樹脂からなることを特徴とする。   In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having a shock absorber rubber sheet therein.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、樹脂含浸された高強度繊維からなるクロスを内部に有する高強度樹脂からなることを特徴とする。   In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having a cloth made of resin-impregnated high-strength fibers inside.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、金属板を内部に有する高強度樹脂からなることを特徴とする。   In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of high-strength resin having a metal plate therein.

また、本発明にかかる電力用半導体装置は、上記の発明において、自然状態における前記導電性カバープレートと前記内側樹脂フレームとの間には、間隔が設けられていることを特徴とする。   The power semiconductor device according to the present invention is characterized in that, in the above invention, a gap is provided between the conductive cover plate and the inner resin frame in a natural state.

また、本発明にかかる電力用半導体装置は、上記の発明において、前記導電性カバープレートの周囲に設けられてなる外側樹脂フレームをさらに備えたことを特徴とする。   The power semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, an outer resin frame is provided around the conductive cover plate.

本発明によれば、均一な面圧で押圧しつつ、小型化することができるという効果を奏する。   According to the present invention, it is possible to reduce the size while pressing with a uniform surface pressure.

図1は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 1 is a partial cross-sectional view showing a configuration of a power semiconductor device according to a first embodiment of the present invention. 図2は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention. 図3は、本発明の実施の形態1にかかる電力用半導体装置の要部の構成を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a main part of the power semiconductor device according to the first embodiment of the present invention. 図4は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention. 図5は、図1,2に示す電力用半導体装置の要部の構成を示す平面図である。FIG. 5 is a plan view showing a configuration of a main part of the power semiconductor device shown in FIGS. 図6は、図1,2に示す電力用半導体装置の要部の構成の一例を示す模式図である。FIG. 6 is a schematic diagram showing an example of a configuration of a main part of the power semiconductor device shown in FIGS. 図7は、本発明の実施の形態1の変形例1にかかる電力用半導体装置の要部の構成を示す模式図である。FIG. 7 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the first modification of the first embodiment of the present invention. 図8は、本発明の実施の形態1の変形例2にかかる電力用半導体装置の要部の構成を示す模式図である。FIG. 8 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the second modification of the first embodiment of the present invention. 図9は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 9 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third modification of the first embodiment of the present invention. 図10は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の要部の構成を示す断面図である。FIG. 10 is a cross-sectional view illustrating a configuration of a main part of the power semiconductor device according to the third modification of the first embodiment of the present invention. 図11は、本発明の実施の形態2にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 11: is a fragmentary sectional view which shows the structure of the power semiconductor device concerning Embodiment 2 of this invention. 図12は、本発明の実施の形態3にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 12 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third embodiment of the present invention. 図13は、本発明の実施の形態4にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 13: is a fragmentary sectional view which shows the structure of the power semiconductor device concerning Embodiment 4 of this invention. 図14は、本発明の実施の形態5にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 14 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the fifth embodiment of the present invention. 図15は、本発明の実施の形態6にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 15 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the sixth embodiment of the present invention. 図16は、本発明の実施の形態7にかかる電力用半導体装置の構成を示す部分断面図である。FIG. 16 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the seventh embodiment of the present invention.

以下、本発明を実施するための形態を図面とともに詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、以下の説明において参照する各図は、本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎない。すなわち、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited by the following embodiment. The drawings referred to in the following description only schematically show the shape, size, and positional relationship so that the contents of the present invention can be understood. That is, the present invention is not limited only to the shape, size, and positional relationship illustrated in each drawing.

(実施の形態1)
図1は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図である。図2は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図であって、図1に示すA−A線の部分断面図である。なお、図1,2に示す電療供養半導体装置は、使用状態を示す図であり、後述する導電性カバープレートに荷重が加わっている状態である。電力用半導体装置は、スイッチングチップ、フリーホイールダイオードチップなどの複数の電力用半導体チップを用いた電力用半導体装置であり、各チップと導電性カバープレートの間には、複数の圧力接触用のばねが垂直に配置されていると同時に、スイッチングチップを用いた電力用半導体装置においては、圧力接触用のばね以外に信号用のばねが配置されており、その信号用のばねの一端は、スイッチングチップの信号パッドに接続されるとともに、他端は導電性カバープレート下に配置されたゲート/エミッタ信号用基板に接続され、各チップは、導電性ベースプレートに固定された高い耐衝撃性を有した内側樹脂フレームにより個々に分離されている構造である。電力用半導体装置は、一つの電力用半導体装置を用いるものであってもよいし、複数個積層してもよい。
(Embodiment 1)
FIG. 1 is a partial cross-sectional view showing a configuration of a power semiconductor device according to a first embodiment of the present invention. 2 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention, and is a partial cross-sectional view taken along the line AA shown in FIG. In addition, the electrotherapy semiconductor device shown in FIGS. 1 and 2 is a diagram illustrating a use state, in which a load is applied to a conductive cover plate described later. The power semiconductor device is a power semiconductor device using a plurality of power semiconductor chips such as a switching chip and a free wheel diode chip, and a plurality of springs for pressure contact between each chip and the conductive cover plate. Are disposed vertically, and in the power semiconductor device using the switching chip, a signal spring is disposed in addition to the pressure contact spring, and one end of the signal spring is disposed on the switching chip. The other end is connected to a gate / emitter signal substrate disposed under the conductive cover plate, and each chip is fixed to the conductive base plate and has a high impact resistance. It is a structure separated individually by a resin frame. The power semiconductor device may use one power semiconductor device or a plurality of power semiconductor devices may be stacked.

図1,2に示す電力用半導体装置1は、略平板状の導電性ベースプレート2と、略平板状の導電性カバープレート3とを備える。導電性ベースプレート2には、フリーホイールダイオードチップ4およびスイッチングチップ5がそれぞれ設けられている。フリーホイールダイオードチップ4およびスイッチングチップ5は、それぞれ板状をなしている。フリーホイールダイオードチップ4およびスイッチングチップ5には、導電性ベースプレート2側の面において、チップ下金属板6(第2チップ金属部材)がそれぞれ設けられている。また、フリーホイールダイオードチップ4およびスイッチングチップ5には、導電性ベースプレート2側と反対側の面において、チップ上金属板7(第1チップ金属部材)がそれぞれ設けられており、フリーホイールダイオードチップ4およびスイッチングチップ5に設けられた主電極4a,5aを介して電気的に接続されている。なお、チップ下金属板6およびチップ上金属板7は、板状をなすもののほか、角柱状をなすものであってもよく、板厚は適宜設計可能である。   A power semiconductor device 1 shown in FIGS. 1 and 2 includes a substantially flat conductive base plate 2 and a substantially flat conductive cover plate 3. The conductive base plate 2 is provided with a free wheel diode chip 4 and a switching chip 5. Each of the freewheel diode chip 4 and the switching chip 5 has a plate shape. The freewheel diode chip 4 and the switching chip 5 are each provided with a lower chip metal plate 6 (second chip metal member) on the surface on the conductive base plate 2 side. The freewheel diode chip 4 and the switching chip 5 are each provided with an on-chip metal plate 7 (first chip metal member) on the surface opposite to the conductive base plate 2 side. The main electrodes 4a and 5a provided on the switching chip 5 are electrically connected. The under-chip metal plate 6 and the on-chip metal plate 7 may have a plate shape or a prismatic shape, and the plate thickness can be appropriately designed.

チップ上金属板7には、フリーホイールダイオードチップ4およびスイッチングチップ5側と反対側において、少なくとも圧力接触用ばねおよび通電用ばねを含むばね部材8を保持する支持部材10が設けられている。具体的に、チップ上金属板7において、フリーホイールダイオードチップ4側と反対側に設けられている支持部材10は、圧力接触用ばねを含むばね部材8を保持しており、スイッチングチップ5側と反対側に設けられている支持部材10は、圧力接触用ばねを含むばね部材8と、信号用端子9とを保持している。   The on-chip metal plate 7 is provided with a support member 10 that holds a spring member 8 including at least a pressure contact spring and an energizing spring on the side opposite to the free wheel diode chip 4 and the switching chip 5 side. Specifically, in the on-chip metal plate 7, the support member 10 provided on the side opposite to the free wheel diode chip 4 side holds a spring member 8 including a pressure contact spring, and the switching chip 5 side. The support member 10 provided on the opposite side holds a spring member 8 including a pressure contact spring and a signal terminal 9.

支持部材10は、ばね部材8および信号用端子9をそれぞれ保持する保持孔101,102が複数形成された平板状をなす。支持部材10には、チップ上金属板7と接触する面には、該チップ上金属板7の上面を収容可能な凹部103が形成されている。複数の保持孔101は、チップ上金属板7の上面に対してそれぞれ垂直に延びて、並列に配列されてなり、かつチップ上金属板7の上面から延びる投影領域内、すなわちフリーホイールダイオードチップ4およびスイッチングチップ5(または主電極4a,5a)の外縁のなす形状の内側に形成されている。   The support member 10 has a flat plate shape in which a plurality of holding holes 101 and 102 for holding the spring member 8 and the signal terminal 9 are formed. The support member 10 has a recess 103 that can accommodate the upper surface of the on-chip metal plate 7 on the surface that contacts the on-chip metal plate 7. The plurality of holding holes 101 extend perpendicularly to the upper surface of the on-chip metal plate 7 and are arranged in parallel, and in a projection region extending from the upper surface of the on-chip metal plate 7, that is, the freewheel diode chip 4. The switching chip 5 (or the main electrodes 4a, 5a) is formed inside the shape formed by the outer edge.

図3は、本発明の実施の形態1にかかる電力用半導体装置の要部の構成を示す断面図であって、図1に示すB−B線に対応するチップ上金属体7および支持部材10の断面を示す図である。凹部103は、チップ上金属板7の外縁のなす形状と同じ形状の開口が形成されていることが好ましく、嵌合可能な形状であってもよい。これにより、凹部103にチップ上金属板7を嵌め込んだ際の支持部材10に対するチップ上金属板7の位置決め精度を向上させ、チップ上金属板7に対する支持部材10のずれを防止することができる。また、複数のばね部材8とチップ上金属板7との間の位置ずれを防止でき、均一な接触圧を簡単に得ることが可能となる。   FIG. 3 is a cross-sectional view showing the configuration of the main part of the power semiconductor device according to the first embodiment of the present invention, and the on-chip metal body 7 and the support member 10 corresponding to the line BB shown in FIG. FIG. The recess 103 is preferably formed with an opening having the same shape as the shape formed by the outer edge of the on-chip metal plate 7 and may have a shape that can be fitted. Thereby, the positioning accuracy of the metal plate 7 on the chip with respect to the support member 10 when the metal plate 7 on the chip is fitted in the recess 103 can be improved, and the shift of the support member 10 with respect to the metal plate 7 on the chip can be prevented. . In addition, it is possible to prevent positional displacement between the plurality of spring members 8 and the on-chip metal plate 7, and it is possible to easily obtain a uniform contact pressure.

支持部材10は、上述した複数の保持孔101にばね部材8および信号用端子9をそれぞれ挿通して、チップ上金属板7に対して起立した状態、すなわち、チップ上金属板7の主面に対して略垂直に延びた状態を維持するよう保持することで、チップ上金属板7上において、ばね部材8および信号用端子9を、長手方向を揃えて所定の間隔で並列に配列させる。支持部材10を構成する材料としては、熱硬化性樹脂、熱可塑性樹脂成形物、さらにはセラミック板を加工した材料が用いられる。熱硬化性樹脂、熱可塑性樹脂成形物を用いることにより低コスト化が可能になり、セラミック板加工物を用いることにより、温度に対する寸法精度が、熱硬化性樹脂、熱可塑性樹脂成形物より優れているため各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)に対するばね部材8および信号用端子9の位置精度が向上する。なお、「主面」とは、ここではばね部材8および信号用端子9に接触する面であり、板状または角柱状の部材の場合、該部材の表面を構成する複数の面であって最も広い面積を有する面のことをいう。   The support member 10 is inserted into the plurality of holding holes 101 described above, and the spring member 8 and the signal terminal 9 are inserted into the upright metal plate 7, that is, on the main surface of the on-chip metal plate 7. On the other hand, the spring member 8 and the signal terminal 9 are arranged in parallel at a predetermined interval on the metal plate 7 on the chip by aligning them in the longitudinal direction by maintaining the state of extending substantially vertically. As a material constituting the support member 10, a thermosetting resin, a thermoplastic resin molded product, or a material obtained by processing a ceramic plate is used. Costs can be reduced by using thermosetting resins and thermoplastic resin moldings, and dimensional accuracy against temperature is superior to thermosetting resins and thermoplastic resin moldings by using ceramic plate processed products. Therefore, the positional accuracy of the spring member 8 and the signal terminal 9 with respect to each power semiconductor chip (freewheel diode chip 4 and switching chip 5) is improved. Here, the “main surface” is a surface that contacts the spring member 8 and the signal terminal 9, and in the case of a plate-shaped or prism-shaped member, it is a plurality of surfaces that constitute the surface of the member. A surface having a large area.

図4は、図1,2に示す電力用半導体装置の要部の構成を示す平面図であって、スイッチングチップ5の構成を説明する図である。スイッチングチップ5の主面には、主電極5aと、ゲート/エミッタ電極5b,5cとが設けられている。主電極5aは、ばね部材8に接触し、ゲート/エミッタ電極5b,5cは、信号用端子9に接触している。また、図1に示すように、信号用端子9は、導電性カバープレート3に設けられているゲート/エミッタ信号用基板11に形成された電極パッド11a,11bに接触し、ゲート/エミッタ電極5b,5cと電極パッド11a,11bとの間をそれぞれ電気的に接続している。   FIG. 4 is a plan view showing a configuration of a main part of the power semiconductor device shown in FIGS. 1 and 2 and explaining the configuration of the switching chip 5. A main electrode 5 a and gate / emitter electrodes 5 b and 5 c are provided on the main surface of the switching chip 5. The main electrode 5 a is in contact with the spring member 8, and the gate / emitter electrodes 5 b and 5 c are in contact with the signal terminal 9. As shown in FIG. 1, the signal terminal 9 is in contact with the electrode pads 11a and 11b formed on the gate / emitter signal substrate 11 provided on the conductive cover plate 3, and the gate / emitter electrode 5b. 5c and the electrode pads 11a and 11b are electrically connected to each other.

電力用半導体装置1は、フリーホイールダイオードチップ4およびスイッチングチップ5の間に導電性ベースプレート2から立設された複数の内側樹脂フレーム12を有する。複数の内側樹脂フレーム12と導電性ベースプレート2とにより形成される空間の一部には、封止樹脂14が充填されている。   The power semiconductor device 1 includes a plurality of inner resin frames 12 erected from the conductive base plate 2 between the freewheel diode chip 4 and the switching chip 5. A part of the space formed by the plurality of inner resin frames 12 and the conductive base plate 2 is filled with a sealing resin 14.

フリーホイールダイオードチップ4およびスイッチングチップ5は、導電性ベースプレート2に固定された内側樹脂フレーム12により個々に分離されており、内側樹脂フレーム12内には、任意の高さまで封止樹脂14が充填されている。   The free wheel diode chip 4 and the switching chip 5 are individually separated by an inner resin frame 12 fixed to the conductive base plate 2, and the inner resin frame 12 is filled with a sealing resin 14 to an arbitrary height. ing.

内側樹脂フレーム12で各々のフリーホイールダイオードチップ4およびスイッチングチップ5を個々に囲うことにより、各チップが短絡破壊した場合でも、近接したチップに影響を及ぼさない。さらに、封止樹脂14で封止することにより絶縁性が確保できる。封止樹脂14として用いられる材料としては、シリコーンゲル樹脂、エポキシ樹脂などの一般的な絶縁性封止樹脂が挙げられる。   By individually enclosing each freewheel diode chip 4 and switching chip 5 with the inner resin frame 12, even if each chip is short-circuited, it does not affect adjacent chips. Furthermore, the insulation can be secured by sealing with the sealing resin 14. Examples of the material used as the sealing resin 14 include general insulating sealing resins such as a silicone gel resin and an epoxy resin.

また、導電性カバープレート3の両端部には、主面と直交する方向に延びる外側樹脂フレーム13が設けられている。外側樹脂フレーム13を導電性カバープレート3に設置することにより更なる防爆性が向上する効果が得られる。   In addition, outer resin frames 13 extending in a direction orthogonal to the main surface are provided at both ends of the conductive cover plate 3. By installing the outer resin frame 13 on the conductive cover plate 3, an effect of further improving the explosion-proof property can be obtained.

内側樹脂フレーム12と導電性カバープレート3とは、使用状態、すなわち導電性カバープレート3に外部から荷重が加わっている状態、すなわち導電性ベースプレート2と導電性カバープレート3との間に印加された状態では、内側樹脂フレーム12が導電性カバープレート3に当接して、導電性カバープレート3と支持部材10とが接触しないように導電性カバープレート3の移動量を規制するストッパーとして機能している。この際、導電性カバープレート3とチップ上金属板7との間には、ばね部材8による荷重が加わっている。   The inner resin frame 12 and the conductive cover plate 3 were applied between the conductive base plate 2 and the conductive cover plate 3 in a use state, that is, a state in which a load is applied to the conductive cover plate 3 from the outside. In this state, the inner resin frame 12 abuts on the conductive cover plate 3 and functions as a stopper that regulates the amount of movement of the conductive cover plate 3 so that the conductive cover plate 3 and the support member 10 do not come into contact with each other. . At this time, a load by the spring member 8 is applied between the conductive cover plate 3 and the on-chip metal plate 7.

図5は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図であって、導電性カバープレート3に重力以外の荷重が加わっていない状態を示す図である。内側樹脂フレーム12と導電性カバープレート3とは、自然状態、すなわち導電性カバープレート3に重力以外の荷重が加わっていない状態において、任意の間隔が設けられている。すなわち、自然状態では、ばね部材8により導電性ベースプレート2と導電性カバープレート3との間に圧力が印加されており、導電性カバープレート3と内側樹脂フレーム12とは離間している。自然状態では、導電性ベースプレート2と導電性カバープレート3との間は、ばね部材8により、均一な距離で保持されている。   FIG. 5 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention, in which a load other than gravity is not applied to the conductive cover plate 3. The inner resin frame 12 and the conductive cover plate 3 are provided with an arbitrary interval in a natural state, that is, in a state where a load other than gravity is not applied to the conductive cover plate 3. That is, in the natural state, a pressure is applied between the conductive base plate 2 and the conductive cover plate 3 by the spring member 8, and the conductive cover plate 3 and the inner resin frame 12 are separated from each other. In the natural state, the conductive base plate 2 and the conductive cover plate 3 are held at a uniform distance by the spring member 8.

本実施の形態1において、複数のばね部材8は、押圧用ばねと通電用ばねとの二種類の機能を備えたばねから構成されている。このように、複数のばね部材8として、フリーホイールダイオードチップ4およびスイッチングチップ5に均一な押圧力を与え、導電性ベースプレート2および導電性カバープレート3の間に所定の電流を流すばねを用いることにより、用いるフリーホイールダイオードチップ4およびスイッチングチップ5に対し、同じばね本数で任意に通電用電流を変化させることが可能となることから、回路設計が簡素化される。   In the first embodiment, the plurality of spring members 8 are constituted by springs having two types of functions of a pressing spring and an energizing spring. As described above, as the plurality of spring members 8, a spring that applies a uniform pressing force to the free wheel diode chip 4 and the switching chip 5 and flows a predetermined current between the conductive base plate 2 and the conductive cover plate 3 is used. As a result, it is possible to arbitrarily change the energization current with the same number of springs for the free wheel diode chip 4 and the switching chip 5 to be used, thereby simplifying the circuit design.

図6は、図1,2に示す電力用半導体装置の要部の構成を示す模式図であって、ばね部材8の構成の一例を示す図である。ばね部材8は、例えば、図6に示すような、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねを用いて実現される。   FIG. 6 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device illustrated in FIGS. 1 and 2, and illustrates an example of a configuration of the spring member 8. The spring member 8 is realized by using, for example, a rectangular coil spring formed by winding a wire having a rectangular cross section with a plane orthogonal to the longitudinal direction as shown in FIG.

複数のばね部材8は、例えば、表面に導電性金属めっき処理を施すことにより、導電性金属めっきがなされた押圧用ばね、および通電用ばねの機能を一括して備えたばねとして用いることで、一種類のばね部材8によって押圧力を付与するとともに、所定の電流を流すことが可能である。なお、導電性金属めっきがなされた押圧用ばねと、通電用ばねとの二種類のばね(導電機能および押圧機能が互いに独立した二種類のばね)を用いるようにしてもよい。   The plurality of spring members 8 can be used as springs that collectively have the functions of a pressing spring and an energizing spring that have been subjected to conductive metal plating, for example, by performing conductive metal plating on the surface. While applying a pressing force by the kind of spring member 8, it is possible to flow a predetermined current. Note that two types of springs (two types of springs having a conductive function and a pressing function that are independent of each other), ie, a pressing spring plated with conductive metal and an energizing spring, may be used.

信号用端子9についても、ばね部材8と同様の角線コイルばねを用いることができる。信号用端子9は、接続される電極に応じて、スイッチングチップ5におけるゲート用、エミッタ用の2種類の信号用線材のいずれか一方の機能が付与される(図2参照)。スイッチングチップ5にゲート用、エミッタ用のいずれかの機能を担う信号用端子9を用いることにより、個々のチップ動作信頼性が向上する効果が得られる。また、信号用端子9をスイッチングチップ5の直上に配置してゲート/エミッタ信号用基板11に接続させることで、電力用半導体装置1を小型化することができる。なお、信号用端子9として圧着機能付きリード線形状を用いてもよいが、圧着機能付きリード線形状は配線長が短く、ノイズ低減が可能になる一方で、接合形状が複雑になるといった欠点がある。   Also for the signal terminal 9, a rectangular coil spring similar to the spring member 8 can be used. The signal terminal 9 has a function of one of two types of signal wires for gate and emitter in the switching chip 5 according to the electrode to be connected (see FIG. 2). By using the signal terminal 9 having a gate function or an emitter function for the switching chip 5, the effect of improving the individual chip operation reliability can be obtained. Further, the power semiconductor device 1 can be miniaturized by arranging the signal terminal 9 directly above the switching chip 5 and connecting it to the gate / emitter signal substrate 11. Although the lead wire shape with a crimping function may be used as the signal terminal 9, the lead wire shape with the crimping function has a disadvantage that the wiring length is short and noise can be reduced, but the joint shape is complicated. is there.

なお、上述した特許文献1には、各々のスイッチングチップからのゲート信号の取り出し構造については明記されているが、エミッタ信号の取り出し構造については明記されていない。   Note that the above-described Patent Document 1 specifies the gate signal extraction structure from each switching chip, but does not specify the emitter signal extraction structure.

また、本実施の形態1では、信号用端子9が、ゲート用、エミッタ用のいずれかの機能を担い、複数設けられるものとして説明するが、スイッチングチップ5において、信号用端子9用の穴が一体に成形され、その信号用端子9が、一端でスイッチングチップ5のゲート/エミッタ電極5b,5cに接続し、他端で導電性カバープレート3に配置されたゲート/エミッタ信号用基板11の電極パッド11a,11bに接続するものであってもよい。これにより、一括で信号配線を行うことができ、さらにスイッチングチップ5の直上に配線することで、電力用半導体装置1を小型化することができる。   In the first embodiment, it is assumed that the signal terminal 9 functions as either a gate or an emitter, and a plurality of signals are provided. However, in the switching chip 5, a hole for the signal terminal 9 is provided. The signal terminal 9 is integrally formed, and is connected to the gate / emitter electrodes 5b and 5c of the switching chip 5 at one end, and the electrode of the gate / emitter signal substrate 11 disposed on the conductive cover plate 3 at the other end. It may be connected to the pads 11a and 11b. Thereby, signal wiring can be performed in a lump, and the power semiconductor device 1 can be reduced in size by wiring directly above the switching chip 5.

上述した実施の形態1によれば、複数のばね部材8によってフリーホイールダイオードチップ4およびスイッチングチップ5に均一な押圧力を与え、導電性ベースプレート2および導電性カバープレート3の間に所定の電流を流すとともに、信号用端子9によってスイッチングチップ5とゲート/エミッタ信号用基板11との間を電気的に接続するようにしたので、スイッチングチップ5とゲート/エミッタ信号用基板11との間の電気的な接続を、従来のようなプレス接触用のばねと通電用の電流フレームとが各々独立した形状で構成されている個別プレスピン接触要素を用いる場合と比して小型化することが可能となり、均一な面圧で押圧しつつ、電力用半導体装置を小型化することができる。   According to the first embodiment described above, a uniform pressing force is applied to the freewheel diode chip 4 and the switching chip 5 by the plurality of spring members 8, and a predetermined current is applied between the conductive base plate 2 and the conductive cover plate 3. In addition, the switching chip 5 and the gate / emitter signal substrate 11 are electrically connected by the signal terminal 9, so that the electrical connection between the switching chip 5 and the gate / emitter signal substrate 11 is performed. Compared to the case of using an individual press pin contact element in which the spring for press contact and the current frame for energization are each configured independently, The power semiconductor device can be reduced in size while being pressed with a uniform surface pressure.

また、本実施の形態1によれば、導電性金属めっきがなされたばね部材8を用いることにより、押圧効果と通電効果を同時に一種類のばねで実現することが可能となり、電力用半導体装置の小型化をはかることができる。   Further, according to the first embodiment, by using the spring member 8 on which conductive metal plating is performed, it becomes possible to simultaneously realize the pressing effect and the energizing effect with one type of spring, and the power semiconductor device can be made compact. Can be realized.

また、本実施の形態1によれば、複数の保持孔101が形成された支持部材10を用いることにより、各ばね部材8が座屈することなく、垂直な圧力が得られ、各電力用半導体チップに対するチップ下金属板6とチップ上金属板7との接触信頼性が向上し、接触抵抗が低減するなど電気的信頼性が向上する。   Further, according to the first embodiment, by using the support member 10 in which the plurality of holding holes 101 are formed, the vertical pressure can be obtained without the spring members 8 buckling, and each power semiconductor chip. The contact reliability between the under-chip metal plate 6 and the on-chip metal plate 7 is improved, and the electrical reliability is improved, for example, the contact resistance is reduced.

また、本実施の形態1によれば、支持部材10に絶縁性とすることにより、低コストで軽量化を達成可能となる。   Further, according to the first embodiment, the supporting member 10 is made insulative, so that weight reduction can be achieved at low cost.

(実施の形態1の変形例1)
図7は、本発明の実施の形態1の変形例1にかかる電力用半導体装置の要部の構成を示す模式図であって、ばね部材の構成の他の例を示す図である。上述した実施の形態1では、ばね部材8や信号用端子9が、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねであるものとして説明したが、図7に示すばね部材8aのように、長手方向と直交する面を切断面とする断面が円をなす線材を巻回してなる丸線コイルばねであってもよい。
(Modification 1 of Embodiment 1)
FIG. 7 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the first modification of the first embodiment of the present invention, and is a diagram illustrating another example of the configuration of the spring member. In the first embodiment described above, the spring member 8 and the signal terminal 9 have been described as being a rectangular coil spring formed by winding a wire having a rectangular cross-section with a plane orthogonal to the longitudinal direction. However, as in the spring member 8a shown in FIG. 7, a round wire coil spring formed by winding a wire having a circular cross section with a plane perpendicular to the longitudinal direction as a cut surface may be used.

(実施の形態1の変形例2)
図8は、本発明の実施の形態1の変形例2にかかる電力用半導体装置の要部の構成を示す模式図であって、ばね部材の構成の他の例を示す図である。上述した実施の形態1では、ばね部材8や信号用端子9が、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねであるものとして説明したが、図8に示すばね部材8bのように、帯状の材料が用いられ、主面に沿って湾曲された形状をなす板ばねであってもよい。ばね部材8bに用いられる帯状の材料は、一様な幅および均一な板厚を有する材料であってもよい。なお、幅とは、帯状の部材の主面において、長手方向と直交する方向の長さを指す。
(Modification 2 of Embodiment 1)
FIG. 8 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the second modification of the first embodiment of the present invention, and is a diagram illustrating another example of the configuration of the spring member. In the first embodiment described above, the spring member 8 and the signal terminal 9 have been described as being a rectangular coil spring formed by winding a wire having a rectangular cross-section with a plane orthogonal to the longitudinal direction. However, like the spring member 8b shown in FIG. 8, a strip-shaped material may be used, and the leaf | plate spring which makes the shape curved along the main surface may be sufficient. The belt-shaped material used for the spring member 8b may be a material having a uniform width and a uniform plate thickness. In addition, a width | variety refers to the length of the direction orthogonal to a longitudinal direction in the main surface of a strip | belt-shaped member.

上述した各種のばね部材は、必要な機能に応じて、適宜選択することができる。例えば、一般に、高い押圧を得るためには角線コイルばねであるばね部材8が好んで用いられ、小型化に対しては丸線コイルばねであるばね部材8aが好んで用いられ、高い電流を流す場合は、断面積の大きい板ばねであるばね部材8bが好んで用いられるため、必要とする押圧力値と、通電電流値、サイズから任意に選択することができる。各種のばね部材は、一種のみを用いてもよいし、組み合わせて用いてもよい。また、ばね部材8,8aにおいて、両端を研磨して座部が形成(座面研磨)されていてもよい。   The various spring members described above can be appropriately selected according to the required function. For example, in general, a spring member 8 that is a square coil spring is preferably used to obtain a high pressure, and a spring member 8a that is a round wire coil spring is preferably used for downsizing, and a high current is obtained. When flowing, the spring member 8b, which is a leaf spring having a large cross-sectional area, is preferably used, and can be arbitrarily selected from the required pressing force value, energization current value, and size. Various spring members may be used alone or in combination. Further, both ends of the spring members 8 and 8a may be polished to form seat portions (seat surface polishing).

(実施の形態1の変形例3)
上述した実施の形態1では、凹部103がチップ上金属板7を嵌合可能な中空空間を形成する閉じた領域を形成するものとして説明するが、凹部103に代えて、支持部材10の端部から間欠的に突出する複数のボスとし、チップ上金属板7の上面のなす外縁形状に応じて設けられ、該複数のボスによってチップ上金属板7を保持するものであってもよい。
(Modification 3 of Embodiment 1)
In the first embodiment described above, the concave portion 103 is described as forming a closed region that forms a hollow space into which the on-chip metal plate 7 can be fitted. However, instead of the concave portion 103, the end portion of the support member 10 is used. A plurality of bosses protruding intermittently from the upper surface of the metal plate 7 on the chip may be provided according to the outer edge shape, and the metal plate 7 on the chip may be held by the plurality of bosses.

図9は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の構成を示す部分断面図である。図10は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の要部の構成を示す断面図であって、図9に示すC−C線に対応するチップ上金属体7および支持部材10の断面を示す図である。本変形例3では、上述した凹部103に代えて、図9,10に示すように、支持部材10の端部から延出する複数のボス104を有する。本変形例3では、複数のボス104によりチップ上金属板7を保持する。なお、複数のボス104は、チップ上金属体7の端面が矩形をなす場合、例えば、図10に示すように、各辺の中央部に対応する位置にそれぞれ設けられる。なお、支持部材10にピンを設け、チップ上金属板7にピンを挿脱可能な孔部を設けて、位置決めするようにしてもよい。   FIG. 9 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third modification of the first embodiment of the present invention. FIG. 10 is a cross-sectional view showing the configuration of the main part of the power semiconductor device according to the third modification of the first embodiment of the present invention, which is an on-chip metal body 7 corresponding to the CC line shown in FIG. FIG. 3 is a view showing a cross section of the support member 10. In the third modification, instead of the above-described recess 103, as shown in FIGS. 9 and 10, a plurality of bosses 104 extending from the end of the support member 10 are provided. In the third modification, the on-chip metal plate 7 is held by the plurality of bosses 104. When the end surface of the on-chip metal body 7 is rectangular, for example, as shown in FIG. 10, the plurality of bosses 104 are respectively provided at positions corresponding to the central portion of each side. In addition, a pin may be provided on the support member 10 and a hole portion in which the pin can be inserted and removed is provided on the metal plate 7 on the chip to be positioned.

(実施の形態2)
つぎに、本発明の実施の形態2について説明する。図11は、本発明の実施の形態2にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. FIG. 11: is a fragmentary sectional view which shows the structure of the power semiconductor device concerning Embodiment 2 of this invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図11に示す電力用半導体装置1aは、上述した電力用半導体装置1の構成に対し、チップ上金属板7および支持部材10に代えて、チップ上金属板7aおよび支持部材10aを備える。   The power semiconductor device 1a shown in FIG. 11 includes an on-chip metal plate 7a and a support member 10a in place of the on-chip metal plate 7 and the support member 10 with respect to the configuration of the power semiconductor device 1 described above.

チップ上金属板7aは、導電性の材料を用いて形成されてなる。チップ上金属板7aには、複数のばね部材8をそれぞれ保持可能な片側有底筒状をなす複数の保持穴71が形成されている。保持穴71は、深さが、少なくともばね部材8の自然状態における長手方向(巻回により延伸する方向)の長さよりも浅い。なお、チップ上金属板7aは、導電性ベースプレート2および導電性カバープレート3の間をばね部材8により電気的に接続できればよく、少なくともばね部材8を保持する保持穴71の壁面が導電性を有するとともに、該保持穴71と主電極4a,5aとが電気的に接続されていればよい。チップ上金属板7aは、保持穴71にばね部材8を入れて保持することで、ばね部材8がチップ上金属板7aに対して起立した状態を維持するよう保持する。本実施の形態2では、チップ上金属板7aは、一体的に形成された第1チップ金属板および第1の支持部材として機能する。   The on-chip metal plate 7a is formed using a conductive material. In the on-chip metal plate 7a, a plurality of holding holes 71 each having a bottomed cylindrical shape capable of holding a plurality of spring members 8 are formed. The holding hole 71 has a depth that is at least shallower than the length of the spring member 8 in the natural direction (direction extending by winding). The on-chip metal plate 7 a only needs to be electrically connected between the conductive base plate 2 and the conductive cover plate 3 by the spring member 8, and at least the wall surface of the holding hole 71 that holds the spring member 8 has conductivity. At the same time, it is only necessary that the holding hole 71 and the main electrodes 4a and 5a are electrically connected. The on-chip metal plate 7a holds the spring member 8 in the holding hole 71 so that the spring member 8 is maintained upright with respect to the on-chip metal plate 7a. In the second embodiment, the on-chip metal plate 7a functions as a first chip metal plate and a first support member that are integrally formed.

支持部材10a(第2の支持部材)は、絶縁性の材料を用いて形成されてなる。支持部材10aには、信号用端子9を保持する保持孔102が形成されている。支持部材10aは、信号用端子9の配置、すなわちスイッチングチップ5のゲート/エミッタ電極5b,5cの配置に応じてチップ上金属板7aに取り付けられる。支持部材10aは、上述した支持部材10と同様の材料を用いて形成される。   The support member 10a (second support member) is formed using an insulating material. A holding hole 102 for holding the signal terminal 9 is formed in the support member 10a. The support member 10a is attached to the on-chip metal plate 7a according to the arrangement of the signal terminals 9, that is, the arrangement of the gate / emitter electrodes 5b and 5c of the switching chip 5. The support member 10a is formed using the same material as the support member 10 described above.

上述した本実施の形態2によれば、ばね部材8を保持する部材として導電性のチップ上金属板7aを用いることにより、電気伝導性、熱伝導性が向上するため、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)における動作時の発熱が、導電性カバープレート3に効率よく伝搬することが可能になることから、各電力用半導体チップの発熱による温度上昇が低減できると同時に、各電力用半導体チップと導電性カバープレート3との間の抵抗が減少し、ばね部材8の発熱も低減でき、ばね部材8の信頼性が向上する。   According to the second embodiment described above, by using the conductive on-chip metal plate 7a as the member for holding the spring member 8, the electrical conductivity and the thermal conductivity are improved. Since heat during operation of the freewheel diode chip 4 and the switching chip 5) can be efficiently propagated to the conductive cover plate 3, temperature rise due to heat generation of each power semiconductor chip can be reduced. The resistance between each power semiconductor chip and the conductive cover plate 3 is reduced, the heat generation of the spring member 8 can be reduced, and the reliability of the spring member 8 is improved.

また、上述した本実施の形態2によれば、複数のばね部材8を保持する保持部材をチップ上金属板と一体化させたチップ上金属板7aとしたので、上述したように電気伝導性、熱伝導性が向上し、各電力用半導体チップとばね部材8との間の電気的な接続にかかる信頼性が向上する。   Further, according to the second embodiment described above, since the holding member that holds the plurality of spring members 8 is the on-chip metal plate 7a integrated with the on-chip metal plate, as described above, the electrical conductivity, Thermal conductivity is improved, and the reliability of electrical connection between each power semiconductor chip and the spring member 8 is improved.

さらに、上述した本実施の形態2によれば、チップ上金属板7aの保持穴71にばね部材8を入れればよいため、簡素化して組み立てることができるといった利点がある。   Furthermore, according to the second embodiment described above, the spring member 8 may be inserted into the holding hole 71 of the on-chip metal plate 7a, so that there is an advantage that the assembly can be simplified.

なお、上述した本実施の形態2では、ばね部材8を支持する支持手段が、チップ上金属板と一体的に設けられているものとして説明したが、別体であってもよい。別体の場合は、例えば、保持穴71を含む部分を導電性の支持部材(第1の支持部材)として形成すればよい。   In the second embodiment described above, the support means for supporting the spring member 8 has been described as being provided integrally with the on-chip metal plate, but may be a separate body. In the case of a separate body, for example, a portion including the holding hole 71 may be formed as a conductive support member (first support member).

(実施の形態3)
つぎに、本発明の実施の形態3について説明する。図12は、本発明の実施の形態3にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 3)
Next, a third embodiment of the present invention will be described. FIG. 12 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図12に示す電力用半導体装置1bは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12aを備える。内側樹脂フレーム12aの内部には、連続した高強度繊維からなる糸15が設けられている。糸15を構成する材料として、ポリアミド、ポリアミドイミド、ポリイミド、カーボン、エンプラ繊維等が挙げられ、絶縁性の材料であることが好ましい。   A power semiconductor device 1 b shown in FIG. 12 includes an inner resin frame 12 a instead of the inner resin frame 12 in the configuration of the power semiconductor device 1 described above. A thread 15 made of continuous high-strength fibers is provided inside the inner resin frame 12a. Examples of the material constituting the yarn 15 include polyamide, polyamideimide, polyimide, carbon, engineering plastic fiber, and the like, and an insulating material is preferable.

糸15の径としては、引っ張り強度の観点からφ50ミクロン以上が好ましい。更には、糸15は、一端から他端にかけて連続した形状の方が、内側樹脂フレーム12aの防爆性に優れる。   The diameter of the yarn 15 is preferably φ50 microns or more from the viewpoint of tensile strength. Furthermore, the continuous shape of the yarn 15 from one end to the other end is superior in the explosion resistance of the inner resin frame 12a.

糸15を含む内側樹脂フレーム12aの製法としては、まず糸15を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12aを得る。   As a method of manufacturing the inner resin frame 12a including the yarn 15, first, the yarn 15 is multiply arranged in a mold, and then integrally molded with a molding resin to obtain the inner resin frame 12a.

上述した本実施の形態3によれば、糸15を含む内側樹脂フレーム12aによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、内側樹脂フレーム12aの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。   According to the third embodiment described above, since the free wheel diode chip 4 and the switching chip 5 are separated by the inner resin frame 12a including the thread 15, each power semiconductor chip (the free wheel diode chip 4 and the switching chip) is separated. Even when the chip 5) is short-circuit broken, the explosion resistance of the inner resin frame 12a is further improved, so that damage to other semiconductor chips that are not short-circuit broken can be prevented.

ここで、大きい衝撃強度を有する長い繊維で強化された合成材料からなるモジュールハウジング要素(樹脂フレーム)によって、耐衝撃性を実現することは、例えば、上述した特許文献1において最小で約0.1mmの径を有する長い繊維で補強された合成部材を用いることが開示されているが、繊維長が長すぎると耐衝撃性は上昇するが、成形樹脂の成形時の流動性が低下し、成形物が成形出来ないなどの製造上の課題が発生するため、繊維長には限界が生じるなどの課題が有る。これに対し、本実施の形態3では、内側樹脂フレーム12aの内部に糸15を設けているため、成形性を向上することができる。   Here, the realization of impact resistance by a module housing element (resin frame) made of a synthetic material reinforced with long fibers having high impact strength is, for example, about 0.1 mm as a minimum in Patent Document 1 described above. Although it is disclosed that a synthetic member reinforced with long fibers having a diameter of 5 mm is used, if the fiber length is too long, the impact resistance is increased, but the fluidity at the time of molding of the molded resin is lowered, and the molded product However, there is a problem in that the fiber length is limited because a manufacturing problem such as inability to mold occurs. On the other hand, in this Embodiment 3, since the thread | yarn 15 is provided inside the inner side resin frame 12a, a moldability can be improved.

さらに、上述した特許文献1におけるモジュールハウジング要素は、複数の半導体チップの外周に設置したモジュールハウジング要素のみであり、サブモジュールハウジング要素には耐衝撃性を有した材料を用いていないため、一つの半導体チップが爆発した場合、その爆発衝撃により、一つのモジュールハウジング要素内に配置された全ての半導体チップが破損するといった不具合が挙げられる。これに対し、本実施の形態3では、内側樹脂フレーム12aによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離しているため、他の半導体チップに破損被害が及ぶことを防止することができる。   Furthermore, the module housing element in Patent Document 1 described above is only the module housing element installed on the outer periphery of a plurality of semiconductor chips, and no material having impact resistance is used for the sub module housing element. When a semiconductor chip explodes, there is a problem that all the semiconductor chips arranged in one module housing element are damaged by the explosion shock. On the other hand, in the third embodiment, since the free wheel diode chip 4 and the switching chip 5 are separated by the inner resin frame 12a, damage to other semiconductor chips can be prevented.

(実施の形態4)
つぎに、本発明の実施の形態4について説明する。図13は、本発明の実施の形態4にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 4)
Next, a fourth embodiment of the present invention will be described. FIG. 13: is a fragmentary sectional view which shows the structure of the power semiconductor device concerning Embodiment 4 of this invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図13に示す電力用半導体装置1cは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12bを備える。内側樹脂フレーム12bの内部には、衝撃吸収材ゴムシート16が設けられている。衝撃吸収材ゴムシート16は、シリコーンゴムシート、シリコーンゲルシート、ニトリルゴムシート等の低弾性率を有する材料からなるシートを用いて形成され、1mm以上の厚さを有するシートを用いることが衝撃吸収性の観点から好ましい。また、衝撃吸収材ゴムシート16を含む内側樹脂フレーム12bの製法としては、まず衝撃吸収材ゴムシート16を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12bを得る。   A power semiconductor device 1 c shown in FIG. 13 includes an inner resin frame 12 b instead of the inner resin frame 12 in the configuration of the power semiconductor device 1 described above. A shock absorber rubber sheet 16 is provided inside the inner resin frame 12b. The impact-absorbing material rubber sheet 16 is formed using a sheet made of a material having a low elastic modulus such as a silicone rubber sheet, a silicone gel sheet, a nitrile rubber sheet, etc., and it is shock-absorbing to use a sheet having a thickness of 1 mm or more. From the viewpoint of Further, as a method of manufacturing the inner resin frame 12b including the shock absorber rubber sheet 16, first, the shock absorber rubber sheet 16 is multiply arranged in the mold, and then integrally molded with a molding resin, and the inner resin frame 12b is formed. Get.

上述した本実施の形態4によれば、衝撃吸収材ゴムシート16を含む内側樹脂フレーム12bによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、衝撃吸収材ゴムシート16により衝撃が吸収され内側樹脂フレーム12bの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。   According to the fourth embodiment described above, since the free wheel diode chip 4 and the switching chip 5 are separated by the inner resin frame 12b including the shock absorber rubber sheet 16, each power semiconductor chip (free wheel diode) Even when the chip 4 and the switching chip 5) are short-circuit broken, the shock is absorbed by the shock absorber rubber sheet 16, and the explosion resistance of the inner resin frame 12b is further improved, so that other semiconductor chips that are not short-circuit broken are damaged. Damage can be prevented.

(実施の形態5)
つぎに、本発明の実施の形態5について説明する。図14は、本発明の実施の形態5にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 5)
Next, a fifth embodiment of the present invention will be described. FIG. 14 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the fifth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図14に示す電力用半導体装置1dは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12cを備える。内側樹脂フレーム12cの内部には、樹脂含浸された高強度繊維からなるクロス17が設けられている。クロス17は、防弾チョッキなどに用いられているアラミドクロス、液晶ポリマークロス、ポリイミドクロス、炭素繊維クロスなどの強化繊維を用いて形成される。また、クロス17を含浸する樹脂としては、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、PPS(Polyphenylenesulfide)、PET(Polyethylene terephthalate)等の熱可塑樹脂が用いられる。   A power semiconductor device 1 d shown in FIG. 14 includes an inner resin frame 12 c instead of the inner resin frame 12 in the configuration of the power semiconductor device 1 described above. Inside the inner resin frame 12c, a cloth 17 made of resin-impregnated high-strength fibers is provided. The cloth 17 is formed using reinforcing fibers such as an aramid cloth, a liquid crystal polymer cloth, a polyimide cloth, and a carbon fiber cloth that are used in bulletproof vests. In addition, as the resin impregnating the cloth 17, a thermosetting resin such as an epoxy resin or a polyimide resin, or a thermoplastic resin such as PPS (Polyphenylenesulfide) or PET (Polyethylene terephthalate) is used.

クロス17は、複数枚重ねて用いることにより耐衝撃性が向上する。クロス17は、一般的な平織り、朱子織りの織り方によって織られたものが用いられる。また、クロス17を含む内側樹脂フレーム12cの製法としては、まずクロス17を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12cを得る。   The impact resistance is improved by using a plurality of the cloths 17 in an overlapping manner. The cloth 17 is woven by a general plain weave or satin weave. Further, as a method of manufacturing the inner resin frame 12c including the cloth 17, first, the cloth 17 is multiply arranged in a mold, and then integrally molded with a molding resin to obtain the inner resin frame 12c.

上述した本実施の形態5によれば、クロス17を含む内側樹脂フレーム12cによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、樹脂含浸された高強度繊維からなるクロス17を内蔵することにより衝撃が吸収され内側樹脂フレーム12cの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。   According to the fifth embodiment described above, since the free wheel diode chip 4 and the switching chip 5 are separated by the inner resin frame 12c including the cross 17, each power semiconductor chip (the free wheel diode chip 4 and the switching chip) is separated. Even when the chip 5) is short-circuit broken, by incorporating the cloth 17 made of resin-impregnated high-strength fibers, the shock is absorbed and the explosion-proof property of the inner resin frame 12c is further improved. It is possible to prevent damage to the semiconductor chip.

(実施の形態6)
つぎに、本発明の実施の形態6について説明する。図15は、本発明の実施の形態6にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 6)
Next, a sixth embodiment of the present invention will be described. FIG. 15 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the sixth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図15に示す電力用半導体装置1eは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12dを備える。内側樹脂フレーム12dの内部には、金属板18が設けられている。金属板18は、鉄、銅、アルミなどの金属、またはそれらの合金が用いられる。軽量化を求める場合はアルミ、またはアルミ系の合金が適しており、防爆性を求める場合は鉄、または鉄系の合金が適している。厚さについては、求める防爆強度により任意に選択できる。また、金属板18を含む内側樹脂フレーム12dの製法としては、まず金属板18を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12dを得る。   A power semiconductor device 1 e shown in FIG. 15 includes an inner resin frame 12 d in place of the inner resin frame 12 with respect to the configuration of the power semiconductor device 1 described above. A metal plate 18 is provided inside the inner resin frame 12d. The metal plate 18 is made of a metal such as iron, copper, or aluminum, or an alloy thereof. Aluminum or an aluminum-based alloy is suitable for reducing the weight, and iron or an iron-based alloy is suitable for requiring explosion-proof properties. The thickness can be arbitrarily selected depending on the required explosion-proof strength. Further, as a method of manufacturing the inner resin frame 12d including the metal plate 18, first, the metal plates 18 are multiply arranged in the mold, and then integrally molded with a molding resin to obtain the inner resin frame 12d.

上述した本実施の形態6によれば、金属板18を含む内側樹脂フレーム12dによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、金属板18を内蔵することにより破壊強度が向上し、内側樹脂フレーム12dの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。   According to the sixth embodiment described above, since the free wheel diode chip 4 and the switching chip 5 are separated by the inner resin frame 12d including the metal plate 18, each power semiconductor chip (free wheel diode chip 4 and Even when the switching chip 5) is short-circuit broken, the breaking strength is improved by incorporating the metal plate 18, and the explosion resistance of the inner resin frame 12d is further improved, so that other semiconductor chips that are not short-circuit broken are damaged. Damage can be prevented.

(実施の形態7)
つぎに、本発明の実施の形態7について説明する。図16は、本発明の実施の形態7にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 7)
Next, a seventh embodiment of the present invention will be described. FIG. 16 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the seventh embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.

図16に示す電力用半導体装置1fは、上述した電力用半導体装置1の構成に対し、複数の信号用端子9のうちの一部の信号用端子9に代えて、金属ボール19を備える。具体的に、本実施の形態7では、信号用端子9が、ゲート/エミッタ信号用基板11に接続されるスイッチングチップ5におけるゲート用の信号用線材として機能し、導電性カバープレート3とゲート/エミッタ信号用基板11との間には導電性の金属ボール19が介在している。金属ボール19を介して導電性カバープレート3からエミッタ信号を引きまわすことにより、エミッタ信号の信号用配線長が短くなり配線ノイズが減ると同時に、接続信頼性に優れるといった利点がある。   A power semiconductor device 1 f shown in FIG. 16 includes metal balls 19 in place of some of the signal terminals 9 among the plurality of signal terminals 9 with respect to the configuration of the power semiconductor device 1 described above. Specifically, in the seventh embodiment, the signal terminal 9 functions as a signal wire for gate in the switching chip 5 connected to the gate / emitter signal substrate 11, and the conductive cover plate 3 and the gate / emitter are connected. A conductive metal ball 19 is interposed between the emitter signal substrate 11. By pulling the emitter signal from the conductive cover plate 3 through the metal ball 19, there is an advantage that the signal wiring length of the emitter signal is shortened, wiring noise is reduced, and connection reliability is excellent.

ゲート/エミッタ信号用基板11は二層以上のプリント基板、または絶縁層を介したラミネート基板を用いることが好ましく、二層以上のゲート/エミッタ信号用基板11を用いることにより、短い幅のゲート/エミッタ信号用基板11のサイズで引きまわしが可能となり、電力用半導体装置の小型化が可能となる。ゲート/エミッタ信号用基板11として二層以上のプリント基板か、または絶縁層を介した金属ラミネート基板を用いることで、短い幅のゲート/エミッタ信号用基板11で引きまわしが可能となり、電力用半導体装置の小型化が可能となると同時に、ゲート回路、エミッタ回路のノイズ低減にも寄与する。   The gate / emitter signal substrate 11 is preferably a printed circuit board having two or more layers, or a laminated substrate with an insulating layer interposed therebetween. By using the gate / emitter signal substrate 11 having two or more layers, a gate / emitter signal substrate 11 having a short width is used. The size of the emitter signal substrate 11 can be reduced, and the power semiconductor device can be miniaturized. By using a printed circuit board having two or more layers as the gate / emitter signal substrate 11 or a metal laminate substrate with an insulating layer interposed therebetween, the gate / emitter signal substrate 11 having a short width can be drawn, and the power semiconductor The size of the device can be reduced, and at the same time, it contributes to noise reduction of the gate circuit and the emitter circuit.

上述した本実施の形態7によれば、複数の信号用端子9のうちの一部の信号用端子9に代えて、金属ボール19を設けて、金属ボール19を介して導電性カバープレート3からエミッタ信号を引きまわすようにしたので、エミッタ信号の信号用配線長が短くなり配線ノイズが減ると同時に、接続信頼性に優れるという効果を得ることができる。   According to the seventh embodiment described above, a metal ball 19 is provided in place of some of the signal terminals 9 among the plurality of signal terminals 9, and the conductive cover plate 3 is interposed via the metal ball 19. Since the emitter signal is drawn, the signal line length of the emitter signal is shortened, wiring noise is reduced, and at the same time, the connection reliability is excellent.

また、上述した実施の形態1〜7は、本発明を実施するための例にすぎず、本発明はこれらに限定されるものではない。また、本発明は、各実施の形態や変形例に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成できる。本発明は、仕様等に応じて種々変形することが可能であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは、上記記載から自明である。   Moreover, Embodiment 1-7 mentioned above is only an example for implementing this invention, and this invention is not limited to these. Further, the present invention can form various inventions by appropriately combining a plurality of constituent elements disclosed in the respective embodiments and modifications. It is obvious from the above description that the present invention can be variously modified according to specifications and the like, and that various other embodiments are possible within the scope of the present invention.

以上のように、本発明にかかる電力用半導体装置は、均一な面圧で押圧しつつ、小型化するのに有用である。   As described above, the power semiconductor device according to the present invention is useful for downsizing while pressing with a uniform surface pressure.

1,1a,1b,1c,1d,1e,1f 電力用半導体装置
2 導電性ベースプレート
3 導電性カバープレート
4 フリーホイールダイオードチップ
4a,5a 主電極
5 スイッチングチップ
5b,5c ゲート/エミッタ電極
6 チップ下金属板(第2チップ金属部材)
7,7a チップ上金属板(第1チップ金属部材)
8,8a,8b ばね部材
9 信号用端子
10,10a 支持部材
11 ゲート/エミッタ信号用基板
11a,11b 電極パッド
12,12a,12b,12c,12d 内側樹脂フレーム
13 外側樹脂フレーム
14 封止樹脂
15 糸
16 衝撃吸収材ゴムシート
17 クロス
18 金属板
19 金属ボール
71 保持穴
101,102 保持孔
103 凹部
104 ボス
1, 1a, 1b, 1c, 1d, 1e, 1f Power semiconductor device 2 Conductive base plate 3 Conductive cover plate 4 Freewheel diode chip 4a, 5a Main electrode 5 Switching chip 5b, 5c Gate / emitter electrode 6 Metal under chip Plate (second chip metal member)
7,7a On-chip metal plate (first chip metal member)
8, 8a, 8b Spring member 9 Signal terminal 10, 10a Support member 11 Gate / emitter signal substrate 11a, 11b Electrode pad 12, 12a, 12b, 12c, 12d Inner resin frame 13 Outer resin frame 14 Sealing resin 15 Yarn 16 Shock absorber rubber sheet 17 Cross 18 Metal plate 19 Metal ball 71 Holding hole 101, 102 Holding hole 103 Concave 104 Boss

Claims (19)

スイッチングチップを含む複数の電力用半導体チップと、
前記電力用半導体チップの一方に設けられる第1チップ金属部材と、
前記電力用半導体チップの他方に設けられる第2チップ金属部材と、
前記電力用半導体チップに対して前記第1チップ金属部材側に設けられた導電性カバープレートと、
前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続するとともに、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する複数のばね部材と、
前記導電性カバープレート下に配置され、該導電性カバープレートと電気的に接続するゲート/エミッタ信号用基板と、
前記スイッチングチップの信号パッドと前記ゲート/エミッタ信号用基板との間を電気的に接続する信号用端子と、
前記ばね部材を保持する中空空間を形成してなる複数の保持部であって、前記電力用半導体チップの外周のなす領域内に並列に配列され、かつ前記第1チップ金属部材の主面に対して垂直な方向に形成されている複数の保持部を有する支持手段と、
を備えたことを特徴とする電力用半導体装置。
A plurality of power semiconductor chips including switching chips;
A first chip metal member provided on one of the power semiconductor chips;
A second chip metal member provided on the other side of the power semiconductor chip;
A conductive cover plate provided on the first chip metal member side with respect to the power semiconductor chip;
A plurality of spring members for electrically connecting the first chip metal member and the conductive cover plate and pressing the first chip metal member and the conductive cover plate in a direction away from each other;
A gate / emitter signal substrate disposed under the conductive cover plate and electrically connected to the conductive cover plate;
A signal terminal for electrically connecting the signal pad of the switching chip and the gate / emitter signal substrate;
A plurality of holding portions each forming a hollow space for holding the spring member, arranged in parallel in a region formed by an outer periphery of the power semiconductor chip, and with respect to a main surface of the first chip metal member; Supporting means having a plurality of holding portions formed in a vertical direction,
A power semiconductor device comprising:
前記ばね部材は、
前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する押圧ばねと、
前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続する導電性ばねと、
を有することを特徴とする請求項1に記載の電力用半導体装置。
The spring member is
A pressing spring that presses the first chip metal member and the conductive cover plate away from each other;
A conductive spring for electrically connecting the first chip metal member and the conductive cover plate;
The power semiconductor device according to claim 1, comprising:
前記ばね部材は、表面に導電性金属めっきが施されてなる
ことを特徴とする請求項1に記載の電力用半導体装置。
The power semiconductor device according to claim 1, wherein the spring member has a conductive metal plating on a surface thereof.
前記複数のばね部材は、各々が、角線コイルばね、丸線コイルばねおよび板ばねのなかから選択されるいずれかである
ことを特徴とする請求項1に記載の電力用半導体装置。
2. The power semiconductor device according to claim 1, wherein each of the plurality of spring members is any one selected from a square coil spring, a round coil spring, and a leaf spring.
前記支持手段は、絶縁性を有し、前記第1チップ金属部材上に設けられている角柱状の支持部材からなり、
前記支持部材は、前記第1チップ金属部材と接触する側に設けられてなり、前記第1チップ金属部材の外縁のなす形状と同じ形状をなす中空空間を形成する凹部を有する
ことを特徴とする請求項1に記載の電力用半導体装置。
The support means has an insulating property and is composed of a prismatic support member provided on the first chip metal member,
The support member is provided on a side in contact with the first chip metal member, and has a recess that forms a hollow space having the same shape as the outer edge of the first chip metal member. The power semiconductor device according to claim 1.
前記支持手段は、
絶縁性を有し、前記第1チップ金属板上に設けられている角柱状の支持部材と、
前記支持部材の端部からそれぞれ延出し、前記第1チップ金属部材を保持可能な複数のボスと、
を有することを特徴とする請求項1に記載の電力用半導体装置。
The support means is
A prismatic support member having insulation and provided on the first chip metal plate;
A plurality of bosses each extending from an end of the support member and capable of holding the first chip metal member;
The power semiconductor device according to claim 1, comprising:
前記支持手段は、
前記ばね部材を支持する導電性の第1の支持部材と、
前記信号用端子を支持する絶縁性の第2の支持部材と、
を有することを特徴とする請求項1に記載の電力用半導体装置。
The support means is
A conductive first support member for supporting the spring member;
An insulating second support member for supporting the signal terminal;
The power semiconductor device according to claim 1, comprising:
前記支持手段は、
前記ばね部材を支持する導電性の第1の支持部材と、
前記信号用端子を支持する絶縁性の第2の支持部材と、
を有し、
前記第1の支持部材は、前記第1チップ金属部材と一体的に形成された
ことを特徴とする請求項1に記載の電力用半導体装置。
The support means is
A conductive first support member for supporting the spring member;
An insulating second support member for supporting the signal terminal;
Have
The power semiconductor device according to claim 1, wherein the first support member is formed integrally with the first chip metal member.
前記ゲート/エミッタ信号用基板は、すべての前記スイッチングチップの信号パッドと前記信号用端子を介して電気的に接続している
ことを特徴とする請求項1に記載の電力用半導体装置。
The power semiconductor device according to claim 1, wherein the gate / emitter signal substrate is electrically connected to signal pads of all the switching chips via the signal terminals.
複数の前記信号用端子を備え、
複数の前記信号用端子は、
前記スイッチングチップにおけるゲート用の信号用端子と、
前記スイッチングチップにおけるエミッタ用の信号用端子と、
を有することを特徴とする請求項1に記載の電力用半導体装置。
A plurality of signal terminals;
The plurality of signal terminals are:
A signal terminal for a gate in the switching chip;
A signal terminal for an emitter in the switching chip;
The power semiconductor device according to claim 1, comprising:
前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間に設けられてなり、前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間のエミッタ信号を伝送する金属ボールをさらに備え、
前記信号用端子は、前記スイッチングチップにおけるゲート信号を伝送する
ことを特徴とする請求項1に記載の電力用半導体装置。
A metal ball that is provided between the conductive cover plate and the gate / emitter signal substrate and transmits an emitter signal between the conductive cover plate and the gate / emitter signal substrate;
The power semiconductor device according to claim 1, wherein the signal terminal transmits a gate signal in the switching chip.
前記ゲート/エミッタ信号用基板は、二層以上のプリント基板、または絶縁層を介したラミネート基板からなる
ことを特徴とする請求項1に記載の電力用半導体装置。
2. The power semiconductor device according to claim 1, wherein the gate / emitter signal substrate includes a printed circuit board having two or more layers, or a laminate substrate with an insulating layer interposed therebetween.
前記複数の電力用半導体チップに対して前記第2チップ金属部材側に設けられた導電性ベースプレートと、
前記導電性ベースプレートに固定されてなり、前記複数の電力用半導体チップを分離する一つまたは複数の内側樹脂フレームと、
前記導電性ベースプレートと前記内側樹脂フレームとによって形成される中空空間の一部に充填されてなる封止樹脂と、
をさらに備えたことを特徴とする請求項1に記載の電力用半導体装置。
A conductive base plate provided on the second chip metal member side with respect to the plurality of power semiconductor chips;
One or more inner resin frames that are fixed to the conductive base plate and separate the plurality of power semiconductor chips;
A sealing resin filled in a part of a hollow space formed by the conductive base plate and the inner resin frame;
The power semiconductor device according to claim 1, further comprising:
前記内側樹脂フレームは、連続した高強度繊維からなる糸を内部に有する高強度樹脂からなる
ことを特徴とする請求項13に記載の電力用半導体装置。
The power semiconductor device according to claim 13, wherein the inner resin frame is made of a high-strength resin having therein a yarn made of continuous high-strength fibers.
前記内側樹脂フレームは、衝撃吸収材ゴムシートを内部に有する高強度樹脂からなる
ことを特徴とする請求項13に記載の電力用半導体装置。
The power semiconductor device according to claim 13, wherein the inner resin frame is made of high-strength resin having a shock absorbing material rubber sheet therein.
前記内側樹脂フレームは、樹脂含浸された高強度繊維からなるクロスを内部に有する高強度樹脂からなる
ことを特徴とする請求項13に記載の電力用半導体装置。
The power semiconductor device according to claim 13, wherein the inner resin frame is made of high-strength resin having a cloth made of high-strength fibers impregnated with resin inside.
前記内側樹脂フレームは、金属板を内部に有する高強度樹脂からなる
ことを特徴とする請求項13に記載の電力用半導体装置。
The power semiconductor device according to claim 13, wherein the inner resin frame is made of a high-strength resin having a metal plate therein.
自然状態における前記導電性カバープレートと前記内側樹脂フレームとの間には、間隔が設けられている
ことを特徴とする請求項13に記載の電力用半導体装置。
The power semiconductor device according to claim 13, wherein a gap is provided between the conductive cover plate and the inner resin frame in a natural state.
前記導電性カバープレートの周囲に設けられてなる外側樹脂フレーム
をさらに備えたことを特徴とする請求項1に記載の電力用半導体装置。
The power semiconductor device according to claim 1, further comprising an outer resin frame provided around the conductive cover plate.
JP2015208415A 2015-10-22 2015-10-22 Power semiconductor device Active JP6559536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015208415A JP6559536B2 (en) 2015-10-22 2015-10-22 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015208415A JP6559536B2 (en) 2015-10-22 2015-10-22 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2017084850A true JP2017084850A (en) 2017-05-18
JP6559536B2 JP6559536B2 (en) 2019-08-14

Family

ID=58713396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015208415A Active JP6559536B2 (en) 2015-10-22 2015-10-22 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP6559536B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207078A (en) * 2017-06-09 2018-12-27 三菱電機株式会社 Power semiconductor device
JP6576609B1 (en) * 2019-02-01 2019-09-18 三菱電機株式会社 Semiconductor device
EP3627548A4 (en) * 2017-07-11 2021-03-17 Hitachi, Ltd. Semiconductor module and method for manufacturing semiconductor module
WO2021084638A1 (en) * 2019-10-30 2021-05-06 三菱電機株式会社 Hermetically sealed semiconductor device
WO2022259503A1 (en) * 2021-06-11 2022-12-15 三菱電機株式会社 Pressure-contact-type semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098140A (en) * 1996-09-24 1998-04-14 Hitachi Ltd Multiple-chip type semiconductor device
JP2000223658A (en) * 1999-01-27 2000-08-11 Abb Schweiz Ag Power semiconductor module
JP2003338592A (en) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp Semiconductor module
US20090085188A1 (en) * 2007-09-27 2009-04-02 Mitsubishi Electric Corporation Power semiconductor module
JP2013171870A (en) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd Semiconductor module and manufacturing method thereof
JP2014042017A (en) * 2012-08-03 2014-03-06 Ge Energy Power Conversion Technology Ltd Electronic semiconductor device intended to be mounted to push-type laminate assembly, and push-type laminate assembly with such device
JP2014216543A (en) * 2013-04-26 2014-11-17 株式会社豊田中央研究所 Semiconductor module

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098140A (en) * 1996-09-24 1998-04-14 Hitachi Ltd Multiple-chip type semiconductor device
JP2000223658A (en) * 1999-01-27 2000-08-11 Abb Schweiz Ag Power semiconductor module
US6320268B1 (en) * 1999-01-27 2001-11-20 Abb (Schweiz) Ag Power semiconductor module
JP2003338592A (en) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp Semiconductor module
US20090085188A1 (en) * 2007-09-27 2009-04-02 Mitsubishi Electric Corporation Power semiconductor module
JP2009081399A (en) * 2007-09-27 2009-04-16 Mitsubishi Electric Corp Power semiconductor module
JP2013171870A (en) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd Semiconductor module and manufacturing method thereof
JP2014042017A (en) * 2012-08-03 2014-03-06 Ge Energy Power Conversion Technology Ltd Electronic semiconductor device intended to be mounted to push-type laminate assembly, and push-type laminate assembly with such device
US9093426B2 (en) * 2012-08-03 2015-07-28 Ge Energy Power Conversion Technology Ltd. Electronic semi-conductor device intended for mounting in a pressed stack assembly, and a pressed stack assembly comprising such device
JP2014216543A (en) * 2013-04-26 2014-11-17 株式会社豊田中央研究所 Semiconductor module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207078A (en) * 2017-06-09 2018-12-27 三菱電機株式会社 Power semiconductor device
EP3627548A4 (en) * 2017-07-11 2021-03-17 Hitachi, Ltd. Semiconductor module and method for manufacturing semiconductor module
JP6576609B1 (en) * 2019-02-01 2019-09-18 三菱電機株式会社 Semiconductor device
WO2020157960A1 (en) * 2019-02-01 2020-08-06 三菱電機株式会社 Semiconductor device
CN113330556A (en) * 2019-02-01 2021-08-31 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
DE112019006791T5 (en) 2019-02-01 2022-01-13 Mitsubishi Electric Corporation SEMICONDUCTOR UNIT
US11972991B2 (en) 2019-02-01 2024-04-30 Mitsubishi Electric Corporation Semiconductor device
WO2021084638A1 (en) * 2019-10-30 2021-05-06 三菱電機株式会社 Hermetically sealed semiconductor device
JPWO2021084638A1 (en) * 2019-10-30 2021-05-06
WO2022259503A1 (en) * 2021-06-11 2022-12-15 三菱電機株式会社 Pressure-contact-type semiconductor device

Also Published As

Publication number Publication date
JP6559536B2 (en) 2019-08-14

Similar Documents

Publication Publication Date Title
JP6559536B2 (en) Power semiconductor device
US9887142B2 (en) Power semiconductor device
CN101431068B (en) Semiconductor package module
KR101141379B1 (en) Energy storage module
US10204845B2 (en) Semiconductor chip package having a repeating footprint pattern
KR101388737B1 (en) Semiconductor package, semiconductor module, and mounting structure thereof
JP6256309B2 (en) Power semiconductor device
CN106787620B (en) Power converter
JP2011101010A (en) Power semiconductor module
US9165856B2 (en) Coupling assembly of power semiconductor device and PCB and method for manufacturing the same
US20140117525A1 (en) Power module package and method of manufacturing the same
US10347590B2 (en) Leadframe for a semiconductor component
US11232905B2 (en) Capacitor
EP3522690A1 (en) Inverter
US20160322342A1 (en) Semiconductor device
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
CN107180806A (en) Power semiconductor modular with housing
CN213694672U (en) Conductor structure and electronic device
US7613008B2 (en) Power semiconductor module with capacitors connected parallel to one another
CN106531518B (en) The manufacturing method of push switch and push switch
KR101331737B1 (en) Semiconductor package
JP2015220398A (en) Power semiconductor module
US20200258823A1 (en) Power semiconductor device and manufacturing method of the same
CN108010891B (en) Power semiconductor module
US10894346B2 (en) Method for manufacturing busbar and manufacturing busbar through the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190717

R150 Certificate of patent or registration of utility model

Ref document number: 6559536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250