JP2017084850A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2017084850A JP2017084850A JP2015208415A JP2015208415A JP2017084850A JP 2017084850 A JP2017084850 A JP 2017084850A JP 2015208415 A JP2015208415 A JP 2015208415A JP 2015208415 A JP2015208415 A JP 2015208415A JP 2017084850 A JP2017084850 A JP 2017084850A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- chip
- semiconductor device
- cover plate
- spring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Connecting Device With Holders (AREA)
Abstract
Description
本発明は、電力用半導体チップの接合において圧力接触構造を有する電力用半導体装置に関するものである。 The present invention relates to a power semiconductor device having a pressure contact structure in joining power semiconductor chips.
電力用半導体装置は、いわゆる圧力接触型の高出力半導体モジュールであって、1つの導電性ベースプレート、1つの導電性カバープレート、複数の固定モジュールハウジング要素及び複数の半導体チップから構成されている。半導体チップの下面側は、第1電極を介してベースプレートに接続され、半導体チップの上面側は、第2主電極、フレキシブルで圧接可能な複数の接触要素を介して、カバープレートに接続されている(例えば、特許文献1を参照)。 The power semiconductor device is a so-called pressure contact type high-power semiconductor module, and includes a conductive base plate, a conductive cover plate, a plurality of fixed module housing elements, and a plurality of semiconductor chips. The lower surface side of the semiconductor chip is connected to the base plate via the first electrode, and the upper surface side of the semiconductor chip is connected to the cover plate via the second main electrode and a plurality of contact elements that are flexible and press-contactable. (For example, see Patent Document 1).
特許文献1に記載されている電力用半導体装置において、フレキシブルな個別プレスピン接触要素はプレス接触用のばねと通電用の電流フレームとが、各々独立した形状で構成されている。また、半導体チップを含む接触要素は、ポリアミド樹脂で形成されたサブモジュールハウジング要素によって分離されている。
In the power semiconductor device described in
また、特許文献1に記載されている電力用半導体装置は、スイッチングチップのゲート電極が、ワイヤーボンド接触を通じて、半導体チップ横に配置されたゲートランナーに接続された後、1本の共有のゲート信号導体に集められている構成である。
Further, in the power semiconductor device described in
しかしながら、特許文献1に記載されている電力用半導体装置では、独立したプレス接触用のばねと通電用の電流フレームとを用いた接触要素構造をとり、押圧により通電用の電流フレームのたわみ量が変化し、隣接した半導体チップの接触要素との間隔が十分に確保できないため、隣接した半導体チップ間隔を広めに設ける必要がある。これは、半導体モジュールの小型化には適さない構造である。
However, the power semiconductor device described in
また、用いるスイッチングチップの信号用電極であるゲート電極は、ワイヤーボンド接触を通じて、チップ間に配置されたゲートランナーに接続する半導体モジュール構造であることから、ゲートランナーを配線するためにベースプレート面積が大きくなり、小型化に適さない構造となる。スプリング電気接触部を用いて、各々のスイッチングチップのゲートを接続したゲートランナーからゲート信号導体に接続する構造では、スプリング電気接触部を個別に設ける必要があるため、半導体モジュールサイズとしては大型化するという課題がある。 In addition, since the gate electrode, which is a signal electrode of the switching chip to be used, has a semiconductor module structure connected to the gate runner disposed between the chips through wire bond contact, the base plate area is large for wiring the gate runner. Therefore, the structure is not suitable for downsizing. In the structure in which the spring electric contact portion is used to connect the gate runner connecting the gates of the respective switching chips to the gate signal conductor, the spring electric contact portion needs to be provided separately, so that the size of the semiconductor module is increased. There is a problem.
さらに、特許文献1に記載されている電力用半導体装置では、各半導体チップベースプレートとの間に設けられて半導体チップを押圧する部材として、一般的に皿ばねが用いられている。しかしながら、皿ばねは、中央部に開口を有する中空円板状をなしているため、半導体チップの中央部や角部(矩形をなすチップの四隅)の面圧が低くなり、半導体チップに均一な荷重を加えることができなかった。そのため、半導体チップとベースプレートとの間の接触が不安定になったり、偏荷重による半導体チップが破損したりするという問題が発生するおそれがあった。
Furthermore, in the power semiconductor device described in
本発明は、上記に鑑みてなされたものであって、均一な面圧で押圧しつつ、小型化することができる電力用半導体装置を提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a power semiconductor device that can be miniaturized while being pressed with a uniform surface pressure.
上述した課題を解決し、目的を達成するために、本発明にかかる電力用半導体装置は、スイッチングチップを含む複数の電力用半導体チップと、前記電力用半導体チップの一方に設けられる第1チップ金属部材と、前記電力用半導体チップの他方に設けられる第2チップ金属部材と、前記電力用半導体チップに対して前記第1チップ金属部材側に設けられた導電性カバープレートと、前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続するとともに、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する複数のばね部材と、前記導電性カバープレート下に配置され、該導電性カバープレートと電気的に接続するゲート/エミッタ信号用基板と、前記スイッチングチップの信号パッドと前記ゲート/エミッタ信号用基板との間を電気的に接続する信号用端子と、前記ばね部材を保持する中空空間を形成してなる複数の保持部であって、前記電力用半導体チップの外周のなす領域内に並列に配列され、かつ前記第1チップ金属部材の主面に対して垂直な方向に形成されている複数の保持部を有する支持手段と、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, a power semiconductor device according to the present invention includes a plurality of power semiconductor chips including a switching chip, and a first chip metal provided on one of the power semiconductor chips. A member, a second chip metal member provided on the other side of the power semiconductor chip, a conductive cover plate provided on the first chip metal member side with respect to the power semiconductor chip, and the first chip metal A plurality of spring members for electrically connecting the member and the conductive cover plate and pressing the first chip metal member and the conductive cover plate away from each other; and under the conductive cover plate And a gate / emitter signal substrate electrically connected to the conductive cover plate, and a signal pad of the switching chip; A plurality of holding portions that form a hollow space for holding the spring member, and a signal terminal for electrically connecting the gate / emitter signal substrate, the outer periphery of the power semiconductor chip; And a support means having a plurality of holding portions arranged in parallel in a region formed and formed in a direction perpendicular to the main surface of the first chip metal member.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記ばね部材は、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する押圧ばねと、前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続する導電性ばねと、を有することを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, the spring member includes a pressing spring that presses the first chip metal member and the conductive cover plate away from each other, and the first chip. And a conductive spring electrically connecting the metal member and the conductive cover plate.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記ばね部材は、表面に導電性金属めっきが施されてなることを特徴とする。 The power semiconductor device according to the present invention is characterized in that, in the above invention, the spring member has a surface subjected to conductive metal plating.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記複数のばね部材は、各々が、角線コイルばね、丸線コイルばねおよび板ばねのなかから選択されるいずれかであることを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, each of the plurality of spring members is any one selected from a rectangular coil spring, a round coil spring, and a leaf spring. It is characterized by.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、絶縁性を有し、前記第1チップ金属部材上に設けられている角柱状の支持部材からなり、前記支持部材は、前記第1チップ金属部材と接触する側に設けられてなり、前記第1チップ金属部材の外縁のなす形状と同じ形状をなす中空空間を形成する凹部を有することを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, the support means is a prismatic support member having insulation and provided on the first chip metal member. The member is provided on a side in contact with the first chip metal member, and has a recess that forms a hollow space having the same shape as the outer edge of the first chip metal member.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、絶縁性を有し、前記第1チップ金属板上に設けられている角柱状の支持部材と、前記支持部材の端部からそれぞれ延出し、前記第1チップ金属部材を保持可能な複数のボスと、を有することを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, the support means has an insulating property and has a prismatic support member provided on the first chip metal plate, and the support member. And a plurality of bosses each extending from the end of the first boss and capable of holding the first chip metal member.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、前記ばね部材を支持する導電性の第1の支持部材と、前記信号用端子を支持する絶縁性の第2の支持部材と、を有することを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, the support means includes a first conductive support member that supports the spring member and an insulating second member that supports the signal terminal. And a supporting member.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記支持手段は、前記ばね部材を支持する導電性の第1の支持部材と、前記信号用端子を支持する絶縁性の第2の支持部材と、を有し、前記第1の支持部材は、前記第1チップ金属部材と一体的に形成されたことを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, the support means includes a first conductive support member that supports the spring member and an insulating second member that supports the signal terminal. The first support member is formed integrally with the first chip metal member.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記ゲート/エミッタ信号用基板は、すべての前記スイッチングチップの信号パッドと前記信号用端子を介して電気的に接続していることを特徴とする。 In the power semiconductor device according to the present invention as set forth in the invention described above, the gate / emitter signal substrate is electrically connected to the signal pads of all the switching chips via the signal terminals. It is characterized by.
また、本発明にかかる電力用半導体装置は、上記の発明において、複数の前記信号用端子を備え、複数の前記信号用端子は、前記スイッチングチップにおけるゲート用の信号用端子と、前記スイッチングチップにおけるエミッタ用の信号用端子と、を有することを特徴とする。 The power semiconductor device according to the present invention includes a plurality of the signal terminals in the above invention, wherein the plurality of signal terminals include a gate signal terminal in the switching chip and a switching chip. And a signal terminal for an emitter.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間に設けられてなり、前記導電性カバープレートと前記ゲート/エミッタ信号用基板との間のエミッタ信号を伝送する金属ボールをさらに備え、前記信号用端子は、前記スイッチングチップにおけるゲート信号を伝送することを特徴とする。 A power semiconductor device according to the present invention is provided between the conductive cover plate and the gate / emitter signal substrate in the above invention, wherein the conductive cover plate and the gate / emitter signal are provided. The semiconductor device further includes a metal ball that transmits an emitter signal to and from the substrate, and the signal terminal transmits a gate signal in the switching chip.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記ゲート/エミッタ信号用基板は、二層以上のプリント基板、または絶縁層を介したラミネート基板からなることを特徴とする。 The power semiconductor device according to the present invention is characterized in that, in the above invention, the gate / emitter signal substrate is formed of a printed circuit board having two or more layers, or a laminate substrate through an insulating layer.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記複数の電力用半導体チップに対して前記第2チップ金属部材側に設けられた導電性ベースプレートと、前記導電性ベースプレートに固定されてなり、前記複数の電力用半導体チップを分離する一つまたは複数の内側樹脂フレームと、前記導電性ベースプレートと前記内側樹脂フレームとによって形成される中空空間の一部に充填されてなる封止樹脂と、をさらに備えたことを特徴とする。 In the power semiconductor device according to the present invention, in the above invention, a conductive base plate provided on the second chip metal member side with respect to the plurality of power semiconductor chips, and fixed to the conductive base plate. A sealing resin filled in a part of a hollow space formed by one or a plurality of inner resin frames separating the plurality of power semiconductor chips, the conductive base plate and the inner resin frame And further comprising.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、連続した高強度繊維からなる糸を内部に有する高強度樹脂からなることを特徴とする。 In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having therein a yarn made of continuous high-strength fibers.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、衝撃吸収材ゴムシートを内部に有する高強度樹脂からなることを特徴とする。 In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having a shock absorber rubber sheet therein.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、樹脂含浸された高強度繊維からなるクロスを内部に有する高強度樹脂からなることを特徴とする。 In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of a high-strength resin having a cloth made of resin-impregnated high-strength fibers inside.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記内側樹脂フレームは、金属板を内部に有する高強度樹脂からなることを特徴とする。 In the power semiconductor device according to the present invention as set forth in the invention described above, the inner resin frame is made of high-strength resin having a metal plate therein.
また、本発明にかかる電力用半導体装置は、上記の発明において、自然状態における前記導電性カバープレートと前記内側樹脂フレームとの間には、間隔が設けられていることを特徴とする。 The power semiconductor device according to the present invention is characterized in that, in the above invention, a gap is provided between the conductive cover plate and the inner resin frame in a natural state.
また、本発明にかかる電力用半導体装置は、上記の発明において、前記導電性カバープレートの周囲に設けられてなる外側樹脂フレームをさらに備えたことを特徴とする。 The power semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, an outer resin frame is provided around the conductive cover plate.
本発明によれば、均一な面圧で押圧しつつ、小型化することができるという効果を奏する。 According to the present invention, it is possible to reduce the size while pressing with a uniform surface pressure.
以下、本発明を実施するための形態を図面とともに詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、以下の説明において参照する各図は、本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎない。すなわち、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited by the following embodiment. The drawings referred to in the following description only schematically show the shape, size, and positional relationship so that the contents of the present invention can be understood. That is, the present invention is not limited only to the shape, size, and positional relationship illustrated in each drawing.
(実施の形態1)
図1は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図である。図2は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図であって、図1に示すA−A線の部分断面図である。なお、図1,2に示す電療供養半導体装置は、使用状態を示す図であり、後述する導電性カバープレートに荷重が加わっている状態である。電力用半導体装置は、スイッチングチップ、フリーホイールダイオードチップなどの複数の電力用半導体チップを用いた電力用半導体装置であり、各チップと導電性カバープレートの間には、複数の圧力接触用のばねが垂直に配置されていると同時に、スイッチングチップを用いた電力用半導体装置においては、圧力接触用のばね以外に信号用のばねが配置されており、その信号用のばねの一端は、スイッチングチップの信号パッドに接続されるとともに、他端は導電性カバープレート下に配置されたゲート/エミッタ信号用基板に接続され、各チップは、導電性ベースプレートに固定された高い耐衝撃性を有した内側樹脂フレームにより個々に分離されている構造である。電力用半導体装置は、一つの電力用半導体装置を用いるものであってもよいし、複数個積層してもよい。
(Embodiment 1)
FIG. 1 is a partial cross-sectional view showing a configuration of a power semiconductor device according to a first embodiment of the present invention. 2 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention, and is a partial cross-sectional view taken along the line AA shown in FIG. In addition, the electrotherapy semiconductor device shown in FIGS. 1 and 2 is a diagram illustrating a use state, in which a load is applied to a conductive cover plate described later. The power semiconductor device is a power semiconductor device using a plurality of power semiconductor chips such as a switching chip and a free wheel diode chip, and a plurality of springs for pressure contact between each chip and the conductive cover plate. Are disposed vertically, and in the power semiconductor device using the switching chip, a signal spring is disposed in addition to the pressure contact spring, and one end of the signal spring is disposed on the switching chip. The other end is connected to a gate / emitter signal substrate disposed under the conductive cover plate, and each chip is fixed to the conductive base plate and has a high impact resistance. It is a structure separated individually by a resin frame. The power semiconductor device may use one power semiconductor device or a plurality of power semiconductor devices may be stacked.
図1,2に示す電力用半導体装置1は、略平板状の導電性ベースプレート2と、略平板状の導電性カバープレート3とを備える。導電性ベースプレート2には、フリーホイールダイオードチップ4およびスイッチングチップ5がそれぞれ設けられている。フリーホイールダイオードチップ4およびスイッチングチップ5は、それぞれ板状をなしている。フリーホイールダイオードチップ4およびスイッチングチップ5には、導電性ベースプレート2側の面において、チップ下金属板6(第2チップ金属部材)がそれぞれ設けられている。また、フリーホイールダイオードチップ4およびスイッチングチップ5には、導電性ベースプレート2側と反対側の面において、チップ上金属板7(第1チップ金属部材)がそれぞれ設けられており、フリーホイールダイオードチップ4およびスイッチングチップ5に設けられた主電極4a,5aを介して電気的に接続されている。なお、チップ下金属板6およびチップ上金属板7は、板状をなすもののほか、角柱状をなすものであってもよく、板厚は適宜設計可能である。
A
チップ上金属板7には、フリーホイールダイオードチップ4およびスイッチングチップ5側と反対側において、少なくとも圧力接触用ばねおよび通電用ばねを含むばね部材8を保持する支持部材10が設けられている。具体的に、チップ上金属板7において、フリーホイールダイオードチップ4側と反対側に設けられている支持部材10は、圧力接触用ばねを含むばね部材8を保持しており、スイッチングチップ5側と反対側に設けられている支持部材10は、圧力接触用ばねを含むばね部材8と、信号用端子9とを保持している。
The on-
支持部材10は、ばね部材8および信号用端子9をそれぞれ保持する保持孔101,102が複数形成された平板状をなす。支持部材10には、チップ上金属板7と接触する面には、該チップ上金属板7の上面を収容可能な凹部103が形成されている。複数の保持孔101は、チップ上金属板7の上面に対してそれぞれ垂直に延びて、並列に配列されてなり、かつチップ上金属板7の上面から延びる投影領域内、すなわちフリーホイールダイオードチップ4およびスイッチングチップ5(または主電極4a,5a)の外縁のなす形状の内側に形成されている。
The
図3は、本発明の実施の形態1にかかる電力用半導体装置の要部の構成を示す断面図であって、図1に示すB−B線に対応するチップ上金属体7および支持部材10の断面を示す図である。凹部103は、チップ上金属板7の外縁のなす形状と同じ形状の開口が形成されていることが好ましく、嵌合可能な形状であってもよい。これにより、凹部103にチップ上金属板7を嵌め込んだ際の支持部材10に対するチップ上金属板7の位置決め精度を向上させ、チップ上金属板7に対する支持部材10のずれを防止することができる。また、複数のばね部材8とチップ上金属板7との間の位置ずれを防止でき、均一な接触圧を簡単に得ることが可能となる。
FIG. 3 is a cross-sectional view showing the configuration of the main part of the power semiconductor device according to the first embodiment of the present invention, and the on-
支持部材10は、上述した複数の保持孔101にばね部材8および信号用端子9をそれぞれ挿通して、チップ上金属板7に対して起立した状態、すなわち、チップ上金属板7の主面に対して略垂直に延びた状態を維持するよう保持することで、チップ上金属板7上において、ばね部材8および信号用端子9を、長手方向を揃えて所定の間隔で並列に配列させる。支持部材10を構成する材料としては、熱硬化性樹脂、熱可塑性樹脂成形物、さらにはセラミック板を加工した材料が用いられる。熱硬化性樹脂、熱可塑性樹脂成形物を用いることにより低コスト化が可能になり、セラミック板加工物を用いることにより、温度に対する寸法精度が、熱硬化性樹脂、熱可塑性樹脂成形物より優れているため各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)に対するばね部材8および信号用端子9の位置精度が向上する。なお、「主面」とは、ここではばね部材8および信号用端子9に接触する面であり、板状または角柱状の部材の場合、該部材の表面を構成する複数の面であって最も広い面積を有する面のことをいう。
The
図4は、図1,2に示す電力用半導体装置の要部の構成を示す平面図であって、スイッチングチップ5の構成を説明する図である。スイッチングチップ5の主面には、主電極5aと、ゲート/エミッタ電極5b,5cとが設けられている。主電極5aは、ばね部材8に接触し、ゲート/エミッタ電極5b,5cは、信号用端子9に接触している。また、図1に示すように、信号用端子9は、導電性カバープレート3に設けられているゲート/エミッタ信号用基板11に形成された電極パッド11a,11bに接触し、ゲート/エミッタ電極5b,5cと電極パッド11a,11bとの間をそれぞれ電気的に接続している。
FIG. 4 is a plan view showing a configuration of a main part of the power semiconductor device shown in FIGS. 1 and 2 and explaining the configuration of the
電力用半導体装置1は、フリーホイールダイオードチップ4およびスイッチングチップ5の間に導電性ベースプレート2から立設された複数の内側樹脂フレーム12を有する。複数の内側樹脂フレーム12と導電性ベースプレート2とにより形成される空間の一部には、封止樹脂14が充填されている。
The
フリーホイールダイオードチップ4およびスイッチングチップ5は、導電性ベースプレート2に固定された内側樹脂フレーム12により個々に分離されており、内側樹脂フレーム12内には、任意の高さまで封止樹脂14が充填されている。
The free
内側樹脂フレーム12で各々のフリーホイールダイオードチップ4およびスイッチングチップ5を個々に囲うことにより、各チップが短絡破壊した場合でも、近接したチップに影響を及ぼさない。さらに、封止樹脂14で封止することにより絶縁性が確保できる。封止樹脂14として用いられる材料としては、シリコーンゲル樹脂、エポキシ樹脂などの一般的な絶縁性封止樹脂が挙げられる。
By individually enclosing each
また、導電性カバープレート3の両端部には、主面と直交する方向に延びる外側樹脂フレーム13が設けられている。外側樹脂フレーム13を導電性カバープレート3に設置することにより更なる防爆性が向上する効果が得られる。
In addition, outer resin frames 13 extending in a direction orthogonal to the main surface are provided at both ends of the
内側樹脂フレーム12と導電性カバープレート3とは、使用状態、すなわち導電性カバープレート3に外部から荷重が加わっている状態、すなわち導電性ベースプレート2と導電性カバープレート3との間に印加された状態では、内側樹脂フレーム12が導電性カバープレート3に当接して、導電性カバープレート3と支持部材10とが接触しないように導電性カバープレート3の移動量を規制するストッパーとして機能している。この際、導電性カバープレート3とチップ上金属板7との間には、ばね部材8による荷重が加わっている。
The
図5は、本発明の実施の形態1にかかる電力用半導体装置の構成を示す部分断面図であって、導電性カバープレート3に重力以外の荷重が加わっていない状態を示す図である。内側樹脂フレーム12と導電性カバープレート3とは、自然状態、すなわち導電性カバープレート3に重力以外の荷重が加わっていない状態において、任意の間隔が設けられている。すなわち、自然状態では、ばね部材8により導電性ベースプレート2と導電性カバープレート3との間に圧力が印加されており、導電性カバープレート3と内側樹脂フレーム12とは離間している。自然状態では、導電性ベースプレート2と導電性カバープレート3との間は、ばね部材8により、均一な距離で保持されている。
FIG. 5 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the first embodiment of the present invention, in which a load other than gravity is not applied to the
本実施の形態1において、複数のばね部材8は、押圧用ばねと通電用ばねとの二種類の機能を備えたばねから構成されている。このように、複数のばね部材8として、フリーホイールダイオードチップ4およびスイッチングチップ5に均一な押圧力を与え、導電性ベースプレート2および導電性カバープレート3の間に所定の電流を流すばねを用いることにより、用いるフリーホイールダイオードチップ4およびスイッチングチップ5に対し、同じばね本数で任意に通電用電流を変化させることが可能となることから、回路設計が簡素化される。
In the first embodiment, the plurality of
図6は、図1,2に示す電力用半導体装置の要部の構成を示す模式図であって、ばね部材8の構成の一例を示す図である。ばね部材8は、例えば、図6に示すような、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねを用いて実現される。
FIG. 6 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device illustrated in FIGS. 1 and 2, and illustrates an example of a configuration of the
複数のばね部材8は、例えば、表面に導電性金属めっき処理を施すことにより、導電性金属めっきがなされた押圧用ばね、および通電用ばねの機能を一括して備えたばねとして用いることで、一種類のばね部材8によって押圧力を付与するとともに、所定の電流を流すことが可能である。なお、導電性金属めっきがなされた押圧用ばねと、通電用ばねとの二種類のばね(導電機能および押圧機能が互いに独立した二種類のばね)を用いるようにしてもよい。
The plurality of
信号用端子9についても、ばね部材8と同様の角線コイルばねを用いることができる。信号用端子9は、接続される電極に応じて、スイッチングチップ5におけるゲート用、エミッタ用の2種類の信号用線材のいずれか一方の機能が付与される(図2参照)。スイッチングチップ5にゲート用、エミッタ用のいずれかの機能を担う信号用端子9を用いることにより、個々のチップ動作信頼性が向上する効果が得られる。また、信号用端子9をスイッチングチップ5の直上に配置してゲート/エミッタ信号用基板11に接続させることで、電力用半導体装置1を小型化することができる。なお、信号用端子9として圧着機能付きリード線形状を用いてもよいが、圧着機能付きリード線形状は配線長が短く、ノイズ低減が可能になる一方で、接合形状が複雑になるといった欠点がある。
Also for the
なお、上述した特許文献1には、各々のスイッチングチップからのゲート信号の取り出し構造については明記されているが、エミッタ信号の取り出し構造については明記されていない。
Note that the above-described
また、本実施の形態1では、信号用端子9が、ゲート用、エミッタ用のいずれかの機能を担い、複数設けられるものとして説明するが、スイッチングチップ5において、信号用端子9用の穴が一体に成形され、その信号用端子9が、一端でスイッチングチップ5のゲート/エミッタ電極5b,5cに接続し、他端で導電性カバープレート3に配置されたゲート/エミッタ信号用基板11の電極パッド11a,11bに接続するものであってもよい。これにより、一括で信号配線を行うことができ、さらにスイッチングチップ5の直上に配線することで、電力用半導体装置1を小型化することができる。
In the first embodiment, it is assumed that the
上述した実施の形態1によれば、複数のばね部材8によってフリーホイールダイオードチップ4およびスイッチングチップ5に均一な押圧力を与え、導電性ベースプレート2および導電性カバープレート3の間に所定の電流を流すとともに、信号用端子9によってスイッチングチップ5とゲート/エミッタ信号用基板11との間を電気的に接続するようにしたので、スイッチングチップ5とゲート/エミッタ信号用基板11との間の電気的な接続を、従来のようなプレス接触用のばねと通電用の電流フレームとが各々独立した形状で構成されている個別プレスピン接触要素を用いる場合と比して小型化することが可能となり、均一な面圧で押圧しつつ、電力用半導体装置を小型化することができる。
According to the first embodiment described above, a uniform pressing force is applied to the
また、本実施の形態1によれば、導電性金属めっきがなされたばね部材8を用いることにより、押圧効果と通電効果を同時に一種類のばねで実現することが可能となり、電力用半導体装置の小型化をはかることができる。
Further, according to the first embodiment, by using the
また、本実施の形態1によれば、複数の保持孔101が形成された支持部材10を用いることにより、各ばね部材8が座屈することなく、垂直な圧力が得られ、各電力用半導体チップに対するチップ下金属板6とチップ上金属板7との接触信頼性が向上し、接触抵抗が低減するなど電気的信頼性が向上する。
Further, according to the first embodiment, by using the
また、本実施の形態1によれば、支持部材10に絶縁性とすることにより、低コストで軽量化を達成可能となる。
Further, according to the first embodiment, the supporting
(実施の形態1の変形例1)
図7は、本発明の実施の形態1の変形例1にかかる電力用半導体装置の要部の構成を示す模式図であって、ばね部材の構成の他の例を示す図である。上述した実施の形態1では、ばね部材8や信号用端子9が、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねであるものとして説明したが、図7に示すばね部材8aのように、長手方向と直交する面を切断面とする断面が円をなす線材を巻回してなる丸線コイルばねであってもよい。
(
FIG. 7 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the first modification of the first embodiment of the present invention, and is a diagram illustrating another example of the configuration of the spring member. In the first embodiment described above, the
(実施の形態1の変形例2)
図8は、本発明の実施の形態1の変形例2にかかる電力用半導体装置の要部の構成を示す模式図であって、ばね部材の構成の他の例を示す図である。上述した実施の形態1では、ばね部材8や信号用端子9が、長手方向と直交する面を切断面とする断面が矩形をなす線材を巻回してなる角線コイルばねであるものとして説明したが、図8に示すばね部材8bのように、帯状の材料が用いられ、主面に沿って湾曲された形状をなす板ばねであってもよい。ばね部材8bに用いられる帯状の材料は、一様な幅および均一な板厚を有する材料であってもよい。なお、幅とは、帯状の部材の主面において、長手方向と直交する方向の長さを指す。
(
FIG. 8 is a schematic diagram illustrating a configuration of a main part of the power semiconductor device according to the second modification of the first embodiment of the present invention, and is a diagram illustrating another example of the configuration of the spring member. In the first embodiment described above, the
上述した各種のばね部材は、必要な機能に応じて、適宜選択することができる。例えば、一般に、高い押圧を得るためには角線コイルばねであるばね部材8が好んで用いられ、小型化に対しては丸線コイルばねであるばね部材8aが好んで用いられ、高い電流を流す場合は、断面積の大きい板ばねであるばね部材8bが好んで用いられるため、必要とする押圧力値と、通電電流値、サイズから任意に選択することができる。各種のばね部材は、一種のみを用いてもよいし、組み合わせて用いてもよい。また、ばね部材8,8aにおいて、両端を研磨して座部が形成(座面研磨)されていてもよい。
The various spring members described above can be appropriately selected according to the required function. For example, in general, a
(実施の形態1の変形例3)
上述した実施の形態1では、凹部103がチップ上金属板7を嵌合可能な中空空間を形成する閉じた領域を形成するものとして説明するが、凹部103に代えて、支持部材10の端部から間欠的に突出する複数のボスとし、チップ上金属板7の上面のなす外縁形状に応じて設けられ、該複数のボスによってチップ上金属板7を保持するものであってもよい。
(
In the first embodiment described above, the
図9は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の構成を示す部分断面図である。図10は、本発明の実施の形態1の変形例3にかかる電力用半導体装置の要部の構成を示す断面図であって、図9に示すC−C線に対応するチップ上金属体7および支持部材10の断面を示す図である。本変形例3では、上述した凹部103に代えて、図9,10に示すように、支持部材10の端部から延出する複数のボス104を有する。本変形例3では、複数のボス104によりチップ上金属板7を保持する。なお、複数のボス104は、チップ上金属体7の端面が矩形をなす場合、例えば、図10に示すように、各辺の中央部に対応する位置にそれぞれ設けられる。なお、支持部材10にピンを設け、チップ上金属板7にピンを挿脱可能な孔部を設けて、位置決めするようにしてもよい。
FIG. 9 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third modification of the first embodiment of the present invention. FIG. 10 is a cross-sectional view showing the configuration of the main part of the power semiconductor device according to the third modification of the first embodiment of the present invention, which is an on-
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。図11は、本発明の実施の形態2にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. FIG. 11: is a fragmentary sectional view which shows the structure of the power semiconductor
図11に示す電力用半導体装置1aは、上述した電力用半導体装置1の構成に対し、チップ上金属板7および支持部材10に代えて、チップ上金属板7aおよび支持部材10aを備える。
The power semiconductor device 1a shown in FIG. 11 includes an on-
チップ上金属板7aは、導電性の材料を用いて形成されてなる。チップ上金属板7aには、複数のばね部材8をそれぞれ保持可能な片側有底筒状をなす複数の保持穴71が形成されている。保持穴71は、深さが、少なくともばね部材8の自然状態における長手方向(巻回により延伸する方向)の長さよりも浅い。なお、チップ上金属板7aは、導電性ベースプレート2および導電性カバープレート3の間をばね部材8により電気的に接続できればよく、少なくともばね部材8を保持する保持穴71の壁面が導電性を有するとともに、該保持穴71と主電極4a,5aとが電気的に接続されていればよい。チップ上金属板7aは、保持穴71にばね部材8を入れて保持することで、ばね部材8がチップ上金属板7aに対して起立した状態を維持するよう保持する。本実施の形態2では、チップ上金属板7aは、一体的に形成された第1チップ金属板および第1の支持部材として機能する。
The on-
支持部材10a(第2の支持部材)は、絶縁性の材料を用いて形成されてなる。支持部材10aには、信号用端子9を保持する保持孔102が形成されている。支持部材10aは、信号用端子9の配置、すなわちスイッチングチップ5のゲート/エミッタ電極5b,5cの配置に応じてチップ上金属板7aに取り付けられる。支持部材10aは、上述した支持部材10と同様の材料を用いて形成される。
The
上述した本実施の形態2によれば、ばね部材8を保持する部材として導電性のチップ上金属板7aを用いることにより、電気伝導性、熱伝導性が向上するため、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)における動作時の発熱が、導電性カバープレート3に効率よく伝搬することが可能になることから、各電力用半導体チップの発熱による温度上昇が低減できると同時に、各電力用半導体チップと導電性カバープレート3との間の抵抗が減少し、ばね部材8の発熱も低減でき、ばね部材8の信頼性が向上する。
According to the second embodiment described above, by using the conductive on-
また、上述した本実施の形態2によれば、複数のばね部材8を保持する保持部材をチップ上金属板と一体化させたチップ上金属板7aとしたので、上述したように電気伝導性、熱伝導性が向上し、各電力用半導体チップとばね部材8との間の電気的な接続にかかる信頼性が向上する。
Further, according to the second embodiment described above, since the holding member that holds the plurality of
さらに、上述した本実施の形態2によれば、チップ上金属板7aの保持穴71にばね部材8を入れればよいため、簡素化して組み立てることができるといった利点がある。
Furthermore, according to the second embodiment described above, the
なお、上述した本実施の形態2では、ばね部材8を支持する支持手段が、チップ上金属板と一体的に設けられているものとして説明したが、別体であってもよい。別体の場合は、例えば、保持穴71を含む部分を導電性の支持部材(第1の支持部材)として形成すればよい。
In the second embodiment described above, the support means for supporting the
(実施の形態3)
つぎに、本発明の実施の形態3について説明する。図12は、本発明の実施の形態3にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 3)
Next, a third embodiment of the present invention will be described. FIG. 12 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the third embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.
図12に示す電力用半導体装置1bは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12aを備える。内側樹脂フレーム12aの内部には、連続した高強度繊維からなる糸15が設けられている。糸15を構成する材料として、ポリアミド、ポリアミドイミド、ポリイミド、カーボン、エンプラ繊維等が挙げられ、絶縁性の材料であることが好ましい。
A
糸15の径としては、引っ張り強度の観点からφ50ミクロン以上が好ましい。更には、糸15は、一端から他端にかけて連続した形状の方が、内側樹脂フレーム12aの防爆性に優れる。
The diameter of the
糸15を含む内側樹脂フレーム12aの製法としては、まず糸15を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12aを得る。
As a method of manufacturing the
上述した本実施の形態3によれば、糸15を含む内側樹脂フレーム12aによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、内側樹脂フレーム12aの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。
According to the third embodiment described above, since the free
ここで、大きい衝撃強度を有する長い繊維で強化された合成材料からなるモジュールハウジング要素(樹脂フレーム)によって、耐衝撃性を実現することは、例えば、上述した特許文献1において最小で約0.1mmの径を有する長い繊維で補強された合成部材を用いることが開示されているが、繊維長が長すぎると耐衝撃性は上昇するが、成形樹脂の成形時の流動性が低下し、成形物が成形出来ないなどの製造上の課題が発生するため、繊維長には限界が生じるなどの課題が有る。これに対し、本実施の形態3では、内側樹脂フレーム12aの内部に糸15を設けているため、成形性を向上することができる。
Here, the realization of impact resistance by a module housing element (resin frame) made of a synthetic material reinforced with long fibers having high impact strength is, for example, about 0.1 mm as a minimum in
さらに、上述した特許文献1におけるモジュールハウジング要素は、複数の半導体チップの外周に設置したモジュールハウジング要素のみであり、サブモジュールハウジング要素には耐衝撃性を有した材料を用いていないため、一つの半導体チップが爆発した場合、その爆発衝撃により、一つのモジュールハウジング要素内に配置された全ての半導体チップが破損するといった不具合が挙げられる。これに対し、本実施の形態3では、内側樹脂フレーム12aによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離しているため、他の半導体チップに破損被害が及ぶことを防止することができる。
Furthermore, the module housing element in
(実施の形態4)
つぎに、本発明の実施の形態4について説明する。図13は、本発明の実施の形態4にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 4)
Next, a fourth embodiment of the present invention will be described. FIG. 13: is a fragmentary sectional view which shows the structure of the power semiconductor
図13に示す電力用半導体装置1cは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12bを備える。内側樹脂フレーム12bの内部には、衝撃吸収材ゴムシート16が設けられている。衝撃吸収材ゴムシート16は、シリコーンゴムシート、シリコーンゲルシート、ニトリルゴムシート等の低弾性率を有する材料からなるシートを用いて形成され、1mm以上の厚さを有するシートを用いることが衝撃吸収性の観点から好ましい。また、衝撃吸収材ゴムシート16を含む内側樹脂フレーム12bの製法としては、まず衝撃吸収材ゴムシート16を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12bを得る。
A
上述した本実施の形態4によれば、衝撃吸収材ゴムシート16を含む内側樹脂フレーム12bによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、衝撃吸収材ゴムシート16により衝撃が吸収され内側樹脂フレーム12bの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。
According to the fourth embodiment described above, since the free
(実施の形態5)
つぎに、本発明の実施の形態5について説明する。図14は、本発明の実施の形態5にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 5)
Next, a fifth embodiment of the present invention will be described. FIG. 14 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the fifth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.
図14に示す電力用半導体装置1dは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12cを備える。内側樹脂フレーム12cの内部には、樹脂含浸された高強度繊維からなるクロス17が設けられている。クロス17は、防弾チョッキなどに用いられているアラミドクロス、液晶ポリマークロス、ポリイミドクロス、炭素繊維クロスなどの強化繊維を用いて形成される。また、クロス17を含浸する樹脂としては、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、PPS(Polyphenylenesulfide)、PET(Polyethylene terephthalate)等の熱可塑樹脂が用いられる。
A
クロス17は、複数枚重ねて用いることにより耐衝撃性が向上する。クロス17は、一般的な平織り、朱子織りの織り方によって織られたものが用いられる。また、クロス17を含む内側樹脂フレーム12cの製法としては、まずクロス17を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12cを得る。
The impact resistance is improved by using a plurality of the
上述した本実施の形態5によれば、クロス17を含む内側樹脂フレーム12cによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、樹脂含浸された高強度繊維からなるクロス17を内蔵することにより衝撃が吸収され内側樹脂フレーム12cの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。
According to the fifth embodiment described above, since the free
(実施の形態6)
つぎに、本発明の実施の形態6について説明する。図15は、本発明の実施の形態6にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 6)
Next, a sixth embodiment of the present invention will be described. FIG. 15 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the sixth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.
図15に示す電力用半導体装置1eは、上述した電力用半導体装置1の構成に対し、内側樹脂フレーム12に代えて、内側樹脂フレーム12dを備える。内側樹脂フレーム12dの内部には、金属板18が設けられている。金属板18は、鉄、銅、アルミなどの金属、またはそれらの合金が用いられる。軽量化を求める場合はアルミ、またはアルミ系の合金が適しており、防爆性を求める場合は鉄、または鉄系の合金が適している。厚さについては、求める防爆強度により任意に選択できる。また、金属板18を含む内側樹脂フレーム12dの製法としては、まず金属板18を金型内に多重配置し、その後、成形樹脂により一体成形を実施し、内側樹脂フレーム12dを得る。
A
上述した本実施の形態6によれば、金属板18を含む内側樹脂フレーム12dによりフリーホイールダイオードチップ4およびスイッチングチップ5を分離するようにしたので、各電力用半導体チップ(フリーホイールダイオードチップ4およびスイッチングチップ5)が短絡破壊した場合でも、金属板18を内蔵することにより破壊強度が向上し、内側樹脂フレーム12dの防爆性が更に優れることにより、短絡破壊を起こしていない他の半導体チップに破損被害が及ぶことを防止することができる。
According to the sixth embodiment described above, since the free
(実施の形態7)
つぎに、本発明の実施の形態7について説明する。図16は、本発明の実施の形態7にかかる電力用半導体装置の構成を示す部分断面図である。なお、図1等で上述した構成要素と同じ構成要素には同じ符号を付してある。
(Embodiment 7)
Next, a seventh embodiment of the present invention will be described. FIG. 16 is a partial cross-sectional view showing the configuration of the power semiconductor device according to the seventh embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the component mentioned above in FIG.
図16に示す電力用半導体装置1fは、上述した電力用半導体装置1の構成に対し、複数の信号用端子9のうちの一部の信号用端子9に代えて、金属ボール19を備える。具体的に、本実施の形態7では、信号用端子9が、ゲート/エミッタ信号用基板11に接続されるスイッチングチップ5におけるゲート用の信号用線材として機能し、導電性カバープレート3とゲート/エミッタ信号用基板11との間には導電性の金属ボール19が介在している。金属ボール19を介して導電性カバープレート3からエミッタ信号を引きまわすことにより、エミッタ信号の信号用配線長が短くなり配線ノイズが減ると同時に、接続信頼性に優れるといった利点がある。
A
ゲート/エミッタ信号用基板11は二層以上のプリント基板、または絶縁層を介したラミネート基板を用いることが好ましく、二層以上のゲート/エミッタ信号用基板11を用いることにより、短い幅のゲート/エミッタ信号用基板11のサイズで引きまわしが可能となり、電力用半導体装置の小型化が可能となる。ゲート/エミッタ信号用基板11として二層以上のプリント基板か、または絶縁層を介した金属ラミネート基板を用いることで、短い幅のゲート/エミッタ信号用基板11で引きまわしが可能となり、電力用半導体装置の小型化が可能となると同時に、ゲート回路、エミッタ回路のノイズ低減にも寄与する。
The gate /
上述した本実施の形態7によれば、複数の信号用端子9のうちの一部の信号用端子9に代えて、金属ボール19を設けて、金属ボール19を介して導電性カバープレート3からエミッタ信号を引きまわすようにしたので、エミッタ信号の信号用配線長が短くなり配線ノイズが減ると同時に、接続信頼性に優れるという効果を得ることができる。
According to the seventh embodiment described above, a
また、上述した実施の形態1〜7は、本発明を実施するための例にすぎず、本発明はこれらに限定されるものではない。また、本発明は、各実施の形態や変形例に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成できる。本発明は、仕様等に応じて種々変形することが可能であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは、上記記載から自明である。 Moreover, Embodiment 1-7 mentioned above is only an example for implementing this invention, and this invention is not limited to these. Further, the present invention can form various inventions by appropriately combining a plurality of constituent elements disclosed in the respective embodiments and modifications. It is obvious from the above description that the present invention can be variously modified according to specifications and the like, and that various other embodiments are possible within the scope of the present invention.
以上のように、本発明にかかる電力用半導体装置は、均一な面圧で押圧しつつ、小型化するのに有用である。 As described above, the power semiconductor device according to the present invention is useful for downsizing while pressing with a uniform surface pressure.
1,1a,1b,1c,1d,1e,1f 電力用半導体装置
2 導電性ベースプレート
3 導電性カバープレート
4 フリーホイールダイオードチップ
4a,5a 主電極
5 スイッチングチップ
5b,5c ゲート/エミッタ電極
6 チップ下金属板(第2チップ金属部材)
7,7a チップ上金属板(第1チップ金属部材)
8,8a,8b ばね部材
9 信号用端子
10,10a 支持部材
11 ゲート/エミッタ信号用基板
11a,11b 電極パッド
12,12a,12b,12c,12d 内側樹脂フレーム
13 外側樹脂フレーム
14 封止樹脂
15 糸
16 衝撃吸収材ゴムシート
17 クロス
18 金属板
19 金属ボール
71 保持穴
101,102 保持孔
103 凹部
104 ボス
1, 1a, 1b, 1c, 1d, 1e, 1f
7,7a On-chip metal plate (first chip metal member)
8, 8a,
Claims (19)
前記電力用半導体チップの一方に設けられる第1チップ金属部材と、
前記電力用半導体チップの他方に設けられる第2チップ金属部材と、
前記電力用半導体チップに対して前記第1チップ金属部材側に設けられた導電性カバープレートと、
前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続するとともに、前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する複数のばね部材と、
前記導電性カバープレート下に配置され、該導電性カバープレートと電気的に接続するゲート/エミッタ信号用基板と、
前記スイッチングチップの信号パッドと前記ゲート/エミッタ信号用基板との間を電気的に接続する信号用端子と、
前記ばね部材を保持する中空空間を形成してなる複数の保持部であって、前記電力用半導体チップの外周のなす領域内に並列に配列され、かつ前記第1チップ金属部材の主面に対して垂直な方向に形成されている複数の保持部を有する支持手段と、
を備えたことを特徴とする電力用半導体装置。 A plurality of power semiconductor chips including switching chips;
A first chip metal member provided on one of the power semiconductor chips;
A second chip metal member provided on the other side of the power semiconductor chip;
A conductive cover plate provided on the first chip metal member side with respect to the power semiconductor chip;
A plurality of spring members for electrically connecting the first chip metal member and the conductive cover plate and pressing the first chip metal member and the conductive cover plate in a direction away from each other;
A gate / emitter signal substrate disposed under the conductive cover plate and electrically connected to the conductive cover plate;
A signal terminal for electrically connecting the signal pad of the switching chip and the gate / emitter signal substrate;
A plurality of holding portions each forming a hollow space for holding the spring member, arranged in parallel in a region formed by an outer periphery of the power semiconductor chip, and with respect to a main surface of the first chip metal member; Supporting means having a plurality of holding portions formed in a vertical direction,
A power semiconductor device comprising:
前記第1チップ金属部材と前記導電性カバープレートとが互いに離れる方向に押圧する押圧ばねと、
前記第1チップ金属部材と前記導電性カバープレートとの間を電気的に接続する導電性ばねと、
を有することを特徴とする請求項1に記載の電力用半導体装置。 The spring member is
A pressing spring that presses the first chip metal member and the conductive cover plate away from each other;
A conductive spring for electrically connecting the first chip metal member and the conductive cover plate;
The power semiconductor device according to claim 1, comprising:
ことを特徴とする請求項1に記載の電力用半導体装置。 The power semiconductor device according to claim 1, wherein the spring member has a conductive metal plating on a surface thereof.
ことを特徴とする請求項1に記載の電力用半導体装置。 2. The power semiconductor device according to claim 1, wherein each of the plurality of spring members is any one selected from a square coil spring, a round coil spring, and a leaf spring.
前記支持部材は、前記第1チップ金属部材と接触する側に設けられてなり、前記第1チップ金属部材の外縁のなす形状と同じ形状をなす中空空間を形成する凹部を有する
ことを特徴とする請求項1に記載の電力用半導体装置。 The support means has an insulating property and is composed of a prismatic support member provided on the first chip metal member,
The support member is provided on a side in contact with the first chip metal member, and has a recess that forms a hollow space having the same shape as the outer edge of the first chip metal member. The power semiconductor device according to claim 1.
絶縁性を有し、前記第1チップ金属板上に設けられている角柱状の支持部材と、
前記支持部材の端部からそれぞれ延出し、前記第1チップ金属部材を保持可能な複数のボスと、
を有することを特徴とする請求項1に記載の電力用半導体装置。 The support means is
A prismatic support member having insulation and provided on the first chip metal plate;
A plurality of bosses each extending from an end of the support member and capable of holding the first chip metal member;
The power semiconductor device according to claim 1, comprising:
前記ばね部材を支持する導電性の第1の支持部材と、
前記信号用端子を支持する絶縁性の第2の支持部材と、
を有することを特徴とする請求項1に記載の電力用半導体装置。 The support means is
A conductive first support member for supporting the spring member;
An insulating second support member for supporting the signal terminal;
The power semiconductor device according to claim 1, comprising:
前記ばね部材を支持する導電性の第1の支持部材と、
前記信号用端子を支持する絶縁性の第2の支持部材と、
を有し、
前記第1の支持部材は、前記第1チップ金属部材と一体的に形成された
ことを特徴とする請求項1に記載の電力用半導体装置。 The support means is
A conductive first support member for supporting the spring member;
An insulating second support member for supporting the signal terminal;
Have
The power semiconductor device according to claim 1, wherein the first support member is formed integrally with the first chip metal member.
ことを特徴とする請求項1に記載の電力用半導体装置。 The power semiconductor device according to claim 1, wherein the gate / emitter signal substrate is electrically connected to signal pads of all the switching chips via the signal terminals.
複数の前記信号用端子は、
前記スイッチングチップにおけるゲート用の信号用端子と、
前記スイッチングチップにおけるエミッタ用の信号用端子と、
を有することを特徴とする請求項1に記載の電力用半導体装置。 A plurality of signal terminals;
The plurality of signal terminals are:
A signal terminal for a gate in the switching chip;
A signal terminal for an emitter in the switching chip;
The power semiconductor device according to claim 1, comprising:
前記信号用端子は、前記スイッチングチップにおけるゲート信号を伝送する
ことを特徴とする請求項1に記載の電力用半導体装置。 A metal ball that is provided between the conductive cover plate and the gate / emitter signal substrate and transmits an emitter signal between the conductive cover plate and the gate / emitter signal substrate;
The power semiconductor device according to claim 1, wherein the signal terminal transmits a gate signal in the switching chip.
ことを特徴とする請求項1に記載の電力用半導体装置。 2. The power semiconductor device according to claim 1, wherein the gate / emitter signal substrate includes a printed circuit board having two or more layers, or a laminate substrate with an insulating layer interposed therebetween.
前記導電性ベースプレートに固定されてなり、前記複数の電力用半導体チップを分離する一つまたは複数の内側樹脂フレームと、
前記導電性ベースプレートと前記内側樹脂フレームとによって形成される中空空間の一部に充填されてなる封止樹脂と、
をさらに備えたことを特徴とする請求項1に記載の電力用半導体装置。 A conductive base plate provided on the second chip metal member side with respect to the plurality of power semiconductor chips;
One or more inner resin frames that are fixed to the conductive base plate and separate the plurality of power semiconductor chips;
A sealing resin filled in a part of a hollow space formed by the conductive base plate and the inner resin frame;
The power semiconductor device according to claim 1, further comprising:
ことを特徴とする請求項13に記載の電力用半導体装置。 The power semiconductor device according to claim 13, wherein the inner resin frame is made of a high-strength resin having therein a yarn made of continuous high-strength fibers.
ことを特徴とする請求項13に記載の電力用半導体装置。 The power semiconductor device according to claim 13, wherein the inner resin frame is made of high-strength resin having a shock absorbing material rubber sheet therein.
ことを特徴とする請求項13に記載の電力用半導体装置。 The power semiconductor device according to claim 13, wherein the inner resin frame is made of high-strength resin having a cloth made of high-strength fibers impregnated with resin inside.
ことを特徴とする請求項13に記載の電力用半導体装置。 The power semiconductor device according to claim 13, wherein the inner resin frame is made of a high-strength resin having a metal plate therein.
ことを特徴とする請求項13に記載の電力用半導体装置。 The power semiconductor device according to claim 13, wherein a gap is provided between the conductive cover plate and the inner resin frame in a natural state.
をさらに備えたことを特徴とする請求項1に記載の電力用半導体装置。 The power semiconductor device according to claim 1, further comprising an outer resin frame provided around the conductive cover plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015208415A JP6559536B2 (en) | 2015-10-22 | 2015-10-22 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015208415A JP6559536B2 (en) | 2015-10-22 | 2015-10-22 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084850A true JP2017084850A (en) | 2017-05-18 |
JP6559536B2 JP6559536B2 (en) | 2019-08-14 |
Family
ID=58713396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015208415A Active JP6559536B2 (en) | 2015-10-22 | 2015-10-22 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6559536B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018207078A (en) * | 2017-06-09 | 2018-12-27 | 三菱電機株式会社 | Power semiconductor device |
JP6576609B1 (en) * | 2019-02-01 | 2019-09-18 | 三菱電機株式会社 | Semiconductor device |
EP3627548A4 (en) * | 2017-07-11 | 2021-03-17 | Hitachi, Ltd. | Semiconductor module and method for manufacturing semiconductor module |
WO2021084638A1 (en) * | 2019-10-30 | 2021-05-06 | 三菱電機株式会社 | Hermetically sealed semiconductor device |
WO2022259503A1 (en) * | 2021-06-11 | 2022-12-15 | 三菱電機株式会社 | Pressure-contact-type semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098140A (en) * | 1996-09-24 | 1998-04-14 | Hitachi Ltd | Multiple-chip type semiconductor device |
JP2000223658A (en) * | 1999-01-27 | 2000-08-11 | Abb Schweiz Ag | Power semiconductor module |
JP2003338592A (en) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | Semiconductor module |
US20090085188A1 (en) * | 2007-09-27 | 2009-04-02 | Mitsubishi Electric Corporation | Power semiconductor module |
JP2013171870A (en) * | 2012-02-17 | 2013-09-02 | Fuji Electric Co Ltd | Semiconductor module and manufacturing method thereof |
JP2014042017A (en) * | 2012-08-03 | 2014-03-06 | Ge Energy Power Conversion Technology Ltd | Electronic semiconductor device intended to be mounted to push-type laminate assembly, and push-type laminate assembly with such device |
JP2014216543A (en) * | 2013-04-26 | 2014-11-17 | 株式会社豊田中央研究所 | Semiconductor module |
-
2015
- 2015-10-22 JP JP2015208415A patent/JP6559536B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098140A (en) * | 1996-09-24 | 1998-04-14 | Hitachi Ltd | Multiple-chip type semiconductor device |
JP2000223658A (en) * | 1999-01-27 | 2000-08-11 | Abb Schweiz Ag | Power semiconductor module |
US6320268B1 (en) * | 1999-01-27 | 2001-11-20 | Abb (Schweiz) Ag | Power semiconductor module |
JP2003338592A (en) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | Semiconductor module |
US20090085188A1 (en) * | 2007-09-27 | 2009-04-02 | Mitsubishi Electric Corporation | Power semiconductor module |
JP2009081399A (en) * | 2007-09-27 | 2009-04-16 | Mitsubishi Electric Corp | Power semiconductor module |
JP2013171870A (en) * | 2012-02-17 | 2013-09-02 | Fuji Electric Co Ltd | Semiconductor module and manufacturing method thereof |
JP2014042017A (en) * | 2012-08-03 | 2014-03-06 | Ge Energy Power Conversion Technology Ltd | Electronic semiconductor device intended to be mounted to push-type laminate assembly, and push-type laminate assembly with such device |
US9093426B2 (en) * | 2012-08-03 | 2015-07-28 | Ge Energy Power Conversion Technology Ltd. | Electronic semi-conductor device intended for mounting in a pressed stack assembly, and a pressed stack assembly comprising such device |
JP2014216543A (en) * | 2013-04-26 | 2014-11-17 | 株式会社豊田中央研究所 | Semiconductor module |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018207078A (en) * | 2017-06-09 | 2018-12-27 | 三菱電機株式会社 | Power semiconductor device |
EP3627548A4 (en) * | 2017-07-11 | 2021-03-17 | Hitachi, Ltd. | Semiconductor module and method for manufacturing semiconductor module |
JP6576609B1 (en) * | 2019-02-01 | 2019-09-18 | 三菱電機株式会社 | Semiconductor device |
WO2020157960A1 (en) * | 2019-02-01 | 2020-08-06 | 三菱電機株式会社 | Semiconductor device |
CN113330556A (en) * | 2019-02-01 | 2021-08-31 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
DE112019006791T5 (en) | 2019-02-01 | 2022-01-13 | Mitsubishi Electric Corporation | SEMICONDUCTOR UNIT |
US11972991B2 (en) | 2019-02-01 | 2024-04-30 | Mitsubishi Electric Corporation | Semiconductor device |
WO2021084638A1 (en) * | 2019-10-30 | 2021-05-06 | 三菱電機株式会社 | Hermetically sealed semiconductor device |
JPWO2021084638A1 (en) * | 2019-10-30 | 2021-05-06 | ||
WO2022259503A1 (en) * | 2021-06-11 | 2022-12-15 | 三菱電機株式会社 | Pressure-contact-type semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6559536B2 (en) | 2019-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6559536B2 (en) | Power semiconductor device | |
US9887142B2 (en) | Power semiconductor device | |
CN101431068B (en) | Semiconductor package module | |
KR101141379B1 (en) | Energy storage module | |
US10204845B2 (en) | Semiconductor chip package having a repeating footprint pattern | |
KR101388737B1 (en) | Semiconductor package, semiconductor module, and mounting structure thereof | |
JP6256309B2 (en) | Power semiconductor device | |
CN106787620B (en) | Power converter | |
JP2011101010A (en) | Power semiconductor module | |
US9165856B2 (en) | Coupling assembly of power semiconductor device and PCB and method for manufacturing the same | |
US20140117525A1 (en) | Power module package and method of manufacturing the same | |
US10347590B2 (en) | Leadframe for a semiconductor component | |
US11232905B2 (en) | Capacitor | |
EP3522690A1 (en) | Inverter | |
US20160322342A1 (en) | Semiconductor device | |
US20150145123A1 (en) | Power semiconductor module and method of manufacturing the same | |
CN107180806A (en) | Power semiconductor modular with housing | |
CN213694672U (en) | Conductor structure and electronic device | |
US7613008B2 (en) | Power semiconductor module with capacitors connected parallel to one another | |
CN106531518B (en) | The manufacturing method of push switch and push switch | |
KR101331737B1 (en) | Semiconductor package | |
JP2015220398A (en) | Power semiconductor module | |
US20200258823A1 (en) | Power semiconductor device and manufacturing method of the same | |
CN108010891B (en) | Power semiconductor module | |
US10894346B2 (en) | Method for manufacturing busbar and manufacturing busbar through the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6559536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |