JP2017083615A - 液晶光学素子 - Google Patents

Abstract

【課題】各画素電極の光学特性を揃えて均一にし、高精度な収差補正機能を備えた液晶光学素子を提供する。
【解決手段】複数の画素電極と、この複数の画素電極のそれぞれに接続された電圧を印加するための配線とを有する液晶光学素子であって、複数の画素電極は、第１の画素電極Ｓ０と、第１の画素電極Ｓ０を囲んで配置される複数の第２の画素電極Ｓ１〜Ｓ８と、を有し、第１の画素電極Ｓ０に接続された配線は、複数の分割配線Ｌ０ａ、Ｌ０ｂであり、この複数の分割配線Ｌ０ａ、Ｌ０ｂのそれぞれは、互いに異なる第２の画素電極間（Ｓ１とＳ８間およびＳ４とＳ５間）に配置されている構成とする。
【選択図】図１

Description

本発明は、光学系の収差補正等に用いられる位相変調機能を備えた液晶光学素子に関する。

従来から、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＢＤ（Ｂｌｕ−ｒａｙ(登録商標） Ｄｉｓｃ）等の光ディスクの再生または記録には、異なる波長の半導体レーザによる光ビームを用いた光ピックアップ装置が使用されているが、この光学系には様々な収差が存在する。たとえば、２層記録の光ディスクは、記録面までの距離の違いから球面収差が発生する。また、光ピックアップの対物レンズの光軸と光ディスクの記録面の傾きによってコマ収差が発生し、また、対物レンズの屈折などに起因する非点収差も存在する。

これらの収差は、光ディスクの記録密度の高密度化に伴って影響が大きくなり、これらの収差を相殺して高精度に補正する収差補正手段が、光ディスクの高密度化、高容量化に向けて不可欠な技術となっている。そして、この収差補正手段として、光ピックアップ装置の光路中に液晶素子を配置し、この液晶素子に所定の電圧を印加することによって液晶の屈折率を変化させ、通過する光ビームに位相差分布を与えて発生した収差を補正する収差補正素子が開示されている（例えば、特許文献１参照）。

この特許文献１の収差補正素子は、一組の透明電極の一方の中心部に配置された第１の円形分割線と、この第１の円形分割線の外側で同心円状に配置された第２の円形分割線を有し、第１の円形分割線と第２の円形分割線の間の領域が等間隔の８本の分割線によって放射状に分割された構成である。

そして、各分割線によって分割された画素電極に所定の電圧パターンをそれぞれ印加することで、コマ収差および非点収差を補正できることが提示されている。

特許第４４８９１３１号公報（第６頁、図４）

しかしながら、特許文献１の収差補正素子は、透明電極上に分割された各画素電極のみが記載されており、実際に収差補正素子として駆動させるためには、各画素電極に電圧を印加するための配線パターンを形成しておく必要がある。このとき、第１の円形分割線の内側の画素電極に配線を接続する場合、通常の配線方法では、第１の円形分割線と第２の円形分割線の間にあって分割された画素電極の一部が、配線によって削られ、その結果、画素電極の面積が不均一になり、高精度な収差補正ができないという課題がある。

図７は、この課題を説明するために、特許文献１の図４を基にして各画素電極に接続する配線パターンを形成した従来例である。図７において、符号１００は収差補正機能を備えた従来の液晶光学素子である。液晶光学素子１００は、透明基板１１０上の円形の有効エリアＥ１０に、透明な画素電極Ｓ１０〜Ｓ１８が形成されている。画素電極Ｓ１０は、有効エリアＥ１０の中心にあって円形状である。画素電極Ｓ１１〜Ｓ１８は、画素電極Ｓ１０の周囲を囲むように配置された略扇形状である。これらの画素形状は、特許文献１の
図４と同様である。

中心画素である画素電極Ｓ１０には、駆動電圧を供給するために配線Ｌ１０が接続され、この配線Ｌ１０は、画素電極Ｓ１４とＳ１５の隙間を通って、接続端子群Ｃ１０の一つの端子に接続される。また、画素電極Ｓ１１〜Ｓ１８には、それぞれ配線Ｌ１１〜Ｌ１８が接続され、有効エリアＥ１０を迂回して、接続端子群Ｃ１０のそれぞれの端子に接続される。配線Ｌ１１〜Ｌ１８の配線抵抗値がそれぞれ略同一となるようにしておくことが好ましく、配線抵抗値はそれぞれ配線幅や配線長を所定の大きさにすることで調整できる。以降の説明においては、各配線Ｌ１１〜Ｌ１８はそれぞれ太さを調整することで配線抵抗値を略同一にしているものとして説明を行う。

この配線Ｌ１０〜Ｌ１８によって、接続端子群Ｃ１０からの駆動電圧が各画素電極Ｓ１０〜Ｓ１８に供給され、液晶光学素子１００は駆動される。しかし、前述したように、中心画素である画素電極Ｓ１０に接続される配線Ｌ１０は、画素電極Ｓ１４とＳ１５の隙間を通って形成されるために、画素電極Ｓ１４とＳ１５の面積は、配線Ｌ１０の線幅分が削られることになり、画素電極Ｓ１４、Ｓ１５の面積は、他の画素電極Ｓ１１〜Ｓ１３、Ｓ１６〜Ｓ１８の面積に比べて減少し、面積差が生じる。

ここで、液晶光学素子１００は、光ピックアップ装置の非点収差を補正する場合に有効であるが、非点収差は、光ピックアップ装置の光軸中心に対して点対称であるので、その非点収差を補正するには、画素電極Ｓ１１〜Ｓ１８のそれぞれが対向する各画素の光学特性が揃っており、光学特性の対称性が高いことが重要である。

しかし、前述したように、画素電極Ｓ１４、Ｓ１５の面積は、配線Ｌ１０によって減少しているので、画素電極Ｓ１４に対向する画素電極Ｓ１８、及び、画素電極Ｓ１５に対向する画素電極Ｓ１１との間に面積差が生じ、それぞれの対向画素電極の対称性が損なわれて収差補正が歪んだように分布されてしまい、高精度な収差補正を実現できない。

ここで、収差補正の用途によっては、画素電極毎に光学特性データを取得し、それぞれの特性に合わせて印加する電圧を微調整して光学特性をきめ細かく均一に揃える必要があるが、従来の液晶光学素子１００のように、対向する画素電極の面積差で光学特性の対称性が損なわれることは、収差補正に誤差が生じ大きな問題になる。

この問題を解消するために、非対称となった画素電極Ｓ１４とＳ１８、及び画素電極Ｓ１５とＳ１１のそれぞれに印加する駆動電圧を調整すれば、光学特性の対称性はある程度改善されるが、それでは、駆動電圧を発生する駆動装置が複雑になり、また調整作業も繁雑であって好ましくない。

また、画素電極Ｓ１４とＳ１５の面積の減少を少なくするために、配線Ｌ１０の線幅を狭くする方法も考えられるが、配線Ｌ１０の線幅を狭くすると、配線Ｌ１０の配線抵抗値が増加して画素電極Ｓ１０への駆動電圧の低下が生じ、収差補正動作に悪影響を及ぼす問題がある。

これは、駆動電圧は、たとえば、１ｋＨｚ程度の交流電圧であるが、配線抵抗値が増加すると、液晶セルの容量成分の影響を受けて、交流電圧の立ち上がりと立ち下がりが鈍り、結果として、画素電極に印加される電圧が低下し、必要とする位相変調ができなくなるからである。

本発明の目的は上記課題を解決し、各画素電極の光学特性を揃えて均一にし、高精度な収差補正機能を備えた液晶光学素子を提供することである。

上記課題を解決するために、本発明の液晶光学素子は下記記載の構成を採用する。

本発明の液晶光学素子は、複数の画素電極と、複数の画素電極のそれぞれに接続された電圧を印加するための配線とを有する液晶光学素子であって、複数の画素電極は、第１の画素電極と、第１の画素電極を囲んで配置される複数の第２の画素電極と、を有し、第１の画素電極に接続された配線は、複数の分割配線であり、複数の分割配線のそれぞれは、互いに異なる第２の画素電極間に配置されていることを特徴とする。

本発明の液晶光学素子により、第１の画素電極に接続された配線が複数の分割配線で構成されるので、分割配線幅を狭くすることが可能となり、第２の画素電極の面積が配線によって大きく削られることがない。その結果、各第２の画素電極の面積差が小さくなり、光学特性を略均一に揃えることができるので、誤差の少ない高精度な収差補正を実現する液晶光学素子を提供できる。

また、複数の分割配線の並列抵抗値は、他の配線の抵抗値と略同一であることを特徴とする。

これにより、分割配線を含めた各配線の抵抗値が略同一に構成されるので、それぞれの画素電極に出力する駆動電圧に及ぼす配線抵抗の影響が略均一になる。その結果、駆動電圧を画素電極ごとに調整する必要がなく、液晶光学素子の駆動装置を簡素化できると共に、配線抵抗値の違いによって各画素電極の光学特性が変化することを防ぐことができる。

また、複数の分割配線は、互いに異なる第２の画素電極間において配線幅が略同一であることを特徴とする。

これにより、分割配線に隣接する第２の画素電極の面積の減少率が同等になるので、第２の画素電極の光学特性を略均一に揃えることができ、高精度な収差補正機能を備えた液晶光学素子を提供できる。

また、それぞれの第２の画素電極の面積は、略同一であることを特徴とする。

これにより、それぞれの第２の画素電極の光学特性を略均一に揃えることができるので、高精度な収差補正を実現する液晶光学素子を提供できる。

また、複数の分割配線は、互いに最も離れた前記第２の画素電極間に配置されることを特徴とする。

これにより、分割配線の影響を受ける第２の画素電極が互いに対向する構成となる。その結果、第２の画素電極の光学特性の対称性が高くなり、光学特性が均一に分布するので、高精度な収差補正を実現する液晶光学素子を提供できる。

本発明の液晶光学素子によれば、第１の画素電極に接続された配線が複数の分割配線で構成されるので、第１の画素電極を囲む複数の第２の画素電極が配線によって大きな影響を受けずに形成される。それにより、第２の画素電極のそれぞれの面積が略同一となり、各画素電極の光学特性が略均一になるので、高精度な収差補正を実現する液晶光学素子を提供できる。

本発明の第１の実施形態に係わる液晶光学素子の平面図である。 本発明の第１の実施形態に係わる液晶光学素子の断面図である。 本発明の第１の実施形態に係わる液晶光学素子のＸ軸−Ｙ軸方向の非点収差を補正する場合の駆動パターン図である。 本発明の第１の実施形態に係わる液晶光学素子のＸ軸−Ｙ軸に対して４５度傾いた方向の非点収差を補正する場合の駆動パターン図である。 本発明の第２の実施形態に係わる液晶光学素子の平面図である。 本発明の第３の実施形態に係わる液晶光学素子の平面図である。 従来の液晶光学素子の平面図である。

以下図面に基づいて本発明の液晶光学素子の具体的な実施の形態を詳述する。
［実施形態の特徴］
第１の実施形態の特徴は本発明の基本形であり、第１の画素電極と、この第１の画素電極を囲む複数の第２の画素電極とを有し、第１の画素電極の配線を複数に分割して異なる第２の画素電極間に配置し、各分割配線は外部と接続する端子群に個別に接続される構成である。第２の実施形態の特徴は、第１の画素電極に接続される複数の分割配線は外部と接続する端子群の一つの端子にまとめて接続される構成である。第３の実施形態の特徴は、外部と接続する複数の端子群が配置され、第１の画素電極に接続する複数の分割配線はそれぞれ最短距離の端子群に接続される構成である。

なお、説明にあっては、その説明及び図は一実施形態であって、これに限定されるものではない。また、図面における寸法や形状は実際の形状を正確に反映したものではなく、図面を見やすく、また、理解しやすくするため一部誇張して模式的に記載している。また、発明に直接関係しない一部の要素は省略し、各実施形態において同一要素には同一番号を付し、重複する説明は省略するものとする。

以下の各実施形態は、液晶への電圧印加に応じて、光ピックアップ装置の非点収差を補正する液晶光学素子を例として説明する。

［第１の実施形態］
［第１の実施形態の液晶光学素子の構成説明：図１、図２］
第１の実施形態の液晶光学素子の構成を図１の平面図と、図１で示す切断線Ａ−Ａによる図２の断面図を用いて説明する。

図１及び図２において、符号１は第１の実施形態の液晶光学素子である。液晶光学素子１は、一対の透明基板１０、２０と、この透明基板１０、２０の間に挟持される液晶２などによって構成される。

透明基板１０、２０のそれぞれの対向面には、導電膜１１、２１が形成され、導電膜１１、２１のそれぞれの表面には、図示しない配向膜が形成されている。透明基板１０、２０の内周にはシール部材３（図１では点線の外側）が配置され、このシール部材３の中に混在させた球状または円柱状のスペーサー（ここでは図示せず）によって、透明基板１０、２０は所定の間隔で固定されている。液晶２は、透明基板１０、２０の間にあって、シール部材３によって封入されている。

２枚の透明基板１０、２０は、たとえばガラス材やプラスチック材を用いることができる。また、シール部材３は樹脂によって構成されている。また、導電膜１１、２１は、透明導電材料で構成され、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が使用さ
れる。

上述の導電膜１１、２１に電圧を印加すると、導電膜１１、２１に挟まれた液晶２が駆動され、非光変調状態から光変調状態となるため、液晶光学素子１は、導電膜１１、２１を通過する光（図示せず）のうち液晶２の偏光軸（図示せず）と略一致した光を光変調（位相変調）する収差補正素子として機能する。

［第１の実施形態の液晶光学素子の画素電極パターン形状の説明：図１］
次に、透明基板１０に形成される導電膜１１のパターン形状の一例について、図１を用いて説明する。なお、透明基板２０に形成される導電膜２１（図２参照）は、透明基板２０の面積の大部分を覆うベタ電極であり、図示しない配線と接続され、この配線は基板１０または基板２０の端部に設けた図示しない端子に電気的に接続されているが、詳細な説明は省略する。

図１において、第１の実施形態の液晶光学素子１は、透明基板１０上の円形の有効エリアＥ１（点線で示す）に、透明な導電膜１１によって画素電極Ｓ０〜Ｓ８が形成されている。第１の画素電極としての画素電極Ｓ０は、有効エリアＥ１の中心Ｅ０にあって円形状である。すなわち、有効エリアＥ１の中心Ｅ０と画素電極Ｓ０の中心は一致している。

また、第２の画素電極としての８個の画素電極Ｓ１〜Ｓ８は、画素電極Ｓ０の周囲を囲むように４５度毎に等間隔に配置された略扇形状である。なお、画素電極Ｓ０の形状は円形に限定されず、図示しないが、四角形や八角形などでもよい。また、画素電極Ｓ１〜Ｓ８の形状や数も限定されず、収差補正の仕様に応じて任意でよい。また、有効エリアＥ１は、液晶光学素子１が組み込まれる光ピックアップ装置の光ビーム（図示せず）が通過するエリアであり、有効エリアＥ１の中心Ｅ０は、光ビームの光軸に一致するとよい。

また、図１では、第１の画素電極Ｓ０と第２の画素電極Ｓ１〜Ｓ８による二重輪帯パターンの構成であるが、この構成に限定されず、図示しないが、第２の画素電極Ｓ１〜Ｓ８の外側に第３の複数の画素電極を形成して三重輪帯パターンを構成してもよい。

また、液晶光学素子１の透明基板１０の一方の端部には、外部と電気的に接続するために１０個の接続端子でなる接続端子群Ｃ１が配置されている。この接続端子群Ｃ１に、フレキシブルプリント基板やリード線等（図示せず）が電気的に接続され、外部の駆動装置（図示せず）から所定の駆動電圧が供給される。

有効エリアＥ１の中心Ｅ０に位置する画素電極Ｓ０には、駆動電圧を印加するための２本の分割配線Ｌ０ａ、Ｌ０ｂが接続されている。この分割配線Ｌ０ａ、Ｌ０ｂは、有効エリアＥ１の中心Ｅ０、すなわち、画素電極Ｓ０の中心から直線（点線Ｂ）上を互いに反対方向に延出されている。言い換えれば、分割配線Ｌ０ａ、Ｌ０ｂは、画素電極Ｓ０を挟んで互いに最も離れた位置に配置されている。

ここで、分割配線Ｌ０ａは、画素電極Ｓ１とＳ８の隙間を通過するように配置され、また、分割配線Ｌ０ｂは、画素電極Ｓ４とＳ５の隙間を通過するように配置される。そして、分割配線Ｌ０ａは、有効エリアＥ１を迂回して接続端子群Ｃ１の端子Ｃ１ａに接続され、分割配線Ｌ０ｂは、接続端子群Ｃ１の端子Ｃ１ｂに接続される。

また、画素電極Ｓ１〜Ｓ８には、それぞれ配線Ｌ１〜Ｌ８が接続され、有効エリアＥ１を迂回して、接続端子群Ｃ１の決められたそれぞれの端子に接続される。以降の説明においては、配線Ｌ１〜Ｌ８の配線抵抗値及び分割配線Ｌ０ａ、Ｌ０ｂの並列抵抗値は略同一であるものとして説明を行う。

このように、有効エリアＥ１の中心Ｅ０に配置される画素電極Ｓ０と外部とを電気的に接続する配線が、複数の分割配線によって形成されることが、本発明の特徴である。ここで、画素電極Ｓ０に接続される分割配線Ｌ０ａ及びＬ０ｂは並列接続されているため、配線抵抗値は並列抵抗として求められる。よって、画素電極の隙間を通る分割配線Ｌ０ａとＬ０ｂの線幅を狭くすることができる。たとえば、端子Ｃ１ａと端子Ｃ１ｂを電気的に接続したときの分割配線Ｌ０ａ及びＬ０ｂの有効エリアＥ１を除く配線部分の並列抵抗値が、図７に記載の従来例における配線Ｌ１０の有効エリアＥ１０を除く部分の配線抵抗値と略同一である場合には、画素電極の隙間を通る分割配線Ｌ０ａとＬ０ｂの線幅は従来例の１／２でよい。つまり、有効エリアＥ１内の配線を分割しない場合の配線幅と比較して細くすることができる。これにより、分割配線Ｌ０ａ及びＬ０ｂの並列抵抗値は、他の配線Ｌ１〜Ｌ８と同等の配線抵抗を得ることができる。

従って、この実施例においては分割配線Ｌ０ａが隙間を通るために削られる画素電極Ｓ１とＳ８の面積の減少率と、分割配線Ｌ０ｂが隙間を通るために削られる画素電極Ｓ４とＳ５の面積の減少率は、従来例（図７参照）と比較すると共に１／２となって、大きく改善される。その結果、面積が減少する画素電極Ｓ１、Ｓ８、Ｓ４、Ｓ５と、分割配線Ｌ０ａとＬ０ｂの影響を受けない画素電極Ｓ２、Ｓ３、Ｓ６、Ｓ７との面積差は、従来例の半分となり、第２の画素電極Ｓ１〜Ｓ８のそれぞれの面積は略同一となる。

また、分割配線Ｌ０ａとＬ０ｂの線幅は、互いに異なる第２の画素電極間（すなわち、画素電極Ｓ１とＳ８の間及び画素電極Ｓ４とＳ５の間）において同一であることが好ましい。それにより、分割配線Ｌ０ａが隙間を通る画素電極Ｓ１とＳ８の面積の減少率と、分割配線Ｌ０ｂが隙間を通る画素電極Ｓ４とＳ５の面積の減少率は同一となり、分割配線Ｌ０ａ、Ｌ０ｂによって面積が減少する画素電極Ｓ１、Ｓ８、Ｓ４、Ｓ５の面積は等しくなる。

また、分割配線Ｌ０ａとＬ０ｂは、画素電極Ｓ０の中心から直線上を互いに反対方向に延出されるので、分割配線Ｌ０ａとＬ０ｂによって面積が減少する画素電極Ｓ１とＳ５、及び画素電極Ｓ４、Ｓ８は互いに対向する配置となる。その結果、面積が等しい画素電極が互いに対向する配置となるので、画素電極Ｓ１〜Ｓ８の光学特性の対称性が高くなり、光学特性が均一に分布し、高精度な収差補正を実現する液晶光学素子を提供できる。

それにより、それぞれの画素電極Ｓ０〜Ｓ８に出力する駆動電圧を配線の抵抗値に応じて調整するなどの手段が不要であり、液晶光学素子１の駆動装置（図示せず）を簡素化できると共に、配線抵抗値の違いによって各画素電極の光学特性が変化することを防ぐことができる。

［第１の実施形態のＸ軸−Ｙ軸方向の非点収差の補正説明：図３］
次に、第１の実施形態の液晶光学素子１を光ピックアップ装置（図示せず）に組み込み、Ｘ軸−Ｙ軸方向の非点収差を補正する場合の駆動パターンの一例について図３を用いて説明する。なお、図３及び後述する図４は、液晶光学素子１の画素電極Ｓ０〜Ｓ８及び分割配線Ｌ０ａ、Ｌ０ｂのみを示しており、また、説明の都合上、前述した図１から左方向に２２．５度回転して図示している。

図３において、Ｘ軸方向（たとえば、光ディスクのラジアル方向）とＹ軸方向（たとえば、光ディスクのタンジェンシャル方向）の非点収差を補正する場合は、非点収差は光軸中心に対して点対称であるので、一例としてＹ軸に沿った画素電極Ｓ１とＳ５にプラス方向の電圧を印加し（右上がりハッチングで示す）、Ｘ軸に沿った画素電極Ｓ３とＳ７にマイナス方向の電圧を印加する（右下がりハッチングで示す）。なお、非点収差の方向に応
じて印加する電圧の向きを変更する。

すなわち、収差を打ち消す方向となるように、所定の画素電極に駆動電圧を印加して位相変調を行い、収差を補正するのである。これにより、Ｘ軸―Ｙ軸方向に存在する光ピックアップ装置の非点収差を補正することができる。また、画素電極Ｓ１とＳ５は、前述したように、分割配線Ｌ０ａ、Ｌ０ｂによって、画素電極Ｓ３、Ｓ７に対して僅かに面積が小さいが、その面積差は従来例と比較してかなり小さい。

また、対向して配置されている画素電極Ｓ１とＳ５は、直線上に延出された分割配線Ｌ０ａ、Ｌ０ｂの影響で共に面積が減少しているが、前述したように、分割配線Ｌ０ａ、Ｌ０ｂの線幅が等しいので、面積の減少率は共に等しく、よって、画素電極Ｓ１とＳ５の面積は等しい。また、画素電極Ｓ３とＳ７は、分割配線Ｌ０ａ、Ｌ０ｂの影響を受けないので、面積は等しい。その結果、対向している画素電極Ｓ１、Ｓ５、及び画素電極Ｓ３、Ｓ７の光学特性は対称性が高く均一に分布するので、点対称である非点収差を高精度に補正することができる。

［第１の実施形態のＸ軸−Ｙ軸に対して４５度傾いた非点収差の補正説明：図４］
次に、第１の実施形態の液晶光学素子１を光ピックアップ装置（図示せず）に組み込み、Ｘ軸−Ｙ軸に対して４５度傾いた方向の非点収差を補正する場合の駆動パターンの一例について図４を用いて説明する。

図４において、Ｘ軸−Ｙ軸に対して、４５度傾いた方向の非点収差を補正する場合は、非点収差は光軸中心に対して点対称であるので、Ｘ軸（又はＹ軸）に対して４５度傾いている画素電極Ｓ２とＳ６に一例としてプラス方向の電圧を印加し（右上がりハッチング）、その画素電極Ｓ２、Ｓ６に対して直角に位置する画素電極Ｓ４、Ｓ８にマイナス方向の電圧を印加する（右下がりハッチング）。なお、非点収差の方向に応じて印加する電圧の向きを変更する。

これにより、Ｘ軸―Ｙ軸に対して４５度傾いた方向に存在する光ピックアップ装置の非点収差を補正することが出来る。また、画素電極Ｓ４とＳ８は、前述したように、分割配線Ｌ０ａ、Ｌ０ｂによって、画素電極Ｓ２、Ｓ６に対して僅かに面積が小さいが、その面積差は従来例と比較してかなり小さい。

また、対向して配置されている画素電極Ｓ４とＳ８は、直線上に延出された分割配線Ｌ０ａ、Ｌ０ｂの影響で共に面積が減少しているが、前述したように、分割配線Ｌ０ａ、Ｌ０ｂの線幅が等しいので、面積の減少率は共に等しく、よって、画素電極Ｓ４とＳ８の面積は等しい。また、画素電極Ｓ２とＳ６は、分割配線Ｌ０ａ、Ｌ０ｂの影響を受けないので、面積は等しい。その結果、対向している画素電極Ｓ４、Ｓ８、及び画素電極Ｓ２、Ｓ６の光学特性は対称性が高く均一に分布するので、点対称である非点収差を高精度に補正することができる。

以上のように、第１の実施形態によれば、第１の画素電極Ｓ０に接続された配線が複数の分割配線Ｌ０ａ、Ｌ０ｂで構成されているので、第１の画素電極を囲む複数の第２の画素電極Ｓ１〜Ｓ８が配線によって大きな影響を受けずに形成される。それにより、第２の画素電極Ｓ１〜Ｓ８のそれぞれの面積が略同一となり、その光学特性は対称性が高く均一に分散するので、誤差が少ない高精度な収差補正機能を備えた液晶光学素子を提供できる。

また、図３、図４で明らかなように、非点収差の発生角度に応じて第２の画素電極を選択し駆動することで、どのような角度の非点収差でも補正できる。またさらに、図示しな
いが、第２の画素電極の個数を増やすことによって、非点収差の発生角度に応じたきめ細かい補正を行うことが可能となる。たとえば、第２の画素電極を１６個にすれば、４５度の半分の２２．５度ごとに非点収差を補正できる。

［第２の実施形態］
［第２の実施形態の液晶光学素子の構成説明：図５］
次に、第２の実施形態の液晶光学素子の構成について図５の平面図を用いて説明する。なお、第２の実施形態の断面図は、前述した第１の実施形態の断面図（図２）と同様なので図示は省略する。

図５において、符号３０は第２の実施形態の液晶光学素子である。液晶光学素子３０は、第１の実施形態と同様に、一対の透明基板１０、２０と、この透明基板１０、２０の間に挟持される液晶２などによって構成される。

透明基板１０、２０のそれぞれの対向面には、導電膜１１、２１が形成され（図２参照）、透明基板１０、２０の内周にはシール部材３が配置され、このシール部材３によって、透明基板１０、２０は所定の間隔で固定されている。導電膜１１、２１への電圧印加に応じて光変調を行い、収差補正素子として機能することは第１の実施形態と同様である。

［第２の実施形態の液晶光学素子の画素電極パターン形状の説明：図５］
次に、透明基板１０に形成される導電膜１１のパターン形状の一例について、図５を用いて説明する。図５において、第２の実施形態の液晶光学素子３０は、透明基板１０上の円形の有効エリアＥ１に、透明な導電膜１１によって画素電極Ｓ０〜Ｓ８が形成されている。これらの画素電極Ｓ０〜Ｓ８の形状は、第１の実施形態と同様であるので説明は省略する。

また、液晶光学素子３０の透明基板１０の一方の端部付近には、外部と電気的に接続するために９個の接続端子でなる接続端子群Ｃ２が配置されている。

中心の画素である画素電極Ｓ０には、第１の実施形態と同様に、駆動電圧を印加するために２本の分割配線Ｌ０ａ、Ｌ０ｂが接続されている。この分割配線Ｌ０ａ、Ｌ０ｂは、有効エリアＥ１の中心Ｅ０、すなわち、画素電極Ｓ０の中心から直線上を互いに反対方向に延出されている。

ここで、分割配線Ｌ０ａは、画素電極Ｓ１とＳ８の隙間を通り、有効エリアＥ１を迂回して接続端子群Ｃ２の端子Ｃ２ａに接続される。また、分割配線Ｌ０ｂは、画素電極Ｓ４とＳ５の隙間を通り、同じく端子Ｃ２ａに接続される。このように、第２の実施形態では、２本の分割配線Ｌ０ａとＬ０ｂが、共通に一つの端子Ｃ２ａに接続されることが特徴である。

また、画素電極Ｓ１〜Ｓ８には、第１の実施形態と同様に、それぞれ配線Ｌ１〜Ｌ８が接続され、有効エリアＥ１を迂回して、接続端子群Ｃ２の各端子に接続される。

ここで、画素電極の隙間を通る分割配線Ｌ０ａとＬ０ｂは、第１の実施形態と同様に、画素電極Ｓ０に対して並列接続されるので、分割配線Ｌ０ａ及びＬ０ｂの有効エリアＥ１を除く配線部分の並列抵抗値が、図７に記載の従来例における配線Ｌ１０の有効エリアＥ１０を除く部分の配線抵抗値と略同一である場合には、分割配線Ｌ０ａとＬ０ｂの画素電極の隙間を通る部分における配線幅を従来例における配線Ｌ１０の線幅の１／２とすれば、分割配線Ｌ０ａとＬ０ｂの分割抵抗値を他の配線Ｌ１〜Ｌ８と略同一の配線抵抗値とすることができる。
これにより、分割配線Ｌ０ａが隙間を通る画素電極Ｓ１とＳ８の面積の減少率と、分割配線Ｌ０ｂが隙間を通る画素電極Ｓ４とＳ５の面積の減少率は、従来例（図７参照）と比較すると共に１／２となって、大きく改善される。

以上のように、第２の実施形態によれば、画素電極Ｓ０に接続する２本の分割配線Ｌ０ａとＬ０ｂが、共に一つの端子Ｃ２ａに接続される。それにより、接続端子群Ｃ２の接続本数を減らすことができ、液晶光学素子３０を駆動する駆動装置（図示せず）の出力本数が減って、駆動装置を簡素化できるメリットがある。なお、画素電極Ｓ１〜Ｓ８の面積差が少なく、また、対向する画素電極の面積が等しいことによる効果は、第１の実施形態と同様である。また、非点収差を補正する駆動パターン例は、第１の実施形態（図３、図４参照）と同様であるので、説明は省略する。

［第３の実施形態］
［第３の実施形態の液晶光学素子の構成説明：図６］
次に、第３の実施形態の液晶光学素子の構成について図６の平面図を用いて説明する。なお、第３の実施形態の断面図は、前述した第１の実施形態の断面図（図２）と同様なので図示は省略する。

図６において、符号４０は第３の実施形態の液晶光学素子である。液晶光学素子４０は、第１の実施形態と同様に、一対の透明基板１０、２０と、この透明基板１０、２０の間に挟持される液晶２などによって構成される。

透明基板１０、２０のそれぞれの対向面には、導電膜１１、２１が形成され（図２参照）、透明基板１０、２０の内周にはシール部材３が配置され、このシール部材３によって、透明基板１０、２０は所定の間隔で固定されている。導電膜１１、２１への電圧印加に応じて光変調を行い、収差補正素子として機能することは第１の実施形態と同様である。

［第３の実施形態の液晶光学素子の画素電極パターン形状の説明：図６］
次に、透明基板１０に形成される導電膜１１のパターン形状の一例について、図６を用いて説明する。図６において、第３の実施形態の液晶光学素子４０は、透明基板１０上の円形の有効エリアＥ１に、透明な導電膜１１によって画素電極Ｓ０〜Ｓ８が形成されている。ここで、画素電極Ｓ０〜Ｓ８の形状は、第１の実施形態と同様であるので説明は省略する。

また、液晶光学素子４０の透明基板１０の図面上の上下方向の端部には、外部と電気的に接続するために、有効エリアＥ１を中心にして対称にそれぞれ５個の接続端子でなる２個の接続端子群Ｃ３とＣ４が配置されている。

中心の画素である画素電極Ｓ０には、第１の実施形態と同様に、駆動電圧を印加するために２本の分割配線Ｌ０ａ、Ｌ０ｂが接続されている。この分割配線Ｌ０ａ、Ｌ０ｂは、有効エリアＥ１の中心Ｅ０、すなわち、画素電極Ｓ０の中心から直線上を互いに反対方向に延出されている。

ここで、分割配線Ｌ０ａは、画素電極Ｓ１とＳ８の隙間を通り、一方の接続端子群Ｃ３の端子Ｃ３ａに最短で接続される。また、分割配線Ｌ０ｂは、画素電極Ｓ４とＳ５の隙間を通り、他方の接続端子群Ｃ４の端子Ｃ４ａに最短で接続される。

また、画素電極Ｓ１〜Ｓ８には、第１の実施形態と同様に、それぞれ配線Ｌ１〜Ｌ８が接続され、配線Ｌ１、Ｌ２、Ｌ７、Ｌ８は、接続端子群Ｃ３の各端子に最短で接続され、また、配線Ｌ３、Ｌ４、Ｌ５、Ｌ６は、接続端子群Ｃ４の各端子に最短で接続される。

ここで、画素電極の隙間を通る分割配線Ｌ０ａとＬ０ｂは、第１の実施形態と同様に、画素電極Ｓ０に対して並列接続されるので、端子Ｃ３ａと端子Ｃ４ａを電気的に接続したときの分割配線Ｌ０ａ及びＬ０ｂの有効エリアＥ１を除く配線部分の並列抵抗値が、図７に記載の従来例における配線Ｌ１０の有効エリアＥ１０を除く部分の配線抵抗値と略同一である場合には、分割配線Ｌ０ａとＬ０ｂの画素電極の隙間を通る部分における線幅を従来例における配線Ｌ１０の線幅の１／２とすることによって、分割配線Ｌ０ａとＬ０ｂの分割抵抗値を他の配線Ｌ１〜Ｌ８と略同一の配線抵抗値とすることができる。
これにより、分割配線Ｌ０ａが隙間を通る画素電極Ｓ１とＳ８の面積の減少率と、分割配線Ｌ０ｂが隙間を通る画素電極Ｓ４とＳ５の面積の減少率は、従来例（図７参照）と比較すると共に１／２となって、大きく改善される。

また、対称に二つの接続端子群Ｃ３とＣ４を有し、分割配線Ｌ０ａ、Ｌ０ｂと配線Ｌ１〜Ｌ８は、それぞれ最短距離で接続端子群Ｃ３とＣ４に接続されるので、各配線の配線抵抗値を小さくできる。

以上のように、第３の実施形態によれば、画素電極Ｓ０〜Ｓ８に接続される各配線の距離を最短にできるので、それぞれの配線抵抗値を小さくできる。その結果、画素電極Ｓ０〜Ｓ８にそれぞれ出力する駆動電圧の低下を防ぎ、また、外部からの電気的なノイズに対する影響も減らすことができる。なお、画素電極Ｓ１〜Ｓ８の面積差が少なく、また、対向する画素電極の面積が等しいことによる効果は、第１の実施形態と同様である。また、非点収差を補正する駆動パターン例は、第１の実施形態（図３、図４参照）と同様であるので、説明は省略する。

なお、第１の画素電極Ｓ０に接続する分割配線の数は限定されず、２本より多く構成してもよい。また、第３の実施形態では、接続端子群を２個として説明したが、これに限定されず、図示しないが、図面上の左右の端部にも接続端子群を配置して計４個とし、画素電極Ｓ０に接続する分割配線も４本とし、各分割配線を十字状に延出して４個の接続端子群に振り分けで接続する構成でもよい。

これにより、分割配線の各線幅をさらに狭くできるので、第２の画素電極の面積差をさらに少なくして高精度な収差補正を実現できる。また、各実施形態では、非点収差の補正を例として示したが、本発明は非点収差の補正に限定されず、コマ収差、または、非点収差とコマ収差の両方を補正する収差補正素子として構成してもよい。

なお、本発明の実施形態で示した各図面等は、これに限定されるものではなく、それ以外の構成要素についても本発明の要旨を満たすものであれば、任意に変更してよい。

本発明の液晶光学素子は、光ピックアップ装置、顕微鏡などの観察装置、レーザ加工装置などに組み込まれる収差補正素子、波面変調素子として幅広く利用することが出来る。

１、３０、４０ 液晶光学素子
２ 液晶
３ シール部材
１０、２０ 透明基板
１１、２１ 導電膜
Ｅ１ 有効エリア
Ｅ０ 有効エリアの中心
Ｓ０ 第１の画素電極
Ｓ１〜Ｓ８ 第２の画素電極
Ｌ０ａ、Ｌ０ｂ 分割配線
Ｌ１〜Ｌ８ 配線
Ｃ１、Ｃ２、Ｃ３、Ｃ４ 接続端子群

Claims (5)

1. 複数の画素電極と、前記複数の画素電極のそれぞれに接続された電圧を印加するための配線とを有する液晶光学素子であって、
   前記複数の画素電極は、第１の画素電極と、前記第１の画素電極を囲んで配置される複数の第２の画素電極と、を有し、
   前記第１の画素電極に接続された前記配線は、複数の分割配線であり、
   前記複数の分割配線のそれぞれは、互いに異なる前記第２の画素電極間に配置されている
   ことを特徴とする液晶光学素子。
2. 前記複数の分割配線の並列抵抗値は、他の前記配線の抵抗値と略同一である
   ことを特徴とする請求項１に記載の液晶光学素子。
3. 前記複数の分割配線は、互いに異なる前記第２の画素電極間において配線幅が略同一である
   ことを特徴とする請求項１又は２に記載の液晶光学素子。
4. それぞれの前記第２の画素電極の面積は、略同一である
   ことを特徴とする請求項１から３のいずれか一項に記載の液晶光学素子。
5. 前記複数の分割配線は、互いに最も離れた前記第２の画素電極間に配置される
   ことを特徴とする請求項１から４のいずれか一項に記載の液晶光学素子。
   

Images