JP2017079571A - 3レベルインバータの制御方法及び制御装置 - Google Patents

3レベルインバータの制御方法及び制御装置 Download PDF

Info

Publication number
JP2017079571A
JP2017079571A JP2015207810A JP2015207810A JP2017079571A JP 2017079571 A JP2017079571 A JP 2017079571A JP 2015207810 A JP2015207810 A JP 2015207810A JP 2015207810 A JP2015207810 A JP 2015207810A JP 2017079571 A JP2017079571 A JP 2017079571A
Authority
JP
Japan
Prior art keywords
voltage
phase
output
switching element
voltage command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015207810A
Other languages
English (en)
Other versions
JP6575865B2 (ja
Inventor
佐藤 以久也
Ikuya Sato
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015207810A priority Critical patent/JP6575865B2/ja
Publication of JP2017079571A publication Critical patent/JP2017079571A/ja
Application granted granted Critical
Publication of JP6575865B2 publication Critical patent/JP6575865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】オンディレイ時間に起因する出力電圧誤差を低減して制御性能を高めた3レベルインバータの制御方法及び制御装置を提供する。【解決手段】三相分のインバータのうち第一相が直流高電圧・中電圧を、第二相が直流中電圧を、第三相が直流中電圧・低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御装置において、中間相選択手段20と、中間電圧指令が0となるように各電圧指令を補正する最大・中間・最小電圧指令演算手段10と、補正後の各電圧指令通りの電圧を出力させるべくオン時間比率を演算するオン時間比率演算手段30と、オンディレイ時間とスイッチング周期との比と、負荷電流極性とを用いて、第一相及び第三相のオンディレイ補正値を演算する補正値演算手段70と、これらの補正値を用いてオン時間比率を補正するオンディレイ補正手段80とを備える。【選択図】図1

Description

本発明は、半導体スイッチング素子を用いて直流電圧から3レベルの交流電圧を出力する3レベルインバータの制御方法及び制御装置に関するものである。
図2は、一般的な3レベルインバータの主回路を示している。ここでは、理解を容易にするために、三相のうち一相(例えばU相)分の構成及び動作を説明する。
図2において、B,Bは直列に接続された直流電源であり、Oは中点である。直流電源B,Bの直列回路の両端には、半導体スイッチング素子(以下、単にスイッチング素子ともいう)S〜Sが直列に接続され、スイッチング素子S,S同士の接続点とスイッチング素子S,S同士の接続点との間には、ダイオードD,Dの直列回路が接続されている。
前記中点OとダイオードD,Dの同士の接続点とは、同一の電位を保つために接続され、スイッチング素子S,S同士の接続点は、U相の出力端子となっている。
なお、直流電源Bの正極電位をE、直流電源Bの負極電位を−Eとし、中点Oの電位を0[V]とする。
上記のように構成された3レベルインバータは、スイッチング素子S〜S及びダイオードD,Dの動作により、出力端子Uの電位(以下、電圧と同義とする)は、直流回路の3つの電位E,0,−Eとなる。
例えば、スイッチング素子S,Sがオンして同S,Sがオフしている状態では、出力電圧はEとなり(ただし、スイッチング素子の電圧降下は無視する)、同S,Sがオンして同S,Sがオフしている状態では、出力電圧は0となり、同S,Sがオンして同S,Sがオフしている状態では、出力電圧は−Eとなる。
次に、図3は、他の構成の3レベルインバータの一相分を示す回路図である。この回路では、図2におけるダイオードD,Dが省略され、スイッチング素子S,S同士の接続点と中点Oとの間に、スイッチング素子S,Sからなる双方向スイッチSが接続されている。
この従来技術における出力電圧の種類は図2と同じであり、例えば、スイッチング素子Sがオンして同S〜Sがオフしていれば、出力電圧はEとなり、同S,Sがオンして同S,Sがオフしていれば、出力電圧は0となり、同Sがオンして同S〜Sがオフしていれば、出力電圧は−Eとなる。
このように、3レベルインバータでは3つのレベルの電圧(直流高電圧,直流中電圧,直流低電圧)を出力可能であるため、2レベルインバータと比較すると、負荷に加わる急峻な電圧変化を緩和し、例えば負荷が電動機である場合のサージ電圧の抑制等に効果的であることが知られており、広く用いられている。
なお、3レベルインバータの制御方法の従来技術としては、特許文献1,2に記載されたものがある。
特許文献1には、出力電圧指令の周波数指令または振幅指令に基づき、低出力電圧領域ではダイポーラ変調、中出力電圧領域ではユニポーラ変調、それ以降は過変調というように、複数の変調方式を切り替える方法が記載されている。
また、特許文献2には、コモンモード電圧を抑制するために、瞬時空間ベクトルを用いて出力電圧指令に適する複数の出力電圧ベクトルを選択してこれらを順次出力させる制御方法が開示されており、スイッチング回数が必要以上に増加しないように電圧ベクトルを遷移させることも示唆されている。
特許文献1に記載された従来技術は、様々な変調方式を切り替えるものであるが、ユニポーラ変調では、出力電圧指令が正の場合に、1スイッチング周期当たり直流回路のEと0との間でスイッチングが発生し、出力電圧指令が負の場合に、1スイッチング周期当たり0と−Eとの間でスイッチングが発生する。すなわち、各相について2回(一つのスイッチング素子がオフからオンに変化し、更にオンからオフに戻る動作を2回とする)のスイッチングが発生するので、三相全体では、合計6回のスイッチング回数となる。
一方、ダイポーラ変調の場合は、低出力領域で更にスイッチング回数が増加することになり、スイッチング損失に起因して装置の効率が低下するという問題がある。
また、特許文献2に記載された従来技術によれば、選択した複数の出力電圧ベクトルを遷移させる順序によっては、スイッチング回数を減少させることが可能である。しかし、安価なマイコン等のカウンタ(タイマ)を用いて、各電圧ベクトルの時間比率等を正確に管理することが困難であるため、高性能かつ高価な演算装置を必要としてコストが増加する恐れがある。
これらの点に鑑み、出願人は、特許文献1に対しては、スイッチング回数を減少させて損失を低減し、また、特許文献2に対しては、安価なマイコン等のカウンタを使用して低コスト化を可能にした3レベルインバータの制御方法及び制御装置を既に出願している(特願2014−166375号)。
以下、この特願2014−166375号(先願という)に係る発明の概要を、図4〜図7に基づいて説明する。
図4は、先願に係る制御装置を示す機能ブロック図であり、マイクロコンピュータシステムのハードウェア及びソフトウェアによって構成されている。
図4において、最大・中間・最小電圧指令演算手段10には、例えば周波数指令等から演算された三相の出力電圧指令v ,v ,v (図5を参照)が入力されている。中間相選択手段20は、電圧指令v ,v ,v のうち大きさが中間値である電圧指令を中間電圧指令vmid として選択する。
また、最大・中間・最小電圧指令演算手段10は、図5に示すように電圧指令の1周期を区間1〜6とした場合、表1に従って電圧指令v ,v ,v を最大・中間・最小電圧指令vmax,vmid,vminに振り分ける。ここで、最大・中間・最小電圧は、直流高電圧,直流中電圧,直流低電圧と同義である。
Figure 2017079571
図5のように区間を設定すると、中間電圧指令vmidは、表1から明らかなようにv →v →v の順で繰り返すことになる。ここで、中間電圧指令が常に0となるように各電圧指令を補正すると、補正された電圧指令vmax ,vmid ,vmin は数式1のようになる。
図4の最大・中間・最小電圧指令演算手段10は、前述した最大・中間・最小電圧指令vmax,vmid,vminを数式1によりそれぞれ補正し、vmax ,vmid ,vmin として出力する。
Figure 2017079571
図6は、数式1により補正した電圧指令vmax ,vmid ,vmin を、vu0,vv0,vw0として示したものである。
例えば区間1では、vmax としてvu0が出力され、vmid (=0)としてvv0が出力され、vmin としてvw0が出力される。数式1によりvmax =vmax−vmidであるから、vu0は、図5の区間1における最大電圧のv と中間電圧のv との差になる。また、数式1によりvmin =vmin−vmidであるから、vw0は、区間1における最小電圧のv と中間電圧のv との差になる。
区間2では、vmax としてvv0が出力され、vmid (=0)としてvu0が出力され、vmin としてvw0が出力される。以下同様に、区間3〜6についても、補正後の電圧指令vmax ,vmid ,vmin として、vu0,vv0,vw0の何れかがそれぞれ出力される。
なお、図6には、各相電圧指令vu0,vv0,vw0の他に零相電圧指令3wが示されている。しかし、線間電圧で考えると零相電圧指令3wは相殺されるので、各相の電圧指令から合成した線間電圧指令に従って制御すれば、出力電圧の制御に影響することはない。
図4に戻って、補正後の電圧指令vmax ,vmid ,vmin が入力されるオン時間比率演算手段30は、直流回路の正負の直流電圧E,−Eの大きさから、スイッチング素子が1スイッチング周期当たりでオンする時間比率λmax ,λmin を数式2により求める。
Figure 2017079571
但し、λmax ,λmin は0から1までの値である。
ここで、各相のスイッチング素子の1スイッチング周期におけるオン時間比率について考える。
区間1では、U相電圧指令v が最大値であるため、図3のスイッチング素子Sのオン時間比率がλmax となる。また、スイッチング素子Sがオフしている間は0を出力するので、同Sのオン時間比率は、(1−λmax )となる。更に、同Sはオンしていても直流電源Bを短絡することはないので、還流モードとしてオンし、同Sは電圧(−E)を出力しないのでオフする。
よって、最大電圧指令に対する各スイッチング素子S〜Sのオン時間比率λmaxS1〜λmaxS4は、数式3となる。
Figure 2017079571
次に、区間1において、中間電圧指令(V相電圧指令v )の各スイッチング素子S〜Sのオン時間比率λmidS1〜λmidS4は、数式4に示すように、同S,Sがオン、同S,Sはオフとなる。
Figure 2017079571
数式4から明らかように、中間電圧指令に応じた電圧を出力するために、スイッチング素子S〜Sはオン状態またはオフ状態で固定され、1スイッチング周期ではスイッチングを行わない。
また、区間1ではW相電圧指令v が最小値であるため、図3のスイッチング素子Sのオン時間比率がλmin となる。この時、同Sは直流電源Bの電圧Eを出力しないため、オフする。同Sは、同Sがオフの時に0を出力するので、1−λmin となる。更に、同Sは、オンしていても直流電源Bを短絡することはないので、還流モードとしてオンする。
よって、最小電圧指令に対する各スイッチング素子S〜Sのオン時間比率は、数式5となる。
Figure 2017079571
図4のオン時間比率演算手段30は、オン時間比率λmax ,λmid ,λmin として、λmaxS1 ,λmidS2 ,λminS4 をそれぞれ出力する。
各相オン時間比率演算手段40は、区間1を例として求めた数式3,数式4,数式5のλmax ,λmid ,λmin (λmaxS1,λmidS2,λminS4)に対し、表1の逆変換を行ってU,V,W相の電圧指令のオン時間比率λ,λ,λに変換する。
キャリア比較手段としての三角波比較手段50は、オン時間比率λ,λ,λに基づく各相電圧指令vu0,vv0,vw0を三角波と比較し、三相各相のスイッチング素子のオン・オフ指令を求める。なお、図4において、三角波比較手段50から出力されるSu1〜Su4はU相のスイッチング素子(図3のS〜Sに相当)に対するオン・オフ指令であり、Sv1〜Sv4,Sw1〜Sw4は、図示されていないV相,W相の各4個のスイッチング素子に対するオン・オフ指令である。
図7(a)は、区間1におけるキャリア及び各相電圧指令vu0,vv0,vw0を示し、図7(b),(c),(d)は、各相のスイッチング素子のオン・オフ指令Su1〜Su4,Sv1〜Sv4,Sw1〜Sw4、すなわちオン・オフ状態をそれぞれ示している。以下の説明では、オン・オフ指令Su1〜Su4,Sv1〜Sv4,Sw1〜Sw4を、スイッチング素子の参照符号としても用いることとする。
マイコン等のアップダウンカウンタにより、図7(a)に示すように0と1との間を移動する三角波のキャリアを作成する。このキャリアが0から増加して1で折り返し、0に戻るまでが1スイッチング周期となる。
また、マイコン等に内蔵されたコンパレータを用いて図4の三角波比較手段50を構成し、図7(a)に示すごとく、数式3〜数式5のオン時間比率に基づく各相電圧指令vu0,vv0,vw0とキャリアとを比較する。そして、一つのキャリアに対し、電圧指令が大きい場合は1(オン)、小さい場合は0(オフ)として、図7(b),(c),(d)のように各相のオン・オフ信号を作成する。
図7(b)において、区間1ではU相電圧指令vu0が最大値であるため、スイッチング素子Su1と同Su3との間でスイッチングが2回行われており(例えば、Su1がオン→オフ→オン)、同Su2,Su4はスイッチング(オン・オフ)を行っていない。
図7(c)において、区間1ではV相電圧指令vv0が中間値であり、スイッチング素子Sv2,Sv3がオン、同Sv1,Sv4はオフとなっている。なお、図7(c)では、特性線の重なりを避けるためにSv3,Sv4の特性線のみが示されているが、実際はSv3とSv2とが重なり、Sv4とSv1とが重なっている。このように、V相では全てのスイッチング素子Sv1〜Sv4がスイッチングしておらず、1スイッチング周期におけるスイッチング回数は0回である。
図7(d)において、区間1ではW相電圧指令vv0が最小値であるため、スイッチング素子Sw2と同Sw4との間でスイッチングが2回行われており、同Sw1,Sw3はスイッチングを行っていない。
以上のように、先願発明によれば、1スイッチング周期当たり4回のスイッチングによって3レベルインバータを制御することができる。また、各相のオン時間比率λ,λ,λを決定するためのキャリアは一般的なマイコンを用いて簡単に生成可能であり、高性能かつ高価な演算装置を不要にしてコストの増加を回避することができる。
特開平2007−282484号公報(段落[0008]〜[0028]、図1〜図3等) 特開2010−206931号公報(段落[0027]〜[0036]、図1〜図3等)
前述した図3において、スイッチング素子Sをオン、同S〜Sをオフにして電圧Eを出力している状態から、同S,Sをオン、同S,Sをオフとして出力電圧を0の状態に切り替える場合には、同Sをオフして同Sをオンする必要がある。しかし、スイッチング素子S,Sのオン・オフのタイミングにばらつきがあると、これらが同時にオンしてしまうことがあり、スイッチング素子S,Sを介して直流電源Bが短絡する結果、同S,Sが過電流により破壊される恐れがある。
同様に、スイッチング素子S,Sがオン、同S,Sがオフであって出力電圧が0の状態から、同Sをオン、同S〜Sをオフとして出力電圧を−Eに切り替える場合にも、同S,Sが同時にオンすると直流電源Bが短絡する。
従って、スイッチング素子S,S、または同S,Sがそれぞれ同時にオンしないように、オン動作時に遅延時間(オンディレイ時間)を設ける必要がある。
このようにオンディレイ時間を設ければ同時オンによる電源短絡は防止可能であるが、スイッチング素子のオン時間が変化することで出力電圧指令と実際の出力電圧との間に誤差が発生する。この出力電圧誤差により、インバータが電動機を駆動している場合には、トルクリプルや回転むら等が発生して制御性能の悪化を招き、損失が増大する。
一般的な2レベルインバータでは、オンディレイ時間とスイッチング周期との比に基づく補正値を用いて電圧指令を補正することにより、出力電圧誤差を低減することができる。
しかしながら、中間電圧の制御が必要な3レベルインバータを対象とした先願発明においては、2レベルインバータにおける出力電圧誤差の低減技術を単純に適用することはできない。
そこで、本発明の解決課題は、オンディレイ時間に起因する出力電圧誤差を低減して制御性能を高めた3レベルインバータの制御方法及び制御装置を提供することにある。
上記課題を解決するため、請求項1に係る制御方法は、高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御方法であって、
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御方法において、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算し、前記オンディレイ補正値により、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率をそれぞれ補正するものである。
請求項2に係る制御装置は、高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御装置であって、
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御装置において、
所定区間の三相の出力電圧指令から振幅が中間値である電圧指令を選択する中間相選択手段と、
三相の出力電圧指令を振幅に応じて最大電圧指令・中間電圧指令・最小電圧指令に振り分けて前記中間電圧指令が常に0となるように前記最大電圧指令・中間電圧指令・最小電圧指令をそれぞれ補正して出力する最大・中間・最小電圧指令演算手段と、
前記直流高電圧及び直流低電圧を用いて、前記補正後の前記最大電圧指令・中間電圧指令・最小電圧指令に応じた電圧を出力させるために三相分の3レベルインバータのスイッチング素子に対するオン時間比率を演算するオン時間比率演算手段と、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算する補正値演算手段と、
前記オン時間比率演算手段から出力されるオン時間比率のうち、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率を前記オンディレイ補正値によりそれぞれ補正するオンディレイ補正手段と、を備えたものである。
本発明によれば、オンディレイ時間に起因する出力電圧誤差を補正することにより、電動機を駆動する場合にトルクリプルや回転むら等の発生を防止して高い制御性能を発揮することができる。また、先願発明と同様に、スイッチング回数を減少させて損失を低減させ、高効率化を図ることも可能である。
本発明の実施形態に係る3レベルインバータの制御装置のブロック図である。 3レベルインバータの一相分を示す回路図である。 他の構成の3レベルインバータの一相分を示す回路図である。 先願に係る制御装置の機能ブロック図である。 先願発明における三相の出力電圧指令v ,v ,v の波形図である。 先願発明における補正後の電圧指令vmax ,vmid ,vmin (vu0,vv0,vw0)の波形図である。 先願発明において、区間1のキャリア及び各相電圧指令(図7(a))、並びに、各相のスイッチング素子のオン・オフ状態(図7(b)〜(d))の説明図である。
以下、図に沿って本発明の実施形態を説明する。
図1は、この実施形態に係る制御装置のブロック図であり、ここでは、図3の3レベルインバータを制御する場合を例に挙げて説明する。図1において、図4に示した各手段と同じ機能を有するものには同一の参照符号を付してある。
図1において、最大・中間・最小電圧指令演算手段10には三相の出力電圧指令v ,v ,v (図5を参照)が入力され、中間相選択手段20は、電圧指令v ,v ,v のうち大きさが中間値である電圧指令を中間電圧指令vmid として選択する。
最大・中間・最小電圧指令演算手段10は、図5に示すように電圧指令の1周期を区間1〜6とした場合、前述の表1に従って、電圧指令v ,v ,v を最大・中間・最小電圧指令vmax,vmid,vminに振り分ける。ここで、最大・中間・最小電圧は、請求項における直流高電圧,直流中電圧,直流低電圧と同義である。
中間相選択手段20により電圧指令v ,v ,v の中から選択された中間電圧指令vmid は、最大・中間・最小電圧指令演算手段10と最大・中間・最小相電流分類手段60とに入力されている。
最大・中間・最小電圧指令演算手段10では、中間電圧指令vmid が常に0となるように前述の数式1により各電圧指令vmax,vmid,vminを補正し、補正後の電圧指令vmax ,vmid ,vmin を出力する。オン時間比率演算手段30は、スイッチング素子が1スイッチング周期当たりでオンする時間比率λmax ,λmin を数式2により求め、更に、数式3〜数式5の演算を行うことにより、オン時間比率λmax ,λmid ,λmin としてλmaxS1 ,λmidS2 ,λminS4 をそれぞれ出力する。
一方、最大・中間・最小相電流分類手段60は、各相の電流検出値i,i,iを、中間電圧指令vmid に基づいて、最大電圧相の電流imaxと最小電圧相の電流iminとに分類する。
すなわち、前述の表1によれば、図5に示した各区間における中間電圧指令vmid に応じて、最大電圧指令及び最小電圧指令となる相がそれぞれ特定される。例えば、表1や図5の区間1では、中間電圧指令vmid がV相であり、最大電圧指令vmax はU相、最小電圧指令vmin はW相であるから、最大電圧相の電流imaxとしてU相の電流検出値iが選択され、最小電圧相の電流iminとしてW相の電流検出値iが選択される。
このように、各相の電流検出値i,i,iを電圧指令の最大、中間、最小に従って分類することで電流imax,iminを決定するのは、負荷によって電圧と電流との位相は一定ではなく負荷力率に依存するので、電流検出値の最大、中間、最小ではなく、あくまでも電圧指令の大小関係に着目した電流imax,iminに基づいて後述の補正値imaxcomp,imincompを求めるためである。
最大・中間・最小相電流分類手段60により決定された電流(負荷電流)imax,iminは、補正値演算手段70に入力されている。この補正値演算手段70では、電流imax,iminと、タイマにより設定されたオンディレイ時間Tと、スイッチング周期Tとを用いて、数式6により、オン時間比率の補正値λmaxcmp,λmincmpを演算する。
数式6において、sign(imax),sign(imin)はそれぞれimax,iminの極性を示しており、極性が正であれば「1」、負であれば「−1」となる。従って、補正値λmaxcmp,λmincmpは、負荷電流の極性に応じてT/Tまたは(−T/T)の値をとる。
Figure 2017079571
ここで、補正値λmaxcmpは、最大電圧指令(例えば、図5の区間1では、U相電圧指令v )のオン時間比率λmaxS1 に対する補正値であり、補正値λmincmpは、最小電圧指令(図5の区間1では、W相電圧指令v )のオン時間比率λminS4 に対する補正値である。
このように最大電圧指令のオン時間比率λmaxS1 及び最小電圧指令のオン時間比率λminS4 を補正の対象とし、中間電圧指令(図5の区間1では、V相電圧指令v )のオン時間比率λmidS2 に対して補正を行わないのは、中間電圧相に対応する一相分の3レベルインバータはもともとスイッチングを行わないので、補正の必要がないためである。
オンディレイ補正手段80は、補正値λmaxcmpを用いて最大電圧指令のオン時間比率λmaxS1 を補正することによりオン時間比率λmaxS1 **を得ると共に、補正値λmincmpを用いて最小電圧指令のオン時間比率λminS4 を補正することによりオン時間比率λminS4 **を得る。なお、中間電圧指令のオン時間比率λmidS2 は、そのままλmidS2 **として出力する。
各相オン時間比率演算手段40は、オン時間比率λmaxS1 **,λmidS2 **,λminS4 **に対し、表1の逆変換を行ってU,V,W相の電圧指令のオン時間比率λ,λ,λに変換する。
三角波比較手段55は、オン時間比率λ,λ,λに基づく各相電圧指令vu0,vv0,vw0を三角波と比較し、三相各相のスイッチング素子のオン・オフ指令Su1〜Su4,Sv1〜Sv4,Sw1〜Sw4を求める。
ここで、オン時間比率λ,λ,λは、最大相及び最小相について、電流の極性に応じてオンディレイ時間Tに起因する出力電圧誤差を補正した値であるため、最終的なオン・オフ指令Su1〜Su4,Sv1〜Sv4,Sw1〜Sw4を用いて各スイッチング素子を駆動すれば、電圧指令に対して誤差のない三相交流電圧をインバータから出力させることができる。
なお、図1におけるオンディレイ補正手段80、各相オン時間比率演算手段40、三角波比較手段55による一連の動作は、オンディレイ補正前のオン時間比率λmaxS1 ,λmidS2 ,λminS4 による各相のスイッチング素子のオン・オフ指令と、オンディレイ補正後のオン時間比率λmaxS1 ,λmidS2 ,λminS4 による各相のスイッチング素子のオン・オフ指令との論理積を求めて最終的なオン・オフ指令を演算する動作に相当する。
10:最大・中間・最小電圧指令演算手段
20:中間相選択手段
30:オン時間比率演算手段
40:各相オン時間比率演算手段
55:三角波比較手段
60:最大・中間・最小相電流分類手段
70:補正値演算手段
80:オンディレイ補正手段
,B:直流電源
〜S:スイッチング素子
,D:ダイオード

Claims (2)

  1. 高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御方法であって、
    前記スイッチング素子の1スイッチング周期当たり、
    第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御方法において、
    複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算し、前記オンディレイ補正値により、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率をそれぞれ補正することを特徴とした3レベルインバータの制御方法。
  2. 高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御装置であって、
    前記スイッチング素子の1スイッチング周期当たり、
    第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御装置において、
    所定区間の三相の出力電圧指令から振幅が中間値である電圧指令を選択する中間相選択手段と、
    三相の出力電圧指令を振幅に応じて最大電圧指令・中間電圧指令・最小電圧指令に振り分けて前記中間電圧指令が常に0となるように前記最大電圧指令・中間電圧指令・最小電圧指令をそれぞれ補正して出力する最大・中間・最小電圧指令演算手段と、
    前記直流高電圧及び直流低電圧を用いて、前記補正後の前記最大電圧指令・中間電圧指令・最小電圧指令に応じた電圧を出力させるために三相分の3レベルインバータのスイッチング素子に対するオン時間比率を演算するオン時間比率演算手段と、
    複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算する補正値演算手段と、
    前記オン時間比率演算手段から出力されるオン時間比率のうち、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率を前記オンディレイ補正値によりそれぞれ補正するオンディレイ補正手段と、
    を備えたことを特徴とする3レベルインバータの制御装置。
JP2015207810A 2015-10-22 2015-10-22 3レベルインバータの制御方法及び制御装置 Active JP6575865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015207810A JP6575865B2 (ja) 2015-10-22 2015-10-22 3レベルインバータの制御方法及び制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015207810A JP6575865B2 (ja) 2015-10-22 2015-10-22 3レベルインバータの制御方法及び制御装置

Publications (2)

Publication Number Publication Date
JP2017079571A true JP2017079571A (ja) 2017-04-27
JP6575865B2 JP6575865B2 (ja) 2019-09-18

Family

ID=58667177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015207810A Active JP6575865B2 (ja) 2015-10-22 2015-10-22 3レベルインバータの制御方法及び制御装置

Country Status (1)

Country Link
JP (1) JP6575865B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020384A (ja) * 2004-06-30 2006-01-19 Fuji Electric Holdings Co Ltd 電力変換器の制御装置
JP2012130224A (ja) * 2010-12-17 2012-07-05 Fuji Electric Co Ltd 3レベルインバータ装置
JP2014147200A (ja) * 2013-01-29 2014-08-14 Meidensha Corp マルチレベル電力変換装置のゲート駆動信号生成装置
WO2015094232A1 (en) * 2013-12-18 2015-06-25 Otis Elevator Company Control strategies for multilevel line regenerative drive

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020384A (ja) * 2004-06-30 2006-01-19 Fuji Electric Holdings Co Ltd 電力変換器の制御装置
JP2012130224A (ja) * 2010-12-17 2012-07-05 Fuji Electric Co Ltd 3レベルインバータ装置
JP2014147200A (ja) * 2013-01-29 2014-08-14 Meidensha Corp マルチレベル電力変換装置のゲート駆動信号生成装置
WO2015094232A1 (en) * 2013-12-18 2015-06-25 Otis Elevator Company Control strategies for multilevel line regenerative drive

Also Published As

Publication number Publication date
JP6575865B2 (ja) 2019-09-18

Similar Documents

Publication Publication Date Title
US8929111B2 (en) System and method for common-mode elimination in a multi-level converter
JP3844060B2 (ja) Pwmパルス制御方法
JP6206502B2 (ja) 電力変換装置及び電力変換方法
US9362840B2 (en) Power conversion device
US9130481B2 (en) Power converting appartatus
US8773870B2 (en) Power converter and method for controlling same
US9001542B2 (en) Current-source power converting apparatus
US9520805B2 (en) Control method and control system of three level inverter
TWI660566B (zh) 電力變換裝置
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
US7426122B2 (en) Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector
EP3853985A1 (en) Multi-level inverter
JP4622840B2 (ja) 交流交流直接変換器の制御装置
JP2012070497A (ja) インバータ装置及び制御方法
JP5320356B2 (ja) 電力変換装置
JP6575865B2 (ja) 3レベルインバータの制御方法及び制御装置
JP2016149913A (ja) 電力変換装置
JP2006304576A (ja) 電力変換装置
JP4448294B2 (ja) 電力変換装置
WO2019049698A1 (ja) 電力変換回路および電力変換装置
JP5894031B2 (ja) 電力変換装置
WO2023175759A1 (ja) 電力変換装置
JPWO2017034028A1 (ja) インバータの制御方法
JPH11196582A (ja) 単相入力3相出力電力変換回路
JP2004357358A (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6575865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250