JP2017062157A - Epitaxial wafer surface inspection device and epitaxial wafer surface inspection method using the same - Google Patents

Epitaxial wafer surface inspection device and epitaxial wafer surface inspection method using the same Download PDF

Info

Publication number
JP2017062157A
JP2017062157A JP2015186942A JP2015186942A JP2017062157A JP 2017062157 A JP2017062157 A JP 2017062157A JP 2015186942 A JP2015186942 A JP 2015186942A JP 2015186942 A JP2015186942 A JP 2015186942A JP 2017062157 A JP2017062157 A JP 2017062157A
Authority
JP
Japan
Prior art keywords
epitaxial wafer
epitaxial
degrees
wafer surface
surface inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015186942A
Other languages
Japanese (ja)
Other versions
JP6507967B2 (en
Inventor
達弥 長田
Tatsuya Osada
達弥 長田
雅彦 江頭
Masahiko Egashira
雅彦 江頭
秀明 金原
Hideaki Kanehara
秀明 金原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015186942A priority Critical patent/JP6507967B2/en
Priority to TW105124573A priority patent/TWI617800B/en
Priority to KR1020160116963A priority patent/KR101888476B1/en
Publication of JP2017062157A publication Critical patent/JP2017062157A/en
Application granted granted Critical
Publication of JP6507967B2 publication Critical patent/JP6507967B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/1717Systems in which incident light is modified in accordance with the properties of the material investigated with a modulation of one or more physical properties of the sample during the optical investigation, e.g. electro-reflectance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8803Visual inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an epitaxial wafer surface inspection device capable of detecting the presence or absence of an epitaxial scratch on an epitaxial wafer surface.SOLUTION: An epitaxial wafer surface inspection device 100 of the present invention includes: an optical system 30 including a first spot illumination 21 installed at an angle θof 60 degrees or more and 80 degrees or less with respect to a surface of an epitaxial wafer 1, a second spot illumination 22 installed at an angle θof 60 degrees or more and 80 degrees or less with respect to the surface, and an imaging part 10 installed perpendicular to the surface; and a scanning part 40 scanning the optical system 30 parallel to the surface. On a plane parallel to the surface, the first spot illumination 21 and the second spot illumination 22 are located at positions forming a separation angle of 85 degrees or more and 95 degrees or less around the imaging part 10.SELECTED DRAWING: Figure 3

Description

本発明は、エピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法に関し、特に、エピタキシャルウェーハ表面に存在し得るスクラッチ状の欠陥の有無を検査することのできる、エピタキシャルウェーハ表面検査装置に関する。   The present invention relates to an epitaxial wafer surface inspection apparatus and an epitaxial wafer surface inspection method using the same, and more particularly to an epitaxial wafer surface inspection apparatus capable of inspecting for the presence of scratch-like defects that may exist on the epitaxial wafer surface.

半導体デバイスの製造工程において用いる基板として、シリコンウェーハ等の半導体からなるウェーハが広く用いられている。このようなウェーハとして、単結晶インゴットをスライスし、鏡面研磨したポリッシュドウェーハ(PWウェーハ)や、PWウェーハの表面にエピタキシャル層が形成されたエピタキシャルウェーハ等が知られている。例えば、エピタキシャルウェーハは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、DRAM(Dynamic Random Access Memory)、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスのデバイス基板として用いられている。なお、本明細書において、「エピタキシャルウェーハ表面」の記載は、エピタキシャルウェーハの主面のうち、エピタキシャル層が形成された側の面を指すものとする。   As a substrate used in the manufacturing process of a semiconductor device, a wafer made of a semiconductor such as a silicon wafer is widely used. As such a wafer, a polished wafer (PW wafer) obtained by slicing a single crystal ingot and mirror polishing, an epitaxial wafer in which an epitaxial layer is formed on the surface of the PW wafer, and the like are known. For example, epitaxial wafers are used as device substrates for various semiconductor devices such as MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors), DRAMs (Dynamic Random Access Memory), power transistors, and back-illuminated solid-state imaging devices. . In this specification, the description of “epitaxial wafer surface” refers to the surface of the epitaxial wafer on the side where the epitaxial layer is formed.

半導体デバイスの製造工程において歩留まりや信頼性を向上させるために、半導体デバイスの基板となるウェーハ表裏面の欠陥検査技術が極めて重要になりつつある。ウェーハの表裏面に存在する欠陥は、ピット、COP等の結晶欠陥、加工起因の研磨ムラおよびスクラッチなどの他、異物であるパーティクルの付着など、多岐に渡る。   In order to improve yield and reliability in the manufacturing process of semiconductor devices, a defect inspection technique on the front and back surfaces of a wafer that is a substrate of a semiconductor device is becoming extremely important. Defects existing on the front and back surfaces of the wafer are diverse, such as crystal defects such as pits and COPs, polishing unevenness and scratches caused by processing, and adhesion of particles as foreign matter.

従来、LPD(Light Point Defect;輝点欠陥)検査装置(レーザー面検機)を用いて、仕上げの鏡面研磨を施した後のウェーハ表裏面をレーザー光で走査し、その表裏面に存在するパーティクル、スクラッチ等に起因する散乱光を検出するウェーハ検査が行われている。また、LPD検査装置では判別しにくい欠陥の有無を判定するため、ウェーハ表裏面を目視によって判定する外観検査も併用されている。外観検査は官能検査であるため、検査員による判定のバラツキは不可避であり、かつ、検査員の習熟にも時間を要するため、客観的な検査方法および自動検査方法の確立が求められている。   Conventionally, the front and back surfaces of a wafer after mirror polishing of the finished surface are scanned with laser light using an LPD (Light Point Defect) inspection device (laser surface inspection machine), and particles existing on the front and back surfaces are scanned. Wafer inspection for detecting scattered light caused by scratches or the like has been performed. In addition, in order to determine the presence or absence of a defect that is difficult to discriminate with the LPD inspection apparatus, an appearance inspection that visually determines the front and back surfaces of the wafer is also used. Since the appearance inspection is a sensory inspection, variations in the determination by the inspector are unavoidable, and it takes time for the inspector to learn. Therefore, establishment of an objective inspection method and an automatic inspection method is required.

そこで、ウェーハ検査方法の一つとして、外観検査に頼らずにウェーハを適切に評価する方法を、ウェーハ表裏面のうち特に裏面側の欠陥に関して本出願人らは特許文献1において先に提案している。すなわち、ウェーハ裏面のパーツ画像をウェーハの円周方向に沿って連続的に撮影し、撮影した前記パーツ画像を合成してウェーハ裏面の全体画像を作成するマップ処理工程と、前記全体画像を微分処理してウェーハ裏面の微分処理画像を作成する微分処理工程とを具え、前記全体画像又は前記微分処理画像をもとに、研磨ムラ、くもり、スクラッチ及びパーティクルを検出して評価する、ウェーハ裏面の評価方法である。   Thus, as one of the wafer inspection methods, the present applicants previously proposed a method for appropriately evaluating a wafer without relying on visual inspection, in particular regarding defects on the back side of the front and back surfaces of the wafer in Patent Document 1. Yes. That is, a map processing step of continuously capturing part images on the back side of the wafer along the circumferential direction of the wafer, synthesizing the captured part images to create an entire image on the back side of the wafer, and differential processing the entire image A differential processing step of creating a differential processing image of the wafer back surface, and detecting and evaluating polishing unevenness, cloudiness, scratches, and particles based on the whole image or the differential processing image. Is the method.

上記全体画像を作成するための光学系50を、図1(A)、(B)を用いて説明する。なお、図1(B)は、リングファイバー照明51により照射される照射光Lと、反射光(散乱光)Lを図示するために、図1(A)から要部を抽出したものである。この光学系50は、リングファイバー照明51、鏡筒52、テレセントリックレンズ53およびCCDカメラよりなる受光部54を備える。また、リングファイバー照明51の光源は、超高圧水銀灯からなる。リングファイバー照明51によって照射される照射光Lは、ウェーハ面に対して角度θ(例えば20°)でウェーハ1に入射し、ウェーハ1表面に存在する欠陥Dと衝突すると、散乱光Lが発生する。受光部54は、散乱光Lのうち、垂直散乱光を受光して撮像し、光学系50の位置情報とともに、散乱光の輝度情報を有する画像を撮影し、記録する。 The optical system 50 for creating the whole image will be described with reference to FIGS. Note that FIG. 1B is a diagram in which the main part is extracted from FIG. 1A in order to illustrate the irradiation light L 1 and the reflected light (scattered light) L 2 irradiated by the ring fiber illumination 51. is there. The optical system 50 includes a ring fiber illumination 51, a lens barrel 52, a telecentric lens 53, and a light receiving unit 54 including a CCD camera. The light source of the ring fiber illumination 51 is an ultra high pressure mercury lamp. When the irradiation light L 1 irradiated by the ring fiber illumination 51 is incident on the wafer 1 at an angle θ 0 (for example, 20 °) with respect to the wafer surface and collides with a defect D existing on the surface of the wafer 1, the scattered light L 2. Occurs. The light receiving unit 54 receives vertical scattered light out of the scattered light L 2 and images it, and captures and records an image having brightness information of the scattered light together with position information of the optical system 50.

特開2010−103275号公報JP 2010-103275 A

ここで、特許文献1に記載の技術を、エピタキシャルウェーハ表面の欠陥状態の検査に適用することを本発明者らは検討した。すると、特許文献1に記載の技術は、エピタキシャルウェーハ表面に存在する多種の欠陥を検出可能であるものの、「エピタキシャルスクラッチ」(後述の図2(A)参照)と呼ばれる、エピタキシャルウェーハ表面に存在するスクラッチ状の欠陥は検出することができなかった。このエピタキシャルスクラッチは、従来の外観検査では検出されていた欠陥であるため、エピタキシャルウェーハが良品であることを担保するためには、特許文献1に記載の技術だけでは不十分であり、外観検査を併用しなければならない。しかしながら、前述のとおり、外観検査では、検査員による判定を要するため、エピタキシャルウェーハ表面を客観的に検査することのできる技術の確立が求められる。   Here, the present inventors examined that the technique described in Patent Document 1 is applied to the inspection of the defect state on the epitaxial wafer surface. Then, although the technique of patent document 1 can detect the various defects which exist in the epitaxial wafer surface, it exists in the epitaxial wafer surface called "epitaxial scratch" (refer FIG.2 (A) mentioned later). A scratch-like defect could not be detected. Since this epitaxial scratch is a defect detected in the conventional visual inspection, the technique described in Patent Document 1 is not sufficient to ensure that the epitaxial wafer is a good product. Must be used together. However, as described above, since the appearance inspection requires determination by an inspector, establishment of a technique capable of objectively inspecting the epitaxial wafer surface is required.

そこで本発明は、上記課題に鑑み、エピタキシャルウェーハ表面におけるエピタキシャルスクラッチの有無を検出することのできるエピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide an epitaxial wafer surface inspection apparatus capable of detecting the presence or absence of epitaxial scratches on the surface of the epitaxial wafer and an epitaxial wafer surface inspection method using the same.

上記の目的を達成するべく、本発明者らは鋭意検討した。エピタキシャルスクラッチは、図2(A)に模式的に示すように、エピタキシャルウェーハ表面に存在するスクラッチ状の欠陥Dである。図2(B)に、図2(A)のI−I断面図を示す。本発明者らがこの欠陥Dについて詳細に検討したところ、ベースとなる基板Sの表面にスクラッチ状の欠陥D’が存在する場合に、基板Sの表面にエピタキシャル層Eを成長させると、エピタキシャルスクラッチDが形成されることが判明した。結晶方位にも依存し得るが、局所的に形成されるスクラッチ状の欠陥D’を起点として、エピタキシャルスクラッチDがなだらかに盛り上がって形成される。そのため、目視であれば感知できるにも関わらず、比較的水平に近い角度θで照射するリングファイバー照明を用いた従来技術の検査装置では、エピタキシャルスクラッチDを検出できないのではないかと本発明者らは考えた。そこで、従来技術におけるリングファイバー照明に替えて、比較的垂直に近い角度でエピタキシャルウェーハ表面を照らすスポット照明を用いることを着想した。このスポット照明を用いることにより、欠陥D’からの散乱光を受光でき、結果的にエピタキシャルスクラッチDを検出できることを本発明者らは知見し、本発明を完成するに至った。本発明は、上記の知見および検討に基づくものであり、その要旨構成は以下のとおりである。 In order to achieve the above object, the present inventors have intensively studied. The epitaxial scratch is a scratch-like defect D existing on the surface of the epitaxial wafer, as schematically shown in FIG. FIG. 2B is a cross-sectional view taken along the line II in FIG. The present inventors have examined the defect D in detail. As a result, when an epitaxial layer E is grown on the surface of the substrate S when there is a scratch-like defect D ′ on the surface of the base substrate S, the epitaxial scratch is obtained. It was found that D was formed. Although it may depend on the crystal orientation, the epitaxial scratch D is gently raised starting from the scratch-like defect D ′ formed locally. Therefore, the present inventor believes that an epitaxial scratch D cannot be detected by a conventional inspection apparatus using ring fiber illumination that irradiates at an angle θ 0 that is relatively horizontal even though it can be sensed by visual observation. Thought. Therefore, the idea was to use spot illumination that illuminates the surface of the epitaxial wafer at an angle that is relatively perpendicular to the conventional ring fiber illumination. By using this spot illumination, the present inventors have found that the scattered light from the defect D ′ can be received and, as a result, the epitaxial scratch D can be detected, and the present invention has been completed. This invention is based on said knowledge and examination, The summary structure is as follows.

本発明のエピタキシャルウェーハ表面検査装置は、エピタキシャルウェーハの表面に対して、60度以上80度以下の角度で設置される第1のスポット照明と、前記表面に対して、60度以上80度以下の角度で設置される第2のスポット照明と、前記表面に対して垂直に設置される撮影部と、を備える光学系と、前記表面と平行に前記光学系を走査する走査部と、を有し、前記表面と平行な面において、前記撮影部を中心に前記第1のスポット照明と、前記第2のスポット照明との離隔角度が85度以上95度以下であることを特徴とする。   The epitaxial wafer surface inspection apparatus of the present invention includes a first spot illumination installed at an angle of 60 degrees or more and 80 degrees or less with respect to the surface of the epitaxial wafer, and 60 degrees or more and 80 degrees or less with respect to the surface. An optical system including a second spot illumination installed at an angle; and an imaging unit installed perpendicular to the surface; and a scanning unit that scans the optical system in parallel with the surface. The separation angle between the first spot illumination and the second spot illumination centering on the photographing unit is 85 degrees or more and 95 degrees or less on a plane parallel to the surface.

ここで、前記第1および前記第2のスポット照明は超高圧水銀灯光源を有することが好ましい。   Here, it is preferable that the first and second spot illuminations have an ultrahigh pressure mercury lamp light source.

また、前記第1および前記第2のスポット照明は、前記エピタキシャルウェーハ表面に対して同じ角度で設置されることが好ましい。   The first and second spot illuminations are preferably installed at the same angle with respect to the epitaxial wafer surface.

また、本発明のエピタキシャルウェーハ表面検査方法は、前述のエピタキシャルウェーハ表面検査装置を用いて、前記光学系を前記走査部により走査しつつ、前記表面のパーツ画像を連続的に撮影して、前記表面の全体画像を取得する取得工程と、前記全体画像から、前記表面に存在するスクラッチ状の欠陥に特有のパターン画像を検出する検出工程と、を有することを特徴とする。   Further, the epitaxial wafer surface inspection method of the present invention uses the above-described epitaxial wafer surface inspection apparatus to continuously take a part image of the surface while scanning the optical system with the scanning unit, and And a detection step of detecting a pattern image peculiar to a scratch-like defect present on the surface from the whole image.

この場合、前記検出工程に先立ち、前記全体画像を画像処理する画像処理工程を更に有し、前記検出工程において、前記画像処理した全体画像に基づき前記検出を行うことが好ましい。   In this case, it is preferable to further include an image processing step of performing image processing on the whole image prior to the detection step, and in the detection step, the detection is performed based on the whole image processed.

本発明によれば、適切に設置したスポット照明を用いるので、エピタキシャルウェーハ表面におけるエピタキシャルスクラッチの有無を検出することのできるエピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法を提供することができる。   According to the present invention, it is possible to provide an epitaxial wafer surface inspection apparatus capable of detecting the presence or absence of epitaxial scratches on the epitaxial wafer surface and an epitaxial wafer surface inspection method using the same because spot illumination that is appropriately installed is used. it can.

従来技術において用いられる光学系を説明する模式図であり、(A)は光学系全体を示す模式図であり、(B)は入射光Lおよび散乱光Lを示す模式図である。Is a schematic diagram illustrating the optical system used in the prior art, (A) is a schematic view showing an entire optical system, (B) is a schematic diagram showing the incident light L 1 and the scattered light L 2. エピタキシャルスクラッチが形成されたエピタキシャルウェーハ表面の模式図であり、(A)は平面図であり、(B)は(A)のI−I断面図である。It is a schematic diagram of the epitaxial wafer surface in which the epitaxial scratch was formed, (A) is a top view, (B) is II sectional drawing of (A). 本発明の一実施形態に従うエピタキシャルウェーハ表面検査装置の模式図であり、(A)は斜視図であり、(B)は模式断面図であり、(C)は模式平面図である。It is a schematic diagram of the epitaxial wafer surface inspection apparatus according to one Embodiment of this invention, (A) is a perspective view, (B) is a schematic cross section, (C) is a schematic plan view. (A)は、実施例におけるエピタキシャルスクラッチを示す全体画像であり、(B)は(A)の全体画像を画像処理したものである。(A) is the whole image which shows the epitaxial scratch in an Example, (B) is what image-processed the whole image of (A).

以下、図面を参照しつつ本発明の実施形態を説明する。図3は、本発明の一実施形態に従うエピタキシャルウェーハ表面検査装置100の模式図であって、(A)はエピタキシャルウェーハ表面検査装置100の斜視図であり、(B)は(A)の模式断面図であり、(C)は(A)の模式平面図である。なお、各図面では説明の便宜上、エピタキシャルウェーハ表面検査装置100の要部のみを図示する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 3 is a schematic view of an epitaxial wafer surface inspection apparatus 100 according to an embodiment of the present invention, in which (A) is a perspective view of the epitaxial wafer surface inspection apparatus 100, and (B) is a schematic cross section of (A). (C) is a schematic plan view of (A). In each drawing, only the main part of the epitaxial wafer surface inspection apparatus 100 is shown for convenience of explanation.

(エピタキシャルウェーハ表面検査装置)
図3(A)に示すように、本発明の一実施形態に従うエピタキシャルウェーハ表面検査装置100は、エピタキシャルウェーハ1の表面に対して、60度以上80度以下の角度θで設置される第1のスポット照明21と、前記表面に対して、60度以上80度以下の角度θで設置される第2のスポット照明22と、前記表面に対して垂直に設置される撮影部10と、を備える光学系30を有する、また、このエピタキシャルウェーハ表面検査装置100は、前記表面と平行に光学系30を走査する走査部40を有する。ここで、前記表面と平行な面において、撮影部10を中心に第1のスポット照明21と、第2のスポット照明22との離隔角度θが85度以上95度以下である。なお、図2(A)、(B)を用いて既述したように、エピタキシャルウェーハ1は、基板Sの表面にエピタキシャル層Eをエピタキシャル成長させたものであり、エピタキシャルウェーハ1の表面とは、エピタキシャル層Eが形成された側の面を意味する。以下、各構成の詳細を順に説明する。
(Epitaxial wafer surface inspection equipment)
As shown in FIG. 3A, an epitaxial wafer surface inspection apparatus 100 according to an embodiment of the present invention is installed at an angle θ 1 of 60 degrees or more and 80 degrees or less with respect to the surface of the epitaxial wafer 1. Spot illumination 21, a second spot illumination 22 installed at an angle θ 2 of 60 degrees or more and 80 degrees or less with respect to the surface, and an imaging unit 10 installed perpendicular to the surface. The epitaxial wafer surface inspection apparatus 100 includes a scanning unit 40 that scans the optical system 30 in parallel with the surface. Here, in a plane parallel to the surface, the separation angle θ 3 between the first spot illumination 21 and the second spot illumination 22 with respect to the imaging unit 10 is 85 degrees or more and 95 degrees or less. 2A and 2B, the epitaxial wafer 1 is obtained by epitaxially growing the epitaxial layer E on the surface of the substrate S, and the surface of the epitaxial wafer 1 is epitaxial. It means the surface on the side where the layer E is formed. Hereinafter, details of each component will be described in order.

撮影部10の構成は、エピタキシャルウェーハ1の表面からの散乱光を受光して撮影できる限りは特に制限されないが、例えば鏡筒12、レンズ13および受光部14から構成することができる。鏡筒12、レンズ13および受光部14のそれぞれは、一般的に使用されるものを用いることができる。レンズ13には例えばテレセントリックレンズを用いることができ、受光部14には例えばCCDカメラを用いることができる。この撮影部10は、図1に既述の光学系50からリングファイバー照明51を取り除いたものと考えてもよい。   The configuration of the imaging unit 10 is not particularly limited as long as scattered light from the surface of the epitaxial wafer 1 can be received and imaged. For example, the imaging unit 10 can be configured by a lens barrel 12, a lens 13, and a light receiving unit 14. As the lens barrel 12, the lens 13, and the light receiving unit 14, commonly used ones can be used. For example, a telecentric lens can be used as the lens 13, and a CCD camera can be used as the light receiving unit 14. The photographing unit 10 may be considered to be obtained by removing the ring fiber illumination 51 from the optical system 50 described in FIG.

次に、図3(A)、(B)に示すように、第1のスポット照明21は、エピタキシャルウェーハ1の表面に対して、60度以上80度以下の角度θで設置される。第2のスポット照明22も同様に、エピタキシャルウェーハ1の表面に対して、60度以上80度以下の角度θで設置される。角度θおよび角度θは、互いに異なっていてもよいが、同じ角度または略同じ角度で設置されることが好ましい。エピタキシャルウェーハ1の照射部位における照度ムラを低減でき、検出感度を平準化することができる。また、角度θおよび角度θのそれぞれは、65度以上75度以下であることがより好ましく、68度以上72度以下であることが特に好ましい。一例として、角度θおよび角度θのそれぞれを70度とすることができる。各スポット照明の入射角度をこのような角度範囲とすることにより、エピタキシャルウェーハ1のエピタキシャル層よりも深く、さらにベース基板となるシリコンウェーハ基板の表面よりも光が深く入り込むことが可能となる。そのため、エピタキシャルシリコンウェーハ1の表面側での、段差以外の成長面方位配列の変化も、より捉えられやすくなる。なお、角度θが80度を超えると、第1のスポット照明21が撮影部10の設置位置と干渉するおそれがある。また、角度θが60度未満となると、図2(A)、(B)を用いて既述したように、エピタキシャルウェーハ1の基板Sに形成された欠陥D’からの散乱光強度が低減し、エピタキシャルスクラッチDを検知できなくなる。角度θを上記範囲とするのも同様の理由である。 Next, as shown in FIGS. 3A and 3B, the first spot illumination 21 is installed at an angle θ 1 of 60 degrees or more and 80 degrees or less with respect to the surface of the epitaxial wafer 1. Similarly, the second spot illumination 22 is installed at an angle θ 2 of 60 degrees or more and 80 degrees or less with respect to the surface of the epitaxial wafer 1. The angle θ 1 and the angle θ 2 may be different from each other, but are preferably installed at the same angle or substantially the same angle. Irradiance unevenness at the irradiated portion of the epitaxial wafer 1 can be reduced, and detection sensitivity can be leveled. Further, each of the angle θ 1 and the angle θ 2 is more preferably 65 degrees or more and 75 degrees or less, and particularly preferably 68 degrees or more and 72 degrees or less. As an example, each of the angle θ 1 and the angle θ 2 can be set to 70 degrees. By setting the incident angle of each spot illumination within such an angle range, light can enter deeper than the epitaxial layer of the epitaxial wafer 1 and deeper than the surface of the silicon wafer substrate serving as the base substrate. Therefore, changes in the growth plane orientation array other than the steps on the surface side of the epitaxial silicon wafer 1 can be more easily captured. If the angle θ 1 exceeds 80 degrees, the first spot illumination 21 may interfere with the installation position of the imaging unit 10. When the angle θ 1 is less than 60 degrees, the scattered light intensity from the defect D ′ formed on the substrate S of the epitaxial wafer 1 is reduced as described above with reference to FIGS. As a result, the epitaxial scratch D cannot be detected. The reason why the angle θ 2 is in the above range is the same reason.

また、図3(C)に示すように、エピタキシャルウェーハ1の表面と平行な面において、撮影部10を中心に第1のスポット照明21と、第2のスポット照明22との離隔角度θは85度以上95度以下とする。ここで、離隔角度θを略90度とすることが好ましく、90度とすることがより好ましい。なお、図3(B)は図3(C)のII−II断面図に相当するが、各構成の位置関係の明確化のため要部のみの記載としている。 Further, as shown in FIG. 3C, the separation angle θ 3 between the first spot illumination 21 and the second spot illumination 22 around the imaging unit 10 is a plane parallel to the surface of the epitaxial wafer 1. It is set to 85 degrees or more and 95 degrees or less. Here, the separation angle θ 3 is preferably approximately 90 degrees, and more preferably 90 degrees. Note that FIG. 3B corresponds to a cross-sectional view taken along the line II-II in FIG. 3C, but only a main portion is described for clarification of a positional relationship of each component.

離隔角度θを上記角度とするのは、エピタキシャルスクラッチDには結晶方位依存性がある場合が多く、第1のスポット照明21および第2のスポット照明22をこの位置に設置して、少なくとも2方向からエピタキシャルウェーハ1の表面を照射するためである。こうすることで、結晶方位依存性に関わらず、確実にエピタキシャルスクラッチD(結果的には基板Sの欠陥D’)からの散乱光を確実に受光することができる。なお、第1および第2のスポット照明21、22の他にスポット照明をさらに設置し、3方向以上からエピタキシャルウェーハ1の表面を照射してもよい。 The reason why the separation angle θ 3 is set to the above-mentioned angle is that the epitaxial scratch D often has a crystal orientation dependency, and the first spot illumination 21 and the second spot illumination 22 are installed at this position, and at least 2 This is because the surface of the epitaxial wafer 1 is irradiated from the direction. By doing so, it is possible to reliably receive the scattered light from the epitaxial scratch D (as a result, the defect D ′ of the substrate S) regardless of the crystal orientation dependency. In addition to the first and second spot illuminations 21 and 22, spot illumination may be further provided to irradiate the surface of the epitaxial wafer 1 from three or more directions.

第1のスポット照明21および第2のスポット照明22の光源としては一般的なものを用いることができ、エピタキシャルウェーハ1の表面を照射して、エピタキシャルスクラッチDに起因する散乱光強度が十分得られるものであれば、特に制限されない。第1のスポット照明21および第2のスポット照明22は、照度の高い超高圧水銀灯光源を有することが好ましい。   A general light source can be used as the first spot illumination 21 and the second spot illumination 22, and the surface of the epitaxial wafer 1 is irradiated to sufficiently obtain the scattered light intensity resulting from the epitaxial scratch D. If it is a thing, it will not restrict | limit in particular. It is preferable that the 1st spot illumination 21 and the 2nd spot illumination 22 have an ultrahigh pressure mercury lamp light source with high illumination intensity.

光学系30は、上述の撮影部10、第1のスポット照明21および第2のスポット照明22を備え、第1のスポット照明21および第2のスポット照明22によってエピタキシャルウェーハ1の表面を照射し、その散乱光を受光して、エピタキシャルウェーハ1の表面のパーツ画像を取得する。なお、光学系30は、これらの位置関係を保持する保持部(図示せず)や、位置関係を調整する調整部(図示せず)を備えてもよい。   The optical system 30 includes the imaging unit 10, the first spot illumination 21, and the second spot illumination 22, and irradiates the surface of the epitaxial wafer 1 with the first spot illumination 21 and the second spot illumination 22. The scattered light is received and a part image of the surface of the epitaxial wafer 1 is acquired. The optical system 30 may include a holding unit (not shown) that holds these positional relationships and an adjustment unit (not shown) that adjusts the positional relationship.

走査部40は、光学系30における撮影部10、第1のスポット照明21および第2のスポット照明22の位置関係を維持しながら、エピタキシャルウェーハ1の表面と平行に光学系30を走査する。走査部40は、光学系30を周方向に走査してもよいし、縦横に走査してもよい。また、エピタキシャルウェーハ表面検査装置100が光学系30を複数(例えば3つ)有し、それぞれの光学系30を走査部40が周方向に走査してもよい。なお、走査部40は光学系30に接続するアームおよび、アームを駆動させるための駆動ステッピングモーター、サーボーモーター等から構成することができる。   The scanning unit 40 scans the optical system 30 in parallel with the surface of the epitaxial wafer 1 while maintaining the positional relationship among the imaging unit 10, the first spot illumination 21, and the second spot illumination 22 in the optical system 30. The scanning unit 40 may scan the optical system 30 in the circumferential direction, or may scan vertically and horizontally. In addition, the epitaxial wafer surface inspection apparatus 100 may include a plurality of (for example, three) optical systems 30, and the scanning unit 40 may scan the respective optical systems 30 in the circumferential direction. The scanning unit 40 can be composed of an arm connected to the optical system 30, a drive stepping motor for driving the arm, a servo motor, and the like.

以上説明したエピタキシャルウェーハ表面検査装置100を用いることで、エピタキシャルスクラッチDに起因する散乱光を撮影部10が受光して撮影することができるため、従来目視でなければ感知できなかったエピタキシャルスクラッチDを検出できる。   By using the epitaxial wafer surface inspection apparatus 100 described above, since the imaging unit 10 can receive and image the scattered light caused by the epitaxial scratch D, the epitaxial scratch D, which could not be sensed without visual observation in the past, can be detected. It can be detected.

なお、エピタキシャルウェーハ1は、鏡面加工されたシリコンウェーハの表面に、シリコンエピタキシャル層をエピタキシャル成長させたエピタキシャルシリコンウェーハであることが好ましい。エピタキシャル層の厚みは特に限定されるものではないが、例えば厚みが1μm以上15μm以下であれば、エピタキシャルウェーハ表面検査装置100を用いて確実にエピタキシャルスクラッチの有無を検査することができる。なお、このシリコンウェーハの主面の面方位は(100)面であることが好ましい。図2を用いて既述のエピタキシャルスクラッチDが特に問題となってくるためである。   The epitaxial wafer 1 is preferably an epitaxial silicon wafer obtained by epitaxially growing a silicon epitaxial layer on the surface of a mirror-finished silicon wafer. The thickness of the epitaxial layer is not particularly limited. For example, if the thickness is 1 μm or more and 15 μm or less, the epitaxial wafer surface inspection apparatus 100 can be used to reliably check the presence or absence of epitaxial scratches. In addition, it is preferable that the surface orientation of the main surface of this silicon wafer is a (100) plane. This is because the above-described epitaxial scratch D becomes particularly problematic using FIG.

(エピタキシャルウェーハ表面検査方法)
次に、上述のエピタキシャルウェーハ表面検査装置100を用いるエピタキシャルウェーハ表面検査方法の一実施形態を説明する。本実施形態は、光学系30を走査部40により走査しつつ、エピタキシャルウェーハ1の表面のパーツ画像を連続的に撮影して、エピタキシャルウェーハ1の表面の全体画像を取得する取得工程と、得られた全体画像から、エピタキシャルウェーハ1の表面に存在するスクラッチ状の欠陥パターンを検出する検出工程と、を有する。
(Epitaxial wafer surface inspection method)
Next, an embodiment of an epitaxial wafer surface inspection method using the above-described epitaxial wafer surface inspection apparatus 100 will be described. The present embodiment is obtained by acquiring an entire image of the surface of the epitaxial wafer 1 by continuously capturing part images of the surface of the epitaxial wafer 1 while scanning the optical system 30 by the scanning unit 40. And a detection step of detecting a scratch-like defect pattern existing on the surface of the epitaxial wafer 1 from the entire image.

すなわち、上記取得工程では、まず光学系30が所定位置に位置するときに、エピタキシャルウェーハ1の表面のパーツ画像を撮影する。次いで、上記所定位置と別の位置に走査部40が光学系30を走査して、エピタキシャルウェーハ1の表面のパーツ画像を撮影する。例えば、エピタキシャルウェーハ1の表面を100〜200程度に区分して、区分毎にこの撮影および走査を繰り返して、エピタキシャルウェーハ1の表面のパーツ画像を連続的に撮影し、パーツ画像を合成し、エピタキシャルウェーハ1の表面の全体画像を取得するのである。得られた全体画像の一例は、実施例に後述する図4(A)である。   That is, in the acquisition step, first, when the optical system 30 is located at a predetermined position, a part image of the surface of the epitaxial wafer 1 is taken. Next, the scanning unit 40 scans the optical system 30 at a position different from the predetermined position, and takes a part image on the surface of the epitaxial wafer 1. For example, the surface of the epitaxial wafer 1 is divided into about 100 to 200, and this photographing and scanning are repeated for each of the divisions, and the part images on the surface of the epitaxial wafer 1 are continuously photographed to synthesize the part images. An entire image of the surface of the wafer 1 is acquired. An example of the obtained whole image is FIG. 4A described later in the embodiment.

次に、上述の取得工程において取得した全体画像から、エピタキシャルウェーハ1の表面に存在するスクラッチ状の欠陥パターンを検出する検出工程を行う。ここで、エピタキシャルスクラッチDには、この欠陥特有の欠陥パターンがある。そのため、エピタキシャルスクラッチDに特有の、欠陥パターン長さ、縦横サイズ比および楕円扁平率等を用いて条件設定し、この条件に当てはまる欠陥パターンを全体画像の中から検出する。エピタキシャルウェーハ表面検査装置100を用いて得た全体画像中に、上記条件に当てはまるスクラッチ状の欠陥パターンがあれば、エピタキシャルスクラッチDが存在するとして評価できるし、上記スクラッチ状の欠陥パターンがなければ、エピタキシャルスクラッチDが存在しないとして評価できる。   Next, a detection step of detecting a scratch-like defect pattern present on the surface of the epitaxial wafer 1 is performed from the entire image acquired in the above acquisition step. Here, the epitaxial scratch D has a defect pattern unique to this defect. Therefore, conditions are set using the defect pattern length, the aspect ratio, the elliptical flatness ratio, etc., which are peculiar to the epitaxial scratch D, and a defect pattern that meets these conditions is detected from the entire image. In the entire image obtained using the epitaxial wafer surface inspection apparatus 100, if there is a scratch-like defect pattern that meets the above conditions, it can be evaluated that the epitaxial scratch D exists, and if there is no scratch-like defect pattern, It can be evaluated that the epitaxial scratch D does not exist.

なお、前述の検出工程に先立ち、取得された全体画像を画像処理する画像処理工程を更に有することが好ましい。そして、前述の検出工程において、画像処理した全体画像に基づき、スクラッチ状の欠陥パターンを検出することが好ましい。画像処理工程においては、例えば微分処理画像を全体画像から取得すれば、ノイズの影響等も抑制でき、エピタキシャルウェーハ1の表面に存在する欠陥をより明確に検出することができる。なお、後述の図4(B)は、図4(A)の全体画像を微分処理し、細線化処理したものである。画像処理した全体画像に基づき、スクラッチ状の欠陥パターンを検出すれば、エピタキシャルスクラッチDの検出精度をより高めることができる。   In addition, it is preferable to further have an image processing step of performing image processing on the acquired whole image prior to the above-described detection step. And in the above-mentioned detection process, it is preferable to detect a scratch-like defect pattern based on the whole image subjected to image processing. In the image processing step, for example, if a differential processing image is acquired from the entire image, the influence of noise and the like can be suppressed, and defects existing on the surface of the epitaxial wafer 1 can be detected more clearly. Note that FIG. 4B, which will be described later, is obtained by subjecting the entire image of FIG. 4A to differentiation processing and thinning processing. If a scratch-like defect pattern is detected based on the entire image that has been subjected to image processing, the detection accuracy of the epitaxial scratch D can be further increased.

以上、本発明の実施形態を説明したが、これらは代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではなく、発明の要旨の範囲内で種々の変更が可能である。同様に、以下の実施例は本発明を何ら限定するものではない。   As mentioned above, although embodiment of this invention was described, these show the example of typical embodiment, Comprising: This invention is not limited to these embodiment, In the range of the summary of invention. Various changes can be made. Similarly, the following examples do not limit the present invention in any way.

本発明の一実施形態に従うエピタキシャルウェーハ表面検査装置100を用いて、エピタキシャルスクラッチが検出できることを確認するために、以下の実験を行った。
まず、直径300mm、厚み775μmの仕上げ研磨後のシリコンウェーハ(いわゆるポリッシュドウェーハ(PWウェーハとも呼ばれる。))を用意し、さらに、厚さ2μmのシリコンエピタキシャル層をエピタキシャル成長させて、エピタキシャルシリコンウェーハを用意した。予め目視による外観検査をエピタキシャルウェーハ表面に対して行い、このエピタキシャルシリコンウェーハにエピタキシャルスクラッチがあることを確認した。
In order to confirm that an epitaxial scratch can be detected using the epitaxial wafer surface inspection apparatus 100 according to an embodiment of the present invention, the following experiment was performed.
First, a silicon wafer after finishing polishing having a diameter of 300 mm and a thickness of 775 μm (so-called polished wafer (also called a PW wafer)) is prepared, and a silicon epitaxial layer having a thickness of 2 μm is epitaxially grown to prepare an epitaxial silicon wafer. did. Visual inspection was performed on the surface of the epitaxial wafer in advance, and it was confirmed that the epitaxial silicon wafer had an epitaxial scratch.

エピタキシャルウェーハ表面検査装置100を用いて、3つの光学系30をそれぞれウェーハ周方向に走査し、それぞれの光学系30から得られたパーツ画像を合成すると、図4(A)に示す全体画像が得られた。なお、第1のスポット照明21および第2のスポット照明には、超高圧水銀灯光源を用いた。θおよびθは70度とし、θは90度とした。 When the epitaxial wafer surface inspection apparatus 100 is used to scan each of the three optical systems 30 in the circumferential direction of the wafer and synthesize the part images obtained from the respective optical systems 30, an overall image shown in FIG. It was. Note that an ultra-high pressure mercury lamp light source was used for the first spot illumination 21 and the second spot illumination. θ 1 and θ 2 were 70 degrees, and θ 3 was 90 degrees.

図4(A)から、ウェーハ中央部に、点状の欠陥が連なって円弧状のパターン(即ち、スクラッチ状のパターン)を形成していることが確認できる。なお、この全体画像を微分処理し、細線化処理すると、図4(B)に示す画像が得られ、同様に円弧状のパターンが確認できる。これらの円弧状のパターンは、予め行った外観検査で確認されたエピタキシャルスクラッチと、大きさ、形状および位置が一致することが確認された。よって、本発明の一実施形態に従う検査装置および検査方法によって、エピタキシャルスクラッチの有無を確実に検査できることが確認できた。   It can be confirmed from FIG. 4A that an arc-shaped pattern (that is, a scratch-shaped pattern) is formed by continuous dot-like defects at the center of the wafer. If the whole image is differentiated and thinned, an image shown in FIG. 4B is obtained, and an arc-shaped pattern can be confirmed in the same manner. These arc-shaped patterns were confirmed to have the same size, shape and position as the epitaxial scratches confirmed by the visual inspection conducted in advance. Therefore, it was confirmed that the presence or absence of the epitaxial scratch can be reliably inspected by the inspection apparatus and the inspection method according to the embodiment of the present invention.

また、厚さ2μm〜8μmの範囲のシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハに対しても、このエピタキシャルウェーハ表面検査装置100を用いてエピタキシャルスクラッチの有無の検査を行ったところ、上述の実施例と同様に検査可能であることが確認された。   Further, even when an epitaxial silicon wafer having a silicon epitaxial layer with a thickness in the range of 2 μm to 8 μm was inspected for the presence or absence of epitaxial scratches using this epitaxial wafer surface inspection apparatus 100, the same as in the above-described embodiment. It was confirmed that the inspection was possible.

本発明によれば、エピタキシャルウェーハ表面におけるエピタキシャルスクラッチの有無を検査することのできるエピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the epitaxial wafer surface inspection apparatus which can test | inspect the presence or absence of the epitaxial scratch in the epitaxial wafer surface, and the epitaxial wafer surface inspection method using the same can be provided.

1 エピタキシャルウェーハ(ウェーハ)
10 撮影部
21 第1のスポット照明
22 第2のスポット照明
30 光学系
40 走査部
D エピタキシャルスクラッチ
1 Epitaxial wafer (wafer)
DESCRIPTION OF SYMBOLS 10 Image | photographing part 21 1st spot illumination 22 2nd spot illumination 30 Optical system 40 Scanning part D Epitaxial scratch

Claims (5)

エピタキシャルウェーハの表面に対して、60度以上80度以下の角度で設置される第1のスポット照明と、前記表面に対して、60度以上80度以下の角度で設置される第2のスポット照明と、前記表面に対して垂直に設置される撮影部と、を備える光学系と、
前記表面と平行に前記光学系を走査する走査部と、を有し、
前記表面と平行な面において、前記撮影部を中心に前記第1のスポット照明と、前記第2のスポット照明との離隔角度が85度以上95度以下であることを特徴とするエピタキシャルウェーハ表面検査装置。
A first spot illumination installed at an angle of 60 degrees to 80 degrees with respect to the surface of the epitaxial wafer, and a second spot illumination installed at an angle of 60 degrees to 80 degrees with respect to the surface And an optical system comprising a photographing unit installed perpendicular to the surface,
A scanning unit that scans the optical system in parallel with the surface,
Epitaxial wafer surface inspection characterized in that a separation angle between the first spot illumination and the second spot illumination is 85 degrees or more and 95 degrees or less on a plane parallel to the surface, with the imaging unit as a center. apparatus.
前記第1および前記第2のスポット照明は超高圧水銀灯光源を有する、請求項1に記載のエピタキシャルウェーハ表面検査装置。   The epitaxial wafer surface inspection apparatus according to claim 1, wherein the first and second spot illuminations have an ultrahigh pressure mercury lamp light source. 前記第1および前記第2のスポット照明は、前記エピタキシャルウェーハ表面に対して同じ角度で設置される、請求項1または2に記載のエピタキシャルウェーハ表面検査装置。   The epitaxial wafer surface inspection apparatus according to claim 1 or 2, wherein the first and second spot illuminations are installed at the same angle with respect to the epitaxial wafer surface. 請求項1〜3のいずれか1項に記載のエピタキシャルウェーハ表面検査装置を用いて、前記光学系を前記走査部により走査しつつ、前記表面のパーツ画像を連続的に撮影して、前記表面の全体画像を取得する取得工程と、
前記全体画像から、前記表面に存在するスクラッチ状の欠陥パターンを検出する検出工程と、を有することを特徴とするエピタキシャルウェーハ表面検査方法。
Using the epitaxial wafer surface inspection apparatus according to any one of claims 1 to 3, the part image of the surface is continuously photographed while the optical system is scanned by the scanning unit. An acquisition process for acquiring the entire image;
An epitaxial wafer surface inspection method comprising: a detection step of detecting a scratch-like defect pattern existing on the surface from the whole image.
前記検出工程に先立ち、前記全体画像を画像処理する画像処理工程を更に有し、
前記検出工程において、前記画像処理した全体画像に基づき前記検出を行う、請求項4に記載のエピタキシャルウェーハ表面検査方法。
Prior to the detection step, further comprising an image processing step of image processing the entire image,
The epitaxial wafer surface inspection method according to claim 4, wherein in the detection step, the detection is performed based on the entire image subjected to the image processing.
JP2015186942A 2015-09-24 2015-09-24 Epitaxial wafer surface inspection apparatus and epitaxial wafer surface inspection method using the same Active JP6507967B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015186942A JP6507967B2 (en) 2015-09-24 2015-09-24 Epitaxial wafer surface inspection apparatus and epitaxial wafer surface inspection method using the same
TW105124573A TWI617800B (en) 2015-09-24 2016-08-03 Epitaxial wafer surface inspection device and epitaxial wafer surface inspection method using the same
KR1020160116963A KR101888476B1 (en) 2015-09-24 2016-09-12 Epitaxial wafer surface inspection apparatus and epitaxial wafer surface inspection method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015186942A JP6507967B2 (en) 2015-09-24 2015-09-24 Epitaxial wafer surface inspection apparatus and epitaxial wafer surface inspection method using the same

Publications (2)

Publication Number Publication Date
JP2017062157A true JP2017062157A (en) 2017-03-30
JP6507967B2 JP6507967B2 (en) 2019-05-08

Family

ID=58429538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015186942A Active JP6507967B2 (en) 2015-09-24 2015-09-24 Epitaxial wafer surface inspection apparatus and epitaxial wafer surface inspection method using the same

Country Status (3)

Country Link
JP (1) JP6507967B2 (en)
KR (1) KR101888476B1 (en)
TW (1) TWI617800B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676155A (en) * 2019-09-27 2020-01-10 上海申和热磁电子有限公司 Method for detecting shallow defects on surface of polished silicon wafer
CN112880737A (en) * 2021-01-14 2021-06-01 四川雅吉芯电子科技有限公司 Integrated system for detecting monocrystalline silicon epitaxial wafer
WO2021250949A1 (en) * 2020-06-08 2021-12-16 株式会社Sumco Semiconductor wafer evaluation method
CN116678895A (en) * 2023-06-13 2023-09-01 深圳市圆周检测技术有限公司 Screen scratch detection method, system and storage medium

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841202B2 (en) * 2017-10-11 2021-03-10 株式会社Sumco Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
CN115938966A (en) * 2022-12-15 2023-04-07 西安奕斯伟材料科技有限公司 Epitaxial silicon wafer detection method and device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59113707U (en) * 1983-01-20 1984-08-01 松下電器産業株式会社 Mirror surface inspection device
JP2001083100A (en) * 1999-09-14 2001-03-30 Nikko Materials Co Ltd Surface-inspecting method and device
JP2003185593A (en) * 2001-12-21 2003-07-03 Nec Electronics Corp Visual examination device for wafer
JP2010103275A (en) * 2008-10-23 2010-05-06 Sumco Corp Method of evaluating wafer reverse surface
JP2011203245A (en) * 2010-03-02 2011-10-13 You-Na Tech Corp System and method for inspecting surface of semiconductor wafer
US20130258324A1 (en) * 2012-03-27 2013-10-03 Samsung Electro-Mechanics Co., Ltd. Surface defect detecting apparatus and method of controlling the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157444A (en) * 1997-11-28 2000-12-05 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
KR100684104B1 (en) * 2005-08-02 2007-02-16 삼성전자주식회사 Method of inspecting a defect and apparatus for inspecting a defect using the same
JP5560921B2 (en) * 2010-06-08 2014-07-30 新日鐵住金株式会社 Manufacturing method of substrate with defect identification marker
US9406115B2 (en) * 2010-07-03 2016-08-02 Rudolph Technologies, Inc. Scratch detection method and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59113707U (en) * 1983-01-20 1984-08-01 松下電器産業株式会社 Mirror surface inspection device
JP2001083100A (en) * 1999-09-14 2001-03-30 Nikko Materials Co Ltd Surface-inspecting method and device
JP2003185593A (en) * 2001-12-21 2003-07-03 Nec Electronics Corp Visual examination device for wafer
JP2010103275A (en) * 2008-10-23 2010-05-06 Sumco Corp Method of evaluating wafer reverse surface
JP2011203245A (en) * 2010-03-02 2011-10-13 You-Na Tech Corp System and method for inspecting surface of semiconductor wafer
US20130258324A1 (en) * 2012-03-27 2013-10-03 Samsung Electro-Mechanics Co., Ltd. Surface defect detecting apparatus and method of controlling the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676155A (en) * 2019-09-27 2020-01-10 上海申和热磁电子有限公司 Method for detecting shallow defects on surface of polished silicon wafer
CN110676155B (en) * 2019-09-27 2021-12-10 上海中欣晶圆半导体科技有限公司 Method for detecting shallow defects on surface of polished silicon wafer
WO2021250949A1 (en) * 2020-06-08 2021-12-16 株式会社Sumco Semiconductor wafer evaluation method
JP2021193339A (en) * 2020-06-08 2021-12-23 株式会社Sumco Semiconductor wafer evaluation method
JP7283445B2 (en) 2020-06-08 2023-05-30 株式会社Sumco Semiconductor wafer evaluation method
CN112880737A (en) * 2021-01-14 2021-06-01 四川雅吉芯电子科技有限公司 Integrated system for detecting monocrystalline silicon epitaxial wafer
CN116678895A (en) * 2023-06-13 2023-09-01 深圳市圆周检测技术有限公司 Screen scratch detection method, system and storage medium
CN116678895B (en) * 2023-06-13 2024-03-08 深圳市圆周检测技术有限公司 Screen scratch detection method, system and storage medium

Also Published As

Publication number Publication date
JP6507967B2 (en) 2019-05-08
KR20170036612A (en) 2017-04-03
TWI617800B (en) 2018-03-11
TW201721133A (en) 2017-06-16
KR101888476B1 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP2017062157A (en) Epitaxial wafer surface inspection device and epitaxial wafer surface inspection method using the same
KR102121890B1 (en) Epitaxial wafer back surface inspection method, epitaxial wafer back surface inspection device, lift pin management method of epitaxial growth device, and manufacturing method of epitaxial wafer
JP6601119B2 (en) Epitaxial wafer back surface inspection apparatus and epitaxial wafer back surface inspection method using the same
CN108351311B (en) Wafer inspection method and wafer inspection apparatus
JP2023174984A (en) Semiconductor device defect detection apparatus and method
US20090196489A1 (en) High resolution edge inspection
JP4864504B2 (en) Crystal wafer inspection method and apparatus for silicon wafer
JP2006292412A (en) Surface inspection system, surface inspection method and substrate manufacturing method
TW202127557A (en) Method and apparatus for inspecting defect of silicon wafer
JP5868203B2 (en) Inspection device
KR20170087328A (en) Vision inspection module and Vision inspection method
JP2017138246A (en) Inspection device, inspection method, and image sensor
JP2009020021A (en) Apparatus and method for inspecting end of inspecting object
JP2017072443A (en) Wafer inspection method and wafer inspection device
JP2009276207A (en) Surface defect inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6507967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250