JP2017059573A - Composite electronic component and circuit board using the same - Google Patents

Composite electronic component and circuit board using the same Download PDF

Info

Publication number
JP2017059573A
JP2017059573A JP2015180620A JP2015180620A JP2017059573A JP 2017059573 A JP2017059573 A JP 2017059573A JP 2015180620 A JP2015180620 A JP 2015180620A JP 2015180620 A JP2015180620 A JP 2015180620A JP 2017059573 A JP2017059573 A JP 2017059573A
Authority
JP
Japan
Prior art keywords
electronic component
pair
composite electronic
main surface
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015180620A
Other languages
Japanese (ja)
Other versions
JP6486251B2 (en
Inventor
森戸 健太郎
Kentaro Morito
健太郎 森戸
健志 中島
Kenji Nakajima
健志 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2015180620A priority Critical patent/JP6486251B2/en
Publication of JP2017059573A publication Critical patent/JP2017059573A/en
Application granted granted Critical
Publication of JP6486251B2 publication Critical patent/JP6486251B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a composite electronic component that can save a mounting space.SOLUTION: A composite electronic component comprises a first element, a second element, and an adhesive layer. The first element has: an element body that includes a first principal surface, and a pair of first end surfaces extending in a direction orthogonal to the first principal surface; and a pair of first external electrodes provided on the pair of first end surfaces, respectively. The second element has: a substrate that includes a second principal surface opposed to the first principal surface, a third principal surface opposed to the second principal surface, and a pair of second end surfaces connecting between the second and third principal surfaces; a resistor provided on the third principal surface; and a pair of second external electrodes provided on both end parts of the resistor, respectively, and insulated from the pair of first external electrodes. The adhesive layer adheres the first principal surface and the second principal surface to each other.SELECTED DRAWING: Figure 1

Description

本発明は、複合電子部品及びこれを用いた回路基板に関する。   The present invention relates to a composite electronic component and a circuit board using the same.

複数のIC(Integrated Circuit)が実装され、多種の機能を実現可能な回路基板が知られている。回路基板には、IC以外にも様々な部品が実装される。例えば、回路基板には、各IC間で送受される信号の品質を向上させるために、各ICの近傍にコンデンサや抵抗素子などの受動素子が設けられる。   There is known a circuit board on which a plurality of ICs (Integrated Circuits) are mounted and which can realize various functions. Various components other than the IC are mounted on the circuit board. For example, the circuit board is provided with passive elements such as capacitors and resistance elements in the vicinity of each IC in order to improve the quality of signals transmitted and received between the ICs.

例えばウエアラブル機器に利用されるような小型の回路基板では、小型部品や埋め込み部品などを用いることにより、実装密度の向上が図られている。しかしながら、近年の回路基板の超小型化に伴い、必要な部品を実装するための実装スペースを確保することがますます難しくなってきている。   For example, in a small circuit board used for a wearable device, the mounting density is improved by using a small component or an embedded component. However, with the recent miniaturization of circuit boards, it has become increasingly difficult to secure a mounting space for mounting necessary components.

具体的には、超小型の回路基板では、各ICの近傍に上記のような受動素子を実装するための実装スペースを確保することが困難な場合がある。また、受動素子を実装するための実装スペースを確保するために、レイアウトを変更したり、部品を入れ替えたりするためには、多くの手間やコストがかかる。   Specifically, in an ultra-small circuit board, it may be difficult to secure a mounting space for mounting the above passive elements in the vicinity of each IC. Further, in order to secure a mounting space for mounting passive elements, it takes a lot of labor and cost to change the layout and replace components.

これに対し、特許文献1には、コンデンサと抵抗素子とが組み合わされた複合電子部品が開示されている。この複合電子部品では、回路基板に実装されたコンデンサ上に抵抗素子が直接設けられている。この複合電子部品では、コンデンサ及び抵抗素子の2つの機能が実現されるため、実装スペースを節約可能である。   On the other hand, Patent Document 1 discloses a composite electronic component in which a capacitor and a resistance element are combined. In this composite electronic component, a resistance element is directly provided on a capacitor mounted on a circuit board. In this composite electronic component, two functions of a capacitor and a resistance element are realized, so that the mounting space can be saved.

また、本願に関連する技術が特許文献2に開示されている。特許文献2に係る技術では、コンデンサをインターポーザに搭載することにより、コンデンサのフリップチップ実装が可能となる。   Moreover, the technique relevant to this application is disclosed by patent document 2. FIG. In the technology according to Patent Document 2, the capacitor can be mounted on the interposer by flip-chip mounting of the capacitor.

実開平1−130525号公報Japanese Utility Model Publication No. 1-130525 特開2013−258240号公報JP 2013-258240 A

しかしながら、超小型の回路基板に用いられる超小型のコンデンサ上に抵抗素子を直接設けることは技術的に困難である。したがって、特許文献1に係る技術を超小型の回路基板に適用することは現実的ではない。また、コンデンサ上に抵抗素子を直接設ける技術では、抵抗素子の性能を事前に評価することができず、抵抗素子の性能が不良であった場合に多くの手間がかかる。   However, it is technically difficult to directly provide a resistance element on an ultra-small capacitor used for an ultra-small circuit board. Therefore, it is not practical to apply the technique according to Patent Document 1 to an ultra-small circuit board. Further, in the technique of directly providing a resistance element on a capacitor, the performance of the resistance element cannot be evaluated in advance, and much work is required when the performance of the resistance element is poor.

また、特許文献2に係る技術では、コンデンサの機能しか得られないため、実装スペースを節約する効果が充分に得られない。   In addition, the technique according to Patent Document 2 can only obtain the function of a capacitor, and therefore cannot sufficiently obtain the effect of saving the mounting space.

以上のような事情に鑑み、本発明の目的は、実装スペースを節約可能な複合電子部品及びこれを用いた回路基板を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a composite electronic component capable of saving a mounting space and a circuit board using the same.

上記目的を達成するため、本発明の一形態に係る複合電子部品は、第1素子と、第2素子と、接着層と、を具備する。
上記第1素子は、第1主面、及び上記第1主面と直交する方向に延びる一対の第1端面を含む素体と、上記一対の第1端面にそれぞれ設けられた一対の第1外部電極と、を有する。
上記第2素子は、上記第1主面に対向する第2主面、上記第2主面に対向する向く第3主面、及び上記第2と上記第3主面とを接続する一対の第2端面を含む基板と、上記第3主面に設けられた抵抗と、上記抵抗の両端部にそれぞれ設けられ、上記一対の第1外部電極から絶縁された一対の第2外部電極と、を有する。
上記接着層は、上記第1主面と上記第2主面とを接着する。
In order to achieve the above object, a composite electronic component according to an aspect of the present invention includes a first element, a second element, and an adhesive layer.
The first element includes a first main surface, an element body including a pair of first end surfaces extending in a direction orthogonal to the first main surface, and a pair of first external members provided on the pair of first end surfaces, respectively. An electrode.
The second element includes a second main surface facing the first main surface, a third main surface facing the second main surface, and a pair of second connecting the second and third main surfaces. A substrate including two end surfaces; a resistor provided on the third main surface; and a pair of second external electrodes provided at both ends of the resistor and insulated from the pair of first external electrodes. .
The adhesive layer bonds the first main surface and the second main surface.

この複合電子部品は、それぞれ独立した第1素子及び第2素子の2つの機能を実現可能である。つまり、この複合電子部品を利用することにより、本来2つの実装スペースが必要なところ、1つの実装スペースしか必要なくなる。このように、この複合電子部品によれば、実装スペースを節約可能である。   This composite electronic component can realize two functions of a first element and a second element that are independent of each other. In other words, by using this composite electronic component, two mounting spaces are originally required, but only one mounting space is required. Thus, according to this composite electronic component, the mounting space can be saved.

上記一対の第1外部電極の少なくとも一部がそれぞれ、上記一対の第2端面より外側に配置されていてもよい。
この構成では、複合電子部品が実装される回路基板の実装面と第1素子の第1外部電極との間に空間が形成される。この空間は、第2素子の基板の第2端面とは反対側に開放されている。したがって、この複合電子部品は、第1素子の第1外部電極が実装面にはんだ付けされる際に、この空間内にはんだの少なくとも一部を受け入れることができる。このため、第1素子の第1外部電極を実装面に接続するはんだが、実装面に沿って広がりにくい。このように、この複合電子部品によれば、更に実装スペースを節約可能である。
At least a part of the pair of first external electrodes may be disposed outside the pair of second end surfaces.
In this configuration, a space is formed between the mounting surface of the circuit board on which the composite electronic component is mounted and the first external electrode of the first element. This space is open on the side opposite to the second end face of the substrate of the second element. Therefore, this composite electronic component can receive at least a part of the solder in this space when the first external electrode of the first element is soldered to the mounting surface. For this reason, the solder that connects the first external electrode of the first element to the mounting surface is difficult to spread along the mounting surface. Thus, according to this composite electronic component, it is possible to further save the mounting space.

上記第2素子は、上記一対の第2端面にそれぞれ設けられた一対の補助電極を更に有していてもよい。
この構成では、第2素子の第2端面に設けられた補助電極が、第1素子の第1外部電極と実装面との間の空間内に延在する。したがって、第1素子の第1外部電極を実装面にはんだ付けする際に、はんだが実装面から補助電極に沿って濡れ上がる。このため、より確実に、第1素子の第1外部電極と実装面との間の空間内にはんだを受け入れることができる。
The second element may further include a pair of auxiliary electrodes provided on the pair of second end surfaces.
In this configuration, the auxiliary electrode provided on the second end surface of the second element extends into the space between the first external electrode of the first element and the mounting surface. Therefore, when the first external electrode of the first element is soldered to the mounting surface, the solder wets along the auxiliary electrode from the mounting surface. For this reason, solder can be more reliably received in the space between the first external electrode of the first element and the mounting surface.

上記一対の第1外部電極は、上記一対の第1端面からそれぞれ上記第1主面と上記第2主面との間の領域まで延出していてもよい。
上記一対の補助電極は、上記一対の第1外部電極にそれぞれ接続されていてもよい。
この構成では、はんだが補助電極に沿って濡れ上がった先に第1素子の第1外部電極が配置されている。このため、第1素子の第1外部電極を実装面に、より確実に接続可能となる。
The pair of first external electrodes may extend from the pair of first end surfaces to a region between the first main surface and the second main surface, respectively.
The pair of auxiliary electrodes may be connected to the pair of first external electrodes, respectively.
In this configuration, the first external electrode of the first element is disposed before the solder has been wetted along the auxiliary electrode. For this reason, the first external electrode of the first element can be more reliably connected to the mounting surface.

上記一対の補助電極は、上記一対の第2端面からそれぞれ上記第3主面に延出していてもよい。
この構成では、第1素子の第1外部電極に接続される補助電極と、第2素子の第2外部電極と、がいずれも実装面に対向する第2素子の基板の第3主面上にある。このため、複合電子部品の実装面への実装が容易となる。
The pair of auxiliary electrodes may respectively extend from the pair of second end surfaces to the third main surface.
In this configuration, the auxiliary electrode connected to the first external electrode of the first element and the second external electrode of the second element are both on the third main surface of the substrate of the second element facing the mounting surface. is there. For this reason, it becomes easy to mount the composite electronic component on the mounting surface.

上記一対の第2端面には、凹部が形成されていてもよい。
上記一対の第2端面は、上記基板の厚さ方向に沿って傾斜していてもよい。
この構成では、第2端面の表面積が大きくなるため、第2端面に形成される補助電極の表面積も大きくなる。これにより、第1外部電極と実装面とのはんだによる接合力が大きくなる。
A recess may be formed on the pair of second end surfaces.
The pair of second end faces may be inclined along the thickness direction of the substrate.
In this configuration, since the surface area of the second end surface is increased, the surface area of the auxiliary electrode formed on the second end surface is also increased. Thereby, the joining force by the solder of a 1st external electrode and a mounting surface becomes large.

上記第2素子は、上記抵抗の少なくとも一部を覆う保護膜を更に有していてもよい。
この構成では、保護膜によって第2素子の抵抗を電気的及び物理的に保護することができるため、第2素子の正常な機能を良好に維持することができる。
The second element may further include a protective film that covers at least a part of the resistor.
In this configuration, the resistance of the second element can be electrically and physically protected by the protective film, so that the normal function of the second element can be favorably maintained.

上記第1外部電極と上記第3主面を含む平面との距離が100μm未満であってもよい。
この構成では、第1素子の第1外部電極と実装面とが近接する。このため、第1素子の第1外部電極を実装面に容易にはんだ付け可能となる。
The distance between the first external electrode and the plane including the third main surface may be less than 100 μm.
In this configuration, the first external electrode of the first element and the mounting surface are close to each other. Therefore, the first external electrode of the first element can be easily soldered to the mounting surface.

上記基板は、フレキシブル基板として構成されていてもよい。
この複合電子部品では、第2素子の基板として柔軟性のあるフレキシブル基板を用いることにより、実装後の熱応力や衝撃などによっても実装面から外れにくい。また、実装時や使用時における複合電子部品自体の損傷も防止することができる。
The substrate may be configured as a flexible substrate.
In this composite electronic component, by using a flexible flexible substrate as the substrate of the second element, it is difficult to come off the mounting surface due to thermal stress or impact after mounting. Further, it is possible to prevent damage to the composite electronic component itself during mounting and use.

上記第1素子は、上記一対の外部電極の一方に接続された第1内部電極と、上記一対の外部電極の他方に接続された第2内部電極と、を更に有し、上記第1及び第2内部電極が上記素体内に交互に配置された積層セラミックコンデンサであってもよい。
この複合電子部品では、1つの実装スペースにおいて、それぞれ独立した積層セラミックコンデンサ及び抵抗素子の2つの機能を実現可能である。
The first element further includes a first internal electrode connected to one of the pair of external electrodes, and a second internal electrode connected to the other of the pair of external electrodes, the first and first A multilayer ceramic capacitor in which two internal electrodes are alternately arranged in the element body may be used.
In this composite electronic component, two functions of an independent multilayer ceramic capacitor and a resistance element can be realized in one mounting space.

本発明の一形態に係る回路基板は、実装面と、上記実装面に設けられた一対の第1配線及び一対の第2配線と、上記実装面に実装された複合電子部品と、を具備する。
上記複合電子部品は、第1素子と、第2素子と、接着層と、を有する。
上記第1素子は、上記実装面に対向する第1主面、及び上記第1主面と直交する方向に延びる一対の第1端面を含む素体と、上記一対の第1端面にそれぞれ設けられ、上記一対の第1配線にそれぞれはんだ付けされた一対の第1外部電極と、を有する。
上記第2素子は、上記第1主面に対向する第2主面、上記第2主面に対向する第3主面、及び上記第2主面と上記第3主面とを接続する一対の第2端面を含む基板と、上記第3主面に設けられた抵抗と、上記抵抗の両端部にそれぞれ設けられ、上記一対の第2配線にそれぞれはんだ付けされた一対の第2外部電極と、を有する。
上記接着層は、上記第1主面と上記第2主面とを接着する。
A circuit board according to an embodiment of the present invention includes a mounting surface, a pair of first wirings and a pair of second wirings provided on the mounting surface, and a composite electronic component mounted on the mounting surface. .
The composite electronic component includes a first element, a second element, and an adhesive layer.
The first element is provided on an element body including a first main surface facing the mounting surface, a pair of first end surfaces extending in a direction orthogonal to the first main surface, and the pair of first end surfaces. And a pair of first external electrodes respectively soldered to the pair of first wirings.
The second element includes a second main surface facing the first main surface, a third main surface facing the second main surface, and a pair of connecting the second main surface and the third main surface. A substrate including a second end surface, a resistor provided on the third main surface, a pair of second external electrodes provided at both ends of the resistor and soldered to the pair of second wirings, Have
The adhesive layer bonds the first main surface and the second main surface.

上記回路基板は、上記一対の第1配線と上記一対の第2配線とが直交する構成を有していてもよい。
この構成では、実装スペースを有効に利用可能な回路基板が得られる。
The circuit board may have a configuration in which the pair of first wirings and the pair of second wirings are orthogonal to each other.
With this configuration, a circuit board that can effectively use the mounting space can be obtained.

本発明の第1の実施形態に係る複合電子部品の正面図である。1 is a front view of a composite electronic component according to a first embodiment of the present invention. 上記複合電子部品の積層セラミックコンデンサ及び抵抗素子の斜視図である。It is a perspective view of the multilayer ceramic capacitor and resistance element of the composite electronic component. 回路基板に実装された上記複合電子部品の正面図である。It is a front view of the said composite electronic component mounted in the circuit board. 回路基板に実装された変形例に係る複合電子部品及び上記積層セラミックコンデンサの正面図である。It is a front view of the composite electronic component which concerns on the modification mounted in the circuit board, and the said multilayer ceramic capacitor. 上記積層セラミックコンデンサの図2のA−A'線に沿った断面図である。It is sectional drawing along the AA 'line of FIG. 2 of the said multilayer ceramic capacitor. 上記抵抗素子の平面図である。It is a top view of the said resistance element. 上記積層セラミックコンデンサ、上記抵抗素子、及び上記複合電子部品の等価回路を示す図である。It is a figure which shows the equivalent circuit of the said multilayer ceramic capacitor, the said resistive element, and the said composite electronic component. 上記複合電子部品を実装可能な回路基板の部分斜視図である。It is a fragmentary perspective view of the circuit board which can mount the above-mentioned composite electronic component. 上記複合電子部品の接続例を示す図である。It is a figure which shows the example of a connection of the said composite electronic component. 変形例1に係る複合電子部品の抵抗素子の平面図である。10 is a plan view of a resistance element of a composite electronic component according to Modification 1. FIG. 変形例1に係る複合電子部品の正面図である。10 is a front view of a composite electronic component according to Modification 1. FIG. 変形例2に係る複合電子部品を示す図である。It is a figure which shows the composite electronic component which concerns on the modification 2. 変形例3に係る複合電子部品の抵抗素子の平面図である。14 is a plan view of a resistance element of a composite electronic component according to Modification 3. FIG. 変形例3に係る複合電子部品の等価回路を示す図である。It is a figure which shows the equivalent circuit of the composite electronic component which concerns on the modification 3. 本発明の第2の実施形態に係る複合電子部品の正面図である。It is a front view of the composite electronic component which concerns on the 2nd Embodiment of this invention. 複合電子部品の変形例を示す正面図である。It is a front view which shows the modification of a composite electronic component.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸及びZ軸が示されている。X軸、Y軸及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, the Y axis, and the Z axis are common in all drawings.

<第1の実施形態>
[複合電子部品1の全体構成]
図1は、本発明の第1の実施形態に係る複合電子部品1の正面図である。複合電子部品1は、2つの素子が組み合わされて構成されている。
具体的に、複合電子部品1は、第1素子である積層セラミックコンデンサ10と、第2素子である抵抗素子20と、接着層30と、を具備する。
図2は、積層セラミックコンデンサ10及び抵抗素子20の斜視図である。
<First Embodiment>
[Overall configuration of composite electronic component 1]
FIG. 1 is a front view of a composite electronic component 1 according to a first embodiment of the present invention. The composite electronic component 1 is configured by combining two elements.
Specifically, the composite electronic component 1 includes a multilayer ceramic capacitor 10 that is a first element, a resistance element 20 that is a second element, and an adhesive layer 30.
FIG. 2 is a perspective view of the multilayer ceramic capacitor 10 and the resistance element 20.

積層セラミックコンデンサ10は、素体11と、外部電極12a,12bと、を有する。
素体11は、X軸、Y軸、及びZ軸に平行な辺と6つの面とを有する直方体状であり、X軸方向を向いた端面11a,11b、及びZ軸方向下方を向いた主面11cを有する。
外部電極12a,12bは、素体11の端面11a,11bをそれぞれ覆い、端面11a,11bに接続する4つの面に延出している。外部電極12a,12bは、当該4つの面において相互に離間している。なお、外部電極12a,12bは、この構成に限定されず、少なくとも素体11の端面11a,11bの一部を覆っていればよい。
The multilayer ceramic capacitor 10 includes an element body 11 and external electrodes 12a and 12b.
The element body 11 has a rectangular parallelepiped shape having sides parallel to the X axis, the Y axis, and the Z axis and six surfaces, end faces 11a and 11b facing the X axis direction, and a main body facing downward in the Z axis direction. It has surface 11c.
The external electrodes 12a and 12b cover the end surfaces 11a and 11b of the element body 11, respectively, and extend to four surfaces connected to the end surfaces 11a and 11b. The external electrodes 12a and 12b are separated from each other on the four surfaces. The external electrodes 12a and 12b are not limited to this configuration, and may only cover at least part of the end surfaces 11a and 11b of the element body 11.

抵抗素子20は、基板21と、抵抗膜22と、外部電極23a,23bと、補助電極24a,24bと、を有する。
基板21は、X軸、Y軸、及びZ軸に平行な辺と6つの面とを有し、XY平面に沿って延びる扁平な直方体状であり、Z軸方向上方を向いた主面21a、Z軸方向下方を向いた主面21b、及びX軸方向を向いた端面21c,21dを有する。
基板21は、例えば300℃程度の耐熱性を有する絶縁材料によって形成される。基板21を形成する材料としては、例えば、ジルコニア、アルミナ、炭化珪素、窒化珪素、窒化アルミニウムなどのセラミック材料や、ポリイミドなどの耐熱性樹脂が挙げられる。
抵抗膜22は、Y軸方向に延びる膜として構成され、基板21の主面21bのX軸方向中央部に設けられている。抵抗膜22は、薄膜であっても厚膜であってもよい。外部電極23a,23bは、抵抗膜22のY軸方向両端部にそれぞれ設けられている。
The resistance element 20 includes a substrate 21, a resistance film 22, external electrodes 23a and 23b, and auxiliary electrodes 24a and 24b.
The substrate 21 has a flat rectangular parallelepiped shape having sides parallel to the X-axis, Y-axis, and Z-axis and six surfaces, extending along the XY plane, and a main surface 21a facing upward in the Z-axis direction, It has a main surface 21b facing downward in the Z-axis direction and end surfaces 21c and 21d facing in the X-axis direction.
The substrate 21 is formed of an insulating material having heat resistance of about 300 ° C., for example. Examples of the material for forming the substrate 21 include ceramic materials such as zirconia, alumina, silicon carbide, silicon nitride, and aluminum nitride, and heat resistant resins such as polyimide.
The resistance film 22 is configured as a film extending in the Y-axis direction, and is provided at the center of the main surface 21 b of the substrate 21 in the X-axis direction. The resistance film 22 may be a thin film or a thick film. The external electrodes 23a and 23b are respectively provided at both ends of the resistance film 22 in the Y-axis direction.

補助電極24a,24bは、基板21の端面21c,21dをそれぞれ覆い、主面21a,21bに延出している。これにより、補助電極24a,24bでは、XZ平面に平行な断面がU字状となっている。補助電極24a,24bは、主面21a上において積層セラミックコンデンサ10の外部電極12a,12bにそれぞれ接続されている。   The auxiliary electrodes 24a and 24b cover the end surfaces 21c and 21d of the substrate 21, respectively, and extend to the main surfaces 21a and 21b. Thereby, in the auxiliary electrodes 24a and 24b, the cross section parallel to the XZ plane is U-shaped. The auxiliary electrodes 24a and 24b are connected to the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 on the main surface 21a, respectively.

複合電子部品1では、積層セラミックコンデンサ10の外部電極12a,12bが基板21の主面21b上の補助電極24a,24bに接続され、かつ抵抗素子20の外部電極23a,23bが基板21の主面21b上に設けられている。つまり、複合電子部品1の外部電極12a,12b,23a,23bがいずれも主面21b上において実装面C1に接続可能である。このため、複合電子部品1では、実装面C1への実装が容易となる。   In the composite electronic component 1, the external electrodes 12 a and 12 b of the multilayer ceramic capacitor 10 are connected to the auxiliary electrodes 24 a and 24 b on the main surface 21 b of the substrate 21, and the external electrodes 23 a and 23 b of the resistance element 20 are the main surface of the substrate 21. 21b is provided. That is, any of the external electrodes 12a, 12b, 23a, and 23b of the composite electronic component 1 can be connected to the mounting surface C1 on the main surface 21b. For this reason, the composite electronic component 1 can be easily mounted on the mounting surface C1.

なお、積層セラミックコンデンサ10の素体11や抵抗素子20の基板21では、各面が曲面状であってもよく、各辺に面取り(丸み面取りや45°面取りを含む)が施されていてもよい。   Note that each surface of the element body 11 of the multilayer ceramic capacitor 10 and the substrate 21 of the resistor element 20 may be curved, and each side may be chamfered (including round chamfering and 45 ° chamfering). Good.

接着層30は、絶縁性の接着剤により形成され、積層セラミックコンデンサ10の素体11の主面11cと、抵抗素子20の基板21の主面21aと、を接着している。
接着層30を形成する接着剤は、複合電子部品1の製造時に加わる温度や、複合電子部品1の実装時のリフロー温度に耐える耐熱性を有することが好ましい。接着層30を形成する接着剤としては、例えば、エポキシ系接着剤を利用することができる。
The adhesive layer 30 is formed of an insulating adhesive and adheres the main surface 11 c of the element body 11 of the multilayer ceramic capacitor 10 and the main surface 21 a of the substrate 21 of the resistance element 20.
It is preferable that the adhesive forming the adhesive layer 30 has a heat resistance that can withstand a temperature applied when the composite electronic component 1 is manufactured and a reflow temperature when the composite electronic component 1 is mounted. As an adhesive that forms the adhesive layer 30, for example, an epoxy-based adhesive can be used.

また、接着層30は、はんだによって形成されてもよい。この場合、積層セラミックコンデンサ10の外部電極12a,12bを導通させないように接着層30を設ける。外部電極12a,12bを導通させないようにするためには、例えば、接着層30と外部電極12a,12bとの間に間隔をあけたり、接着層30と外部電極12a,12bとの間に絶縁物を形成したりすることが可能である。   Further, the adhesive layer 30 may be formed of solder. In this case, the adhesive layer 30 is provided so that the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 are not conducted. In order to prevent the external electrodes 12a and 12b from conducting, for example, an interval is provided between the adhesive layer 30 and the external electrodes 12a and 12b, or an insulator is provided between the adhesive layer 30 and the external electrodes 12a and 12b. Can be formed.

複合電子部品1では、抵抗素子20の基板21の主面21a上に抵抗膜22や外部電極23a,23bなどの構成が配置されていないため、接着層30の薄型化が可能である。また、複合電子部品1では、接着層30の中に積層セラミックコンデンサ10及び抵抗素子20の構成が配置されていないため、接着層30の硬化の際に応力が発生する場合にもダメージが加わりにくい。   In the composite electronic component 1, since the configuration such as the resistance film 22 and the external electrodes 23 a and 23 b is not arranged on the main surface 21 a of the substrate 21 of the resistance element 20, the adhesive layer 30 can be thinned. Further, in the composite electronic component 1, the laminated ceramic capacitor 10 and the resistance element 20 are not arranged in the adhesive layer 30, so that damage is not easily applied even when stress is generated when the adhesive layer 30 is cured. .

このように、積層セラミックコンデンサ10及び抵抗素子20は、接着層30を介して一体化されることにより、一体の複合電子部品1を構成している。つまり、複合電子部品1は、積層セラミックコンデンサ10と抵抗素子20とが組み合わされたCR複合素子として構成される。   As described above, the multilayer ceramic capacitor 10 and the resistance element 20 are integrated through the adhesive layer 30, thereby constituting an integrated composite electronic component 1. That is, the composite electronic component 1 is configured as a CR composite element in which the multilayer ceramic capacitor 10 and the resistance element 20 are combined.

このため、複合電子部品1は、積層セラミックコンデンサ10の機能と抵抗素子20の機能とをそれぞれ実現可能である。つまり、複合電子部品1を利用することにより、本来2つの実装スペースが必要なところ、1つの実装スペースしか必要なくなる。このように、複合電子部品1によれば、実装スペースを節約可能である。   Therefore, the composite electronic component 1 can realize the function of the multilayer ceramic capacitor 10 and the function of the resistance element 20. That is, by using the composite electronic component 1, originally two mounting spaces are required, but only one mounting space is required. Thus, according to the composite electronic component 1, a mounting space can be saved.

また、複合電子部品1では、抵抗素子20が積層セラミックコンデンサ10に接着されることにより、抵抗素子20の強度が積層セラミックコンデンサ10によって補われる。したがって、抵抗素子20の基板21が薄い場合であっても、抵抗素子20において充分な強度が得られる。   In the composite electronic component 1, the resistance of the resistance element 20 is supplemented by the multilayer ceramic capacitor 10 by bonding the resistance element 20 to the multilayer ceramic capacitor 10. Therefore, even when the substrate 21 of the resistance element 20 is thin, sufficient strength can be obtained in the resistance element 20.

更に、複合電子部品1では、積層セラミックコンデンサ10及び抵抗素子20が、各別に用意され、接着層30によって接着される。
このため、接着層30によって接着される前の積層セラミックコンデンサ10及び抵抗素子20を事前に評価することができる。したがって、積層セラミックコンデンサ10及び抵抗素子20を接着した後の複合電子部品1の性能に不良が発生しにくい。
また、複合電子部品1では、様々な性能の積層セラミックコンデンサ10及び抵抗素子20を自由に組み合わせることができるため、多種多様なニーズに対応可能である。更に、複合電子部品1では、積層セラミックコンデンサ10及び抵抗素子20のそれぞれについて単独で高性能化や低コスト化の追求を行うことが可能である。
Further, in the composite electronic component 1, the multilayer ceramic capacitor 10 and the resistance element 20 are prepared separately and bonded by the adhesive layer 30.
For this reason, the multilayer ceramic capacitor 10 and the resistance element 20 before being bonded by the adhesive layer 30 can be evaluated in advance. Therefore, it is difficult for defects to occur in the performance of the composite electronic component 1 after bonding the multilayer ceramic capacitor 10 and the resistance element 20.
Further, in the composite electronic component 1, the multilayer ceramic capacitor 10 and the resistance element 20 having various performances can be freely combined, so that various needs can be met. Furthermore, in the composite electronic component 1, it is possible to pursue high performance and low cost for each of the multilayer ceramic capacitor 10 and the resistance element 20 independently.

図1に示すように、抵抗素子20は積層セラミックコンデンサ10よりもX軸方向の寸法が小さく、抵抗素子20の補助電極24a,24bがいずれも積層セラミックコンデンサ10の外部電極12a,12bよりもX軸方向内側に配置されている。
これにより、複合電子部品1では、積層セラミックコンデンサ10の外部電極12a,12bのZ軸方向下方に、抵抗素子20が配置されていない空間40が形成されている。空間40は、積層セラミックコンデンサ10の外部電極12a,12b及び抵抗素子20の補助電極24a,24bに隣接してY軸方向に延び、X軸方向外側に開放されている。
As shown in FIG. 1, the resistance element 20 has a smaller dimension in the X-axis direction than the multilayer ceramic capacitor 10, and the auxiliary electrodes 24 a and 24 b of the resistance element 20 are both X smaller than the external electrodes 12 a and 12 b of the multilayer ceramic capacitor 10. It is arranged on the inner side in the axial direction.
Thus, in the composite electronic component 1, a space 40 in which the resistance element 20 is not disposed is formed below the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 in the Z-axis direction. The space 40 is adjacent to the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the auxiliary electrodes 24a and 24b of the resistance element 20, and extends in the Y-axis direction, and is open to the outside in the X-axis direction.

図3は、複合電子部品1が回路基板Cの実装面C1に実装された状態を模式的に示す正面図である。
回路基板Cの実装面C1には、例えば、積層セラミックコンデンサ10の外部電極12a,12b、及び抵抗素子20の外部電極23a,23bに対応する位置に、予めはんだHが配置されている。
この回路基板Cの実装面C1に複合電子部品1を実装するためには、実装面C1に複合電子部品1が配置された回路基板CをはんだHの融点以上に加熱し、その後冷却する。これにより、複合電子部品1の4つの外部電極12a,12b,23a,23bがはんだHを介して回路基板Cの実装面C1に接続される。
FIG. 3 is a front view schematically showing a state in which the composite electronic component 1 is mounted on the mounting surface C1 of the circuit board C.
On the mounting surface C1 of the circuit board C, for example, solder H is disposed in advance at positions corresponding to the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the external electrodes 23a and 23b of the resistance element 20.
In order to mount the composite electronic component 1 on the mounting surface C1 of the circuit board C, the circuit board C on which the composite electronic component 1 is disposed on the mounting surface C1 is heated to the melting point of the solder H or higher and then cooled. As a result, the four external electrodes 12a, 12b, 23a, and 23b of the composite electronic component 1 are connected to the mounting surface C1 of the circuit board C via the solder H.

以下、より具体的に、回路基板Cの実装面C1に複合電子部品1を実装する際のはんだHの挙動について説明する。   Hereinafter, the behavior of the solder H when the composite electronic component 1 is mounted on the mounting surface C1 of the circuit board C will be described more specifically.

まず、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間のはんだHについて説明する。
回路基板Cが加熱されて実装面C1上のはんだHが溶融すると、抵抗素子20の補助電極24a,24bに沿ってはんだHがZ軸方向上方に濡れ上がり、積層セラミックコンデンサ10の外部電極12a,12bに到達する。その後、回路基板Cが冷却されてはんだHが凝固すると、図3に示すような形状のはんだHのフィレットが形成される。
First, the solder H between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 will be described.
When the circuit board C is heated and the solder H on the mounting surface C1 is melted, the solder H wets upward along the auxiliary electrodes 24a and 24b of the resistance element 20 in the Z-axis direction, and the external electrodes 12a and 12b is reached. Thereafter, when the circuit board C is cooled and the solder H is solidified, a fillet of the solder H having a shape as shown in FIG. 3 is formed.

次に、抵抗素子20の外部電極23a,23bと実装面C1との間のはんだHについて説明する。
回路基板Cが加熱されて実装面C1上のはんだHが溶融して外部電極23a,23bに濡れ広がると、外部電極23a,23bと回路基板Cとの間にはんだHが充填された状態となる。その後、回路基板Cが冷却されると、外部電極23a,23bと回路基板Cとの間のはんだHが凝固する。
Next, the solder H between the external electrodes 23a and 23b of the resistance element 20 and the mounting surface C1 will be described.
When the circuit board C is heated and the solder H on the mounting surface C1 is melted and spreads on the external electrodes 23a and 23b, the solder H is filled between the external electrodes 23a and 23b and the circuit board C. . Thereafter, when the circuit board C is cooled, the solder H between the external electrodes 23a and 23b and the circuit board C is solidified.

複合電子部品1では、積層セラミックコンデンサ10の外部電極12a,12bが、抵抗素子20の外部電極23a,23bよりも、Z軸方向上方にあるとともに、はんだHに接合される接合面積が大きい。このため、積層セラミックコンデンサ10の外部電極12a,12bでは、抵抗素子20の外部電極23a,23bよりも、実装面C1に接続するためのはんだHの量を多くする必要となる。
したがって、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間のはんだHは、抵抗素子20の外部電極23a,23bと実装面C1との間のはんだHよりも、実装面C1に沿って大きく広がりやすい。したがって、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間に形成されるはんだHの実装面C1における広がりを抑制できれば、複合電子部品1の実装スペースの節約に非常に有利になる。
In the composite electronic component 1, the external electrodes 12 a and 12 b of the multilayer ceramic capacitor 10 are located above the external electrodes 23 a and 23 b of the resistance element 20 in the Z-axis direction, and a bonding area to be bonded to the solder H is large. For this reason, in the external electrodes 12a and 12b of the multilayer ceramic capacitor 10, it is necessary to increase the amount of solder H for connecting to the mounting surface C1 as compared to the external electrodes 23a and 23b of the resistance element 20.
Therefore, the solder H between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 is closer to the mounting surface C1 than the solder H between the external electrodes 23a and 23b of the resistance element 20 and the mounting surface C1. Easily spread along. Therefore, if the spread of the solder H formed between the external electrodes 12a, 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 on the mounting surface C1 can be suppressed, it is very advantageous for saving the mounting space of the composite electronic component 1. .

この点、複合電子部品1は、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間に形成されるはんだHの実装面C1における広がりを小さくすることが可能な構成を有する。
すなわち、複合電子部品1では、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間に形成されるはんだHの一部を、補助電極24aに隣接する空間40内に受け入れることにより、はんだHの実装面C1に沿った広がりが抑制される。これにより、はんだHの実装面C1における広がりが小さくなるため、複合電子部品1の実装スペースを小さくすることができる。
In this regard, the composite electronic component 1 has a configuration capable of reducing the spread of the solder H formed between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 on the mounting surface C1.
That is, in the composite electronic component 1, by receiving a part of the solder H formed between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 in the space 40 adjacent to the auxiliary electrode 24a, The spread of the solder H along the mounting surface C1 is suppressed. Thereby, since the spread in the mounting surface C1 of the solder H becomes small, the mounting space of the composite electronic component 1 can be reduced.

また、実装スペースの小さい複合電子部品1によれば、受動部品である積層セラミックコンデンサ10及び抵抗素子20をよりICに近接させることができる。これにより、複合電子部品1が実装された回路基板Cでは、特に高周波(例えば、ギガヘルツ(GHz)周波数帯域)での信号の減衰や劣化が抑制され、回路の損失が低減される。これにより、インピーダンスの整合が容易となる。   Further, according to the composite electronic component 1 having a small mounting space, the multilayer ceramic capacitor 10 and the resistance element 20 which are passive components can be brought closer to the IC. Thereby, in the circuit board C on which the composite electronic component 1 is mounted, attenuation and deterioration of a signal, particularly at a high frequency (for example, a gigahertz (GHz) frequency band) is suppressed, and a circuit loss is reduced. This facilitates impedance matching.

図4(a)は、本実施形態の変形例に係る複合電子部品1が回路基板Cの実装面C1に実装された状態を模式的に示す正面図である。
変形例に係る複合電子部品1では、本実施形態に係る複合電子部品1とは異なり、抵抗素子20のX軸方向の寸法が積層セラミックコンデンサ10と同等である。つまり、複合電子部品1では、積層セラミックコンデンサ10の外部電極12a,12bと回路基板Cの実装面C1との間にはんだHを受け入れる空間40が存在しない。
このため、比較例に係る複合電子部品1では、本実施形態に係る複合電子部品1よりも、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間に形成されるはんだHの実装面C1に沿った広がりが大きくなってしまう。
FIG. 4A is a front view schematically showing a state in which the composite electronic component 1 according to the modification of the present embodiment is mounted on the mounting surface C1 of the circuit board C. FIG.
In the composite electronic component 1 according to the modification, unlike the composite electronic component 1 according to this embodiment, the dimension of the resistance element 20 in the X-axis direction is the same as that of the multilayer ceramic capacitor 10. That is, in the composite electronic component 1, there is no space 40 for receiving the solder H between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 of the circuit board C.
For this reason, in the composite electronic component 1 according to the comparative example, the mounting of the solder H formed between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 is greater than in the composite electronic component 1 according to the present embodiment. The spread along the surface C1 becomes large.

しかしながら、本発明に係る複合電子部品1は、図4(a)に示す構成であってもよい。つまり、積層セラミックコンデンサ10及び抵抗素子20を組み合わせることにより実装スペースの節約が充分である場合には、空間40を設けなくても構わない。また、例えば、回路基板Cの薄型化が求められる場合には、空間40を設けるよりも、後述の第2の実施形態に示すように抵抗素子20の薄型化を優先した方が有益である場合がある。   However, the composite electronic component 1 according to the present invention may have the configuration shown in FIG. That is, when the mounting space can be sufficiently saved by combining the multilayer ceramic capacitor 10 and the resistive element 20, the space 40 may not be provided. For example, when the circuit board C is required to be thin, it is more advantageous to prioritize the thinning of the resistance element 20 as shown in the second embodiment to be described later than to provide the space 40. There is.

また、図4(b)は、積層セラミックコンデンサ10が単体として回路基板Cの実装面C1に実装された状態を模式的に示す正面図である。
積層セラミックコンデンサ10を単体として実装面C1に実装する場合にも、図4(a)に示す変形例に係る複合電子部品1と同様に、外部電極12a,12bと実装面C1との間に形成されるはんだHの実装面C1に沿った広がりが大きくなってしまう。
このように、本実施形態に係る複合電子部品1では、積層セラミックコンデンサ10の単体と比較して、抵抗素子20の機能が得られるメリットに加え、実装スペースを小さくすることができるというメリットも得られる。
FIG. 4B is a front view schematically showing a state in which the multilayer ceramic capacitor 10 is mounted on the mounting surface C1 of the circuit board C as a single unit.
Even when the multilayer ceramic capacitor 10 is mounted on the mounting surface C1 as a single unit, it is formed between the external electrodes 12a and 12b and the mounting surface C1 as in the composite electronic component 1 according to the modification shown in FIG. The spread along the mounting surface C1 of the solder H to be performed becomes large.
As described above, in the composite electronic component 1 according to the present embodiment, in addition to the merit that the function of the resistance element 20 is obtained, the merit that the mounting space can be reduced is obtained as compared with the single unit of the multilayer ceramic capacitor 10. It is done.

なお、複合電子部品1では、補助電極24a,24bが、はんだHを空間40内に引き込む機能を果たすとともに、実装面C1上で溶融したはんだHを外部電極12a,12bまで誘導する機能を果たす。
補助電極24a,24bは、これらの機能を果たすことが可能であればよく、上記の構成に限定されない。
In the composite electronic component 1, the auxiliary electrodes 24a and 24b have a function of drawing the solder H into the space 40 and a function of guiding the solder H melted on the mounting surface C1 to the external electrodes 12a and 12b.
The auxiliary electrodes 24a and 24b are not limited to the above configuration as long as they can perform these functions.

例えば、補助電極24a,24bと外部電極12a,12bとが離間していてもよい。しかし、この場合にも、補助電極24a,24bに沿って濡れ上がるはんだHが外部電極12a,12bまでスムーズに到達できるように、補助電極24a,24bと外部電極12a,12bとが近接していることが好ましい。   For example, the auxiliary electrodes 24a and 24b and the external electrodes 12a and 12b may be separated from each other. However, also in this case, the auxiliary electrodes 24a and 24b and the external electrodes 12a and 12b are close to each other so that the solder H that gets wet along the auxiliary electrodes 24a and 24b can smoothly reach the external electrodes 12a and 12b. It is preferable.

また、補助電極24a,24bの断面はU字状でなくてもよい。
一例として、補助電極24a,24bは、基板21において、端面21c,21dに設けられていればよく、主面21a,21bまで延在していなくてもよい。この場合にも、補助電極24a,24bは、実装面C1上で溶融したはんだHを吸い上げることが可能であり、かつ、はんだHを外部電極12a,12bまで誘導可能なように構成されていることが好ましい。
Further, the cross section of the auxiliary electrodes 24a, 24b may not be U-shaped.
As an example, the auxiliary electrodes 24a and 24b may be provided on the end surfaces 21c and 21d in the substrate 21, and may not extend to the main surfaces 21a and 21b. Also in this case, the auxiliary electrodes 24a and 24b are configured to suck up the molten solder H on the mounting surface C1 and to be able to guide the solder H to the external electrodes 12a and 12b. Is preferred.

更に、複合電子部品1では、上記の機能を得るために補助電極24a,24bが設けられていることが好ましいが、実装面C1上で溶融したはんだHが外部電極12a,12bに直接到達可能な場合には補助電極24a,24bを省略してもよい。これにより、複合電子部品1の製造コストを低減することができる。この場合にも、複合電子部品1では、空間40が設けられてさえいれば、はんだHが空間40に入り込むため、はんだHの実装面C1における広がりが小さくなる効果が得られる。   Further, in the composite electronic component 1, it is preferable that auxiliary electrodes 24a and 24b are provided in order to obtain the above function, but the solder H melted on the mounting surface C1 can reach the external electrodes 12a and 12b directly. In this case, the auxiliary electrodes 24a and 24b may be omitted. Thereby, the manufacturing cost of the composite electronic component 1 can be reduced. Also in this case, in the composite electronic component 1, as long as the space 40 is provided, the solder H enters the space 40, so that the effect of reducing the spread of the solder H on the mounting surface C <b> 1 can be obtained.

[複合電子部品1の詳細構成]
図5は、複合電子部品1の積層セラミックコンデンサ10の図2のA−A'線に沿った断面図である。
積層セラミックコンデンサ10は、誘電体により形成された素体11内に配置された複数の内部電極13a,13bを更に有する。内部電極13aは外部電極12aに接続され、内部電極13bは外部電極12bに接続されている。内部電極13a,13bは、XY平面に延びる薄層として構成され、Z軸方向に沿って交互に配置されている。
積層セラミックコンデンサ10では、外部電極12a,12bが端子として機能し、外部電極12a,12b間に電圧が印加されると、内部電極13a,13b間に電圧の大きさに応じた電荷が蓄えられる。
[Detailed configuration of composite electronic component 1]
FIG. 5 is a cross-sectional view of the multilayer ceramic capacitor 10 of the composite electronic component 1 taken along the line AA ′ in FIG.
The multilayer ceramic capacitor 10 further includes a plurality of internal electrodes 13a and 13b arranged in an element body 11 formed of a dielectric. The internal electrode 13a is connected to the external electrode 12a, and the internal electrode 13b is connected to the external electrode 12b. The internal electrodes 13a and 13b are configured as thin layers extending in the XY plane, and are alternately arranged along the Z-axis direction.
In the multilayer ceramic capacitor 10, the external electrodes 12a and 12b function as terminals, and when a voltage is applied between the external electrodes 12a and 12b, a charge corresponding to the magnitude of the voltage is stored between the internal electrodes 13a and 13b.

複合電子部品1の積層セラミックコンデンサ10は、例えば、バイパスコンデンサとして利用可能である。積層セラミックコンデンサ10の容量は、例えば、1pF〜1mFとすることができ、更にICのバイパスコンデンサの容量として一般的な1nF〜500μFとすることができる。   The multilayer ceramic capacitor 10 of the composite electronic component 1 can be used as a bypass capacitor, for example. The capacitance of the multilayer ceramic capacitor 10 can be set to, for example, 1 pF to 1 mF, and further can be set to 1 nF to 500 μF, which is a general capacitance of an IC bypass capacitor.

積層セラミックコンデンサ10は、一般的な製造方法によって製造可能であり、いずれの製造方法で製造されてもよい。   The multilayer ceramic capacitor 10 can be manufactured by a general manufacturing method, and may be manufactured by any manufacturing method.

図6は、複合電子部品1の抵抗素子20の主面21bを示す平面図である。
抵抗素子20では、抵抗膜22の両端部に外部電極23a,23bが接続されており、外部電極23a,23bが端子として機能する。これにより、外部電極23a,23b間に所定の電気抵抗を付与することができる。
FIG. 6 is a plan view showing the main surface 21 b of the resistance element 20 of the composite electronic component 1.
In the resistance element 20, external electrodes 23a and 23b are connected to both ends of the resistance film 22, and the external electrodes 23a and 23b function as terminals. Thereby, a predetermined electric resistance can be applied between the external electrodes 23a and 23b.

複合電子部品1の抵抗素子20は、例えば、プルアップ抵抗やプルダウン抵抗として利用可能である。抵抗素子20の抵抗値は、例えば、0Ω〜100MΩとすることができ、更にデジタル回路のプルアップ抵抗やプルダウン抵抗の抵抗値として一般的な1kΩ〜100kΩとすることができる。   The resistance element 20 of the composite electronic component 1 can be used as a pull-up resistor or a pull-down resistor, for example. The resistance value of the resistance element 20 can be set to, for example, 0Ω to 100MΩ, and can be set to a general resistance value of 1 kΩ to 100 kΩ as a pull-up resistor or a pull-down resistor of the digital circuit.

抵抗素子20の抵抗膜22は、例えば、NiCrなどの金属やTaNなどの半導体を用いて各種成膜方法によって形成することができる。この場合、抵抗膜22は、例えば、湿式エッチングやドライエッチングなどにより、所定の抵抗値が得られる形状に加工することができる。
また、抵抗膜22は、例えば、酸化ルテニウムや銀パラジウムなどの抵抗膜形成用のペーストを用いて印刷法によって形成することも可能である。印刷法では充分な寸法精度が得られにくいため、抵抗膜22にトリミング処理を施すことが好ましい。
The resistance film 22 of the resistance element 20 can be formed by various film forming methods using, for example, a metal such as NiCr or a semiconductor such as TaN. In this case, the resistance film 22 can be processed into a shape that provides a predetermined resistance value, for example, by wet etching or dry etching.
The resistance film 22 can also be formed by a printing method using a resistance film forming paste such as ruthenium oxide or silver palladium. Since it is difficult to obtain sufficient dimensional accuracy by the printing method, it is preferable to trim the resistive film 22.

抵抗素子20は、主面21bにおける外部電極23a,23b及び補助電極24a,24b以外の領域を覆う保護膜25を更に有する。
保護膜25は、抵抗膜22を少なくとも部分的に覆うことにより、抵抗膜22を電気的及び物理的に保護する。これにより、抵抗素子20では、正常な機能が良好に維持される。なお、保護膜25は、適宜省略しても構わない。
The resistance element 20 further includes a protective film 25 that covers regions other than the external electrodes 23a and 23b and the auxiliary electrodes 24a and 24b on the main surface 21b.
The protective film 25 electrically and physically protects the resistive film 22 by at least partially covering the resistive film 22. Thereby, in the resistance element 20, a normal function is maintained favorably. The protective film 25 may be omitted as appropriate.

保護膜25は、例えば、酸化珪素などの無機材料や、ポリイミドなどの有機材料によって形成することができる。無機材料の保護膜25は、例えば、スパッタなどの薄膜プロセスにより形成可能である。有機材料の保護膜25は、例えば、スピンコートなどのウェットプロセスにより形成可能である。   The protective film 25 can be formed of, for example, an inorganic material such as silicon oxide or an organic material such as polyimide. The protective film 25 made of an inorganic material can be formed by a thin film process such as sputtering. The organic material protective film 25 can be formed by, for example, a wet process such as spin coating.

抵抗素子20も、一般的な製造方法によって製造可能であり、いずれの製造方法で製造されてもよい。
以下、抵抗素子20の製造方法の一例について説明する。抵抗素子20の製造方法では、個片化される前の大判のシートの状態で、各構成が形成されることが好ましい。これにより、抵抗素子20を効率よく製造することができる。
The resistance element 20 can also be manufactured by a general manufacturing method, and may be manufactured by any manufacturing method.
Hereinafter, an example of a method for manufacturing the resistance element 20 will be described. In the manufacturing method of the resistance element 20, it is preferable that each structure is formed in the state of a large sheet before being separated into pieces. Thereby, the resistive element 20 can be manufactured efficiently.

抵抗素子20の製造方法では、まず基板21の主面21bに抵抗膜22が設けられる。次に、抵抗膜22を覆うように、基板21の主面21bの全面に保護膜25が設けられる。そして、例えばドライエッチングなどにより、保護膜25に開口部が形成される。続いて、保護膜25の開口部に、例えばメッキ法により、外部電極23a,23bが形成される。
このように、保護膜25の後に外部電極23a,23bを形成することにより、外部電極23a,23bメッキ伸びが抑制される。これにより、複合電子部品1の実装時における外部電極23a,23b間でのはんだHによるショートが生じにくくなる。
In the method of manufacturing the resistance element 20, first, the resistance film 22 is provided on the main surface 21 b of the substrate 21. Next, a protective film 25 is provided on the entire main surface 21 b of the substrate 21 so as to cover the resistance film 22. Then, an opening is formed in the protective film 25 by, for example, dry etching. Subsequently, external electrodes 23a and 23b are formed in the openings of the protective film 25 by, for example, plating.
Thus, by forming the external electrodes 23a and 23b after the protective film 25, the plating elongation of the external electrodes 23a and 23b is suppressed. As a result, a short circuit due to the solder H between the external electrodes 23a and 23b when the composite electronic component 1 is mounted is less likely to occur.

そして、ダイシングによって抵抗素子20ごとに個片化した後、補助電極24a,24bを形成する。
補助電極24a,24bは、例えば、蒸着法やスパッタ法などの薄膜プロセスによりシード層を形成した後に無電解メッキを施すことにより形成可能である。なお、補助電極24a,24bは、導電性樹脂の塗布などの他の方法によっても形成可能である。
補助電極24a,24bは、特に良好な濡れ性を得るために、1μm以上の厚さに形成することが好ましい。
Then, after dicing into individual resistance elements 20, auxiliary electrodes 24a and 24b are formed.
The auxiliary electrodes 24a and 24b can be formed, for example, by performing electroless plating after forming a seed layer by a thin film process such as vapor deposition or sputtering. The auxiliary electrodes 24a and 24b can be formed by other methods such as application of a conductive resin.
The auxiliary electrodes 24a and 24b are preferably formed to a thickness of 1 μm or more in order to obtain particularly good wettability.

以下、抵抗素子20の抵抗膜22及び外部電極23a,23bを基板21のZ軸方向下側の主面21bに設けることにより得られるメリットについてまとめる。   Hereinafter, the advantages obtained by providing the resistance film 22 of the resistance element 20 and the external electrodes 23a and 23b on the main surface 21b on the lower side in the Z-axis direction of the substrate 21 will be summarized.

ここで、まず、抵抗膜22及び外部電極23a,23bが、基板21のZ軸方向上側の主面21aに設けられている場合を想定する。
この場合、外部電極23a,23bを実装面C1に接続するための配線を設けることが必要となる。これにより、複合電子部品1の製造コストが増大してしまう。
また、抵抗膜22及び外部電極23a,23bが接着層30中に配置されることになるため、積層セラミックコンデンサ10と抵抗素子20とを接続する接着層30が厚くなりやすい。
更に、抵抗膜22及び外部電極23a,23bが接着層30中に配置されることになるため、接着層30の硬化時の応力などにより、抵抗膜22及び外部電極23a,23bにダメージが加わりやすい。
Here, first, it is assumed that the resistance film 22 and the external electrodes 23 a and 23 b are provided on the main surface 21 a on the upper side in the Z-axis direction of the substrate 21.
In this case, it is necessary to provide wiring for connecting the external electrodes 23a and 23b to the mounting surface C1. Thereby, the manufacturing cost of the composite electronic component 1 will increase.
Further, since the resistance film 22 and the external electrodes 23a and 23b are disposed in the adhesive layer 30, the adhesive layer 30 that connects the multilayer ceramic capacitor 10 and the resistive element 20 tends to be thick.
Furthermore, since the resistance film 22 and the external electrodes 23a and 23b are disposed in the adhesive layer 30, the resistance film 22 and the external electrodes 23a and 23b are likely to be damaged due to stress during curing of the adhesive layer 30. .

この点、複合電子部品1の抵抗素子20では、抵抗膜22及び外部電極23a,23bを基板21のZ軸方向下側の主面21bに設けることにより、上記のような問題が解消されている。
すなわち、抵抗素子20の外部電極23a,23bを、配線などを設けることなく、直接実装面C1に接続可能である。
また、接着層30の厚さが、抵抗膜22及び外部電極23a,23bの存在によって制限されない。このため、接着層30の薄型化が可能である。
更に、抵抗膜22及び外部電極23a,23bが、接着層30の硬化時の応力などの影響を受けにくい。このため、抵抗膜22及び外部電極23a,23bにダメージが加わりにくい。
In this regard, in the resistance element 20 of the composite electronic component 1, the above-described problem is solved by providing the resistance film 22 and the external electrodes 23a and 23b on the main surface 21b on the lower side in the Z-axis direction of the substrate 21. .
That is, the external electrodes 23a and 23b of the resistance element 20 can be directly connected to the mounting surface C1 without providing wiring or the like.
Further, the thickness of the adhesive layer 30 is not limited by the presence of the resistance film 22 and the external electrodes 23a and 23b. For this reason, the adhesive layer 30 can be thinned.
Further, the resistance film 22 and the external electrodes 23 a and 23 b are not easily affected by stress or the like when the adhesive layer 30 is cured. For this reason, the resistance film 22 and the external electrodes 23a and 23b are hardly damaged.

図7(a)は積層セラミックコンデンサ10の等価回路を示し、図7(b)は抵抗素子20の等価回路を示し、図7(c)は複合電子部品1の等価回路を示している。
図7(a)〜(c)に示すように、複合電子部品1は、積層セラミックコンデンサ10と抵抗素子20とを組み合わせた回路構成となっている。
7A shows an equivalent circuit of the multilayer ceramic capacitor 10, FIG. 7B shows an equivalent circuit of the resistance element 20, and FIG. 7C shows an equivalent circuit of the composite electronic component 1.
As shown in FIGS. 7A to 7C, the composite electronic component 1 has a circuit configuration in which a multilayer ceramic capacitor 10 and a resistance element 20 are combined.

また、複合電子部品1では、積層セラミックコンデンサ10の端子である外部電極12a,12bと、抵抗素子20の端子である外部電極23a,23bと、が相互に絶縁されている。これにより、複合電子部品1では、積層セラミックコンデンサ10及び抵抗素子20の機能を独立して得ることができる。
なお、積層セラミックコンデンサ10の外部電極12a,12bと、抵抗素子20の外部電極23a,23bとを、回路基板Cの実装面上の配線などによって適宜接続することにより、積層セラミックコンデンサ10と抵抗素子20とを直列接続や並列接続とすることも可能である。
In the composite electronic component 1, the external electrodes 12 a and 12 b that are terminals of the multilayer ceramic capacitor 10 and the external electrodes 23 a and 23 b that are terminals of the resistance element 20 are insulated from each other. Thereby, in the composite electronic component 1, the functions of the multilayer ceramic capacitor 10 and the resistance element 20 can be obtained independently.
Note that the multilayer ceramic capacitor 10 and the resistance element are appropriately connected by connecting the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the external electrodes 23a and 23b of the resistance element 20 by wiring on the mounting surface of the circuit board C. 20 can be connected in series or in parallel.

[回路基板C]
図8(a)は、複合電子部品1を実装可能な回路基板Cの一例を模式的に示す斜視図である。回路基板Cは、各種回路モジュールを含む、両主面の少なくとも一方に回路が形成された基板である。
回路基板Cの実装面C1には、積層セラミックコンデンサ10の外部電極12a,12bがそれぞれ接続される配線C2a,C2bと、抵抗素子20の外部電極23a,23bがそれぞれ接続される配線C3a,C3bと、が形成されている。
各配線C2a,C2b,C3a,C3bの端部にはランドLが設けられ、各ランドL上にははんだHが配置されている。
[Circuit board C]
FIG. 8A is a perspective view schematically showing an example of a circuit board C on which the composite electronic component 1 can be mounted. The circuit board C is a board including a variety of circuit modules and having a circuit formed on at least one of both main surfaces.
On the mounting surface C1 of the circuit board C, wirings C2a and C2b to which the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 are respectively connected, and wirings C3a and C3b to which the external electrodes 23a and 23b of the resistance element 20 are respectively connected, , Is formed.
Lands L are provided at the ends of the wirings C2a, C2b, C3a, and C3b, and solder H is disposed on the lands L.

図8(b)は、複合電子部品1が実装された回路基板Cの一例を模式的に示す斜視図である。
図8(a)に示す回路基板Cの実装面C1に複合電子部品1が実装される際には、各ランドL上に複合電子部品1の外部電極12a,12b,23a,23bが載置された状態で、回路基板Cを加熱することにより各ランドL上のはんだHを溶融させる。その後、回路基板Cを冷却することによりはんだHを凝固させると、回路基板Cの各ランドLと複合電子部品1の外部電極12a,12b,23a,23bとがはんだHを介して接続される。
これにより、図8(b)に示す複合電子部品1が実装された回路基板Cが得られる。
FIG. 8B is a perspective view schematically showing an example of the circuit board C on which the composite electronic component 1 is mounted.
When the composite electronic component 1 is mounted on the mounting surface C1 of the circuit board C shown in FIG. 8A, the external electrodes 12a, 12b, 23a, and 23b of the composite electronic component 1 are placed on each land L. In this state, the circuit board C is heated to melt the solder H on each land L. Thereafter, when the solder H is solidified by cooling the circuit board C, the lands L of the circuit board C and the external electrodes 12a, 12b, 23a, 23b of the composite electronic component 1 are connected via the solder H.
Thereby, the circuit board C on which the composite electronic component 1 shown in FIG. 8B is mounted is obtained.

回路基板Cに複合電子部品1を利用することにより、積層セラミックコンデンサ10及び抵抗素子20をそれぞれ実装する場合に比べ、回路基板Cへの実装工程を簡略化することができる。これにより、回路基板Cの製造コストを低減することができる。   By using the composite electronic component 1 on the circuit board C, the mounting process on the circuit board C can be simplified as compared with the case where the multilayer ceramic capacitor 10 and the resistance element 20 are mounted. Thereby, the manufacturing cost of the circuit board C can be reduced.

また、回路基板Cでは、積層セラミックコンデンサ10の外部電極12a,12bと、抵抗素子20の外部電極23a,23bと、を接続する配線を設けることにより、積層セラミックコンデンサ10と抵抗素子20とを直列接続や並列接続とすることも可能である。   In the circuit board C, the multilayer ceramic capacitor 10 and the resistive element 20 are connected in series by providing wirings connecting the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the external electrodes 23a and 23b of the resistive element 20. Connection or parallel connection is also possible.

図9は、回路基板Cにおける複合電子部品1の接続例を示す図である。図9に示す例では、2つのIC1,2を接続する配線に複合電子部品1が接続されている。   FIG. 9 is a diagram illustrating a connection example of the composite electronic component 1 on the circuit board C. In the example shown in FIG. 9, the composite electronic component 1 is connected to the wiring connecting the two ICs 1 and 2.

図9(a)に示す例では、IC1,2が、4本の配線Vcc,Gnd,Vout1,Vout2によって接続されている。複合電子部品1の積層セラミックコンデンサ10が配線Gndと配線Vout1との間に接続され、複合電子部品1の抵抗素子20が配線Vccと配線Vout2との間に接続されている。   In the example shown in FIG. 9A, the ICs 1 and 2 are connected by four wirings Vcc, Gnd, Vout1, and Vout2. The multilayer ceramic capacitor 10 of the composite electronic component 1 is connected between the wiring Gnd and the wiring Vout1, and the resistance element 20 of the composite electronic component 1 is connected between the wiring Vcc and the wiring Vout2.

図9(b)に示す例では、IC1,2が、3本の配線Gnd,Vout1,Vout2によって接続されている。複合電子部品1の積層セラミックコンデンサ10が配線Gndと配線Vout1との間に接続され、複合電子部品1の抵抗素子20が配線Gndと配線Vout2との間に接続されている。この構成では、複合電子部品1の積層セラミックコンデンサ10と抵抗素子20とが配線Gndを介して電気的に接続されている。   In the example shown in FIG. 9B, the ICs 1 and 2 are connected by three wirings Gnd, Vout1, and Vout2. The multilayer ceramic capacitor 10 of the composite electronic component 1 is connected between the wiring Gnd and the wiring Vout1, and the resistance element 20 of the composite electronic component 1 is connected between the wiring Gnd and the wiring Vout2. In this configuration, the multilayer ceramic capacitor 10 of the composite electronic component 1 and the resistance element 20 are electrically connected via the wiring Gnd.

[変形例]
(変形例1)
図10及び図11は、変形例1に係る複合電子部品1を示す図である。
変形例1の係る複合電子部品1は、抵抗素子20の基板21の端面21c,21dの表面積が大きくなるように構成されている。これにより、基板21の端面21c,21dに設けられる補助電極24a,24bの表面積も大きくなるため、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1とのはんだHによる接合力が大きくなる。
[Modification]
(Modification 1)
10 and 11 are diagrams illustrating the composite electronic component 1 according to the first modification.
The composite electronic component 1 according to Modification 1 is configured such that the surface areas of the end faces 21c and 21d of the substrate 21 of the resistance element 20 are increased. As a result, the surface areas of the auxiliary electrodes 24a and 24b provided on the end faces 21c and 21d of the substrate 21 also increase, so that the bonding force by the solder H between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 increases.

図10は、変形例1の一構成例に係る複合電子部品1の抵抗素子20の主面21bを示す平面図である。
図10に示す構成例では、基板21の端面21c,21dにX軸方向に凹んだ凹部26が形成されている。また、補助電極24a,24bは、凹部26を含む端面21c,21dに沿って設けられている。これにより、補助電極24a,24bが入り組んだ形状となるため、補助電極24a,24bの表面積が広くなる。
FIG. 10 is a plan view showing the main surface 21b of the resistance element 20 of the composite electronic component 1 according to a configuration example of the first modification.
In the configuration example shown in FIG. 10, recesses 26 that are recessed in the X-axis direction are formed on the end faces 21 c and 21 d of the substrate 21. The auxiliary electrodes 24 a and 24 b are provided along the end surfaces 21 c and 21 d including the recess 26. Accordingly, since the auxiliary electrodes 24a and 24b are intricately shaped, the surface areas of the auxiliary electrodes 24a and 24b are increased.

具体的に、図10(a)に示す抵抗素子20では、基板21の端面21c,21dのY軸方向中央部に半円状の凹部26が設けられている。
凹部26の数は任意に決定可能であり、例えば、図10(b)に示すように各端面21c,21dにそれぞれ3つの凹部26が設けられていてもよい。
また、図10(c)に示すように、各端面21c,21dにおける凹部26の構成が相互に異なっていてもよい。更に、凹部26の形状は、任意に決定可能であり、例えば、三角形状や矩形状であってもよい。
Specifically, in the resistance element 20 shown in FIG. 10A, a semicircular recess 26 is provided in the center of the end surfaces 21c and 21d of the substrate 21 in the Y-axis direction.
The number of the concave portions 26 can be arbitrarily determined. For example, as shown in FIG. 10B, three end portions 21c and 21d may be provided with three concave portions 26, respectively.
Moreover, as shown in FIG.10 (c), the structure of the recessed part 26 in each end surface 21c, 21d may mutually differ. Furthermore, the shape of the concave portion 26 can be arbitrarily determined, and may be, for example, a triangular shape or a rectangular shape.

抵抗素子20の基板21に凹部26を形成する方法は、任意に選択可能である。
例えば、抵抗素子20を個片化する際に、凹凸形状を有する刃で打ち抜くことにより、凹部26を形成することができる。また、基板21にレーザ加工を施すことにより凹部26を形成することもできる。
A method of forming the recess 26 in the substrate 21 of the resistance element 20 can be arbitrarily selected.
For example, when the resistance element 20 is singulated, the recess 26 can be formed by punching with a blade having an uneven shape. Further, the recess 26 can be formed by laser processing the substrate 21.

図11は、変形例1の一構成例に係る複合電子部品1の正面図である。
図11に示す構成例では、抵抗素子20の基板21の端面21c,21dがZ軸方向に沿って傾斜している。
補助電極24a,24bは、傾斜した端面21c,21dに沿って設けられている。これにより、補助電極24aがZ軸方向に沿って設けられる場合に比べて、補助電極24a,24bの表面積が広くなる。
FIG. 11 is a front view of the composite electronic component 1 according to a configuration example of the first modification.
In the configuration example shown in FIG. 11, the end surfaces 21c and 21d of the substrate 21 of the resistance element 20 are inclined along the Z-axis direction.
The auxiliary electrodes 24a and 24b are provided along the inclined end surfaces 21c and 21d. Thereby, the surface areas of the auxiliary electrodes 24a and 24b are increased as compared with the case where the auxiliary electrode 24a is provided along the Z-axis direction.

具体的に、図11(a)に示す構成例では、基板21が主面21aから主面21bに向けて幅狭になるように、基板21の端面21c,21dが傾斜している。
これとは反対に、図11(b)に示す構成例では、基板21が主面21aから主面21bに向けて幅広になるように、基板21の端面21c,21dが傾斜している。
Specifically, in the configuration example shown in FIG. 11A, the end surfaces 21c and 21d of the substrate 21 are inclined so that the substrate 21 becomes narrower from the main surface 21a toward the main surface 21b.
On the contrary, in the configuration example shown in FIG. 11B, the end surfaces 21c and 21d of the substrate 21 are inclined so that the substrate 21 becomes wider from the main surface 21a toward the main surface 21b.

抵抗素子20の基板21に傾斜した端面21c,21dを形成する方法は、任意に選択可能である。
例えば、抵抗素子20を個片化する際に、断面形状がV字型のブレードを用いてダイシングすることにより、傾斜した端面21c,21dが得られる。
A method of forming the inclined end surfaces 21c and 21d on the substrate 21 of the resistance element 20 can be arbitrarily selected.
For example, when the resistance element 20 is singulated, the inclined end surfaces 21c and 21d are obtained by dicing using a blade having a V-shaped cross section.

(変形例2)
図12は、変形例2の一構成例に係る複合電子部品1を示す図である。図12(a)は複合電子部品1の正面図であり、図12(b)は複合電子部品1の抵抗素子20の主面21bを示す平面図である。
変形例2に係る複合電子部品1では、抵抗素子20のX軸方向の寸法が、積層セラミックコンデンサ10と同等である。このため、変形例2に係る複合電子部品1には、本実施形態に係る複合電子部品1のようなY軸方向に連続する空間40が存在しない。
(Modification 2)
FIG. 12 is a diagram illustrating the composite electronic component 1 according to a configuration example of the second modification. 12A is a front view of the composite electronic component 1, and FIG. 12B is a plan view showing the main surface 21 b of the resistance element 20 of the composite electronic component 1.
In the composite electronic component 1 according to Modification 2, the dimension of the resistance element 20 in the X-axis direction is equivalent to that of the multilayer ceramic capacitor 10. For this reason, the composite electronic component 1 according to Modification 2 does not have a space 40 continuous in the Y-axis direction as in the composite electronic component 1 according to the present embodiment.

この一方で、変形例2に係る抵抗素子20では、基板21の端面21c,21dにX軸方向に凹んだ凹部26が形成されている。
変形例2に係る複合電子部品1では、凹部26内の空間40内にはんだHを受け入れることが可能である。つまり、変形例2に係る複合電子部品1でも、積層セラミックコンデンサ10の外部電極12a,12bを実装面C1に接続するはんだHを、凹部26内の空間40に受け入れ、はんだHの実装面C1における広がりを小さくすることが可能である。
なお、変形例2に係る凹部26も、図10に示す変形例1に係る凹部26と同様に、様々な構成を適宜採用することが可能である。
On the other hand, in the resistance element 20 according to the modified example 2, the recesses 26 that are recessed in the X-axis direction are formed on the end surfaces 21c and 21d of the substrate 21.
In the composite electronic component 1 according to the modified example 2, the solder H can be received in the space 40 in the recess 26. That is, even in the composite electronic component 1 according to the modified example 2, the solder H that connects the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 to the mounting surface C1 is received in the space 40 in the recess 26, and the solder H on the mounting surface C1. It is possible to reduce the spread.
It should be noted that the concave portion 26 according to the modified example 2 can employ various configurations as appropriate, similarly to the concave portion 26 according to the modified example 1 shown in FIG.

(変形例3)
図13は、変形例3に係る複合電子部品1の抵抗素子20の主面21bを示す平面図である。
変形例3に係る複合電子部品1には、抵抗素子20の基板21の主面21bに2つの抵抗膜22が設けられ、各抵抗膜22の両端部にそれぞれ外部電極23a,23bが設けられている。
図13(a)に示す構成例では、抵抗素子20の基板21の主面21b上に2つの抵抗膜22がX軸方向に並べて配置されている。図13(b)に示す構成例では、更に抵抗素子20の基板21が抵抗膜22ごとに分割されている。
(Modification 3)
FIG. 13 is a plan view showing the main surface 21b of the resistance element 20 of the composite electronic component 1 according to Modification 3. As shown in FIG.
In the composite electronic component 1 according to the modification 3, two resistance films 22 are provided on the main surface 21b of the substrate 21 of the resistance element 20, and external electrodes 23a and 23b are provided at both ends of each resistance film 22, respectively. Yes.
In the configuration example shown in FIG. 13A, two resistance films 22 are arranged side by side in the X-axis direction on the main surface 21 b of the substrate 21 of the resistance element 20. In the configuration example shown in FIG. 13B, the substrate 21 of the resistance element 20 is further divided for each resistance film 22.

図14は、変形例3に係る複合電子部品1の等価回路を示す図である。
変形例3に係る複合電子部品1では、本実施形態に係る抵抗素子20の2つ分の機能を得ることができる。したがって、変形例3に係る複合電子部品1によれば、更に実装スペースを節約可能である。
変形例3に係る複合電子部品1の抵抗素子20に設けられた2対の外部電極23a,23bは、例えば、2つのICを接続する異なる信号線に接続されることが可能である。この場合、2対の外部電極23a,23b間の抵抗値の差が、2対の外部電極23a,23bの少なくとも一方の間の抵抗値の±5%以内に揃っていることが好ましい。
FIG. 14 is a diagram illustrating an equivalent circuit of the composite electronic component 1 according to the third modification.
In the composite electronic component 1 according to the modified example 3, the function equivalent to two of the resistance elements 20 according to the present embodiment can be obtained. Therefore, according to the composite electronic component 1 according to the modified example 3, it is possible to further save the mounting space.
The two pairs of external electrodes 23a and 23b provided in the resistance element 20 of the composite electronic component 1 according to the modification 3 can be connected to different signal lines that connect two ICs, for example. In this case, it is preferable that the difference in resistance value between the two pairs of external electrodes 23a and 23b is within ± 5% of the resistance value between at least one of the two pairs of external electrodes 23a and 23b.

なお、変形例3に係る複合電子部品1は、上記の構成に限定されず、様々な構成に変更可能である。
一例として、抵抗膜22の数は、任意に決定可能であり、3つ以上であっても構わない。また、抵抗膜22のレイアウトも任意に決定可能である。更に、基板21の分割の態様も任意に決定可能である。
In addition, the composite electronic component 1 which concerns on the modification 3 is not limited to said structure, It can change into various structures.
As an example, the number of resistance films 22 can be arbitrarily determined and may be three or more. Further, the layout of the resistance film 22 can be arbitrarily determined. Further, the manner of dividing the substrate 21 can be arbitrarily determined.

<第2の実施形態>
本発明の第2の実施形態に係る複合電子部品101では、抵抗素子120の構成が第1の実施形態に係る複合電子部品1とは異なる。以下の説明では、複合電子部品101の構成のうち、第1の実施形態に係る複合電子部品1と共通する構成については同様の符号を付し、その説明を適宜省略する。
<Second Embodiment>
In the composite electronic component 101 according to the second embodiment of the present invention, the configuration of the resistance element 120 is different from that of the composite electronic component 1 according to the first embodiment. In the following description, among the configurations of the composite electronic component 101, configurations that are the same as those of the composite electronic component 1 according to the first embodiment are denoted by the same reference numerals, and description thereof is omitted as appropriate.

図15は、本実施形態に係る複合電子部品101が回路基板Cの実装面C1に実装された状態を模式的に示す正面図である。
複合電子部品101の抵抗素子120では、第1の実施形態に係る抵抗素子20よりも薄型の基板121を利用する。
FIG. 15 is a front view schematically showing a state in which the composite electronic component 101 according to the present embodiment is mounted on the mounting surface C1 of the circuit board C.
The resistive element 120 of the composite electronic component 101 uses a substrate 121 that is thinner than the resistive element 20 according to the first embodiment.

複合電子部品101では、抵抗素子120が薄いため、積層セラミックコンデンサ10の外部電極12a,12bと回路基板Cの実装面C1とが近接している。このため、積層セラミックコンデンサ10の外部電極12a,12bの実装面C1へのはんだ付けが容易となる。
また、抵抗素子120が薄いため、複合電子部品101が低背化する。このため、複合電子部品101によれば、回路基板Cの薄型化に有利である。
In the composite electronic component 101, since the resistance element 120 is thin, the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 of the circuit board C are close to each other. For this reason, soldering to the mounting surface C1 of the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 becomes easy.
In addition, since the resistance element 120 is thin, the composite electronic component 101 is reduced in height. For this reason, the composite electronic component 101 is advantageous in reducing the thickness of the circuit board C.

より具体的には、回路基板Cの実装面C1に配置されるはんだHの厚さは一般的に100μm未満である。このため、複合電子部品1の実装面C1への実装時に、実装面C1に配置されたはんだHを外部電極12a,12bに到達させるためには、外部電極12a,12bと実装面C1との距離を100μm未満とすることが好ましい。
このため、本実施形態に係る複合電子部品101では、外部電極12a,12bと抵抗素子120の主面121bを含む平面との距離を100μm未満とする。
More specifically, the thickness of the solder H arranged on the mounting surface C1 of the circuit board C is generally less than 100 μm. For this reason, when the composite electronic component 1 is mounted on the mounting surface C1, the distance between the external electrodes 12a and 12b and the mounting surface C1 in order to allow the solder H arranged on the mounting surface C1 to reach the external electrodes 12a and 12b. Is preferably less than 100 μm.
For this reason, in the composite electronic component 101 according to this embodiment, the distance between the external electrodes 12a and 12b and the plane including the main surface 121b of the resistance element 120 is set to less than 100 μm.

外部電極12a,12bと抵抗素子120の主面121bを含む平面との距離を短くするためには、抵抗素子120に薄型の基板121を用いることに加え、接着層30を薄型化することが有効である。   In order to shorten the distance between the external electrodes 12a and 12b and the plane including the main surface 121b of the resistance element 120, it is effective to reduce the thickness of the adhesive layer 30 in addition to using the thin substrate 121 for the resistance element 120. It is.

基板121は、セラミック基板であっても樹脂基板であってもよい。
しかし、基板121は、例えばポリイミド基板などのフレキシブル基板であることが好ましい。基板121として柔軟性を有するフレキシブル基板を用いることにより、回路基板Cに実装後の複合電子部品101に熱応力や衝撃が加わる場合にも、複合電子部品101の各外部電極12a,12b,23a,23bが回路基板Cから外れにくくなる。
更に、実装時や使用時において、積層セラミックコンデンサ10と抵抗素子120との熱膨張係数の差による接着層30の剥離などの、複合電子部品101自体の損傷も防止することもできる。
The substrate 121 may be a ceramic substrate or a resin substrate.
However, the substrate 121 is preferably a flexible substrate such as a polyimide substrate. By using a flexible flexible substrate as the substrate 121, each of the external electrodes 12 a, 12 b, 23 a, and the like of the composite electronic component 101 can be applied even when thermal stress or impact is applied to the composite electronic component 101 after being mounted on the circuit substrate C. 23b becomes difficult to come off from the circuit board C.
Further, it is possible to prevent damage to the composite electronic component 101 itself such as peeling of the adhesive layer 30 due to a difference in thermal expansion coefficient between the multilayer ceramic capacitor 10 and the resistance element 120 during mounting or use.

また、複合電子部品101では、抵抗素子120が積層セラミックコンデンサ10に接着されているため、抵抗素子120の強度が積層セラミックコンデンサ10によって補われる。したがって、抵抗素子120の基板121がフレキシブル基板である場合であっても、抵抗素子120において充分な強度が得られる。   In the composite electronic component 101, the resistance element 120 is bonded to the multilayer ceramic capacitor 10, so that the strength of the resistance element 120 is supplemented by the multilayer ceramic capacitor 10. Therefore, even when the substrate 121 of the resistance element 120 is a flexible substrate, sufficient strength can be obtained in the resistance element 120.

なお、抵抗素子120の基板121のXY平面に沿った形状は、任意に決定可能である。
例えば、図16に示すように、抵抗素子120の基板121のX軸方向の寸法が積層セラミックコンデンサ10より小さくてもよい。この場合、本変形例に係る複合電子部品101では、第1の実施形態に係る複合電子部品1と同様に、積層セラミックコンデンサ10の外部電極12a,12bの下方に空間40が形成される。
したがって、図16に示す構成例では、第1の実施形態に係る複合電子部品1と同様に、積層セラミックコンデンサ10の外部電極12a,12bと実装面C1との間に形成されるはんだHの実装面C1における広がりを小さくする効果が得られる。
In addition, the shape along the XY plane of the substrate 121 of the resistance element 120 can be arbitrarily determined.
For example, as shown in FIG. 16, the dimension of the resistance element 120 in the X-axis direction of the substrate 121 may be smaller than that of the multilayer ceramic capacitor 10. In this case, in the composite electronic component 101 according to this modification, a space 40 is formed below the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 as in the composite electronic component 1 according to the first embodiment.
Therefore, in the configuration example shown in FIG. 16, the mounting of the solder H formed between the external electrodes 12a and 12b of the multilayer ceramic capacitor 10 and the mounting surface C1 as in the composite electronic component 1 according to the first embodiment. An effect of reducing the spread in the plane C1 is obtained.

<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
<Other embodiments>
The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

例えば、上記実施形態では、第1素子が積層セラミックコンデンサである例について説明したが、第1素子は、積層セラミックコンデンサに限定されず、一対の外部電極を有する素子であればよい。このような素子としては、例えば、積層セラミックバリスタや積層セラミックインダクタや表面弾性波(SAW:Surface Acoustic Wave)フィルタが挙げられる。   For example, in the above embodiment, an example in which the first element is a multilayer ceramic capacitor has been described. However, the first element is not limited to the multilayer ceramic capacitor, and may be an element having a pair of external electrodes. Examples of such an element include a multilayer ceramic varistor, a multilayer ceramic inductor, and a surface acoustic wave (SAW) filter.

1…複合電子部品
10…積層セラミックコンデンサ(第1素子)
11…素体
11a,11b…端面
11c…主面
12a,12b…外部電極
20…抵抗素子(第2素子)
21…基板
21a,21b…主面
21c,21d…端面
22…抵抗膜
23a,23b…外部電極
24a,24b…補助電極
25…保護膜
C…回路基板
C1…実装面
DESCRIPTION OF SYMBOLS 1 ... Composite electronic component 10 ... Multilayer ceramic capacitor (1st element)
DESCRIPTION OF SYMBOLS 11 ... Element body 11a, 11b ... End surface 11c ... Main surface 12a, 12b ... External electrode 20 ... Resistance element (2nd element)
21 ... Substrate 21a, 21b ... Main surface 21c, 21d ... End face 22 ... Resistance film 23a, 23b ... External electrode 24a, 24b ... Auxiliary electrode 25 ... Protective film C ... Circuit board C1 ... Mounting surface

Claims (14)

第1主面、及び前記第1主面と直交する方向に延びる一対の第1端面を含む素体と、前記一対の第1端面にそれぞれ設けられた一対の第1外部電極と、を有する第1素子と、
前記第1主面に対向する第2主面、前記第2主面に対向する第3主面、及び前記第2と前記第3主面とを接続する一対の第2端面を含む基板と、前記第3主面に設けられた抵抗と、前記抵抗の両端部にそれぞれ設けられ、前記一対の第1外部電極から絶縁された一対の第2外部電極と、を有する第2素子と、
前記第1主面と前記第2主面とを接着する接着層と、
を具備する複合電子部品。
A first main surface; a first element body including a pair of first end surfaces extending in a direction orthogonal to the first main surface; and a pair of first external electrodes respectively provided on the pair of first end surfaces. One element,
A substrate including a second main surface facing the first main surface, a third main surface facing the second main surface, and a pair of second end surfaces connecting the second and third main surfaces; A second element having a resistor provided on the third main surface and a pair of second external electrodes provided at both ends of the resistor and insulated from the pair of first external electrodes;
An adhesive layer that bonds the first main surface and the second main surface;
A composite electronic component comprising:
請求項1に記載の複合電子部品であって、
前記一対の第1外部電極の少なくとも一部がそれぞれ、前記一対の第2端面より外側に配置されている
複合電子部品。
The composite electronic component according to claim 1,
At least a part of the pair of first external electrodes is disposed outside the pair of second end surfaces, respectively.
請求項1又は2に記載の複合電子部品であって、
前記第2素子は、前記一対の第2端面にそれぞれ設けられた一対の補助電極を更に有する
複合電子部品。
The composite electronic component according to claim 1 or 2,
The second electronic device further includes a pair of auxiliary electrodes provided on the pair of second end surfaces, respectively.
請求項3に記載の複合電子部品であって、
前記一対の第1外部電極は、前記一対の第1端面からそれぞれ前記第1主面と前記第2主面との間の領域まで延出している
複合電子部品。
The composite electronic component according to claim 3,
The pair of first external electrodes extend from the pair of first end surfaces to a region between the first main surface and the second main surface, respectively.
請求項4に記載の複合電子部品であって、
前記一対の補助電極は、前記一対の第1外部電極にそれぞれ接続されている
複合電子部品。
The composite electronic component according to claim 4,
The pair of auxiliary electrodes are respectively connected to the pair of first external electrodes.
請求項3から5のいずれか1項に記載の複合電子部品であって、
前記一対の補助電極は、前記一対の第2端面からそれぞれ前記第3主面に延出している
複合電子部品。
A composite electronic component according to any one of claims 3 to 5,
The pair of auxiliary electrodes extend from the pair of second end surfaces to the third main surface, respectively.
請求項3から6のいずれか1項に記載の複合電子部品であって、
前記一対の第2端面には、凹部が形成されている
複合電子部品。
The composite electronic component according to any one of claims 3 to 6,
A recessed portion is formed in the pair of second end surfaces.
請求項3から7のいずれか1項に記載の複合電子部品であって、
前記一対の第2端面は、前記基板の厚さ方向に沿って傾斜している
複合電子部品。
The composite electronic component according to any one of claims 3 to 7,
The pair of second end surfaces are inclined along the thickness direction of the substrate.
請求項1から8のいずれか1項に記載の複合電子部品であって、
前記第2素子は、前記抵抗の少なくとも一部を覆う保護膜を更に有する
複合電子部品。
The composite electronic component according to any one of claims 1 to 8,
The second element further includes a protective film covering at least a part of the resistor.
請求項1から9のいずれか1項に記載の複合電子部品であって、
前記第1外部電極と前記第3主面を含む平面との距離が100μm未満である
複合電子部品。
The composite electronic component according to any one of claims 1 to 9,
A composite electronic component, wherein a distance between the first external electrode and a plane including the third main surface is less than 100 μm.
請求項10に記載の複合電子部品であって、
前記基板は、フレキシブル基板として構成される
複合電子部品。
The composite electronic component according to claim 10,
The substrate is a composite electronic component configured as a flexible substrate.
請求項1から11のいずれか1項に記載の複合電子部品であって、
前記第1素子は、前記一対の外部電極の一方に接続された第1内部電極と、前記一対の外部電極の他方に接続された第2内部電極と、を更に有し、前記第1及び第2内部電極が前記素体内に交互に配置された積層セラミックコンデンサである
複合電子部品。
The composite electronic component according to any one of claims 1 to 11,
The first element further includes a first internal electrode connected to one of the pair of external electrodes, and a second internal electrode connected to the other of the pair of external electrodes, the first and first 2. A composite electronic component which is a multilayer ceramic capacitor in which two internal electrodes are alternately arranged in the element body.
実装面と、前記実装面に設けられた一対の第1配線及び一対の第2配線と、前記実装面に実装された複合電子部品と、を具備し、
前記複合電子部品は、
前記実装面に対向する第1主面、及び前記第1主面と直交する方向に延びる一対の第1端面を含む素体と、前記一対の第1端面にそれぞれ設けられ、前記一対の第1配線にそれぞれはんだ付けされた一対の第1外部電極と、を有する第1素子と、
前記第1主面に対向する第2主面、前記第2主面に対向する第3主面、及び前記第2主面と前記第3主面とを接続する一対の第2端面を含む基板と、前記第3主面に設けられた抵抗と、前記抵抗の両端部にそれぞれ設けられ、前記一対の第2配線にそれぞれはんだ付けされた一対の第2外部電極と、を有する第2素子と、
前記第1主面と前記第2主面とを接着する接着層と、を有する
回路基板。
A mounting surface, a pair of first wiring and a pair of second wiring provided on the mounting surface, and a composite electronic component mounted on the mounting surface;
The composite electronic component is
An element body including a first main surface facing the mounting surface and a pair of first end surfaces extending in a direction orthogonal to the first main surface; and the pair of first end surfaces, respectively, A first element having a pair of first external electrodes each soldered to the wiring;
A substrate including a second main surface facing the first main surface, a third main surface facing the second main surface, and a pair of second end surfaces connecting the second main surface and the third main surface A second element comprising: a resistor provided on the third main surface; and a pair of second external electrodes respectively provided at both ends of the resistor and soldered to the pair of second wirings; ,
A circuit board comprising: an adhesive layer that bonds the first main surface and the second main surface.
請求項13に記載の回路基板であって、
前記一対の第1配線と前記一対の第2配線とが直交する構成を有する
回路基板。
The circuit board according to claim 13,
A circuit board having a configuration in which the pair of first wirings and the pair of second wirings are orthogonal to each other.
JP2015180620A 2015-09-14 2015-09-14 Composite electronic component and circuit board using the same Active JP6486251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015180620A JP6486251B2 (en) 2015-09-14 2015-09-14 Composite electronic component and circuit board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180620A JP6486251B2 (en) 2015-09-14 2015-09-14 Composite electronic component and circuit board using the same

Publications (2)

Publication Number Publication Date
JP2017059573A true JP2017059573A (en) 2017-03-23
JP6486251B2 JP6486251B2 (en) 2019-03-20

Family

ID=58391717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180620A Active JP6486251B2 (en) 2015-09-14 2015-09-14 Composite electronic component and circuit board using the same

Country Status (1)

Country Link
JP (1) JP6486251B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174911A (en) * 2016-03-22 2017-09-28 株式会社村田製作所 Composite electronic component and resistive element
CN109427480A (en) * 2017-08-28 2019-03-05 三星电机株式会社 Combined electronical assembly and plate with the combined electronical assembly

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52140857A (en) * 1976-05-19 1977-11-24 Matsushita Electric Ind Co Ltd Chip resistor element and method of making same
JPH03242901A (en) * 1990-02-21 1991-10-29 Rohm Co Ltd Chip type resistor and manufacture thereof
JP2003158002A (en) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
US20040041278A1 (en) * 2002-09-03 2004-03-04 Vishay Intertechnology, Inc. Method of manufacturing flip chip resistor
JP2004235403A (en) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd Composite electronic component
JP2004363082A (en) * 2002-12-06 2004-12-24 Thin Film Technol Corp Module for compensating impedance
JP2007250973A (en) * 2006-03-17 2007-09-27 Taiyo Yuden Co Ltd Decoupling device
JP2013258240A (en) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd Chip component structure
JP2015088720A (en) * 2013-10-31 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Composite electronic component and board having the same mounted thereon
JP2015122933A (en) * 2013-12-20 2015-07-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. Power supply device and composite electronic component, and mounting substrate therefor
JP2016171184A (en) * 2015-03-12 2016-09-23 株式会社村田製作所 Composite electronic component and resistive element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52140857A (en) * 1976-05-19 1977-11-24 Matsushita Electric Ind Co Ltd Chip resistor element and method of making same
JPH03242901A (en) * 1990-02-21 1991-10-29 Rohm Co Ltd Chip type resistor and manufacture thereof
JP2003158002A (en) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
US20040041278A1 (en) * 2002-09-03 2004-03-04 Vishay Intertechnology, Inc. Method of manufacturing flip chip resistor
JP2004363082A (en) * 2002-12-06 2004-12-24 Thin Film Technol Corp Module for compensating impedance
JP2004235403A (en) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd Composite electronic component
JP2007250973A (en) * 2006-03-17 2007-09-27 Taiyo Yuden Co Ltd Decoupling device
JP2013258240A (en) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd Chip component structure
JP2015088720A (en) * 2013-10-31 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Composite electronic component and board having the same mounted thereon
JP2015122933A (en) * 2013-12-20 2015-07-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. Power supply device and composite electronic component, and mounting substrate therefor
JP2016171184A (en) * 2015-03-12 2016-09-23 株式会社村田製作所 Composite electronic component and resistive element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174911A (en) * 2016-03-22 2017-09-28 株式会社村田製作所 Composite electronic component and resistive element
CN109427480A (en) * 2017-08-28 2019-03-05 三星电机株式会社 Combined electronical assembly and plate with the combined electronical assembly
KR20190023231A (en) * 2017-08-28 2019-03-08 삼성전기주식회사 Composite electronic component and board for mounting the same
KR102004804B1 (en) * 2017-08-28 2019-07-29 삼성전기주식회사 Composite electronic component and board for mounting the same
US10699846B2 (en) 2017-08-28 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same

Also Published As

Publication number Publication date
JP6486251B2 (en) 2019-03-20

Similar Documents

Publication Publication Date Title
US10917069B2 (en) Electronic component
US9947466B2 (en) Electronic component
KR100514558B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US10014111B2 (en) Substrate terminal mounted electronic element
JP5790682B2 (en) Module and manufacturing method thereof
US20170256474A1 (en) Module
JP5756515B2 (en) Chip component built-in resin multilayer substrate and manufacturing method thereof
JP5173758B2 (en) Manufacturing method of semiconductor package
JP2009117450A (en) Module and its manufacturing method
WO2017057542A1 (en) Probe card-use laminate wiring substrate and probe card equipped with same
JP2023091083A (en) Substrate for mounting electronic element, electronic device, and electronic module
JP6486251B2 (en) Composite electronic component and circuit board using the same
US11406013B2 (en) Resin multilayer substrate and electronic device
JP6323622B2 (en) Component mounting board
KR20120037700A (en) Semiconductor package and the method of fabricating the same
JP4667154B2 (en) Wiring board, electrical element device and composite board
JP4463139B2 (en) Three-dimensional electronic circuit device
JP6336898B2 (en) Multi-cavity wiring board, wiring board and electronic device
US11183453B2 (en) Electronic-component-embedded substrate having a wiring line with a roughened surface, electronic component device, and communication module
US11289825B2 (en) Radio frequency module and method of manufacturing radio frequency module
CN114093592A (en) Surface mounting type passive component
JP2011114019A (en) Circuit module, and method of mounting the same
JP6144578B2 (en) Imaging device mounting substrate and imaging device
JP7192523B2 (en) Semiconductor packages and electronic devices
JP2006019596A (en) Semiconductor device and its manufacturing process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R150 Certificate of patent or registration of utility model

Ref document number: 6486251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250