JP2017055382A5 - - Google Patents

Download PDF

Info

Publication number
JP2017055382A5
JP2017055382A5 JP2016083424A JP2016083424A JP2017055382A5 JP 2017055382 A5 JP2017055382 A5 JP 2017055382A5 JP 2016083424 A JP2016083424 A JP 2016083424A JP 2016083424 A JP2016083424 A JP 2016083424A JP 2017055382 A5 JP2017055382 A5 JP 2017055382A5
Authority
JP
Japan
Prior art keywords
value
bit
comparison
count value
value obtained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016083424A
Other languages
Japanese (ja)
Other versions
JP6666043B2 (en
JP2017055382A (en
Filing date
Publication date
Application filed filed Critical
Priority to US15/235,679 priority Critical patent/US10003761B2/en
Priority to CN201610806636.4A priority patent/CN106534724B/en
Publication of JP2017055382A publication Critical patent/JP2017055382A/en
Priority to US15/977,653 priority patent/US10594971B2/en
Publication of JP2017055382A5 publication Critical patent/JP2017055382A5/ja
Application granted granted Critical
Publication of JP6666043B2 publication Critical patent/JP6666043B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (42)

複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素を備え、前記画素信号を前記列ごとにＡＤ変換してデジタル値を得る撮像装置であって、
前記複数の列の各々に対応して設けられ、同一の前記画素信号に対して、第１のＡＤ変換を行って得られた前記デジタル値を保持する第１メモリ群及び第２のＡＤ変換を行って得られた前記デジタル値を保持する第２メモリ群を有し、
前記第１メモリ群は、Ｎ＋１ビット（Ｎは自然数）のビット幅を有し、前記第１のＡＤ変換によって得られた前記デジタル値のうちの最下位ビットから第Ｎ＋１ビットまでを保持し、
前記第２メモリ群は、Ｎ＋１ビットより大きいＭビット（Ｍは自然数）のビット幅を有し、前記第２のＡＤ変換によって得られた前記デジタル値のうちの最下位ビットから第Ｍビットまでを保持する
ことを特徴とする撮像装置。 An imaging apparatus comprising: a plurality of pixels arranged to form a plurality of columns and outputting a pixel signal according to incident light by photoelectric conversion, wherein the pixel signal is AD converted for each of the columns to obtain a digital value ,
A first memory group and a second AD conversion provided corresponding to each of the plurality of columns and holding the digital value obtained by performing the first AD conversion on the same pixel signal; A second memory group for holding the digital value obtained by
The first memory group has a bit width of N + 1 bits (N is a natural number), and holds the least significant bit to the (N + 1) th bit of the digital value obtained by the first AD conversion,
The second memory group has a bit width of M bits (M is a natural number) larger than N + 1 bits, and the least significant bit to the Mth bit of the digital value obtained by the second AD conversion An imaging device characterized by being held. 前記複数の列の各々に対応して設けられ、前記画素信号と、逐次比較動作のための電圧信号とを比較して二分探索を逐次行うことにより、前記第１のＡＤ変換及び前記第２のＡＤ変換を行う逐次比較型ＡＤ変換回路を更に有することを特徴とする請求項１に記載の撮像装置。   The first AD conversion and the second conversion are provided corresponding to each of the plurality of columns, by sequentially performing a binary search by comparing the pixel signal with a voltage signal for successive comparison operation. The image pickup apparatus according to claim 1, further comprising a successive approximation AD converter circuit that performs AD conversion. 前記第１メモリ群に保持された前記デジタル値から、前記第２メモリ群に保持された前記デジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、
前記第２メモリ群に保持された前記デジタル値の２倍と、前記差分値とを加算して得られた値を出力する
ことを特徴とする請求項１又は２に記載の撮像装置。 Obtaining a difference value obtained by subtracting the value from the least significant bit to the (N + 1) th bit of the digital values held in the second memory group from the digital values held in the first memory group;
The image pickup apparatus according to claim 1, wherein a value obtained by adding two times the digital value held in the second memory group and the difference value is output. 前記第１メモリ群に保持された前記デジタル値から、前記第２メモリ群に保持された前記デジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、
前記差分値が、−（２Ｎ−１）［ＬＳＢ］以上であり、かつ２Ｎ−１［ＬＳＢ］以下の場合は、前記第２メモリ群に保持された前記デジタル値の２倍と、前記差分値とを加算して得られた値を出力し、
前記差分値が、２Ｎ−１［ＬＳＢ］より大きい場合は、前記第２メモリ群に保持された前記デジタル値の２倍と、前記差分値とを加算し、前記加算の結果から２Ｎ＋１を減算して得られた値を出力し、
前記差分値が、−（２Ｎ−１）［ＬＳＢ］より小さい場合は、前記第２メモリ群に保持された前記デジタル値の２倍と、前記差分値とを加算し、前記加算の結果に２Ｎ＋１を加算して得られた値を出力する
ことを特徴とする請求項１又は２に記載の撮像装置。 Obtaining a difference value obtained by subtracting the value from the least significant bit to the (N + 1) th bit of the digital values held in the second memory group from the digital values held in the first memory group;
In the case where the difference value is − (2 N −1) [LSB] or more and 2 N −1 [LSB] or less, twice the digital value held in the second memory group, and Output the value obtained by adding the difference value,
When the difference value is larger than 2 N -1 [LSB], twice the digital value held in the second memory group and the difference value are added, and 2 N + 1 is obtained from the result of the addition. Output the value obtained by subtraction,
When the difference value is smaller than-(2 N -1) [LSB], twice the digital value held in the second memory group and the difference value are added, and the sum is added to the result of the addition. The image pickup apparatus according to claim 1, wherein a value obtained by adding 2 N + 1 is output. 複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、
前記複数の列の各々に対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係の比較を行い、前記大小関係が反転したことに応じて制御信号を出力する比較器と、
前記参照信号の変化が開始してからの経過時間を示すカウント値を出力するカウンタと、
前記複数の列の各々に対応して設けられ、前記制御信号が出力された時点における前記カウント値を保持する第１メモリ群及び第２メモリ群と、を有し、
前記比較器は、同一の前記画素信号に対して、第１の比較及び第２の比較を含む複数回の前記比較を行い、
前記第１メモリ群及び前記第２メモリ群は、前記第１の比較により得られた前記カウント値及び前記第２の比較により得られた前記カウント値をそれぞれ保持し、
前記第１メモリ群は、Ｎ＋１ビット（Ｎは自然数）のビット幅を有し、前記第１の比較によって得られた前記カウント値のうちの最下位ビットから第Ｎ＋１ビットまでを保持し、
前記第２メモリ群は、Ｎ＋１ビットより大きいＭビット（Ｍは自然数）のビット幅を有し、前記第２の比較によって得られた前記カウント値のうちの最下位ビットから第Ｍビットまでを保持する
ことを特徴とする撮像装置。 A plurality of pixels arranged to form a plurality of columns and outputting pixel signals according to incident light by photoelectric conversion;
It is provided corresponding to each of the plurality of columns, compares the magnitude relationship between the pixel signal and the reference signal that changes with time, and outputs a control signal according to the magnitude relationship being inverted. A comparator,
A counter which outputs a count value indicating an elapsed time since the change of the reference signal starts;
And a first memory group and a second memory group provided corresponding to each of the plurality of columns and holding the count value at the time when the control signal is output,
The comparator performs the plurality of comparisons including the first comparison and the second comparison on the same pixel signal;
The first memory group and the second memory group respectively hold the count value obtained by the first comparison and the count value obtained by the second comparison,
The first memory group has a bit width of N + 1 bits (N is a natural number), and holds the least significant bit to the (N + 1) th bit of the count value obtained by the first comparison,
The second memory group has a bit width of M bits (M is a natural number) larger than N + 1 bits, and holds the least significant bit to the Mth bit of the count value obtained by the second comparison. An imaging device characterized by: 前記カウント値は、複数のビットを含むグレイコードであることを特徴とする請求項５に記載の撮像装置。   The imaging apparatus according to claim 5, wherein the count value is a gray code including a plurality of bits. 前記カウンタは、前記比較器の各々に対して共通の前記カウント値を出力することを特徴とする請求項５又は６に記載の撮像装置。   The imaging apparatus according to claim 5, wherein the counter outputs the common count value to each of the comparators. 前記比較器は、前記複数の列の各々に対応して１個ずつ設けられることを特徴とする請求項５乃至７のいずれか１項に記載の撮像装置。   The image pickup apparatus according to any one of claims 5 to 7, wherein one comparator is provided corresponding to each of the plurality of columns. 前記比較器は、前記複数の列の各々に対応して複数個ずつ設けられることを特徴とする請求項５乃至７のいずれか１項に記載の撮像装置。   The image pickup apparatus according to any one of claims 5 to 7, wherein a plurality of the comparators are provided corresponding to each of the plurality of columns. 前記複数の列のうちの同一の列に対応する複数の前記比較器は、互いに異なる入力オフセット電圧を有することを特徴とする請求項９に記載の撮像装置。   The imaging device according to claim 9, wherein the plurality of comparators corresponding to the same one of the plurality of columns have different input offset voltages. 前記第１の比較の際に前記カウンタが出力する前記カウント値は、Ｎ＋１ビットのグレイコードであり、
前記第２の比較の際に前記カウンタが出力する前記カウント値は、Ｍビットのグレイコードである
ことを特徴とする請求項５乃至１０のいずれか１項に記載の撮像装置。 The count value output by the counter in the first comparison is a gray code of N + 1 bits,
The imaging device according to any one of claims 5 to 10, wherein the count value output by the counter at the time of the second comparison is a gray code of M bits. 前記第１の比較の際に前記カウンタが出力するカウント値と、前記第２の比較の際に前記カウンタが出力するカウント値とは同一である
ことを特徴とする請求項５乃至１０のいずれか１項に記載の撮像装置。 The count value output by the counter at the time of the first comparison is the same as the count value output by the counter at the time of the second comparison. An imaging device according to item 1. 前記第２メモリ群は、
Ｎ＋１ビットのビット幅を有し、前記第２の比較によって得られた前記カウント値のうちの最下位ビットから第Ｎ＋１ビットまでを保持する複数のメモリと、
Ｍ−（Ｎ＋１）ビットのビット幅を有し、前記第２の比較によって得られた前記カウント値と前記第１の比較によって得られた前記カウント値との差分に相当するカウント値のうちの第Ｎ＋２ビットから第Ｍビットまでを保持するリップルカウンタと
を有することを特徴とする請求項５乃至１２のいずれか１項に記載の撮像装置。 The second memory group is
A plurality of memories having a bit width of N + 1 bits and holding the least significant bit to the (N + 1) th bit of the count value obtained by the second comparison;
The first of the count values corresponding to the difference between the count value obtained by the second comparison and the count value obtained by the first comparison, having a bit width of M- (N + 1) bits The image pickup apparatus according to any one of claims 5 to 12, further comprising: a ripple counter that holds the (N + 2) th bit to the Mth bit. 前記比較器は、前記第１の比較及び前記第２の比較の際に、同一の前記参照信号を用いて前記比較を行い、
前記第１の比較及び前記第２の比較は、互いに異なる期間に行われる
ことを特徴とする請求項５乃至１３のいずれか１項に記載の撮像装置。 The comparator performs the comparison using the same reference signal in the first comparison and the second comparison.
The imaging device according to any one of claims 5 to 13, wherein the first comparison and the second comparison are performed in different periods. 前記比較器は、
前記第１の比較の際に、前記画素信号と、第１の参照信号との大小関係を比較し、
前記第２の比較の際に、前記画素信号と、前記第１の参照信号とは異なる第２の参照信号との大小関係を比較する
ことを特徴とする請求項５乃至１４のいずれか１項に記載の撮像装置。 The comparator is
At the time of the first comparison, the magnitude relationship between the pixel signal and the first reference signal is compared,
The magnitude relationship between the pixel signal and a second reference signal different from the first reference signal is compared at the time of the second comparison. The imaging device according to. 前記第１メモリ群に保持された前記カウント値から、前記第２メモリ群に保持された前記カウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、
前記第２メモリ群に保持された前記カウント値の２倍と、前記差分値とを加算して得られた値を出力する
ことを特徴とする請求項５乃至１５のいずれか１項に記載の撮像装置。 Obtaining a difference value obtained by subtracting the value from the least significant bit of the count values held in the second memory group to the (N + 1) th bit from the count value held in the first memory group;
The value obtained by adding two times the count value held in the second memory group and the difference value is output. A method according to any one of claims 5 to 15, Imaging device. 前記第１メモリ群に保持された前記カウント値から、前記第２メモリ群に保持された前記カウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、
前記差分値が、−（２Ｎ−１）［ＬＳＢ］以上であり、かつ２Ｎ−１［ＬＳＢ］以下の場合は、前記第２メモリ群に保持された前記カウント値の２倍と、前記差分値とを加算して得られた値を出力し、
前記差分値が、２Ｎ−１［ＬＳＢ］より大きい場合は、前記第２メモリ群に保持された前記カウント値の２倍と、前記差分値とを加算し、前記加算の結果から２Ｎ＋１を減算して得られた値を出力し、
前記差分値が、−（２Ｎ−１）［ＬＳＢ］より小さい場合は、前記第２メモリ群に保持された前記カウント値の２倍と、前記差分値とを加算し、前記加算の結果に２Ｎ＋１を加算して得られた値を出力する
ことを特徴とする請求項５乃至１５のいずれか１項に記載の撮像装置。 Obtaining a difference value obtained by subtracting the value from the least significant bit of the count values held in the second memory group to the (N + 1) th bit from the count value held in the first memory group;
When the difference value is − (2 N −1) [LSB] or more and 2 N −1 [LSB] or less, twice the count value held in the second memory group, and Output the value obtained by adding the difference value,
If the difference value is larger than 2 N −1 [LSB], twice the count value held in the second memory group and the difference value are added, and 2 N + 1 is obtained from the result of the addition. Output the value obtained by subtraction,
When the difference value is smaller than-(2 N -1) [LSB], twice the count value held in the second memory group and the difference value are added, and the sum is added to the result of the addition. The imaging apparatus according to any one of claims 5 to 15, which outputs a value obtained by adding 2 N + 1 . 複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、A plurality of pixels arranged to form a plurality of columns and outputting pixel signals according to incident light by photoelectric conversion;
前記複数の列の各々に対応して設けられ、各々が前記画素信号に対してＡＤ変換を行う複数のＡＤ変換回路であって、前記複数のＡＤ変換回路の各々は、１つの前記画素信号に対して第１のＡＤ変換及び第２のＡＤ変換を含む複数のＡＤ変換を行う、複数のＡＤ変換回路と、A plurality of AD conversion circuits provided corresponding to each of the plurality of columns, each performing AD conversion on the pixel signal, wherein each of the plurality of AD conversion circuits is provided for one pixel signal A plurality of AD conversion circuits for performing a plurality of AD conversions including a first AD conversion and a second AD conversion,
前記第１のＡＤ変換により得られた第１のデジタル値と、前記第２のＡＤ変換により得られた第２のデジタル値とを加算及び／又は平均する信号処理回路と、を有し、A signal processing circuit that adds and / or averages a first digital value obtained by the first AD conversion and a second digital value obtained by the second AD conversion;
前記信号処理回路は、前記第１のデジタル値の最下位ビットから第Ｎ＋１ビットまでと、前記第２のデジタル値の最下位ビットから第Ｍビットまでとを用いるよう構成されており、Ｎは自然数であり、ＭはＮ＋１よりも大きい自然数であり、前記第１のデジタル値の少なくとも第Ｍビットは前記加算及び前記平均のいずれにも用いられない、The signal processing circuit is configured to use the least significant bit to the (N + 1) bit of the first digital value and the least significant bit to the M bit of the second digital value, where N is a natural number M is a natural number greater than N + 1, and at least the Mth bit of the first digital value is not used in either the addition or the averaging.
ことを特徴とする撮像装置。An imaging device characterized by 前記複数のＡＤ変換回路の各々は、前記画素信号と、逐次比較動作のための電圧信号とを比較して二分探索を逐次行うことにより、前記第１のＡＤ変換及び前記第２のＡＤ変換を行う逐次比較型ＡＤ変換回路を更に有することを特徴とする請求項１８に記載の撮像装置。Each of the plurality of AD conversion circuits compares the pixel signal with a voltage signal for successive comparison and sequentially performs a binary search to perform the first AD conversion and the second AD conversion. The imaging device according to claim 18, further comprising a successive approximation AD conversion circuit to perform. 前記信号処理回路は、The signal processing circuit
前記第１のデジタル値から前記第２のデジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、Obtaining a difference value obtained by subtracting the value from the least significant bit to the (N + 1) th bit of the second digital value from the first digital value;
前記第２のデジタル値の２倍と、前記差分値とを加算して得られた値を出力するOutputting a value obtained by adding two times the second digital value and the difference value
ことを特徴とする請求項１８又は１９に記載の撮像装置。The imaging device according to claim 18 or 19, characterized in that: 前記信号処理回路は、The signal processing circuit
前記第１のデジタル値から、前記第２のデジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、Obtaining a difference value obtained by subtracting the value from the least significant bit of the second digital values to the (N + 1) th bit from the first digital value;
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］以上であり、かつ２-1) [LSB] or more, and 2 ＮN −１［ＬＳＢ］以下の場合は、前記第２のデジタル値の２倍と、前記差分値とを加算して得られた値を出力し、In the case of −1 [LSB] or less, a value obtained by adding two times the second digital value and the difference value is output,
前記差分値が、２The difference value is 2 ＮN −１［ＬＳＢ］より大きい場合は、前記第２のデジタル値の２倍と、前記差分値とを加算し、前記加算の結果から２If it is larger than -1 [LSB], 2 times the second digital value and the difference value are added, and 2 from the result of the addition Ｎ＋１N + 1 を減算して得られた値を出力し、Output the value obtained by subtracting
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］より小さい場合は、前記第２のデジタル値の２倍と、前記差分値とを加算し、前記加算の結果に２-1) If smaller than [LSB], add 2 times the second digital value and the difference value, and add 2 to the result of the addition. Ｎ＋１N + 1 を加算して得られた値を出力するOutput the value obtained by adding
ことを特徴とする請求項１８又は１９に記載の撮像装置。The imaging device according to claim 18 or 19, characterized in that: 複数の列の各々に対応して設けられ、各々が光電変換により入射光に応じて生成されたアナログ信号に対してＡＤ変換を行う複数のＡＤ変換回路であって、前記複数のＡＤ変換回路の各々は、１つの前記アナログ信号に対して第１のＡＤ変換及び第２のＡＤ変換を含む複数のＡＤ変換を行う、複数のＡＤ変換回路と、A plurality of AD conversion circuits provided corresponding to each of a plurality of columns, each performing AD conversion on an analog signal generated according to incident light by photoelectric conversion, wherein the plurality of AD conversion circuits A plurality of AD conversion circuits, each performing a plurality of AD conversions including a first AD conversion and a second AD conversion on one of the analog signals;
前記第１のＡＤ変換により得られた第１のデジタル値と、前記第２のＡＤ変換により得られた第２のデジタル値とを加算及び／又は平均する信号処理回路と、を有し、A signal processing circuit that adds and / or averages a first digital value obtained by the first AD conversion and a second digital value obtained by the second AD conversion;
前記信号処理回路は、前記第１のデジタル値の最下位ビットから第Ｎ＋１ビットまでと、前記第２のデジタル値の最下位ビットから第Ｍビットまでとを用いるよう構成されており、Ｎは自然数であり、ＭはＮ＋１よりも大きい自然数であり、前記第１のデジタル値の少なくとも第Ｍビットは前記加算及び前記平均のいずれにも用いられない、The signal processing circuit is configured to use the least significant bit to the (N + 1) bit of the first digital value and the least significant bit to the M bit of the second digital value, where N is a natural number M is a natural number greater than N + 1, and at least the Mth bit of the first digital value is not used in either the addition or the averaging.
ことを特徴とする信号処理装置。A signal processing apparatus characterized in that. 前記複数のＡＤ変換回路の各々は、前記アナログ信号と、逐次比較動作のための電圧信号とを比較して二分探索を逐次行うことにより、前記第１のＡＤ変換及び前記第２のＡＤ変換を行う逐次比較型ＡＤ変換回路を更に有することを特徴とする請求項２２に記載の信号処理装置。Each of the plurality of AD conversion circuits compares the analog signal with a voltage signal for successive comparison and sequentially performs a binary search to perform the first AD conversion and the second AD conversion. The signal processing apparatus according to claim 22, further comprising a successive approximation AD conversion circuit to perform. 前記信号処理回路は、The signal processing circuit
前記第１のデジタル値から前記第２のデジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、Obtaining a difference value obtained by subtracting the value from the least significant bit to the (N + 1) th bit of the second digital value from the first digital value;
前記第２のデジタル値の２倍と、前記差分値とを加算して得られた値を出力するOutputting a value obtained by adding two times the second digital value and the difference value
ことを特徴とする請求項２２又は２３に記載の信号処理装置。The signal processing apparatus according to claim 22 or 23, characterized in that: 前記信号処理回路は、The signal processing circuit
前記第１のデジタル値から、前記第２のデジタル値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、Obtaining a difference value obtained by subtracting the value from the least significant bit of the second digital values to the (N + 1) th bit from the first digital value;
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］以上であり、かつ２-1) [LSB] or more, and 2 ＮN −１［ＬＳＢ］以下の場合は、前記第２のデジタル値の２倍と、前記差分値とを加算して得られた値を出力し、In the case of −1 [LSB] or less, a value obtained by adding two times the second digital value and the difference value is output,
前記差分値が、２The difference value is 2 ＮN −１［ＬＳＢ］より大きい場合は、前記第２のデジタル値の２倍と、前記差分値とを加算し、前記加算の結果から２If it is larger than -1 [LSB], 2 times the second digital value and the difference value are added, and 2 from the result of the addition Ｎ＋１N + 1 を減算して得られた値を出力し、Output the value obtained by subtracting
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］より小さい場合は、前記第２のデジタル値の２倍と、前記差分値とを加算し、前記加算の結果に２-1) If smaller than [LSB], add 2 times the second digital value and the difference value, and add 2 to the result of the addition. Ｎ＋１N + 1 を加算して得られた値を出力するOutput the value obtained by adding
ことを特徴とする請求項２２又は２３に記載の信号処理装置。The signal processing apparatus according to claim 22 or 23, characterized in that: 複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、A plurality of pixels arranged to form a plurality of columns and outputting pixel signals according to incident light by photoelectric conversion;
前記複数の列の各々に対応して設けられ、各々が前記画素信号と時間に応じて変化する参照信号との比較における大小関係を判定し、前記大小関係が反転したことに応じて制御信号を出力する、複数の比較器と、The control signal is provided corresponding to each of the plurality of columns, each determining the magnitude relationship in the comparison between the pixel signal and the reference signal that changes with time, and the control signal according to the magnitude relationship being inverted. With multiple comparators to output
前記参照信号の変化が開始してからの経過時間を示すカウント値を出力するカウンタと、A counter that outputs a count value indicating an elapsed time since the start of the change of the reference signal;
信号処理回路と、を有し、And a signal processing circuit,
前記複数の比較器の各々は、１つの前記画素信号に対して、第１の比較及び第２の比較を含む複数回の前記比較を行うよう構成されており、Each of the plurality of comparators is configured to perform a plurality of comparisons, including a first comparison and a second comparison, on one pixel signal;
前記信号処理回路は、前記第１の比較により得られた第１のカウント値と、前記第２の比較により得られた第２のカウント値とを加算及び／又は平均するよう構成されており、The signal processing circuit is configured to add and / or average the first count value obtained by the first comparison and the second count value obtained by the second comparison,
前記信号処理回路は、前記第１のカウント値の最下位ビットから第Ｎ＋１ビットまでと、前記第２のカウント値の最下位ビットから第Ｍビットまでとを用いるよう構成されており、Ｎは自然数であり、ＭはＮ＋１よりも大きい自然数であり、前記第１のカウント値の少なくとも第Ｍビットは前記加算及び前記平均のいずれにも用いられない、The signal processing circuit is configured to use the least significant bit to the (N + 1) th bit of the first count value and the least significant bit to the Mth bit of the second count value, where N is a natural number M is a natural number greater than N + 1, and at least the Mth bit of the first count value is not used in either the addition or the averaging.
ことを特徴とする撮像装置。An imaging device characterized by 前記カウント値は、複数のビットを含むグレイコードであることを特徴とする請求項２６に記載の撮像装置。The imaging device according to claim 26, wherein the count value is a gray code including a plurality of bits. 前記カウンタは、前記複数の比較器に対して共通の前記カウント値を出力することを特徴とする請求項２６又は２７に記載の撮像装置。28. The image pickup apparatus according to claim 26, wherein the counter outputs the common count value to the plurality of comparators. 前記比較器は、前記複数の列の各々に対応して１個ずつ設けられることを特徴とする請求項２６乃至２８のいずれか１項に記載の撮像装置。The imaging device according to any one of claims 26 to 28, wherein one comparator is provided corresponding to each of the plurality of columns. 前記比較器は、前記複数の列の各々に対応して複数個ずつ設けられることを特徴とする請求項２６乃至２８のいずれか１項に記載の撮像装置。The imaging apparatus according to any one of claims 26 to 28, wherein a plurality of the comparators are provided corresponding to each of the plurality of columns. 前記複数の列のうちの同一の列に対応する複数の前記比較器は、互いに異なる入力オフセット電圧を有することを特徴とする請求項３０に記載の撮像装置。The imaging device according to claim 30, wherein the plurality of comparators corresponding to the same one of the plurality of columns have different input offset voltages. 前記第１の比較の際に前記カウンタが出力する前記カウント値は、Ｎ＋１ビットのグレイコードであり、The count value output by the counter in the first comparison is a gray code of N + 1 bits,
前記第２の比較の際に前記カウンタが出力する前記カウント値は、ＭビットのグレイコードであるThe count value output by the counter in the second comparison is an M-bit gray code
ことを特徴とする請求項２６乃至３１のいずれか１項に記載の撮像装置。The imaging device according to any one of claims 26 to 31, characterized in that: 前記複数の列の各々に対応して設けられ、各々が前記制御信号が出力された時点における前記カウント値を保持する複数の第１メモリと、前記複数の列の各々に対応して設けられ、各々が前記制御信号が出力された時点における前記カウント値を保持する複数の第２メモリと、を更に有し、A plurality of first memories provided corresponding to the plurality of columns, each holding the count value at the time of outputting the control signal, and provided corresponding to each of the plurality of columns; And a plurality of second memories each holding the count value at the time when the control signal is output,
前記複数の第２メモリの各々は、Each of the plurality of second memories is
Ｎ＋１ビットのビット幅を有し、前記第２の比較によって得られた前記カウント値のうちの最下位ビットから第Ｎ＋１ビットまでを保持するメモリと、A memory having a bit width of N + 1 bits and holding the least significant bit to the (N + 1) th bit of the count value obtained by the second comparison;
Ｍ−（Ｎ＋１）ビットのビット幅を有し、前記第２の比較によって得られた前記カウント値と前記第１の比較によって得られた前記カウント値との差分に相当するカウント値のうちの第Ｎ＋２ビットから第Ｍビットまでを保持するリップルカウンタとThe first of the count values corresponding to the difference between the count value obtained by the second comparison and the count value obtained by the first comparison, having a bit width of M- (N + 1) bits Ripple counter holding N + 2 bit to M bit
を有することを特徴とする請求項２６乃至３２のいずれか１項に記載の撮像装置。The image pickup apparatus according to any one of claims 26 to 32, comprising: 前記複数の比較器の各々は、前記第１の比較及び前記第２の比較の際に、同一の前記参照信号を用いて前記比較を行い、Each of the plurality of comparators performs the comparison using the same reference signal during the first comparison and the second comparison,
前記第１の比較及び前記第２の比較は、互いに異なる期間に行われるThe first comparison and the second comparison are performed in different time periods.
ことを特徴とする請求項２６乃至３３のいずれか１項に記載の撮像装置。34. The imaging device according to any one of claims 26 to 33. 前記複数の比較器の各々は、Each of the plurality of comparators
前記第１の比較の際に、前記画素信号と、第１の参照信号との大小関係を判定し、During the first comparison, the magnitude relationship between the pixel signal and the first reference signal is determined;
前記第２の比較の際に、前記画素信号と、前記第１の参照信号とは異なる第２の参照信号との大小関係を判定するDuring the second comparison, the magnitude relation between the pixel signal and a second reference signal different from the first reference signal is determined.
ことを特徴とする請求項２６乃至３４のいずれか１項に記載の撮像装置。35. An imaging device according to any one of claims 26 to 34, characterized in that. 前記信号処理回路は、The signal processing circuit
前記第１のカウント値から、前記第２のカウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、The difference value obtained by subtracting the value from the least significant bit of the second count value to the (N + 1) th bit from the first count value is acquired,
前記第２のカウント値の２倍と、前記差分値とを加算して得られた値を出力するOutputting a value obtained by adding two times the second count value and the difference value
ことを特徴とする請求項２６乃至３５のいずれか１項に記載の撮像装置。The imaging device according to any one of claims 26 to 35, wherein 前記信号処理回路は、The signal processing circuit
前記第１のカウント値から、前記第２のカウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、The difference value obtained by subtracting the value from the least significant bit of the second count value to the (N + 1) th bit from the first count value is acquired,
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］以上であり、かつ２-1) [LSB] or more, and 2 ＮN −１［ＬＳＢ］以下の場合は、前記第２のカウント値の２倍と、前記差分値とを加算して得られた値を出力し、In the case of −1 [LSB] or less, a value obtained by adding two times the second count value and the difference value is output,
前記差分値が、２The difference value is 2 ＮN −１［ＬＳＢ］より大きい場合は、前記第２のカウント値の２倍と、前記差分値とを加算し、前記加算の結果から２If it is larger than -1 [LSB], 2 times the second count value and the difference value are added, and 2 from the result of the addition Ｎ＋１N + 1 を減算して得られた値を出力し、Output the value obtained by subtracting
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］より小さい場合は、前記第２のカウント値の２倍と、前記差分値とを加算し、前記加算の結果に２-1) If smaller than [LSB], add 2 times the second count value and the difference value, and add 2 to the result of the addition. Ｎ＋１N + 1 を加算して得られた値を出力するOutput the value obtained by adding
ことを特徴とする請求項２６乃至３５のいずれか１項に記載の撮像装置。The imaging device according to any one of claims 26 to 35, wherein 各々が光電変換により入射光に応じて生成されたアナログ信号と時間に応じて変化する参照信号との比較における大小関係を判定し、前記大小関係が反転したことに応じて制御信号を出力する、複数の比較器と、Each determines a magnitude relationship in comparison between an analog signal generated according to incident light by photoelectric conversion and a reference signal that changes with time, and outputs a control signal according to the reversal of the magnitude relationship. With multiple comparators,
前記参照信号の変化が開始してからの経過時間を示すカウント値を出力するカウンタと、A counter that outputs a count value indicating an elapsed time since the start of the change of the reference signal;
信号処理回路と、を有し、And a signal processing circuit,
前記複数の比較器の各々は、１つの前記アナログ信号に対して、第１の比較及び第２の比較を含む複数回の前記比較を行い、Each of the plurality of comparators performs the plurality of comparisons, including a first comparison and a second comparison, on one of the analog signals;
前記信号処理回路は、前記第１の比較により得られた第１のカウント値と、前記第２の比較により得られた第２のカウント値とを加算及び／又は平均するよう構成されており、The signal processing circuit is configured to add and / or average the first count value obtained by the first comparison and the second count value obtained by the second comparison,
前記信号処理回路は、前記第１のカウント値の最下位ビットから第Ｎ＋１ビットまでと、前記第２のカウント値の最下位ビットから第Ｍビットまでとを用いるよう構成されており、Ｎは自然数であり、ＭはＮ＋１よりも大きい自然数であり、前記第１のカウント値の少なくとも第Ｍビットは前記加算及び前記平均のいずれにも用いられない、The signal processing circuit is configured to use the least significant bit to the (N + 1) th bit of the first count value and the least significant bit to the Mth bit of the second count value, where N is a natural number M is a natural number greater than N + 1, and at least the Mth bit of the first count value is not used in either the addition or the averaging.
ことを特徴とする信号処理装置。A signal processing apparatus characterized in that. 前記信号処理回路は、The signal processing circuit
前記第１のカウント値から前記第２のカウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、Obtaining a difference value obtained by subtracting the value from the least significant bit of the second count value to the (N + 1) th bit from the first count value;
前記第２のカウント値の２倍と、前記差分値とを加算して得られた値を出力するOutputting a value obtained by adding two times the second count value and the difference value
ことを特徴とする請求項３８に記載の信号処理装置。The signal processing apparatus according to claim 38, characterized in that: 前記信号処理回路は、The signal processing circuit
前記第１のカウント値から、前記第２のカウント値のうちの最下位ビットから第Ｎ＋１ビットまでの値を減算した差分値を取得し、The difference value obtained by subtracting the value from the least significant bit of the second count value to the (N + 1) th bit from the first count value is acquired,
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］以上であり、かつ２-1) [LSB] or more, and 2 ＮN −１［ＬＳＢ］以下の場合は、前記第２のカウント値の２倍と、前記差分値とを加算して得られた値を出力し、In the case of −1 [LSB] or less, a value obtained by adding two times the second count value and the difference value is output,
前記差分値が、２The difference value is 2 ＮN −１［ＬＳＢ］より大きい場合は、前記第２のカウント値の２倍と、前記差分値とを加算し、前記加算の結果から２If it is larger than -1 [LSB], 2 times the second count value and the difference value are added, and 2 from the result of the addition Ｎ＋１N + 1 を減算して得られた値を出力し、Output the value obtained by subtracting
前記差分値が、−（２The difference value is − (2 ＮN −１）［ＬＳＢ］より小さい場合は、前記第２のカウント値の２倍と、前記差分値とを加算し、前記加算の結果に２-1) If smaller than [LSB], add 2 times the second count value and the difference value, and add 2 to the result of the addition. Ｎ＋１N + 1 を加算して得られた値を出力するOutput the value obtained by adding
ことを特徴とする請求項３８に記載の信号処理装置。The signal processing apparatus according to claim 38, characterized in that: 光電変換により入射光に応じて生成されたアナログ信号と時間に応じて変化する参照信号との比較における大小関係を判定するステップであって、１つの前記アナログ信号に対する第１の比較及び第２の比較を含む、ステップと、Determining the magnitude relationship in the comparison between an analog signal generated according to incident light by photoelectric conversion and a reference signal that changes with time, the first comparison and the second comparison of one analog signal; Steps, including comparisons,
前記大小関係が反転したことに応じて制御信号を出力するステップと、Outputting a control signal in response to the inversion of the magnitude relation;
前記参照信号の変化が開始してからの経過時間を示すカウント値を出力するステップと、Outputting a count value indicating an elapsed time since the start of the change of the reference signal;
前記第１の比較により得られた第１のカウント値と、前記第２の比較により得られた第２のカウント値とを加算及び／又は平均するステップと、を有し、Adding and / or averaging the first count value obtained by the first comparison and the second count value obtained by the second comparison,
前記加算及び／又は前記平均するステップにおいて、前記第１のカウント値の最下位ビットから第Ｎ＋１ビットまでと、前記第２のカウント値の最下位ビットから第Ｍビットまでとが用いられ、Ｎは自然数であり、ＭはＮ＋１よりも大きい自然数であり、前記第１のカウント値の少なくとも第Ｍビットは前記加算及び前記平均のいずれにも用いられない、In the addition and / or the averaging, the least significant bit to the (N + 1) th bit of the first count value and the least significant bit to the Mth bit of the second count value are used, where N is M is a natural number greater than N + 1, and at least the Mth bit of the first count value is not used for either the addition or the average.
ことを特徴とする信号処理方法。A signal processing method characterized in that. 請求項１乃至２１及び請求項２６乃至３７のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された信号を処理する信号処理部と
を有することを特徴とする撮像システム。 An imaging apparatus according to any one of claims 1 to 21 and claims 26 to 37 ,
And a signal processing unit configured to process a signal output from the imaging device.
JP2016083424A 2015-09-10 2016-04-19 Imaging device and imaging system Active JP6666043B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/235,679 US10003761B2 (en) 2015-09-10 2016-08-12 Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal
CN201610806636.4A CN106534724B (en) 2015-09-10 2016-09-06 Imaging device and imaging system
US15/977,653 US10594971B2 (en) 2015-09-10 2018-05-11 Imaging device and imaging system performing multiple A/D conversions of a singular pixel signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015178255 2015-09-10
JP2015178255 2015-09-10

Publications (3)

Publication Number Publication Date
JP2017055382A JP2017055382A (en) 2017-03-16
JP2017055382A5 true JP2017055382A5 (en) 2019-04-25
JP6666043B2 JP6666043B2 (en) 2020-03-13

Family

ID=58317705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016083424A Active JP6666043B2 (en) 2015-09-10 2016-04-19 Imaging device and imaging system

Country Status (2)

Country Link
JP (1) JP6666043B2 (en)
CN (1) CN106534724B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039236B2 (en) * 2017-09-29 2022-03-22 キヤノン株式会社 Sequential comparison type AD converter, image pickup device, image pickup system, mobile body
JP2019134230A (en) * 2018-01-29 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 Dac circuit, solid-state imaging element, and electronic device
JP2020088425A (en) 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device, imaging device, and method for controlling solid-state imaging device
WO2021019972A1 (en) * 2019-08-01 2021-02-04 パナソニックＩｐマネジメント株式会社 Imaging device and drive method for imaging device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380439B2 (en) * 2004-07-16 2009-12-09 ソニー株式会社 Data processing method, data processing apparatus, semiconductor device for detecting physical quantity distribution, and electronic apparatus
JP5140849B2 (en) * 2008-02-13 2013-02-13 ルネサスエレクトロニクス株式会社 Content reference memory
JP5347341B2 (en) * 2008-06-06 2013-11-20 ソニー株式会社 Solid-state imaging device, imaging device, electronic device, AD conversion device, AD conversion method
JP5243352B2 (en) * 2009-06-17 2013-07-24 シャープ株式会社 AD converter, solid-state imaging device, and electronic information device
JP2012191359A (en) * 2011-03-09 2012-10-04 Sony Corp A/d conversion device, a/d conversion method and program
JP2013106225A (en) * 2011-11-15 2013-05-30 Canon Inc Imaging apparatus and imaging system
JP2013110457A (en) * 2011-11-17 2013-06-06 Toshiba Corp Solid image pickup device
CN102595066B (en) * 2012-03-05 2013-07-24 天津大学 Low-power consumption digital domain accumulating CMOS-TDI image sensor
JP2013207433A (en) * 2012-03-28 2013-10-07 Sony Corp Solid-state image sensor, imaging signal output method, and electronic apparatus
JP2015023391A (en) * 2013-07-18 2015-02-02 株式会社ニコン Solid-state image pickup device
TWI631854B (en) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP5886806B2 (en) * 2013-09-17 2016-03-16 キヤノン株式会社 Solid-state imaging device
CN104142510A (en) * 2014-07-29 2014-11-12 豪芯微电子科技（上海）有限公司 Data acquisition circuit with variable sampling rate

Similar Documents

Publication Publication Date Title
US10594971B2 (en) Imaging device and imaging system performing multiple A/D conversions of a singular pixel signal
JP2016005147A5 (en)
JP2017055382A5 (en)
JP2015162751A5 (en)
US9848150B2 (en) Image pickup apparatus comprising A/D converter with offset and gain correction based on amplitude of input signal
JP2014146849A5 (en)
US20110121161A1 (en) Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
JP2016005171A5 (en)
US9654716B2 (en) Image pickup apparatus, image pickup system, driving method for the image pickup apparatus, and inspection method for the image pickup apparatus
JP2016144151A5 (en)
CN106357996B (en) Image forming apparatus and image forming system
US9491390B2 (en) Method and system for implementing correlated multi-sampling with improved analog-to-digital converter linearity
JP2013211832A5 (en)
JP5554644B2 (en) Solid-state imaging device
JP6205215B2 (en) Imaging device
JP5818170B2 (en) A / D converter, image sensor device, and method for generating digital signal from analog signal
JP2014220663A5 (en)
JP2010519810A5 (en)
JP2017079452A5 (en)
JP2017005392A5 (en)
US20190082134A1 (en) Ad converter and solid-state imaging device
TWI493879B (en) Random estimation analog-to-digital converter
JP2013106225A (en) Imaging apparatus and imaging system
US8969770B2 (en) Correlated double sampling to include a controller to increment and invert a count during a first period and a second period
JP2017028609A5 (en)