JP2017049299A - 光センサ回路および光センサ回路を備えた表示装置 - Google Patents

Abstract

【課題】新たな配線を追加することなしに、開口率低下を抑制可能な光センサ回路および光センサ回路を備えた表示装置を提供する。
【解決手段】表示装置の特定の画素内に光センサが埋め込まれており、ｎを１以上の整数とした場合に、（ｎ＋１）ライン目のゲート線Ｇ（ｎ＋１）をリセット信号として使用し、ｎライン目のゲート線Ｇ（ｎ）を読み出し信号として使用する光センサ回路であって、表示装置のディスプレイモード時に使用するデータ線と同一配線を用いて、特定の画素内に埋め込まれた光センサによる検知信号をセンサモード時に出力可能とする。
【選択図】図１

Description

本発明は、液晶表示装置あるいは有機ＥＬ表示装置といった表示装置の駆動方法に関し、特に、パネル基板上に光センサを製作する場合の画素駆動回路技術に関するものである。

モバイル機器の高性能化、無線通信環境の高度化、指紋認証ソフトウェアの高度化などにより、携帯端末から指紋認証可能な携帯機器が販売され始めた。このような技術分野では、光センサを搭載した表示装置に関する技術がキーポイントとなる。

従来技術として、感度の高い光センサを画素領域内に備えた表示装置がある（例えば、特許文献１参照）。また、単チャンネル薄膜トランジスタのみを使用する表示装置において、画素に光センサを組み込む場合に、光センサとしてＰＩＮ型フォトダイオードを使用せずに、コストを低減する表示装置がある（例えば、特許文献２参照）。

さらに、発光回路と受光回路を含む画素を行列状に配置し、ＣＣＤセンサやＣＭＯＳセンサ、さらにはタッチパネルを設けなくても、画像情報を取り込めるようにするとともに、取り込んだ画像情報をデジタルデータで外部に出力する表示装置がある（例えば、特許文献３参照）

国際公開第２０１１−０６５５５８号 特開２０１１−３９８０６号公報 特開２００５−１４８２８５号公報

しかしながら、従来技術には、以下のような課題がある。
ディスプレイ面へ光センサを内蔵することを可能とすることで、部品点数低減によるコスト低下、顧客への新機能提供が可能となる。従って、特別な制御を必要とせず、開口率低下を抑制可能な光センサ回路方式が求められている。その一方で、ディスプレイ表示面にセンサを内蔵した製品は、未だ発売には至ってないのが現状である。

特許文献１に係る表示装置は、ゲート線とは別に、Ｒｅｓｅｔ信号ＲＳＴとＲｅａｄ Ｏｕｔ信号ＲＥＳが追加され、ゲート線とは異なる電源とタイミングでセンサが駆動される構成となっている。従って、センサ回路の制御が複雑化し、専用駆動系（専用ＩＣあるいはＤＤＩへの組み込み）が必要であるという問題があった。

また、特許文献２に係る表示装置は、ＲｅｓｅｔにＣＬＫ２信号、Ｒｅａｄ ＯｕｔにＳＧＮＤ信号、電源線にＣＬＫ１信号が追加された構成となっている。この構成では、各信号線が、ゲート線制御とは異なっており、回路構成および制御が複雑化する問題がある。

さらに、特許文献３に係る表示装置は、発光と受光の素子に有機ＥＬを用いたＡＭ型センサ回路であり、新たに３本の制御信号、２本のｂｉａｓ電位線と１本の出力線が追加された構成となっている。従って、この構成によっても、回路が複雑化する問題があるとともに、開口率が低下する問題もある。

すなわち、いずれの従来技術も、問題点の発生原因として、以下の３点を有している。
（原因１）表示のための映像信号入力と光センサからの出力データの読み出しとを両立することが難しい点。
（原因２）制御線としてゲート線を用いていない点。
（原因３）Ｒｅａｄ Ｏｕｔ線として、データ線を用いていない点。

換言すると、従来の表示装置は、光センサの制御（Ｒｅｓｅｔ、Ｒｅａｄ Ｏｕｔ）を簡単に行える方式がなく、表示のための映像信号入力と、光センサからの出力データの読み出しを両立することが難しく、センサ専用の駆動信号、入出力信号が必要となり、回路構成や制御が複雑化し、開口率の低下も招いていた。

本発明は、前記のような課題を解決するためになされたものであり、新たな配線を追加することなしに、開口率低下を抑制可能な光センサ回路および光センサ回路を備えた表示装置を得ることを目的とする。

本発明に係る光センサ回路は、表示装置の特定の画素内に光センサが埋め込まれており、ｎを１以上の整数とした場合に、（ｎ＋１）ライン目のゲート線Ｇ（ｎ＋１）をリセット信号として使用し、ｎライン目のゲート線Ｇ（ｎ）を読み出し信号として使用する光センサ回路であって、表示装置のディスプレイモード時に使用するデータ線と同一配線を用いて、特定の画素内に埋め込まれた光センサによる検知信号をセンサモード時に出力可能とするものである。

本発明によれば、ゲート線Ｇ（ｎ＋１）をＲｅｓｅｔ信号として用い、ゲート線Ｇ（ｎ）を読み出し信号として用いる光センサ回路であって、データ線と同一配線を用いて光センサによる検知信号を出力する回路構成を備えている。この結果、新たな配線を追加することなしに、開口率低下を抑制可能な光センサ回路および光センサ回路を備えた表示装置を得ることができる。

本発明の実施の形態１における表示装置の１画素に対応する領域での光センサ回路の回路図である。 本発明の実施の形態１における図１に示した光センサ回路の、センシング時および読み出し時の波形を示した図である。 本発明の実施の形態２における表示装置の１画素に対応する領域での光センサ回路の回路図である。 本発明の実施の形態３における表示装置の１画素に対応する領域での光センサ回路の回路図である。 本発明の実施の形態４における表示装置の１画素に対応する領域での光センサ回路の回路図である。 本発明の実施の形態５における光センサ回路を応用した表示装置の模式図である。 本発明の実施の形態５における光センサ回路を応用した表示装置の駆動波形を示した図である。

本発明に係る光センサ回路および光センサ回路を備えた表示装置は、以下の２点を技術的特徴とするものである。
（特徴１）新たな制御線を追加しないセンサ回路と制御方法
（特徴２）特徴１を実現するためのＲｅａｄ Ｏｕｔ方式
そこで、本発明の光センサ回路および光センサ回路を備えた表示装置の好適な実施の形態につき、以下に図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１における表示装置の１画素に対応する領域での光センサ回路の回路図である。この図１に示した本実施の形態１における光センサ回路は、以下の構成、特徴を有している。
・画素回路は、１つのフォトダイオードＰＤと、１つのキャパシタＣｓｓ、そして、２つのＴＦＴ Ｔｓｅｌ、Ｔｒｅａｄから構成されている。
・Ｖｓｓｔ、Ｖｓｖｏｌ、Ｖｒｏｓ、Ｖｒｏｌのそれぞれの添字は、以下の意味を表している。
Ｖｓｓｔ ：Ｓｅｎｓｅ Ｓｔａｒｔ
Ｖｓｖｏｌ：Ｓｅｎｓｅ Ｖｏｌｔａｇｅ
Ｖｒｏｓ ：Ｒｅａｄ Ｏｕｔ Ｓｏｕｒｃｅ
Ｖｒｏｌ ：Ｒｅａｄ Ｏｕｔ Ｌｉｎｅ

・Ｒｅｓｅｔは、ゲート線Ｇ（ｎ＋１）が立ち上がることで開始され、Ｒｅａｄ Ｏｕｔは、ゲート線Ｇ（ｎ）が立ち上がることで開始される。
・センサ出力時は、Ｖｒｏｓに、あるＶｓｖｏｌ電位が供給され、この電位とＶｓｓ電位との間の電位が、ＯＵＴとして出力される。

次に、表示処理を実行するディスプレイモードと、センサによる検出処理を実行するセンサモードのそれぞれの駆動について、説明する。

＜ディスプレイモード時＞
映像用画素には、ＲＧＢまたはＲＧＢＷのビデオデータを入力する。なお、図１では図示していないが、センサ画素の２本の入出力線（ＶｒｏｓとＶｒｏｌ）には、隣接映像画素用のビデオデータを入力するか、あるいは、出力線測をＦｌｏａｔｉｎｇに設定する。

＜センサモード時＞
センサ部の映像用画素の制御が変わることとなる。すなわち、ディスプレイ部の映像用画素には、ディスプレイモード時と同様に、ＲＧＢまたはＲＧＢＷのビデオデータを入力する。

その一方で、センサ部の映像用画素には「Ｈ」を入力し、この入力が、センサ画素の電源となる。また、センサ画素用の入力線は、Ｒｅａｄ Ｏｕｔ線として使用する。さらに、図１の下段に示したＲｅａｄ Ｏｕｔ ＴＦＴ（Ｔｒｏ）のゲートは、Ｂｉａｓ電位Ｖｂｉａｓに接続されており、ソースは、低電位Ｖｓｓに接続されている。

図２は、本発明の実施の形態１における図１に示した光センサ回路のセンサモード時におけるセンシング時および読み出し時の波形を示した図である。Ｒｅｓｅｔ動作は、ゲート線Ｇ（ｎ＋１）が立ち上がることで、ノードＶｓがＶｇｈ−ＶｔｈｐｄにＲｅｓｅｔされることで行われ、ノードＶｓの初期値Ｖｓｉｎｉは、下式として表される。
Ｖｓｉｎｉ＝Ｖｇｈ−Ｖｔｈｐｄ

それ以後、フォトダイオードが逆バイアス状態になり、光量に従った電流が、ゲート線Ｇ（ｎ＋１）に流れ、ノードＶｓの電位は、低下する。この状態が、図２中で「Ｓｅｎｓｉｎｇ期間」として表されている。

・この「Ｓｅｎｓｉｎｇ期間」の状態は、次のタイミングでゲート線Ｇ（ｎ）が活性化されるまで続き、ゲート線Ｇ（ｎ）の立ち上がりで、ＴＦＴのゲート電位（Ｖｓ）に応じた電位が、出力される。

以上のように、実施の形態１によれば、ゲート線Ｇ（ｎ＋１）をＲｅｓｅｔ信号として用い、ゲート線Ｇ（ｎ）を読み出し信号として用いる光センサ回路であって、データ線と同一配線を用いて光センサによる検知信号を出力する構成を実現している。この結果、新たな配線を追加することなしに、開口率低下を抑制可能とする光センサ回路および光センサ回路を備えた表示装置を得ることができる。

実施の形態２．
図３は、本発明の実施の形態２における表示装置の１画素に対応する領域での光センサ回路の回路図である。この図３に示した本実施の形態２における光センサ回路の回路構成は、先の実施の形態１における図１の回路構成と同一であるが、Ｒｅａｄ Ｏｕｔ ＴＦＴ（Ｔｒｏ）の制御方法が異なっている。

なお、図３で新たに追加された電圧Ｖｒｏｃｏｎｔ、Ｖｓｐのそれぞれの添字は、以下の意味を表している。
Ｖｒｏｃｏｎｔ：Ｒｅａｄ Ｏｕｔ Ｃｏｎｔｒｏｌ
Ｖｓｐ ：Ｓｅｎｓｅ Ｐｕｌｓｅ

本実施の形態２における光センサ回路は、以下の構成、特徴を有している。
・Ｒｅａｄ Ｏｕｔ ＴＦＴ（Ｔｒｏ）のゲートには、制御信号Ｖｒｏｃｏｎｔが入力され、ソースには、あるＰｕｌｓｅ波形（Ｖｓｐ）が入力される。
・Ｖｓｐが入力されることで、出力（ＯＵＴ）値の電位範囲を制御できる。

駆動方法は、先の実施の形態１に準じるものであり、説明を省略する。

以上のように、実施の形態２によれば、ゲート線Ｇ（ｎ＋１）をＲｅｓｅｔ信号として用い、ゲート線Ｇ（ｎ）を読み出し信号として用いる光センサ回路であって、データ線と同一配線を用いて光センサによる検知信号を出力する構成を実現している。この結果、新たな配線を追加することなしに、開口率低下を抑制可能とする光センサ回路および光センサ回路を備えた表示装置を得ることができる。

さらに、Ｒｅａｄ Ｏｕｔ ＴＦＴに所定電位のパルス波形を入力する構成とすることで、出力（ＯＵＴ）値の電位範囲を制御できるというさらなる効果を得ることができる。

実施の形態３．
図４は、本発明の実施の形態３における表示装置の１画素に対応する領域での光センサ回路の回路図である。この図４に示した本実施の形態３における光センサ回路は、先の実施の形態１、２とは異なる以下の構成、特徴を有している。
・画素回路は、１つのフォトダイオードＰＤ、１つのキャパシタＣｓｓ、そして、２つのＴＦＴ Ｔｓｅｌ、Ｔｒｅａｄから構成されている。ここで、キャパシタＣｓｓの接続位置が、先の実施の形態１、２と異なっている。具体的には、本実施の形態３におけるキャパシタＣｓｓは、Ｔｒｅａｄのゲートとドレインとの間に接続されている。

・その他、回路動作、駆動波形は、先の実施の形態１、２に準じる。
・先の実施の形態２と同様に、Ｒｅａｄ Ｏｕｔ ＴＦＴ（Ｔｒｏ）のゲートには、制御信号Ｖｒｏｃｏｎｔが入力され、ソースには、あるＰｕｌｓｅ波形（Ｖｓｐ）が入力される。
・Ｖｓｐが入力されることで、出力（ＯＵＴ）値の電位範囲を制御できる。

以上のように、実施の形態３によれば、キャパシタの接続位置を変更した構成の光センサ回路によっても、先の実施の形態２と同様の効果を得ることができる。

実施の形態４．
図５は、本発明の実施の形態４における表示装置の１画素に対応する領域での光センサ回路の回路図である。この図５に示した本実施の形態４における光センサ回路は、先の実施の形態１〜３とは異なる以下の構成、特徴を有している。
・画素回路は、１つのフォトダイオードＰＤ、１つのキャパシタＣｓｓ、そして、２つのＴＦＴ Ｔｓｅｌ、Ｔｒｅａｄから構成されている。ここで、キャパシタＣｓｓの接続位置が、先の実施の形態１〜３と異なっている。具体的には、本実施の形態４におけるキャパシタＣｓｓは、Ｔｒｅａｄのゲートと、ゲート線Ｇ（ｎ）との間に接続されている。

・その他、回路動作、駆動波形は、先の実施の形態１〜３に準じる。
・先の実施の形態２、３と同様に、Ｒｅａｄ Ｏｕｔ ＴＦＴ（Ｔｒｏ）のゲートには、制御信号Ｖｒｏｃｏｎｔが入力され、ソースには、あるＰｕｌｓｅ波形（Ｖｓｐ）が入力される。
・Ｖｓｐが入力されることで、出力（ＯＵＴ）値の電位範囲を制御できる。

以上のように、実施の形態４によれば、キャパシタの接続位置を変更した構成の光センサ回路によっても、先の実施の形態２、３と同様の効果を得ることができる。

実施の形態５．
本実施の形態５では、先の実施の形態１〜４で説明した光センサ回路を表示装置に適用する場合について説明する。特に、以下の具体例では、Ｒｅａｄ Ｏｕｔ制御信号Ｖｒｏｃｏｎｔを備えた光センサ回路を表示装置に適用する場合について説明する。

図６は、本発明の実施の形態５における光センサ回路を応用した表示装置の模式図である。具体的には、図６に示した表示装置は、１つのディスプレイの上部分をディスプレイモードとしてのみ駆動し、下部分をディスプレイモードとセンサ出力モードを活性化した場合の模式図である。

図７は、本発明の実施の形態５における光センサ回路を応用した表示装置の駆動波形を示した図である。ディスプレイモードとしてのみ駆動される上部領域では、ゲートラインＧＬ＿１からＧＬ＿ｘまでが、順次駆動される。

一方、ディスプレイモードとセンサ出力モードとして駆動される下部領域では、ゲートラインＧＬ＿ｘ＋１からＧＬ＿Ｄｕｍｍｙまでが、順次駆動されるとともに、この領域に対応して、センサ出力開始信号ＶｓｓｔとＲｅａｄ Ｏｕｔ制御信号Ｖｒｏｃｏｎｔが活性化されることで、センサ出力が開始される様子を示している。

以上のように、実施の形態５によれば、本発明の光センサ回路を適用した表示装置を用いることで、以下のような効果を得ることができる。
（効果１）光センサの制御にゲート線（Ｇ（ｎ）、Ｇ（ｎ＋１））を採用していることで、特別な駆動ＩＣが不要となる。
（効果２）センサ用電源と出力にデータ線を使用することで、追加配線が不要となり、開口率の低下を最小限に抑制することができる。

なお、上述した実施の形態１〜５の光センサ回路で使用されているフォトダイオードは、ＰＩＮ型ダイオード、アモルファスダイオード、ｎ型ダイオードなど、種々のタイプが適用可能である。

ＰＤ フォトダイオード、Ｃｓｓ キャパシタ、Ｔｓｅｌ、Ｔｒｅａｄ、Ｔｒｏ 薄膜トランジスタ（ＴＦＴ）。

Claims (9)

1. 表示装置の特定の画素内に光センサが埋め込まれており、ｎを１以上の整数とした場合に、（ｎ＋１）ライン目のゲート線Ｇ（ｎ＋１）をリセット信号として使用し、ｎライン目のゲート線Ｇ（ｎ）を読み出し信号として使用する光センサ回路であって、
   前記表示装置のディスプレイモード時に使用するデータ線と同一配線を用いて、前記特定の画素内に埋め込まれた前記光センサによる検知信号をセンサモード時に出力可能とする
   光センサ回路。
2. 前記センサモード時において、前記検知信号を出力する配線として、２本のデータ線を使用し、一方のデータ線は「Ｈ」信号を入力することで前記光センサ回路の電源配線として使用し、他方のデータ線は、前記検知信号の出力配線として使用する
   請求項１に記載の光センサ回路。
3. 前記検知信号の出力配線は、
   前記光センサの検出データ出力を行わないときには、ビデオデータが入力されるか、またはフローティング状態とされ、
   前記光センサの検出データ出力を行うときには、前記光センサからのデータ電位が入力される
   請求項１または２に記載の光センサ回路。
4. 前記光センサとして動作するフォトダイオードと、２つの薄膜トランジスタとを含んで構成された回路を前記特定の画素内に設けることで、前記光センサによる前記検知信号を出力可能とする
   請求項１から３のいずれか１項に記載の光センサ回路。
5. 前記光センサとして動作するフォトダイオードと、２つの薄膜トランジスタと、キャパシタとを含んで構成された回路を前記特定の画素内に設けることで、前記光センサによる前記検知信号を出力可能とする
   請求項１から３のいずれか１項に記載の光センサ回路。
6. 前記フォトダイオードは、ＰＩＮ型ダイオードである
   請求項４または５に記載の光センサ回路。
7. 前記フォトダイオードは、アモルファスダイオードである
   請求項４または５に記載の光センサ回路。
8. 前記フォトダイオードは、ｎ型ダイオードである
   請求項４または５に記載の光センサ回路。
9. 請求項１から８のいずれか１項に記載の光センサ回路を備えた表示装置。

Images