JP2017038085A - Circuit module - Google Patents

Circuit module Download PDF

Info

Publication number
JP2017038085A
JP2017038085A JP2016217704A JP2016217704A JP2017038085A JP 2017038085 A JP2017038085 A JP 2017038085A JP 2016217704 A JP2016217704 A JP 2016217704A JP 2016217704 A JP2016217704 A JP 2016217704A JP 2017038085 A JP2017038085 A JP 2017038085A
Authority
JP
Japan
Prior art keywords
wiring
package
wiring board
circuit module
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016217704A
Other languages
Japanese (ja)
Inventor
伸郎 池本
Nobuo Ikemoto
伸郎 池本
佳子 河合
Yoshiko Kawai
佳子 河合
直樹 郷地
Naoki Gochi
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016217704A priority Critical patent/JP2017038085A/en
Publication of JP2017038085A publication Critical patent/JP2017038085A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a circuit module that allows high-density wiring by providing auxiliary wiring not connected to an integrated circuit element for an IC package having the integrated circuit element.SOLUTION: A circuit module includes an IC package 2 having an integrated circuit element 5 and a wiring board 3 on which the IC package 2 is mounted, and the integrated circuit element 5 is connected to a plurality of land electrodes of the wiring board 3 via a part of a plurality of pads formed on a surface of the IC package 2. At least the two pads not connected to the integrated circuit element 5 among the plurality of pads are provided on the IC package 2, and they are connected by auxiliary wiring 8 not connected to the integrated circuit element 5. Further, a plurality of wiring patterns 10 provided in the wiring board 3 are connected via at least the two pads not connected to the integrated circuit element 5 and the auxiliary wiring 8.SELECTED DRAWING: Figure 1

Description

本発明は、配線基板にICパッケージが実装された回路モジュールに関する。   The present invention relates to a circuit module in which an IC package is mounted on a wiring board.

携帯電話などに代表される各種の移動端末装置には、RF回路、ベースバンド回路、液晶駆動回路、電源回路など、各種の機能回路を形成する半導体回路素子を有するICパッケージなどの各種の電子部品が実装された回路モジュールが内蔵されている。近年、移動端末装置の小型化、高機能化に伴い、回路モジュールの小型化、高機能化が要求されている。このような場合、回路モジュールのベース基板である配線基板が小さくなり、この配線基板上に各種電子部品が近接した状態で実装される。したがって、配線基板に実装された各種の電子部品を接続するための配線パターンを形成するためのスペースを、配線基板の表面に確保することが困難になっている。   Various mobile terminal devices typified by cellular phones and the like include various electronic components such as IC packages having semiconductor circuit elements that form various functional circuits such as RF circuits, baseband circuits, liquid crystal drive circuits, and power supply circuits. Built-in circuit module. In recent years, with the miniaturization and high functionality of mobile terminal devices, there has been a demand for miniaturization and high functionality of circuit modules. In such a case, the wiring board which is the base board of the circuit module becomes small, and various electronic components are mounted in close proximity on the wiring board. Therefore, it is difficult to secure a space on the surface of the wiring board for forming a wiring pattern for connecting various electronic components mounted on the wiring board.

そこで、図9に示すように、ICパッケージなどの各種の電子部品が実装される配線基板を多層化する技術が提案されている(例えば特許文献1参照)。この場合、多層化された配線基板を構成する各配線層201に、貫通ビアホール導体202や、半貫通ビアホール導体203、ライン導体204などが設けられることにより、配線基板に実装された各種の電子部品205を接続するための配線パターンが配線基板の内層に形成されている。   Therefore, as shown in FIG. 9, a technique for multilayering a wiring board on which various electronic components such as an IC package are mounted has been proposed (see, for example, Patent Document 1). In this case, each wiring layer 201 constituting the multilayered wiring board is provided with a through-via-hole conductor 202, a semi-through-hole via-hole conductor 203, a line conductor 204, and the like, so that various electronic components mounted on the wiring board are provided. A wiring pattern for connecting 205 is formed in the inner layer of the wiring board.

特開2011−9786号公報(段落0027〜0030、図1等参照)Japanese Patent Laying-Open No. 2011-9786 (see paragraphs 0027 to 0030, FIG. 1, etc.)

しかしながら、従来技術のように、配線基板を多層化することで、回路モジュールの配線パターンが高密度化し、各種の電子部品を配線パターンにより接続することが可能になるが、さらに配線パターンを形成しようとすると、配線基板の層数を増やす必要がある。この場合、層数を増やすことにより回路モジュールの製造コストが増大するとともに、配線基板の厚みも大きくなり、ひいては回路モジュールの高さ寸法が大きくなる。また、配線パターンを配線基板内や配線基板の表面に引き回すことにより電気信号等の伝送ロスが生じるおそれもある。   However, as in the prior art, by increasing the number of wiring boards, the wiring pattern of the circuit module can be increased in density and various electronic components can be connected by the wiring pattern. Then, it is necessary to increase the number of layers of the wiring board. In this case, by increasing the number of layers, the manufacturing cost of the circuit module increases, the thickness of the wiring board also increases, and consequently the height dimension of the circuit module increases. Moreover, there is a possibility that a transmission loss of an electric signal or the like may occur when the wiring pattern is routed around the wiring board or the surface of the wiring board.

本発明は、上記した課題に鑑みてなされたものであり、集積回路素子を有するICパッケージに、集積回路素子に接続されていない補助配線を設けることで、高密度配線が可能な回路モジュールを提供することを目的とする。   The present invention has been made in view of the above problems, and provides a circuit module capable of high-density wiring by providing auxiliary wiring not connected to an integrated circuit element in an IC package having the integrated circuit element. The purpose is to do.

上記した目的を達成するために、本発明の回路モジュールは、集積回路素子を有するICパッケージと、前記ICパッケージが実装される配線基板とを備え、前記ICパッケージの表面には複数のパッドが形成され、前記集積回路素子が当該複数のパッドのうちの一部を介して前記配線基板の複数のランド電極に接続されている回路モジュールにおいて、前記ICパッケージは、前記集積回路素子の能動面側に形成された再配線層を備え、前記複数のパッドは、前記再配線層の表面に形成され、前記再配線層は樹脂で形成されるとともに、内部には前記集積回路素子に接続されていない補助配線が設けられ、前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記再配線層に設けられた柱状導体および前記補助配線を介して接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記少なくとも2つのパッドと前記補助配線を介して接続されていることを特徴としている(請求項1)。   In order to achieve the above object, a circuit module of the present invention includes an IC package having an integrated circuit element and a wiring board on which the IC package is mounted, and a plurality of pads are formed on the surface of the IC package. In the circuit module in which the integrated circuit element is connected to the plurality of land electrodes of the wiring board through a part of the plurality of pads, the IC package is disposed on the active surface side of the integrated circuit element. A plurality of pads formed on a surface of the redistribution layer, the redistribution layer formed of a resin, and an auxiliary not internally connected to the integrated circuit element; Columnar conductors provided in the redistribution layer, wherein at least two pads that are provided with wiring and are not connected to the integrated circuit element among the plurality of pads, A plurality of wiring patterns provided on the wiring board are connected via the auxiliary wiring and the at least two pads are connected via the auxiliary wiring (Claim 1). .

また、前記補助配線は、前記ICパッケージの対向辺上にそれぞれ配置されて前記集積回路素子に接続されていない前記少なくとも2つのパッドどうしを接続するように設けられていることを特徴としている(請求項2)。   Further, the auxiliary wiring is provided so as to connect the at least two pads which are respectively arranged on opposite sides of the IC package and are not connected to the integrated circuit element (claims). Item 2).

また、前記補助配線に、インダクタを設けてもよく(請求項3)、また、キャパシタを設けてもよい(請求項4)。   In addition, an inductor may be provided in the auxiliary wiring (Claim 3), or a capacitor may be provided (Claim 4).

請求項1の発明によれば、回路モジュールに実装するICパッケージには、前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記ICパッケージに設けられ、かつ、前記集積回路素子に接続されていない補助配線により接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記少なくとも2つのパッドと前記補助配線を介して接続されている。   According to the invention of claim 1, in the IC package to be mounted on the circuit module, at least two pads that are not connected to the integrated circuit element among the plurality of pads are provided in the IC package, and A plurality of wiring patterns provided on the wiring board are connected to the at least two pads via the auxiliary wiring, and are connected by auxiliary wiring not connected to the integrated circuit element.

補助配線は、ICパッケージの集積回路素子に接続されていない空きパッドを利用して形成されているため、この補助配線を利用することにより、配線基板に形成する配線パターンをICパッケージ側に形成することができる。そのため、回路モジュールの高密度配線化を図ることができる。   Since the auxiliary wiring is formed using an empty pad that is not connected to the integrated circuit element of the IC package, a wiring pattern to be formed on the wiring board is formed on the IC package side by using this auxiliary wiring. be able to. Therefore, high density wiring of the circuit module can be achieved.

また、補助配線を利用することにより、例えば、配線基板が多層構造を有する場合には、配線基板の層数を増やすことなく高密度の配線が可能になるため、回路モジュールの低背化(小型化)を図ることができるとともに、配線基板の層数の増加に伴うモジュールの製造コストの増大を抑制することができる。   In addition, by using auxiliary wiring, for example, when the wiring board has a multilayer structure, high-density wiring is possible without increasing the number of layers of the wiring board. Increase in the manufacturing cost of the module due to the increase in the number of layers of the wiring board can be suppressed.

また、集積回路素子の能動面側に再配線層が形成され、この再配線層にICパッケージの複数のパッドと補助配線が設けられているため、請求項1の発明と同様に、回路モジュールの高密度配線化を図ることができる。   Further, since the rewiring layer is formed on the active surface side of the integrated circuit element, and the rewiring layer is provided with a plurality of pads of the IC package and the auxiliary wiring, High density wiring can be achieved.

請求項2の発明によれば、補助配線は、ICパッケージの対向辺上にそれぞれ配置されて集積回路素子に接続されていない少なくとも2つのパッドどうしを接続するように設けられている。例えば、ICパッケージを跨ぐ位置に実装された複数の電子部品などを配線基板の表面に形成された配線パターンで接続する場合、ICパッケージの下を通過するように直線的に配線パターンを形成することが電気信号等の伝送ロスを考慮する上で好ましいが、他の配線パターンとの関係により直線的に配線パターンを形成できない場合があり、このような場合、従来では、ICパッケージの下を通らないように迂回させて配線パターンを引き回したり、配線基板が多層構造を有する場合には、配線基板の層数を増やすことにより電子部品どうしを電気的に接続している。   According to the invention of claim 2, the auxiliary wiring is provided so as to connect at least two pads which are respectively arranged on the opposite sides of the IC package and are not connected to the integrated circuit element. For example, when connecting a plurality of electronic components mounted on a position across the IC package with a wiring pattern formed on the surface of the wiring board, form the wiring pattern linearly so as to pass under the IC package. Is preferable in consideration of transmission loss of electric signals and the like, but there is a case where the wiring pattern cannot be formed linearly due to the relationship with other wiring patterns. In such a case, conventionally, it does not pass under the IC package. When the wiring pattern is routed around and the wiring board has a multilayer structure, the electronic components are electrically connected by increasing the number of layers of the wiring board.

請求項2の発明にかかるICパッケージに設けられた補助配線は、ICパッケージの対向辺上にそれぞれ配置され集積回路素子に接続されていない少なくとも2つのパッドどうしを接続するように形成されているため、この補助配線を利用することにより、上記したように、直線的に配線パターンを形成できない場合であっても、他の配線パターンを避けて電子部品どうしを直線的に接続させることができる。   The auxiliary wiring provided in the IC package according to the invention of claim 2 is formed so as to connect at least two pads which are respectively arranged on opposite sides of the IC package and not connected to the integrated circuit element. By using this auxiliary wiring, even when the wiring pattern cannot be formed linearly as described above, the electronic components can be connected linearly while avoiding other wiring patterns.

そのため、他の配線パターンを避けるために余分な配線パターンを引き回す必要がなくなり、モジュールの配線基板を小さくすることができる。また、配線基板の層数を増加させる必要もないため、回路モジュールの低背化を図ることができるとともに、配線基板の多層化に伴う回路モジュールの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。   Therefore, it is not necessary to route an extra wiring pattern in order to avoid other wiring patterns, and the wiring board of the module can be made small. In addition, since it is not necessary to increase the number of layers of the wiring board, it is possible to reduce the height of the circuit module and to suppress an increase in manufacturing cost of the circuit module due to the multilayered wiring board. Further, since the length of the wiring pattern can be shortened, transmission loss of an electric signal or the like caused by drawing the wiring pattern can be suppressed.

請求項3の発明によれば、ICパッケージ側の補助配線にインダクタが設けられているため、そのインダクタを配線基板に形成する必要がなくなり、モジュールの小型化を図ることができる。   According to the invention of claim 3, since the inductor is provided in the auxiliary wiring on the IC package side, it is not necessary to form the inductor on the wiring board, and the module can be miniaturized.

請求項4の発明によれば、ICパッケージ側の補助配線にキャパシタが設けられているため、そのキャパシタを配線基板に形成する必要がなくなり、モジュールの小型化を図ることができる。   According to the invention of claim 4, since the capacitor is provided in the auxiliary wiring on the IC package side, it is not necessary to form the capacitor on the wiring board, and the module can be miniaturized.

本発明の第1実施形態にかかる回路モジュールを示す図である。It is a figure which shows the circuit module concerning 1st Embodiment of this invention. 本発明の第1実施形態にかかる集積回路素子の電極パッド、ICパッケージの再配線パターンおよび回路モジュールの配線パターンの一例を示す図である。It is a figure which shows an example of the electrode pad of the integrated circuit element concerning 1st Embodiment of this invention, the rewiring pattern of IC package, and the wiring pattern of a circuit module. 本発明の第2実施形態にかかる回路モジュールを示す図である。It is a figure which shows the circuit module concerning 2nd Embodiment of this invention. 本発明の第3実施形態にかかる回路モジュールを示す図である。It is a figure which shows the circuit module concerning 3rd Embodiment of this invention. 本発明の第4実施形態にかかる回路モジュールを示す図である。It is a figure which shows the circuit module concerning 4th Embodiment of this invention. 本発明の第5実施形態にかかる回路モジュールを示す図である。It is a figure which shows the circuit module concerning 5th Embodiment of this invention. ICパッケージに設けられたインダクタの一例を示す図である。It is a figure which shows an example of the inductor provided in IC package. ICパッケージに設けられたキャパシタの一例を示す図である。It is a figure which shows an example of the capacitor provided in IC package. 従来の回路モジュールの一例を示す図である。It is a figure which shows an example of the conventional circuit module.

<第1実施形態>
本発明の第1実施形態にかかるモジュールについて、図1、図2を参照して説明する。図1は本発明の第1実施形態にかかる回路モジュールの断面図であり、図2(a)はICパッケージの平面図であり、(b)は配線パターンが形成された配線基板の平面図である。なお、図2(a)は、説明を簡単にするために、集積回路素子側から見たICパッケージの輪郭、複数のパッド、集積回路素子の電極パッド、再配線ライン、補助配線のみを示し、その他の部分を透明で表している。また、図2(b)は、配線基板にICパッケージが実装されたときのICパッケージの輪郭とICパッケージに設けられた補助配線を点線で表している。また、図2(b)において、配線基板3に実装される電子部品4a,4bを点線で表している。
<First Embodiment>
The module according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of a circuit module according to a first embodiment of the present invention, FIG. 2 (a) is a plan view of an IC package, and (b) is a plan view of a wiring board on which a wiring pattern is formed. is there. 2A shows only the outline of the IC package, a plurality of pads, the electrode pads of the integrated circuit element, the redistribution line, and the auxiliary wiring as viewed from the integrated circuit element side for the sake of simplicity. The other parts are shown as transparent. FIG. 2B shows the outline of the IC package when the IC package is mounted on the wiring board and the auxiliary wiring provided on the IC package by dotted lines. Moreover, in FIG.2 (b), the electronic components 4a and 4b mounted in the wiring board 3 are represented by the dotted line.

図1に示す回路モジュール1は、通信端末装置が備えるマザー基板に搭載されるものであり、この実施形態では、各種回路が形成された集積回路素子5を備えたICパッケージ2と、他の集積回路素子やフィルタ、抵抗、キャパシタ、インダクタなどの各種の電子部品4a,4bと、ICパッケージ2および各種の電子部品4を実装するための配線基板3とを備え、RF−ID(Radio Frequency IDentification)システムのRW用通信端末装置の回路モジュールとして形成される。   A circuit module 1 shown in FIG. 1 is mounted on a mother board included in a communication terminal device. In this embodiment, an IC package 2 including an integrated circuit element 5 on which various circuits are formed, and other integrated circuits. It includes various electronic components 4a and 4b such as circuit elements, filters, resistors, capacitors, and inductors, and an IC package 2 and a wiring board 3 for mounting the various electronic components 4, and is provided with an RF-ID (Radio Frequency IDentification). It is formed as a circuit module of a communication terminal device for RW of the system.

ICパッケージ2は、図1に示すように、ウエハレベル−チップサイズパッケージ(WL−CSP)構造を有し、各種機能回路が形成された集積回路素子5と、ポリイミドやエポキシ樹脂などの絶縁材料で形成された再配線層6と、外部接続用の複数のパッド7と、補助配線8とを備えている。なお、集積回路素子5は、例えば、RF−IDのRW用IC、高周波フロントエンド用のSW−IC、電源用のSW−IC等が挙げられる。また、再配線層6に形成される補助配線8は、ポリイミドで形成された再配線層6にフォトリソグラフィ技術を用いて形成することができる。   As shown in FIG. 1, the IC package 2 has a wafer level-chip size package (WL-CSP) structure, and is composed of an integrated circuit element 5 on which various functional circuits are formed, and an insulating material such as polyimide or epoxy resin. The formed rewiring layer 6, a plurality of pads 7 for external connection, and an auxiliary wiring 8 are provided. Examples of the integrated circuit element 5 include an RF-ID RW IC, a high-frequency front-end SW-IC, and a power SW-IC. Further, the auxiliary wiring 8 formed on the rewiring layer 6 can be formed on the rewiring layer 6 formed of polyimide using a photolithography technique.

また、ICパッケージ2に設けられた外部接続用の各パッド7は、ポスト電極13a(例えばCuポスト)、再配線層6に形成された再配線ライン14およびビア導体13bを介して、集積回路素子5の各電極パッド9および補助配線8と電気的に接続される。そして、ICパッケージ2を配線基板3の所定の位置に実装することにより、ICパッケージ2の各パッド7と配線基板3上に設けられたICパッケージ用ランド電極11aとが半田12を介して電気的に接続される。この場合、ICパッケージ2は、超音波接合や半田リフローなどの一般的な表面実装技術により実装するとよい。なお、集積回路素子5の各電極パッド9は、例えば、Alにより形成され、再配線層6に形成された補助配線8は、例えば、Cuにより形成される。   Further, each external connection pad 7 provided in the IC package 2 is connected to the integrated circuit element via a post electrode 13a (for example, Cu post), a rewiring line 14 formed in the rewiring layer 6, and a via conductor 13b. 5 are electrically connected to each electrode pad 9 and auxiliary wiring 8. Then, by mounting the IC package 2 at a predetermined position on the wiring board 3, each pad 7 of the IC package 2 and the IC package land electrode 11 a provided on the wiring board 3 are electrically connected via the solder 12. Connected to. In this case, the IC package 2 may be mounted by a general surface mounting technique such as ultrasonic bonding or solder reflow. Each electrode pad 9 of the integrated circuit element 5 is made of, for example, Al, and the auxiliary wiring 8 formed in the rewiring layer 6 is made of, for example, Cu.

配線基板3は、この実施形態では、セラミックグリーンシートにより形成された複数の誘電体層が積層されて焼成されることで一体的にセラミック積層体として形成される。すなわち、各誘電体層を形成するセラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーを成形してシート化されたものであり、約1000℃前後の低い温度で、所謂、低温焼成できるように形成されている。そして、セラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールにAgやCuなどを含む導体ペーストが充填されたり、ビアフィルめっきが施されることにより層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の電極パターンが形成されて、各誘電体層が形成される。   In this embodiment, the wiring board 3 is integrally formed as a ceramic laminate by laminating and firing a plurality of dielectric layers formed of ceramic green sheets. That is, the ceramic green sheets forming each dielectric layer are formed by forming a slurry in which a mixed powder such as alumina and glass is mixed with an organic binder and a solvent, and the sheet is about 1000 ° C. So that it can be fired at a low temperature. Then, via holes are formed in the ceramic green sheet by laser processing or the like, and the formed via holes are filled with a conductive paste containing Ag, Cu or the like, or via fill plating is performed to form via conductors for interlayer connection Then, various electrode patterns are formed by printing with a conductive paste, and each dielectric layer is formed.

このように、配線基板3には、配線パターン10、ICパッケージ2や電子部品4a,4bを実装するためのICパッケージ用ランド電極11aや電子部品用ランド電極11bなどの種々の電極パターンが設けられているが、配線基板3は、樹脂やセラミック、ポリマー材料などを用いたプリント基板、LTCC、アルミナ系基板、ガラス基板、複合材料基板、単層基板、多層基板などで形成することができ、回路モジュール1の使用目的に応じて、適宜最適な材質を選択して配線基板3を形成すればよい。   As described above, the wiring board 3 is provided with various electrode patterns such as the wiring pattern 10, the IC package 2 and the electronic component land electrodes 11a and the electronic component land electrodes 11b for mounting the electronic components 4a and 4b. However, the wiring board 3 can be formed of a printed circuit board, LTCC, alumina substrate, glass substrate, composite material substrate, single layer substrate, multilayer substrate, etc. using resin, ceramic, polymer material, etc. The wiring board 3 may be formed by selecting an optimal material as appropriate according to the purpose of use of the module 1.

次に、回路モジュール1の配線構造について、図1および図2を参照して詳述する。   Next, the wiring structure of the circuit module 1 will be described in detail with reference to FIG. 1 and FIG.

図1および図2(a)に示すように、ICパッケージ2には、ICパッケージ2を配線基板3に実装する際、配線基板3の表面に形成されたICパッケージ用ランド電極11aと接続できるような位置に外部接続用の複数のパッド7が再配線層6の表面に形成され、再配線層6に形成された各パッド7の一部は、再配線層6に形成された再配線ライン14、ポスト電極13aおよびビア導体13bを介して、集積回路素子5の能動面に形成された複数の電極パッド9と電気的に接続される。また、各パッド7のうち、ICパッケージ2の対向辺上に配置され、集積回路素子5に接続されないパッド7aどうしが再配線層6に形成された補助配線8により接続される。なお、補助配線8は、ICパッケージ2の対向辺上に配置されたパッド7どうしを接続するだけでなく、集積回路素子5に接続されていないパッド7であれば、いずれのパッドどうしを接続してもかまわない。また、補助配線8は、ICパッケージ2側に設けられていればよく、必ずしも再配線層6を形成して、その再配線層6に設ける必要はない。   As shown in FIGS. 1 and 2A, the IC package 2 can be connected to an IC package land electrode 11a formed on the surface of the wiring board 3 when the IC package 2 is mounted on the wiring board 3. A plurality of pads 7 for external connection are formed on the surface of the rewiring layer 6 at various positions, and a part of each pad 7 formed on the rewiring layer 6 is a rewiring line 14 formed on the rewiring layer 6. The plurality of electrode pads 9 formed on the active surface of the integrated circuit element 5 are electrically connected via the post electrode 13a and the via conductor 13b. Of the pads 7, pads 7 a that are arranged on opposite sides of the IC package 2 and are not connected to the integrated circuit element 5 are connected by auxiliary wiring 8 formed in the rewiring layer 6. The auxiliary wiring 8 connects not only the pads 7 arranged on the opposite sides of the IC package 2 but also the pads 7 that are not connected to the integrated circuit element 5. It doesn't matter. Further, the auxiliary wiring 8 only needs to be provided on the IC package 2 side, and it is not always necessary to form the rewiring layer 6 and provide it on the rewiring layer 6.

図2(b)は、配線基板3の表面に形成されたICパッケージ用ランド電極11a、電子部品用ランド電極11bおよび配線パターン10a,10bと、配線基板3に実装される電子部品4a,4bおよびICパッケージ2を示している。なお、配線基板3の表面に形成されたICパッケージ用ランド電極11a,電子部品用ランド電極11bおよび配線パターンのうち、説明に関係する部分以外は図示省略する。   FIG. 2B shows an IC package land electrode 11a, electronic component land electrode 11b and wiring patterns 10a and 10b formed on the surface of the wiring board 3, and electronic components 4a and 4b mounted on the wiring board 3. An IC package 2 is shown. Of the IC package land electrode 11a, the electronic component land electrode 11b, and the wiring pattern formed on the surface of the wiring board 3, portions other than those related to the description are not shown.

配線基板3の表面には、図2(b)に示すように、複数のICパッケージ用ランド電極11a,電子部品用ランド電極11bおよび配線パターン10a,10bが形成され、所定のICパッケージ用ランド電極11a(白丸印)にICパッケージ2の再配線層6の表面に形成された各パッド7が接続されるようにICパッケージ2が実装されるとともにICパッケージ2を跨ぐ位置に電子部品4a,4bが配線基板3に実装される。このとき、配線基板3の配線パターン10aがICパッケージ2の下を通過するように形成されている。また、電子部品4a,4bどうしが、配線パターン10bとICパッケージ2の再配線層6に設けられた補助配線8を介して電気的に接続されることにより、配線パターン10aと電子部品4a,4bどうしを接続する配線パターン10bとが短絡することを防止している。   As shown in FIG. 2B, a plurality of IC package land electrodes 11a, electronic component land electrodes 11b, and wiring patterns 10a and 10b are formed on the surface of the wiring substrate 3, and predetermined IC package land electrodes are formed. The IC package 2 is mounted so that the pads 7 formed on the surface of the rewiring layer 6 of the IC package 2 are connected to 11a (white circles), and the electronic components 4a and 4b are located across the IC package 2. Mounted on the wiring board 3. At this time, the wiring pattern 10 a of the wiring board 3 is formed so as to pass under the IC package 2. In addition, the electronic components 4a and 4b are electrically connected to each other through the wiring pattern 10b and the auxiliary wiring 8 provided in the rewiring layer 6 of the IC package 2, whereby the wiring pattern 10a and the electronic components 4a and 4b are connected. This prevents a short circuit between the wiring patterns 10b connecting the two.

なお、補助配線8の接続対象は、配線基板3に実装された電子部品4a,4bに限られず、配線基板3に実装あるいは形成された、集積回路素子、ビアホール導体、電極パッドなどを接続対象とすることができる。   Note that the connection target of the auxiliary wiring 8 is not limited to the electronic components 4 a and 4 b mounted on the wiring board 3, and an integrated circuit element, a via-hole conductor, an electrode pad, or the like mounted or formed on the wiring board 3 is a connection target. can do.

ところで、図2(b)に示すように、ICパッケージ2を跨ぐ位置に実装された複数の電子部品4a,4bなどを配線基板3の表面に形成された配線パターン10bで接続する場合、ICパッケージ2の下を通過するように直線的に配線パターン10bを形成することが電気信号等の伝送ロスを考慮する上で好ましい。しかし、電子部品4a,4bどうしを直線的に結ぶ配線パターン10bを配線基板3の表面に形成しようとすると、配線基板3の表面に形成された配線パターン10aとショートするため、配線基板3の同一面上に両配線パターン10a,10bを形成することができない。このような場合、従来では、ICパッケージ2の下を通らないように迂回させて配線パターン10bを引き回したり、配線基板3が多層構造を有する場合には、配線基板3の層数を増やすことにより電子部品4a,4bどうしを電気的に接続している。   By the way, as shown in FIG. 2 (b), when a plurality of electronic components 4a, 4b and the like mounted at a position across the IC package 2 are connected by a wiring pattern 10b formed on the surface of the wiring substrate 3, the IC package It is preferable to form the wiring pattern 10b linearly so as to pass under 2 in view of transmission loss of an electric signal or the like. However, if the wiring pattern 10b that linearly connects the electronic components 4a and 4b is to be formed on the surface of the wiring board 3, the wiring pattern 10a formed on the surface of the wiring board 3 is short-circuited. Both wiring patterns 10a and 10b cannot be formed on the surface. In such a case, conventionally, the wiring pattern 10b is routed around so as not to pass under the IC package 2, or when the wiring board 3 has a multilayer structure, the number of layers of the wiring board 3 is increased. The electronic components 4a and 4b are electrically connected.

したがって、第1実施形態にかかる回路モジュール1によれば、ICパッケージ2の対向辺上にそれぞれ配置され、ICパッケージ2の集積回路素子5に接続されていない2つのパッド7aどうしを接続するようにICパッケージ2の再配線層6に補助配線8が設けられている。そのため、補助配線8と配線基板3に形成された配線パターン10bとを接続させることにより、配線基板3の表面に形成された配線パターン10aを避けて、直線的な配線パターンにより電子部品4a,4bどうしを接続することができる。そのため、電子部品4a,4bどうしを接続するために配線基板3の表面に配線パターン10bを引回す必要がなく、回路モジュール1の小型化を図ることができる。また、配線基板3が多層構造を有する場合には、層数を増やす必要がないため回路モジュール1の低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1の製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。   Therefore, according to the circuit module 1 according to the first embodiment, the two pads 7a that are respectively arranged on the opposite sides of the IC package 2 and not connected to the integrated circuit element 5 of the IC package 2 are connected to each other. An auxiliary wiring 8 is provided on the rewiring layer 6 of the IC package 2. Therefore, by connecting the auxiliary wiring 8 and the wiring pattern 10b formed on the wiring substrate 3, the electronic components 4a and 4b are avoided by the linear wiring pattern while avoiding the wiring pattern 10a formed on the surface of the wiring substrate 3. You can connect each other. Therefore, it is not necessary to route the wiring pattern 10b on the surface of the wiring board 3 in order to connect the electronic components 4a and 4b, and the circuit module 1 can be reduced in size. Further, when the wiring board 3 has a multilayer structure, it is not necessary to increase the number of layers, so that the circuit module 1 can be reduced in height, and the manufacturing cost of the circuit module 1 accompanying the multilayered wiring board 3 is increased. Can be suppressed. Further, since the length of the wiring pattern can be shortened, transmission loss of an electric signal or the like caused by drawing the wiring pattern can be suppressed.

<第2実施形態>
本発明の第2実施形態にかかる回路モジュールについて、図3を参照して説明する。図3は本発明の第2実施形態にかかる回路モジュールを示す図である。
Second Embodiment
A circuit module according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a diagram showing a circuit module according to the second embodiment of the present invention.

第2実施形態にかかる回路モジュール1aが上記した第1実施形態と異なるのは、図3に示すように、配線基板3上に実装された電子部品4が、ICパッケージ2の再配線層6に形成された補助配線8を介して、グランド電極15に接続されている点である。また、電子部品4およびグランド電極15それぞれと補助配線8とを接続する配線パターン10bが配線基板3の内部に形成されている。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。また、この場合、電子部品4およびグランド電極15それぞれと補助配線8とを接続する配線パターン10bを配線基板3の表面に形成してもかまわない。   The circuit module 1a according to the second embodiment differs from the first embodiment described above in that the electronic component 4 mounted on the wiring board 3 is placed on the rewiring layer 6 of the IC package 2 as shown in FIG. The point is that it is connected to the ground electrode 15 through the formed auxiliary wiring 8. In addition, a wiring pattern 10 b that connects the electronic component 4 and the ground electrode 15 to the auxiliary wiring 8 is formed inside the wiring substrate 3. In addition, since the other structure is the structure similar to above-described 1st Embodiment, description of the structure is abbreviate | omitted by attaching | subjecting the same code | symbol. In this case, a wiring pattern 10 b that connects each of the electronic component 4 and the ground electrode 15 to the auxiliary wiring 8 may be formed on the surface of the wiring board 3.

このような構成にすることにより、電子部品4とグランド電極15とを接続するための配線パターン10bの一部をICパッケージ2側に形成することができるため、回路モジュール1aの小型化を図ることができるとともに、回路モジュール1aの高密度配線化を図ることができる。また、配線基板3が多層構造を有する場合には、電子部品4とグランド電極15を接続させるための配線パターン10bを形成するにあたり、配線基板3の層数を増やす必要がないため、回路モジュール1aの低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1aの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。   With this configuration, a part of the wiring pattern 10b for connecting the electronic component 4 and the ground electrode 15 can be formed on the IC package 2 side, so that the circuit module 1a can be downsized. In addition, the circuit module 1a can be densely wired. Further, when the wiring board 3 has a multilayer structure, it is not necessary to increase the number of layers of the wiring board 3 in forming the wiring pattern 10b for connecting the electronic component 4 and the ground electrode 15. Therefore, the circuit module 1a The increase in the manufacturing cost of the circuit module 1a due to the multilayered wiring board 3 can be suppressed. Further, since the length of the wiring pattern can be shortened, transmission loss of an electric signal or the like caused by drawing the wiring pattern can be suppressed.

<第3実施形態>
本発明の第3実施形態にかかる回路モジュールについて、図4を参照して説明する。図4は本発明の第3実施形態にかかる回路モジュールを示す図である。
<Third Embodiment>
A circuit module according to a third embodiment of the present invention will be described with reference to FIG. FIG. 4 is a diagram showing a circuit module according to a third embodiment of the present invention.

第3実施形態にかかる回路モジュール1bが上記した第1実施形態と異なるのは、図4に示すように、ICパッケージ2aがチップサイズパッケージ(CSP)構造を有する点と、電子部品4a,4bそれぞれと補助配線8とを接続する配線パターン10bが配線基板3の内部に形成されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。また、このとき、電子部品4a,4bそれぞれと補助配線8とを接続する配線パターン10bを配線基板3の表面に形成してもかまわない。   The circuit module 1b according to the third embodiment differs from the first embodiment described above in that the IC package 2a has a chip size package (CSP) structure as shown in FIG. 4 and the electronic components 4a and 4b, respectively. A wiring pattern 10 b for connecting the auxiliary wiring 8 and the auxiliary wiring 8 is formed inside the wiring board 3. In addition, since the other structure is the structure similar to above-described 1st Embodiment, description of the structure is abbreviate | omitted by attaching | subjecting the same code | symbol. At this time, a wiring pattern 10b for connecting each of the electronic components 4a and 4b and the auxiliary wiring 8 may be formed on the surface of the wiring board 3.

この場合、ICパッケージ2aは、パッケージ基板16と、集積回路素子5と封止樹脂17から構成され、集積回路素子5が実装されるパッケージ基板16には、外部接続用の複数のパッド7と、集積回路素子5とは接続されない補助配線8と、配線パターン18と、ポスト電極19(またはビアホール導体)とが形成され、補助配線8および集積回路素子5それぞれが、配線パターン18やポスト電極19を介して外部接続用の複数のパッド7に電気的に接続される。   In this case, the IC package 2a includes a package substrate 16, an integrated circuit element 5, and a sealing resin 17. The package substrate 16 on which the integrated circuit element 5 is mounted includes a plurality of pads 7 for external connection, The auxiliary wiring 8, the wiring pattern 18, and the post electrode 19 (or via hole conductor) that are not connected to the integrated circuit element 5 are formed, and the auxiliary wiring 8 and the integrated circuit element 5 respectively connect the wiring pattern 18 and the post electrode 19. And are electrically connected to a plurality of pads 7 for external connection.

このような構成にすることにより、CSP構造を有するICパッケージ2aが実装される回路モジュール1bにおいても、配線基板3に形成される電子部品4a,4bどうしを接続する配線パターン10bの一部をICパッケージ2a側に形成することができるため、回路モジュール1bの小型化を図ることができるとともに、回路モジュール1bに高密度に配線パターンを形成することができる。また、配線基板3が多層構造を有する場合には、電子部品4a,4bどうしを接続させるための配線パターンを形成する際、層数を増やす必要がないため、回路モジュール1bの低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1bの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。   With this configuration, even in the circuit module 1b on which the IC package 2a having the CSP structure is mounted, a part of the wiring pattern 10b that connects the electronic components 4a and 4b formed on the wiring board 3 is integrated with the IC. Since the circuit module 1b can be formed on the package 2a side, the circuit module 1b can be reduced in size, and wiring patterns can be formed on the circuit module 1b with high density. Further, when the wiring board 3 has a multilayer structure, it is not necessary to increase the number of layers when forming a wiring pattern for connecting the electronic components 4a and 4b, so that the circuit module 1b can be reduced in height. In addition, it is possible to suppress an increase in manufacturing cost of the circuit module 1b due to the multilayered wiring board 3. Further, since the length of the wiring pattern can be shortened, transmission loss of an electric signal or the like caused by drawing the wiring pattern can be suppressed.

<第4実施形態>
本発明の第4実施形態にかかる回路モジュールについて、図5を参照して説明する。図5は本発明の第4実施形態にかかる回路モジュールを示す図である。
<Fourth embodiment>
A circuit module according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a diagram showing a circuit module according to a fourth embodiment of the present invention.

第4実施形態にかかる回路モジュール1cが上記した第1実施形態と異なるのは、図5に示すように、ICパッケージ2が配線基板3に内蔵されている点と、電子部品4a,4bどうしを接続する配線パターン10bが配線基板3の内部に形成されている点と、ICパッケージ2と電子部品4a,4bが樹脂17により封止されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。   The circuit module 1c according to the fourth embodiment differs from the first embodiment described above in that the IC package 2 is built in the wiring board 3 and the electronic components 4a and 4b are different from each other as shown in FIG. The wiring pattern 10 b to be connected is formed inside the wiring substrate 3, and the IC package 2 and the electronic components 4 a and 4 b are sealed with a resin 17. In addition, since the other structure is the structure similar to above-described 1st Embodiment, description of the structure is abbreviate | omitted by attaching | subjecting the same code | symbol.

このように構成することにより、電子部品4a,4bを接続するための配線パターン10bをICパッケージ2側に形成することができるため、第1実施形態と同様の効果を奏することができる。特に、このような実施形態の場合、ICパッケージ2下の配線基板の積層数が少なくなるため、モジュールの低背化の効果が高くなる。   With this configuration, the wiring pattern 10b for connecting the electronic components 4a and 4b can be formed on the IC package 2 side, so that the same effect as in the first embodiment can be obtained. In particular, in the case of such an embodiment, since the number of wiring substrates stacked under the IC package 2 is reduced, the effect of reducing the height of the module is enhanced.

<第5実施形態>
本発明の第5実施形態にかかる回路モジュールについて、図6を参照して説明する。図6は本発明の第5実施形態にかかる回路モジュールを示す図である。
<Fifth Embodiment>
A circuit module according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a diagram showing a circuit module according to a fifth embodiment of the present invention.

第5実施形態にかかる回路モジュール1dが上記した第1実施形態と異なるのは、図6に示すように、補助配線8に接続されるICパッケージ2のパッド7から配線基板3に設けられたビア導体19aを介して、配線基板内に埋設された内蔵電子部品4cの一方の外部電極に直接接続され、他方の外部電極が配線基板3のグランド電極15に接続されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。   The circuit module 1d according to the fifth embodiment is different from the first embodiment described above in that vias provided in the wiring board 3 from the pads 7 of the IC package 2 connected to the auxiliary wiring 8 as shown in FIG. It is directly connected to one external electrode of the built-in electronic component 4 c embedded in the wiring board through the conductor 19 a and the other external electrode is connected to the ground electrode 15 of the wiring board 3. In addition, since the other structure is the structure similar to above-described 1st Embodiment, description of the structure is abbreviate | omitted by attaching | subjecting the same code | symbol.

このように構成することにより、内蔵電子部品4cと他の電子部品(図示せず)などとを接続するための配線パターンをICパッケージ2側に形成することができるため、第1実施形態と同様の効果を奏することができる。また、電子部品4cを配線基板3に内蔵することにより、回路モジュール1dの小型化を図ることができる。   With this configuration, a wiring pattern for connecting the built-in electronic component 4c and other electronic components (not shown) can be formed on the IC package 2 side, which is the same as in the first embodiment. The effect of can be produced. Further, by incorporating the electronic component 4c in the wiring board 3, the circuit module 1d can be reduced in size.

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。   The present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit of the invention.

例えば、本実施形態1〜5にかかる発明では、補助配線8を1本ずつ再配線層6に形成したが、集積回路素子5に接続されていない他の複数のパッド7を利用して、複数の補助配線8を再配線層6に形成してもかまわない。このように複数の補助配線8を設けることで、さらに回路モジュール1,1a,1b,1c,1dの配線パターンの高密度化を図ることができる。   For example, in the inventions according to the first to fifth embodiments, the auxiliary wirings 8 are formed one by one in the rewiring layer 6, but a plurality of other pads 7 that are not connected to the integrated circuit element 5 are used. The auxiliary wiring 8 may be formed in the rewiring layer 6. By providing the plurality of auxiliary wirings 8 in this way, the wiring patterns of the circuit modules 1, 1a, 1b, 1c, 1d can be further densified.

また、ICパッケージ2の再配線層6に形成された補助配線8を、例えば、図7(a)に示すように、メアンダ状に形成してインダクタ20を設けてもよい。また、図7(b)に示すように、補助配線8を渦巻き状に形成してインダクタ20を設けてもよい。このようにすることで、従来、配線基板3に実装していたチップインダクタを実装する必要がなくなり、回路モジュール1,1a,1b,1c,1dの小型化を図ることができる。また、これらのインダクタ20は、ポリイミドなどで形成された再配線層6にフォトリソグラフィ技術を用いて高精度にパターン形成されるため、配線基板3にインダクタ20を形成する場合と比較して、高精度にインダクタ20を形成することができる。   Further, the auxiliary wiring 8 formed in the rewiring layer 6 of the IC package 2 may be formed in a meander shape as shown in FIG. Further, as shown in FIG. 7B, the inductor 20 may be provided by forming the auxiliary wiring 8 in a spiral shape. By doing in this way, it becomes unnecessary to mount the chip inductor conventionally mounted on the wiring board 3, and the circuit modules 1, 1a, 1b, 1c, and 1d can be downsized. In addition, since these inductors 20 are patterned with high precision on the rewiring layer 6 formed of polyimide or the like by using a photolithography technique, the inductors 20 are higher in comparison with the case where the inductors 20 are formed on the wiring board 3. The inductor 20 can be formed with high accuracy.

また、図8(a)に示すように、ICパッケージ2の再配線層6に形成された補助配線8の中途付近を切断し、その配線間隔を最適化することにより、再配線層6にキャパシタ21を形成してもよい。このように構成することにより、従来、配線基板3に実装していたチップコンデンサを実装する必要がなくなり、回路モジュール1,1a,1b,1c,1dの小型化を図ることができる。また、このキャパシタ21は、ポリイミドなどで形成された再配線層6にフォトリソグラフィ技術を用いて高精度にパターン形成されるため、配線基板3にキャパシタ21を形成する場合と比較して、高精度にキャパシタ21を形成することができる。   Further, as shown in FIG. 8 (a), a portion of the auxiliary wiring 8 formed in the rewiring layer 6 of the IC package 2 is cut off in the vicinity, and the wiring interval is optimized, whereby the rewiring layer 6 has a capacitor. 21 may be formed. With this configuration, it is not necessary to mount a chip capacitor that has been conventionally mounted on the wiring board 3, and the circuit modules 1, 1a, 1b, 1c, and 1d can be downsized. In addition, since the capacitor 21 is patterned with high accuracy on the rewiring layer 6 formed of polyimide or the like using a photolithography technique, the capacitor 21 has higher accuracy than the case where the capacitor 21 is formed on the wiring substrate 3. Capacitor 21 can be formed.

また、図8(b)に示すように、補助配線8の配線を、くし型構造(IDT構造)に形成してもよい。このようにすることで、対向する電極の面積を大きくすることができ、再配線層6に、容量の大きなキャパシタ21を高精度に形成することができる。   Further, as shown in FIG. 8B, the auxiliary wiring 8 may be formed in a comb structure (IDT structure). By doing so, the area of the opposing electrode can be increased, and the capacitor 21 having a large capacity can be formed in the rewiring layer 6 with high accuracy.

また、図8(c)に示すように、補助配線8を電極−絶縁体−電極構造のように多層化して、キャパシタ21を形成してもよい。このようにすることで、平面でキャパシタ21を形成する場合と比較して、再配線層6に大きな容量を有するキャパシタ21を高精度に形成することができる。   Further, as shown in FIG. 8C, the auxiliary wiring 8 may be multilayered like an electrode-insulator-electrode structure to form the capacitor 21. By doing in this way, compared with the case where the capacitor 21 is formed on a plane, the capacitor 21 having a large capacity in the redistribution layer 6 can be formed with high accuracy.

1 回路モジュール
2 ICパッケージ
3 配線基板
4、4a、4b 電子部品
5 集積回路素子
6 再配線層
7 パッド
8 補助配線
10、10a、10b 配線パターン
11a ランド電極(ICパッケージ用ランド電極)
20 インダクタ
21 キャパシタ
DESCRIPTION OF SYMBOLS 1 Circuit module 2 IC package 3 Wiring board 4, 4a, 4b Electronic component 5 Integrated circuit element 6 Rewiring layer 7 Pad 8 Auxiliary wiring 10, 10a, 10b Wiring pattern 11a Land electrode (land electrode for IC package)
20 Inductor 21 Capacitor

Claims (4)

集積回路素子を有するICパッケージと、前記ICパッケージが実装される配線基板とを備え、前記ICパッケージの表面には複数のパッドが形成され、前記集積回路素子が当該複数のパッドのうちの一部を介して前記配線基板の複数のランド電極に接続されている回路モジュールにおいて、
前記ICパッケージは、前記集積回路素子の能動面側に形成された再配線層を備え、
前記複数のパッドは、前記再配線層の表面に形成され、
前記再配線層は樹脂で形成されるとともに、内部には前記集積回路素子に接続されていない補助配線が設けられ、
前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記再配線層に設けられた柱状導体および前記補助配線を介して接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記少なくとも2つのパッドと前記補助配線を介して接続されている
ことを特徴とする回路モジュール。
An IC package having an integrated circuit element; and a wiring board on which the IC package is mounted. A plurality of pads are formed on a surface of the IC package, and the integrated circuit element is a part of the plurality of pads. In the circuit module connected to the plurality of land electrodes of the wiring board via
The IC package includes a rewiring layer formed on an active surface side of the integrated circuit element,
The plurality of pads are formed on a surface of the redistribution layer,
The rewiring layer is formed of resin, and an auxiliary wiring not connected to the integrated circuit element is provided inside,
At least two pads that are not connected to the integrated circuit element among the plurality of pads are connected via the columnar conductor provided in the rewiring layer and the auxiliary wiring, and provided on the wiring board. A circuit module, wherein a plurality of wiring patterns are connected to the at least two pads via the auxiliary wiring.
前記補助配線は、前記ICパッケージの対向辺上にそれぞれ配置されて前記集積回路素子に接続されていない前記少なくとも2つのパッドどうしを接続するように設けられていることを特徴とする請求項1に記載の回路モジュール。   The auxiliary wiring is provided so as to connect the at least two pads which are respectively arranged on opposite sides of the IC package and are not connected to the integrated circuit element. The circuit module as described. 前記補助配線にインダクタが設けられていることを特徴とする請求項1または2に記載の回路モジュール。   The circuit module according to claim 1, wherein an inductor is provided in the auxiliary wiring. 前記補助配線にキャパシタが設けられていることを特徴とする請求項1ないし3のいずれかに記載の回路モジュール。   4. The circuit module according to claim 1, wherein a capacitor is provided in the auxiliary wiring.
JP2016217704A 2016-11-08 2016-11-08 Circuit module Pending JP2017038085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016217704A JP2017038085A (en) 2016-11-08 2016-11-08 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016217704A JP2017038085A (en) 2016-11-08 2016-11-08 Circuit module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011218903A Division JP2013080764A (en) 2011-10-03 2011-10-03 Circuit module

Publications (1)

Publication Number Publication Date
JP2017038085A true JP2017038085A (en) 2017-02-16

Family

ID=58048689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016217704A Pending JP2017038085A (en) 2016-11-08 2016-11-08 Circuit module

Country Status (1)

Country Link
JP (1) JP2017038085A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024030802A1 (en) * 2022-08-01 2024-02-08 Qualcomm Incorporated DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1802873A1 (en) * 1967-10-13 1969-07-10 Ferranti Ltd Semiconductor circuit arrangement
DE1937009A1 (en) * 1969-07-21 1971-01-28 Siemens Ag Non contacting conductor cross overs for - integrated circuits
WO1994001888A1 (en) * 1992-07-08 1994-01-20 Daimler Benz Ag Multiple wiring arrangement for multichip modules
JPH11195746A (en) * 1997-10-08 1999-07-21 Lucent Technol Inc Integrated circuit package
JP2002009197A (en) * 2000-06-19 2002-01-11 Seiko Epson Corp Semiconductor device and method for wiring its package inside
JP2002057291A (en) * 2000-08-11 2002-02-22 Iep Technologies:Kk Semiconductor device and manufacturing method thereof
JP2005183870A (en) * 2003-12-24 2005-07-07 Fujitsu Ltd High-frequency device
JP2006140193A (en) * 2004-11-10 2006-06-01 Sony Corp Semiconductor device and its fabrication process
JP2007221036A (en) * 2006-02-20 2007-08-30 Fujikura Ltd Semiconductor package and manufacturing method thereof
JP2007288038A (en) * 2006-04-19 2007-11-01 Casio Comput Co Ltd Semiconductor device
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1802873A1 (en) * 1967-10-13 1969-07-10 Ferranti Ltd Semiconductor circuit arrangement
DE1937009A1 (en) * 1969-07-21 1971-01-28 Siemens Ag Non contacting conductor cross overs for - integrated circuits
WO1994001888A1 (en) * 1992-07-08 1994-01-20 Daimler Benz Ag Multiple wiring arrangement for multichip modules
JPH11195746A (en) * 1997-10-08 1999-07-21 Lucent Technol Inc Integrated circuit package
JP2002009197A (en) * 2000-06-19 2002-01-11 Seiko Epson Corp Semiconductor device and method for wiring its package inside
JP2002057291A (en) * 2000-08-11 2002-02-22 Iep Technologies:Kk Semiconductor device and manufacturing method thereof
JP2005183870A (en) * 2003-12-24 2005-07-07 Fujitsu Ltd High-frequency device
JP2006140193A (en) * 2004-11-10 2006-06-01 Sony Corp Semiconductor device and its fabrication process
JP2007221036A (en) * 2006-02-20 2007-08-30 Fujikura Ltd Semiconductor package and manufacturing method thereof
JP2007288038A (en) * 2006-04-19 2007-11-01 Casio Comput Co Ltd Semiconductor device
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024030802A1 (en) * 2022-08-01 2024-02-08 Qualcomm Incorporated DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS

Similar Documents

Publication Publication Date Title
JP6119845B2 (en) High frequency component and high frequency module including the same
JP3709882B2 (en) Circuit module and manufacturing method thereof
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
KR101731691B1 (en) Three dimensional passive multi-component structures
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US8841759B2 (en) Semiconductor package and manufacturing method thereof
TWI649841B (en) High frequency module and manufacturing method thereof
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
US9844138B2 (en) Multilayer wiring board
US9538644B2 (en) Multilayer wiring substrate and module including same
US10645798B2 (en) Composite component-embedded circuit board and composite component
JP5958454B2 (en) Built-in module
JP7302784B2 (en) Interposer and package structure including the same
US8455992B2 (en) Semiconductor package and method of fabricating the same
TWI521655B (en) High frequency module and high frequency module carrying device
JP2013080764A (en) Circuit module
JP2017038085A (en) Circuit module
JP2007305692A (en) Electronic component, method for manufacturing the same, substrate including built-in electronic component, and method for manufacturing the same
US20080123309A1 (en) Slim design main board
JP2003086755A (en) Hybrid module
JP5846187B2 (en) Built-in module
JP2013110299A (en) Composite module
JP2004247699A (en) Wiring board
JP2023047754A (en) wiring board
JP2006270081A (en) Wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180227