JP2017017982A - スイッチングレギュレータ及び集積回路パッケージ - Google Patents

スイッチングレギュレータ及び集積回路パッケージ Download PDF

Info

Publication number
JP2017017982A
JP2017017982A JP2016127115A JP2016127115A JP2017017982A JP 2017017982 A JP2017017982 A JP 2017017982A JP 2016127115 A JP2016127115 A JP 2016127115A JP 2016127115 A JP2016127115 A JP 2016127115A JP 2017017982 A JP2017017982 A JP 2017017982A
Authority
JP
Japan
Prior art keywords
switch
voltage
signal
down mode
end connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016127115A
Other languages
English (en)
Other versions
JP6901238B2 (ja
Inventor
雄平 山口
Yuhei Yamaguchi
雄平 山口
立石　哲夫
Tetsuo Tateishi
哲夫 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP2016/069213 priority Critical patent/WO2017002834A1/ja
Priority to US15/740,729 priority patent/US10218269B2/en
Priority to EP16817942.2A priority patent/EP3316465A4/en
Publication of JP2017017982A publication Critical patent/JP2017017982A/ja
Application granted granted Critical
Publication of JP6901238B2 publication Critical patent/JP6901238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】電流モード制御が容易であって、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを提供する。
【解決手段】出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１（第１スイッチ）及びＭＯＳトランジスタＱ２（第２スイッチ）が相補的にオン／オフし、昇降圧モード時にＭＯＳトランジスタＱ３（第３スイッチ）のオンデューティＤを固定してＭＯＳトランジスタＱ３（第３スイッチ）及びＭＯＳトランジスタＱ４（第４スイッチ）が相補的にオン／オフするスイッチングレギュレータ。当該スイッチングレギュレータは、第２スイッチを流れる電流の情報に応じて電流モード制御を行う。
【選択図】図１

Description

本発明は、昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの一部品として用いることが可能な集積回路パッケージに関する。
エンジンの再始動を何度も行うアイドリングストップ車ではエンジンを一時的に停止されている期間にＡＶ機器や空調機器などの車載機器によってバッテリの電力が消費され続けるため、クランキング（エンジン始動）時のバッテリ電圧低下が従来よりも厳しくなる。入力電圧（バッテリ電圧）の低下時に出力電圧を保持する昇降圧型スイッチングレギュレータを用いることで、クランキング時にバッテリ電圧が大きく低下した場合でも車載機器を正常動作させることができる。
このため、車載機器市場において、昇降圧型スイッチングレギュレータの需要が高まっている。
ここで、一般的な昇降圧型スイッチングレギュレータの構成及び動作について説明する。図３７は一般的な昇降圧型スイッチングレギュレータの構成を示す図である。
図３７に示す昇降圧型スイッチングレギュレータは、降圧用スイッチであるＭＯＳトランジスタＱ１１及びＱ１２と、インダクタＬ１１と、昇圧用スイッチであるＭＯＳトランジスタＱ１３及びＱ１４と、出力コンデンサＣ１１と、抵抗Ｒ１１〜Ｒ１４と、制御部ＣＮＴ１１と、を備えている。
制御部ＣＮＴ１１は、抵抗Ｒ１１及びＲ１２からなる分圧回路の出力によって出力電圧ＶＯＵＴを監視しており、抵抗Ｒ１３及びＲ１４からなる分圧回路の出力によって入力電圧であるバッテリ電圧ＶＢＡＴを監視している。
バッテリ電圧ＶＢＡＴが第１の所定値Ａ１よりも大きい場合、制御部ＣＮＴ１１は降圧モードを選択する（図３８参照）。降圧モードでは、制御部ＣＮＴ１１は、出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御し、ＭＯＳトランジスタＱ１３を常時オフにし、ＭＯＳトランジスタＱ１４を常時オンにする。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図３９Ａに示すようになる。
バッテリ電圧ＶＢＡＴが第１の所定値Ａ１以下で第２の所定値Ａ２よりも大きい場合、制御部ＣＮＴ１１は昇降圧モードを選択する（図３８参照）。昇降圧モードでは、制御部ＣＮＴ１１は、出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御し、出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御する。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図３９Ｂに示すようになる。
バッテリ電圧ＶＢＡＴが第２の所定値Ａ２以下である場合、制御部ＣＮＴ１１は昇圧モードを選択する（図３８参照）。昇圧モードでは、制御部ＣＮＴ１１は、ＭＯＳトランジスタＱ１１を常時オンにし、ＭＯＳトランジスタＱ１２を常時オフにし、出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１３及びＱ１４をオン／オフ制御する。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図３９Ｃに示すようになる。
特許第３５５６６５２号公報（請求項７、第１１図）
ＭＯＳトランジスタＱ１３及びＱ１４のスイッチングによる昇圧動作が行われる昇降圧モード及び昇圧モードにおいて、図３７に示す昇降圧型スイッチングレギュレータのＭＯＳトランジスタＱ１３及びＱ１４からなるＰＷＭ［pulse width modulation］変調器の伝達関数H(s)には、下記（１）式で表されるＴ（ｓ）の項が現れる。
上記（１）式で表されるＴ（ｓ）はright-half-plane-zero特性（零点が右半平面に存在する特性）を表しており、図３７に示す昇降圧型スイッチングレギュレータは下記（２）式で表される周波数ｆより低域でしか応答性を期待できない。なお、下記（２）式は上記（１）式においてｓ＝ｊω＝ｊ・２πｆと置き換えることによって求まる。
応答性を改善するための対策としては、図３７に示す昇降圧型スイッチングレギュレータにおいて出力コンデンサＣ１１の容量を大きくする対策が考えられる。また、昇圧型スイッチングレギュレータ部の後段に降圧型スイッチングレギュレータ部を設ける構成に変更する対策も考えられる。
しかしながら、前者の対策は出力コンデンサＣ１１のコストが増大するという問題が生じ、後者の対策は昇圧型スイッチングレギュレータ部と降圧型スイッチングレギュレータ部でそれぞれ別個のリアクタが必要となるためリアクタのコストが増大するという問題が生じる。
特許文献１で開示されているＤＣ−ＤＣコンバータは、上記の問題を解決することができるものの、フィードフォワード制御回路によって生成される第１の制御信号のデューティが入力電圧に依存する構成であるため、そのデューティによってＤＣ−ＤＣコンバータの伝達関数が線形に変化していると補正が難しいという問題がある。
また昇降圧型スイッチングレギュレータを一つの集積回路パッケージで実現する場合、当該集積回路パッケージ内に一つの降圧用スイッチを設け、当該集積回路パッケージの後段にリアクタ及び一対の昇圧用スイッチを外付けすることになる。すなわち降圧型スイッチングレギュレータを一つの集積回路パッケージで実現する場合に比べて外付け部品が多くなる。
外付け部品点数を減少させるために、昇圧用スイッチを設けずに降圧型スイッチングレギュレータとし、バッテリ電圧ＶＢＡＴが低下した場合に当該集積回路パッケージに入力される入力電圧が低下することを抑えるために入力コンデンサの容量を大きくする対策が考えられる。
本発明は、上記の状況に鑑み、電流モード制御が容易であって、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを提供することを第１の目的とする。
本発明は、上記の状況に鑑み、動作モードが切り替わる際の出力変動を小さくでき、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを提供することを第２の目的とする。
本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、降圧型スイッチングレギュレータの一部品としても用いることが可能である集積回路パッケージを提供することを第３の目的とする。
本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、昇降圧モード時に制御系のゲインが低下することを抑えることができる昇降圧型スイッチングレギュレータを提供することを第４の目的とする。
なお、第１〜第４の目的は、right-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、昇降圧モード時に制御系のゲインが低下することを抑えることができる昇降圧型スイッチングレギュレータ又は当該昇降圧型スイッチングレギュレータの一部品として用いることが可能な集積回路パッケージを提供するという点で共通している。本発明は、第１〜第４の目的の少なくとも一つを解決することができればよい。
＜第１の技術的特徴＞
本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、前記第２スイッチを流れる電流を検出する電流検出部と、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報を蓄積して、蓄積された電流の情報にランプ電圧生成部で生成されたランプ電圧を合成してスロープ電圧を生成するスロープ電圧生成部を有し、前記スロープ電圧に応じて前記降圧用制御信号を生成する構成（第１−１の構成）である。
また上記第１−１の構成のスイッチングレギュレータにおいて、前記第１制御回路は、前記第１スイッチがオフ状態である間の所定期間に前記電流検出部によって検出された電流の情報を蓄積する構成（第１−２の構成）にするとよい。
また上記第１−１または第１−２の構成のスイッチングレギュレータにおいて、前記第１スイッチがオフ状態からオン状態に切り替わるタイミングと、前記第３スイッチがオン状態からオフ状態に切り替わるタイミングとが略一致する構成（第１−３の構成）にするとよい。
また上記第１−１〜第１−３いずれかの構成のスイッチングレギュレータにおいて、前記電流検出部は、前記第２スイッチを流れる電流に応じた電圧を電流に変換する電圧電流変換回路であって、前記スロープ電圧生成部は、前記電圧電流変換回路の出力電流を充電するコンデンサを有する構成（第１−４の構成）にするとよい。
また上記第１−４の構成のスイッチングレギュレータにおいて、前記スロープ電圧生成部は、前記電圧電流変換回路の出力端から前記コンデンサに至る電流経路を導通／遮断する充電用スイッチをさらに有する構成（第１−５の構成）にするとよい。
また上記第１−４または第１−５の構成のスイッチングレギュレータにおいて、前記スロープ電圧生成部は、前記コンデンサを放電させて前記コンデンサの充電電圧をリセットするリセット部を有する構成（第１−６の構成）にするとよい。
また上記第１−１〜第１−６いずれかの構成のスイッチングレギュレータにおいて、前記第１制御回路は、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有する構成（第１−７の構成）にするとよい。
また上記第１−１〜第１−７いずれかの構成のスイッチングレギュレータにおいて、前記第２スイッチがＭＯＳトランジスタであって、前記電流検出部が前記ＭＯＳトランジスタのオン抵抗の両端電圧を用いて前記第２スイッチを流れる電流を検出する構成（第１−８の構成）にするとよい。
また上記第１−１〜第１−８いずれかの構成のスイッチングレギュレータにおいて、前記第１制御回路は、前記入力電圧に対する前記出力電圧の比が所定値以下である場合に、前記電流検出部によって検出された電流に応じて前記降圧用制御信号を生成し、前記入力電圧に対する前記出力電圧の比が所定値以下でない場合に、前記電流検出部によって検出された電流に依存せずに前記降圧用制御信号を生成する構成（第１−９の構成）にするとよい。
また上記第１−９の構成のスイッチングレギュレータにおいて、前記第１スイッチを流れる電流を検出する第１スイッチ用電流検出部をさらに備え、前記第１制御回路は、前記入力電圧に対する前記出力電圧の比が所定値以下でない場合に、前記第１スイッチ用電流検出部によって検出された電流に応じて前記降圧用制御信号を生成する構成（第１−１０の構成）にするとよい。
本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、前記第２スイッチを流れる電流を検出する電流検出部と、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報を蓄積して、蓄積された電流の情報にランプ電圧生成部で生成されたランプ電圧を合成してスロープ電圧を生成するスロープ電圧生成部を有し、前記スロープ電圧に応じて前記降圧用制御信号を生成する構成（第１−１１の構成）である。
本明細書中に開示されている車両のうち、第１の技術的特徴を備えた車両は、上記第１−１〜第１−１１いずれかの構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を備える構成（第１−１２の構成）である。
＜第２の技術的特徴＞
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えた一の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記第１スイッチのオンデューティを一時的に大きくする構成（第２−１の構成）である。
また上記第２−１の構成のスイッチングレギュレータにおいて、前記インダクタを流れる電流を検出する電流検出部をさらに有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記スロープ電圧のオフセットを一時的に小さくする構成（第２−２の構成）にするとよい。
また上記第２−２の構成のスイッチングレギュレータにおいて、前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくし、前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記電流検出部の検出ゲインを一時的に小さくする構成（第２−３の構成）にするとよい。
また上記第２−１の構成のスイッチングレギュレータにおいて、前記インダクタを流れる電流を検出する電流検出部をさらに有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記スロープ電圧の傾きを一時的に小さくする構成（第２−４の構成）にするとよい。
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えた他の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記昇降圧モードから前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードに切り替わる際に、前記降圧モードの初期において前記第１スイッチのオンデューティを一時的に小さくする構成（第２−５の構成）である。
また上記第２−５の構成のスイッチングレギュレータにおいて、前記インダクタを流れる電流を検出する電流検出部をさらに有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記昇降圧モードから前記降圧モードに切り替わる際に、前記降圧モードの初期において前記スロープ電圧のオフセットを一時的に大きくする構成（第２−６の構成）にするとよい。
また上記第２−６の構成のスイッチングレギュレータにおいて、前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくし、前記降圧モードから前記昇降圧モードに切り替わる際に、前記降圧モードの初期において前記電流検出部の検出ゲインを一時的に大きくする構成（第２−７の構成）にするとよい。
また上記第２−５の構成のスイッチングレギュレータにおいて、前記インダクタを流れる電流を検出する電流検出部をさらに有し、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記昇降圧モードから前記降圧モードに切り替わる際に、前記降圧モードの初期において前記スロープ電圧の傾きを一時的に大きくする構成（第２−８の構成）にするとよい。
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えた一の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、前記第２スイッチを流れる電流を検出する電流検出部と、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記第１スイッチのオンデューティを一時的に大きくする構成（第２−９の構成）である。
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えた他の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、前記第２スイッチを流れる電流を検出する電流検出部と、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記昇降圧モードから前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードに切り替わる際に、前記降圧モードの初期において前記第１スイッチのオンデューティを一時的に小さくする構成（第２−１０の構成）である。
本明細書中に開示されている車両のうち、第２の技術的特徴を備えた車両は、上記第２−１〜第２−１０いずれかの構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を備える構成（第２−１１の構成）である。
＜第３の技術的特徴＞
本明細書中に開示されている集積回路パッケージであって、第３の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、を有する構成（第３−１の構成）である。
また上記第３−１の構成の集積回路パッケージにおいて、前記第２制御回路は降圧モード時にハイレベル信号を生成し、前記第５外部ピンは前記降圧モード時に前記ハイレベル信号を外部に出力する構成（第３−２の構成）にするとよい。
また上記第３−１または第３−２の構成の集積回路パッケージにおいて、前記固定値Ｄ’が０．７以下である構成（第３−３の構成）にするとよい。
また上記第３−１〜第３−３いずれかの構成の集積回路パッケージにおいて、前記第１制御回路と前記第２制御回路が発振器を共用し、前記第１制御回路が前記発振器の出力信号に基づいて前記降圧用制御信号を生成し、前記第２制御回路が前記発振器の出力信号に基づいて前記パルス信号を生成する構成（第３−４の構成）にするとよい。
また上記第３−１〜第３−４いずれかの構成の集積回路パッケージにおいて、前記第１制御回路は、前記帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、前記誤差信号生成回路は、前記昇降圧モード時には前記降圧モード時よりも前記ゲインを大きくする構成（第３−５の構成）にするとよい。
また上記第３−５の構成の集積回路パッケージにおいて、１から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記ゲインとの乗算値が、前記降圧モード時における前記ゲインと同一である構成（第３−６の構成）にするとよい。
また上記第３−１〜第３−６いずれかの構成の集積回路パッケージにおいて、前記第１スイッチに流れる電流が所定の過電流検出閾値に達しているか否かを監視し、前記電流の過電流状態が検出されたときに、前記第１制御回路に対して前記電流の抑制指示を送出する過電流保護回路を有し、前記過電流保護回路は、前記昇降圧モード時には前記降圧モード時よりも前記所定の過電流検出閾値を大きくする構成（第３−７の構成）にするとよい。
また上記第３−７の構成の集積回路パッケージにおいて、１から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記所定の過電流検出閾値との乗算値が、前記降圧モード時における前記所定の過電流検出閾値と同一である構成（第３−８の構成）にするとよい。
また上記第３−１〜第３−８いずれかの構成の集積回路パッケージにおいて、前記固定値Ｄ’が複数設定されており、複数設定の中から任意に選択することができる構成（第３−９の構成）にするとよい。
本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた一の態様に係る集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が前記帰還電圧及び前記入力電圧それぞれと独立して設定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、を有する構成（第３−１０の構成）である。
本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた他の態様に係る集積回路パッケージは、帰還電圧が印加される一の外部ピンと、第１端が第１電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第１電圧よりも低い第２電圧の印加端に接続された第２スイッチとを相補的にオン／オフさせるための降圧用制御信号を前記帰還電圧に応じて生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する他の外部ピンと、を有する構成（第３−１１の構成）である。
＜第４の技術的特徴＞
本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えた一の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、前記第１制御回路は、前記出力電圧に応じた帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、前記誤差信号生成回路が前記モード指定信号に基づいて前記ゲインを設定し、前記昇降圧モード時における前記ゲインを前記降圧モード時における前記ゲインよりも大きくする構成（第４−１の構成）である。
また上記第４−１の構成のスイッチングレギュレータにおいて、１から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記ゲインとの乗算値が、前記降圧モード時における前記ゲインと略同一である構成（第４−２の構成）にするとよい。
また上記第４−１または第４−２の構成のスイッチングレギュレータにおいて、前記誤差信号生成回路の駆動電流が前記モード指定信号に応じて調整される構成（第４−３の構成）にするとよい。
本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えた他の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、前記インダクタを流れる電流を検出する電流検出部と、を有し、前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記電流検出部が前記モード指定信号に基づいて検出ゲインを設定し、前記降圧モード時における前記検出ゲインを前記昇降圧モード時における前記検出ゲインよりも大きくする構成（第４−４の構成）である。
また上記第４−４の構成のスイッチングレギュレータにおいて、１から前記固定値Ｄ’を引いた値と前記降圧モード時における前記検出ゲインとの乗算値が、前記昇降圧モード時における前記検出ゲインと略同一である構成（第４−５の構成）にするとよい。
また上記第４−４または第４−５の構成のスイッチングレギュレータにおいて、前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくする構成（第４−６の構成）にするとよい。
また上記第４−６の構成のスイッチングレギュレータにおいて、前記電流検出部は、前記第２スイッチを流れる電流に応じた電圧を電流に変換する電圧電流変換回路であって、前記スロープ電圧生成部は、前記電圧電流変換回路の出力電流を充電するコンデンサを有する構成（第４−７の構成）にするとよい。
本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えた一の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、前記第１制御回路は、前記出力電圧に応じた帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、前記誤差信号生成回路が前記モード指定信号に基づいて前記ゲインを設定し、前記昇降圧モード時における前記ゲインを前記降圧モード時における前記ゲインよりも大きくする構成（第４−８の構成）である。
本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えた他の態様に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、前記インダクタを流れる電流を検出する電流検出部と、を有し、前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、前記第１制御回路は、前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有し、前記電流検出部が前記モード指定信号に基づいて検出ゲインを設定し、前記降圧モード時における前記検出ゲインを前記昇降圧モード時における前記検出ゲインよりも大きくする構成（第４−９の構成）である。
本明細書中に開示されている車両のうち、第４の技術的特徴を備えた車両は、上記第４−１〜第４−９いずれかの構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を備える構成（第４−１０の構成）である。
本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータによれば、電流モード制御が容易であって、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを実現することができる。
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えたスイッチングレギュレータによれば、動作モードが切り替わる際の出力変動を小さくでき、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを実現することができる。
本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた集積回路パッケージによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、降圧型スイッチングレギュレータの一部品としても用いることが可能である集積回路パッケージを実現することができる。
本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えたスイッチングレギュレータによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、昇降圧モード時に制御系のゲインが低下することを抑えることができる昇降圧型スイッチングレギュレータを実現することができる。
スイッチングレギュレータの第１実施形態の全体構成例を示す図 第１実施形態における降圧用制御回路の一構成例を示す図 第１実施形態における降圧用制御回路の他の構成例を示す図 電流検出回路及びスロープ回路の一構成例を示す図 電圧電流変換回路の一構成例を示す図 降圧モードにおける図１のスイッチングレギュレータの一動作例を示すタイムチャート 昇降圧モードにおいてバッテリ電圧が出力電圧より小さい場合の図１のスイッチングレギュレータの一動作例を示すタイムチャート 昇降圧モードにおいてバッテリ電圧が出力電圧より大きい場合の図１のスイッチングレギュレータの一動作例を示すタイムチャート 降圧モードにおける比較例に係るスイッチングレギュレータの一動作例を示すタイムチャート 昇降圧モードにおいてバッテリ電圧が出力電圧より小さい場合の比較例に係るスイッチングレギュレータの一動作例を示すタイムチャート 昇降圧モードにおいてバッテリ電圧が出力電圧より大きい場合の比較例に係るスイッチングレギュレータの一動作例を示すタイムチャートである。 出力電圧に対するバッテリ電圧の比の概略波形を示す図 ＭＯＳトランジスタＱ１及びＱ３のオンデューティを示す図 バッテリ電圧ＶＢＡＴが低下したときのシミュレーション結果を示す図 降圧モードのボード線図 昇降圧モードのボード線図 ゲイン補正後の昇降圧モードのボード線図 スイッチングレギュレータの第２実施形態の全体構成例を示す図 バッテリ電圧に対する出力電圧の比に関する判断例を示すタイミングチャート バッテリ電圧に対する出力電圧の比に関する他の判断例を示すタイミングチャート 降圧モードにおける各スイッチ電圧の概略波形を示す図 昇降圧モードにおける各スイッチ電圧の概略波形を示す図 期待されるインダクタＬ１の平均電流を示す図 一般的な電流帰還を実施した場合における実際のインダクタＬ１の平均電流を示す図 電圧電流変換回路の一構成例を示す図 降圧モードから昇降圧モードに切り替わる際の図１のスイッチングレギュレータの一動作例を示すタイムチャート 電流検出回路及びスロープ回路の他の構成例を示す図 降圧モードから昇降圧モードに切り替わる際の図１のスイッチングレギュレータの他の動作例を示すタイムチャート 昇降圧モードから降圧モードに切り替わる際の図１のスイッチングレギュレータの一動作例を示すタイムチャート 昇降圧モードから降圧モードに切り替わる際の図１のスイッチングレギュレータの他の動作例を示すタイムチャート 第５実施形態に係る集積回路パッケージを昇降圧型スイッチングレギュレータの一部品として用いた場合のスイッチングレギュレータの全体構成例を示す図 第５実施形態に係る集積回路パッケージを降圧型スイッチングレギュレータの一部品として用いた場合のスイッチングレギュレータの全体構成例を示す図 スイッチングレギュレータの第６実施形態の全体構成例を示す図 第６実施形態における降圧用制御回路の一構成例を示す図 スイッチングレギュレータの第７実施形態の全体構成例を示す図 第７実施形態における降圧用制御回路の一構成例を示す図 スイッチングレギュレータの変形例を示す図 第８実施形態におけるエラーアンプの一構成例を示す図 ボード線図 エラーアンプの他の構成例を示す図 車載機器を搭載した車両の一構成例を示す外観図 一般的な昇降圧型スイッチングレギュレータの構成を示す図 バッテリ電圧の概略波形を示す図 降圧モードにおける各スイッチ電圧の概略波形を示す図 昇降圧モードにおける各スイッチ電圧の概略波形を示す図 昇圧モードにおける各スイッチ電圧の概略波形を示す図
＜全体構成（第１実施形態）＞
図１は、スイッチングレギュレータの第１実施形態の全体構成例を示す図である。本構成例のスイッチングレギュレータ１０１は、昇降圧型スイッチングレギュレータであって、降圧用制御回路１と、ＭＯＳトランジスタＱ１〜Ｑ４と、インダクタＬ１と、出力コンデンサＣ１と、出力抵抗Ｒ０と、分圧抵抗Ｒ１及びＲ２と、電流検出回路２と、ＡＮＤゲート３と、固定デューティ回路４と、ＮＯＴゲート５と、を備える。
ＭＯＳトランジスタＱ１は、Ｎチャネル型ＭＯＳトランジスタであって、入力電圧であるバッテリ電圧ＶＢＡＴが印加されている入力電圧印加端からインダクタＬ１の一端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ１のドレインは、バッテリ電圧ＶＢＡＴが印加されている入力電圧印加端に接続されている。ＭＯＳトランジスタＱ１のソースは、インダクタＬ１の一端及びＭＯＳトランジスタＱ２のドレインに接続されている。
ＭＯＳトランジスタＱ２は、Ｎチャネル型ＭＯＳトランジスタであって、接地端からインダクタＬ１の一端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ２のドレインは、上述の通りインダクタＬ１の一端及びＭＯＳトランジスタＱ１のソースに接続されている。ＭＯＳトランジスタＱ２のソースは、接地端に接続されている。なお、ＭＯＳトランジスタＱ２の代わりにダイオードを用いることもできる。
ＭＯＳトランジスタＱ３は、Ｎチャネル型ＭＯＳトランジスタであって、インダクタＬ１の他端から接地端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ３のドレインはインダクタＬ１の他端に接続されている。ＭＯＳトランジスタＱ３のソースは、接地端に接続されている。
ＭＯＳトランジスタＱ４は、Ｎチャネル型ＭＯＳトランジスタであって、インダクタＬ１の他端から出力電圧ＶＯＵＴが印加されている出力電圧印加端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ４のドレインはインダクタＬ１の他端及びＭＯＳトランジスタＱ３のドレインに接続されている。ＭＯＳトランジスタＱ４のソースは、出力コンデンサＣ１の一端及び出力電圧ＶＯＵＴが印加されている出力電圧印加端に接続されている。出力コンデンサＣ１の他端は接地されている。なお、ＭＯＳトランジスタＱ４の代わりにダイオードを用いることもできる。
出力コンデンサＣ１は出力電圧ＶＯＵＴのリップルを低減するための平滑コンデンサである。また出力電圧ＶＯＵＴは、出力コンデンサＣ１と出力抵抗Ｒ０によって構成される位相補償回路によって位相補償される。
分圧抵抗Ｒ１及びＲ２は、出力電圧ＶＯＵＴを分圧して帰還電圧ＶＦＢを生成し、帰還電圧ＶＦＢを降圧用制御回路１に供給する。
降圧用制御回路１は、帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２を相補的にオン／オフさせるためのＭＯＳトランジスタＱ１のゲート信号Ｇ１及びＭＯＳトランジスタＱ２のゲート信号Ｇ２を生成し、ゲート信号Ｇ１及びＧ２をＭＯＳトランジスタＱ１及びＱ２の各ゲートに供給する。なお、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２の双方がオフになるデッドタイムを設けることが好ましい。
電流検出回路２は、ＭＯＳトランジスタＱ２のオン状態におけるドレイン−ソース間電圧すなわちＭＯＳトランジスタＱ２のオン抵抗の両端電圧に基づいて、ＭＯＳトランジスタＱ２を流れる電流を検出し、その検出結果を降圧用制御回路１に出力する。
ＡＮＤゲート３は、モード指定信号Ｓ１と、固定デューティ回路４から出力されるオンデューティが固定されたパルス信号Ｓ２との論理積である信号Ｓ３を出力する。モード指定信号Ｓ１はローレベルのときに降圧モードを指定する信号となりハイレベルのときに昇降圧モードを指定する信号となる。スイッチングレギュレータ１０１がモード指定信号Ｓ１を生成する回路（不図示）を内蔵する構成であってもよく、スイッチングレギュレータ１０１が外部からモード指定信号Ｓ１を受け取る構成であってもよい。
ＡＮＤゲート３の出力信号Ｓ３は、ＭＯＳトランジスタＱ３のゲートに供給されるとともに、ＮＯＴゲート５によって論理反転された後にＭＯＳトランジスタＱ４のゲートに供給される。なお、ＮＯＴゲート５の代わりにデッドタイム生成回路を用い、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４の双方がオフになるデッドタイムを設けることが好ましい。
＜降圧用制御回路の構成例＞
図２Ａは、降圧用制御回路１の一構成例を示す図である。図２Ａに示す例において降圧用制御回路１は、エラーアンプ１１と、基準電圧源１２と、抵抗Ｒ３と、コンデンサＣ２と、スロープ回路１３と、コンパレータ１４と、発振器１５と、タイミング制御回路１６とによって構成される。
エラーアンプ１１は、帰還電圧ＶＦＢと、基準電圧源３から出力される基準電圧ＶＲＥＦとの差分に応じた誤差信号を生成する。誤差信号は、抵抗Ｒ３とコンデンサＣ２によって構成される位相補償回路によって位相補償される。
スロープ回路１３は、発振器１５から出力される所定周波数のクロック信号に基づき制御され、電流検出回路２（図１参照）の出力を受け取ることでインダクタＬ１の電流情報を有しており、インダクタＬ１の電流情報が反映されたスロープ電圧を生成して出力する。これにより、スイッチングレギュレータ１０１はいわゆる電流モード制御型スイッチングレギュレータとなっている。
コンパレータ１４は、位相補償された誤差信号とスロープ回路１３の出力電圧とを比較して比較信号であるリセット信号を生成する。スロープ回路１３によって生成されるスロープ電圧が固定周期であるため、リセット信号はＰＷＭ信号となる。
発振器１５は、上述の通り所定周波数のクロック信号をスロープ回路１３に出力するとともに、所定周波数のクロック信号としてタイミング制御回路１６に出力する。
タイミング制御回路１６は、セット信号（発振器１５から出力されるクロック信号）のハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号のローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替える。
図２Ｂは、降圧用制御回路１の他の構成例を示す図である。図２Ｂに示す例において発振器１５は、所定周波数のクロック信号をスロープ回路１３及びタイミング制御回路１６の他に固定デューティ回路４にも出力する。この場合、固定デューティ回路４は、発振器１５から出力される所定周波数のクロック信号に基づいてパルス信号Ｓ２を生成する。これに対して、上述した図２Ａに示す例では、固定デューティ回路４は降圧用制御回路１とは別の発振器を有する構成となる。
＜スロープ電圧の生成例＞
図３は、電流検出回路２及びスロープ回路１３の一構成例を示す図である。図３に示す例において電流検出回路２は、電圧電流変換回路２Ａによって構成される。また図３に示す例においてスロープ回路１３は、スイッチ１３Ａ〜１３Ｃと、定電流源１３Ｄと、コンデンサ１３Ｅによって構成される。なお、定電流源１３Ｄから出力される定電流の値は調整可能であることが望ましい。
電圧電流変換回路２Ａ及び定電流源１３Ｄは、ＩＣ［integrated circuit］である降圧用制御回路１内部で生成される内部電源電圧ＶＣによって駆動する回路である。
電圧電流変換回路２ＡはＭＯＳトランジスタＱ２のドレイン−ソース間電圧を電流に変換して出力する。コンデンサ１３Ｅは、スイッチ１３Ａがオンのとき電圧電流変換回路２Ａの出力電流によって充電され、スイッチ１３Ｃがオンのとき定電流源１３Ｄの出力電流によって充電される。一方、スイッチ１３Ｂがオンのときコンデンサ１３Ｅは放電する。コンデンサ１３Ｅの充電電圧がスロープ電圧ＶＳＬＰとなる。
図４は、電圧電流変換回路２Ａの一構成例を示す図である。図４に示す電圧電流変換回路では、電流源２０が、Ｎチャネル型ＭＯＳトランジスタ２１及び２２からなるカレントミラー回路に電流を供給する。Ｎチャネル型ＭＯＳトランジスタ２１及び２２からなるカレントミラー回路のミラー比が１：１であれば、抵抗２４を流れる電流は第１のスイッチ電圧ＶＳＷ１を抵抗２３の抵抗値Ｒ２３と抵抗２４の抵抗値Ｒ２４の差（Ｒ２３−Ｒ２４）で除した値となる。そして、Ｐチャネル型ＭＯＳトランジスタ２５及び２６からなるカレントミラー回路によって、抵抗２４を流れる電流に応じた電流（電圧電流変換回路２Ａの入力電圧である第１のスイッチ電圧ＶＳＷ１に応じた電流）が電圧電流変換回路２Ａの出力電流として掃き出される。
図５は、降圧モードにおけるスイッチングレギュレータ１０１の一動作例を示すタイムチャートである。図６は、昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより小さい場合のスイッチングレギュレータ１０１の一動作例を示すタイムチャートである。図７は、昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより大きい場合のスイッチングレギュレータ１０１の一動作例を示すタイムチャートである。
図５〜図７に示す例では、タイミング制御回路１６は、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替える。
また、タイミング制御回路１６は、セット信号ＳＥＴに基づいて、セット信号ＳＥＴのローレベルからハイレベルへの切り替わり時にローレベルからハイレベルへ切り替わり、セット信号ＳＥＴのハイレベル期間より短いハイレベル期間を有する内部クロック信号ＣＬＫを内部で生成する。なお、内部クロック信号ＣＬＫの各ハイレベル期間は一定時間であり、電流帰還の実施期間となる。なお、ＭＯＳトランジスタＱ２がオンからオフに切り替わった直後に設けられるデッドタイムの開始前に、内部クロック信号ＣＬＫがハイレベルからローレベルに切り替わるように、内部クロック信号ＣＬＫの各ハイレベル期間を調整するとよい。
さらに、タイミング制御回路１６は、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に、リセット信号ＲＥＳＥＴのレベル遷移状態にかかわらず、強制的にゲート信号Ｇ１をローベル、ゲート信号Ｇ２をハイレベルにする。これにより、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に、確実に電流帰還を開始することができる。
スロープ回路１３は、タイミング制御回路１６からの指示に従って、スイッチ１３Ａ〜１３Ｃのオン／オフを切り替える。
リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時に（ｔ１のタイミングで）、スロープ回路１３は、スイッチ１３Ａのオフ状態を維持し、スイッチ１３Ｂをオフ状態からオン状態に切り替え、スイッチ１３Ｃをオン状態からオフ状態に切り替える。これにより、コンデンサ１３Ｅは放電され、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰは０になる。
それからスロープ回路１３がスイッチ１３Ｂをオン状態からオフ状態に切り替えてコンデンサ１３Ｅの放電を終了した後、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に（ｔ２のタイミングで）、スロープ回路１３はスイッチ１３Ａをオフ状態からオン状態に切り替える。
次に、内部クロック信号ＣＬＫのハイレベルからローレベルへの切り替わり時に（ｔ３のタイミングで）、スロープ回路１３はスイッチ１３Ａをオン状態からオフ状態に切り替える。
ｔ２のタイミングからｔ３のタイミングまでの期間、電圧電流変換回路２Ａからコンデンサ１３Ｅに至る電流経路をスイッチ１３Ａが導通するので、ＭＯＳトランジスタＱ２を流れる電流の情報がコンデンサ１３Ｅの充電電圧の形で蓄積される。
次に、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時に（ｔ４のタイミングで）、スロープ回路１３はスイッチ１３Ｃをオフ状態からオン状態に切り替える。ｔ４のタイミングから次のｔ１のタイミングまでの期間において、定電流源１３Ｄの出力電流によってコンデンサ１３Ｅが充電される。これにより、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰは、定電流源１３Ｄの出力電流に応じた一定の増加率（定電流源１３Ｄの出力電流に応じた一定の傾き）で増加するランプ（RAMP）電圧を、ＭＯＳトランジスタＱ２を流れる電流の情報が反映されたオフセット電圧に重畳した電圧になる。すなわち、定電流源１３Ｄ及びコンデンサ１３Ｅはランプ電圧を生成するランプ電圧生成部の一例であり、さらに図３に示す回路構成例においてコンデンサ１３Ｅは、ＭＯＳトランジスタＱ２を流れる電流の情報にランプ電圧を合成してスロープ電圧ＶＳＬＰを生成している。そして、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰが、スロープ回路１３の出力信号となる。
なお、内部クロック信号ＣＬＫを生成しない構成とし、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時にスイッチ１３Ａをオン状態からオフ状態に切り替えるようにしてもよい。
上述したスロープ電圧ＶＳＬＰの生成手法によると、インダクタＬ１の電流情報がスロープ電圧ＶＳＬＰのオフセット電圧に反映されるので、スロープ電圧ＶＳＬＰの傾きがインダクタＬ１の電流の傾きに依存しない。電流モード制御では、インダクタＬ１の平均電流に関する情報をフィードバックできればよいので、必ずしもインダクタＬ１の電流の傾きをフィードバックさせる必要は無い。したがって、上述したスロープ電圧ＶＳＬＰの生成手法によって、インダクタＬ１の電流の傾きにかかわらず、スロープ電圧ＶＳＬＰの傾きが線形性を保つことができ、電流モード制御が容易になる。
上述したスロープ電圧ＶＳＬＰの生成手法によると、ＭＯＳトランジスタＱ１がオフ状態からオン状態に切り替わるタイミング（第１のスイッチ電圧ＶＳＷ１がローレベルからハイレベルに切り替わるタイミング）と、ＭＯＳトランジスタＱ３がオン状態からオフ状態に切り替わるタイミング（第２のスイッチ電圧ＶＳＷ２がローレベルからハイレベルに切り替わるタイミング）とを一致させている。これにより、インダクタＬ１の電流情報を取り込んでいる期間（ｔ２のタイミングからｔ３のタイミングまでの期間）におけるインダクタＬ１の電流の傾きを平坦にすることできる。これにより、フィードバックしているインダクタＬ１の平均電流に関する情報がインダクタＬ１の電流の傾きに依存しなくなるので、より確実にインダクタＬ１の平均電流に関する情報をフィードバックすることができる。
ここで、比較例として、ＭＯＳトランジスタＱ１を流れる電流を検出して電流モード制御を行う場合について説明する。
図８は、降圧モードにおける比較例に係るスイッチングレギュレータの一動作例を示すタイムチャートである。図９は、昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより小さい場合の比較例に係るスイッチングレギュレータの一動作例を示すタイムチャートである。図１０は、昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより大きい場合の比較例に係るスイッチングレギュレータの一動作例を示すタイムチャートである。
比較例では、インダクタＬ１の電流の傾きがそのままスロープ電圧ＶＳＬＰの傾きに現れる。降圧モードにおいては、スロープ電圧ＶＳＬＰの傾きに線形性があるため、電流モード制御が困難になることはない。しかしながら、昇降圧モードにおいては、スロープ電圧ＶＳＬＰの傾きに線形性がないため、スロープ電圧ＶＳＬＰに基づいて所望のタイミングでリセット信号を立ち上げることが難しくなり、電流モード制御が困難になる。
以上の説明から明らかな通り、スイッチングレギュレータ１０１は、上述した比較例に係るスイッチングレギュレータに比べて電流モード制御が容易である。
＜動作モード＞
動作モードの切り替え例として、ここではＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ以上であるときにモード指定信号Ｓ１をハイレベルとし、ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ未満であるときにモード指定信号Ｓ１をローレベルとする場合について説明する。
出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数よりも大きい場合、スイッチングレギュレータ１０１は降圧モードで動作する（図１１参照）。降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がローレベルであるためＭＯＳトランジスタＱ３がオフに保持され、ＭＯＳトランジスタＱ４がオン状態に保持される。
また降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は下記（３）式で表される。
一方、出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数以下である場合、スイッチングレギュレータ１０１は昇降圧モードで動作する（図１１参照）。昇降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がハイレベルであるためＭＯＳトランジスタＱ３のオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定された状態でＭＯＳトランジスタＱ３及びＱ４が相補的にオン／オフする。なお、昇降圧モードでは、ＭＯＳトランジスタＱ３のオンデューティは出力電圧ＶＯＵＴ及びバッテリ電圧ＶＢＡＴそれぞれと独立して設定されている。
固定値Ｄ’は０．７以下に設定することが好ましい。これにより、昇降圧モードにおいて出力電圧ＶＯＵＴの変動を十分に抑えることができる。また、各種のばらつきを考慮して１０％の余裕をみてバッテリ電圧ＶＢＡＴが２[Ｖ]まで低下した場合でも出力電圧ＶＯＵＴが５[Ｖ]になることを保証することができる。すなわち、０．７は０．１＋（５[Ｖ]−２[Ｖ]）／５[Ｖ]から求まる数値である。
また昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は下記（４）式で表される。
降圧モードにおける上記の降圧動作及び昇降圧モードにおける上記の昇降圧動作により、ＭＯＳトランジスタＱ１のオンデューティＤＱ１及びＭＯＳトランジスタＱ３のオンデューティＤＱ３は図１２に示すようになる。
上記（３）式及び上記（４）式より、昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は、（１−Ｄ’）と降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性との乗算と等しい。これにより、昇降圧モードにおけるスイッチングレギュレータ１０１の応答特性は降圧モードにおけるスイッチングレギュレータ１０１の応答特性と同様になる。したがって、昇降圧モードにおけるスイッチングレギュレータ１０１の伝達関数はright-half-plane-zero特性を有さない。このため、出力コンデンサＣ１を大容量にする必要がなくなり、出力コンデンサのコストを抑えることができる。
またスイッチングレギュレータ１０１は、昇圧型スイッチングレギュレータ部と降圧型スイッチングレギュレータ部でそれぞれ別個のリアクタが必要となる構成ではないのでリアクタのコストが抑えることができる。また、上述した動作モードの切り替え例では、出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数以下である否かで昇降圧モードと降圧モードとを切り換えている。これに対して、図３７に示す一般的な昇降圧型スイッチングレギュレータは、バッテリ電圧ＶＢＡＴが第１の所定値Ａ１以下である否かで昇降圧モードあるいは昇圧モードと降圧モードとを切り換えている。図３７に示す一般的な昇降圧型スイッチングレギュレータでは、第１の所定値Ａ１の最適値が出力電圧ＶＯＵＴの設定によって変化してしまうという問題が生じるのに対して、スイッチングレギュレータ１０１では、出力電圧ＶＯＵＴの設定が変わっても閾値ＴＨの最適値は変わらないので、閾値ＴＨの設定を変える必要がない。
ここで、バッテリ電圧ＶＢＡＴが１２．４[Ｖ]から４．９[Ｖ]に低下したときのスイッチングレギュレータ１０１の第１のスイッチ電圧ＶＳＷ１、出力電圧ＶＯＵＴ、及びＡＮＤゲート４の出力信号Ｓ３に関するシミュレーション結果を図１３に示す。図１３に示すシミュレーション結果によると、降圧モードから昇降圧モードに切り替わる直前の出力電圧ＶＯＵＴが５．０２[Ｖ]であり、昇降圧モードにおける出力電圧ＶＯＵＴの最小値が４．９５[Ｖ]であって、降圧モードから昇降圧モードに切り替わりにおいて出力電圧ＶＯＵＴがほぼ一定である。すなわち、スイッチングレギュレータ１０１の昇降圧モードの応答性が良好であることがシミュレーションから確認されている。
またスイッチングレギュレータ１０１のボード線図に関するシミュレーション結果を図１４Ａ及び図１４Ｂに示す。図１４Ａはバッテリ電圧ＶＢＡＴを１２[Ｖ]とし、出力電圧ＶＯＵＴを５[Ｖ]とした場合すなわち降圧モードのボード線図であり、図１４Ｂはバッテリ電圧ＶＢＡＴを４[Ｖ]とし、出力電圧ＶＯＵＴを５[Ｖ]とした場合すなわち昇降圧モードのボード線図である。降圧モード、昇降圧モードのいずれにおいても制御系が安定である。なお、１から固定値Ｄ’を引いた値と昇降圧モード時におけるエラーアンプ１１のゲインとの乗算値を、降圧モード時におけるエラーアンプ１１のゲインと同一にすることで、昇降圧モードのゲインを図１４Ｃのように改善することができる。
＜全体構成（第２実施形態）＞
図１５は、スイッチングレギュレータの第２実施形態の全体構成例を示す図である。本構成例のスイッチングレギュレータ１０２は、スイッチングレギュレータ１０１に電流検出回路６を追加した構成である。
電流検出回路６は、ＭＯＳトランジスタＱ１のオン状態におけるドレイン−ソース間電圧すなわちＭＯＳトランジスタＱ１のオン抵抗の両端電圧に基づいて、ＭＯＳトランジスタＱ１を流れる電流を検出する。
第１実施形態で既に説明したように、スロープ回路１３（図２Ａ及び図２Ｂ参照）が電流検出回路２によって検出されたＭＯＳトランジスタＱ２を流れる電流に応じたスロープ電圧を生成して出力することによって、バッテリ電圧ＶＢＡＴに対する出力電圧ＶＯＵＴの比が小さい場合（第１のスイッチ電圧ＶＳＷ１のパルス幅が細い場合）でも電流帰還が可能となる。しかしながら、スロープ回路１３が電流検出回路２によって検出されたＭＯＳトランジスタＱ２を流れる電流に応じたスロープ電圧を生成して出力する態様では、第１のスイッチ電圧ＶＳＷ１のパルス幅が太くなると、ＭＯＳトランジスタＱ２を流れる電流が検出可能な時間（ＭＯＳトランジスタＱ２がオンである時間）が短くなり、電流帰還ができなくなるおそれがある。これに対して、ＭＯＳトランジスタＱ１を流れる電流に応じたスロープ電圧を生成して電流モード制御を行う態様では、第１のスイッチ電圧ＶＳＷ１のパルス幅が太くなると、ＭＯＳトランジスタＱ１を流れる電流が検出可能な時間（ＭＯＳトランジスタＱ１がオンである時間）が長くなるので、電流帰還ができなくなるおそれがない。
そこで、本実施形態におけるスロープ回路１３は、タイミング制御回路１６（図２Ａ及び図２Ｂ参照）からの指示に従って、スイッチングレギュレータ１０２のバッテリ電圧ＶＢＡＴに対する出力電圧の比（ＶＯＵＴ／ＶＢＡＴ）が５０％以下である場合に、電流検出回路２によって検出されたＭＯＳトランジスタＱ２を流れる電流に応じたスロープ電圧を生成して出力し、ＶＯＵＴ／ＶＢＡＴが５０％以下でない場合に、電流検出回路６によって検出されたＭＯＳトランジスタＱ１を流れる電流に応じたスロープ電圧を生成して出力する。これにより、第１のスイッチ電圧ＶＳＷ１のパルス幅が細くなった場合だけでなく、第１のスイッチ電圧ＶＳＷ１のパルス幅が太くなった場合でも、電流帰還が可能となる。
電流検出回路６によって検出されたＭＯＳトランジスタＱ１を流れる電流に応じたスロープ電圧の生成は、上述した比較例と同様であるため、その詳細な説明は割愛する。
図１６Ａは、ＶＯＵＴ／ＶＢＡＴが５０％以下であるか否かの判断例を示すタイミングチャートである。当該判断は、セット信号ＳＥＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替えるタイミング制御回路１６によって実行される。
タイミング制御回路１６はセット信号ＳＥＴに基づいて分周クロック信号ＤＩＶを生成する。分周クロック信号ＤＩＶは、セット信号ＳＥＴを２分周した信号であって、ローレベルからハイレベルへの切り替わりタイミングがセット信号ＳＥＴと一致する。
また、タイミング制御回路１６は、セット信号ＳＥＴ及び分周クロック信号ＤＩＶに基づいて検知クロック信号ＤＥＴを生成する。検知クロック信号ＤＥＴは、ローレベルからハイレベルへの切り替わりタイミングがセット信号ＳＥＴ及び分周クロック信号ＤＩＶと一致し、分周クロック信号ＤＩＶがローレベルからハイレベルに切り替わり且つセット信号ＳＥＴがローレベルからハイレベルに切り替わらないタイミングでハイレベルからローレベルに切り替わる。
そして、タイミング制御回路１６は、検知クロック信号ＤＥＴのハイレベルからローレベルへの切り替わり時に、ゲート信号Ｇ１をハイレベルにしている場合（この場合第１のスイッチ電圧ＶＳＷ１はハイレベルになる）にはＶＯＵＴ／ＶＢＡＴが５０％以下でないと判断し、ゲート信号Ｇ１をローレベルにしている場合（この場合第１のスイッチ電圧ＶＳＷ１はローレベルになる）にはＶＯＵＴ／ＶＢＡＴが５０％以下であると判断する。
図１６Ｂは、ＶＯＵＴ／ＶＢＡＴが５０％以下であるか否かの他の判断例を示すタイミングチャートである。当該判断は、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替えるタイミング制御回路１６によって実行される。
タイミング制御回路１６はセット信号ＳＥＴに基づいて分周クロック信号ＤＩＶを生成する。分周クロック信号ＤＩＶは、セット信号ＳＥＴを２分周した信号であって、ハイレベルからローレベルへの切り替わりタイミングがセット信号ＳＥＴと一致する。
また、タイミング制御回路１６は、セット信号ＳＥＴ及び分周クロック信号ＤＩＶに基づいて検知クロック信号ＤＥＴを生成する。検知クロック信号ＤＥＴは、ローレベルからハイレベルへの切り替わりタイミングがセット信号ＳＥＴ及び分周クロック信号ＤＩＶのハイレベルからローレベルへの切り替わりタイミングと一致し、分周クロック信号ＤＩＶがハイレベルからローレベルに切り替わり且つセット信号ＳＥＴがハイレベルからローレベルに切り替わらないタイミングでハイレベルからローレベルに切り替わる。
そして、タイミング制御回路１６は、検知クロック信号ＤＥＴのハイレベルからローレベルへの切り替わり時に、ゲート信号Ｇ１をハイレベルにしている場合（この場合第１のスイッチ電圧ＶＳＷ１はハイレベルになる）にはＶＯＵＴ／ＶＢＡＴが５０％以下でないと判断し、ゲート信号Ｇ１をローレベルにしている場合（この場合第１のスイッチ電圧ＶＳＷ１はローレベルになる）にはＶＯＵＴ／ＶＢＡＴが５０％以下であると判断する。
上記の説明では、ＶＯＵＴ／ＶＢＡＴが５０％以下である場合は、電流検出回路２によって検出されたＭＯＳトランジスタＱ２を流れる電流に応じたスロープ電圧がスロープ回路１３から出力されたが、５０％は単なる一例であって他の値であっても構わない。
また上記の説明では、ＶＯＵＴ／ＶＢＡＴが５０％以下でない場合は、電流検出回路６によって検出されたＭＯＳトランジスタＱ１を流れる電流に応じたスロープ電圧がスロープ回路１３から出力されたが、ＶＯＵＴ／ＶＢＡＴが所定値以下でない場合に電流モード制御を行わない構成にして、第１のスイッチ電圧ＶＳＷ１のパルス幅が太くなったときに電流帰還ができなくなるおそれを回避してもよい。例えば、スロープ回路１３が疑似スロープ電圧を生成するようにし、ＶＯＵＴ／ＶＢＡＴが所定値以下である場合に、電流検出回路２によって検出されたＭＯＳトランジスタＱ２を流れる電流に応じたスロープ電圧に疑似スロープ電圧を重畳した電圧（新たなスロープ電圧）がスロープ回路１３の出力電圧としてスロープ回路１３から出力され、ＶＯＵＴ／ＶＢＡＴが所定値以下でない場合に、疑似スロープ電圧がスロープ回路１３の出力電圧としてスロープ回路１３から出力されるようにすればよい。
＜全体構成（第３実施形態）＞
スイッチングレギュレータの第３実施形態の全体構成例は、図１に示すスイッチングレギュレータの第１実施形態の全体構成例と同一である。
＜降圧用制御回路の構成例＞
本実施形態における降圧用制御回路の構成例は、第１実施形態において既に説明した図２Ａ及び図２Ｂに示す降圧用制御回路の構成例と同一である。
＜動作モード＞
動作モードの切り替え例として、ここではＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ以上であるときにモード指定信号Ｓ１をハイレベルとし、ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ未満であるときにモード指定信号Ｓ１をローレベルとする場合について説明する。
ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ未満である場合すなわち出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数よりも大きい場合、スイッチングレギュレータ１０１は降圧モードで動作する（図１１参照）。降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、デューティ信号Ｓ１がローレベルであるためＭＯＳトランジスタＱ３がオフに保持され、ＭＯＳトランジスタＱ４がオン状態に保持される。これにより、ＭＯＳトランジスタＱ１及びＱ２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ３及びＱ４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図１７Ａに示すようになる。
また降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は第１実施形態において既に説明した通り上記（３）式で表される。
一方、ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ以上である場合すなわち出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数以下である場合、スイッチングレギュレータ１０１は昇降圧モードで動作する（図１１参照）。昇降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、デューティ信号Ｓ１がハイレベルであるためＭＯＳトランジスタＱ３のオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定された状態でＭＯＳトランジスタＱ３及びＱ４が相補的にオン／オフする。これにより、ＭＯＳトランジスタＱ１及びＱ２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ３及びＱ４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図１７Ｂに示すようになる。なお、昇降圧モードでは、ＭＯＳトランジスタＱ３のオンデューティは出力電圧ＶＯＵＴ及びバッテリ電圧ＶＢＡＴそれぞれと独立して設定されている。
また昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は、第１実施形態において既に説明した通り上記（４）式で表される。
降圧モードにおける上記の降圧動作及び昇降圧モードにおける上記の昇降圧動作により、ＭＯＳトランジスタＱ１のオンデューティＤＱ１及びＭＯＳトランジスタＱ３のオンデューティＤＱ３は図１２に示すようになる。
第１実施形態において既に説明した通り、昇降圧モードにおけるスイッチングレギュレータ１０１の伝達関数はright-half-plane-zero特性を有さない。
また、第１実施形態において既に説明した通り、スイッチングレギュレータ１０１では、出力電圧ＶＯＵＴの設定が変わっても閾値ＴＨの最適値は変わらないので、閾値ＴＨの設定を変える必要がない。
また、本実施形態のスイッチングレギュレータ１０１におけるシミュレーション結果は、第１実施形態のスイッチングレギュレータ１０１におけるシミュレーション結果（図１４Ａ〜図１４Ｃ参照）と同一である。
またスイッチングレギュレータ１０１では、期待される（理想的な）インダクタＬ１の平均電流バーＩＬ ＊の値が降圧モードと昇降圧モードで異なっている。降圧モードでは、期待される（理想的な）インダクタＬ１の平均電流バーＩＬ ＊の値はスイッチングレギュレータ１０１の出力電流の平均値バーＩＯＵＴと等しい（図１８参照）。一方、昇降圧モードでは、期待される（理想的な）インダクタＬ１の平均電流バーＩＬ ＊の値は１から固定値Ｄ’を引いた値（１−Ｄ’）でスイッチングレギュレータ１０１の出力電流の平均値バーＩＯＵＴを除して得られる値と等しい（図１８参照）。
しかしながら、降圧モードから昇降圧モードに切り替わる際に、スイッチングレギュレータ１０１において一般的な電流帰還を実施した場合、遅延が発生するので、昇降圧モードの初期において実際のインダクタＬ１の平均電流バーＩＬの値は図１９に示すようになる。この場合、図１９に示す斜線部分の電荷量が出力コンデンサＣ１において不足することになるため、スイッチングレギュレータ１０１の出力電圧ＶＯＵＴが低下してしまう。
そこで、本実施形態では、以下で説明する＜スロープ電圧の第１生成例＞や＜スロープ電圧の第２生成例＞のような工夫をすることで、降圧モードから昇降圧モードに切り替わる際に出力電圧ＶＯＵＴが低下することを抑える。
＜スロープ電圧の第１生成例＞
本実施形態における電流検出回路２及びスロープ回路１３の一構成例は、第１実施形態において既に説明した図３に示す電流検出回路２及びスロープ回路１３の一構成例と同一である。
図２０は、電圧電流変換回路２Ａの一構成例を示す図である。図２０に示す例においてス電圧電流変換回路２Ａは、電流源２０と、ＭＯＳトランジスタ２１、２２、２５、及び２６と、抵抗２３、２４、及び２８と、スイッチ２７によって構成される。スイッチ２７は、モード指定信号Ｓ１がローレベルからハイレベルに切り替わってから所定の時間経過する迄の期間すなわち降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間に一時的にオン状態になり、上記の期間以外にはオフ状態になる。また、Ｎチャネル型ＭＯＳトランジスタ２１及び２２からなるカレントミラー回路のミラー比を１：１とする。
図２０に示す電圧電流変換回路では、電流源２０が、Ｎチャネル型ＭＯＳトランジスタ２１及び２２からなるカレントミラー回路に電流を供給する。スイッチ２７がオフ状態である場合、Ｎチャネル型ＭＯＳトランジスタ２２のソース電流は、第１のスイッチ電圧ＶＳＷ１を抵抗２３の抵抗値Ｒ２３と抵抗２４の抵抗値Ｒ２４の差（Ｒ２３−Ｒ２４）で除した値となる。一方、スイッチ２７がオン状態である場合、Ｎチャネル型ＭＯＳトランジスタ２２のソース電流は、第１のスイッチ電圧ＶＳＷ１を抵抗２３の抵抗値Ｒ２３と抵抗２４及び抵抗２８の合成抵抗値ＲＣＯＭの差（Ｒ２３−ＲＣＯＭ）で除した値となる。そして、Ｐチャネル型ＭＯＳトランジスタ２５及び２６からなるカレントミラー回路によって、Ｎチャネル型ＭＯＳトランジスタ２２のソース電流に応じた電流（電圧電流変換回路２Ａの入力電圧である第１のスイッチ電圧ＶＳＷ１に応じた電流）が電圧電流変換回路２Ａの出力電流として掃き出される。
したがって、スイッチ２７がオン状態である期間すなわち降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間だけ、電圧電流変換回路２Ａの出力電流が小さくなる。言い換えると、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間だけ、電流検出回路である電圧電流変換回路２Ａの検出ゲインが一時的に小さくなる。
図２１は、図３に示すスロープ回路１３及び図２０に示す電圧電流変換回路２Ａを用いたスイッチングレギュレータ１０１において、降圧モードから昇降圧モードに切り替わる際のスイッチングレギュレータ１０１の一動作例を示すタイムチャートである。
図２１に示す例では、タイミング制御回路１６は、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替える。
また、タイミング制御回路１６は、セット信号ＳＥＴに基づいて、セット信号ＳＥＴのローレベルからハイレベルへの切り替わり時にローレベルからハイレベルへ切り替わり、セット信号ＳＥＴのハイレベル期間より短いハイレベル期間を有する内部クロック信号ＣＬＫを内部で生成する。なお、内部クロック信号ＣＬＫの各ハイレベル期間は一定時間であり、電流帰還の実施期間となる。なお、ＭＯＳトランジスタＱ２がオンからオフに切り替わった直後に設けられるデッドタイムの開始前に、内部クロック信号ＣＬＫがハイレベルからローレベルに切り替わるように、内部クロック信号ＣＬＫの各ハイレベル期間を調整するとよい。
さらに、タイミング制御回路１６は、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に、リセット信号ＲＥＳＥＴのレベル遷移状態にかかわらず、強制的にゲート信号Ｇ１をローベル、ゲート信号Ｇ２をハイレベルにする。これにより、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に、確実に電流帰還を開始することができる。
スロープ回路１３は、タイミング制御回路１６からの指示に従って、スイッチ１３Ａ〜１３Ｃのオン／オフを切り替える。
リセット信号ＲＥＳＥＴのローレベルからハイレベルへの切り替わり時に（ｔ１のタイミングで）、スロープ回路１３は、スイッチ１３Ａのオフ状態を維持し、スイッチ１３Ｂをオフ状態からオン状態に切り替え、スイッチ１３Ｃをオン状態からオフ状態に切り替える。これにより、コンデンサ１３Ｅは放電され、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰは０になる。
それからスロープ回路１３がスイッチ１３Ｂをオン状態からオフ状態に切り替えてコンデンサ１３Ｅの放電を終了した後、内部クロック信号ＣＬＫのローレベルからハイレベルへの切り替わり時に（ｔ２のタイミングで）、スロープ回路１３はスイッチ１３Ａをオフ状態からオン状態に切り替える。
次に、内部クロック信号ＣＬＫのハイレベルからローレベルへの切り替わり時に（ｔ３のタイミングで）、スロープ回路１３はスイッチ１３Ａをオン状態からオフ状態に切り替える。
ｔ２のタイミングからｔ３のタイミングまでの期間、電圧電流変換回路２Ａからコンデンサ１３Ｅに至る電流経路をスイッチ１３Ａが導通するので、ＭＯＳトランジスタＱ２を流れる電流の情報がコンデンサ１３Ｅの充電電圧の形で蓄積される。
次に、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時に（ｔ４のタイミングで）、スロープ回路１３はスイッチ１３Ｃをオフ状態からオン状態に切り替える。ｔ４のタイミングから次のｔ１のタイミングまでの期間において、定電流源１３Ｄの出力電流によってコンデンサ１３Ｅが充電される。これにより、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰは、定電流源１３Ｄの出力電流に応じた一定の増加率（定電流源１３Ｄの出力電流に応じた一定の傾き）で増加する電圧を、ＭＯＳトランジスタＱ２を流れる電流の情報が反映されたオフセット電圧に重畳した電圧になる。そして、コンデンサ１３Ｅの充電電圧であるスロープ電圧ＶＳＬＰが、スロープ回路１３の出力信号となる。
なお、内部クロック信号ＣＬＫを生成しない構成とし、セット信号ＳＥＴのハイレベルからローレベルへの切り替わり時にスイッチ１３Ａをオン状態からオフ状態に切り替えるようにしてもよい。
上述したスロープ電圧ＶＳＬＰの第１生成例によると、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間において、電流検出回路である電圧電流変換回路２Ａの検出ゲインが一時的に小さくなり、スロープ電圧ＶＳＬＰのオフセットΔＶが一時的に小さくなる。これにより、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間において、第１のスイッチ電圧ＶＳＷ１のパルス幅が一時的に大きくなるので、インダクタＬ１の平均電流バーＩＬを素早く上昇させることができる。したがって、降圧モードから昇降圧モードに切り替わる際に出力電圧ＶＯＵＴが低下することを抑えることができる。なお、スロープ電圧ＶＳＬＰのオフセットΔＶとは、スロープ電圧ＶＳＬＰが一定の傾きで増加する増加期間の開始時におけるスロープ電圧ＶＳＬＰの値を意味している（図２１参照）。
＜スロープ電圧の第２生成例＞
図２２は、電流検出回路２及びスロープ回路１３の他の構成例を示す図である。図２２に示す例において電流検出回路２は、第１実施形態において既に説明した図４に示す例の電圧電流変換回路２Ａによって構成される。
図２２に示すスロープ回路１３は、図３に示すスロープ回路１３に定電流源１３Ｆ及びスイッチ１３Ｇを追加した構成である。定電流源１３Ｆ及びスイッチ１３Ｇからなる直列回路は定電流源１３Ｄに並列に接続される。スイッチ１３Ｇは、モード指定信号Ｓ１がローレベルからハイレベルに切り替わってから所定の時間経過する迄の期間すなわち降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間に一時的にオフ状態になり、上記の期間以外にはオン状態になる。したがって、スイッチ１３Ｃがオンのときにコンデンサ１３Ｅに供給される充電電流は、スイッチ１３Ｇがオフ状態である期間すなわち降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間だけ小さくなる。言い換えると、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間だけ、スロープ電圧ＶＳＬＰの傾きが小さくなる。
図２３は、図２２に示すスロープ回路１３及び図４に示す電圧電流変換回路２Ａを用いたスイッチングレギュレータ１０１において、降圧モードから昇降圧モードに切り替わる際のスイッチングレギュレータ１０１の一動作例を示すタイムチャートである。
図２３に示すｔ１〜ｔ４のタイミングでの各動作は、図２１に示すｔ１〜ｔ４のタイミングでの各動作と同様であるため、説明を省略する。
上述したスロープ電圧ＶＳＬＰの第２生成例によると、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間において、スロープ電圧ＶＳＬＰの傾きが一時的に小さくなる。これにより、降圧モードから昇降圧モードに切り替わってから所定の時間経過する迄の期間において、第１のスイッチ電圧ＶＳＷ１のパルス幅が一時的に大きくなるので、インダクタＬ１の平均電流バーＩＬを素早く上昇させることができる。したがって、降圧モードから昇降圧モードに切り替わる際に出力電圧ＶＯＵＴが低下することを抑えることができる。
＜第４実施形態＞
上述した第３実施形態では、降圧モードから昇降圧モードに切り替わる際に出力電圧ＶＯＵＴが低下することを抑えることができるスイッチングレギュレータ１０１について説明した。
昇降圧モードから降圧モードに切り替わる際にも、スイッチングレギュレータ１０１において一般的な電流帰還を実施した場合、遅延が発生するので、降圧モードの初期において出力コンデンサＣ１によって蓄えられる電荷量が過剰になるため、スイッチングレギュレータ１０１の出力電圧ＶＯＵＴが上昇してしまう。
そこで、本実施形態では、スイッチングレギュレータ１０１において、上述した＜スロープ電圧の第１生成例＞や＜スロープ電圧の第２生成例＞と同様の工夫をすることで、昇降圧モードから降圧モードに切り替わる際に出力電圧ＶＯＵＴが上昇することを抑える。このように本実施形態は、第１実施形態で採用した工夫を昇降圧モードから降圧モードに切り替わる際に適用させたものであるため、ここでは概略のみを説明する。
本実施形態において上述した＜スロープ電圧の第１生成例＞と同様の工夫を実施する場合、昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間において、電流検出回路である電圧電流変換回路２Ａの検出ゲインを一時的に大きくし、スロープ電圧ＶＳＬＰのオフセットΔＶを一時的に大きくする（図２４参照）。これにより、昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間において、第１のスイッチ電圧ＶＳＷ１のパルス幅が図２４に示すように一時的に小さくなるので、インダクタＬ１の平均電流バーＩＬを素早く減少させることができる。したがって、昇降圧モードから降圧モードに切り替わる際に出力電圧ＶＯＵＴが上昇することを抑えることができる。
また本実施形態において上述した＜スロープ電圧の第２生成例＞と同様の工夫を実施する場合、昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間において、スロープ電圧ＶＳＬＰの傾きを一時的に大きくする（図２５参照）。これにより、昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間において、第１のスイッチ電圧ＶＳＷ１のパルス幅が図２５に示すように一時的に小さくなるので、インダクタＬ１の平均電流バーＩＬを素早く減少させることができる。したがって、昇降圧モードから降圧モードに切り替わる際に出力電圧ＶＯＵＴが上昇することを抑えることができる。
＜全体構成（第５実施形態）＞
図２６は、第５実施形態に係る集積回路パッケージを昇降圧型スイッチングレギュレータの一部品として用いた場合のスイッチングレギュレータの全体構成例を示す図である。なお、図２６において図１と同一の部分には同一の符号を付し詳細な説明を適宜省略する。
本実施形態に係る集積回路パッケージ２０１は、降圧用制御回路１と、ＭＯＳトランジスタＱ１及びＱ２と、ＡＮＤゲート３と、固定デューティ回路４と、を内蔵している。また、本実施形態に係る集積回路パッケージ２０１は、第１〜第５外部ピンＰ１〜Ｐ５を有している。そして、本実施形態に係る集積回路パッケージ２０１に対して、入力コンデンサＣ０と、インダクタＬ１と、ＭＯＳトランジスタＱ３及びＱ４と、出力コンデンサＣ１と、出力抵抗Ｒ０と、分圧抵抗Ｒ１及びＲ２と、ＮＯＴゲート５と、が外付けされている。
ＭＯＳトランジスタＱ１は、Ｎチャネル型ＭＯＳトランジスタであって、第１外部ピンＰ１から第４外部ピンＰ４に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ１のドレインは、第１外部ピンＰ１に接続されている。ＭＯＳトランジスタＱ１のソースは、第４外部ピンＰ４及びＭＯＳトランジスタＱ２のドレインに接続されている。入力電圧であるバッテリ電圧ＶＢＡＴが入力コンデンサＣ０で平滑化されたのち第１外部ピンＰ１に印加される。第４外部ピンにはインダクタＬ１の一端が接続される。
ＭＯＳトランジスタＱ２は、Ｎチャネル型ＭＯＳトランジスタであって、第２外部ピンＰ２から第４外部ピンＰ４に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ２のドレインは、上述の通り第４外部ピンＰ４及びＭＯＳトランジスタＱ１のソースに接続されている。ＭＯＳトランジスタＱ２のソースは、第２外部ピンＰ２に接続されている。なお、ＭＯＳトランジスタＱ２の代わりにダイオードを用いることもできる。第４外部ピンはグランド電位に接続される。
分圧抵抗Ｒ１及びＲ２は、出力電圧ＶＯＵＴを分圧して帰還電圧ＶＦＢを生成し、帰還電圧ＶＦＢを集積回路パッケージ２０１の第３外部ピンＰ３に供給する。
モード指定信号Ｓ１はローレベルのときに降圧モードを指定する信号となりハイレベルのときに昇降圧モードを指定する信号となる。集積回路パッケージ２０１がモード指定信号Ｓ１を生成する回路（不図示）を内蔵する構成であってもよく、集積回路パッケージ２０１が外部からモード指定信号Ｓ１を受け取る構成であってもよい。後者の場合、モード指定信号Ｓ１を受け取る第６外部ピンを集積回路パッケージ２０１に設けるようにするとよい。
ＡＮＤゲート３の出力信号Ｓ３は第５外部ピンＰ５から集積回路パッケージ２０１の外部に出力される。以下、第５外部ピンＰ５から外部出力される信号を外部出力信号Ｓ３と呼ぶ。外部出力信号Ｓ３は、ＭＯＳトランジスタＱ３のゲートに供給されるとともに、ＮＯＴゲート５によって論理反転された後にＭＯＳトランジスタＱ４のゲートに供給される。なお、ＮＯＴゲート５の代わりにデッドタイム生成回路を用い、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４の双方がオフになるデッドタイムを設けることが好ましい。
＜降圧用制御回路の構成例＞
本実施形態における降圧用制御回路の構成例は、第１実施形態において既に説明した図２Ａ及び図２Ｂに示す降圧用制御回路の構成例と同一である。
＜動作モード＞
動作モードの切り替え例として、ここではＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ以上であるときにモード指定信号Ｓ１をハイレベルとし、ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ未満であるときにモード指定信号Ｓ１をローレベルとする場合について説明する。また、説明を簡単にするために、第１外部ピンＰ１に印加される電圧が常にバッテリ電圧ＶＢＡＴと同一であるとみなす。
出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数よりも大きい場合、図２６に示すスイッチングレギュレータは降圧モードで動作する（図１１参照）。降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がローレベルであるため外部出力信号Ｓ３はローレベルの信号になりＭＯＳトランジスタＱ３がオフに保持され、ＭＯＳトランジスタＱ４がオン状態に保持される。これにより、ＭＯＳトランジスタＱ１及びＱ２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ３及びＱ４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図１７Ａに示すようになる。
また降圧モードにおける図２６に示すスイッチングレギュレータ全体の伝達特性は第１実施形態において既に説明した通り上記（３）式で表される。
一方、出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数以下である場合、図２６に示すスイッチングレギュレータは昇降圧モードで動作する（図１１参照）。昇降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がハイレベルであるため外部出力信号Ｓ３はパルス信号Ｓ２と同一の信号（オンデューティが固定されたパルス信号）になりＭＯＳトランジスタＱ３のオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定された状態でＭＯＳトランジスタＱ３及びＱ４が相補的にオン／オフする。これにより、ＭＯＳトランジスタＱ１及びＱ２の接続ノード電圧である第１のスイッチ電圧ＶＳＷ１と、ＭＯＳトランジスタＱ３及びＱ４の接続ノード電圧である第２のスイッチ電圧ＶＳＷ２とは図１７Ｂに示すようになる。なお、昇降圧モードでは、ＭＯＳトランジスタＱ３のオンデューティは出力電圧ＶＯＵＴ及びバッテリ電圧ＶＢＡＴそれぞれと独立して設定されている。
また昇降圧モードにおける図２６に示すスイッチングレギュレータ全体の伝達特性は第１実施形態において既に説明した通り上記（４）式で表される。
降圧モードにおける上記の降圧動作及び昇降圧モードにおける上記の昇降圧動作により、ＭＯＳトランジスタＱ１のオンデューティＤＱ１及びＭＯＳトランジスタＱ３のオンデューティＤＱ３は図１２に示すようになる。
第１実施形態のスイッチングレギュレータ１０１と同様に、昇降圧モードにおける図２６に示すスイッチングレギュレータの伝達関数はright-half-plane-zero特性を有さない
また、第１実施形態のスイッチングレギュレータ１０１と同様に、図２６に示すスイッチングレギュレータでは、出力電圧ＶＯＵＴの設定が変わっても閾値ＴＨの最適値は変わらないので、閾値ＴＨの設定を変える必要がない。
また、図２６に示すスイッチングレギュレータにおけるシミュレーション結果は、第１実施形態のスイッチングレギュレータ１０１におけるシミュレーション結果（図１３及び図１４Ａ〜図１４Ｃ参照）と同一である。
本実施形態に係る集積回路パッケージ２０１は、図２７に示すように降圧型スイッチングレギュレータの一部品として用いることもできる。この場合、外部出力信号Ｓ３は本実施形態に係る集積回路パッケージ２０１の外部において利用されないため、図２７に示す構成では第５外部ピンＰ５をグランド電位に接続している。図２７に示す構成の代わりに第５外部ピンＰ５を抵抗を介してグランド電位に接続してもよい。ここで、第５外部ピンＰ５の外部接続状態を判定する判定回路を本実施形態に係る集積回路パッケージ２０１の内部に設け、当該判定回路によって第５外部ピンＰ５が終端処理されていることが判定された場合は、後述する第６実施形態においてモード指定信号Ｓ１がハイレベルであってもエラーアンプ１１のゲインを大きくしないようにし、後述する第７実施形態においてモード指定信号Ｓ１がハイレベルであっても過電流検出閾値を大きくしないようにしてもよい。図２７に示す構成の代わりに第５外部ピンＰ５をオープン状態にしても本実施形態に係る集積回路パッケージ２０１を降圧型スイッチングレギュレータの一部品として用いることもできる。
なお、上記のように本実施形態に係る集積回路パッケージ２０１を降圧型スイッチングレギュレータの一部品として用いる場合、入力コンデンサＣ０の容量を大きくすることで、バッテリ電圧ＶＢＡＴが低下した場合に第１外部ピンＰ１に印加される電圧が低下することを抑えることができる。
＜全体構成（第６実施形態）＞
図２８は、第６実施形態に係る集積回路パッケージを昇降圧型スイッチングレギュレータの一部品として用いた場合のスイッチングレギュレータの全体構成例を示す図である。本実施形態に係る集積回路パッケージ２０２は、モード指定信号Ｓ１がＡＮＤゲート３の他に降圧用制御回路１にも供給されている点で集積回路パッケージ２０１と異なっており、それ以外の点においては基本的に集積回路パッケージ２０１と同一である。
＜降圧用制御回路の構成例＞
図２９は、降圧用制御回路１の一構成例を示す図である。図２９に示す例の降圧用制御回路１は、エラーアンプ１１が可変利得アンプである点で、第１実施形態において既に説明した図２Ａに示す例の降圧用制御回路１と異なっており、それ以外の点においては基本的に図２Ａに示す例の降圧用制御回路１と同一である。
エラーアンプ１１はモード指定信号Ｓ１がハイレベルである場合（昇降圧モード時）にはモード指定信号Ｓ１がローレベルである場合（降圧モード時）よりもゲインを大きくする。これにより、昇降圧モードにおける図２８に示すスイッチングレギュレータ全体の伝達特性が降圧モードにおける図２８に示すスイッチングレギュレータ全体の伝達特性に近づくので、昇降圧モードにおける図２８に示すスイッチングレギュレータの応答特性がより一層改善される。
なお、１から固定値Ｄ’を引いた値とモード指定信号Ｓ１がハイレベルである場合（昇降圧モード時）におけるエラーアンプ１１のゲインとの乗算値が、モード指定信号Ｓ１がローレベルである場合（降圧モード時）におけるエラーアンプ１１のゲインと同一であるように、エラーアンプ１１がモード指定信号Ｓ１に応じてゲインを変更することが好ましい。これにより、昇降圧モードにおける図２８に示すスイッチングレギュレータ全体の伝達特性と降圧モードにおける図２８に示すスイッチングレギュレータ全体の伝達特性とを同一にすることができる。したがって、昇降圧モードにおける図２８に示すスイッチングレギュレータの応答特性を降圧モードにおける図２８に示すスイッチングレギュレータの応答特性と同一にすることができる。
本実施形態に係る集積回路パッケージ２０２は、集積回路パッケージ２０１と同様に降圧型スイッチングレギュレータの一部品として用いることもできる。
＜全体構成（第７実施形態）＞
図３０は、第７実施形態に係る集積回路パッケージを昇降圧型スイッチングレギュレータの一部品として用いた場合のスイッチングレギュレータの全体構成例を示す図である。本実施形態に係る集積回路パッケージ２０３は、モード指定信号Ｓ１がＡＮＤゲート３の他に降圧用制御回路１にも供給されている点及びＭＯＳトランジスタＱ１のドレインが電流検出用抵抗Ｒ４を介して第１外部ピンＰ１に接続され、電流検出用抵抗Ｒ４の両端電圧ＶＲ４が降圧用制御回路１に供給される点で集積回路パッケージ２０１と異なっており、それ以外の点においては基本的に集積回路パッケージ２０１と同一である。
＜降圧用制御回路の構成例＞
図３１は、降圧用制御回路１の一構成例を示す図である。図３１に示す例の降圧用制御回路１は、可変定電圧源１７及びコンパレータ１８が追加されている点及びコンパレータ１８の出力信号がコンパレータ１４に供給される点で、第１実施形態において既に説明した図２Ａに示す例の降圧用制御回路１と異なっており、それ以外の点においては基本的に図２Ａに示す例の降圧用制御回路１と同一である。
電流検出用抵抗Ｒ４（図３０参照）、可変定電圧源１７、及びコンパレータ１８によってＭＯＳトランジスタＱ１に流れる電流が所定の過電流検出閾値に達しているか否かが監視される。可変定電圧源１７の出力電圧（オフセット電圧）は所定の過電流検出閾値に対応しており、ＭＯＳトランジスタＱ１に流れる電流が所定の過電流検出閾値以上であればコンパレータ１８はハイレベルの信号を出力し、ＭＯＳトランジスタＱ１に流れる電流が所定の過電流検出閾値未満であればコンパレータ１８はローレベルの信号を出力する。なお、電流検出用抵抗Ｒ４は過電流検出に加えてインダクタＬ１の電流情報を取得することに利用してもよい。
コンパレータ１４は、コンパレータ１８の出力信号がローレベルであれば、位相補償された誤差信号とスロープ回路１３の出力電圧とを比較して比較信号を生成してリセット信号として出力し、コンパレータ１８の出力信号がハイレベルであれば、ハイレベルの信号を生成してリセット信号として出力する。これにより、コンパレータ１８の出力信号がハイレベルであれば、降圧用制御回路１はＭＯＳトランジスタＱ１をオフ状態に保持するため、ＭＯＳトランジスタＱ１に流れる電流が抑制される。
可変定電圧源１７はモード指定信号Ｓ１がハイレベルである場合（昇降圧モード時）にはモード指定信号Ｓ１がローレベルである場合（降圧モード時）よりも定電圧（オフセット電圧）の値を大きくする。これにより、昇降圧モードにおける図３０に示すスイッチングレギュレータの所定の過電流検出閾値を降圧モードにおける図３０に示すスイッチングレギュレータの所定の過電流検出閾値よりも大きくすることができる。
降圧モード時におけるインダクタＬ１の平均電流は図３０に示すスイッチングレギュレータの出力電流と同一であるのに対して、昇降圧モード時におけるインダクタＬ１の平均電流は１から固定値Ｄ’を引いた値で図３０に示すスイッチングレギュレータの出力電流を除した値になる。したがって、上記のように電流検出閾値を可変することによって昇降圧モード時における過電流検出が過度に厳しくなることを防止することができる。
なお、１から固定値Ｄ’を引いた値とモード指定信号Ｓ１がハイレベルである場合（昇降圧モード時）における過電流検出閾値との乗算値が、モード指定信号Ｓ１がローレベルである場合（降圧モード時）における所定の過電流検出閾値と同一であるように、可変定電圧源１７がモード指定信号Ｓ１に応じて定電圧（オフセット電圧）の値を変更することが好ましい。これにより、図３０に示すスイッチングレギュレータの出力電流の許容値を昇降圧モードと降圧モードにおいて同一にすることができる。
本実施形態に係る集積回路パッケージ２０３は、集積回路パッケージ２０１及び２０２と同様に降圧型スイッチングレギュレータの一部品として用いることもできる。
＜全体構成（第８実施形態）＞
スイッチングレギュレータの第８実施形態の全体構成例は、図１に示すスイッチングレギュレータの第１実施形態の全体構成例と同一である。
＜降圧用制御回路の構成例＞
本実施形態における降圧用制御回路の構成例は、第１実施形態において既に説明した図２Ａ及び図２Ｂに示す降圧用制御回路の構成例と同一である。
本実施形態で用いるエラーアンプ１１の一構成例を図３３に示す。図３３に示す例においてエラーアンプ１１は、反転入力端子１１１と、非反転入力端子１１２と、入力段１１３と、利得段１１４と、出力段１１５と、出力端子１１６と、定電流源１１７及び１１８と、スイッチ１１９とによって構成される。なお、定電流源１１７及び１１８から出力される各定電流の値はそれぞれ調整可能であることが望ましい。
エラーアンプ１１は、ＩＣ［integratedcircuit］である降圧用制御回路１内部で生成される内部電源電圧ＶＣＣによって駆動し駆動電流ＩＣＣがグランド電位に流れる出力ソース型回路である。
入力段１１３は、反転入力端子１１１に供給される電圧と非反転入力端子１１２に供給される電圧との差を増幅した増幅信号を利得段１１４に出力する。利得段１１４は入力段から受け取った増幅信号を高利得で更に増幅して出力段１１５に出力する。出力段１１５はバッファとして機能し、利得段１１４から受け取った信号を出力端子１１６に出力する。
定電流源１１８及びスイッチ１１９からなる直列回路は定電流源１１７に並列に接続される。スイッチ１１９は、モード指定信号Ｓ１がローレベルであるときすなわち降圧モード時にオン状態になり、モード指定信号Ｓ１がハイレベルであるときすなわち昇降圧モード時にオフ状態になる。ここで、定電流源１１７の出力電流と定電流源１１８の出力電流の合計電流が定電流源１１７の出力電流の１／（１−Ｄ’）倍になるように、定電流源１１７及び１１８の各出力電流を設定する。これにより、昇降圧モード時におけるエラーアンプ１１の駆動電流ＩＣＣが降圧モード時におけるエラーアンプ１１の駆動電流ＩＣＣの１／（１−Ｄ’）倍になり、その結果、エラーアンプ１１の昇降圧モード時おけるゲインがエラーアンプ１１の降圧モード時おける検出ゲインの１／（１−Ｄ’）倍になる。
＜スロープ電圧の生成例＞
本実施形態における電流検出回路２及びスロープ回路１３の一構成例は、第１実施形態において既に説明した図３に示す電流検出回路２及びスロープ回路１３の一構成例と同一である。
本実施形態における電圧電流変換回路２Ａの一構成例は、第１実施形態において既に説明した図４に示す電圧電流変換回路２Ａの一構成例の一構成例と同一である。
本実施形態における降圧モードにおけるスイッチングレギュレータ１０１の一動作例を示すタイムチャートは、第１実施形態において既に説明した図５に示すタイムチャートと同一である。本実施形態における昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより小さい場合のスイッチングレギュレータ１０１の一動作例を示すタイムチャートは、第１実施形態において既に説明した図６に示すタイムチャートと同一である。本実施形態における昇降圧モードにおいてバッテリ電圧ＶＢＡＴが出力電圧ＶＯＵＴより大きい場合のスイッチングレギュレータ１０１の一動作例を示すタイムチャートは、第１実施形態において既に説明した図７に示すタイムチャートと同一である。
＜動作モード＞
動作モードの切り替え例として、ここではＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ以上であるときにモード指定信号Ｓ１をハイレベルとし、ＭＯＳトランジスタＱ１のオンデューティが閾値ＴＨ未満であるときにモード指定信号Ｓ１をローレベルとする場合について説明する。
出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数よりも大きい場合、スイッチングレギュレータ１０１は降圧モードで動作する（図１１参照）。降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がローレベルであるためＭＯＳトランジスタＱ３がオフに保持され、ＭＯＳトランジスタＱ４がオン状態に保持される。
また降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は第１実施形態において既に説明した通り上記（３）式で表される。
一方、出力電圧ＶＯＵＴに対するバッテリ電圧ＶＢＡＴの比が閾値ＴＨの逆数以下である場合、スイッチングレギュレータ１０１は昇降圧モードで動作する（図１１参照）。昇降圧モードでは、降圧用制御回路１が帰還電圧ＶＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がハイレベルであるためＭＯＳトランジスタＱ３のオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定された状態でＭＯＳトランジスタＱ３及びＱ４が相補的にオン／オフする。なお、昇降圧モードでは、ＭＯＳトランジスタＱ３のオンデューティは出力電圧ＶＯＵＴ及びバッテリ電圧ＶＢＡＴそれぞれと独立して設定されている。
また昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は第１実施形態において既に説明した通り上記（４）式で表される。
降圧モードにおける上記の降圧動作及び昇降圧モードにおける上記の昇降圧動作により、ＭＯＳトランジスタＱ１のオンデューティＤＱ１及びＭＯＳトランジスタＱ３のオンデューティＤＱ３は図１２に示すようになる。
降圧モードにおけるスイッチングレギュレータ１０１の応答特性は、上記（３）式を用いることによって下記（５）式で表される。また、昇降圧モードにおけるスイッチングレギュレータ１０１の応答特性は、上記（４）式を用いることによって下記（６）式で表される。
ここで、エラーアンプ１１の出力電圧ＶＣはエラーアンプ１１のゲインに比例する。そして、上述したように、エラーアンプ１１の昇降圧モード時おけるゲインは、エラーアンプ１１の降圧モード時おけるゲインの１／（１−Ｄ’）倍になる。これにより、昇降圧モードにおけるスイッチングレギュレータ１０１の応答特性は降圧モードにおけるスイッチングレギュレータ１０１の応答特性と同一になる。したがって、昇降圧モードにおけるスイッチングレギュレータ１０１の伝達関数はright-half-plane-zero特性を有さない。このため、出力コンデンサＣ１を大容量にする必要がなくなり、出力コンデンサのコストを抑えることができる。
また、第１実施形態において既に説明した通り、スイッチングレギュレータ１０１では、出力電圧ＶＯＵＴの設定が変わっても閾値ＴＨの最適値は変わらないので、閾値ＴＨの設定を変える必要がない。
また、本実施形態のスイッチングレギュレータ１０１の第１のスイッチ電圧ＶＳＷ１、出力電圧ＶＯＵＴ、及びＡＮＤゲート４の出力信号Ｓ３に関するシミュレーション結果は、第１実施形態のスイッチングレギュレータ１０１の第１のスイッチ電圧ＶＳＷ１、出力電圧ＶＯＵＴ、及びＡＮＤゲート４の出力信号Ｓ３に関するシミュレーション結果（図１３参照）と同一である。
また本実施形態のスイッチングレギュレータ１０１のボード線図に関するシミュレーション結果を図３４に示す。図３４は、バッテリ電圧ＶＢＡＴを１２[Ｖ]とし、出力電圧ＶＯＵＴを５[Ｖ]とした場合すなわち降圧モードのボード線図であるとともに、バッテリ電圧ＶＢＡＴを４[Ｖ]とし、出力電圧ＶＯＵＴを５[Ｖ]とした場合すなわち昇降圧モードのボード線図でもある。降圧モード、昇降圧モードのいずれにおいても制御系が安定である。
＜第９実施形態＞
本実施形態に係るスイッチングレギュレータでは、エラーアンプ１１を図３５に示す構成とし、電流検出回路である電圧電流変換回路２Ａを第３実施形態で既に説明した図２０に示す構成とする以外は、第８実施形態と同じ構成にする。
図３５に示すエラーアンプ１１は、図３３に示すエラーアンプ１１から定電流源１１８及びスイッチ１１９を取り除いた構成である。したがって、図３５に示すエラーアンプ１１では、降圧モード時におけるゲインと昇降圧モード時におけるゲインが一致する。
本実施形態では、抵抗２４及び抵抗２８の合成抵抗値ＲＣＯＭが抵抗２４の抵抗値Ｒ２４の（１−Ｄ’）倍になるように、抵抗２４及び抵抗２８の各抵抗値を設定している。したがって、電流検出回路である電圧電流変換回路２Ａの昇降圧モード時おける検出ゲインは、電流検出回路である電圧電流変換回路２Ａの降圧モード時おける検出ゲインの（１−Ｄ’）倍になる。
本実施形態では、エラーアンプ１１の昇降圧モード時おけるゲインは、エラーアンプ１１の降圧モード時おける検出ゲインと同一である。そして、電流検出回路である電圧電流変換回路２Ａの昇降圧モード時おける検出ゲインが電流検出回路である電圧電流変換回路２Ａの降圧モード時おける検出ゲインの（１−Ｄ’）倍になるので、上記（３）式で表される降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性と、上記（４）式で表される昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性とが一致する。これにより、昇降圧モードにおけるスイッチングレギュレータ１０１の応答特性は降圧モードにおけるスイッチングレギュレータ１０１の応答特性と同一になる。したがって、昇降圧モードにおけるスイッチングレギュレータ１０１の伝達関数はright-half-plane-zero特性を有さない。このため、出力コンデンサＣ１を大容量にする必要がなくなり、出力コンデンサのコストを抑えることができる。
＜用途＞
次に、先に説明したスイッチングレギュレータ１０１〜１０２並びに図２６、図２８、及び図３０に示す各スイッチングレギュレータの用途例について説明する。図３６は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（不図示）と、バッテリから供給される直流電圧を入力するプライマリスイッチングレギュレータ（不図示）と、プライマリスイッチングレギュレータから出力される直流電圧を入力するセカンダリスイッチングレギュレータ（不図示）と、車載機器Ｘ１１〜Ｘ１７と、を搭載している。先に説明したスイッチングレギュレータ１０１〜１０２並びに図２６、図２８、及び図３０に示す各スイッチングレギュレータはプライマリスイッチングレギュレータに適用することができる。
車載機器Ｘ１１〜Ｘ１７はそれぞれプライマリスイッチングレギュレータの出力電圧及びセカンダリスイッチングレギュレータの出力電圧のいずれかを電源電圧として用いる。
車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
車載機器Ｘ１２は、ＨＩＤ［high intensitydischarged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lockbrake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、第６実施形態と第７実施形態とを組み合わせて実施することができる。また、例えば、第１実施形態において説明した変形例や好適例（例えば、ＭＯＳトランジスタＱ２の代わりにダイオードを用いること、ＭＯＳトランジスタＱ４の代わりにダイオードを用いること、デッドタイムを設けること、固定値Ｄ’を０．７以下に設定すること、発振器１５の共用化など）は第２〜第９実施形態にも適用可能である。また、第３実施形態において、図２０に示す電圧電流変換回路２Ａと図２２に示すスロープ回路１３を用いてスロープ電圧を生成することも可能である。この変形例についても第４実施形態に適用可能である。ただし、第４実施形態では、スイッチ１３Ｇは、モード指定信号Ｓ１がハイレベルからローレベルに切り替わってから所定の時間経過する迄の期間すなわち昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間に一時的にオン状態になり、上記の期間以外にはオフ状態になる。また、第４実施形態では、スイッチ２７は、モード指定信号Ｓ１がハイレベルからローレベルに切り替わってから所定の時間経過する迄の期間すなわち昇降圧モードから降圧モードに切り替わってから所定の時間経過する迄の期間に一時的にオフ状態になり、上記の期間以外にはオン状態になる。
また、第３実施形態と第４実施形態はそれぞれ別々のスイッチングレギュレータで実現してもよく、第３実施形態と第４実施形態の両方を一のスイッチングレギュレータで実現してもよい。
また上述した第５〜第７実施形態では電流モード制御型スイッチングレギュレータについて説明したが、本発明のうち、第３の技術的特徴を有する発明はこれに限定されない。例えば電圧モード制御などの他の制御方式を使用してもよい。
また上述した各実施形態ではスイッチングレギュレータの入力電圧としてバッテリ電圧を用いたが、本発明はこれに限定されない。スイッチングレギュレータの入力電圧はバッテリ電圧以外の直流電圧であってもよい。
また固定デューティ回路４によって設定されるオンデューティの固定値は単一であっても複数であってもよい。固定デューティ回路４によって設定されるオンデューティの固定値が複数ある場合は複数設定の中から任意に選択することができるようにする。この選択は、スイッチングレギュレータの内部において自動的に実施されてもよく、ユーザによる入力操作に基づいて実施されてもよい。ここで、上記選択がスイッチングレギュレータの内部において自動的に実施される例について説明する。この例では、昇降圧モードにおいて、ＭＯＳトランジスタＱ１のオンデューティが第１閾値以上であると判定される毎に、前記固定値Ｄ’を一段階大きくする。また、昇降圧モードにおいて、ＭＯＳトランジスタＱ１のオンデューティが第２閾値以下であると判定される毎に、固定値Ｄ’を一段階小さくする。
上記第３〜第４実施形態では、ＭＯＳトランジスタＱ２がオンであるときにＭＯＳトランジスタＱ２を流れる電流を検出することによってインダクタＬ１を流れる電流を検出したが、ＭＯＳトランジスタＱ１がオンであるときにＭＯＳトランジスタＱ１を流れる電流を検出することによってインダクタＬ１を流れる電流を検出するようにしてもよい。
また上述した第７実施形態ではモード指定信号Ｓ１に応じて可変定電圧源１７の定電圧（オフセット電圧）を変更したが、本発明のうち、第３の技術的特徴を有する発明はこれに限定されない。例えば可変定電圧源１７を定電圧源に置換し、電流検出用抵抗Ｒ４の両端電圧ＶＲ４をモード指定信号Ｓ１に応じて減衰させて上記定電圧源の正極とコンパレータ１８の反転入力端子との間に印加してもよい。
また上述した第５〜第７実施形態ではＭＯＳトランジスタＱ１及びＱ２を集積回路パッケージの内部に設けたが、本発明のうち、第３の技術的特徴を有する発明はこれに限定されない。例えば図３２に示す集積回路パッケージ２０４のようにＭＯＳトランジスタＱ１及びＱ２が外付けされる構成とし、ＭＯＳトランジスタＱ１のゲート信号Ｇ１及びＭＯＳトランジスタＱ２のゲート信号Ｇ２を外部出力するようにしてもよい。
また上述した第８実施形態では、エラーアンプ１１の昇降圧モード時おけるゲインを、エラーアンプ１１の降圧モード時おける検出ゲインの１／（１−Ｄ’）倍にしているが、本発明のうち、第４の技術的特徴を有する発明はこれに限定されない。エラーアンプ１１の昇降圧モード時おけるゲインを、エラーアンプ１１の降圧モード時おけるゲインよりも大きくすることで、昇降圧モード時おける制御系のゲイン低下を抑えることができる。
また上述した第９実施形態では、電流検出回路である電圧電流変換回路２Ａの昇降圧モード時おける検出ゲインを、電流検出回路である電圧電流変換回路２Ａの降圧モード時おける検出ゲインの（１−Ｄ’）倍にしているが、本発明のうち、第４の技術的特徴を有する発明はこれに限定されない。電流検出回路である電圧電流変換回路２Ａの昇降圧モード時おける検出ゲインを、電流検出回路である電圧電流変換回路２Ａの降圧モード時おける検出ゲインより小さくすることで、昇降圧モード時おける制御系のゲイン低下を抑えることができる。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる昇降圧型スイッチングレギュレータに利用することが可能である。
１ 降圧用制御回路
２、６ 電流検出回路
２Ａ 電圧電流変換回路
３ ＡＮＤゲート
４ 固定デューティ回路
５ ＮＯＴゲート
１１ エラーアンプ
１２ 基準電圧源
１３ スロープ回路
１３Ａ〜１３Ｃ、１３Ｇ、２７、１１９ スイッチ
１３Ｄ、１３Ｆ、１１７、１１８ 定電流源
１４、１８ コンパレータ
１５ 発振器
１６ タイミング制御回路
１７ 可変定電圧源
２０ 電流源
１０１、１０２ スイッチングレギュレータ
１１１ 反転入力端子
１１２ 非反転入力端子
１１３ 入力段
１１４ 利得段
１１５ 出力段
１１６ 出力端子
２０１〜２０４ 集積回路パッケージ
Ｃ０ 入力コンデンサ
Ｃ１ 出力コンデンサ
Ｃ２、１３Ｅ コンデンサ
Ｌ１ インダクタ
Ｐ１〜Ｐ５ 第１〜第５外部ピン
Ｑ１〜Ｑ４、２１、２２、２５、２６ ＭＯＳトランジスタ
Ｒ０ 出力抵抗
Ｒ１、Ｒ２ 分圧抵抗
Ｒ３、２３、２４、２８ 抵抗
Ｒ４ 電流検出用抵抗
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器

Claims (42)

  1. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    前記第２スイッチを流れる電流を検出する電流検出部と、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記第１制御回路は、前記電流検出部によって検出された電流の情報を蓄積して、蓄積された電流の情報にランプ電圧生成部で生成されたランプ電圧を合成してスロープ電圧を生成するスロープ電圧生成部を有し、前記スロープ電圧に応じて前記降圧用制御信号を生成することを特徴とするスイッチングレギュレータ。
  2. 前記第１制御回路は、前記第１スイッチがオフ状態である間の所定期間に前記電流検出部によって検出された電流の情報を蓄積する請求項１に記載のスイッチングレギュレータ。
  3. 前記第１スイッチがオフ状態からオン状態に切り替わるタイミングと、前記第３スイッチがオン状態からオフ状態に切り替わるタイミングとが略一致する請求項１または請求項２に記載のスイッチングレギュレータ。
  4. 前記電流検出部は、前記第２スイッチを流れる電流に応じた電圧を電流に変換する電圧電流変換回路であって、
    前記スロープ電圧生成部は、前記電圧電流変換回路の出力電流を充電するコンデンサを有する請求項１〜請求項３のいずれか一項に記載のスイッチングレギュレータ。
  5. 前記スロープ電圧生成部は、前記電圧電流変換回路の出力端から前記コンデンサに至る電流経路を導通／遮断する充電用スイッチをさらに有する請求項４に記載のスイッチングレギュレータ。
  6. 前記スロープ電圧生成部は、前記コンデンサを放電させて前記コンデンサの充電電圧をリセットするリセット部を有する請求項４または請求項５に記載のスイッチングレギュレータ。
  7. 前記第１制御回路は、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有する請求項１〜請求項６のいずれか一項に記載のスイッチングレギュレータ。
  8. 前記第２スイッチがＭＯＳトランジスタであって、
    前記電流検出部が前記ＭＯＳトランジスタのオン抵抗の両端電圧を用いて前記第２スイッチを流れる電流を検出する請求項１〜請求項７のいずれか一項に記載のスイッチングレギュレータ。
  9. 前記第１制御回路は、
    前記入力電圧に対する前記出力電圧の比が所定値以下である場合に、前記電流検出部によって検出された電流に応じて前記降圧用制御信号を生成し、
    前記入力電圧に対する前記出力電圧の比が所定値以下でない場合に、前記電流検出部によって検出された電流に依存せずに前記降圧用制御信号を生成する請求項１〜請求項８のいずれか一項に記載のスイッチングレギュレータ。
  10. 前記第１スイッチを流れる電流を検出する第１スイッチ用電流検出部をさらに備え、
    前記第１制御回路は、
    前記入力電圧に対する前記出力電圧の比が所定値以下でない場合に、前記第１スイッチ用電流検出部によって検出された電流に応じて前記降圧用制御信号を生成する請求項９に記載のスイッチングレギュレータ。
  11. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    前記第２スイッチを流れる電流を検出する電流検出部と、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記第１制御回路は、前記電流検出部によって検出された電流の情報を蓄積して、蓄積された電流の情報にランプ電圧生成部で生成されたランプ電圧を合成してスロープ電圧を生成するスロープ電圧生成部を有し、前記スロープ電圧に応じて前記降圧用制御信号を生成することを特徴とするスイッチングレギュレータ。
  12. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記第１スイッチのオンデューティを一時的に大きくすることを特徴とするスイッチングレギュレータ。
  13. 前記インダクタを流れる電流を検出する電流検出部をさらに有し、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記スロープ電圧のオフセットを一時的に小さくする請求項１２に記載のスイッチングレギュレータ。
  14. 前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくし、
    前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記電流検出部の検出ゲインを一時的に小さくする請求項１３に記載のスイッチングレギュレータ。
  15. 前記インダクタを流れる電流を検出する電流検出部をさらに有し、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記スロープ電圧の傾きを一時的に小さくする請求項１２に記載のスイッチングレギュレータ。
  16. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記昇降圧モードから前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードに切り替わる際に、前記降圧モードの初期において前記第１スイッチのオンデューティを一時的に小さくすることを特徴とするスイッチングレギュレータ。
  17. 前記インダクタを流れる電流を検出する電流検出部をさらに有し、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記昇降圧モードから前記降圧モードに切り替わる際に、前記降圧モードの初期において前記スロープ電圧のオフセットを一時的に大きくする請求項１６に記載のスイッチングレギュレータ。
  18. 前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくし、
    前記降圧モードから前記昇降圧モードに切り替わる際に、前記降圧モードの初期において前記電流検出部の検出ゲインを一時的に大きくする請求項１７に記載のスイッチングレギュレータ。
  19. 前記インダクタを流れる電流を検出する電流検出部をさらに有し、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記昇降圧モードから前記降圧モードに切り替わる際に、前記降圧モードの初期において前記スロープ電圧の傾きを一時的に大きくする請求項１６に記載のスイッチングレギュレータ。
  20. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    前記第２スイッチを流れる電流を検出する電流検出部と、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードから前記昇降圧モードに切り替わる際に、前記昇降圧モードの初期において前記第１スイッチのオンデューティを一時的に大きくすることを特徴とするスイッチングレギュレータ。
  21. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    前記第２スイッチを流れる電流を検出する電流検出部と、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記昇降圧モードから前記第２制御回路が前記昇圧用制御信号を生成しない降圧モードに切り替わる際に、前記降圧モードの初期において前記第１スイッチのオンデューティを一時的に小さくすることを特徴とするスイッチングレギュレータ。
  22. 入力電圧が印加される第１外部ピンと、
    前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、
    帰還電圧が印加される第３外部ピンと、
    第１端が前記第１外部ピンに接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、
    前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、
    前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、
    前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、
    を有することを特徴とする集積回路パッケージ。
  23. 前記第２制御回路は降圧モード時にハイレベル信号を生成し、
    前記第５外部ピンは前記降圧モード時に前記ハイレベル信号を外部に出力する請求項２２に記載の集積回路パッケージ。
  24. 前記固定値Ｄ’が０．７以下である請求項２２または請求項２３に記載の集積回路パッケージ。
  25. 前記第１制御回路と前記第２制御回路が発振器を共用し、前記第１制御回路が前記発振器の出力信号に基づいて前記降圧用制御信号を生成し、前記第２制御回路が前記発振器の出力信号に基づいて前記パルス信号を生成する請求項２２〜請求項２４のいずれか一項に記載の集積回路パッケージ。
  26. 前記第１制御回路は、前記帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、
    前記誤差信号生成回路は、前記昇降圧モード時には前記降圧モード時よりも前記ゲインを大きくする請求項２２〜請求項２５のいずれか一項に記載の集積回路パッケージ。
  27. １から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記ゲインとの乗算値が、前記降圧モード時における前記ゲインと同一である請求項２６に記載の集積回路パッケージ。
  28. 前記第１スイッチに流れる電流が所定の過電流検出閾値に達しているか否かを監視し、前記電流の過電流状態が検出されたときに、前記第１制御回路に対して前記電流の抑制指示を送出する過電流保護回路を有し、
    前記過電流保護回路は、前記昇降圧モード時には前記降圧モード時よりも前記所定の過電流検出閾値を大きくする請求項２２〜請求項２７のいずれか一項に記載の集積回路パッケージ。
  29. １から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記所定の過電流検出閾値との乗算値が、前記降圧モード時における前記所定の過電流検出閾値と同一である請求項２８に記載の集積回路パッケージ。
  30. 前記固定値Ｄ’が複数設定されており、複数設定の中から任意に選択することができる請求項２２〜請求項２９のいずれか一項に記載の集積回路パッケージ。
  31. 入力電圧が印加される第１外部ピンと、
    前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、
    帰還電圧が印加される第３外部ピンと、
    第１端が前記第１外部ピンに接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、
    前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、
    前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が前記帰還電圧及び前記入力電圧それぞれと独立して設定されているパルス信号を生成する第２制御回路と、
    前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、
    を有することを特徴とする集積回路パッケージ。
  32. 帰還電圧が印加される一の外部ピンと、
    第１端が第１電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第１電圧よりも低い第２電圧の印加端に接続された第２スイッチとを相補的にオン／オフさせるための降圧用制御信号を前記帰還電圧に応じて生成する第１制御回路と、
    昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、
    前記昇降圧モード時に前記パルス信号を外部に出力する他の外部ピンと、
    を有することを特徴とする集積回路パッケージ。
  33. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、
    前記第１制御回路は、前記出力電圧に応じた帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、
    前記誤差信号生成回路が前記モード指定信号に基づいて前記ゲインを設定し、前記昇降圧モード時における前記ゲインを前記降圧モード時における前記ゲインよりも大きくすることを特徴とするスイッチングレギュレータ。
  34. １から前記固定値Ｄ’を引いた値と前記昇降圧モード時における前記ゲインとの乗算値が、前記降圧モード時における前記ゲインと略同一である請求項３３に記載のスイッチングレギュレータ。
  35. 前記誤差信号生成回路の駆動電流が前記モード指定信号に応じて調整される請求項３３または請求項３４に記載のスイッチングレギュレータ。
  36. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    前記インダクタを流れる電流を検出する電流検出部と、
    を有し、
    前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記電流検出部が前記モード指定信号に基づいて検出ゲインを設定し、前記降圧モード時における前記検出ゲインを前記昇降圧モード時における前記検出ゲインよりも大きくすることを特徴とするスイッチングレギュレータ。
  37. １から前記固定値Ｄ’を引いた値と前記降圧モード時における前記検出ゲインとの乗算値が、前記昇降圧モード時における前記検出ゲインと略同一である請求項３６に記載のスイッチングレギュレータ。
  38. 前記スロープ電圧生成部は、前記電流検出部によって検出された電流が大きいほど前記スロープ電圧のオフセットを大きくする請求項３６または請求項３７に記載のスイッチングレギュレータ。
  39. 前記電流検出部は、前記第２スイッチを流れる電流に応じた電圧を電流に変換する電圧電流変換回路であって、
    前記スロープ電圧生成部は、前記電圧電流変換回路の出力電流を充電するコンデンサを有する請求項３８に記載のスイッチングレギュレータ。
  40. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、
    前記第１制御回路は、前記出力電圧に応じた帰還電圧と所定の基準電圧との差にゲインを与えた誤差信号を生成する誤差信号生成回路を含み、
    前記誤差信号生成回路が前記モード指定信号に基づいて前記ゲインを設定し、前記昇降圧モード時における前記ゲインを前記降圧モード時における前記ゲインよりも大きくすることを特徴とするスイッチングレギュレータ。
  41. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    前記インダクタを流れる電流を検出する電流検出部と、
    を有し、
    前記昇降圧モードで動作するか、前記昇圧用制御信号を生成しない降圧モードで動作するかがモード指定信号に応じて決定され、
    前記第１制御回路は、
    前記電流検出部によって検出された電流の情報に基づいたスロープ電圧を生成するスロープ電圧生成部と、
    前記スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
    前記スロープ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
    所定周波数のクロック信号であるセット信号を生成するオシレータと、
    前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
    を有し、
    前記電流検出部が前記モード指定信号に基づいて検出ゲインを設定し、前記降圧モード時における前記検出ゲインを前記昇降圧モード時における前記検出ゲインよりも大きくすることを特徴とするスイッチングレギュレータ。
  42. 請求項１〜請求項２１及び請求項３３〜請求項４１のいずれか一項に記載のスイッチングレギュレータと、
    前記スイッチングレギュレータに電力を供給するバッテリと、
    を備えることを特徴とする車両。
JP2016127115A 2015-06-29 2016-06-28 スイッチングレギュレータ及び集積回路パッケージ Active JP6901238B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2016/069213 WO2017002834A1 (ja) 2015-06-29 2016-06-29 スイッチングレギュレータ及び集積回路パッケージ
US15/740,729 US10218269B2 (en) 2015-06-29 2016-06-29 Switching regulator and integrated-circuit package
EP16817942.2A EP3316465A4 (en) 2015-06-29 2016-06-29 CUTTING REGULATOR AND INTEGRATED CIRCUIT BOX

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2015130251 2015-06-29
JP2015130253 2015-06-29
JP2015130248 2015-06-29
JP2015130244 2015-06-29
JP2015130253 2015-06-29
JP2015130248 2015-06-29
JP2015130251 2015-06-29
JP2015130244 2015-06-29

Publications (2)

Publication Number Publication Date
JP2017017982A true JP2017017982A (ja) 2017-01-19
JP6901238B2 JP6901238B2 (ja) 2021-07-14

Family

ID=57831414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016127115A Active JP6901238B2 (ja) 2015-06-29 2016-06-28 スイッチングレギュレータ及び集積回路パッケージ

Country Status (3)

Country Link
US (1) US10218269B2 (ja)
EP (1) EP3316465A4 (ja)
JP (1) JP6901238B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612333A (zh) * 2017-10-25 2018-01-19 上海空间电源研究所 一种基于双管升降压变换器的控制电路及方法
JP2018130011A (ja) * 2017-02-09 2018-08-16 ローム株式会社 スイッチングレギュレータ及びその制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6603810B2 (ja) 2016-08-10 2019-11-06 ローム株式会社 スイッチングレギュレータ及び集積回路パッケージ
EP3471248B1 (en) * 2017-10-16 2020-04-08 The Swatch Group Research and Development Ltd Energy harvesting circuit with an oscillating structure
JP6855998B2 (ja) * 2017-10-18 2021-04-07 株式会社オートネットワーク技術研究所 車載用の半導体スイッチ装置及び車載用電源装置
US10289136B1 (en) * 2018-01-25 2019-05-14 Alpha And Omega Semiconductore (Cayman) Ltd. Converting apparatus and method thereof
CN111293882B (zh) * 2019-01-28 2021-07-23 展讯通信（上海）有限公司 升降压电路及控制方法
KR20210026952A (ko) 2019-09-02 2021-03-10 삼성전자주식회사 과전류 보호 기능을 갖는 전자 장치 및 과전류 보호 방법
CN114189133A (zh) * 2020-09-15 2022-03-15 力智电子股份有限公司 电源转换器的控制电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047040A (ja) * 2002-05-16 2004-02-12 Sony Corp 光学記録媒体
JP2004153965A (ja) * 2002-10-31 2004-05-27 Texas Instr Japan Ltd Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路
JP2004208448A (ja) * 2002-12-26 2004-07-22 Hitachi Ltd 昇降圧ｄｃ−ｄｃコンバータ
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP2009033878A (ja) * 2007-07-27 2009-02-12 Renesas Technology Corp Ｄｃ／ｄｃコンバータ
JP2009303360A (ja) * 2008-06-12 2009-12-24 Fujitsu Microelectronics Ltd Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法
JP2012170199A (ja) * 2011-02-11 2012-09-06 Denso Corp スイッチング電源装置
US20140232360A1 (en) * 2013-02-19 2014-08-21 Nvidia Corporation Predictive current sensing
JP2015047040A (ja) * 2013-08-29 2015-03-12 株式会社デンソー スイッチング電源回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0024732D0 (en) * 2000-10-10 2000-11-22 Lucas Industries Ltd A Power supply
JP3987001B2 (ja) * 2002-05-14 2007-10-03 日本電信電話株式会社 高速サンプリングによるデータ信号品質評価方法および装置
JP3556652B2 (ja) 2002-09-27 2004-08-18 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ
US6984967B2 (en) * 2003-10-29 2006-01-10 Allegro Microsystems, Inc. Multi-mode switching regulator
US7902807B2 (en) * 2008-07-22 2011-03-08 Texas Instruments Incorporated Multiple switch node power converter control scheme that avoids switching sub-harmonics
US20100085027A1 (en) * 2008-10-06 2010-04-08 Intersil Americas Inc. System and method for providing linear buck boost transitions within a buck boost converter
EP2189870A1 (en) * 2008-11-25 2010-05-26 St Microelectronics S.A. A switch-mode voltage regulator
JP5511225B2 (ja) * 2009-06-03 2014-06-04 ローム株式会社 昇圧型スイッチング電源装置
US8896279B2 (en) * 2010-01-29 2014-11-25 Intersil Americals LLC Multi-phase non-inverting buck boost voltage converter
US8912779B2 (en) * 2010-04-19 2014-12-16 Linear Technology Corporation Switching scheme for step up-step down converters using fixed frequency current-mode control
US8415933B2 (en) * 2010-12-17 2013-04-09 National Semiconductor Corporation Buck or boost DC-DC converter
JP5802638B2 (ja) * 2012-09-21 2015-10-28 株式会社東芝 昇降圧型電源回路
US10355589B2 (en) * 2015-04-23 2019-07-16 Rohm Co., Ltd. Switching regulator

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047040A (ja) * 2002-05-16 2004-02-12 Sony Corp 光学記録媒体
JP2004153965A (ja) * 2002-10-31 2004-05-27 Texas Instr Japan Ltd Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路
JP2004208448A (ja) * 2002-12-26 2004-07-22 Hitachi Ltd 昇降圧ｄｃ−ｄｃコンバータ
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP2009033878A (ja) * 2007-07-27 2009-02-12 Renesas Technology Corp Ｄｃ／ｄｃコンバータ
JP2009303360A (ja) * 2008-06-12 2009-12-24 Fujitsu Microelectronics Ltd Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法
JP2012170199A (ja) * 2011-02-11 2012-09-06 Denso Corp スイッチング電源装置
US20140232360A1 (en) * 2013-02-19 2014-08-21 Nvidia Corporation Predictive current sensing
JP2015047040A (ja) * 2013-08-29 2015-03-12 株式会社デンソー スイッチング電源回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018130011A (ja) * 2017-02-09 2018-08-16 ローム株式会社 スイッチングレギュレータ及びその制御装置
JP6993867B2 (ja) 2017-02-09 2022-01-14 ローム株式会社 スイッチングレギュレータ及びその制御装置
CN107612333A (zh) * 2017-10-25 2018-01-19 上海空间电源研究所 一种基于双管升降压变换器的控制电路及方法
CN107612333B (zh) * 2017-10-25 2019-10-11 上海空间电源研究所 一种基于双管升降压变换器的控制电路及方法

Also Published As

Publication number Publication date
US20180358898A1 (en) 2018-12-13
JP6901238B2 (ja) 2021-07-14
EP3316465A4 (en) 2019-08-21
EP3316465A1 (en) 2018-05-02
US10218269B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
JP6901238B2 (ja) スイッチングレギュレータ及び集積回路パッケージ
US11899486B2 (en) Current mode control type switching power supply device
JP6594199B2 (ja) スイッチングレギュレータ
US20210339634A1 (en) Current mode control type switching power supply device
JP6603810B2 (ja) スイッチングレギュレータ及び集積回路パッケージ
JP6307398B2 (ja) 電流モード制御型スイッチング電源装置
JP2021069160A (ja) スイッチング電源装置
JP2017121164A (ja) スイッチングレギュレータ
JP6734732B2 (ja) スイッチングレギュレータ及び集積回路パッケージ
WO2017002834A1 (ja) スイッチングレギュレータ及び集積回路パッケージ
JP6471251B2 (ja) 電流モード制御型スイッチング電源装置
JP6449499B2 (ja) 電流モード制御型スイッチング電源装置
JP6764492B2 (ja) 電流モード制御型スイッチング電源装置
JP6744781B2 (ja) スイッチングレギュレータ及び集積回路パッケージ
JP6449502B2 (ja) 電流モード制御型スイッチング電源装置
JP6473253B2 (ja) 電流モード制御型スイッチング電源装置
JP6553226B2 (ja) 電流モード制御型スイッチング電源装置
JP6329047B2 (ja) 電流モード制御型スイッチング電源装置
JP6307399B2 (ja) 電流モード制御型スイッチング電源装置
JP6307400B2 (ja) 電流モード制御型スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210617

R150 Certificate of patent or registration of utility model

Ref document number: 6901238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150