JP2017011795A - 整流回路、コンバータ及び電子機器 - Google Patents
整流回路、コンバータ及び電子機器 Download PDFInfo
- Publication number
- JP2017011795A JP2017011795A JP2015122120A JP2015122120A JP2017011795A JP 2017011795 A JP2017011795 A JP 2017011795A JP 2015122120 A JP2015122120 A JP 2015122120A JP 2015122120 A JP2015122120 A JP 2015122120A JP 2017011795 A JP2017011795 A JP 2017011795A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- rectifier circuit
- turning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 33
- 238000009499 grossing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 22
- 101100459439 Caenorhabditis elegans nac-2 gene Proteins 0.000 description 14
- 101150031658 Nacc1 gene Proteins 0.000 description 14
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
【解決手段】第1の入力端子と出力端子との間に接続された第1のトランジスタM1と、第1の入力端子と接地との間に接続された第2のトランジスタM21,M22と、第2の入力端子と出力端子との間に接続された第3のトランジスタM3と、第2の入力端子と接地との間に接続された第4のトランジスタM41,M42とにより構成された全波整流ブリッジ回路と、第1〜第4のトランジスタをオン・オフ制御する制御回路とを備える。制御回路は、第1〜第4のトランジスタのうちの2つのトランジスタがオフである期間の少なくとも一部の期間をオンすることにより、第1及び第2の入力端子に印加された入力電圧を電圧変換して出力電圧として出力端子から出力する。
【選択図】図1
Description
第1の入力端子と出力端子との間に接続された第1のトランジスタと、上記第1の入力端子と接地との間に接続された第2のトランジスタと、第2の入力端子と上記出力端子との間に接続された第3のトランジスタと、上記第2の入力端子と接地との間に接続された第4のトランジスタとにより構成された全波整流ブリッジ回路と、
上記第1〜第4のトランジスタをオン・オフ制御する制御回路とを備えた整流回路であって、
上記制御回路は、上記第1〜第4のトランジスタのうちの2つのトランジスタがオフである期間の少なくとも一部の期間をオンすることにより、上記第1及び第2の入力端子に印加された入力電圧を電圧変換して出力電圧として上記出力端子から出力することを特徴とする。
図1は本発明の実施形態1に係る電源供給システムの構成を示す回路図である。図1において、電源供給システムは、電力トランスミッタ3を備えた電源供給装置1と電力レシーバ2とを備えて構成される。電源供給装置1の電力トランスミッタ3はAC電圧をアンテナコイルL1に印加することで、アンテナコイルL1と電磁結合しているアンテナコイルL2に無線給電する。
アンテナコイルL2→キャパシタCs→ノードNac1→トランジスタM1→キャパシタC1→トランジスタM41,M42→ノードNac2→アンテナコイルL2。
以上の電流経路P1の電流によりキャパシタC1が充電され、当該電流経路P1の期間は充電フェーズとなる。
キャパシタC1→トランジスタM1→トランジスタM22→トランジスタM41,M42→ノードNac2→アンテナコイルL2→キャパシタCs→ノードNac1→トランジスタM22(以下同様である)。
以上の電流経路P1の電流によりキャパシタC1が放電され、当該電流経路P1の期間は放電フェーズとなる。
アンテナコイルL2→ノードNac2→トランジスタM3→キャパシタC1→トランジスタM21,M22→ノードNac1→キャパシタCs→アンテナコイルL2。
以上の電流経路P2の電流によりキャパシタC1が充電され、当該電流経路P2の期間は充電フェーズとなる。
キャパシタC1→トランジスタM3→トランジスタM42→トランジスタM21,M22→ノードNac1→キャパシタCs→アンテナコイルL2→ノードNac2→トランジスタM42(以下同様である)。
キャパシタCd→ノードNac1→キャパシタCs→アンテナコイルL2→ノードNac2→キャパシタCd、もしくは、キャパシタCd→ノードNac2→アンテナコイルL2→キャパシタCs→ノードNac1→キャパシタCd。
図4は本発明の実施形態2に係る電源供給システムの構成を示す回路図である。図4において、実施形態2に係る電源供給システムは、図1の実施形態1に係る電源供給システムに比較して以下の点が異なる。
(1)MOSトランジスタM21,M41に流れる電流を検出して現在のフェーズが、電流経路P1,P2,P3のいずれのフェーズであることを判定して判定結果を示す判定信号を制御回路10Aに出力する電流経路検出回路13をさらに備えた。
(2)エラー信号発生器10aを有する制御回路10に代えて、エラー信号発生器10bを有する制御回路10Aを備えた。エラー信号発生器10bは、電流経路検出回路13からの判定信号に基づいて上記のエラー信号ERRORを発生し、制御回路10Aは発生されたエラー信号ERRORに基づいて各MOSトランジスタM1〜M42をオン・オフ制御する。
図5は本発明の実施形態2の変形例に係る電源供給システムの構成を示す回路図である。図4の実施形態では、電流経路検出回路13は、MOSトランジスタM21,M41に流れる電流を検出して現在のフェーズが、電流経路P1,P2,P3のいずれのフェーズであることを判定して判定結果を示す判定信号を出力する。これに対して、当該変形例では、電流経路検出回路13Aは電流検出に代えて電圧検出により電流経路P1,P2,P3のいずれのフェーズであるを判定して判定結果を示す判定信号を出力する。すなわち、電流経路検出回路13Aは、MOSトランジスタM21,M41の各ドレイン電圧を検出して現在のフェーズが、電流経路P1,P2,P3のいずれのフェーズであるを判定して判定結果を示す判定信号を出力する。その他の構成は実施形態2と同様であり、作用効果も同様である。
図6は本発明の実施形態3に係る電源供給システムの構成を示す回路図である。図6の電源供給システムは、図4の実施形態2に係る電源供給システムに比較して以下の点が異なる。
(1)制御回路10Aに代えて、エラー信号発生器を有しない制御回路10Bを備えた。
(2)エラー信号発生器10cを制御回路10Bの外側に設けた。エラー信号発生器10cは出力電圧である整流電圧Nrectに基づいて当該整流電圧Nrectが所定の電圧範囲外のときにエラー信号ERRORを発生して制御回路10Bに出力する。制御回路10Bは、実施形態2と同様に、電流経路検出回路13からの判定信号と、エラー信号ERRORとに基づいてMOSトランジスタM1〜M42をオン・オフ制御する。
図7は本発明の実施形態4に係る電源供給システムにおいて用いるエラー信号発生器10cの構成を示すブロック図である。本実施形態4の電源供給システムは、図7のエラー信号発生器10cを備えたことを特徴としている。エラー信号発生器10cは、分圧抵抗R1,R2と、基準電圧源21,22と、コンパレータ23,24と、ラッチ回路25とを備えて構成される。
図9は本発明の実施形態5に係る電源供給システムの構成例を示す回路図である。実施形態5に係る電源供給システムは、例えば携帯電話機、スマートホン、パーソナルコンピュータなどの電子機器6のための電源供給システムである。当該電源供給システムは、電源供給装置1と、電子機器6とを備えて構成される。電子機器6は、電力レシーバ2と、電子機器6の負荷回路である負荷5とを備えて構成される。電力レシーバ2は、AC/DCコンバータを構成するための整流回路4を含む。ここで、整流回路4は実施形態1〜4に係る整流回路である。
第1の態様に係る整流回路は、
第1の入力端子と出力端子との間に接続された第1のトランジスタと、上記第1の入力端子と接地との間に接続された第2のトランジスタと、第2の入力端子と上記出力端子との間に接続された第3のトランジスタと、上記第2の入力端子と接地との間に接続された第4のトランジスタとにより構成された全波整流ブリッジ回路と、
上記第1〜第4のトランジスタをオン・オフ制御する制御回路とを備えた整流回路であって、
上記制御回路は、上記第1〜第4のトランジスタのうちの2つのトランジスタがオフである期間の少なくとも一部の期間をオンすることにより、上記第1及び第2の入力端子に印加された入力電圧を電圧変換して出力電圧として上記出力端子から出力することを特徴とする。
上記制御回路は、上記第2及び第3のトランジスタをオンしている整流電流期間の少なくとも一部の期間において上記第4のトランジスタをオンすることにより電圧変換することを特徴とする。
上記第2のトランジスタを第5のトランジスタと第6のトランジスタに分割して構成し、上記第2のトランジスタをオンしている整流電流期間において上記第5及び第6のトランジスタの両方をオンする一方、上記第2のトランジスタを電圧変換のためにオンするときは、上記第5及び第6のトランジスタのうちの一方をオンし、
上記第4のトランジスタを第7のトランジスタと第8のトランジスタに分割して構成し、上記第4のトランジスタをオンしている整流電流期間において上記第7及び第8のトランジスタの両方をオンする一方、上記第4のトランジスタを電圧変換のためにオンするときは、上記第7及び第8のトランジスタのうちの一方をオンすることを特徴とする。
上記第5のトランジスタと上記第6のトランジスタとは所定のサイズ比で形成され、
上記第7のトランジスタと上記第8のトランジスタとは所定のサイズ比で形成されることを特徴とする。
上記整流回路は、上記第2のトランジスタに整流電流が流れていることを検出して第1の検出信号を出力し、上記第4のトランジスタに整流電流が流れていることを検出して第2の検出信号を出力する第1の検出回路をさらに備え、
上記制御回路は、上記第1の検出信号に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする。
上記整流回路は、上記出力端子の電圧を検出する第2の検出回路をさらに備え、
上記制御回路は、上記第1の検出信号及び上記検出された電圧に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号及び上記検出された電圧に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする。
上記整流回路は、上記出力端子の電圧を、第1のしきい値電圧、及び上記第1のしきい値電圧よりも低い第2のしきい値電圧と比較して、上記出力端子の電圧が上記第1のしきい値電圧を越えた後上記第2のしきい値電圧以下となるまで、比較結果信号を出力する比較回路をさらに備え、
上記制御回路は、上記第1の検出信号及び上記比較結果信号に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号及び上記比較結果信号に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする。
電力トランスミッタからの電力を受電するアンテナコイルと、
上記アンテナコイルと直列に接続された直列共振キャパシタと、
上記アンテナコイルと並列に接続された並列共振キャパシタと、
上記受電された後、上記直列共振キャパシタ及び上記並列共振キャパシタを介して得られる電圧を整流する、第1〜第7の態様のうちのいずれか1つの態様に係る整流回路と、
上記整流された電圧を平滑して出力する出力キャパシタとを備えたことを特徴とする。
第8の態様に係るコンバータを備えたことを特徴とする。
2…電力レシーバ、
3…電力トランスミッタ、
4…整流回路、
5…負荷、
6…電子機器、
10,10A,10B…制御回路、
10a,10b,10c…エラー信号発生器、
11,12…電流検出器、
13,13A…電流経路検出回路、
21,22…基準電圧源、
23,24…コンパレータ、
25…ラッチ回路、
Cs,Cd,C1…キャパシタ、
L1,L2…アンテナコイル、
M1,M3,M21,M22,M41,M42…MOSトランジスタ、
Nac1,Nac2,Nrect…ノード、
P1,P2,P3…整流電流経路、
R1,R2…分圧抵抗。
Claims (9)
- 第1の入力端子と出力端子との間に接続された第1のトランジスタと、上記第1の入力端子と接地との間に接続された第2のトランジスタと、第2の入力端子と上記出力端子との間に接続された第3のトランジスタと、上記第2の入力端子と接地との間に接続された第4のトランジスタとにより構成された全波整流ブリッジ回路と、
上記第1〜第4のトランジスタをオン・オフ制御する制御回路とを備えた整流回路であって、
上記制御回路は、上記第1〜第4のトランジスタのうちの2つのトランジスタがオフである期間の少なくとも一部の期間をオンすることにより、上記第1及び第2の入力端子に印加された入力電圧を電圧変換して出力電圧として上記出力端子から出力することを特徴とする整流回路。 - 上記制御回路は、上記第1及び第4のトランジスタをオンしている整流電流期間の少なくとも一部の期間において上記第2のトランジスタをオンすることにより電圧変換し、
上記制御回路は、上記第2及び第3のトランジスタをオンしている整流電流期間の少なくとも一部の期間において上記第4のトランジスタをオンすることにより電圧変換することを特徴とする請求項1記載の整流回路。 - 上記第2のトランジスタを第5のトランジスタと第6のトランジスタに分割して構成し、上記第2のトランジスタをオンしている整流電流期間において上記第5及び第6のトランジスタの両方をオンする一方、上記第2のトランジスタを電圧変換のためにオンするときは、上記第5及び第6のトランジスタのうちの一方をオンし、
上記第4のトランジスタを第7のトランジスタと第8のトランジスタに分割して構成し、上記第4のトランジスタをオンしている整流電流期間において上記第7及び第8のトランジスタの両方をオンする一方、上記第4のトランジスタを電圧変換のためにオンするときは、上記第7及び第8のトランジスタのうちの一方をオンすることを特徴とする請求項2記載の整流回路。 - 上記第5のトランジスタと上記第6のトランジスタとは所定のサイズ比で形成され、
上記第7のトランジスタと上記第8のトランジスタとは所定のサイズ比で形成されることを特徴とする請求項3記載の整流回路。 - 上記整流回路は、上記第2のトランジスタに整流電流が流れていることを検出して第1の検出信号を出力し、上記第4のトランジスタに整流電流が流れていることを検出して第2の検出信号を出力する第1の検出回路をさらに備え、
上記制御回路は、上記第1の検出信号に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする請求項1〜4のうちのいずれか1つに記載の整流回路。 - 上記整流回路は、上記出力端子の電圧を検出する第2の検出回路をさらに備え、
上記制御回路は、上記第1の検出信号及び上記検出された電圧に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号及び上記検出された電圧に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする請求項5記載の整流回路。 - 上記整流回路は、上記出力端子の電圧を、第1のしきい値電圧、及び上記第1のしきい値電圧よりも低い第2のしきい値電圧と比較して、上記出力端子の電圧が上記第1のしきい値電圧を越えた後上記第2のしきい値電圧以下となるまで、比較結果信号を出力する比較回路をさらに備え、
上記制御回路は、上記第1の検出信号及び上記比較結果信号に基づいて上記第4のトランジスタをオンすることにより電圧変換し、上記第2の検出信号及び上記比較結果信号に基づいて上記第2のトランジスタをオンすることにより電圧変換することを特徴とする請求項5記載の整流回路。 - 電力トランスミッタからの電力を受電するアンテナコイルと、
上記アンテナコイルと直列に接続された直列共振キャパシタと、
上記アンテナコイルと並列に接続された並列共振キャパシタと、
上記受電された後、上記直列共振キャパシタ及び上記並列共振キャパシタを介して得られる電圧を整流する、請求項1〜7のうちのいずれか1つに記載の整流回路と、
上記整流された電圧を平滑して出力する出力キャパシタとを備えたことを特徴とするコンバータ。 - 請求項8記載のコンバータを備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122120A JP6643529B2 (ja) | 2015-06-17 | 2015-06-17 | 整流回路、コンバータ及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122120A JP6643529B2 (ja) | 2015-06-17 | 2015-06-17 | 整流回路、コンバータ及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017011795A true JP2017011795A (ja) | 2017-01-12 |
JP6643529B2 JP6643529B2 (ja) | 2020-02-12 |
Family
ID=57764460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122120A Active JP6643529B2 (ja) | 2015-06-17 | 2015-06-17 | 整流回路、コンバータ及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6643529B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244786A (ja) * | 2011-05-20 | 2012-12-10 | Omron Corp | 全波整流回路 |
JP2013243431A (ja) * | 2012-05-17 | 2013-12-05 | Equos Research Co Ltd | アンテナコイル |
JP2014007896A (ja) * | 2012-06-26 | 2014-01-16 | Taiyo Yuden Co Ltd | スイッチング電源装置 |
JP2014099946A (ja) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | 昇圧型pfc制御装置 |
-
2015
- 2015-06-17 JP JP2015122120A patent/JP6643529B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014099946A (ja) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | 昇圧型pfc制御装置 |
JP2012244786A (ja) * | 2011-05-20 | 2012-12-10 | Omron Corp | 全波整流回路 |
JP2013243431A (ja) * | 2012-05-17 | 2013-12-05 | Equos Research Co Ltd | アンテナコイル |
JP2014007896A (ja) * | 2012-06-26 | 2014-01-16 | Taiyo Yuden Co Ltd | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6643529B2 (ja) | 2020-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7522432B2 (en) | Switching regulator and control circuit and method used therein | |
JP5434297B2 (ja) | 送電制御装置、送電装置、無接点電力伝送システムおよび電子機器 | |
US9812894B2 (en) | Power switching circuit, semiconductor integrated circuit, radio apparatus, radio system, and power switching method | |
KR101708483B1 (ko) | 듀티 밸런싱 오실레이터 | |
KR20140025280A (ko) | 전원 장치, 반도체 장치 및 와이어리스 통신 장치 | |
US20180131234A1 (en) | Wireless power receiver, control method thereof, power receiving control circuit, and electronic apparatus | |
JP5974563B2 (ja) | 昇圧型スイッチング電源 | |
KR20120036405A (ko) | 스마트 카드 | |
US9831702B2 (en) | Compensation circuit and energy storage device thereof | |
US10250067B2 (en) | Method for performing wireless charging control of an electronic device with aid of random phase-delay packet, and associated apparatus | |
WO2018044515A1 (en) | Rectifier arbitration in wireless charging systems | |
KR20180118138A (ko) | 고주파 멀티 레벨 정류 | |
US20220037927A1 (en) | Method for performing wireless charging, wireless power transmission device, and storage medium | |
KR102087479B1 (ko) | 와이어리스 수전 장치 및 그 제어 회로, 그것을 사용한 전자 기기, 수신 전력의 계산 방법 | |
JP2017103758A (ja) | ワイヤレス受電装置、電子機器、fskが施された電力信号の復調方法 | |
US8139381B2 (en) | Power converter, and switching controller and driving method thereof | |
TWI552529B (zh) | 解調電路及使用其的無線充電裝置 | |
US10951062B2 (en) | Wireless power receiver apparatus | |
JP2014140269A5 (ja) | ||
US9641010B2 (en) | Charger and electronic apparatus stably supplying operating voltage | |
JP6643529B2 (ja) | 整流回路、コンバータ及び電子機器 | |
CN114128081A (zh) | 用于无线充电接收器的低损耗电压调节器 | |
CN107294409B (zh) | 有源整流器 | |
US10958168B2 (en) | Techniques for controlling a single-inductor multiple-output (SIMO) switched-mode power supply (SMPS) | |
JP2010178544A (ja) | 充電装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6643529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |