JP2017009566A - センサ装置及びセンサ装置の製造方法 - Google Patents

Abstract

【課題】ＭＥＭＳ素子およびセンサ部を備える小型のセンサ装置を提供する。【解決手段】第１面及び第２面を有し、第２面に形成される電極を有する集積回路と、集積回路の第２面側に形成され、集積回路の電極と電気的に接続されるＭＥＭＳ素子と、集積回路に配置されるセンサ部とを備えるセンサ装置を提供する。例えばセンサ部は、集積回路の第１面側に配置される。またセンサ部は、例えば磁気センサ部である。集積回路の第１面側に磁気収束部材が形成されてもよい。【選択図】図１

Description

本発明は、センサ装置及びセンサ装置の製造方法に関する。

従来、地磁気検出器に加え、加速度、角速度、気圧等の特性を検出する複数の検出器を備え、複数の軸方向の動きおよび／または位置を検出する多軸センサ装置とその周辺技術が知られていた（例えば、特許文献１から１１参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１０−２３７０５８号公報
特許文献２ 特開２００２−７１３８１号公報
特許文献３ 特開２００８−２０３０８号公報
特許文献４ 特開２０００−３４０８５６号公報
特許文献５ 米国特許第５８８３５６７号明細書
特許文献６ 米国特許第７３５８７２４号明細書
特許文献７ 特開２００６−１７３５９９号公報
特許文献８ 特表２００７−５０９３４６号公報
特許文献９ 特開２０１３−００３０６７号公報
特許文献１０ 特開２０１２−２４２２２３号公報
特許文献１１ 特開２０１４−１２８８４２号公報

複数の検出器は、検出器毎に準備した基板に形成される。複数の検出器を備える多軸センサ装置は、それぞれの検出器の基板を並べて配置して、１つのパッケージに組み立てている。このため、パッケージを小型化することが困難であった。

本発明の第１の態様においては、第１面及び第２面を有し、第２面に形成される電極を有する集積回路と、集積回路の第２面側に形成され、集積回路の電極と電気的に接続されるＭＥＭＳ素子と、集積回路に配置されるセンサ部とを備えるセンサ装置を提供する。

本発明の第２の態様においては、半導体ウェハに能動素子を形成する工程と、半導体ウェハの第１面にメタル配線層及びパッドを形成し、半導体ウェハの第２面に電極を形成する工程と、半導体ウェハの第２面側に、電極と電気的に接続するＭＥＭＳ素子を形成する工程と、メタル配線層上に再配線部を形成する工程と、半導体ウェハ内の第１面側、メタル配線層内部、又は、再配線部内にセンサ部を形成する工程と、再配線部を形成した後に、ウェハをダイシングする工程とを備えるセンサ装置の製造方法を提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１の実施形態に係るセンサ装置１００の断面模式図である。 ＭＥＭＳ素子５０の上面（第１面）模式図である。 集積回路１０の断面模式図である。 第２実施形態のセンサ装置１００の断面模式図である。 集積回路１０を製造するフローのうち、メタル配線層３０を形成する前までの工程を示す。 メタル配線層３０の形成の工程を示す。 半導体基板２８の第２面まで貫通電極を貫通させる工程を示す。 ＭＥＭＳ素子５０の形成工程を示す。 ＭＥＭＳ封止部５２を接合する工程を示す。 磁気収束部材９２の形成工程を示す。 再配線部１４を形成する工程を示す。 第３実施形態に係るセンサ装置１００の断面模式図である。 ＭＥＭＳ封止部５２を形成する工程を示す。 ＭＥＭＳ素子５０を形成する工程を示す。 第２貫通電極９４を形成する工程を示す。 集積回路１０を製造するフローのうち、メタル配線層３０を形成する前までの工程を示す。 メタル配線層３０を形成する工程を示す。 半導体基板２８の第２面まで貫通電極を貫通させる工程を示す。 集積回路１０とＭＥＭＳ素子５０とを接合する工程を示す。 磁気収束部材９２の形成工程を示す。 再配線部１４を形成する工程を示す。 第４実施形態に係るセンサ装置１００の断面模式図である。 第５実施形態に係るセンサ装置１００の断面模式図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１の実施形態に係るセンサ装置１００の断面模式図である。センサ装置１００は、集積回路１０、ＭＥＭＳ素子５０およびＭＥＭＳ封止部５２を備える。集積回路１０には、磁気センサ等のセンサ部２６が設けられる。

集積回路１０は、互いに対向する第１面及び第２面を有する。第１面には、外部と接続する１以上の外部接続端子１２が設けられる。集積回路１０の第２面には電極が設けられる。本例では、第１貫通電極２４の一端が第２面に露出して、当該電極として機能する。本明細書では、各部材の面のうち、外部接続端子１２側の面を第１面とし、第１面とは逆側の面を第２面として説明する。外部接続端子１２は、例えば、ソルダーバンプ等である。外部接続端子１２は、再配線部１４、特に、再配線２０と接続するように配置される。

集積回路１０は、半導体基板２８、メタル配線層３０および再配線部１４を有する。半導体基板２８として、シリコン基板、ゲルマニウム基板、ＧａＡｓ基板等が挙げられるが、これらに限定されない。半導体基板２８には、トランジスタ等の能動素子、抵抗及び容量等の受動素子、並びに、その他の回路素子を有する電気回路が形成される。能動素子は、集積回路の第１面側に形成される。

半導体基板２８に形成された電気回路は、ＭＥＭＳ素子５０およびセンサ部２６の少なくとも一方と電気的に接続される。当該電気回路は、ＭＥＭＳ素子５０およびセンサ部２６の少なくとも一方を駆動する駆動信号を供給してよい。また、当該電気回路は、ＭＥＭＳ素子５０およびセンサ部２６の少なくとも一方が出力する検出信号に対して所定の演算等の処理を行ってよい。本例の電気回路は、第１貫通電極２４を介してＭＥＭＳ素子５０と電気的に接続される。電気回路は、集積回路の第１面側に形成される。

当該電気回路は、外部接続端子１２を介して外部機器と接続される。当該電気回路は、外部機器からの信号に応じて上述した制御信号を生成してよく、ＭＥＭＳ素子５０およびセンサ部２６の検出信号の処理結果に応じた出力信号を外部機器に通知してもよい。また、当該電気回路には、外部接続端子１２を介して電源電力、接地電位等が入力されてよい。

本例の第１貫通電極２４は、半導体基板２８の第１面から第２面まで貫通して形成される。第１貫通電極２４は、ＭＥＭＳ素子５０を、外部接続端子１２または半導体基板２８の電気回路に電気的に接続する。

メタル配線層３０は、半導体基板２８の第１面上に形成される。メタル配線層３０は、半導体基板２８に形成された電気回路と接続する配線、第１貫通電極２４と接続する配線、センサ部２６と接続する配線、および、パッド２２と接続する配線等が形成される。

本例のメタル配線層３０は、多層配線層であり、メタル配線と、ＳｉＯ_２やＢＰＳＧ等の層間絶縁膜とが積層され、層間絶縁膜を貫通するビアを介して上層のメタル配線と下層のメタル配線とを電気的に接続する。メタル配線は、例えば、Ａｌ等で構成され、ビアはタングステン等で構成される。

パッド２２は、メタル配線層３０の第１面側に露出して形成され、外部接続端子１２と電気的に接続される。パッド２２は、メタル配線層３０における最上層のメタル配線を含んで形成される。パッド２２は、例えばＡｌ等で構成されたＡｌパッドである。メタル配線層３０により、外部接続端子１２、センサ部２６、ＭＥＭＳ素子５０および電気回路の間を電気的に接続する。

再配線部１４は、パッド２２と、外部接続端子１２との間に形成される。本例の再配線部１４は、メタル配線層３０の第１面上に形成される。再配線部１４は、メタル配線層３０を保護するとともに、パッド２２と外部接続端子１２とを電気的に接続する。

本例の再配線部１４は、メタル配線層３０の第１面上に形成される保護層１８、及び、保護層１８の第１面上に形成される再配線２０、外部接続端子１２と接続する部分を除いて再配線２０等を封止する封止層１６を有する。保護層１８は、パッド２２の一部表面を除いたメタル配線層３０の第１面上に形成される。つまり、保護層１８には、パッド２２の表面の少なくとも一部を露出させる開口が形成される。保護層１８としては、ＳｉＮ等のパッシベーション膜、パッシベーション膜上に形成されたポリイミド等の絶縁膜が積層した形態等が挙げられる。

再配線２０は、パッド２２から外部接続端子まで延出して接続する。再配線２０は、保護層１８上に延出して形成され、外部接続端子１２の下で配線２０と接続されるランド部分と、ランド部分上に形成されるポストと、を有する形態であってもよい。また、再配線は、Ｃｕ等で構成される。封止層１６は、エポキシ樹脂またはポリイミド樹脂等で構成される。

第１貫通電極２４は、例えば、Ｃｕ等で構成されたＣｕ電極である。半導体基板２８と第１貫通電極２４との間に、多層膜構造が形成されることが好ましい。例えば、半導体基板２８に形成した貫通孔内の表面に、ＳｉＯ_２又はＳｉＮ等の絶縁酸化膜が形成される。絶縁酸化膜で囲まれる領域に、第１貫通電極２４として機能する銅等の導電材料が充填される。これにより、第１貫通電極２４と半導体基板２８とを電気的に絶縁することができる。また、貫通孔内の絶縁酸化膜の表面に、Ｔｉ、ＴｉＮ、ＴａＮ等のバリア金属層が形成される。それにより、第１貫通電極２４の材料であるＣｕ等が半導体基板２８へ拡散するのを抑制することができる。

本例のセンサ部２６は、集積回路１０の第１面側に設けられる。第１面側とは、第１面および第２面の間において、中央よりも第１面に近い領域を指す。センサ部２６は、半導体基板２８の第１面側、再配線部１４およびメタル配線層３０のいずれかに設けられてよい。図１の例では、センサ部２６が半導体基板２８の第１面側に設けられる。センサ部２６は、半導体基板２８の第１面に露出していてもよい。

センサ部２６は、例えば磁気センサ、受光センサ、化合物半導体センサ等を含む。磁気センサとしては、ホール素子、磁気抵抗素子等が挙げられる。ホール素子としては、半導体基板２８内に形成するシリコンホール素子や、ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ等の化合物ホール素子であってもよい。センサ部２６は、例えば、半導体基板２８内部においてメタル配線層３０に近い領域、メタル配線層３０の層間絶縁膜の内部、または、保護層１８内又は保護層１８の第１面上などに形成される。

センサ部２６は、メタル配線層３０や再配線部１４を介して、半導体基板２８の電気回路等へ検出信号を出力する。集積回路１０に形成されるセンサ部２６は、１つであってよく、複数であってもよい。また、複数種類のセンサ部２６が、集積回路１０に形成されてもよい。複数のセンサ部２６は、同一の層に形成されてよく、異なる層に形成されてもよい。

ＭＥＭＳ素子５０は、集積回路１０の第２面側に形成される。本例のＭＥＭＳ素子５０は、集積回路１０の第２面上に形成される。ＭＥＭＳ素子５０としては、外力に応じて変位する可動部を有するピエゾ素子、静電容量や圧電素子等を利用した加速度センサ、角速度センサ（ジャイロセンサ、ヨーレートセンサ）、姿勢（傾斜角）センサ、振動センサ、隔膜構造の圧力センサ等が挙げられる。ＭＥＭＳ素子５０は、集積回路１０の第２面に形成された電極（本例では第１貫通電極２４）と、電気的に接続される。ＭＥＭＳ素子５０は、集積回路１０の第２面側に積層して形成される。

ＭＥＭＳ素子５０は、外壁部５４、固定部５８、可動部６０およびＭＥＭＳパッド５６を有する。ＭＥＭＳパッド５６は、第１貫通電極２４と電気的に接続する。本例のＭＥＭＳパッド５６は、集積回路１０側に設けられる。ＭＥＭＳパッド５６は、集積回路１０の第２面に接して設けられてよい。本例のＭＥＭＳパッド５６は、第１貫通電極２４と接して設けられる。固定部５８は、集積回路１０に対して固定される。固定部５８は、基板、電極、配線等を含む。固定部５８と、集積回路１０とは、ウェハ直接接合等で接合される。

可動部６０は、集積回路１０に対して可動に設けられる。本例の可動部６０は、集積回路１０の第２面と平行な面内における所定の検出方向に、変位可能に設けられる。可動部６０は、当該検出方向に弾性を有するばね等の弾性部材を介して固定部５８に支持される。

例えば、ＭＥＭＳ素子５０が加速度センサの場合、固定部５８に固定電極が櫛歯状に配置され、その固定電極に対向するように可動電極が配置される。可動電極は検出方向に変位可能な錘等の可動部６０に形成される。固定電極や可動電極は、それぞれ対応するＭＥＭＳパッド５６に電気的に接続される。

外壁部５４は、枠体形状を有する。外壁部５４の外形は、集積回路１０の外形と同一であってよい。外壁部５４に囲まれる領域に、ＭＥＭＳ素子５０の他の構成要素が配置される。外壁部５４、集積回路１０およびＭＥＭＳ封止部５２により、固定部５８、可動部６０、ＭＥＭＳパッド５６、および、その他のＭＥＭＳ素子５０の構成要素が密閉される。

ＭＥＭＳ封止部５２は、ＭＥＭＳ素子５０に対して、集積回路１０とは反対側に形成される。本例のＭＥＭＳ封止部５２は、外壁部５４の第２面に接して設けられる。ＭＥＭＳ封止部５２は、外壁部５４に囲まれる領域を覆う基板を有してよい。これにより、ＭＥＭＳ素子５０の可動部６０等を密閉することができ、可動部６０等が設けられる領域への異物の混入、可動部６０等の破損を防ぐことができる。ＭＥＭＳ封止部５２と外壁部５４とは共晶結合等で接合される。

ＭＥＭＳ封止部５２は、シリコン等の半導体基板を有してよい。当該半導体基板は、単なる基板であってよく、配線層が設けられた基板であってよく、集積回路が設けられた基板であってもよい。

ＭＥＭＳ封止部５２の第１面（ＭＥＭＳ素子５０側の面）には、少なくとも可動部６０と対向する領域に空洞部６２が設けられる。空洞部６２は、第１面に設けられた窪みであってよい。空洞部６２は、固定部５８および可動部６０と対向する領域を含んで形成されてもよい。空洞部６２は、可動部６０が変位可能な領域に比べて十分大きいことが好ましい。これにより、ＭＥＭＳ素子５０の動作が妨害されることを防げる。なお、ＭＥＭＳ素子５０は、ＭＥＭＳ封止部５２に固定されていてもよい。この場合、集積回路１０の第２面に空洞部６２が設けられる。

本実施形態によれば、集積回路１０に形成した電極（第１貫通電極２４）が、ＭＥＭＳパッド５６と直接接続する。そして、集積回路１０に積層した再配線部１４で、センサ部２６及び第１貫通電極２４と、外部接続端子１２とを接続する。このため、ＭＥＭＳ素子５０（例えば慣性センサ）と、センサ部２６（例えば磁気センサ）、及び、集積回路１０とを１チップにパッケージングした小型のＭＥＭＳデバイスを実現できる。また、ワイヤーボンディングを不要とすることができ、ほぼチップサイズのパッケージ構造にできる。

図２は、ＭＥＭＳ素子５０の上面（第１面）模式図である。つまり図２は、集積回路１０側から見たＭＥＭＳ素子５０の模式図である。本例のＭＥＭＳ素子５０は、当該上面において、可動部６０、固定部５８および外壁部５４を有する。

上述したように、外壁部５４で囲まれる領域に、固定部５８および可動部６０が配置される。固定部５８には、複数の第１ＭＥＭＳパッド５６−１、複数の第２ＭＥＭＳパッド５６−２、複数の第３ＭＥＭＳパッド５６−３、および、複数の固定電極６８が配置される。また、固定部５８は、上述した各構成要素が形成される基板を有してもよい。ただし図２では当該基板を省略している。また、可動部６０には複数のストッパ７４が形成される。

可動部６０は、複数のばね７２により、固定部５８に支持される。可動部６０の位置は、センサ装置１００の加速度に応じて変位する。ばね７２は、可動部６０が所定の加速度検出軸に沿って変位可能なように、可動部６０を支持する。ばね７２は、当該検出軸の方向に弾性を有する。

また、ばね７２は導電性の材料で形成され、可動部６０と第１ＭＥＭＳパッド５６−１とを電気的に接続してよい。第１ＭＥＭＳパッド５６−１には、可動部６０に印加すべき基準電位が第１貫通電極２４を介して与えられる。

複数の第２ＭＥＭＳパッド５６−２、および、複数の第３ＭＥＭＳパッド５６−３は、加速度検出軸の両側において可動部６０を挟むように配列される。複数の第２ＭＥＭＳパッド５６−２、および、複数の第３ＭＥＭＳパッド５６−３は櫛歯状に配置される。可動部６０は、複数の第２ＭＥＭＳパッド５６−２、および、複数の第３ＭＥＭＳパッド５６−３と対向するように可動電極５５を有する。

可動部６０が加速度検出軸の方向に変位することで、可動電極５５と、各ＭＥＭＳパッド５６との距離が変化する。複数の第２ＭＥＭＳパッド５６−２、および、複数の第３ＭＥＭＳパッド５６−３と、可動電極５５との間の容量変化を検出することで、可動部６０の変位量を検出することができる。これにより、センサ装置１００の加速度を検出できる。

ストッパ７４は、可動部６０の変位量を所定量以下に抑制する。本例のストッパ７４は、可動部６０において第１ＭＥＭＳパッド５６−１と対向する位置に設けられ、可動部６０が所定量だけ変位すると第１ＭＥＭＳパッド５６−１と接触する。これにより、可動部６０の変位量を所定量以下に制限する。

図２に示す加速度検出軸の方向に加速度が生じた場合を考える。変位可能な可動部６０は、当該加速度に応じて検出軸上の位置が変位する。これにより、第２ＭＥＭＳパッド５６−２と可動電極５５との距離、および、第３ＭＥＭＳパッド５６−３と可動電極５５との距離のうち、一方は増大し、一方は減少する。これにより、電極とパッド間の容量が変化して、加速度を検出することができる。

図３は、集積回路１０の断面模式図である。集積回路１０は、フォトリソグラフィ技術により形成される。本例の集積回路１０は、図１に示した構成に加え、半導体回路部８０、および、メタル配線９０を有する。また、本例のセンサ部２６はホール素子７６および複数の配線７８を有する。

ホール素子７６は、例えば半導体基板２８の第１面側をｐ型またはｎ型にドープした領域を有する。複数の配線７８は、ホール素子７６に接続される。一例として４つの配線７８が、ホール素子７６に接続される。２つの配線７８により、ホール素子７６に電流が印加される。他の２つの配線７８間の電圧を測定することで、ホール素子７６にかかっている磁界を検出できる。

半導体回路部８０は、ソース領域８４、ドレイン領域８６、ゲート電極８２、および、配線８８を有する。半導体回路部８０は、センサ部２６と重ならない領域に形成してよい。ソース領域８４、ドレイン領域８６およびゲート電極８２は、ＭＯＳトランジスタの一部である。ソース領域８４およびドレイン領域８６は、半導体基板２８の第１面側をｐ型またはｎ型にドープして形成される。また、ＭＯＳトランジスタのゲート絶縁膜をＣＶＤ等で形成する。

配線７８、配線８８および配線９０は、多層のメタル配線であってよい。異なる層のメタル配線は、ビアにより電気的に接続される。第１貫通電極２４は、配線９０に接続される。また、第１貫通電極２４は、メタル配線層３０の第２面側に設けたビアに接続してもよい。

本例によれば、ホール素子７６を有し、集積回路１０に形成した第１貫通電極２４でＭＥＭＳ素子５０と集積回路１０とを接続する。また、再配線部１４で集積回路１０を外部接続端子１２へ接続するので、ＭＥＭＳ素子５０と集積回路１０とを１チップにパッケージングした小型のＭＥＭＳデバイスとすることができる。

また、ワイヤーボンディングを不要とすることができ、ほぼチップサイズのパッケージにすることができる。また、磁気センサであるホール素子７６と、ＭＥＭＳ素子５０と、両者の信号処理を行う集積回路１０とを１チップとしているため、小型の複合センサを実現できる。例えば、ＭＥＭＳ素子５０を加速度センサとして構成すれば、加速度センサと磁気センサとを１チップ化した、小型のセンサ装置を実現できる。

図４は、第２実施形態のセンサ装置１００の断面模式図である。本例のセンサ装置１００は、図１から図３において説明したいずれかのセンサ装置１００の構成に加え、磁気収束部材９２を更に備える。また図４では、２以上のセンサ部２６を有するセンサ装置１００を示している。

磁気収束部材９２は、集積回路１０の第１面側に形成される。本例の磁気収束部材９２は、再配線部１４内に形成される。より具体的には、磁気収束部材９２は、保護層１８内に形成されてよい。

磁気収束部材９２は、センサ部２６のホール素子７６と対応する位置に設けられる。対応する位置とは、検出すべき磁界をホール素子７６に供給可能な位置を指す。磁気収束部材９２の一部は、ホール素子７６の上方に形成されてよい。本例のホール素子７６は、所定の第１軸に沿った磁界に感度を有する。磁気収束部材９２は、例えば軟磁性体薄膜であって、第１軸とは異なる軸に沿った磁界の方向を第１軸の方向に曲げて、ホール素子７６を通過させる。

磁気収束部材９２は、第１軸と直交する第２及び第３軸に沿った磁界を、第１軸の方向に曲げてよい。磁気収束部材９２は、複数のセンサ部２６を、異なる方向成分の磁界が通過するように磁界を曲げてよい。

例えば磁気収束部材９２は、第１のセンサ部２６および第２のセンサ部２６のそれぞれに、第１軸に沿った磁界と、第２軸に沿った磁界とを供給する。ただし、第１のセンサ部２６と、第２のセンサ部２６には、第２軸に沿った磁界の向きを逆転させて供給する。これにより、第１のセンサ部２６および第２のセンサ部２６の出力を加算すれば第１軸の磁界が検出でき、減算すれば第２軸の磁界が検出できる。より多くのセンサ部２６を設けることで、より多くの軸の磁界を検出できる。このような構成により、多軸の磁気センサ、ＭＥＭＳ素子５０、および集積回路１０を１チップに搭載したセンサ装置１００を実現することができる。

図５Ａから図５Ｇは、第２実施形態におけるセンサ装置１００の製造方法の一例を示す図である。図５Ａから図５Ｇは、ダイシングする前のウェハレベルの状態の一部を抜き出して図示している。

図５Ａは、集積回路１０を製造するフローのうち、メタル配線層３０を形成する前までの工程を示す。半導体基板２８（本例では半導体ウェハ）に、センサ部２６および第１貫通電極２４を形成する。この段階における半導体基板２８は、センサ装置１００が完成した場合の半導体基板２８よりも厚くてよい。これにより、半導体基板２８の割れ等を防ぐことができる。第１貫通電極２４は、半導体基板２８の第１面側から、半導体基板２８の途中まで形成されてよい。

また、半導体基板２８には、図３に示したような半導体回路部８０の一部（例えばソース領域８４、ドレイン領域８６、チャネル領域等）、抵抗、容量等の回路素子が形成される。次に第１貫通電極２４の形成方法を説明する。まず、ドライエッチング法であるＤＥＥＰ―ＲＩＥ（ＤＥＥＰ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、以下ＤＲＩＥ）により、半導体基板２８の第１面から所定の深さまで穴をあける。

その後、半導体基板２８に形成した穴の側壁にＳｉＯ_２、または、ＳｉＮ等の絶縁膜を形成する。その後、絶縁膜の表面にＴｉ、ＴｉＮ、ＴａＮ等のバリア層を形成して、更に、当該穴にＣｕ等のプラグを充填する。このステップで形成される第１貫通電極２４の深さは、半導体基板２８の途中までであり、貫通する深さでなくてもよい。ＤＲＩＥの形成方法は数種類存在し、ここで紹介した例はビアミドルと呼ばれる方法であるが、ＤＲＩＥの形成方法自体は限定されない。

図５Ｂは、メタル配線層３０の形成の工程を示す。この工程で、第１貫通電極２４の上端は、メタル配線層３０内のメタル配線に接続される。また、メタル配線層３０の最上層には、パッド２２が形成される。

図５Ｃは、半導体基板２８の第２面まで貫通電極を貫通させる工程を示す。半導体基板２８の第２面側を、バックグラインドにより所望の厚さに削る。これにより第１貫通電極２４の下端が、半導体基板２８の第２面（裏面）に露出する。

図５Ｄは、ＭＥＭＳ素子５０の形成工程を示す。半導体基板２８の第２面上に、新たにシリコンウェハをウェハ直接接合により接合する。ＤＲＩＥによるエッチングで所望の可動部分や固定部分、電極、外壁部となる部分を形成する。ウェハどうしの接合は、高温の熱処理により行う。接合温度は数百℃から千℃程度である。本例の外壁部５４は、可動部６０および固定部５８よりも、深さ方向において長い。

第１貫通電極２４にはＭＥＭＳパッド５６が接続され、ＭＥＭＳ素子５０と集積回路１０とが導通する。ＭＥＭＳパッド５６は、半導体基板２８に形成されてよい。また、ＭＥＭＳパッド５６を形成したシリコンウェハを、半導体基板２８の第２面に接合してもよい。

図５Ｅは、ＭＥＭＳ封止部５２を接合する工程を示す。ＭＥＭＳ封止部５２は、シリコン基板であってよい。ＭＥＭＳ封止部５２を固定部５８に接合する方法は、共晶接合等である。接合温度は数百℃程度である。

ＭＥＭＳ封止部５２には、固定部５８に接合した状態で可動部６０の可動領域を確保できる適切な空洞部６２が形成される。空洞部６２は、ＭＥＭＳ封止部５２のシリコン基板の表面を、ＤＲＩＥによって凹状に予めエッチングすることで形成できる。

図５Ｆは、磁気収束部材９２の形成工程を示す。まず、集積回路１０のメタル配線層３０の第１面上に下地金属層を形成する。下地金属層の上に、軟磁性体材料を電解めっきにより形成して、磁気増幅機能を有する磁気収束部材９２を形成する。

図５Ｇは、再配線部１４を形成する工程を示す。当該工程まで、ウェハ状態で行う。つまり、ウェハ状態でパッケージまで行うウェハレベルチップサイズパッケージ工程で行う。集積回路１０のパッド２２が露出する領域を除いて保護層１８を形成し、パッド２２から外部接続端子１２が接続される領域まで延出する再配線２０を形成する。外部接続端子１２との接続部分を除いて再配線２０を樹脂等の封止層１６で封止し、外部接続端子１２を形成する。

そして、ウェハを所定の大きさのダイシングすることで、１チップのセンサ装置１００を得ることができる。本例は、１方向の磁気センサであるホール素子と磁気収束部材９２を組み合わせて３軸の磁気センサを構成している。これにより、３軸の磁気を検知可能なセンサ部２６と、ＭＥＭＳ素子５０と、集積回路１０とを１チップに集積できる。

なお、磁気収束部材９２の代わりに、磁気抵抗素子を用いて磁気センサを実現してもよい。この場合、図５Ｆに示した工程において、磁気収束部材９２の代わりに磁気抵抗素子をメタル配線層３０上に形成する。また、図５Ｇに示した再配線部１４の形成工程において、磁気抵抗素子と集積回路１０とを電気的に接続する。磁気抵抗素子は、少なくとも２つの電極と、電極に挟まれた薄膜を有する。薄膜は、例えばＩｎＳｂ等の半導体で形成されており、印加される磁束密度に応じて抵抗値が変化する。電極間に電流を流したときの抵抗値から磁界を測定できる。

本例の製造工程によれば、半導体基板２８とＭＥＭＳ素子５０、ＭＥＭＳ素子５０とＭＥＭＳ封止部５２とを高温プロセスで接合した後に、軟磁性体である磁気収束部材９２（または磁気抵抗素子）を形成する。また、センサ部２６を再配線部１４に形成する場合には、センサ部２６も、接合工程の後に形成できる。当該センサ部２６は、例えば化合物半導体のホール素子を有してよい。

このため、磁気収束部材９２、磁気抵抗素子、または、センサ部２６の磁気的な特性を変化させることなく、これらの部材を実装できる。特に、磁気収束部材９２の磁気的な特性は、温度による影響を受けやすいため、本例の製造工程が好適である。

また、磁気抵抗素子を有するセンサ装置１００においては、磁気抵抗素子の温度が、磁気抵抗素子の素材に応じたキュリー点を超えてしまい、磁性が消滅するのを防ぐことができる。また、磁気収束部材９２を有するセンサ装置１００においては、磁気収束部材９２の保磁力およびオフセットが変化してしまい、所望の磁気収束効果が得られないことを防ぐことができる。

また、磁気収束部材９２と半導体基板２８の第１面側に形成されるセンサ部２６とを近接して配置できるので、センサ部２６の感度を低下させることなく、小型の複合センサ装置を実現できる。また、本例の製造方法によれば、ＭＥＭＳ素子５０、集積回路１０、および、センサ部２６を１パッケージとするセンサ装置をウェハ上に複数形成して、ウェハ状態でパッケージ工程まで行い、最後にダイシングするため、安価で生産効率良く、複数の複合センサ装置を製造することができる。

図６は、第３実施形態に係るセンサ装置１００の断面模式図である。本例のセンサ装置１００においては、ＭＥＭＳ素子５０のＭＥＭＳパッド５６、固定部５８および可動部６０が、ＭＥＭＳ封止部５２側に形成される。また、外壁部５４内に、外壁部５４を貫通する第２貫通電極９４が設けられる。第２貫通電極９４の上端は、第１貫通電極２４の下端に接続される。また、集積回路１０の第２面側に空洞部６２が形成される。空洞部６２を設けるべく、半導体基板２８の第２面に窪みが形成されている。

本例のＭＥＭＳ封止部５２は、シリコン基板等の封止基板４０およびＭＥＭＳ配線層４２を有する。ＭＥＭＳ配線層４２は、封止基板４０の第１面上に形成される。ＭＥＭＳ配線層４２は、ＭＥＭＳ素子５０の外壁部５４の第２面と接触して、可動部６０等を密閉する。

ＭＥＭＳ配線層４２は、第２貫通電極９４と接続するパッド４４を有する。また、ＭＥＭＳ配線層４２の第１面上にはＭＥＭＳパッド５６および固定部５８が配置される。ＭＥＭＳ配線層４２は、ＭＥＭＳパッド５６とパッド４４とを電気的に接続するメタル配線が形成される。このような構造により、ＭＥＭＳパッド５６は、ＭＥＭＳ配線層４２、第２貫通電極９４、第１貫通電極２４を介して、半導体基板２８の電気回路または外部接続端子１２に電気的に接続する。

なお、封止基板４０には、電気回路が形成されてよい。封止基板４０の電気回路は、ＭＥＭＳ素子５０を駆動する駆動信号を生成してよく、ＭＥＭＳ素子５０の検出信号を処理してもよい。また、第２貫通電極９４は、固定部５８に形成されてもよい。この場合、固定部５８は、ＭＥＭＳ配線層４２の第１面から、半導体基板２８の第２面まで延伸して設けられる。

図７Ａから図７Ｉは、第３実施形態におけるセンサ装置１００の製造方法の一例を示す図である。図７Ａから図７Ｉは、ダイシングする前のウェハレベルの状態の一部を抜き出して図示している。

図７Ａは、ＭＥＭＳ封止部５２を形成する工程を示す。封止基板４０の第１面上に、層間絶縁膜とメタル配線を形成してＭＥＭＳ配線層４２を形成する。また、ＭＥＭＳ配線層４２の最上層にパッド４４を形成する。なお、ＭＥＭＳ配線層４２には、ＭＥＭＳパッド５６と、パッド４４とを電気的に接続するメタル配線が形成される。

図７Ｂは、ＭＥＭＳ素子５０を形成する工程を示す。ＭＥＭＳ配線層４２の第１面上に、シリコンウェハ等の半導体ウェハをウェハ直接接合により接合する。そして、当該半導体ウェハをＤＲＩＥ等でエッチングして、外壁部５４、所望の可動部６０、固定部５８、および、電極またはパッドとなる部分を形成する。ウェハ直接接合においては、数百℃から千℃程度での熱処理が行われる。外壁部５４は、可動部６０および固定部５８に比べて、深さ方向において長くてよく、短くてもよい。

図７Ｃは、第２貫通電極９４を形成する工程を示す。外壁部５４の内部に第２貫通電極９４を形成する。第２貫通電極９４は、ＭＥＭＳ素子５０と、集積回路１０とを電気的に接続する。

図７Ｄは、集積回路１０を製造するフローのうち、メタル配線層３０を形成する前までの工程を示す。図７Ｄの工程は、図５Ａの工程と同様である。図７Ｅは、メタル配線層３０を形成する工程を示す。図７Ｅの工程は、図５Ｂの工程と同様である。

図７Ｆは、半導体基板２８の第２面まで貫通電極を貫通させる工程を示す。半導体基板２８の第２面側を、バックグラインドにより所望の厚さに削る。これにより第１貫通電極２４の下端が、半導体基板２８の第２面（裏面）に露出する。更に、空洞部６２を形成するために、半導体基板２８の第２面の中央領域を凹状にエッチングする。

図７Ｇは、集積回路１０とＭＥＭＳ素子５０とを接合する工程を示す。本例では、集積回路１０が、ＭＥＭＳ素子５０を保護するための蓋部としての機能を持つ。集積回路１０とＭＥＭＳ素子５０との接合方法は共晶接合等であり、接合温度は数百℃程度である。第１貫通電極２４および第２貫通電極９４が電気的に接続され、集積回路１０と、ＭＥＭＳ素子５０との間で、電気信号の送受信が可能となる。

図７Ｈは、磁気収束部材９２の形成工程を示す。図７Ｈの工程は、図５Ｆの工程と同様である。図７Ｉは、再配線部１４を形成する工程を示す。図７Ｉの工程は、図５Ｇの工程と同様である。このような工程により、第３実施形態のセンサ装置１００を製造することができる。

図８は、第４実施形態に係るセンサ装置１００の断面模式図である。第４実施形態に係るセンサ装置１００は、ＭＥＭＳ封止部５２の構成が、図６に示した第３実施形態のセンサ装置１００と異なる。他の構成は、第３実施形態のセンサ装置１００と同一であってよい。

本例のＭＥＭＳ封止部５２は、半導体基板３２およびＭＥＭＳ配線層３４を有する。半導体基板３２は、電気回路が形成される。一例として、半導体基板３２に形成した電気回路は、ＭＥＭＳ素子５０を駆動する駆動信号を生成し、ＭＥＭＳ素子５０の検出信号を処理する。また、半導体基板２８に形成した電気回路は、センサ部２６を駆動する駆動信号を生成し、センサ部２６の検出信号を処理する。

ＭＥＭＳ配線層３４は、半導体基板３２の第１面上に形成される。ＭＥＭＳ配線層３４は、ＭＥＭＳ素子５０の外壁部５４の第２面と接触して、可動部６０等を密閉する。ＭＥＭＳ配線層３４は、第２貫通電極９４と接続するパッド３６を有する。また、ＭＥＭＳ配線層３４の第１面上にはＭＥＭＳパッド５６および固定部５８が配置される。

ＭＥＭＳ配線層３４は、ＭＥＭＳパッド５６と、半導体基板３２の電気回路とを接続するメタル配線、および、半導体基板３２の電気回路とパッド３６とを電気的に接続するメタル配線が形成される。これにより、ＭＥＭＳ素子５０の検出信号を電気回路で処理した出力信号を、第２貫通電極９４を介して集積回路１０へ伝送することができる。

図９は、第５実施形態に係るセンサ装置１００の断面模式図である。本例のセンサ装置１００は、図１から図８において説明したセンサ装置１００において、センサ部２６に代えてセンサ部２７を有する。また、磁気収束部材９２は有さない。センサ部２７は、磁気抵抗素子を含む。第５実施形態に係るセンサ装置１００は、第１面に形成されるＡｌパッド２２、及び、第２面に形成されるＣｕ電極２４を有する半導体基板部２８、３０と、半導体基板部２８，３０の第２面側に形成され、Ｃｕ電極２４と接続されるＭＥＭＳパッド５６を有するＭＥＭＳ素子５０と、半導体基板部２８、３０の第１面上に配置される磁気抵抗素子２７と、を備える。

本例のセンサ部２７は、再配線部１４に設けられる。図９の例では、センサ部２７は保護層１８に設けられる。磁気抵抗素子を含むセンサ部２７からの検出信号は、センサ部２７から直接、半導体基板２８の電気回路に入力してよく、再配線部１４の再配線２０を経由して電気回路に入力してもよい。

第５実施形態に係るセンサ装置１００を製造する場合、図５Ａに示した工程において、センサ部２６を形成しない。そして、図５Ｆの工程において、磁気収束部材９２に代えてセンサ部２７を形成する。

センサ部２７を形成する工程は、ＭＥＭＳ素子５０を形成する工程及びＭＥＭＳ封止部５２を形成する工程の後である。このため、センサ部２７が高温状態になることを避けることができる。また、センサ部２７を形成する工程は、ウェハをダイシングする工程の前である。ウェハレベルでパッケージを形成した後にウェハをダイシングすることで、複数のセンサ装置１００を容易に形成することができる。

なお、いずれの実施形態においても、半導体基板２８と再配線部１４との間に、別の層および部材を設けてもよい。以上説明したセンサ装置１００によれば、センサ部、集積回路、ＭＥＭＳ素子を１チップに集積した小型のセンサ装置を実現できる。また、ＭＥＭＳ素子とは異なる層にセンサ部を設けるので、ＭＥＭＳ素子の可動部とセンサ部とが接触することを防ぐことができる。このため、設計の自由度を高めながら、小型のセンサ装置を実現することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・集積回路、１２・・・外部接続端子、１４・・・再配線部、１６・・・封止層、１８・・・保護層、２０・・・再配線、２２・・・パッド、２４・・・第１貫通電極、２６・・・センサ部、２７・・・センサ部、２８・・・半導体基板、３０・・・メタル配線層、３２・・・半導体基板、３４・・・ＭＥＭＳ配線層、３６・・・パッド、４０・・・封止基板、４２・・・ＭＥＭＳ配線層、４４・・・パッド、５０・・・ＭＥＭＳ素子、５２・・・ＭＥＭＳ封止部、５４・・・外壁部、５５・・・可動電極、５６・・・ＭＥＭＳパッド、５８・・・固定部、６０・・・可動部、６２・・・空洞部、６８・・・固定電極、７２・・・ばね、７４・・・ストッパ、７６・・・ホール素子、７８・・・配線、８０・・・半導体回路部、８２・・・ゲート電極、８４・・・ソース領域、８６・・・ドレイン領域、８８・・・配線、９０・・・配線、９２・・・磁気収束部材、９４・・・第２貫通電極、１００・・・センサ装置

Claims (17)

1. 第１面及び第２面を有し、前記第２面に形成される電極を有する集積回路と、
   前記集積回路の第２面側に形成され、前記集積回路の前記電極と電気的に接続されるＭＥＭＳ素子と、
   前記集積回路の第１面側に配置されるセンサ部と、
   を備えるセンサ装置。
2. 前記センサ部は、磁気センサ部である請求項１に記載のセンサ装置。
3. 前記集積回路の第１面側に磁気収束部材が形成される請求項２に記載のセンサ装置。
4. 前記集積回路は、第１面側に、パッド、及び、再配線部を有し、
   前記センサ装置は、前記集積回路の第１面側に外部接続端子をさらに備え、
   前記再配線部は、前記パッドと前記外部接続端子との間に形成される請求項１から３のいずれか一項に記載のセンサ装置。
5. 前記集積回路は、半導体基板、及び、前記半導体基板上に形成されたメタル配線層を有し、
   前記再配線部は、前記メタル配線層に形成される前記パッドから前記外部接続端子まで延出する再配線を有する請求項４に記載のセンサ装置。
6. 前記センサ部は、前記半導体基板内の第１面側、前記メタル配線層内部、又は、前記再配線部内に配置される請求項５に記載のセンサ装置。
7. 前記再配線部内に磁気収束部材が形成される請求項４から６のいずれか一項に記載のセンサ装置。
8. 前記集積回路は、半導体基板、及び、前記半導体基板上に形成されたメタル配線層を有し、
   前記集積回路の前記電極は、前記メタル配線層から前記集積回路の第２面側まで貫通する第１貫通電極である請求項１から４のいずれか一項に記載のセンサ装置。
9. 前記ＭＥＭＳ素子に対して、前記集積回路とは反対側に形成されるＭＥＭＳ封止部をさらに備える請求項１から８のいずれか一項に記載のセンサ装置。
10. 前記ＭＥＭＳ素子は、前記集積回路側にＭＥＭＳパッドを有し、
    前記集積回路の電極は、前記ＭＥＭＳパッドと接続され、
    前記ＭＥＭＳ封止部は、前記ＭＥＭＳ素子側の面に空洞部が形成された基板を有する請求項９に記載のセンサ装置。
11. 前記ＭＥＭＳ素子は、前記ＭＥＭＳ封止部側に形成されるＭＥＭＳパッド、外壁部、及び、前記外壁部に形成され、前記集積回路の前記電極と接続される第２貫通電極を有し、
    前記ＭＥＭＳ封止部は、前記ＭＥＭＳパッドと前記第２貫通電極とを電気的に接続するＭＥＭＳ配線層が形成された基板を有し、
    前記集積回路の第２面側に空洞部が形成される請求項９に記載のセンサ装置。
12. 前記ＭＥＭＳ素子は、前記ＭＥＭＳ封止部側に形成されるＭＥＭＳパッド、外壁部、及び、前記外壁部に形成され、前記集積回路の前記電極と接続される第２貫通電極を有し、
    前記ＭＥＭＳ封止部は、ＭＥＭＳ配線層及び電気回路が形成された基板を含む第２の集積回路を有し、
    前記ＭＥＭＳ配線層は、前記ＭＥＭＳパッド及び前記第２貫通電極と電気的に接続し、
    前記電気回路は、前記ＭＥＭＳ配線層と電気的に接続し、
    前記集積回路の第２面側に空洞部が形成される請求項９に記載のセンサ装置。
13. 能動素子が形成された半導体ウェハの第１面にメタル配線層及びパッドを形成し、前記半導体ウェハの第２面に電極を形成する工程と、
    前記半導体ウェハの第２面側に、前記電極と電気的に接続するＭＥＭＳ素子を形成する工程と、
    前記メタル配線層上に再配線部を形成する工程と、
    前記半導体ウェハ内の第１面側、前記メタル配線層内部、又は、前記再配線部内にセンサ部を形成する工程と、
    を備えるセンサ装置の製造方法。
14. 前記ＭＥＭＳ素子に対して、前記半導体ウェハとは反対側にＭＥＭＳ封止部を形成する工程をさらに備える請求項１３に記載のセンサ装置の製造方法。
15. 前記再配線部を形成した後に、前記ウェハをダイシングする工程をさらに備え、
    前記ＭＥＭＳ素子を形成する工程及び前記ＭＥＭＳ封止部を形成する工程より後であり、且つ、前記ダイシングする工程より前に、前記メタル配線層上に軟磁性体を形成する工程を備える請求項１４に記載のセンサ装置の製造方法。
16. 前記再配線部を形成した後に、前記ウェハをダイシングする工程をさらに備え、
    前記センサ部を形成する工程は、前記ＭＥＭＳ素子を形成する工程及び前記ＭＥＭＳ封止部を形成する工程の後であり、且つ、前記ダイシングする工程の前であり、
    前記センサ部を形成する工程において、前記センサ部の少なくとも一部である磁気抵抗素子を、前記メタル配線層上に形成する請求項１４に記載のセンサ装置の製造方法。
17. 第１面にメタル配線層及びパッドが形成され、第２面に電極が形成された半導体ウェハを準備する工程と、
    前記半導体ウェハの第２面側に、前記電極と電気的に接続するＭＥＭＳ素子を形成する工程と、
    前記メタル配線層上に再配線部を形成し、かつ、前記再配線部に磁気センサ部を形成する工程と、
    を備えるセンサ装置の製造方法。

Images