JP2016517661A - サイクルスリップ訂正を備えるｑａｍ復調 - Google Patents

Abstract

送信されるべきデータの各ｎビットをパリティチェックビットで符号化して（ｎ+１）ビット（ｎ情報ビット＋そのｎ情報ビットに関連する１パリティビット）のブロックを生成するためのパリティビット符号器（９０２）を含むシステムと方法。（ｎ＋１）ビットのブロックの各々は、複数の関連するＱＡＭシンボルにグレイマッピングされ（９０４）、これらのシンボルは、光波長に変調されて（９０６）受信機に送信される。最大事後確率（ＭＡＰ）復号器は、受信機で使用されて（９１２）サイクルスリップを訂正する。１８０°の位相エラーは、グレイマッピングに先立って、奇数ビットと偶数ビットを独立して符号化し、受信機での奇数番号のビットの復号化においてエラーを識別する。【選択図】図９

Description

本発明は、光信号データ検出、より具体的には、光通信システムにおけるサイクルスリップを訂正するためのシステム及び方法に関する。

波長分割多重（ＷＤＭ）光通信システムにおいて、多数の異なる光搬送波波長がデータで別々に変調されて変調光信号を生成する。変調光信号は、総合信号に組み合わされ、光伝送路上を受信機に送信される。受信機は、そのデータを検出して復調する。

光通信システムにおいて使用することができる一つのタイプの変調は、位相シフトキーイング（ＰＳＫ）である。ＰＳＫの異なる変形例に従って、データは、光波長の位相又は位相遷移が一つ以上のビットを符号化するシンボルを表すように光波長の位相を変調することによって送信される。二位相シフトキーイング（ＢＰＳＫ）変調スキームにおいて、例えば、二つの位相が一シンボル当たり１ビットを表すために使用することができる。四位相シフトキーイング（ＱＰＳＫ）変調スキームでは、四つの位相を一シンボル当り２ビットを表すために使用することができる。他の位相シフトキーイングフォーマットは、差動位相シフトキーイング（ＤＰＳＫ）フォーマット、及びゼロ復帰ＤＰＳＫ（ＲＺ−ＤＰＳＫ）及び偏波分割多重ＱＰＳＫ（ＰＤＭ−ＱＰＳＫ）のようなＰＳＫ及びＤＰＳＫの変形例を含む。

複数の情報ビットが単一の送信されたシンボルに対して符号化されているＱＰＳＫのような変調フォーマットは、一般的には、マルチレベル変調フォーマットと呼ばれることがある。マルチレベル変調技術は、例えば、送信速度の増加とチャネル間隔の減少を可能とするために使用することができ、それによって、ＷＤＭシステムにおける各チャネルのスペクトル効率（ＳＥ）を増加する。一つのスペクトル効率マルチレベル変調フォーマットは、直交振幅変調（ＱＡＭ）である。ＱＡＭ信号において、情報は、例えば、一シンボル当り複数ビットを符号化するために、位相シフトキーイングと振幅シフトキーイングの組合せを使用して変調される。１６−ＱＡＭ変調フォーマットは、例えば、一シンボル当り４ビットを符号化するために使用することができる。ＰＳＫ変調スキーム（例えば、ＢＰＳＫ及びＱＰＳＫ）は、ＱＡＭのレベル（例えば、夫々、２ＱＡＭ及び４ＱＡＭ）と呼ばれることがある。

例えば、ＱＡＭスキームを使用する位相変調光通信システムにおいて、受信機は、変調光信号を検出するために、コヒーレント検出、例えば、ホモダイン検出又はヘテロダイン検出を使用するコヒーレント受信機であってもよい。この用語「コヒーレント」は、本明細書で受信機に関連して使用される場合、受信信号を復調するためのローカル発振器（ＬＯ）を含む受信機を指す。デジタル信号処理（ＤＳＰ）は、復調データを提供するために、受信信号を処理するためのそのようなシステムにおいて実施することができる。受信信号のデジタル信号処理は、スピード及びフレキシビリティを提供し、且つ波長分散、偏波モード分散等のような光通信路に関連する非線形性の訂正を含む種々の機能を実行するために使用することができる。

位相変調システムのためのコヒーレント検出スキームは、絶対位相検出を使用することができる。絶対位相検出は、推定された位相に基づく受信データストリームにおける各ビットの値に関して判定、例えばソフト判定をすることを含む。残念ながら、Ｍ^２−ＱＡＭ，例えば、ＱＰＳＫ及び１６ＱＡＭに対して、信号コンステレーションは、角度π／２の位相回転下では不変である。推定された位相を決定するために使用される搬送波位相推定器は、角度θと角度（θ＋π／２）との間で区別できない。その結果、推定された搬送波位相は、現在の安定動作点から離れて隣接安定動作点の吸引のドメイン内へ押されることができ、それによって、π／２だけ信号コンステレーションを効果的に回転する。この現象は、サイクルスリップと呼ばれる。サイクルスリップは、このサイクルスリップ事象後に、多数の誤判定を発生し得る。サイクルスリップの影響は、情報シンボルの作動復号を使用することによって、実際のスリップの持続時間に制限することができる。しかしながら、差動復号は、絶対位相検出のビットエラー率の約二倍を有し得る。

サイクルスリップを訂正するためのひとつのアプローチは、既知の情報シンボルを有するパイロットシンボルを導入することである。パイロットシンボルは、パイロットシンボルの搬送波位相が受信されたパイロットシンボルと既知の情報シンボルとの間の位相差を計算することによって明白に推定することができるので、移送の曖昧さを除去する。しかしながら、パイロットシンボルのオーバーヘッドは、感度ペナルティとなるより大きなシンボルレートを引き起こす。これに対処するために、パイロットシンボルには、大きな期間を挿入することができる。一般的に、その期間は、サイクルスリップが検出され且つ搬送波位相基準が訂正された後、パイロットシンボル同士間のシンボルの数の約半分の期間かかり得る。その訂正のために掛かる時間は、検出されたデータにおけるバーストエラーとなり得る。

本発明は、ここで、添付の図面を参照して例として記載され、類似の参照番号は類似の部品を表す。

本開示と一致するシステムの一例示的実施形態のブロック図である。

本開示と一致する送信機の一例示的実施形態のブロック図である。

本開示と一致する受信機の一例示的実施形態のブロック図である。

本開示と一致する例示的送信機の変調出力を概略的に示す。

本開示と一致するシステムにおける９０°と１８０°の位相エラーに関連するシンボルを示すために相互接続されたコンステレーションポイントを有する１６−ＱＡＭ信号の一例示的実施形態のコンステレーション図である。

本開示と一致するシステムにおける１８０°位相エラーの発生時での奇数ビットにおけるビット変化を示す。

本開示と一致する送信機の他の一例示的実施形態のブロック図である。

本開示と一致する受信機の他の一例示的実施形態のブロック図である。

本開示と一致する方法の一例を示すフローチャートである。

一般的に、本開示と一致するシステムは、パリティチェックビットで送信されるべきデータのｎビット毎を符号化して（ｎ＋１）ビットのブロック（ｎ情報ビット＋そのｎ情報ビットと関連する１パリティビット）を生成する。（ｎ+１）ビットのブロックの各々は、光搬送波に変調され且つ受信機に送信される複数の関連するＱＡＭシンボルにグレイ（Ｇｒａｙ）マッピングされる。受信機は、最大事後確率（ＭＡＰ）を使用してシンボルを検出し、サイクルスリップに対して訂正する。

一実施形態では、例えば（ｎ+１）ビットの各ブロックに関連するシンボルは、正しいパリティを有するシンボルと検出されたシンボルまでの最小ユークリッド距離を選択することによって、復号化することができる。検出器はシンボル判定に正しいパリティを使用するので、検出器におけるエラー信号は、サイクルスリップと共に増加してサイクルスリップを自動的に検出し且つ訂正し、検出器が９０°（π／２）位相エラーに集束することを防止する。１８０°の位相エラーは、グレイマッピングに先行して奇数のビットと偶数のビットを独立して符号化し、受信機で偶数ビットを復号化することにおいてエラーを検出することによって、本開示と一致するシステムにおいて検出することができる。

本明細書で使用されるように、「グレイマップ」又は「グレイマッピング」は、既知のグレイマッピングスキームを指し、それによって、１個のコードは、隣接するコードワードが１ビットだけ異なり、且つ追加のビットをデータストリームに追加することを含まない（即ち、グレイマッピングがオーバーヘッドを有さない）ように、隣接するセットのビットの各々に割り当てられる。本明細書で使用される用語「連結された」は、任意の接続、連結、リンク等を指し、それによって、一つのシステムの構成要素によって搬送される信号は、「連結された」構成要素に加えられる。このような「連結された」デバイス即ち信号とデバイスは、互いに必ずしも直接的に接続されず、そのような信号を操作することができるか又は変更することができる中間のコンポーネント又はデバイスによって分離されていてもよい。

図１は、本開示と一致するＷＤＭ送信システム１００の一例示的実施形態の簡略化されたブロック図である。送信システムは、光情報パス１０２上を送信端末１０４から一つ以上の遠隔地にある受信端末１０６へ複数の光チャネルを送信するように働く。例示的システム１００は、チャネルを送信機から受信機へ５，０００ｋｍ以上の距離送信するために構成された長距離海底システムであり得る。例示的実施形態は、光システムの文脈で記載され且つ長距離ＷＤＭ光システムに関連して有用であるが、本明細書で論じられる広範な概念は、他のタイプの信号を送信し且つ受信する他の通信システムにおいて実施することができる。

システム１００は、説明を簡単にするために、高度に簡略化されたポイントツーポイントシステムとして描かれていることを当業者は理解している。例えば、送信端末１０４と受信端末１０６は、勿論、両方とも、送受信機として構成されてもよく、それによって、各々が、送信機能と受信機能の両方を実行するように構成されることができる。しかしながら、説明を簡単にするために、本明細書では、端末は、送信機能又は受信機能に関してのみ描かれ且つ記載されている。本開示と一致するシステム及び方法は、多種多様なネットワークコンポーネント及び構成に組み込まれることができることが理解されるべきである。図示の例示的実施形態は、本明細書では、説明としてのみ提供されており、制限のためではない。

図示の例示的実施形態では、複数の送信機ＴＸ１，ＴＸ２．．．ＴＸＮの各々は、一つの関連する入力ポート１０８−１，１０８−２．．．１０８−Ｎ上でデータ信号を受信し、そのデータ信号を関連する波長λ_１，λ_２．．．λ_Ｎ上で送信する。送信機ＴＸ１，ＴＸ２．．．ＴＸＮの内の一つ以上は、本開示と一致する変更ＢＩＣＭ−ＩＤスキームを使用して関連する波長上でデータを変調するように構成することができる。勿論、送信機は、説明を簡単にするために、高度に簡略化された形態で示されている。各送信機がデータ信号を望ましい振幅と変調でその関連する波長で送信するために構成された電気コンポーネント及び光学コンポーネントを含むことができることを当業者は認識している。

送信波長又はチャネルは、夫々、複数のパス１１０−１，１１０−２．．．１１０−Ｎ上を搬送される。データチャネルは、マルチプレクサ即ちコンバイナー１１２によって光パス１０２上の総合信号に組み合わされる。光情報パス１０２は、光ファイバ導波路、光増幅器、光フィルタ、分散補償モジュール、及び他の能動コンポーネント及び受動コンポーネントを含むことができる。

総合信号は、一つ以上の遠隔にある受信端末１０６で受信されることができる。デマルチプレクサ１１４は、関連する受信機ＲＸ１，ＲＸ２．．．ＲＸＮに連結された関連するパス１１６−１，１１６−２．．．１１６−Ｎ上に波長λ_１，λ_２．．．λ_Ｎで送信されたチャネルを分離する。受信機ＲＸ１，ＲＸ２．．．ＲＸＮの内の一つ以上は、本開示と一致する変更されたＢＩＣＭ−ＩＤスキームに関連する反復復号化を使用して送信された信号を復調するように構成することができ、且つ関連する出力パス１１８−１，１１８−２，１１８−３．．．１８８−Ｎ上に関連する出力データ信号を提供できる。

図２は、本開示と一致する一例示的送信機２００の簡略化されたブロック図である。図示された例示的実施形態２００は、パリティビット符号器２０２、グレイマッパー２０４、及び符号化され且つ変調された出力を搬送波波長λＮに提供するために連続波レーザ２０８の出力を変調するための変調器２０６を含む。

パリティビット符号器２０２は、関連するパリティビットが入力パス１１８−Ｎ上に提供されたデータストリームの各ｎ情報ビットを符号化するように構成することができる。パリティビット符号器２０２の出力は、（ｎ＋１）ビットの連続ブロック即ちｎ情報ビット＋１パリティビットを含む。パリティビット符号器２０２によって追加されたパリティビットは、既知の方法で、関連するｎ情報ビットにおける１の値を有するビットの数が偶数か奇数かを識別する。

知られているように、パリティビットは、偶数パリティビットでも奇数パリティビットでもよい。偶数パリティを使用する場合、そのパリティビットは、ｎ情報ビット（パリティビットを含まない）における１の数が奇数の場合、１の値に設定されて、（ｎ+１）ビット（ｎ情報ビット＋１パリティビット）の全体のブロック中の１の数を偶数にする。ｎ情報ビットにおける１の数が既に偶数である場合、偶数パリティビットは、１個の０に設定される。奇数のパリティを使用する場合、そのパリティビットは、ｎ情報ビット（パリティビットを含まない）における１の数が偶数の場合、１に設定され、（ｎ+１）ビット（ｎ個の情報ビット＋１パリティビット）の全体のブロック中の１の数を奇数に保つ。ｎ情報ビットにおける１の数が既に奇数である場合、奇数のパリティビットが０に設定される。パリティビット符号器２０２において奇数パリティビット又は偶数パリティビットで入力データのｎビット毎に符号化するためのハードウェア及びソフトウェア構成は、当業者にとっては既知である。

パリティビット符号器の符号化出力は、グレイマッパー２０４に連結される。グレイマッパー２０４は、（ｎ＋１）ビットの各ブロックを関連する複数のＱＡＭシンボルにマッピングするように構成される。（ｎ＋１）ビットの各ブロックと関連する複数のＱＡＭシンボルは、変調器２０６を使用して連続波レーザ２０８の光搬送波波長λ_Ｎに変調される。変調器２０６は、任意の既知の変調方法を使用して、複数のＱＡＭシンボルを搬送波波長λ_Ｎに変調できる。変調器２０６の符号化され、マッピングされ且つ変調された出力は、ＷＤＭシステムにおいてマルチプレクサ１１２（図１）に連結することができる。

図３は、本開示と一致する一例示的受信機３００の簡略化されたブロック図である。図示の例示的実施形態３００は、光信号検出器３０２とデマッパー３０４を含む。検出器３０２は、光搬送波波長λ_Ｎ上に信号を受信し且つその光信号を変調器２０６（図２）によって光搬送波波長λ_Ｎ上に変調されたＱＡＭシンボルを表す一つ以上の関連する電気出力（例えば、偏波多重化変調フォーマットにおける各偏波に関連する出力）に変換するように構成された既知のコヒーレント受信機、例えば偏波ダイバーシティコヒーレント受信機を含むことができる。

デマッパー３０４は、デジタル信号処理（ＤＳＰ）回路３０８の一部として構成することができる。一般的に、ＤＳＰは、例えば、直接的に及び／又はソフトウェア命令の制御下で、指定の命令シーケンスを実行するために構成された一つ以上の用途指定集積回路（ＡＳＩＣＳ）及び／又は特定目的プロセッサを使用しての信号の処理を含む。検出器即ちコヒーレント受信機とコヒーレント受信機のデジタル出力を処理するための搬送波位相推定を使用するＤＳＰ回路を組み込む受信機の一例が、米国特許第８，２９５，７１３号に記載されており、その教示が参照により、ここに本明細書に組み込まれる。

図２と図３の両方を参照すると、ＤＳＰ回路３０８は、検出器３０２の出力を処理することができ、入力１０８−Ｎで提供されたデータを再生する出力を送信機２００に提供することができる。デマッパー３０４は、検出器３０２の電気出力を受信し、搬送波位相推定機能を使用してグレイマッパー２０４によって適用されたマッピングを反転してパリティビット符号器２０２によって適用されたパリティビットを除去する。デマッパーの出力は、入力１０８−Ｎで送信機２００に提供されたデータのｎビットの連続ブロックを表すデマッピングされた出力である。

デマッピングは、例えば、最大事後確率（ＭＡＰ）検出器を使用して実行することができ、受信機の出力からの事前対数尤度比（ＬＬＲ）フィードバックに応答して反復して実行することができる。本開示と一致するシステムにおけるデマッパー３０４は、パリティビット符号器２０２によって適用されたパリティビットによって示されるパリティを使用した、サイクルスリップの訂正をもたらし得る。幾つかの実施形態では、例えば、デマッパー３０４は、パリティビットを使用して、自動的にサイクルスリップの訂正を引き起こす方法でデマッピングを実行できる。

本開示と一致するシステムでは、パリティビット符号器２０２の出力で提供された（ｎ＋１）ビットのブロック（ｎ情報ビットと１関連パリティビット）は、種々の方法でグレイマッパー２０４によって複数のＱＡＭシンボルにマッピングすることができる。一実施形態では、例えば、グレイマッパー２０４は、パリティビット符号器２０２の出力での（ｎ+１）連続ビットの各ブロックを奇数個のＱＡＭシンボルにマッピングすることができる。例えば、１２連続ビット（１１情報ビットと１関連パリティビット）は３個の１６−ＱＡＭシンボルにマッピングすることができ、６連続ビット（５情報ビットと１関連パリティビット）は３個のＱＰＳＫ（４−ＱＡＭ）シンボルにマッピングすることができる等である。この構成では、奇数個のＱＡＭシンボルの各グループに関連する（ｎ+１）ビットの各ブロックは、パリティビットが情報ビットのＸＯＲから発生したか又は情報ビットのＸＮＯＲから発生したかに依存して、偶数個の「１」又は奇数個の「１」のいずれかを有する。受信機３００では、奇数個のＱＡＭシンボルは、正しいパリティを有する複数のグレイマッピングＱＡＭシンボルに関連するビットを選択するように構成されたＭＡＰ検出器を使用してデマッパー３０４によってデマッピングすることができる。

例えば、図４は本開示と一致する変調出力４００を概略的に示し、パリティビット符号器２０２は、単一の奇数のパリティビットで各連続する１１情報ビット（ｎ＝１１）を符号化して１２ビットのブロックをグレイマッパー２０４に提供する。図５は、１６−ＱＡＭ信号のグレイマッピングを示すコンステレーション図５０２である。既知の方法で、図５のコンステレーション図は、シンボルに関連するビット（コードワード）と共に、各ＱＡＭシンボルの振幅と位相を示す複数のコンステレーションポイントを示す。

図示の実施形態では、グレイマッパー２０４は、図５に示されたコンステレーション図におけるコンステレーションポイントにマッピングされた各シンボルを有する３個の１６−ＱＡＭシンボルに１２ビットの各連続ブロック（１１情報ビット+１偶数パリティビット）をマッピングする。図示のように、結果としての変調信号は、パリティビット符号器２０２の出力で提供された１２ビットの各連続するブロックに関連した３個の１６−ＱＡＭシンボルの連続するグループを含む。パリティビット符号器は、各１１情報ビットを奇数のパリティビットで符号化するので、１２ビットの各ブロックと関連する三個の１６−ＱＡＭシンボルの連続するグループに関連したビット中の「１」の数は、奇数である。図示の実施形態は、パリティビット符号器２０２によって与えられた奇数パリティビット関連して記載されるが、パリティビット符号器が、代わりに、偶数パリティビットで各ｎ情報ビットを符号化できることを当業者は認識している。

受信機３００で、デマッパー３０４は、グレイマッピングされたＱＡＭにおいて、マッピングされたビットに関連するパリティが９０°の各位相回転後に変化するという事実を使用して、サイクルスリップを検出して訂正することができる。この特徴は、コンステレーションポイントを相互接続する正方形５０４，５０６，５０８，５１０によって図５に示される。各正方形のコーナーは、隣り合うコーナー上のコンステレーションポイントから９０°であるコンステレーションポイント上に配置される。任意のコンステレーションポイントに対して、それから±９０°であるコンステレーションポイントは、異なるパリティを有する。例えば、ビット（１１１０）と関連する１６−ＱＡＭシンボルは、９０°位相回転後に、ビット（００１１）又はビット（１００１）に関連する１６−ＱＡＭシンボルに変化する。

このルールは、グレイマッピングを有する任意のＭ^２−ＱＡＭに当てはまり、Ｍは、シンボルによって符号化されたビットの数である。特に、Ｍ^２−ＱＡＭシンボルに対して、ｘ+ｙｉは、ｌｏｇ_２（Ｍ）二進ビットを実数部と虚数部の両方におけるＭ−パルス振幅変調（ＰＡＭ）に独立してマッピングすることによって発生するためである。実数としてのｘとｙとグレイマッピングで、ＰＡＭ信号ｙは、
パリティ（ｙ）≠パリティ(−ｙ)
である性質を有する。
これは、グレイマッピングでは、反対の符号を有する二つの最隣接シンボルは、これら二つのシンボルのパリティが異なるようにただ１ビット差を有する。ＱＡＭシンボルのパリティは、
パリティ（ｘ+ｙｉ）＝パリティ（ｘ）ＸＯＲパリティ（ｙ）
パリティ（ｘ−ｙｉ）＝パリティ（ｘ）ＸＯＲパリティ(−ｙ)
である。
従って、
パリティ（ｘ+ｙｉ）≠パリティ(ｘ−ｙｉ)
である。

一方、Ｍ^２−ＱＡＭシンボルの実数部と虚数部を交換することは、パリティ：
パリティ（ｘ−ｙｉ）＝パリティ（−ｙ+ｘｉ）
を変化しない。
従って、シンボル（ｘ+ｙｉ）ｅ^ｉπ／２＝−ｙ+ｘｉのπ／２の位相回転は、パリティ：
パリティ（ｘ+ｙｉ）≠パリティ(−ｙ＋ｘｉ)
を変化する。
グレイマッピングされたＱＡＭシンボルに関連するビットのパリティは、９０°の位相回転毎に変化するので、（ｎ＋１）ビット（ｎ情報ビットと１関連パリティビット）のブロックの奇数個のＱＡＭシンボル即ち１個のシンボル、３個のシンボル、５個のシンボル等へのマッピングは、９０°の位相回転即ちサイクルスリップを検出して訂正するために使用することができる。

例えば、１２ビットが３個の１６−ＱＡＭシンボルにマッピングされる一実施形態では、デマッパー３０４で、現在のシンボルｍ即ちφ（ｍ）に対する搬送波位相は、
φ（ｍ）＝φ（ｍ−１）＋μｉ_ｍ［ｚ（ｍ）ｅ*（ｍ）］
によって与えられた位相更新ルールによって決定することができる。
ここで、μはステップサイズパラメータ、ｉ_ｍ（ｘ）は虚数部（ｘ）であり、ｅ（ｍ）は、
ｅ（ｍ）＝ｚ（ｍ）−ａ（ｍ）
によって与えられるエラー信号である。
ここで、ｚ（ｍ）＝ｘ（ｍ）ｅｘｐ（−ｊφ（ｍ））は位相エラー訂正を有する等化された出力であり、ａ（ｍ）は判定デバイス、例えばＭＡＰ復号器によるｚ（ｍ）の推定である。

デマッパー３０４のＭＡＰ復号器は、シンボルに関連するビットにおける「１」の全数がパリティビット符号器２０２によって適用されたパリティに依存する奇数又は偶数に等しいとの制約下で、フィルタ処理された（検出された）信号［ｚ（ｍ−１），ｚ（ｍ），ｚ（ｍ+１）］から最小ユークリッド距離を有するセットの３個の１６−ＱＡＭシンボル［ａ（ｍ−１），ａ（ｍ），ａ（ｍ+１）］を決定できる。エラー信号ｅ（ｍ）が正確なパリティを有するＭＡＰ復号器によって駆動されるので、エラー信号は、９０°（π／２）の位相エラーだけ大きい。換言すれば、デマッパー３０４における位相トラッキングのための適合等化器の解は、９０°の位相エラーに決して集まることができず、それによって、近隣の象限へのサイクルスリップを防止する。

９０°の位相エラーは、本開示と一致する構成を使用して検出及び訂正することができるが、そのようなシステムは、グレイマッピングＱＡＭにおけるマッピングされたビットのパリティが１８０°（π）の回転後に変化しないので、π位相に関連した位相の曖昧さをなお有する。例えば、１８０°の位相回転では、ビット（０１１０）（Ａのラベルが付けられた）に関連する図５における１６−ＱＡＭシンボルは、ビット（１１００）（Ｂのラベルが付けられた）に関連する１６−ＱＡＭシンボルに変化し、且つ両方のシンボルに関連するパリティは、同じである。

しかしながら、シンボルのパリティは、１８０°の位相回転で変化しないとしても、ビットは、０から始まって右から左へ従来の方法で番号が付けられると、シンボル中の奇数ビットは、１８０°の位相回転後に常に変化し、偶数ビットは変化しない。例えば、図６は、図５でＡとラベルが付けられた１６−ＱＡＭシンボルに関連するビットと、シンボルＡから１８０°の位相回転されている、図５でＢとラベルが付けられた１６−ＱＡＭシンボルに関連するビットを概略的に示す。図示のように、シンボルＡに関連する奇数の番号が付けられたビットは、シンボルＢと関連するビットに対する１８０°の位相回転で変化しないが、シンボルＡに関連する奇数の番号が付けられたビットは、シンボルＢに関連するビットに対する同じ１８０°の位相回転で変化する。

本開示と一致する構成は、この特徴を用いて１８０°の位相エラーへのサイクルスリップを検出できる。一般的に、各シンボルに関連する偶数ビットと奇数ビットは、独立したＦＥＣ符号器を使用して符号化することができる。１８０°の位相エラーの存在では、偶数ビットを復号化するＦＥＣ復号器は最小のエラーで動作するが、奇数ビットを扱うＦＥＣ復号器は、奇数ビットが１８０°の位相エラーで変化するので、同期ロス（高エラー率）を有する。このように、復号化におけるエラーは、１８０°の位相エラーの検出を可能とする。エラーの検出は、サイクルスリップの訂正をもたらすことができる。例えば、１８０°のサイクルスリップが検出されると、それは、全コードワードに対する奇数ビットのビット値を反転することによって訂正することができる。

図７は、１８０°の位相エラーを検出するように構成された、本開示と一致する一例示的送信機７００の簡略化されたブロック図である。図示の例示的実施形態７００は、デマルチプレクサ７０１、複数のＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１、インターリーバ７０４、パリティビット符号器２０２、及び図２に関連して述べられたような変調器２０６を駆動するためのグレイマッパー２０４を含む。

デマルチプレクサ７０１は、パス１０８−Ｎ上の直列入力データストリームを受信し、入力データストリームをｎ個の別々の並列の逆多重化されたデータストリームに逆多重化する既知の構成を取ることができる、即ち、全てのｎ番目のビットがデマルチプレクサ７０１によって１個の関連する出力パスへ分離される。ｎ個のデータストリームの各々は、ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１の内の関連する一つに連結される。ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１は、各々それによって受信されたデータストリームを関連するＦＥＣコードで符号化して関連するＦＥＣ符号化出力を提供するように構成することができる。

多くのＦＥＣコードは既知であり、これらのＦＥＣコードの各々は、それらのコードが発生される方法及びその結果それらのコードが実行される方法に関して異なる特性を有する。既知のエラー訂正コードの例は、線形及び循環ハミングコード、循環ボーズ・チョドーリ・オッケンジェム（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）（ＢＣＨ）コード、畳み込み（ヴィテルビ）コード、循環ゴーレイファイア（Ｇｏｌａｙ ａｎｄ Ｆｉｒｅ）コード、ターボ畳み込みコードとターボプロダクトコード（ＴＣＣ，ＴＰＣ），及び低密度パリティチェックコード（ＬＤＰＣ）を含む。ＬＤＰＣコードは、その低い関連オーバーヘッドに起因して、ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１にとって特に有用なコードである。ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１及び対応する復号器８０２−ｎ，８０２−（ｎ―１）．．．８０２−１（図８）における種々のエラー訂正コードを実行するためのハードウェア及びソフトウェア構成は、当業者には既知である。

ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０１−１の各々の符号化出力は、インターリーバ７０４に連結される。種々のインターリーバ構成が既知となっている。図示の実施形態では、インターリーバ７０４は、ＦＥＣ符号器７０２−ｎ，７０２−（ｎ−１）．．．７０２−１からｎ個の出力コードワードを受信して、ｎビットの並列のインターリーブされた出力をパリティビット符号器２０２に提供する。

上述のように、パリティビット符号器２０２は、ｎビットの各ブロックを１関連パリティビットで符号化するように構成することができる。パリティビット符号器２０２の出力は、（ｎ＋１）ビット即ちｎ情報ビット＋１パリティビットの連続ブロックを含む。パリティビット符号器２０２の符号化出力は、グレイマッパー２０４に連結される。グレイマッパー２０４は、（ｎ+１）ビットの各ブロックを関連する複数のＱＡＭシンボル、例えば奇数個のＱＡＭシンボルにマッピングするように構成される。（ｎ+１）ビットの各ブロックに関連する複数のＱＡＭシンボルは、シンボルを連続波レーザ２０８の光搬送波波長λ_Ｎに変調するために変調器２０６に提供される。

図８は、図７に示された送信機７００を使用して変調された信号を受信するための、本開示と一致する一例示的受信機８００の簡略化されたブロック図である。図示の例示的実施形態８００は、検出器３０２、デマッパー３０４ａ、デインターリーバ８０２、複数のＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１、マルチプレクサ８０６、及びインターリーバ８０８を含む。

上述のように、検出器３０２は、搬送波波長λ_Ｎに変調された光信号を受信し、この光信号を電気信号に変換するように構成される。デマッパー３０４ａは、検出器３０２の出力を受信し、送信機でグレイマッパー２０４によって与えられた変調フォーマットにデータのマッピングを反転し、例えば、上述のようにＭＡＰ復号器を使用して、パリティビット符号器によって適用されたパリティビットを除去する。図示のように、デマッピングは、受信機の出力即ち図示の実施形態におけるマルチプレクサ８０６の出力からの事前ＬＬＲフィードバックに応答して反復的に実行することができる。デマッパー３０４ａは、ｎビットのブロックを含むデマッパー出力を提供し、送信機７００においてインターリーバ７０４の出力を再生する。

デマッパー３０４ａのデマッパー出力は、送信機７００で関連するインターリーバ７０４によって実行されたビットインターリービングを反転し、ｎ個の関連するデインターリーブされた出力をＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１に提供するデインターリーバ８０２に連結されうる。ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１は、各々、送信機７００で適用されたＦＥＣコードを使用して関連するＦＥＣ復号化出力を提供するように、これらのＦＥＣ符号器によって受信されたデータストリームを復号化するように構成される。ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１の各々のｎ個のＦＥＣ復号化出力は、既知のマルチプレクサ８０６に連結される。マルチプレクサ８０６は、ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１の出力を多重化して送信機７００でパス１１８−Ｎ上のデータを再生する直列デジタルデータ出力を生成する。

マルチプレクサ８０６のデータ出力は、インターリーバ８０８を介してデマッパー３０４ａにフィードバックされてデマッパー３０４ａへの入力を復号化することにデマッパー３０４ａによって使用される事前ＬＬＲ情報を提供する。インターリーバ８０８は、デインターリーバ８０２によって実行されたデインターリービングを基本的に反転する。

１８０°の位相エラーの存在下で、ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１の内の偶数ビットを復号化するものは、最小エラーで動作するが、ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１の内の奇数ビットを扱うものは、奇数ビットが１８０°位相エラーで変化するために同期ロス（高エラー率）を有する。ＦＥＣ復号器８０４−ｎ，８０４−（ｎ−１），８０４−１の内の奇数ビットを扱うものによって報告されたエラーは、デマッパー３０４ａに通信されて１８０°の位相エラーを指摘する。奇数ビットを扱うＦＥＣ復号器によって報告されたエラーに応答して、デマッパー３０４は、各コードワードに対する奇数ビットのビット値を反転して１８０°位相エラーを訂正することができる。

図９は、本開示と一致する方法９００を示すフローチャートである。動作９０２は、パリティビットで信号のｎビットの連続ブロックを符号化して（ｎ＋１）ビットの連続ブロックを提供することを含む。（ｎ+１）ビットの連続ブロックは、関連する複数のＱＡＭシンボルにグレイマッピングされ（９０４）、これらのシンボルは光搬送波波長に変調されて（９０６）、変調光信号を提供する。変調光信号は、検出されて（９０８）、電気信号を提供し、複数のＱＡＭシンボルは、電気信号からデマッピングされて（９１０）（ｎ+１）ビットのブロックを表すデマッパー出力を提供する。パリティビットによって示されるパリティが使用されて（９１２）、サイクルスリップの訂正をもたらす。

図９は一実施形態に係る種々の動作を示すが、図９に描かれる動作の全てが他の実施形態のために必要であるわけではないことが理解されるべきである。実際に、本開示の他の実施形態において、図９に描かれた動作及び／又はここで記載された他の動作は、図面のいずれにも具体的に示されていない方法で組み合わされてもよいが、なお本開示と十分に一致していることがここでは十分に予期される。このように、一つの図面に正確には示されない特徴や動作に向けられた請求項は、本開示の範囲及び内容内にあるとみなされる。

従って、有利なことに、本開示と一致するシステムは、９０°及び／又は１８０°への位相エラー即ちサイクルスリップを検出して訂正するように構成することができる。このシステムは、パリティビットをｎビットのブロックに適用して（ｎ＋１）ビットのブロックを生成する。（ｎ＋１）ビットのブロックは、複数のＱＡＭシンボルにグレイマッピングされる。９０°へのサイクルスリップは、パリティビット符号器によって適用されるパリティビットによって示されるパリティを使用して検出され且つ訂正されうる。１８０°へのサイクルスリップは、ＱＡＭシンボルコードワードにおける偶数ビット及び奇数ビットへＦＥＣコードを独立して適用することによって検出され且つ訂正されうる。受信機でのコードワードおける奇数ビットを検出することにおけるエラーは、コードワードにおける奇数ビットの値を反転することによって訂正されうる１８０°へのサイクルスリップを示すことができる。

本開示の一態様によれば、ｎビットの連続ブロックを１パリティビットで符号化して（Ｎ＋１）ビットの連続するブロックを提供するように構成されたパリティビット符号器と、パリティビット符号器に連結され且つ（ｎ＋１）ビットのブロックの各１個を関連する複数の象限振幅変調（ＱＡＭ）シンボルにマッピングするように構成されたグレイマッパーと、グレイマッパーに連結され且つグレイマッパーの出力に応答して光信号を変調して関連する複数のＱＡＭシンボルを含む変調された光信号を提供するように構成された変調器と、変調された光信号を受信して光信号を表す電気信号を提供するための検出器と、電気信号に応答してｎビットのブロックを表すデマッパー出力を提供するように構成されたデマッパーとを含み、デマッパーは、更にパリティビットによって示さるパリティを使用してサイクルスリップの訂正をもたらすシステムが提供される。

本開示の他の一態様によれば、関連する複数のＱＡＭ信号にマッピングされたｎ情報ビットと１パリティビットを含む（ｎ+１）ビットのブロックを表す変調された光信号を受信し且つ光信号を表す電気信号を提供するための検出器と、電気信号に応答してｎビットのブロックを表すデマッパー出力を提供するように構成されたデマッパーとを含み、デマッパー検出器は、パリティビットによって示されるパリティを使用してサイクルスリップの訂正をもたらすようにさらに構成される光信号受信機が提供される。

本開示の他の一態様によれば、信号のｎビットの連続ブロックを１パリティビットで符号化して（ｎ+１）ビットの連続ブロックを提供することと、（ｎ＋１）ビットの前記連続ブロックを関連する複数のＱＡＭシンボルにグレイマッピングすることと、前記複数のＱＡＭシンボルを光搬送波波長へ変調して変調された光信号を提供することと、前記変調された光信号を検出して電気信号を提供することと、前記電気信号からの前記複数のＱＡＭシンボルをデマッピングしてｎビットの前記ブロックを表すデマッパー出力を提供することと、前記パリティビットによって示されたパリティを使用してサイクルスリップの訂正をもたらすことを含む方法が提供される。

本明細書で記載された方法の実施形態は、プロセッサ及び／又は他のプログラマブルデバイスを使用して実施することができる。そのため、本明細書で記載される方法は、一つ以上のプロセッサによって実行される場合、それらの方法を実行する、記憶された命令を有する有形コンピュータ可読記憶媒体で実施することができる。このように、例えば、送信機及び／又は受信機は、本明細書で記載された動作を実行するための命令（例えば、ファームウェア又はソフトウェアにおける）を記憶するための記憶媒体（図示せず）を含むことができる。記憶媒体は、任意のタイプの有形媒体、例えば、フロッピー（登録商標）ディスク、光ディスク、コンパクトディスク読取専用メモリ（ＣＤ−ＲＯＭ）、書き込み可能コンパクトディスク（ＣＤ−ＲＷ）、及び磁気光ディスクを含む任意のタイプのディスク、読取専用メモリ（ＲＯＭ）のような半導体デバイス、ダイナミック及びスタティックＲＡＭのようなランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読取専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気又は光カード、又は電子命令を記憶するのに適する任意のタイプの媒体を含むことができる。

任意のブロック図は、本開示の原理を具体化する概略的回路の概念図を本明細書では表していることは当業者によって理解されている。同様に、任意のフローチャート、流れ図、静的遷移図、疑似コード等は、コンピュータ可読媒体によって実質的に表されることができ、それによってコンピュータ又はプロセッサによって実行される種々のプロセスを表し、そのようなコンピュータ又はプロセッサが明白に示されているか否かということが理解される。ソフトウェアモジュール、又はソフトウェアであることが暗示される簡易なモジュールは、プロセスステップ及び／又は文章記述の実行を示すフローチャート構成要素又は他の構成要素の任意の組合せとしてここでは表すことができる。そのようなモジュールは、明白に又は黙示的に示されるハードウェアによって実行することができる。

任意の機能ブロックを含む、図面に示された種々の構成要素の機能は、専用のハードウェア並びに適切なソフトウェアに関連してソフトウェアを実行できるハードウェアの使用を介して提供することができる。一つのプロセッサによって提供される場合、それらの機能は、単一の専用プロセッサによって、単一の共有プロセッサによって、又はプロセッサの内の幾つかが共有される複数の個々のプロセッサによって提供されることができる。更に、用語「プロセッサ」又は［コントローラ］の明白な使用は、ソフトウェアを実行できるハードウエアを排他的に指すように解釈されるべきではなく、制限することなく、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、用途指定集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを記憶する読取専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、及び不揮発性記憶媒体を黙示的に含むことができる。他の従来のハードウェア及び／又は特注のハードウェアもまた含むことができる。

本明細書で任意の実施形態に使用されるように、「回路（ｃｉｒｃｕｉｔｒｙ）」は、例えば、単一で或いは任意の組合せで、ハードウェア回路、プログラマブル回路、静的マシン回路、及び／又はプログラマブル回路によって実行される命令を記憶するファームウェアを備えることができる。少なくとも一つの実施形態では、送信機と受信機は、一つ以上の集積回路を備えていてもよい。「集積回路」は、デジタル、アナログ又は両者の混合信号半導体デバイス、及び／又は、制限するわけではないが、例えば半導体集積回路チップのようなマイクロ電子デバイスであってもよい。

Claims (12)

1. ｎビットの連続ブロックを１パリティビットで符号化して（Ｎ＋１）ビットの連続するブロックを提供するように構成されたパリティビット符号器（２０２）と、
   前記パリティビット符号器（２０２）に連結され且つ（ｎ＋１）ビットの前記ブロックの各１個を関連する複数の象限振幅変調（ＱＡＭ）シンボルにマッピングするように構成されたグレイマッパー（２０４）と、
   前記グレイマッパー（２０４）に連結され且つ前記グレイマッパー（２０４）の出力に応答して光信号を変調して前記関連する複数のＱＡＭシンボルを含む変調された光信号を提供するように構成された変調器（２０６）と、
   前記変調された光信号を受信して前記光信号を表す電気信号を提供するための検出器（３０２）と、
   前記電気信号に応答してｎビットの前記ブロックを表すデマッパー出力を提供するように構成されたデマッパー（３０４，３０４ａ）を備え、
   前記デマッパーは更に前記パリティビットによって示されるパリティを使用したサイクルスリップの訂正をもたらすように構成されたシステム。
2. 前記複数のＱＡＭシンボルは、奇数のＱＡＭシンボルを備える、
   請求項１に記載のシステム。
3. 前記デマッパー（３０４，３０４ａ）は、前記パリティビットによって示された前記パリティに対応するパリティを有する複数のグレイマッピングされたＱＡＭシンボルに関連するビットと前記電気信号から検出された受信された複数のＱＡＭシンボルからの最小ユークリッド距離を選択することによって前記デマッパーの出力を提供するように構成される、
   請求項１に記載のシステム。
4. 前記システムは、更に、
   直列入力データストリームを受信して前記直列入力データストリームを複数の逆多重化されたデータストリームに逆多重化するように構成されたデマルチプレクサ（７０１）と、
   各々がＦＥＣコードを使用して前記逆多重化されたデータストリームの関連する一つを符号化し且つ関連するＦＥＣ符号化出力を提供するように構成された複数の順方向エラー訂正（ＦＥＣ）符号器（７０２−ｎ，７０２−（ｎ−１），７０２−１）と、
   前記複数のＦＥＣ符号器（７０２−ｎ，７０２−（ｎ−１），７０２−１）に連結され且つｎビットの前記連続するブロックを備えるインターリーブされた出力を前記パリティビット符号器（２０２）に提供するように構成されたインターリーバ（７０４）を備える、
   請求項１に記載のシステム。
5. 前記システムは、更に、
   前記デマッパー（３０４，３０４ａ）に連結され且つ前記デマッパー出力に応答して複数のデインターリーブされた出力を提供するように構成されたデインターリーバ（８０２）と、
   各々が前記デインターリーブされた出力の関連する一つを受信して且つ関連する一つＦＥＣ符号化出力信号を提供するように構成された複数のＦＥＣ復号器（８０４−ｎ，８０４−（ｎ−１），８０４−１）を備える、
   請求項１に記載のシステム。
6. 前記システムは、前記デマッパー出力の奇数ビットに関連する前記ＥＦＣ復号器（８０４−ｎ，８０４−（ｎ−１），８０４−１）の１つによって報告されるエラーに応答して前記搬送波位相推定において１８０°サイクルスリップの訂正をもたらすように構成される、
   請求項５に記載のシステム。
7. 信号のｎビットの連続ブロックを１パリティビットで符号化して（ｎ+１）ビットの連続ブロックを提供すること（９０２）と、
   （ｎ＋１）ビットの前記連続ブロックを関連する複数のＱＡＭシンボルにグレイマッピングすること（９０４）と、
   前記複数のＱＡＭシンボルを光搬送波波長へ変調して変調された光信号を提供すること（９０６）と、
   前記変調された光信号を検出して電気信号を提供すること（９０８）と、
   前記電気信号からの前記複数のＱＡＭシンボルをデマッピングしてｎビットの前記ブロックを表すデマッパー出力を提供すること（９１０）と、
   前記パリティビットによって示されたパリティを使用してサイクルスリップの訂正をもたらすこと（９１２）を含む方法。
8. 前記複数のＱＡＭシンボルは、奇数個のＱＡＭシンボルを備える、
   請求項７に記載の方法。
9. 前記デマッピングは、前記パリティビットによって示された前記パリティに対応するパリティを有する複数のグレイマッピングされたＱＡＭシンボルに関連するビットと前記電気信号から検出された受信された複数個のＱＡＭシンボルからの最小ユークリッド距離を選択することを備える、
   請求項７に記載の方法。
10. 前記方法は、更に、
    入力信号を逆多重化して複数の逆多重化されたデータストリームを提供することと、
    順方向エラー訂正（ＦＥＣ）コードを使用して前記複数の逆多重化されたデータストリームの各々を符号化して複数のＦＥＣ符号化出力を提供することと、
    前記ＦＥＣ符号化出力をインターリーブしてｎビットの前記連続ブロックを提供することを備える、
    請求項７に記載の方法。
11. 前記方法は、更に、
    前記デマッパー出力をデインターリーブして複数のデインターリーブされた出力を提供することと、
    前記ＦＥＣコードを使用して前記デインターリーブされた出力を復号化して複数のＦＥＣ復号化出力を提供することを備える、
    請求項１０に記載の方法。
12. 前記方法は、更に、
    前記デマッパー出力の奇数番号のビットに対応する前記ＦＥＣ復号化出力の各々に応答して前記搬送波位相推定において１８０°のサイクルスリップを識別することを備える、
    請求項１１に記載の方法。

Images