JP2016514421A - 再構成可能命令セルアレイの並列構成 - Google Patents
再構成可能命令セルアレイの並列構成 Download PDFInfo
- Publication number
- JP2016514421A JP2016514421A JP2015561423A JP2015561423A JP2016514421A JP 2016514421 A JP2016514421 A JP 2016514421A JP 2015561423 A JP2015561423 A JP 2015561423A JP 2015561423 A JP2015561423 A JP 2015561423A JP 2016514421 A JP2016514421 A JP 2016514421A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- latch
- word
- array
- latch array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Logic Circuits (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Abstract
Description
[0001] 本出願は、その全体が参照により本明細書に組み込まれる、2013年3月5日に出願された米国非仮出願第13/784,827号の優先権を主張する。
[C1] スイッチボックスのブロードキャストセットに編成されたスイッチボックスのアレイと、各スイッチボックスが、対応する構成ワードに従って構成可能なプログラマブル命令セルおよびスイッチファブリックを含み、各スイッチボックスが、前記対応する構成ワードを記憶するように構成されたラッチアレイを含み、ここにおいて、各構成ワードが複数の構成ビットを備え、各ラッチアレイが、前記複数の構成ビットに対応する複数のラッチを備える、
前記複数のブロードキャストセットに対応する複数の構成バスと、各構成バスが、前記複数の構成ビットに対応する複数の構成ビット導体を備え、各構成ビット導体が、前記対応する構成ビットを伝導するように構成され、ここにおいて、各ブロードキャストセットについて、各構成ビットのための前記対応するビット導体が、前記ブロードキャストセットのための各ラッチアレイ中の前記対応するラッチのためのデータ入力端子に結合する、
各ラッチアレイが前記対応する構成バスからのそれの対応する構成ワードをラッチするように前記ラッチアレイを選択的にアドレス指定するように構成されたアドレス指定回路と
を備える、再構成可能命令セルアレイ(RICA)。
[C2] 前記ラッチアレイ中の前記ラッチが、デフォルト状態で透過的になるように構成され、前記アドレス回路によってアドレス指定されたことに応答して閉じるように構成された、C1に記載のRICA。
[C3] 前記スイッチボックスが行および列中に配置され、ここにおいて、前記アドレス指定回路が、スイッチボックスの各行について前記ラッチアレイを選択的にアドレス指定するように構成された、C1に記載のRICA。
[C4] 前記アドレス回路がシフトレジスタを備える、C3に記載のRICA。
[C5] 前記シフトレジスタが、デフォルト状態でリセットされるように構成され、前記ラッチアレイの行を連続的に閉じるためにRICAクロックのサイクルに応答してラッチングワードを連続的にシフトするように構成された、C4に記載のRICA。
[C6] 前記スイッチボックスが行および列中に配置され、ここにおいて、第1の複数の前記ブロードキャストセットがそれぞれ各列の上半分を備え、ここにおいて、第2の複数の前記ブロードキャストセットがそれぞれ各列の下半分を備える、C1に記載のRICA。
[C7] 前記第1の複数の前記ブロードキャストセットのための前記構成ワードを記憶するための第1のメモリと、
前記第2の複数の前記ブロードキャストセットのための前記構成ワードを記憶するための第2のメモリと
をさらに備える、C6に記載のRICA。
[C8] 前記第1のメモリと前記第2のメモリとが、RICAクロックのサイクルに応答して前記構成ワードを前記対応するバス導体中に駆動するように制御される、C7に記載のRICA。
[C9] 前記ラッチがそれぞれ、デフォルト状態で閉じられるように構成され、前記アドレス回路によってアドレス指定されたことに応答して循環して開き、次いで再び閉じるように構成された、C1に記載のRICA。
[C10] 各構成ワードが、前記対応するラッチアレイのための行を識別するタグアドレスに関連付けられ、ここにおいて、前記第1のメモリは、前記第1の複数のブロードキャストセットのための前記構成バスを駆動する所与の時間に前記構成ワードがすべて前記同じタグアドレスを有するように制御され、ここにおいて、前記第2のメモリは、前記第2の複数のブロードキャストセットのための前記構成バスを駆動する所与の時間に前記構成ワードがすべて前記同じタグアドレスを有するように制御され、ここにおいて、前記アドレス回路が、前記複数の行に対応する複数の比較器を備え、各比較器が、受信されたタグアドレスを前記対応する行についてのアドレスと比較するように構成された、C6に記載のRICA。
[C11] 各構成バスが、対応する一連の構成ワードにより、前記対応する構成ワードの最初の構成ワードから前記対応する構成ワードの最後の構成ワードまで構成順序で、連続的に駆動されるように、一連の構成ワードを複数の構成バスに連続的にブロードキャストすることと、
各構成バスにおいて、最初のラッチアレイから最後のラッチアレイまで前記構成順序で配置された対応する複数のラッチアレイのためのデータ入力端子において、前記連続的に駆動される対応する構成ワードを並列に受信することと、ここにおいて、各ラッチアレイが、デフォルト非アドレス指定状態で透過的になるように構成され、
各ラッチアレイが、対応する構成ワードをラッチするように、前記構成順序に従って前記ラッチアレイを連続的に閉じることと
を備える、方法。
[C12] 各ラッチアレイが、命令セルとスイッチングファブリックとを有する対応するスイッチボックス中に含まれ、前記方法は、前記スイッチボックスのラッチアレイ中で前記構成ワードがラッチされたことに応答して各スイッチボックスの命令セルとスイッチングファブリックとを構成することをさらに備える、C11に記載の方法。
[C13] 前記構成ワードが次状態構成ワードであり、前記ラッチアレイが次状態ラッチアレイであり、ここにおいて、各スイッチボックスを構成することが、前記次状態ラッチアレイに記憶された前記次状態構成ワードを、対応する現在状態ラッチアレイ中にラッチすることを備える、C12に記載の方法。
[C14] 前記ラッチを連続的に閉じることは、ラッチングワードがシフトレジスタ中にシフトされたことに応答する、C11に記載の方法。
[C15] 前記シフトレジスタを介して前記ラッチングワードをシフトすることは、前記ラッチングワードが前記シフトレジスタ中に完全にシフトされた後に前記ラッチアレイがすべて閉じられるように、クロックに応答して行われる、C14に記載の方法。
[C16] 前記ラッチアレイを連続的に閉じることが、各構成ワードに関連付けられたタグアドレスの比較に応答して行われる、C11に記載の方法。
[C17] 前記タグアドレスがラッチアレイの行を識別する、C16に記載の方法。
[C18] 前記タグアドレスが行および列アドレスにおいてラッチアレイを識別する、C16に記載の方法。
[C19] スイッチボックスのブロードキャストセットに編成されたスイッチボックスのアレイと、各スイッチボックスが、対応する構成ワードに従って構成可能なプログラマブル命令セルおよびスイッチファブリックを含み、各スイッチボックスが、前記対応する構成ワードを記憶するように構成されたラッチアレイを含み、ここにおいて、各構成ワードが複数の構成ビットを備え、各ラッチアレイが、前記複数の構成ビットに対応する複数のラッチを備える、
ブロードキャストセット端子中の前記ラッチアレイのための入力データ端子が、前記ブロードキャストされた構成ワードを並列に受信するように、構成ワードを各ブロードキャストセット中にブロードキャストするための手段と、
前記ブロードキャストされた構成ワードを選択的ラッチするために各ブロードキャストセット中の前記ラッチアレイをアドレス指定するための手段と
を備える、再構成可能命令セルアレイ(RICA)。
[C20] 各ブロードキャストセット中の前記ラッチアレイをアドレス指定するための前記手段が、シフトレジスタを備える、C19に記載のRICA。
Claims (20)
- スイッチボックスのブロードキャストセットに編成されたスイッチボックスのアレイと、各スイッチボックスが、対応する構成ワードに従って構成可能なプログラマブル命令セルおよびスイッチファブリックを含み、各スイッチボックスが、前記対応する構成ワードを記憶するように構成されたラッチアレイを含み、ここにおいて、各構成ワードが複数の構成ビットを備え、各ラッチアレイが、前記複数の構成ビットに対応する複数のラッチを備える、
前記複数のブロードキャストセットに対応する複数の構成バスと、各構成バスが、前記複数の構成ビットに対応する複数の構成ビット導体を備え、各構成ビット導体が、前記対応する構成ビットを伝導するように構成され、ここにおいて、各ブロードキャストセットについて、各構成ビットのための前記対応するビット導体が、前記ブロードキャストセットのための各ラッチアレイ中の前記対応するラッチのためのデータ入力端子に結合する、
各ラッチアレイが前記対応する構成バスからのそれの対応する構成ワードをラッチするように前記ラッチアレイを選択的にアドレス指定するように構成されたアドレス指定回路と
を備える、再構成可能命令セルアレイ(RICA)。 - 前記ラッチアレイ中の前記ラッチが、デフォルト状態で透過的になるように構成され、前記アドレス回路によってアドレス指定されたことに応答して閉じるように構成された、請求項1に記載のRICA。
- 前記スイッチボックスが行および列中に配置され、ここにおいて、前記アドレス指定回路が、スイッチボックスの各行について前記ラッチアレイを選択的にアドレス指定するように構成された、請求項1に記載のRICA。
- 前記アドレス回路がシフトレジスタを備える、請求項3に記載のRICA。
- 前記シフトレジスタが、デフォルト状態でリセットされるように構成され、前記ラッチアレイの行を連続的に閉じるためにRICAクロックのサイクルに応答してラッチングワードを連続的にシフトするように構成された、請求項4に記載のRICA。
- 前記スイッチボックスが行および列中に配置され、ここにおいて、第1の複数の前記ブロードキャストセットがそれぞれ各列の上半分を備え、ここにおいて、第2の複数の前記ブロードキャストセットがそれぞれ各列の下半分を備える、請求項1に記載のRICA。
- 前記第1の複数の前記ブロードキャストセットのための前記構成ワードを記憶するための第1のメモリと、
前記第2の複数の前記ブロードキャストセットのための前記構成ワードを記憶するための第2のメモリと
をさらに備える、請求項6に記載のRICA。 - 前記第1のメモリと前記第2のメモリとが、RICAクロックのサイクルに応答して前記構成ワードを前記対応するバス導体中に駆動するように制御される、請求項7に記載のRICA。
- 前記ラッチがそれぞれ、デフォルト状態で閉じられるように構成され、前記アドレス回路によってアドレス指定されたことに応答して循環して開き、次いで再び閉じるように構成された、請求項1に記載のRICA。
- 各構成ワードが、前記対応するラッチアレイのための行を識別するタグアドレスに関連付けられ、ここにおいて、前記第1のメモリは、前記第1の複数のブロードキャストセットのための前記構成バスを駆動する所与の時間に前記構成ワードがすべて前記同じタグアドレスを有するように制御され、ここにおいて、前記第2のメモリは、前記第2の複数のブロードキャストセットのための前記構成バスを駆動する所与の時間に前記構成ワードがすべて前記同じタグアドレスを有するように制御され、ここにおいて、前記アドレス回路が、前記複数の行に対応する複数の比較器を備え、各比較器が、受信されたタグアドレスを前記対応する行についてのアドレスと比較するように構成された、請求項6に記載のRICA。
- 各構成バスが、対応する一連の構成ワードにより、前記対応する構成ワードの最初の構成ワードから前記対応する構成ワードの最後の構成ワードまで構成順序で、連続的に駆動されるように、一連の構成ワードを複数の構成バスに連続的にブロードキャストすることと、
各構成バスにおいて、最初のラッチアレイから最後のラッチアレイまで前記構成順序で配置された対応する複数のラッチアレイのためのデータ入力端子において、前記連続的に駆動される対応する構成ワードを並列に受信することと、ここにおいて、各ラッチアレイが、デフォルト非アドレス指定状態で透過的になるように構成され、
各ラッチアレイが、対応する構成ワードをラッチするように、前記構成順序に従って前記ラッチアレイを連続的に閉じることと
を備える、方法。 - 各ラッチアレイが、命令セルとスイッチングファブリックとを有する対応するスイッチボックス中に含まれ、前記方法は、前記スイッチボックスのラッチアレイ中で前記構成ワードがラッチされたことに応答して各スイッチボックスの命令セルとスイッチングファブリックとを構成することをさらに備える、請求項11に記載の方法。
- 前記構成ワードが次状態構成ワードであり、前記ラッチアレイが次状態ラッチアレイであり、ここにおいて、各スイッチボックスを構成することが、前記次状態ラッチアレイに記憶された前記次状態構成ワードを、対応する現在状態ラッチアレイ中にラッチすることを備える、請求項12に記載の方法。
- 前記ラッチを連続的に閉じることは、ラッチングワードがシフトレジスタ中にシフトされたことに応答する、請求項11に記載の方法。
- 前記シフトレジスタを介して前記ラッチングワードをシフトすることは、前記ラッチングワードが前記シフトレジスタ中に完全にシフトされた後に前記ラッチアレイがすべて閉じられるように、クロックに応答して行われる、請求項14に記載の方法。
- 前記ラッチアレイを連続的に閉じることが、各構成ワードに関連付けられたタグアドレスの比較に応答して行われる、請求項11に記載の方法。
- 前記タグアドレスがラッチアレイの行を識別する、請求項16に記載の方法。
- 前記タグアドレスが行および列アドレスにおいてラッチアレイを識別する、請求項16に記載の方法。
- スイッチボックスのブロードキャストセットに編成されたスイッチボックスのアレイと、各スイッチボックスが、対応する構成ワードに従って構成可能なプログラマブル命令セルおよびスイッチファブリックを含み、各スイッチボックスが、前記対応する構成ワードを記憶するように構成されたラッチアレイを含み、ここにおいて、各構成ワードが複数の構成ビットを備え、各ラッチアレイが、前記複数の構成ビットに対応する複数のラッチを備える、
ブロードキャストセット端子中の前記ラッチアレイのための入力データ端子が、前記ブロードキャストされた構成ワードを並列に受信するように、構成ワードを各ブロードキャストセット中にブロードキャストするための手段と、
前記ブロードキャストされた構成ワードを選択的ラッチするために各ブロードキャストセット中の前記ラッチアレイをアドレス指定するための手段と
を備える、再構成可能命令セルアレイ(RICA)。 - 各ブロードキャストセット中の前記ラッチアレイをアドレス指定するための前記手段が、シフトレジスタを備える、請求項19に記載のRICA。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/784,827 US8860457B2 (en) | 2013-03-05 | 2013-03-05 | Parallel configuration of a reconfigurable instruction cell array |
US13/784,827 | 2013-03-05 | ||
PCT/US2014/019049 WO2014137747A1 (en) | 2013-03-05 | 2014-02-27 | Parallel configuration of a reconfigurable instruction cell array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016514421A true JP2016514421A (ja) | 2016-05-19 |
JP6039113B2 JP6039113B2 (ja) | 2016-12-07 |
Family
ID=50349862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015561423A Expired - Fee Related JP6039113B2 (ja) | 2013-03-05 | 2014-02-27 | 再構成可能命令セルアレイの並列構成 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8860457B2 (ja) |
EP (1) | EP2965221B1 (ja) |
JP (1) | JP6039113B2 (ja) |
KR (1) | KR101643302B1 (ja) |
CN (1) | CN105009106B (ja) |
WO (1) | WO2014137747A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI576801B (zh) * | 2015-06-25 | 2017-04-01 | 群創光電股份有限公司 | 影像顯示系統與閘極驅動電路 |
US9576625B1 (en) * | 2015-10-08 | 2017-02-21 | Altera Corporation | Register initialization using multi-pass configuration |
CN114168525B (zh) * | 2017-03-14 | 2023-12-19 | 珠海市芯动力科技有限公司 | 可重构并行处理 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008539485A (ja) * | 2005-04-28 | 2008-11-13 | ザ ユニバーシティ コート オブ ザ ユニバーシティ オブ エディンバラ | 再構成可能命令セル・アレイ |
WO2009096482A1 (ja) * | 2008-01-31 | 2009-08-06 | Ipflex Inc. | 再構成可能なデバイス |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
US5996043A (en) * | 1997-06-13 | 1999-11-30 | Micron Technology, Inc. | Two step memory device command buffer apparatus and method and memory devices and computer systems using same |
EP1233517B1 (en) | 2001-02-09 | 2012-04-18 | Sicronic Remote KG, LLC | A system for rapid configuration of a programmable logic device |
TW589825B (en) | 2001-07-02 | 2004-06-01 | Globespan Virata Corp | Communications system using rings architecture |
JP4490392B2 (ja) | 2006-05-30 | 2010-06-23 | 富士通マイクロエレクトロニクス株式会社 | 初期化回路を自動構築するリコンフィグ可能な集積回路装置 |
CN101496283A (zh) | 2006-07-27 | 2009-07-29 | 松下电器产业株式会社 | 半导体集成电路、程序变换装置以及映射装置 |
CN101971500A (zh) * | 2007-11-13 | 2011-02-09 | 松下电器产业株式会社 | 可编程设备、设备控制方法及信息处理系统 |
US7551508B2 (en) * | 2007-11-16 | 2009-06-23 | International Business Machines Corporation | Energy efficient storage device using per-element selectable power supply voltages |
US8525548B2 (en) | 2008-08-04 | 2013-09-03 | Tabula, Inc. | Trigger circuits and event counters for an IC |
WO2011066650A1 (en) | 2009-12-01 | 2011-06-09 | Queen's University At Kingston | Method and system for a run-time reconfigurable computer architecture |
US10078620B2 (en) | 2011-05-27 | 2018-09-18 | New York University | Runtime reconfigurable dataflow processor with multi-port memory access module |
JP5653856B2 (ja) * | 2011-07-21 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-03-05 US US13/784,827 patent/US8860457B2/en not_active Expired - Fee Related
-
2014
- 2014-02-27 CN CN201480011488.6A patent/CN105009106B/zh active Active
- 2014-02-27 JP JP2015561423A patent/JP6039113B2/ja not_active Expired - Fee Related
- 2014-02-27 WO PCT/US2014/019049 patent/WO2014137747A1/en active Application Filing
- 2014-02-27 EP EP14712414.3A patent/EP2965221B1/en not_active Not-in-force
- 2014-02-27 KR KR1020157027140A patent/KR101643302B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008539485A (ja) * | 2005-04-28 | 2008-11-13 | ザ ユニバーシティ コート オブ ザ ユニバーシティ オブ エディンバラ | 再構成可能命令セル・アレイ |
WO2009096482A1 (ja) * | 2008-01-31 | 2009-08-06 | Ipflex Inc. | 再構成可能なデバイス |
Also Published As
Publication number | Publication date |
---|---|
KR101643302B1 (ko) | 2016-07-27 |
EP2965221A1 (en) | 2016-01-13 |
US20140258678A1 (en) | 2014-09-11 |
JP6039113B2 (ja) | 2016-12-07 |
CN105009106A (zh) | 2015-10-28 |
US8860457B2 (en) | 2014-10-14 |
CN105009106B (zh) | 2017-03-15 |
WO2014137747A1 (en) | 2014-09-12 |
EP2965221B1 (en) | 2017-10-04 |
KR20150119477A (ko) | 2015-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9503095B2 (en) | Space-multiplexing DRAM-based reconfigurable logic | |
US8612726B2 (en) | Multi-cycle programmable processor with FSM implemented controller selectively altering functional units datapaths based on instruction type | |
US10693466B2 (en) | Self-adaptive chip and configuration method | |
US9513908B2 (en) | Streaming memory transpose operations | |
US9081060B2 (en) | Buffer testing for reconfigurable instruction cell arrays | |
US9799379B2 (en) | Hold time aware register file module and method therefor | |
JP6039113B2 (ja) | 再構成可能命令セルアレイの並列構成 | |
US8402251B2 (en) | Selecting configuration memory address for execution circuit conditionally based on input address or computation result of preceding execution circuit as address | |
US11531638B2 (en) | Reconfigurable circuit array using instructions including a fetch configuration data portion and a transfer configuration data portion | |
JP6046319B1 (ja) | 再構成可能命令セルアレイのシリアル構成 | |
US9465758B2 (en) | Reconfigurable instruction cell array with conditional channel routing and in-place functionality | |
KR20080049727A (ko) | 별도의 직렬 모듈을 지닌 프로세서 어레이 | |
KR20140021636A (ko) | 설정가능한 논리 셀들 | |
CN117009287A (zh) | 一种于弹性队列存储的动态可重构处理器 | |
JP2013164862A (ja) | 半導体装置 | |
JP2011242995A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6039113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |