JP2016506712A - 電力スタック制御システム - Google Patents
電力スタック制御システム Download PDFInfo
- Publication number
- JP2016506712A JP2016506712A JP2015545907A JP2015545907A JP2016506712A JP 2016506712 A JP2016506712 A JP 2016506712A JP 2015545907 A JP2015545907 A JP 2015545907A JP 2015545907 A JP2015545907 A JP 2015545907A JP 2016506712 A JP2016506712 A JP 2016506712A
- Authority
- JP
- Japan
- Prior art keywords
- power
- control system
- interface
- power stack
- stack control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Power Sources (AREA)
- Power Conversion In General (AREA)
- Ac-Ac Conversion (AREA)
Abstract
Description
本願は、米国特許出願第14/069,526号(2013年11月1日出願、「Power Stack Control Systems」)の優先権の利益を主張し、その出願は、米国仮特許出願第61/735,714号(2012年12月11日、「IGBT Interface Boards Which Are Used to Control the Generation of AC Power From a DC or AC Input Voltage」)の優先権の利益を主張する。各出願の全体は、すべての目的のために本明細書に参照によって援用される。
本開示の発明は、電力制御エレクトロニクスの分野に関する。より具体的には、本開示の発明は、DCまたはAC入力電圧からのAC電力の生成を制御するために使用される電力スタック制御システムに関する。
電力スタック制御システムは、DCまたはAC入力電圧からのAC電力の生成を制御するために使用される。現代の電力スタック制御システムは、1つ以上のトランジスタ、例えば、絶縁ゲートバイポーラトランジスタ(IGBT)を組み込む。IGBTは、主に、電気デバイス内で高効率および高速切替を組み合わせるための電子スイッチを形成する3端子電力半導体デバイスである。先行技術において知られる電力スタック制御システムは、図1に描写されており、IGBTインターフェース基板(108)と、IGBTドライバ基板(112)と、マスタ制御ユニット基板(104)と、ホストCPU基板(図示せず)と、IGBT(116)とを含む。IGBTインターフェース基板(108)、IGBTドライバ基板(112)およびIGBT(116)はまた、電力スタック(108、112、116)とも称される。
本発明は、電力スタック制御システムを提供し、本システムは、シリアルインターフェース接続を備え、シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、複数の電力スタックは、少なくとも1つのインターフェース基板と、少なくとも1つのIGBTドライバ基板とを備え、少なくとも1つのインターフェース基板は、少なくとも1つのIGBTドライバ基板と並列通信する。
本発明は、本開示の一部を形成する添付の図および例と併せて、以下の詳細な説明を参照することによって、より容易に理解され得る。本発明は、本明細書に説明および/または示される特定のデバイス、方法、用途、状態、またはパラメータに限定されず、本明細書で使用される専門用語は、単なる一例として、特定の実施形態を説明する目的のためのものであって、請求される発明の限定であることを意図するものではないことを理解されたい。また、本明細書(添付の特許請求の範囲を含む)で使用される場合、単数形「a」、「an」、および「the」は、複数形を含み、特定の数値の言及は、文脈によって明確に別様に示されない限り、少なくとも、その特定の値を含む。用語「複数の」とは、本明細書で使用される場合、2つ以上を意味する。値の範囲が表されるとき、別の実施形態は、1つの特定の値から、および/または他の特定の値までを含む。同様に、値が、先行詞「約」の使用によって、近似値として表されるとき、特定の値が別の実施形態を形成することが理解される。全範囲は、包括的であって、かつ組み合わせ可能である。
2)Ethernet(登録商標)全二重インターフェース。
シリアルプロトコル−Ethernet(登録商標)、USB、RS232、RS422等
クロック同期プロトコル−IEEE1588
クロック同期プロトコル実装−ソフトウェア専用、ハードウェア/ソフトウェア組み合わせ、ハードウェア専用。
公称パケットレートは、100Mビット/秒または12.5Mバイト/秒である。
パケットあたりの総データペイロードバイト=250バイト
6IGBTトリガの場合、これは、トリガあたり約40バイトまたはトリガあたり320ビットであり得る。
トリガ分解能=60ナノ秒(約)。
公称パケットレートは、1000Mビット/秒または125Mバイト/秒である。
パケットあたり総データペイロードバイト=2500バイト
6IGBTトリガの場合、これは、トリガあたり約400バイトまたはトリガあたり3200ビットであり得る。
トリガ分解能=6ナノ秒(約)。
Claims (24)
- 電力スタック制御システムであって、前記電力スタック制御システムは、
シリアルインターフェース接続を備え、前記シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、前記複数の電力スタックは、少なくとも1つのインターフェース基板と、少なくとも1つのIGBTドライバ基板とを備え、前記少なくとも1つのインターフェース基板は、少なくとも1つのIGBTドライバ基板と並列通信する、電力スタック制御システム。 - 電力を少なくとも1つの電力スタックに提供する電力ケーブルをさらに備える、請求項1に記載の電力スタック制御システム。
- 前記シリアルインターフェース接続は、以下のシリアルインターフェース規格:RS232、RS422、RS485、Ethernet(登録商標)、PCIe、Firewire、およびUSBのうちの1つ以上をサポートするシリアルインターフェースを備える、請求項1に記載の電力スタック制御システム。
- 前記シリアルインターフェース接続を介して、前記インターフェース基板と直列通信するマスタ制御ユニットをさらに備える、請求項1に記載の電力スタック制御システム。
- 前記シリアルインターフェース接続は、全二重モードであることを特徴とする、請求項4に記載の電力スタック制御システム。
- 前記複数の電力スタックは、IGBTドライバ基板と電気通信する少なくとも1つのIGBTをさらに備える、請求項1に記載の電力スタック制御システム。
- 前記複数の電力スタックは、前記IGBTドライバ基板のうちの1つと電気通信するIGBTをさらに備える、請求項4に記載の電力スタック制御システム。
- 星状構成において、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板を備え、前記個々のシリアルインターフェース接続はそれぞれ、前記個々のインターフェース基板のそれぞれと直列電気通信し、前記個々のインターフェース基板はそれぞれ、個々のIGBTドライバ基板と並列通信することが可能である、請求項1に記載の電力スタック制御システム。
- デイジーチェーン構成において、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板を備え、前記個々のシリアルインターフェース接続のうちの2つは、前記個々のインターフェース基板のうちの2つと直列電気通信し、前記2つのインターフェース基板はさらに、他の1つのインターフェース基板と直列電気通信し、随意の付加的個々のシリアルインターフェース基板は、他の2つのインターフェース基板と直列通信し、前記個々のインターフェース基板はそれぞれ、個々のIGBTドライバ基板と並列通信することが可能である、請求項1に記載の電力スタック制御システム。
- 前記電力スタックのうちの1つ以上は、マスタクロックと同期するクロックをサポートするためのローカル(スレーブ)クロックを備える、請求項1に記載の電力スタック制御システム。
- 前記マスタ制御ユニットは、マスタクロックを備え、前記電力スタックのうちの1つ以上は、前記マスタクロックと同期するクロックをサポートするためのローカル(スレーブ)クロックを備える、請求項4に記載の電力スタック制御システム。
- 前記シリアルインターフェース接続は、マスタ制御ユニットによって前記電力スタックのうちの1つ以上に送信される制御情報のための可変シリアルデータパケット構造をサポートする、請求項1に記載の電力スタック制御システム。
- 前記可変シリアルデータパケット構造は、前記電力スタックのうちの1つ以上によってマスタ制御ユニットに送信されるステータス/エラー情報をエンコードする、請求項12に記載の電力スタック制御システム。
- 前記可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、前記マスタ制御ユニットによって伝送される、請求項13に記載の電力スタック制御システム。
- 前記シリアルインターフェース接続は、前記マスタ制御ユニットによって前記電力スタックのうちの1つ以上に送信される制御情報のための可変シリアルデータパケット構造をサポートする、請求項4に記載の電力スタック制御システム。
- 前記可変シリアルデータパケット構造は、前記電力スタックのうちの任意の1つによって前記マスタ制御ユニットに送信されるステータス/エラー情報をエンコードする、請求項15に記載の電力スタック制御システム。
- 前記可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、前記マスタ制御ユニットによって前記1つ以上の電力スタックに伝送される、請求項16に記載の電力スタック制御システム。
- 前記電力スタックの一方または両方は、前記1つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、またはその両方が可能である、請求項1に記載の電力スタック制御システム。
- 前記電力スタックの一方または両方は、前記1つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、またはその両方が可能である、請求項4に記載の電力スタック制御システム。
- 前記IGBTインターフェースは、マスタ制御ユニットとのリアルタイム通信インターフェースを提供するために、マイクロプロセッサ、フィールドプログラマブルゲートアレイ(FPGA)、またはその両方を備える、請求項1に記載の電力スタック制御システム。
- 前記IGBTインターフェースは、前記マスタ制御ユニットとのリアルタイム通信インターフェースを提供するためにマイクロプロセッサ、フィールドプログラマブルゲートアレイ(FPGA)、またはその両方を備える、請求項2に記載の電力スタック制御システム。
- 前記シリアルインターフェースは、前記電力スタックのうちの1つ以上または前記電力スタック制御システム全体を制御する、そのステータスを監視する、またはその両方を行なうために、遠隔アクセスをユーザに提供するためのネットワークに接続されることが可能である、請求項1に記載の電力スタック制御システム。
- 前記ネットワークは、ローカルエリアネットワーク(LAN)、広域ネットワーク(WAN)、または前記インターネットを備える、請求項22に記載の電力スタック制御システム。
- 前記シリアルインターフェースは、前記ネットワークにワイヤレスで、有線で、または光学的に接続する、請求項22に記載の電力スタック制御システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261735714P | 2012-12-11 | 2012-12-11 | |
US61/735,714 | 2012-12-11 | ||
US14/069,526 | 2013-11-01 | ||
US14/069,526 US8984197B2 (en) | 2012-12-11 | 2013-11-01 | Power stack control systems |
PCT/US2013/073835 WO2014093208A2 (en) | 2012-12-11 | 2013-12-09 | Power stack control systems |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016506712A true JP2016506712A (ja) | 2016-03-03 |
Family
ID=50882286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015545907A Pending JP2016506712A (ja) | 2012-12-11 | 2013-12-09 | 電力スタック制御システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8984197B2 (ja) |
EP (1) | EP2932395A4 (ja) |
JP (1) | JP2016506712A (ja) |
KR (1) | KR20150095805A (ja) |
CN (1) | CN105144131A (ja) |
WO (1) | WO2014093208A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108476019B (zh) | 2015-10-21 | 2022-06-28 | 密克罗奇普技术公司 | 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统 |
US10530353B2 (en) | 2015-10-21 | 2020-01-07 | Microchip Technology Incorporated | Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults |
US9490798B1 (en) | 2015-10-21 | 2016-11-08 | Agileswitch, Llc | Gate drive control system for SiC and IGBT power devices |
US10187280B2 (en) * | 2015-12-18 | 2019-01-22 | Viavi Solutions Inc. | Using a two-way active measurement protocol to calculate one-way delay |
CN105721171B (zh) * | 2016-02-05 | 2019-04-09 | 福建师范大学 | 一种485接口电路的低功耗控制方法 |
KR102639882B1 (ko) * | 2016-05-04 | 2024-02-26 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
US11940990B1 (en) * | 2017-06-16 | 2024-03-26 | Amazon Technologies, Inc. | Global clock values for consistent queries to replicated data |
US10601415B2 (en) | 2018-06-14 | 2020-03-24 | Infineon Technologies Austria Ag | Configurable integrated desaturation filter |
US11252068B1 (en) * | 2018-12-27 | 2022-02-15 | Equinix, Inc. | Clock synchronization in a heterogeneous system |
US11880385B1 (en) | 2020-09-29 | 2024-01-23 | Amazon Technologies, Inc. | Ordering updates to secondary indexes using conditional operations |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121531A (ja) * | 1995-08-21 | 1997-05-06 | Mitsubishi Electric Corp | 電力変換装置 |
JP2010541521A (ja) * | 2007-09-24 | 2010-12-24 | シーメンス インダストリー インコーポレイテッド | デュアルプロセッサ電源 |
JP2011010117A (ja) * | 2009-06-26 | 2011-01-13 | Mitsubishi Electric Corp | Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置 |
JP2011147334A (ja) * | 2010-01-14 | 2011-07-28 | Siemens Ag | 電力コンバータの電力変換を制御するための方法およびコントロールシステム |
WO2012060250A1 (ja) * | 2010-11-01 | 2012-05-10 | 株式会社日立製作所 | 電力変換装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155726A (en) * | 1990-01-22 | 1992-10-13 | Digital Equipment Corporation | Station-to-station full duplex communication in a token ring local area network |
ATE242933T1 (de) * | 1995-10-24 | 2003-06-15 | Aquagas New Zealand Ltd | Gleichrichter-stromversorgung |
US5682328A (en) * | 1996-09-11 | 1997-10-28 | Bbn Corporation | Centralized computer event data logging system |
US6611524B2 (en) * | 1999-06-30 | 2003-08-26 | Cisco Technology, Inc. | Programmable data packet parser |
DE10047927B4 (de) * | 2000-09-27 | 2006-08-03 | Siemens Ag | Verfahren zur Vernetzung einer Regelungseinheit mit einem oder mehreren Leistungsteilen |
JP3767740B2 (ja) * | 2001-12-19 | 2006-04-19 | 富士電機システムズ株式会社 | 直列接続された電圧駆動型半導体素子の制御装置 |
US6741952B2 (en) * | 2002-02-15 | 2004-05-25 | Agilent Technologies, Inc. | Instrument timing using synchronized clocks |
US7321291B2 (en) * | 2004-10-26 | 2008-01-22 | Current Technologies, Llc | Power line communications system and method of operating the same |
US6911790B2 (en) * | 2003-11-14 | 2005-06-28 | Intersil Americas Inc. | Multiplexed high voltage DC-AC driver |
US7649912B2 (en) * | 2005-04-27 | 2010-01-19 | Rockwell Automation Technologies, Inc. | Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks |
DE602006021614D1 (de) * | 2005-12-02 | 2011-06-09 | Entegris Inc | E/a-systeme, verfahren und einrichtungen zur anschaltung einer pumpensteuerung |
US7890684B2 (en) * | 2006-08-31 | 2011-02-15 | Standard Microsystems Corporation | Two-cycle return path clocking |
EP2064828B1 (en) * | 2006-09-21 | 2012-04-18 | Analog Devices, Inc. | Serial digital data communication interface |
US7668153B2 (en) * | 2007-03-27 | 2010-02-23 | Adc Telecommunications, Inc. | Method for data converter sample clock distribution |
US7870299B1 (en) * | 2008-02-06 | 2011-01-11 | Westinghouse Electric Co Llc | Advanced logic system |
CN101483424B (zh) * | 2008-12-31 | 2011-04-06 | 中国电力科学研究院 | 适用于大功率igbt商用驱动芯片的软关断电路 |
CN101634703A (zh) * | 2009-08-28 | 2010-01-27 | 杨大宁 | 雷达脉冲调制器 |
AU2009353914B2 (en) * | 2009-10-14 | 2014-08-28 | Abb Research Ltd. | Wireless control of power network switching devices |
EP2330740B1 (en) * | 2009-12-03 | 2016-05-25 | ABB Technology AG | System and method for controlling at least two power semiconductors connected in parallel |
US8823657B2 (en) * | 2010-09-07 | 2014-09-02 | Apple Inc. | Master/slave control of touch sensing |
CN102004455B (zh) * | 2010-09-25 | 2013-11-20 | 天津理工大学 | 一种基于混合混沌序列发生器的statcom控制系统 |
-
2013
- 2013-11-01 US US14/069,526 patent/US8984197B2/en active Active
- 2013-12-09 EP EP13862225.3A patent/EP2932395A4/en not_active Withdrawn
- 2013-12-09 WO PCT/US2013/073835 patent/WO2014093208A2/en active Application Filing
- 2013-12-09 CN CN201380072698.1A patent/CN105144131A/zh active Pending
- 2013-12-09 JP JP2015545907A patent/JP2016506712A/ja active Pending
- 2013-12-09 KR KR1020157018474A patent/KR20150095805A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121531A (ja) * | 1995-08-21 | 1997-05-06 | Mitsubishi Electric Corp | 電力変換装置 |
JP2010541521A (ja) * | 2007-09-24 | 2010-12-24 | シーメンス インダストリー インコーポレイテッド | デュアルプロセッサ電源 |
JP2011010117A (ja) * | 2009-06-26 | 2011-01-13 | Mitsubishi Electric Corp | Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置 |
JP2011147334A (ja) * | 2010-01-14 | 2011-07-28 | Siemens Ag | 電力コンバータの電力変換を制御するための方法およびコントロールシステム |
WO2012060250A1 (ja) * | 2010-11-01 | 2012-05-10 | 株式会社日立製作所 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US8984197B2 (en) | 2015-03-17 |
EP2932395A4 (en) | 2016-08-17 |
KR20150095805A (ko) | 2015-08-21 |
US20140164668A1 (en) | 2014-06-12 |
CN105144131A (zh) | 2015-12-09 |
WO2014093208A2 (en) | 2014-06-19 |
EP2932395A2 (en) | 2015-10-21 |
WO2014093208A3 (en) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016506712A (ja) | 電力スタック制御システム | |
JP5231255B2 (ja) | 分散型の同期およびタイミングシステム | |
JP4987346B2 (ja) | ネットワークを介した時間同期化システムおよび方法 | |
EP2433194B1 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase | |
De Vito et al. | One-way delay measurement: State of the art | |
CN101794269B (zh) | 同步多信道通用串行总线 | |
US7899936B2 (en) | Device in a modularized system for effecting time-stamping of events/reference events | |
CN112385183B (zh) | 执行phy级硬件时间戳和时间同步的装置、方法和微控制器 | |
US20120005517A1 (en) | Synchronisation and timing method and apparatus | |
Weibel | High precision clock synchronization according to IEEE 1588 implementation and performance issues | |
CN104378193A (zh) | 时间同步系统及方法、交换机、嵌入式接口板 | |
US11706113B2 (en) | Determining delay based on a measurement code block | |
US11689439B2 (en) | Method and apparatus for communication with a motor or load mounted device in motion applications | |
CN203596827U (zh) | 时间同步系统、交换机、嵌入式接口板 | |
JP2006148907A (ja) | 周期的に作動するコミュニケーションシステムにおける時間同期化方法 | |
CN101330342A (zh) | 一种用端口镜像实现时间同步协议的方法及其装置 | |
JP2006527938A (ja) | バスシステムを介してデータを交換する方法,装置およびシステム | |
Qi et al. | Design and implementation of IEEE1588 time synchronization messages timestamping based on FPGA | |
WO2014167703A1 (ja) | ネットワークシステム、通信方法、及び、ネットワーク装置 | |
JPWO2016038684A1 (ja) | 多重通信装置 | |
Loschmidt | On enhanced clock synchronization performance through dedicated ethernet hardware support | |
Nguyen et al. | A Performance Evaluation Between Two Industrial Protocols: Mechatrolink III and SSCNET III | |
Doyle | EXTENSION the | |
Page et al. | Migration from WorldFIP to a low-cost Ethernet fieldbus for power converter control at CERN | |
AU2013204702A1 (en) | Compound universal serial bus architecture providing precision synchronisation to an external timebase |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180720 |