JP2016226234A - インバータ制御装置、電力変換装置および車両 - Google Patents

Abstract

【課題】 重畳したサージ電圧を抑制するインバータ制御装置、電力変換装置および車両を提供する。
【解決手段】 実施形態によるインバータ制御装置は、第１相の半導体スイッチのゲート信号が変化したことを検出する第１ゲート信号変化検出回路と、第２相の半導体スイッチのゲート信号の状態が変化したことを検出する第２ゲート信号変化検出回路と、第１信号変化検出回路および第２信号変化検出回路からゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第２値とする第１保持回路および第２保持回路と、第２保持回路の出力信号と、第１相の半導体スイッチのゲート速度信号とに基づいて、第１相のゲート速度信号を設定して出力する第１ゲート速度設定回路と、第１保持回路の出力信号と、第２相の半導体スイッチゲート速度信号とに基づいて、第２相のゲート速度信号を設定して出力する第２ゲート速度設定回路と、を備える。
【選択図】図３

Description

本発明の実施形態は、インバータ制御装置、電力変換装置および車両に関する。

電力変換装置は、例えば、インバータおよびインバータ制御装置を含み、インバータの複数のスイッチを切り替えて直流電力を交流電力へ変換し、負荷へ交流電力を供給する。例えば、インバータのスイッチが略同時に切り替わるときには、一時的にスイッチに大きな電圧（サージ電圧）が印加されてスイッチが破壊されることがある。

従来、上記サージ電圧を抑制する方法として、（１）スイッチと並列に接続したコンデンサの容量を増加させる、（２）高い耐電圧のスイッチを使用する、（３）スイッチの開閉速度を遅くする、などが行われてきた。

特許第３２８７００９号公報

上記（１）乃至（３）の方法は、サージ電圧の抑制に効果がある反面、上記（１）と（２）との対策は、その部品のコストやサイズを増加するために電力変換装置のコストダウンや小型化が困難になり、上記（３）の対策は、スイッチの損失を増加させるため電力変換装置の変換効率の向上が困難となる。

さらに、電力変換器が複数のスイッチを有している場合、それらのスイッチが同時にスイッチ開閉をした場合には、それぞれのサージ電圧が重畳され、1つのスイッチが開閉した時より、大きなサージ電圧が発生する。この重畳したサージ電圧を抑制する方法として、上記（１）（２）（３）の方法の他に、（４）アームごとに個別のコンデンサを接続する方法が挙げられる。上記（４）の方法は、コンデンサが複数個必要になるため、電力変換装置の構造の複雑化、コストアップ、大型化の要因となる。

本発明の実施形態は、上記事情を鑑みて成されたものであって、インバータのスイッチが同時にスイッチングすることにより発生する重畳したサージ電圧を抑制するインバータ制御装置、電力変換装置および車両を提供することを目的とする。

実施形態によれば、第１相の半導体スイッチのゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第１ゲート信号変化検出回路と、第２相の半導体スイッチのゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第２ゲート信号変化検出回路と、前記第１信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第２値とする第１保持回路と、前記第２信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第３値とする第２保持回路と、前記第２保持回路の出力信号と、前記第１相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第１相のゲート速度信号を設定して出力する第１ゲート速度設定回路と、前記第１保持回路の出力信号と、前記第２相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第２相のゲート速度信号を設定して出力する第２ゲート速度設定回路と、を備えたことを特徴とするインバータ制御装置が提供される。

図１は、一実施形態のインバータ制御装置、電力変換装置、および車両の構成例を概略的に示す図である。 図２は、図１に示すゲート回路の構成例を説明するためのブロック図である。 図３は、図１に示すゲート信号処理回路の構成例を説明するためのブロック図である。 図４は、図３に示すゲート信号処理回路の保持タイマ（保持回路）の動作の一例を説明するためのタイミングチャートである。 図５は、図３に示すゲート信号処理回路の動作の一例を説明するためのタイミングチャートである。 図６は、図３に示すゲート信号処理回路の動作の一例を説明するためのタイミングチャートである。 図７は、第２実施形態の電力変換装置、インバータ制御装置、および車両の構成を説明するための図である。 図８は、第３実施形態の電力変換装置、インバータ制御装置、および車両の構成を説明するための図である。 図９は、図８に示すゲート信号処理回路の一構成例を概略的に示すブロック図である。 図１０は、第４実施形態の電力変換装置、インバータ制御装置、および車両の一構成例を説明するための図である。 図１１Ａは、図１０に示すゲート信号処理回路の一構成例を概略的に示すブロック図である。 図１１Ｂは、図１０に示すゲート信号処理回路の一構成例を概略的に示すブロック図である。

以下、実施形態の電力変換装置、インバータ制御装置、および車両について、図面を参照して説明する。
図１は、一実施形態のインバータ制御装置、電力変換装置、および車両の構成例を概略的に示す図である。

第１実施形態の車両は、電力変換装置と、モータＭと、車軸を介してモータＭの動力が伝達される車輪ＷＬと、を備えている。電力変換装置は、直流電源ＢＴと、インバータＩＮＶと、平滑コンデンサＣと、コントローラＣＴＲＬと、ゲート信号処理回路２０と、インバータゲート回路３０と、直流電圧検出器４０と、電流検出器４２、４４、４６と、モータ磁極位置センサ５０と、保護回路６０と、を備えている。

直流電源ＢＴは、例えばリチウムイオン電池、ニッケル水素電池等の蓄電池を含む。直流電源ＢＴから出力された直流電力はインバータＩＮＶへ供給される。また、直流電源ＢＴは直流負荷であって、インバータＩＮＶを介して接続された交流負荷、例えばモータＭが発電する電気エネルギを充電する。

インバータＩＮＶは、直流電源ＢＴから供給された直流電力を３相交流電力に変換する３相インバータである。インバータＩＮＶは、複数のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚを備え、後述するゲート回路３０Ｕ、３０Ｖ、３０Ｗからのゲート信号に従って、複数のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚが開閉することによって、モータＭへ３相交流電流を供給する。

インバータＩＮＶは、直流電源ＢＴと負荷との間に接続し、直流電源ＢＴからの電流を供給する直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）間に直列に接続した一対のスイッチを備えた複数のスイッチ回路を備えている。Ｕ相のスイッチ回路はスイッチＳｕ、Ｓｘを含み、Ｖ相のスイッチ回路はスイッチＳｖ、Ｓｙを含み、Ｗ相のスイッチ回路はスイッチＳｗ、Ｓｚを含む。各相のスイッチ回路は互いに並列に接続している。各相において、一対のスイッチが直列に接続し、一対のスイッチの間においてモータＭと電気的に接続している。例えば、Ｕ相において、一対のスイッチＳｕ、Ｓｘは直列に接続し、一対のスイッチＳｕ、Ｓｘ間においてモータＭと電気的に接続している。スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚは、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）、ＦＥＴ（Field-Effect Transistor）、ＧＴＯ（gate turn-off thyristor）、トランジスタなどの電気的に開閉制御することができるスイッチである。本実施形態の電力変換装置において、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、ＳｚはＩＧＢＴである。

インバータゲート回路３０は、Ｕ相ゲート回路３０Ｕ、Ｖ相ゲート回路３０Ｖ、および、Ｗ相ゲート回路３０Ｗを含む。Ｕ相ゲート回路３０Ｕ、Ｖ相ゲート回路３０Ｖ、および、Ｗ相ゲート回路３０Ｗは、ゲート信号処理回路２０からゲート信号およびゲート速度信号を受信し、３相インバータＩＮＶのスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのゲート電極へ対応するゲート信号を出力する。図１に示すように、インバータＩＮＶの各相に上下２つのスイッチが接続されている場合には、各相２つのゲート信号を生成する。各相ゲート回路３０Ｕ、３０Ｖ、３０Ｗは、各相の２つのゲート信号を生成する際に、例えばゲート信号処理回路２０から出力されたゲート信号を上段スイッチのゲート信号に使い、そのゲート信号を反転した信号を下段スイッチの開閉信号として用いることができる。なお、一般的にインバータＩＮＶの各相の上下段スイッチが電気的に短絡することを防止するために、上下段スイッチを両方オフするデッドタイム期間を設けることが望ましい。

Ｕ相ゲート回路３０Ｕ、Ｖ相ゲート回路３０Ｖ、および、Ｗ相ゲート回路３０Ｗは、それぞれ、ゲート信号の出力端子の前段に設けられた、ゲート速度制御回路３２を含んでいる。本実施形態では、Ｕ相ゲート回路３０Ｕ、Ｖ相ゲート回路３０Ｖ、および、Ｗ相ゲート回路３０Ｗのそれぞれは、各相の２つのスイッチへゲート信号を出力する為、２つのゲート速度制御回路３２を含んでいる。ゲート速度制御回路３２については、図２を用いて後に説明する。

平滑コンデンサＣは、直流電源ＢＴとインバータＩＮＶとの間において、複数のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚ、および、直流電源ＢＴと並列に接続している。平滑コンデンサＣは、インバータＩＮＶが運転することにより、インバータＩＮＶが接続する直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）の電圧が変動することを抑制する。

モータＭは交流負荷であって、インバータＩＮＶから供給された電流によりトルクを発生する。モータＭの出力軸には、負荷装置が接続されて発生したトルクが伝達される。また、モータＭは、負荷装置の運動エネルギを電力に変換して回生運転する。モータＭの回生運転による電力はインバータＩＮＶで直流電力へ変換されて、直流電源ＢＴに充電される。本実施形態では、モータＭの出力軸には、車軸が接続されて発生したトルクが車軸を介して車輪ＷＬへ伝達される。また、モータＭは、車軸を介して伝達された車輪ＷＬの運動エネルギを電力に変換して回生運転する。

直流電圧検出器４０は、インバータＩＮＶが接続した直流リンク部（直流電流供給ライン）ＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）の電圧を検出して、コントローラＣＴＲＬへ提供する。直流リンク部ＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）は、直流電源ＢＴとインバータＩＮＶとの間で直流電流を相互に供給する。

電流検出器４２、４４、４６は、モータＭに供給される電流を検出して、コントローラＣＴＲＬへ提供する。電流検出器４２はモータＭに供給されるＵ相電流Ｉｕを検出し、電流検出器４４はモータＭに供給されるＶ相電流Ｉｖを検出し、電流検出器４６はモータＭに供給されるＷ相電流Ｉｗを検出している。

モータ磁極位置センサ５０は、例えばレゾルバであり、モータＭの回転子の角度位置θを検出して、コントローラＣＴＲＬへ出力する。なお、モータ磁極位置センサ５０は、機械や磁気的なセンサでなく、電流検出器４２、４４、４６の電流情報から磁極位置を推定するセンサレス磁極位置推定器でもよい。その場合には、モータ磁極位置センサ５０を省略することができる。

保護回路６０は、過電流保護回路６２と、過熱保護回路６４と、過電圧保護回路６６と、ゲートブロック集約回路６８と、を備えている。過電流保護回路６２は、電流検出器４２、４４、４６で検出した各相電流Ｉｕ、Ｉｖ、Ｉｗを受信し、過電流状態（各相電流Ｉｕ、Ｉｖ、Ｉｗの少なくとも１つが電流閾値以上である状態）か否かを判断する。過熱保護回路６４は、例えば、図示しない温度センサよりスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚ近傍の温度を受信し、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚが過熱状態（スイッチ近傍の温度が温度閾値以上である状態）か否かを判断する。過電圧保護回路６６は、直流電圧検出器４０で検出した直流電圧を受信し、過電圧状態（直流電圧が電圧閾値以上である状態）か否かを判断する。ゲートブロック集約回路６８は、過電流状態、スイッチの過熱状態、および、過電圧状態の少なくとも１つの状態であるとの判断結果を受信したときに、ハイレベル（１）のゲートブロック信号を出力する。ゲートブロック集約回路６８は、過電流状態、スイッチの過熱状態、および、過電圧状態のいずれでもないときには、ローレベル（０）のゲートブロック信号を出力する。

コントローラＣＴＲＬは、例えばＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）等のプロセッサであり、外部から供給されたトルク指令に基づいて、所望の電流を負荷に印加するために、インバータＩＮＶ内のセンサから制御情報（直流電圧、各相電流等）を受け取ってゲート信号を生成する。さらにコントローラＣＴＲＬは、ゲート電圧の変化率を指令するゲート速度信号を生成する。

ここで、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのゲート電圧の変化率を高くすると直流リンク部ＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に生じるサージ電圧が大きくなるが、半導体スイッチであるＩＧＢＴのスイッチング損失が減少する。スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのゲート電圧の変化率を低くすると、直流リンク部ＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に生じるサージ電圧が小さくなるが、ＩＧＢＴのスイッチング損失が増加する。スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚに高いサージ電圧が印加されると耐圧破壊と電磁ノイズが発生するという観点から、本実施形態では、コントローラＣＴＲＬは、制御情報（直流電圧、各相電流等）を用いて許容される範囲でゲート電圧の変化率が高くなるようにゲート速度信号を設定する。なお、各相ゲート速度信号は、コントローラＣＴＲＬの他の専用の処理回路で生成されてもよい。

各相ゲート速度信号は、直流リンク電圧（直流電圧）や各相電流等からサージ電圧が大きくなる条件であるかを判断して出力される。発生するサージ電圧が大きいと判断したときには、ゲート速度信号をローレベル（０）にして、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのゲート電圧の変化を小さくすることでサージ電圧を小さくする。発生するサージ電圧が小さいと判断したときには、ゲート速度信号をハイレベル（１）にして、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのゲート電圧の変化を大きくすることで、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚの発生するスイッチング損失を低減する。

さらに、インバータＩＮＶ内の複数のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚが同時にスイッチングしたときに、個々に発生したサージ電圧が重畳することで、重畳サージ電圧と呼ばれる大きなサージ電圧が発生する。例えば、コントローラＣＴＲＬがすべてのゲート信号の変化するタイミングを監視すれば、この重畳サージ電圧の発生を事前に予測することができるが、コントローラＣＴＲＬの処理量が非常に多くなり現実的にコントローラＣＴＲＬ内で重畳サージ電圧の発生するタイミングを事前に演算することは望ましくない。そこで、本実施形態では、ゲート信号処理回路２０において、ゲート信号の変化するタイミングを監視して、大きなサージ電圧が発生することを回避している。

ゲート信号処理回路２０は、重畳サージ電圧が発生しうるすべてのゲート信号を監視して、重畳サージ電圧が発生するときに、ゲート電圧の変化率が低くなるようにゲート速度信号’を設定する。ゲート信号処理回路２０で設定したゲート速度信号’は、コントローラＣＴＲＬが生成したゲート速度信号の指令よりも優先される。

また、ゲート信号処理回路２０は保護回路６０から受け取るゲートブロック信号をもとに、出力するゲート信号をすべて停止する機能を有する。これは保護回路６０がインバータＩＮＶ内外のセンサ情報からインバータＩＮＶの異常を検出してインバータＩＮＶが破壊されないようにスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚの動作を停止する。一般的にマイコンの処理にも同様の機能を有しているが、より早くスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚを停止させたい故障モードを検知するために、保護回路６０を用いる。
ゲート信号処理回路２０の構成は図３を用いて後に説明する。

図２は、図１に示す各相ゲート回路の速度制御回路の構成例を説明するための図である。なお、図２では、１つの半導体スイッチのゲート信号のゲート電圧変化率を切り替える構成を記載しているが、各相ゲート回路３０Ｕ〜３０Ｗそれぞれはゲート信号の出力端毎に同様の構成を備えている。
ゲート速度制御回路３２は、ゲート信号電源ＳＳと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第１抵抗器Ｒ１と、第２抵抗器Ｒ２とを有している。

第１スイッチＳＷ１および第２スイッチＳＷ２は、ゲート信号により開閉制御されるトランジスタである。第１スイッチＳＷ１はＮＰＮ型のトランジスタであって、第２スイッチＳＷ２はＰＮＰ型のトランジスタである。ゲート信号がハイレベル（１）となると、第１スイッチＳＷ１が導通（オン）し、ゲート信号電源ＳＳから半導体スイッチのゲートに印加される信号がローレベル（０）からハイレベル（１）へ変化する。ゲート信号がローレベル（０）となると、スイッチＳＷ１は非導通（オフ）し、第２スイッチＳＷ２が導通（オン）し、半導体スイッチのゲートに印加される信号がハイレベル（１）からローレベル（０）へ変化する。

第１抵抗器Ｒ１は、半導体スイッチへのゲート信号出力端に接続している。第２抵抗器Ｒ２は、第３スイッチＳＷ３を介して第１抵抗器Ｒ１と並列に接続している。

第３スイッチＳＷ３は、ゲート信号処理回路２０から出力されたゲート速度信号’により開閉動作を制御される。ゲート速度信号’がローレベル（０）のときには、第３スイッチＳＷ３は非導通（オフ）状態であって、ゲート電圧は第１抵抗器Ｒ１を介して半導体スイッチのゲートに印加される。ゲート速度信号’がハイレベル（１）のときには、第３スイッチＳＷ３は導通（オン）状態であって、ゲート信号は第１抵抗器Ｒ１および第２抵抗器Ｒ２を介して半導体スイッチのゲートに印加される。このとき例えば第２抵抗器Ｒ２の抵抗値ｒ２は第１抵抗器Ｒ１の抵抗値ｒ１よりも大きい。

半導体スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚとして採用可能であるＩＧＢＴやＦＥＴ素子は、ゲート信号の入力部がコンデンサ成分であることから、各相ゲート回路３０Ｕ〜３０Ｗの出力端に接続する抵抗を大きくすることで、ゲート電圧の変化を遅くすることができる。また、ゲート回路３０Ｕ〜３０Ｗの出力端に接続する抵抗を小さくすることで、ゲート電圧の変化を速くすることができる。

上記のことから、ゲート速度信号がハイレベル（１）の時は、値の小さい抵抗を使用して、ゲート速度信号がローレベル（０）の時は、値の大きい抵抗を使用する装置をゲート回路に設けることで、後述するように直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に発生するサージ電圧の最大値を抑制することができる。

なお、図２に示す回路では、ゲート速度信号がハイレベル（１）の時に、第１抵抗器Ｒ１と第２抵抗器Ｒ２との２つの経路でゲート信号を伝達するため、ゲート電圧の変化が速くなる。２つの経路の抵抗値は（ｒ１×ｒ２）／（ｒ１＋ｒ２）であり、第１抵抗器Ｒ１の抵抗値ｒ１より小さいため、ゲート速度信号がハイレベル（１）の時の方が抵抗の小さい回路構成となる。

図３は、図１に示すゲート信号処理回路の構成例を説明するためのブロック図である。
ゲート信号処理回路２０は、ゲートブロック処理回路２２と、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗと、保持タイマ（保持回路）２６Ｕ、２６Ｖ、２６Ｗと、ゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗと、を備えている。

ゲートブロック処理回路２２は、保護回路６０からゲートブロック信号を受信し、コントローラＣＴＲＬから、Ｕ相ゲート信号、Ｖ相ゲート信号およびＷ相ゲート信号を受信し、Ｕ相ゲート信号’、Ｖ相ゲート信号’およびＷ相ゲート信号’を出力する。

Ｕ相ゲート信号、Ｖ相ゲート信号およびＷ相ゲート信号は、コントローラＣＴＲＬから出力されたスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚの開閉信号である。本実施形態では、Ｕ相ゲート信号、Ｖ相ゲート信号およびＷ相ゲート信号は、各相の上段スイッチＳｕ、Ｓｖ、Ｓｗを閉（導通）状態にするときはハイレベル（１）であり、下段スイッチＳｘ、Ｓｙ、Ｓｚを閉（導通）状態にするときはローレベル（０）である。

なお、ここでは、上下段スイッチの両方を開（非導通）状態にすることと、上下段スイッチの状態切り替え時に上下段の両方を一時的に開状態にするデッドタイムを設けることについては一般的な動作であるため、説明を省略する。

ゲートブロック信号は、各相の半導体スイッチの状態を指令する信号である。ゲートブロック信号は、各相のセンサ情報が異常状態であるときにハイレベル（１）となり、各相の半導体スイッチが正常状態であるときにローレベル（０）となる。すなわち、ゲートブロック信号のローレベル（０）からハイレベル（１）への変化は、インバータＩＮＶの停止指令となる。

ゲートブロック処理回路２２は、インバータＩＮＶまたはその周辺機器に異常が発生した時に、即座に半導体スイッチを開(非導通)状態にしてインバータを停止させるため、ゲート信号’をローレベル（０）とする。ゲートブロック処理回路２２は、ゲートブロック信号がローレベル（０）のときは、半導体スイッチをゲート信号に従った開閉状態にするため、ゲート信号’をゲート信号と同じ信号状態とする。ゲートブロック処理回路２２は、ゲートブロック信号がハイレベル（１）のときは、ゲート信号によらず半導体スイッチを開(非導通)状態にする指令として、ゲート信号’をローレベル（０）とする。

信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗは、Ｕ相ゲート信号’、Ｖ相ゲート信号’およびＷ相ゲート信号’の値を監視して、Ｕ相ゲート信号’、Ｖ相ゲート信号’およびＷ相ゲート信号’が変化したタイミングを保持タイマ２６Ｕ、２６Ｖ、２６Ｗへ通知する。信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗは、Ｕ相ゲート信号’、Ｖ相ゲート信号’およびＷ相ゲート信号’がローレベル（０）からハイレベル（１）へ変化したタイミング、および、ハイレベル（１）からローレベル（０）へ変化したタイミングの両方若しくは一方を検出して、保持タイマ２６Ｕ、２６Ｖ、２６Ｗへ通知することができる。

保持タイマ２６Ｕ、２６Ｖ、２６Ｗは、通常時はハイレベル（１）の信号ＧＵ、ＧＶ、ＧＷを出力し続けているが、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗから通知を受け取ったときにはあらかじめ設定された時間だけローレベル（０）の信号ＧＵ、ＧＶ、ＧＷを出力する。保持タイマ２６Ｕ、２６Ｖ、２６Ｗの出力信号ＧＵ、ＧＶ、ＧＷは重畳サージ電圧が発生する可能性がある他相のゲート速度信号’を出力する、ゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗに入力される。

Ｕ相のゲート速度設定回路２８Ｕは、他相の保持タイマ２６Ｖ、２６Ｗの出力信号ＧＶ、ＧＷと、Ｕ相ゲート速度信号と、を受信する。ゲート速度設定回路２８Ｕは、他相の保持タイマ２６Ｖ、２６Ｗの出力信号ＧＶ、ＧＷと、コントローラＣＴＲＬまたは専用処理回路が出力するゲート速度信号との論理積を演算して、Ｕ相ゲート速度信号’として出力する。論理積とは、受け取った複数の信号すべてがハイレベル（１）であるときのみハイレベル（１）を出力し、受け取った複数の信号のうち１つでもローレベル（０）であったときにはローレベル（０）を出力する。

Ｖ相のゲート速度設定回路２８Ｖは、他相の保持タイマ２６Ｕ、２６Ｗの出力信号ＧＵ、ＧＷと、Ｖ相ゲート速度信号と、を受信する。ゲート速度設定回路２８Ｖは、他相の保持タイマ２６Ｕ、２６Ｗの出力信号ＧＵ、ＧＷと、コントローラＣＴＲＬまたは専用処理回路が出力するゲート速度信号との論理積を演算して、Ｖ相ゲート速度信号’として出力する。

Ｗ相のゲート速度設定回路２８Ｗは、他相の保持タイマ２６Ｕ、２６Ｖの出力信号ＧＵ、ＧＶと、Ｗ相ゲート速度信号と、を受信する。ゲート速度設定回路２８Ｗは、他相の保持タイマ２６Ｕ、２６Ｖの出力信号ＧＵ、ＧＶと、コントローラＣＴＲＬまたは専用処理回路が出力するゲート速度信号との論理積を演算して、Ｗ相ゲート速度信号´として出力する。

上記のように、ゲート速度信号’は、ゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗが受け取った複数の信号のうち１つでも低速のゲート速度指令（ローレベル（０））があるときには、低速のゲート速度指令であるローレベル（０）となる。そして、ゲート速度信号’は、ゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗが受け取った複数の信号のすべてが高速のゲート指令であるときには、高速のゲート速度指令であるハイレベル（１）となる。なお、上記ゲート速度信号およびゲート速度信号’の値（０／１）の定義と、ゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗが論理積によりゲート速度信号’を演算することは、これに限定されるものではない。

上記説明のように、本実施形態のインバータ制御装置、電力変換装置および車両では、各相のゲート速度設定回路２８Ｕ、２８Ｖ、２８Ｗは他相のゲート信号が変化するタイミングにより、自相のゲート速度信号’を設定するため、複数のゲート信号の値のすべての組み合わせにより、同時スイッチングが発生するかのタイミングを判断する必要はない。

図４は、図３に示すゲート信号処理回路の保持タイマの動作の一例を説明するためのタイミングチャートである。

本実施形態のインバータ制御装置、電力変換装置および車両では、コントローラＣＴＲＬがゲート信号とゲート速度信号とを出力するが、コントローラＣＴＲＬがゲート信号を出力してからスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｘの開閉状態が変化するまでには遅延が発生する。これはゲート信号処理回路２０でのフィルタやゲート電圧を生成するときの回路遅れによるものである。

一方で、コントローラＣＴＲＬがゲート速度信号を出力してから、図２に示すゲート速度制御回路３２の第３スイッチＳＷ３が動作するまでには遅延が発生する。これは、ゲート信号処理回路２０における信号変化検出処理、保持タイマ、ゲート速度設定の処理遅れと、ゲート速度制御回路３２の第３スイッチＳＷ３の動作遅れによるものである。
そこで、図４を用いて、ゲート信号処理回路２０の保持タイマ２６Ｕ、２６Ｖ、２６Ｗの出力信号ＧＵ、ＧＶ、ＧＷをローレベル（０）とする時間ｔ１を設定する方法について以下に説明する。

図４において、上述のゲート信号の遅延時間がｔ３であり、ゲート速度信号の遅延時間がｔ２である。ゲート速度信号を強制的に低速モードに切り替える時間ｔ１は上記の時間ｔ２と、時間ｔ３と、サージ電圧が発生する時間ｔ４と、を考慮して設定される必要がある。
すなわち、ｔ２＜ｔ３かつ（ｔ１＋ｔ２）＞（ｔ３＋ｔ４）を満足するようにｔ１を設定することで、サージ電圧発生中に他相スイッチングは確実に低速モードに切り替えることができる。なお、サージ電圧のピーク付近での重畳サージを防ぐ場合には、上の式に従わなくても良い。その場合、サージ電圧が発生している時間ｔ４のうちでサージ電圧が低い時間をｔ５とすると、（ｔ１＋ｔ２）＞（ｔ３＋ｔ４−ｔ５）を満足するように時間ｔ１を設定することで、サージ電圧がピーク付近で重畳することを防ぐことができる。

なお、上述の遅延時間ｔ２、ｔ３はコントローラＣＴＲＬ、ゲート信号処理回路２０および各相ゲート回路３０Ｕ、３０Ｖ、３０Ｗ等の回路に起因するものであり、その値は使用環境などの外部要因によって大きく変化するものではない。そのため、遅延時間ｔ２、ｔ３が存在してもその値が一定であるときには、上記のように時間ｔ１を設定することにより、重畳サージ電圧のもととなる２つのゲート信号のスイッチングタイミングがずれていても、重畳サージ電圧を確実に抑制することができる。

図５は、図３に示すゲート信号処理回路の動作の一例を説明するためのタイミングチャートである。
なお、以下の説明では、スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚが閉（導通）状態から開（非導通）状態に切り替わるターンオフスイッチング時に発生するターンオフサージ電圧が、開状態から閉状態に切り替わるターンオンスイッチング時に発生するターンオンサージ電圧より大きいものとして説明する。また、図５に示す期間において、コントローラＣＴＲＬまたは専用回路が出力するゲート速度信号は、すべて高速のゲート速度指令であるハイレベル（１）であるものとする。

期間Ｔ１において、Ｕ相ゲート信号がハイレベル（１）からローレベル（０）へ切り替わると、Ｖ相ゲート速度信号’とＷ相ゲート速度信号’とが時間ｔ１だけローレベル（０）となる。同様に、Ｗ相ゲート信号がハイレベル（１）からローレベル（０）へ切り替わると、Ｕ相ゲート速度信号’とＶ相ゲート速度信号’とが時間ｔ１だけローレベル（０）となる。Ｖ相ゲート信号がハイレベル（１）からローレベル（０）へ切り替わると、Ｕ相ゲート速度信号’とＷ相ゲート速度信号’とが時間ｔ１だけローレベル（０）となる。

上記期間Ｔ１では、それぞれの相のゲート信号が他の相と異なるタイミングでハイレベル（１）からローレベル（０）に切り替わっている。そのため、期間Ｔ１には重畳サージ電圧は発生しない。そして各相のスイッチングタイミングで他相のゲート速度指令’を低速に切り替わっているが、ゲート速度指令’が低速となっている期間にその他相スイッチングが行われないため、スイッチング損失が大きくなることはなく、高効率運転を実現することができる。

期間Ｔ２において、各相ゲート信号がローレベル（０）からハイレベル（１）へ切り替わる。前述のように本実施形態では、ターンオンサージ電圧は小さいものであるため、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗはターンオンスイッチングを検出しない。したがって、期間Ｔ２において、各相のゲート速度信号’は高速のハイレベル（１）を維持する。そのため、ターンオンの重畳サージ電圧が発生する条件においても、インバータＩＮＶのスイッチング損失が大きくなることはなく、高効率運転を実現することができる。

期間Ｔ３において、Ｕ相ゲート信号とＷ相ゲート信号とが同時にハイレベル（１）からローレベル（０）へ切り替わっている。この期間Ｔ３では、２つの相で同時にゲート信号変化が検出されるため、３相すべてのゲート速度信号’が同時に低速のゲート速度指令のローレベル（０）に変化する。そのため、Ｕ相ゲート信号とＷ相ゲート信号とのターンオフサージ電圧は、共にゲート電圧の変化が低速のときのゲート電圧変化になるため、発生する重畳サージ電圧は、ゲート電圧の変化が高速のときのゲート電圧変化時に発生する重畳サージ電圧より小さくなる。

上記のように、本実施形態のインバータ制御装置、電力変換装置および車両では、重畳サージが発生するか否か自体を監視することなく、大きな重畳サージ電圧の発生を確実に防ぐことができる。

図６は、図３に示すゲート信号処理回路の動作の一例を説明するためのタイミングチャートである。ここでは、ゲートブロック動作時のゲート信号処理回路の動作について説明する。
本実施形態のインバータ制御装置、電力変換装置および車両は、何らかの異常を検知したときに直ちにインバータＩＮＶの運転を停止させるためのゲートブロック処理機能を実装している。ゲートブロック処理機能は、例えば、インバータＩＮＶへゲート信号を出力するコントローラＣＴＲＬ内部に含まれてもよく、コントローラＣＴＲＬが出力したゲート信号と、ゲート回路３０Ｕ、３０Ｖ、３０Ｗとの間に専用回路を有していてもよく、ゲート信号処理回路（例えばＣＰＬＤ）２０に含まれていてもよい。

図６に示す例では、期間Ｔ３においてゲートブロック動作が行われている。例えば、ゲートブロック機能が出力するゲートブロック信号は、保護動作が必要ない正常時はローレベル（０）であり、保護動作が必要となる異常検出時にはハイレベル（１）に変化する。ゲートブロック動作時（異常検出時）には、すべてのスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚを非導通（オフ）状態にするため、すべての相のゲート信号’をローレベル（０）に変化させる。したがって、ゲートブロック動作時には、それまで導通（オン）状態であったスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚがすべて同時に非導通（オフ）状態に変化するため、ターンオフスイッチングの重畳サージ電圧が発生することになる。

本実施形態では、ゲート信号処理回路２０において、ゲートブロック処理回路２２の出力信号であるゲート信号’を各相の信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗに入力しているため、ゲートブロック動作時のターンオフスイッチングも検出することができる。したがって、ゲートブロック動作時において、全ての相のゲート速度信号’を低速のゲート速度指令であるローレベル（０）とすることで、ゲートブロック動作時に発生する重畳サージ電圧を確実に抑制することができる。

上記のように、本実施形態によれば、インバータのスイッチが同時にスイッチングすることにより発生する重畳したサージ電圧を抑制するインバータ制御装置、電力変換装置および車両を提供することができる。

なお、本実施形態では、ターンオフサージ電圧が大きいインバータの制御装置、電力変換装置および車両について説明したが、高効率運転を実現するためにターンオンサージ電圧も大きいインバータの制御装置、電力変換装置および車両にも適用することが可能である。その場合、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗはターンオンとターンオフとの両方のタイミングを検出して、保持タイマ２６Ｕ、２６Ｖ、２６Ｗに通知するように変更すればよい。それにより、異なる相のスイッチのターンオン同士が同じタイミングで生じるときの重畳サージ電圧と、異なる相のスイッチのターンオンとターンオフとが同じタイミングで生じるときの重畳サージ電圧とを低減することが可能となる。

また、インバータＩＮＶ単体に適用されるものに限らず、直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）を共有することで重畳サージ電圧が発生しえる他のインバータや、インバータＩＮＶと組み合わせて用いられる昇圧器についても、ゲート信号処理回路２０を共有することで、上述の実施形態と同様の効果を得ることができる。

また、半導体スイッチを用いたインバータで、モータに電流を供給する車両には、モータの巻線部でも、半導体スイッチの開閉状態の変化によってサージ電圧が発生する。このサージ電圧の発生現象も半導体スイッチの開閉時に発生するインバータのサージ電圧が、インバータとモータ間の配線を含んだモータのインダクタンス成分（Ｌ）と寄生容量（Ｃ）との成分からなる共振現象によって、モータ内部においてインバータサージ電圧より大きなサージ電圧が発生する。半導体スイッチに印加するゲート電圧を遅くすることで、インバータのサージ電圧の大きさおよび電圧の変化が小さくなり、同様に、そのモータサージ電圧も抑制される。一般的に、ＩＧＢＴは非導通（オフ）状態から導通（オン）状態に変化するときのゲート電圧の変化が速いため、ターンオンサージ電圧によるモータサージ電圧が大きくなる傾向がある。本実施形態のインバータ制御装置、電力変換装置および車両を適用することで、インバータサージ電圧を抑制することにより、過大なモータサージ電圧の発生を確実に抑制することができる。

次に、第２実施形態の電力変換装置、インバータ制御装置、および車両について、図面を参照して説明する。なお、以下の説明において、上述の第１実施形態の電力変換装置、インバータ制御装置、および車両と同様の構成については、同一の符号を付して説明を省略する。

図７は、第２実施形態の電力変換装置、インバータ制御装置、および車両の構成を説明するための図である。ここでは、第１実施形態の電力変換装置、インバータ制御装置、および車両と異なる構成の説明に必要な部分のみを示している。

本実施形態の電力変換装置は、サージ量予測回路７０を更に備えている。サージ量予測回路７０は、制御情報（直流電圧、交流電流、温度、ロータ位置）を受信し、これらの情報からサージ電圧の大きさを演算する。サージ電圧の大きさはインバータＩＮＶの使用条件によって異なる。例えば、ターンオフサージ電圧はその半導体スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚに導通する電流が大きいときほど大きくなる。また、一般的には、半導体スイッチは温度が低いほど、同じゲート電圧条件でもサージ電圧が大きくなる特性であることが多い。また、直流リンク電圧（ＰＮ電圧）が大きいほど、サージ電圧によって半導体スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚに印加される電圧が大きくなる。

上述の第１実施形態では、上記の制御情報は各種センサからインバータＩＮＶの制御基板に入力され、コントローラＣＴＲＬがインバータＩＮＶの駆動制御に用いている。本実施形態では、上記制御情報を受信するサージ量予測回路７０を更に設け、サージ電圧が大きくなるときのみ、サージ量予測回路７０からゲート信号処理回路２０へ低速モードへの切り替えを許可するサージ情報信号を通知する。

すなわち、サージ量予測回路７０は、上記制御情報からサージ電圧を演算し、演算したサージ電圧の値と予め設定された閾値とを比較して、演算したサージ電圧の値が閾値以上であるときに、サージ情報信号を低速モードへの切り替えを許可する値とする。サージ量予測回路７０は、演算したサージ電圧の値が閾値未満であるときに、サージ情報信号を低速モードへの切り替え不可とする値とする。

ゲート信号処理回路２０の、例えば保持タイマ２６Ｕ、２６Ｖ、２６Ｗは、サージ情報信号を受信し、サージ情報信号が低速モードへの切り替えを許可する値であるときに、上述の第１実施形態と同様に信号ＧＵ、ＧＶ、ＧＷを出力する。サージ情報信号が低速モードへの切り替えを不可とする値であるときには、保持タイマ２６Ｕ、２６Ｖ、２６Ｗは、信号ＧＵ、ＧＶ、ＧＷをハイレベル（１）とする。

上記のように、サージ量予測回路７０を設け、サージ電圧が大きくなるときのみゲート信号処理回路２０の低速モードへの切り替えを許可することにより、同時スイッチングによって重畳サージ電圧が発生するとしても、その重畳サージ電圧が過大でないことをサージ量予測回路が判断することで、高効率な運転である高速モードを選択することができる。
すなわち、本実施形態によれば上述の第１実施形態と同様の効果を得ることができ、更に、インバータＩＮＶの運転効率の低下を抑制することができる。

次に、第３実施形態の電力変換装置、インバータ制御装置、および車両について、図面を参照して説明する。
図８は、第３実施形態の電力変換装置、インバータ制御装置、および車両の構成を説明するための図である。

本実施形態の電力変換装置は、昇圧器ＢＳＴと、昇圧器ゲート回路３０Ｂと、を更に備えている。また、コントローラＣＴＲＬは、昇圧器コントローラＣ１とインバータコントローラＣ２とを備えている。
なお、図８に示すインバータゲート回路３０は、上述の第１実施形態のゲート回路３０Ｕ、３０Ｖ、３０Ｗを含む回路である。

昇圧器ＢＳＴは、直流電源ＢＴとインバータＩＮＶとの間に接続されている。電源電圧ＢＴより大きい電圧値を直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に出力する。ただし、直流リンク電圧（ＰＮ電圧）が高くなると、インバータＩＮＶ側の半導体スイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚのスイッチング損失が増加してしまうため、モータ（交流負荷）Ｍに印加する電圧振幅を考慮して、昇圧器コントローラＣ１が効率の良い出力電圧を算出して昇圧器ＢＳＴの半導体スイッチＳＡ、ＳＢを駆動する。また、昇圧器ＢＳＴは双方向にエネルギを伝達することができるため、インバータＩＮＶが回生したエネルギを直流電源ＢＴに充電することができる。

昇圧器ＢＳＴは、入力電流センサ４８と、入力コンデンサＣＩＮと、昇圧リアクトルＬＢと、スイッチＳＡ、ＳＢと、を備えている。
入力電流センサ４８は、直流電源ＢＴと昇圧器ＢＳＴとの間に流れる電流を検出する。入力電流センサ４８で検出された電流値は、昇圧器コントローラＣ１に入力される。

スイッチＳＡ、ＳＢは、例えばＦＥＴ（Field-Effect Transistor）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）などの半導体スイッチである。
スイッチＳＡとスイッチＳＢとは互いに直列に接続するとともに、インバータＩＮＶの複数のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚと並列に接続している。スイッチＳＡとスイッチＳＢとの接続ラインは、昇圧リアクトルＬＢを介して直流電源ＢＴの正極と電気的に接続している。入力コンデンサＣＩＮは、直流電源ＢＴと並列に接続している。

昇圧器ゲート回路３０Ｂは、ゲート処理信号回路２０からゲート信号とゲート速度信号’とを受信し、昇圧器ＢＳＴのスイッチＳＡ、ＳＢのゲート電圧を制御する。

コントローラＣＴＲＬのインバータコントローラＣ２は、上述の第１実施形態のコントローラと同様の動作を行う。昇圧器コントローラＣ１は、入力電流センサ４８の検出値（入力電流情報）と直流リンク電圧（ＰＮ電圧）ＤＶとを受信し、昇圧器ＢＳＴの出力電圧が所望の値となるように、スイッチＳＡ、ＳＢのゲート信号を生成して出力する。また、昇圧器コントローラＣ１は、制御情報（直流電圧、各相電流等）を用いて許容される範囲でゲート電圧の変化が高速なるようにゲート速度信号を設定する。
なお、昇圧器コントローラＣ１とインバータコントローラＣ２とで、ゲート速度信号は共通の信号であってもよい。また、ゲート速度信号は、専用の処理回路で生成されてもよい。

昇圧器ＢＳＴのスイッチＳＡ、ＳＢとインバータＩＮＶのスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚは同一の直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に接続されているため、これらのスイッチが同時にスイッチングした時に重畳サージ電圧が発生する。

ここで、サージ電圧の大きさは、コンデンサＣと各相のスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚ、ＳＡ、ＳＢに存在する配線インダクタンスＬ１〜Ｌ８の大きさに依存している。

すなわち、スイッチ同士とコンデンサＣとの配置が等間隔であり、配線インダクタンスＬ１〜Ｌ８が同じ値であるとき、Ｗ相のスイッチＳｗ、ＳｚとコンデンサＣとの間の配線インダクタンスはＬ２とＬ３とＬ４とＬ６とＬ７とＬ８の総和であるため、他相よりも発生するサージ電圧が大きくなる。また、例えばインバータＩＮＶのＵ相スイッチＳｕ、ＳｘとコンデンサＣとの間の配線インダクタンスはＬ２とＬ６の総和のみであるため、発生するサージ電圧が小さくなる。コンデンサＣとスイッチＳＡ、ＳＢとの間の配線インダクタンスＬ１、Ｌ５の大きさが小さいとき、Ｕ相と同様に、昇圧器ＢＳＴのスイッチＳＡ、ＳＢのスイッチングにより発生するサージ電圧は小さくなる。

そこで、本実施形態では、単独のサージ電圧が大きいＷ相と他相のサージ電圧とが重畳するときには重畳サージ電圧が大きくなるため、ゲート速度信号を低速のゲート速度指令に切り替えて重畳サージ電圧を抑制する。一方で、Ｕ相のスイッチＳｕ、Ｓｘと昇圧器ＢＳＴのスイッチＳＡ、ＳＢとが同時にスイッチングしたときに発生する重畳サージ電圧は、Ｗ相のサージ電圧を含む重畳サージ電圧よりも十分に小さい。したがって、この場合にはゲート速度信号を低速指令に切り替えない。

すなわち、本実施形態では、ゲート信号処理回路２０は、あらかじめ重畳サージ電圧が大きくなるスイッチの組み合わせを選択しておくことによって、過大な重畳サージ電圧の発生によってスイッチが破壊されることを回避することと、スイッチング損の低減との両方を実現することができる。

図９は、図８に示すゲート信号処理回路の一構成例を概略的に示すブロック図である。本実施形態では、ゲート信号処理回路２０は、ゲート速度信号’を各相で設定するのではなく、すべての相を１つのゲート速度信号’でゲート電圧の変化率を設定する。なお、本実施形態のゲート信号処理回路２０において、各相のゲート速度信号’を個別設定する回路とすることも可能である。
ゲート信号処理回路２０は、信号変化検出回路２４Ｂと、保持タイマ２６Ｂと、ゲート速度信号合成回路２９と、を更に備えている。

ゲートブロック処理回路２２は、保護回路６０からゲートブロック信号を受信し、昇圧器コントローラＣ１から昇圧ゲート信号を受信し、インバータコントローラＣ２から、Ｕ相ゲート信号、Ｖ相ゲート信号およびＷ相ゲート信号を受信し、Ｕ相ゲート信号’、Ｖ相ゲート信号’、Ｗ相ゲート信号’および昇圧ゲート信号’を出力する。

Ｕ相ゲート信号、Ｖ相ゲート信号およびＷ相ゲート信号は、インバータコントローラＣ２から出力されたスイッチＳｕ、Ｓｘ、Ｓｖ、Ｓｙ、Ｓｗ、Ｓｚの開閉信号である。昇圧ゲート信号は、昇圧器コントローラＣ１から出力されたスイッチＳＡ、ＳＢの開閉信号である。本実施形態では、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号および昇圧ゲート信号は、各相の上段スイッチＳｕ、Ｓｖ、Ｓｗ、ＳＡを閉（導通）状態にするときはハイレベル（１）であり、下段スイッチＳｘ、Ｓｙ、Ｓｚ、ＳＢを閉（導通）状態にするときはローレベル（０）である。

なお、ここでは、上下段スイッチの両方を開（非導通）状態にすることと、上下段スイッチの状態切り替え時に上下段の両方を一時的に開状態にするデッドタイムを設けることについては一般的な動作であるため、説明を省略する。

ゲートブロック信号は、各相の半導体スイッチの状態を指令する信号である。ゲートブロック信号は、各相の半導体スイッチが異常状態であるときにハイレベル（１）となり、各相の半導体スイッチが正常状態であるときにローレベル（０）となる。すなわち、ゲートブロック信号のローレベル（０）からハイレベル（１）への変化は、インバータＩＮＶの停止指令となる。

ゲートブロック処理回路２２は、インバータＩＮＶまたはその周辺機器に異常が発生した時に、即座にスイッチを開(非導通)状態にしてインバータＩＮＶを停止させるため、ゲート信号’をハイレベル（１）とする。ゲートブロック処理回路２２は、ゲートブロック信号がローレベル（０）のときは、スイッチをゲート信号に従った開閉状態にするため、ゲート信号’をゲート信号と同じ信号状態とする。ゲートブロック処理回路２２は、ゲートブロック信号がハイレベル（１）のときは、ゲート信号によらずスイッチを非導通（オフ）状態にする指令として、ゲート信号’をローレベル（０）とする。

信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗ、２４Ｂは、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号および昇圧ゲート信号の値を監視して、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号および昇圧ゲート信号が変化したタイミングを保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂへ通知する。信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗ、２４Ｂは、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号および昇圧ゲート信号がローレベル（０）からハイレベル（１）へ変化したタイミング、および、ハイレベル（１）からローレベル（０）へ変化したタイミングの両方若しくは一方を検出して、保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂへ通知することができる。

保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂは、通常時ローレベル（０）を出力するが、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗ、２４Ｂからゲート信号が変化したタイミングを受け取ったとき、そのタイミングから一定期間あらかじめ設定された値を出力する。保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂが出力する設定値は、各相および昇圧器ゲート信号’によって発生する単独サージ電圧の大きさに対応した重みづけされた値である。今回は配線インダクタンスＬ１〜Ｌ８の構成より、単独サージ電圧が最も大きいＷ相の保持タイマ２６Ｗの出力を“３”、次に大きいＶ相の保持タイマ２６Ｖの出力は“２”、最も小さいＵ相と昇圧器の保持タイマ２６Ｕ、２６Ｂの出力は“１”とする。

ゲート速度信号合成回路２９は、昇圧器コントローラＣ１およびインバータコントローラＣ２から出力されたゲート速度信号を受信し、両方とも高速指令であるハイレベル（１）のときは“０”を、いずれか１つでも低速指令であるローレベル（０）のときは“４”をゲート速度設定に出力する。

ゲート速度設定回路２８は、保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂの出力と、ゲート速度信号合成回路２９の出力とを受信し、入力された５つの信号値の総和を演算する。ゲート速度設定回路２８は、演算した総和値が４以上の値のときに、低速のゲート速度指令であるローレベル（０）のゲート速度信号’を出力する。ゲート速度設定回路２８は、演算した総和値が４未満の値のときに、高速のゲート速度指令であるハイレベル（１）をゲート速度信号’として出力する。

これによって、Ｗ相と他相とのスイッチが同時にスイッチングすることで発生する過大な重畳サージ電圧を、ゲート電圧の変化を遅くすることにより抑制することができる。そして、Ｕ相と昇圧器とのスイッチが同時にスイッチングすることで発生する比較的小さな重畳サージ電圧が発生するときには、スイッチのスイッチング損が小さい高効率運転を実現することができる。

また、昇圧器とＵ相とＶ相との３つのスイッチが同時にスイッチングしたときには、単独のサージ電圧は小さいが、３つのサージ電圧が合成されるため、過大な重畳サージ電圧が発生することになる。このとき、ゲート速度設定値の総和値が４（＝２＋１＋１）となり、ゲート速度信号’は低速のゲート速度指令であるローレベル（０）となるため、３つ以上の同時スイッチングによる重畳サージ電圧の抑制も可能となる。

本実施形態では、保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂの出力値によって、各相の重み付けを実施したが、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗ、２４Ｂがゲート信号の立ち上がり（ターンオン）時と、ゲート信号の立ち下がり（ターンオフ）時の信号で、それらにより発生するサージ電圧の大きさに応じて、重み付けをした出力値を各相の保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂに入力しても同様の効果を得ることができる。例えば、信号変化検出回路２４Ｕ、２４Ｖ、２４Ｗ、２４Ｂが、サージ電圧の小さいターンオンスイッチングのときに“１”を出力し、サージ電圧の大きいターンオフスイッチングのときに“２”を出力して、さらに保持タイマ２６Ｕ、２６Ｖ、２６Ｗ、２６Ｂが上記の配線インダクタンスＬ１〜Ｌ８の大きさに応じた値を考慮して出力値を決定してもよい。

すなわち、本実施形態によれば、インバータのスイッチが同時にスイッチングすることにより発生する重畳したサージ電圧を抑制するインバータ制御装置、電力変換装置および車両を提供することができる。さらに、本実施形態のインバータ制御装置、電力変換装置および車両によれば、過大な重畳サージ電圧の発生によってスイッチが破壊されることを回避することと、スイッチング損の低減との両方を実現することができる。

なお、上述のゲート信号処理回路２０の機能は、専用のゲート信号処理回路を製作することだけではなく、ＣＰＬＤのようなプログラムで設定することができる論理素子を活用することで、少ない部品構成で実現することができる。

次に、第４実施形態の電力変換装置、インバータ制御装置、および車両について、図面を参照して説明する。
図１０は、第４実施形態の電力変換装置、インバータ制御装置、および車両の一構成例を説明するための図である。

本実施形態の電力変換装置は、直流電源ＢＴと、２つの交流負荷との間に１つの昇圧器ＢＳＴと２つのインバータ（第１インバータと第２インバータ）とが接続されたシステムである。

図１０において、昇圧器ＢＳＴから交流負荷側に向かって、２つのインバータの半導体スイッチは、第１インバータのＵ相回路Ｕ１、第２インバータのＵ相回路Ｕ２、第１インバータのＶ相回路Ｖ１、第２インバータのＶ相回路Ｖ２、第１インバータのＷ相回路Ｗ１、第２インバータのＷ相回路Ｗ２の順に並んで、直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）間に接続している。直流電源ＢＴとモータ（交流負荷）Ｍ１、Ｍ２と２つのインバータとの動作は上述の第１実施形態と同様である。昇圧器ＢＳＴの構成および動作は、上述の第２実施形態と同様である。

平滑コンデンサＣは、インバータＩＮＶ１とインバータＩＮＶ２との半導体スイッチ群を２分割する位置に配置されている。すなわち、平滑コンデンサＣは、第２インバータのＵ相回路Ｕ２と第１インバータのＶ相回路Ｖ１との間において、高電位側の直流リンクＬＩＮＫ（Ｈ）と低電位側の直流リンクＬＩＮＫ（Ｌ）との間に接続している。

平滑コンデンサＣは直流リンクＬＩＮＫ（Ｈ）、ＬＩＮＫ（Ｌ）に発生するサージ電圧を抑制する。上記の平滑コンデンサＣの配置は、平滑コンデンサＣに対して一方側の１つの半導体スイッチと他方側の１つの半導体スイッチとが同時にスイッチングした時に発生する重畳サージ電圧は、平滑コンデンサＣに対して一方側にある２つの半導体スイッチが同時にスイッチングした時に発生する重畳サージ電圧に比べて小さくなることを考慮したものである。

上記のことから、本実施形態では、ゲート信号処理回路２０は、昇圧相、Ｕ１相、Ｕ２相の第１グループとＶ１相、Ｖ２相、Ｗ１相、Ｗ２相の第２グループとを別々に重畳サージ電圧の抑制処理を実施すれば良い。

図１１Ａおよび図１１Ｂは、図１０に示すゲート信号処理回路の一構成例を概略的に示すブロック図である。ここでは、ゲート信号処理回路２０を図１１Ａと図１１Ｂとに分割して図示している。
ゲート信号処理回路２０は、クロック回路ＣＬＫとゲート処理回路２００とを備えている。
クロック回路ＣＬＫは、後述のデッドタイム期間と保持タイマが出力保持する期間とを計測するために、一定時間間隔で出力信号を変化させる回路である。

ゲート処理回路２００は、図１１Ａおよび図１１Ｂに示す処理ブロックの機能を持つＡＳＩＣ(Application Specific Integrated Circuit)を用いても良いが、それぞれの処理ブロックは簡易なロジックであるため、ＣＰＬＤ(Complex Programmable Logic Device)やＦＰＧＡ(Field Programmable Gate Array)を用いることで少ない部品構成で、かつ、容易に実現することができる。

ゲート処理回路２００は、各相のデッドタイム生成回路２１Ｂ、２１Ｕ１〜２１Ｗ２と、ゲートブロック処理回路２２と、各相の信号変化検出回路２４Ｂ、２４Ｕ１〜２４Ｗ２と、各相の保持タイマ２６Ｂ、２６Ｕ１〜２６Ｗ２と、各相のゲート速度設定回路２８Ｂ、２８Ｕ１〜２８Ｗ２と、を備えている。

デッドタイム生成回路２１Ｂ、２１Ｕ１〜２１Ｗ２は、コントローラＣＴＲＬが生成した各相の上段のゲート信号（ゲート上信号）と下段のゲート信号（ゲート下信号）とが確実にデッドタイムを持つように変換する。なお、コントローラＣＴＲＬがデッドタイムを持つゲート信号を生成してもよい。その場合には、デッドタイム生成回路２１Ｂ、２１Ｕ１〜２１Ｗ２は、入力されたゲート信号を変換せずに出力する。
ゲートブロック処理回路２２と各相の信号変化検出回路２４Ｂ、２４Ｕ１〜２４Ｗ２は、上述の第１実施形態の構成および動作と同様であるので、説明は省略する。

保持タイマ２６Ｂ、２６Ｕ１〜２６Ｗ２は、通常時はハイレベル（１）の信号を出力する。信号変化検出回路２４Ｂ、２４Ｕ１〜２４Ｗ２からスイッチングタイミングが通知されたときには、保持タイマ２６Ｂ、２６Ｕ１〜２６Ｗ２は、クロック回路ＣＬＫからの時間情報を用いて一定期間ローレベル（０）の信号を出力する。

ゲート速度設定回路２８Ｂ、２８Ｕ１〜２８Ｗ２は、コントローラＣＴＲＬが出力する自相のゲート速度の指令であるゲート速度信号（高速のゲート速度指令はハイレベル（１）、低速のゲート速度指令はローレベル（０））と、自相の半導体スイッチと同時にスイッチングした場合に過大な重畳サージ電圧が発生しうる他相の保持タイマの出力信号とを受信する。例えば、第１インバータのＵ１相のゲート速度設定回路２８Ｕ１には、自相のＵ１相ゲート速度信号と、平滑コンデンサＣに対して自相と同じ側にある昇圧相とＵ２相との保持タイマ２６Ｂ、２６Ｕ２の出力信号とが入力される。例えば、第２インバータのＶ２相のゲート速度設定回路２８Ｖ２には、自相のＶ２相ゲート速度信号と、平滑コンデンサＣに対して自相と同じ側にあるＶ１相、Ｗ１相およびＷ２相の保持タイマ２６Ｖ１、２６Ｗ１、２６Ｗ２の出力信号とが入力される。

ゲート速度設定回路２８Ｂ、２８Ｕ１〜２８Ｗ２は、複数の入力された信号すべてがハイレベル（１）であるときには、高速のゲート速度指令であるハイレベル（１）をゲート速度信号’として出力する。ゲート速度設定回路２８Ｂ、２８Ｕ１〜２８Ｗ２は、複数の入力された信号のいずれか１つでもローレベル（０）であるときには、低速のゲート速度指令であるローレベル（０）を各相のゲート速度信号’として出力する。

上記のようにゲート速度信号’を設定することにより、ある相の半導体スイッチのスイッチングにより重畳サージ電圧が発生するときには、ゲート電圧の変化が低速モードに切り替わり、過大な重畳サージ電圧の発生を確実に防ぐことができる。

すなわち、本実施形態によれば、インバータのスイッチが同時にスイッチングすることにより発生する重畳したサージ電圧を抑制するインバータ制御装置、電力変換装置および車両を提供することができる。

なお、上述の第４実施形態では、上述の第１実施形態と同様に各相についてゲート速度信号’を設定する構成について説明したが、第３実施形態と同様に、全ての相について共通のゲート速度信号’を設定する構成を適用しても構わない。各相についてゲート速度信号’を設定するときには、各相の半導体スイッチの温度等を考慮してゲート速度信号’を設定することが可能となり、インバータＩＮＶの損失を低減することが可能となる。

なお、上述の第１乃至第４実施形態を電気自動車へ適用すると、インバータの半導体スイッチとして耐圧の高いＩＧＢＴを選択する必要がなく、電力変換装置を小型化することができる。そして、インバータのスイッチング損失を低減して駆動することによって、直流電源に蓄えられた限られたエネルギを効果的に電気自動車への駆動エネルギに変換することが可能となる。

更に、上述の第１乃至第４実施形態のインバータ制御装置および電力変換装置を、電車駆動装置やエレベータ用モータ駆動装置、産業用モータ駆動装置、に適用することにより、同様の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上述の第１乃至第４実施形態では、ゲート信号処理回路２０はコントローラ（プロセッサ）ＣＴＲＬと別のＣＰＬＤやＡＳＩＣとして設けられていたが、ゲート信号処理回路がコントローラＣＴＲＬに含まれていても構わない。コントローラ内のＰＷＭ出力回路にゲート信号処理機能を付加することにより、より部品点数を削減することができる。この場合、専用のコントローラを開発する必要があるが、処理を設計することができるプロセッサ内蔵マイコンのような専用処理部をプログラムで作成することができるマイコンを活用することで、実現可能である。

また、上述の第１乃至第４実施形態のインバータ制御装置、電力変換装置および車両において、各相ゲート回路３０Ｕ、３０Ｖ、３０Ｗおよび昇圧器ゲート回路３０Ｂは、絶縁回路を含むＡＳＩＣとして実現することが可能である。さらに、絶縁回路は各相ゲート回路３０Ｕ、３０Ｖ、３０Ｗおよび昇圧器ゲート回路３０Ｂの外部に別の回路とすることもできる。この場合、絶縁回路は、各相ゲート回路３０Ｕ、３０Ｖ、３０Ｗおよび昇圧器ゲート回路３０Ｂの前段に配置される。

２０…ゲート信号処理回路、２１Ｂ、２１Ｕ１〜２１Ｗ２…デッドタイム生成回路、２２…ゲートブロック処理回路、２４Ｂ、２４Ｕ〜２４Ｗ、２４Ｕ１〜２４Ｗ２、２６Ｂ、２６Ｕ〜２６Ｗ、２６Ｕ１〜２６Ｗ２…保持タイマ、２８Ｂ、２８Ｕ〜２８Ｗ、２８Ｕ１〜２８Ｗ２…ゲート速度設定回路、２９…ゲート速度信号合成回路、３０…インバータゲート回路、３０Ｕ…Ｕ相ゲート回路、３０Ｖ…Ｖ相ゲート回路、３０Ｗ…Ｗ相ゲート回路
３０Ｂ…昇圧器ゲート回路、３２…ゲート速度制御回路、４０…直流電圧検出器、４２、４４、４６…電流検出器、４８…入力電流センサ、５０…モータ磁極位置センサ、６０…保護回路、６２…過電流保護回路、６４…過熱保護回路、６６…過電圧保護回路、６８…ゲートブロック集約回路、７０…サージ量予測回路、２００…ゲート処理回路、Ｃ１…昇圧器コントローラ、Ｃ２…インバータコントローラ、ＩＮＶ、ＩＮＶ１、ＩＮＶ２…インバータ、Ｌ１〜Ｌ８…配線インダクタンス、Ｍ、Ｍ１、Ｍ２…モータ（交流負荷）

Claims (10)

1. 第１相の半導体スイッチのゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第１ゲート信号変化検出回路と、
   第２相の半導体スイッチのゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第２ゲート信号変化検出回路と、
   前記第１信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第２値とする第１保持回路と、
   前記第２信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第３値とする第２保持回路と、
   前記第２保持回路の出力信号と、前記第１相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第１相のゲート速度信号を設定して出力する第１ゲート速度設定回路と、
   前記第１保持回路の出力信号と、前記第２相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第２相のゲート速度信号を設定して出力する第２ゲート速度設定回路と、を備えたことを特徴とするインバータ制御装置。
2. ゲートブロック信号を出力する保護回路と、
   前記ゲートブロック信号と、前記ゲート信号とを受信し、前記ゲートブロック信号が停止指令であるときに、前記半導体スイッチをオフする値として前記ゲート信号を出力するゲートブロック処理回路を更に備え、
   前記第１ゲート信号変化検出回路および前記第２ゲート信号変化検出回路は、前記ゲートブロック処理回路から出力した前記ゲート信号の状態が変化したことを検出する、ことを特徴とする請求項１記載のインバータ制御装置。
3. 前記第１ゲート信号変化検出回路および第２ゲート信号変化検出回路は、前記ゲート信号が半導体スイッチを閉状態から開状態に変化するタイミングを検出する、
   ことを特徴とする請求項１又は請求項２記載のインバータ制御装置。
4. 前記第１ゲート信号変化検出回路および第２ゲート信号変化検出回路は、前記ゲート信号が半導体スイッチを開状態から閉状態に変化するタイミングを検出する、
   ことを特徴とする請求項１乃至請求項３のいずれか1項記載のインバータ制御装置。
5. 請求項１乃至請求項４のいずれか１項に記載のインバータ制御装置と、
   前記第１相の半導体スイッチと、前記第１相の半導体スイッチと並列に接続した前記第２相の半導体スイッチとを含むインバータと、を備えたことを特徴とする電力変換装置。
6. 前記所定期間は、前記ゲート信号が変化してから、前記ゲート信号により切り替わる半導体スイッチの動作により発生するサージ電圧が最大になるまでの期間よりも長い、ことを特徴する請求項５記載の電力変換装置。
7. 前記インバータ制御装置は、前記インバータの制御情報を受信し、前記制御情報に基づいて前記インバータのサージ電圧が閾値以上か否かを判断し、判断結果を前記保持回路へ出力するサージ量予測回路を更に備え、
   前記第１保持回路および第２保持回路は、前記サージ量予測回路の出力信号が前記インバータのサージ電圧が閾値未満であるときに出力信号を第１値とする、ことを特徴とする請求項５又は請求項６記載の電力変換装置。
8. 前記インバータは、前記第１相の半導体スイッチおよび前記第２相の半導体スイッチと並列に接続した平滑コンデンサを更に備え、
   前記平滑コンデンサと前記第１相の半導体スイッチとの間の配線インダクタンスが、前記平滑コンデンサと前記第２相の半導体スイッチとの間の配線インダクタンスよりも大きいときに、前記第１保持回路の第２値は、前記第２保持回路の第３値に対して重みづけされた値である、ことを特徴とする請求項５乃至請求項７のいずれか１項記載の電力変換装置。
9. 前記第１相の半導体スイッチおよび前記第２相の半導体スイッチと並列に接続した平滑コンデンサと、
   前記第１相の半導体スイッチおよび前記第２相の半導体スイッチに並列に接続された第３相の半導体スイッチおよび第４相の半導体スイッチと、を更に備え、
   前記第１相の半導体スイッチと前記第３相の半導体スイッチとは、前記平滑コンデンサの一方側に配置され、前記第２半導体スイッチと前記第４半導体スイッチとは、前記平滑コンデンサの他方側に配置され、
   前記インバータ制御装置は、
   前記第３相の半導体スイッチのゲート電圧を切替えるゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第３ゲート信号変化検出回路と、
   前記第４相の半導体スイッチのゲート電圧を切替えるゲート信号を受信し、前記ゲート信号の状態が変化したことを検出する第４ゲート信号変化検出回路と、
   前記第３信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第４値とする第３保持回路と、
   前記第４信号変化検出回路から前記ゲート信号の状態が変化したことが通知されてから所定期間、出力信号の値を第１値から第５値とする第４保持回路と、
   前記第３保持回路の出力信号と、前記第１相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第１相のゲート速度信号を設定して出力する第１ゲート速度設定回路と、
   前記第４保持回路の出力信号と、前記第２相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第２相のゲート速度信号を設定して出力する第２ゲート速度設定回路と、
   前記第１保持回路の出力信号と、前記第３相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第３相のゲート速度信号を設定して出力する第３ゲート速度設定回路と、
   前記第２保持回路の出力信号と、前記第４相の半導体スイッチのゲート電圧の変化率を指令するゲート速度信号とに基づいて、前記第４相のゲート速度信号を設定して出力する第４ゲート速度設定回路と、を備えたことを特徴とする請求項５又は請求項６記載の電力変換装置。
10. 請求項５乃至請求項９のいずれか１項記載の電力変換装置と、
    前記インバータから供給される交流電力により動作するモータと、
    前記インバータへ直流電力を供給するとともに、前記インバータを介して前記モータが発電する電気エネルギを充電する直流電源と、
    前記モータの動力により駆動される車軸と、を備えたことを特徴とする車両。