JP2016225876A - パルス検出回路、放射線検出回路、及び放射線検出装置 - Google Patents

Abstract

【課題】低消費電力かつ小面積なパルス検出回路、及びこれを備えた放射線検出回路を提供する。
【解決手段】一実施形態に係るパルス検出回路は、変換回路と、遅延回路と、第１，第２の比較器と、ラッチと、生成回路と、を備える。変換回路は、入力信号を温度計コード信号に変換する。遅延回路は、温度計コード信号を所定の遅延時間だけ遅延させた遅延信号を出力する。第１の比較器は、温度計コード信号と、遅延信号と、を比較して、入力信号が遅延時間前の入力信号より大きいかを示す増加信号を出力する。第２の比較器は、温度計コード信号と、遅延信号と、を比較して、入力信号が遅延時間前の入力信号より小さいかを示す減少信号を出力する。ラッチは、増加信号と減少信号とに基づいて、入力信号が増加中か減少中かを示す増減信号を出力する。生成回路は、温度計コード信号と、増減信号と、に基づいて、パルス検出信号及びパイルアップ検出信号を生成する。
【選択図】図５

Description

本発明の実施形態は、パルス検出回路、放射線検出回路、及び放射線検出装置に関する。

従来、入力されたパルスと共に、入力されたパルスに発生しているパイルアップを検出する、パルス検出回路が提案されている。パイルアップを検出可能な従来のパルス検出回路では、高速動作可能なＡＤ変換器や、遅延時間の長いアナログ遅延回路などが利用されていたため、消費電力や回路面積が大きいという問題があった。

特開２０１０−５３８２４５号公報

低消費電力かつ小面積なパルス検出回路、並びにこのパルス検出回路を備えた放射線検出回路及び放射線検出装置を提供する。

一実施形態に係るパルス検出回路は、変換回路と、遅延回路と、第１，第２の比較器と、ラッチと、生成回路と、を備える。変換回路は、入力信号を温度計コード信号に変換する。温度計コード信号は、入力信号のレベルを温度計コードで示す。遅延回路は、温度計コード信号を所定の遅延時間だけ遅延させた遅延信号を出力する。第１の比較器は、温度計コード信号と、遅延信号と、を比較して、入力信号が遅延時間前の入力信号より大きいかを示す増加信号を出力する。第２の比較器は、温度計コード信号と、遅延信号と、を比較して、入力信号が遅延時間前の入力信号より小さいかを示す減少信号を出力する。ラッチは、増加信号と減少信号とに基づいて、入力信号が増加中か減少中かを示す増減信号を出力する。生成回路は、温度計コード信号と、増減信号と、に基づいて、パルス検出信号及びパイルアップ検出信号を生成する。

従来のパルス検出回路の一例を示す図。 図１のパルス検出回路の動作を示すタイミングチャート。 従来のパルス検出回路の他の例を示す図。 図３のパルス検出回路の動作を示すタイミングチャート。 第１実施形態に係るパルス検出回路を示す図。 図５のデジタル比較器の一例を示す図。 図５のパルス検出回路の動作を示すタイミングチャート。 閾値レベルの設定方法の一例を示す図。 第２実施形態に係るパルス検出回路を示す図。 第３実施形態に係る放射線検出装置を示す図。

以下、本発明の実施形態について図面を参照して説明する。

まず、パイルアップを検出可能な従来のパルス検出回路について、図１〜図４を参照して説明する。図１は、従来のパルス検出回路の一例を示す図である。図１のパルス検出回路は、サンプルホールド回路ＳＨと、ＡＤ変換器ＡＤＣと、デジタル遅延回路と、デジタル減算器と、検出信号生成回路と、を備える。図１のパルス検出回路の各構成は、クロックに同期して離散時間で動作する。

サンプルホールド回路ＳＨは、入力信号及びクロックを入力される。サンプルホールド回路ＳＨは、１クロック毎に入力信号をサンプルし、サンプルした入力信号をホールドして出力する。

ＡＤ変換器ＡＤＣは、サンプルホールド回路ＳＨの出力信号及びクロックを入力される。ＡＤ変換器ＡＤＣは、１クロック毎にサンプルホールド回路ＳＨの出力信号をＡＤ変換し、デジタル信号を出力する。

デジタル遅延回路は、ＡＤ変換器ＡＤＣの出力信号及びクロックを入力される。デジタル遅延回路は、ＡＤ変換器ＡＤＣの出力信号を１クロック遅延させて出力する。デジタル遅延回路は、例えば、フリップフロップ回路により構成される。

デジタル減算器は、ＡＤ変換器ＡＤＣの出力信号と、デジタル遅延回路の出力信号と、を入力される。デジタル減算器は、ＡＤ変換器ＡＤＣの出力信号から、デジタル遅延回路の出力信号を、減算する。すなわち、デジタル減算器は、直近にサンプルされた入力信号に応じたデジタル信号から、その１クロック前にサンプルされた入力信号に応じたデジタル信号を、減算する。そして、デジタル減算器は、減算結果を示すデジタル信号を出力する。デジタル減算器の出力信号は、入力信号の１クロック毎の差分（傾き）に対応する、離散時間の導関数信号となる。

検出信号生成回路は、ＡＤ変換器ＡＤＣの出力信号と、デジタル減算器の出力信号（導関数信号）と、を入力される。検出信号生成回路は、入力された２つの信号に基づいて、パルス検出信号と、パイルアップ検出信号と、を出力する。パルス検出信号とは、パルスを検出したことを示す信号である。パイルアップ検出信号とは、パイルアップを検出したことを示す信号である。パイルアップとは、複数のパルスが重畳することをいう。

ここで、図２は、図１のパルス検出回路の動作を示すタイミングチャートである。図２に示すように、検出信号生成回路は、導関数信号が第１検出レベル以上になると、パルス検出信号を出力する。これは、入力されたパルスの立ち上がりを検出することに相当する。すなわち、図１のパルス検出回路は、パルスの立ち上がりを検出することにより、パルスを検出する。

また、検出信号生成回路は、導関数信号が第１検出レベル以上の期間に、導関数信号が下降から上昇に転じると、パイルアップ検出信号を出力する。これは、先に入力されたパルスの立ち上がり期間に入力された次のパルスの立ち上がりを検出することに相当する。すなわち、図１のパルス検出回路は、先に入力されたパルスの立ち上がり期間に入力された次のパルスの立ち上がりを検出することにより、パイルアップを検出する。

上記の通り、図１のパルス検出回路は、パルス及びパイルアップをそれぞれ検出することができる。しかしながら、図１のパルス検出回路は、消費電力が大きい、という問題があった。これは、図１のパルス検出回路が、サンプルホールド回路ＳＨやＡＤ変換器ＡＤＣを備える上、高速のクロック（入力信号の最高周波数成分の２倍以上の周波数を有するクロック）を必要とするためである。

また、図１のパルス検出回路では、先に入力されたパルスの立ち下がり期間に発生したパイルアップを検出できず、応用範囲が限定されてしまう、という問題があった。これは、図２に示すように、パルスの立ち下がり時には、導関数信号が負の値になり、第１検出レベルより小さくなってしまうためである。

図３は、従来のパルス検出回路の他の例を示す図である。図３のパルス検出回路は、アナログ遅延回路と、２つのアナログ比較器ＡＣ_１，ＡＣ_２と、検出信号生成回路と、を備える。図３のパルス検出回路の各構成は、連続時間で動作する。

アナログ遅延回路は、入力信号を入力される。アナログ遅延回路は、入力信号を所定時間遅延させて出力する。

アナログ比較器ＡＣ_１は、入力信号と、アナログ遅延回路の出力信号と、を入力される。アナログ比較器ＡＣ_１は、入力された２つのアナログ信号を比較する。すなわち、アナログ比較器ＡＣ_１は、現在の入力信号と、所定時間前の入力信号と、を比較する。そして、アナログ比較器ＡＣ_１は、比較結果を示す２値の信号（増減信号）を出力する。

以下では、アナログ比較器ＡＣ_１は、入力信号がアナログ遅延回路の出力信号より大きい場合に１（Ｈｉｇｈ）を出力し、小さい場合に０（Ｌｏｗ）を出力するものとする。すなわち、入力信号が増加している場合に増減信号は１となり、入力信号が減少している場合に増減信号は０となる。

アナログ比較器ＡＣ_２は、入力信号と、閾値信号と、を入力される。閾値信号は、所定のレベル（第２検出レベル）を有する信号である。アナログ比較器ＡＣ_２は、入力信号と閾値信号（第２検出レベル）とを比較し、比較結果を示す２値の信号（超過信号）を出力する。

以下では、アナログ比較器ＡＣ_２は、入力信号が第２検出レベルより大きい場合に１を出力し、小さい場合に０を出力するものとする。すなわち、入力信号が第２検出レベルより大きい場合に超過信号は１となり、入力信号が第２検出レベルより小さい場合に超過信号は０となる。

検出信号生成回路は、アナログ比較器ＡＣ_１の出力信号（増減信号）と、アナログ比較器ＡＣ_２の出力信号（超過信号）と、を入力される。検出信号生成回路は、入力された２つの信号に基づいて、パルス検出信号と、パイルアップ検出信号と、を出力する。

ここで、図４は、図３のパルス検出回路の動作を示すタイミングチャートである。図４に示すように、検出信号生成回路は、超過信号が０から１に遷移すると、パルス検出信号を出力する。これは、第２検出レベルより大きい入力信号を検出することに相当する。すなわち、図３のパルス検出回路は、第２検出レベルより大きい入力信号を検出することにより、パルスを検出する。

また、検出信号生成回路は、超過信号が１の期間に、増減信号が０から１に遷移すると、パイルアップ検出信号を出力する。これは、第２検出レベルより大きい入力信号が入力されている期間における入力信号のレベルの減少から増加への転換を検出することに相当する。すなわち、図３のパルス検出回路は、第２検出レベルより大きい入力信号が入力されている期間における入力信号のレベルの減少から増加への転換を検出することにより、パイルアップを検出する。

上記の通り、図３のパルス検出回路は、パルス及びパイルアップをそれぞれ検出することができる。しかしながら、図３のパルス検出回路は、アナログ遅延回路の遅延時間をアナログ比較器ＡＣ_１，ＡＣ_２の遅延時間より長くする必要があるため、パルス検出信号やパイルアップ検出信号の応答遅延が長くなる、という問題があった。

また、図３のパルス検出回路は、遅延時間の長いアナログ遅延回路を構成するために、オペアンプやディレイラインを用いると、消費電力や回路面積が大きくなる、という問題があった。

以上の背景を踏まえたパルス検出回路の実施形態について、以下で説明する。

（第１実施形態）
第１実施形態に係るパルス検出回路について、図５〜図８を参照して説明する。図５は、本実施形態に係るパルス検出回路を示す図である。図５に示すように、本実施形態に係るパルス検出回路は、温度計コード信号変換回路１と、デジタル遅延回路２と、デジタル比較器３，４と、ＳＲラッチ５と、検出信号生成回路６と、を備え、各構成は連続時間で動作する。

温度計コード信号変換回路１（以下、「変換回路１」という）は、入力信号を入力され、温度計コード信号に変換して出力する。温度計コード信号とは、入力信号のレベルを温度計コードで示したｎビット（ｎ≧２）のデジタル信号である。

以下では、変換回路１が出力するｎビットの温度計コード信号を、（ＸＸ・・・）と表す。Ｘは、温度計コード信号の各ビットであり、０又は１となる。また、（ＸＸ・・・）における最下位ビット（右端のビット）を１番目のビット、最上位ビット（左端のビット）をｎ番目のビットという。

温度計コード信号では、あるビットが１になると、そのビットより下位（右側）の全てのビットが１になる。このため、例えば、４ビットの温度計コード信号の場合、温度計コード信号は、（００００）、（０００１）、（００１１）、（０１１１）、（１１１１）の５つのいずれかとなる。このように、ｎビットの温度計コード信号は、（ｎ＋１）通りの値を取り得る。したがって、入力信号のレベルは、ｎビットの温度計コード信号により、（ｎ＋１）階調で表される。

変換回路１は、図５に示すように、ｎ個（ｎ≧２）のアナログ比較器ＡＣ_ｉ（１≦ｉ≦ｎ）を備える。各アナログ比較器ＡＣ_ｉは、入力信号と、所定のレベルを有する閾値信号ｉと、をそれぞれ入力される。各アナログ比較器ＡＣ_ｉに入力される閾値信号ｉのレベルはそれぞれ異なる。以下では、閾値信号ｉのレベルを閾値レベルｉという。

アナログ比較器ＡＣ_ｉは、入力信号と、閾値信号ｉと、を比較し、比較結果を示す２値の信号を出力する。以下では、アナログ比較器ＡＣ_ｉは、入力信号が閾値信号ｉより大きい（すなわち、入力信号のレベルが閾値レベルｉより大きい）場合に１を出力し、入力信号が閾値信号ｉより小さい（すなわち、入力信号のレベルが閾値レベルｉより小さい）場合に０を出力するものとする。

上記の温度計コード信号は、ｎ個のアナログ比較器ＡＣ_ｉの出力信号により構成される。各閾値レベルｉが、閾値レベル１から閾値レベルｎの順番に大きくなるように設定された場合、アナログ比較器ＡＣ_ｉの出力信号は、温度計コード信号のｉ番目のビットに対応する。各閾値レベルｉを設定する間隔（すなわち、閾値レベルｉと閾値レベルｉ＋１との差）は、一定であってもよいし、異なってもよい。閾値レベルの設定方法については後述する。

この変換回路１は、例えばｎ＝４の場合、アナログ比較器ＡＣ_１〜ＡＣ_４を備える。アナログ比較器ＡＣ_１〜ＡＣ_４は、入力信号と、閾値信号１〜４と、をそれぞれ比較する。このとき、閾値レベル１＜閾値レベル２＜閾値レベル３＜閾値レベル４となるように、各閾値レベルが設定される。

この変換回路１に、閾値レベル３より大きく閾値レベル４より小さい入力信号が入力された場合、アナログ比較器ＡＣ_１〜ＡＣ_３は１を出力し、アナログ比較器ＡＣ_４は０を出力する。アナログ比較器ＡＣ_ｉの出力信号は、温度計コード信号のｉ番目のビットに対応するから、変換回路１が出力する温度計コード信号は（０１１１）となる。

デジタル遅延回路２は、変換回路１から温度計コード信号を入力される。デジタル遅延回路２は、入力された温度計コード信号を所定の遅延時間τ_２だけ遅延させて出力する。遅延時間τ_２は、デジタル比較器３，４の遅延時間τ_３，τ_４より長くなるように設定される。

以下では、デジタル遅延回路２が遅延させた温度計コード信号を、遅延信号という。遅延信号は、遅延時間τ_２前に入力された入力信号のレベルを、温度計コードで示したｎビットのデジタル信号である。

デジタル比較器３（第１のデジタル比較器）は、変換回路１から温度計コード信号を入力され、デジタル遅延回路２から遅延信号を入力される。デジタル比較器３は、入力された温度計コード信号と遅延信号とを比較して、比較結果に応じた２値の信号（増加信号）を出力する。

増加信号は、現在の入力信号が遅延時間τ_２前の入力信号より大きいか否かを示す信号である。以下では、デジタル比較器３は、現在の入力信号が遅延時間τ_２前の入力信号より大きい場合に１を出力し、それ以外の場合に０を出力するものとする。

デジタル比較器４（第２のデジタル比較器）は、変換回路１から温度計コード信号を入力され、デジタル遅延回路２から遅延信号を入力される。デジタル比較器４は、入力された温度計コード信号と遅延信号とを比較して、比較結果に応じた２値の信号（減少信号）を出力する。

減少信号は、現在の入力信号が遅延時間τ_２前の入力信号より小さいか否かを示す信号である。以下では、デジタル比較器４は、現在の入力信号が遅延時間τ_２前の入力信号より小さい場合に１を出力し、それ以外の場合に０を出力するものとする。

デジタル比較器３，４は、それぞれ所定の遅延時間τ_３，τ_４を有する。上述の通り、デジタル遅延回路２の遅延時間τ_２は、遅延時間τ_３，τ_４より長く設定されるため、パルス検出回路の動作速度は、遅延時間τ_３，τ_４により制限される。一般に、デジタル比較器の遅延時間は、アナログ比較器の遅延時間より短いため、本実施形態に係るパルス検出回路は、図３のパルス検出回路より、動作を高速化することができる。

ここで、図６は、ツリー状の論理回路により構成された、デジタル比較器３の一例を示す図である。図６は、温度計コード信号が８ビットである（変換回路１が８つのアナログ比較器ＡＣ_１〜ＡＣ_８を備える）場合のデジタル比較器３を示している。

図６に示すように、このデジタル比較器３は、ＮＡＮＤゲートＬ_１１〜Ｌ_１８と、ＮＡＮＤゲートＬ_２１〜Ｌ_２４と、ＮＯＲゲートＬ_３１，Ｌ_３２と、ＮＡＮＤゲートＬ_４と、を備える。

ＮＡＮＤゲートＬ_１ｉ（１≦ｉ≦８）は、入力端子ＩＮ１［ｉ−１］と、入力端子ＩＮ２［ｉ−１］と、を備える。入力端子ＩＮ１［ｉ−１］には、アナログ比較器ＡＣ_ｉの出力信号（温度計コード信号のｉ番目のビット）が入力される。入力端子ＩＮ２［ｉ−１］には、デジタル遅延回路２によって遅延されたアナログ比較器ＡＣ_ｉの出力信号（遅延信号のｉ番目のビット）が、反転入力される。ＮＡＮＤゲートＬ_１ｉは、入力端子ＩＮ１［ｉ−１］に１を入力され、かつ、入力端子ＩＮ２［ｉ−１］に０を入力された場合に０を出力し、それ以外の場合に１を出力する。

ＮＡＮＤゲートＬ_２ｊ（１≦ｊ≦４）は、入力端子ＩＮ１と、入力端子ＩＮ２と、を備える。ＮＡＮＤゲートＬ_２ｊの入力端子ＩＮ１には、ＮＡＮＤゲートＬ_{１（ｊ×２）}の出力信号が入力される。ＮＡＮＤゲートＬ_２ｊの入力端子ＩＮ２には、ＮＡＮＤゲートＬ_{１（ｊ×２−１）}の出力信号が入力される。ＮＡＮＤゲートＬ_２ｊは、入力端子ＩＮ１に１を入力され、かつ、入力端子ＩＮ２に１を入力された場合に０を出力し、それ以外の場合に１を出力する。

ＮＯＲゲートＬ_３ｋ（１≦ｋ≦２）は、入力端子ＩＮ１と、入力端子ＩＮ２と、を備える。ＮＯＲゲートＬ_３ｋの入力端子ＩＮ１には、ＮＡＮＤゲートＬ_{２（ｋ×２）}の出力信号が入力される。ＮＯＲゲートＬ_３ｋの入力端子ＩＮ２には、ＮＡＮＤゲートＬ_{２（ｋ×２−１）}の出力信号が入力される。ＮＯＲゲートＬ_３ｋは、入力端子ＩＮ１に０を入力され、かつ、入力端子ＩＮ２に０を入力された場合に１を出力し、それ以外の場合に０を出力する。

ＮＡＮＤゲートＬ_４は、入力端子ＩＮ１と、入力端子ＩＮ２と、を備える。ＮＡＮＤゲートＬ_４の入力端子ＩＮ１には、ＮＯＲゲートＬ_３２の出力信号が入力される。ＮＡＮＤゲートＬ_４の入力端子ＩＮ２には、ＮＯＲゲートＬ_３１の出力信号が入力される。ＮＡＮＤゲートＬ_４は、入力端子ＩＮ１に１を入力され、かつ、入力端子ＩＮ２に１を入力された場合に０を出力し、それ以外の場合に１を出力する。

ここで、このデジタル比較器３の動作について具体的に説明する。

まず、現在の入力信号が遅延時間τ_２前の入力信号より大きい場合について説明する。以下では、現在の入力信号のレベルは、閾値レベル６より大きく閾値レベル７より小さいものとする。また、遅延時間τ_２前の入力信号のレベルは、閾値レベル５より大きく閾値レベル６より小さいものとする。このとき、温度計コード信号は（００１１１１１１）となり、遅延信号は（０００１１１１１）となる。

この温度計コード信号及び遅延信号が、図６のデジタル比較器３に入力されると、ＮＡＮＤゲートＬ_１１〜Ｌ_１８の出力信号は（１１０１１１１１１）となり、ＮＡＮＤゲートＬ_２１〜Ｌ_２４の出力信号は（０１００）となり、ＮＯＲゲートＬ_３１，Ｌ_３２の出力信号は（０１）となり、ＮＡＮＤゲートＬ_４の出力信号は１となる。

このように、図６のデジタル比較器３は、現在の入力信号が遅延時間τ_２前の入力信号より大きい場合に１を出力する。すなわち、増加信号は１となる。

次に、現在の入力信号が遅延時間τ_２前の入力信号より小さい場合について説明する。以下では、現在の入力信号のレベルは、閾値レベル５より大きく閾値レベル６より小さいものとする。また、遅延時間τ_２前の入力信号のレベルは、閾値レベル６より大きく閾値レベル７より小さいものとする。このとき、温度計コード信号は（０００１１１１１）となり、遅延信号は（００１１１１１１）となる。

この温度計コード信号及び遅延信号が、図６のデジタル比較器３に入力されると、ＮＡＮＤゲートＬ_１１〜Ｌ_１８の出力信号は（１１１１１１１１）となり、ＮＡＮＤゲートＬ_２１〜Ｌ_２４の出力信号は（００００）となり、ＮＯＲゲートＬ_３１，Ｌ_３２の出力信号は（１１）となり、ＮＡＮＤゲートＬ_４の出力信号は０となる。

このように、図６のデジタル比較器３は、現在の入力信号が遅延時間τ_２前の入力信号より小さい場合に０を出力する。すなわち、増加信号は０となる。

さらに、現在の入力信号のレベルと遅延時間τ_２前の入力信号のレベルが同じ場合について説明する。以下では、現在及び遅延時間τ_２前の入力信号のレベルは、いずれも閾値レベル６より大きく閾値レベル７より小さいものとする。このとき、温度計コード信号及び遅延信号はいずれも（００１１１１１１）となる。

この温度計コード信号及び遅延信号が、図６のデジタル比較器３に入力されると、ＮＡＮＤゲートＬ_１１〜Ｌ_１８の出力信号は（１１１１１１１１）となり、ＮＡＮＤゲートＬ_２１〜Ｌ_２４の出力信号は（００００）となり、ＮＯＲゲートＬ_３１，Ｌ_３２の出力信号は（１１）となり、ＮＡＮＤゲートＬ_４の出力信号は０となる。

このように、図６のデジタル比較器３は、現在の入力信号のレベルと遅延時間τ_２前の入力信号のレベルが同じ場合に０を出力する。すなわち、増加信号は０となる。

以上説明した通り、図６のデジタル比較器３は、現在の入力信号が遅延時間τ_２前の入力信号より大きい場合に１を出力し、それ以外の場合に０を出力する。すなわち、図６の論理回路は、本実施形態に係るデジタル比較器３として利用することができる。これは、本実施形態において、入力信号が温度計コード信号に変換されるためである。

このデジタル比較器３の遅延時間τ_３のオーダーは、ｌｏｇ（ｎ）である。これに対して、図１に示したような、ＡＤ変換されたデジタル信号を入力される一般的なデジタル比較器の遅延時間のオーダーはｎである。したがって、図６に示すようなツリー状の論理回路によってデジタル比較器３を構成することにより、従来のパルス検出回路で利用されるデジタル比較器よりも遅延時間を短縮することができる。結果として、パルス検出回路の動作を高速化することができる。

なお、図６の例では、デジタル比較器３は、ＮＡＮＤゲートとＮＯＲゲートとにより構成されているが、ＮＡＮＤゲート又はＮＯＲゲートだけで構成することもできるし、ＡＮＤゲートやＮＯＴゲートを利用して構成することも可能である。

また、図６の例では、温度計コード信号は８ビットであったが、温度計コード信号のビット数は任意である。いずれの場合も、ツリー状の論理回路によって、デジタル比較器３を構成することができる。

さらに、図６の論理回路により、デジタル比較器４を構成することもできる。図６の論理回路をデジタル比較器４として利用する場合、温度計コード信号及び遅延信号を、デジタル比較器３として利用する場合と逆の端子に入力すればよい。すなわち、遅延信号をＮＡＮＤゲート_１ｉの入力端子ＩＮ１［ｉ−１］に入力し、温度計コード信号をＮＡＮＤゲート_１ｉの入力端子ＩＮ２［ｉ−１］に入力すればよい。デジタル比較器４を図６のようなツリー状の論理回路により構成することにより、遅延時間τ_４を短縮し、パルス検出回路の動作を高速化することができる。

ＳＲラッチ５は、Ｓ入力端子と、Ｒ入力端子と、を備える。Ｓ入力端子は、デジタル比較器３から増加信号を入力される。Ｒ入力端子は、デジタル比較器４から減少信号を入力される。ＳＲラッチ５は、増加信号及び減少信号に基づいて、増減信号を出力する。増減信号とは、入力信号が増加中か減少中かを示す２値の信号である。以下では、ＳＲラッチ５は、入力信号が増加中の場合に１を出力し、減少中の場合に０を出力するものとする。

具体的には、ＳＲラッチ５は、増加信号が１であり、かつ、減少信号が０である場合に１を出力する。また、ＳＲラッチ５は、増加信号が０であり、かつ、減少信号が１である場合に０を出力する。さらに、ＳＲラッチ５は、増加信号が０であり、かつ、減少信号が０である場合に、その時点で出力している０又は１の値を保持する。

検出信号生成回路６（以下、「生成回路６」という）は、変換回路１から温度計コード信号を入力され、ＳＲラッチ５から増減信号を入力される。生成回路６は、入力された温度計コード信号及び増減信号に基づいて、パルス検出信号と、パイルアップ検出信号と、を生成して出力する。

生成回路６は、増減信号が０から１に遷移するとパルス検出信号を生成する。これは、入力されたパルスの立ち上がりを検出することに相当する。すなわち、本実施形態に係るパルス検出回路は、パルスの立ち上がりを検出することにより、パルスを検出する。

また、生成回路６は、入力信号のレベルが所定値より大きい期間に、増減信号が０から１に遷移すると、パイルアップ検出信号を出力する。これは、先に入力されたパルスのレベルが所定値より大きい期間に入力された次のパルスの立ち上がりを検出することに相当する。すなわち、本実施形態に係るパルス検出回路は、先に入力されたパルスのレベルが所定値より大きい期間に入力された次のパルスの立ち上がりを検出することより、パイルアップを検出する。

次に、本実施形態に係るパルス検出回路の動作について、図７を参照して具体的に説明する。図７は、本実施形態に係るパルス検出回路の動作を示すタイミングチャートである。以下では、変換回路１は、アナログ比較器ＡＣ_１〜ＡＣ_５を備え、５ビットの温度計コード信号を出力するものとする。また、生成回路６は、入力信号のレベルが閾値レベル２より大きい期間に次のパルスが入力された場合にパイルアップを検出するものとする。

図７に示すように、時刻ｔ_１にパルスが入力されるまで、入力信号のレベルは閾値レベル１より小さい。このため、時刻ｔ_１において、温度計コード信号は（０００００）、遅延信号は（０００００）、増加信号は０、減少信号は０となる。このとき、図７に示すように、増減信号は０であるものとする。

時刻ｔ_１に１つめのパルスが入力されると、入力信号のレベルが上昇し、入力信号のレベルが閾値レベル１より大きくなり、温度計コード信号が（００００１）となり、増加信号が１になり、増減信号が０から１に遷移し、パルス検出信号が出力される。すなわち、パルスが検出される。なお、増減信号が０から１に遷移した時点で、入力信号のレベルは閾値レベル２より小さいため、パイルアップ検出信号は出力されない。

その後、１つ目のパルスがピークを迎える時刻ｔ_２まで、入力信号のレベルは、単調に上昇する。図７の例では、時刻ｔ_２における入力信号のレベルは閾値レベル３より大きい。したがって、時刻ｔ_２において、温度計コード信号は（００１１１）、遅延信号は（００１１１）、増加信号は０、減少信号は０となる。

また、時刻ｔ_２まで減少信号は０のままであるため、増減信号は１のままである。このように、本実施形態では、ＳＲラッチ５によって、増加信号及び減少信号の値を保持することにより、増減信号が生成される。

続いて、時刻ｔ_３に入力信号のレベルが閾値レベル３より小さくなると、温度計コード信号が（０００１１）になり、減少信号が１になり、増減信号が１から０に遷移する。

その後、２つ目のパルスが入力される時刻ｔ_４まで、入力信号のレベルは閾値レベル２より大きく閾値レベル３より小さいままである。したがって、時刻ｔ_４において、温度計コード信号は（０００１１）、遅延信号は（０００１１）、増加信号は０、減少信号は０、増減信号は０となる。

時刻ｔ_４に２つ目のパルスが入力され、パイルアップが発生すると、入力信号のレベルが上昇し、閾値レベル３より大きくなり、温度計コード信号が（００１１１）となり、増加信号が１になり、増減信号が０から１に遷移し、パルス検出信号が出力される。すなわち、パルスが検出される。

また、増減信号が０から１に遷移した時点で、入力信号のレベルは閾値レベル２より大きいため、パイルアップ検出信号が出力される。すなわち、パイルアップが検出される。

その後、２つ目のパルスがピークを迎える時刻ｔ_５まで、入力信号のレベルは、単調に上昇する。図７の例では、時刻ｔ_５における入力信号のレベルは閾値レベル５より大きい。したがって、時刻ｔ_５において、温度計コード信号は（１１１１１）、遅延信号は（１１１１１）、増加信号は０、減少信号は０、増減信号は１となる。

続いて、時刻ｔ_６に入力信号のレベルが閾値レベル５より小さくなると、温度計コード信号は（０１１１１）となり、減少信号が１になり、増減信号が１から０に遷移する。

以降、入力信号のレベルは、単調に下降し、時刻ｔ_４に入力された２つ目のパルスの立ち下がり終了時点で、閾値レベル１より小さくなる。次のパルスが入力されるまで、温度計コード信号は（０００００）、遅延信号は（０００００）、増加信号は０、減少信号は０、増減信号は０となる。すなわち、図７における時刻ｔ_１より前の状態に戻る。

以上説明した通り、本実施形態に係るパルス検出回路は、パルス及びパイルアップを検出することができる。このパルス検出回路は、連続時間で動作するため、図１のパルス検出回路とは異なり、サンプルホールド回路ＳＨ、ＡＤ変換器ＡＤＣ高速、及び高速なクロックがいずれも不要である。したがって、本実施形態に係るパルス検出回路は、図１のパルス検出回路より、消費電力を抑制し、回路面積の小さくすることができる。

また、本実施形態に係るパルス検出回路は、デジタル遅延回路によって温度計コード信号を遅延させる。一般に、デジタル遅延回路は、アナログ遅延回路より、消費電力及び回路面積が小さい。したがって、本実施形態に係るパルス検出回路は、アナログ遅延回路を備える図３のパルス検出回路より、消費電力を抑制し、回路面積を小さくすることができる。

さらに、本実施形態に係るパルス検出回路は、デジタル比較器３，４によって入力信号の増加及び減少を判定する。一般に、デジタル比較器は、アナログ比較器より、動作が高速である。したがって、本実施形態に係るパルス検出回路は、アナログ比較器を備える図３のパルス検出回路より、動作を高速化することができる。

またさらに、本実施形態に係るパルス検出回路は、図１のパルス検出回路とは異なり、先に入力されたパルスの立ち下がり期間に発生したパイルアップを検出することができる。

なお、以上の説明において、パイルアップ検出回路は、入力信号のレベルが閾値レベル２より大きい期間にパイルアップを検出したが、パイルアップを検出する期間（検出期間）を決定する閾値レベルは任意に設定可能である。

ただし、入力信号のレベルが閾値レベル１より大きい期間にパイルアップを検出する場合には、検出期間の開始を、所定時間遅らせる必要がある。すなわち、生成回路６は、現在が検出期間であるかを、所定時間前の入力信号のレベルと、閾値レベル１と、を比較することにより判定する必要がある。理由は以下の通りである。

上述の通り、パルスが入力され、増減信号が０から１に遷移するタイミングにおいて、入力信号のレベルは、閾値レベル１より大きくなっている。したがって、検出期間の開始を遅らせない場合、上記のタイミングは、検出期間に含まれることになる。結果として、生成回路６は、パルスが入力されると、検出期間中に増減信号が０から１に遷移するため、パイルアップを誤検出してしまう。

これに対して、検出期間を遅らせた場合、上記のタイミングでは、所定時間前の入力信号のレベルと、閾値レベル１と、が比較される。ここで、所定時間を、パイルアップ検出信号の応答時間より長い時間に設定すると、所定時間前の入力信号は、レベルが閾値レベル１より大きくなる前の入力信号となる。結果として、上記のタイミングは、検出期間ではないと判定され、パイルアップが誤検出されなくなる。

このように、検出期間の開始を遅らせることにより、パルスが入力されたタイミングでのパイルアップの誤検出を抑制することができる。検出期間の遅延は、生成回路６が検出期間の判定を、閾値レベル１と、デジタル遅延回路などにより遅延された温度計コード信号（例えば、遅延信号）と、を比較することにより可能となる。

また、以上の説明では、図７に示すように、パルス検出回路に、無信号時のレベルより高レベルのパルスが入力されることを前提としたが、低レベルのパルスが入力されてもよい。この場合、生成回路６は、増減信号が１から０に遷移したときにパルス検出信号を出力すればよい。また、生成回路６は、入力信号のレベルが所定値より小さい期間に、増減信号が１から０に遷移したときに、パイルアップ検出信号を出力すればよい。

ここで、本実施形態における閾値レベルの設定方法について、図８を参照して説明する。本実施形態に係るパルス検出回路は、閾値レベルを多く設定するほど、パルス及びパイルアップの検出精度が向上する。しかしながら、閾値レベルを多く設定すると、アナログ比較器ＡＣ_ｉの数も多くなり、変換回路１の消費電力や回路面積が増大する。このため、消費電力や回路面積の観点では、閾値レベルは少ない方が好ましい。そこで、少ない閾値レベルでパルス及びパイルアップを精度よく検出可能な閾値レベルの設定方法として、図８に示す設定方法が考えられる。

図８は、閾値レベルの設定方法の一例を示す図である。図８において、太線は、入力信号のピークレベルの発生確率を示している。図８の例では、パルスのピークレベルの発生確率は、１２８で最高となり、１２８から離れる程低くなっている。

このようなパルスに対して、ｎ個の閾値レベルは、ピークレベルの発生確率が高いレベル領域ほど間隔が狭く、発生確率が低いレベル領域ほど間隔が広く設定されている。すなわち、１２８の近傍のレベル領域では間隔が狭く、１２８から離れたレベル領域では間隔が広くなるように、ｎ個の閾値レベルが設定されている。ｎ個の閾値レベルをこのように設定することにより、ｎ個の閾値レベルを一定間隔で設定した場合に比べて、パルス及びパイルアップの検出精度を向上させることができる。

このような閾値レベルの設定方法は、ピークレベルの発生確率をｎ＋１等分するように、ｎ個の閾値レベルを設定することにより実現できる。例えば、ｎ＝４の場合、４個の閾値レベルにより分割される、５個のレベル領域におけるピークレベルの発生確率が等しくなるように、閾値１〜４を設定すればよい。各レベル領域におけるピークレベルの発生確率は、図８における、太線より下側の面積と対応する。なお、図８のようなピークレベルの発生確率は、実験により求めることができる。

（第２実施形態）
第２実施形態に係るパルス検出回路について、図９を参照して説明する。図９は、本実施形態に係るパルス検出回路を示す図である。図９に示すように、本実施形態に係るパルス検出回路は、ＳＲラッチ５の代わりに、Ｄラッチ７を備える。他の構成は第１実施形態と同様である。

Ｄラッチ７は、Ｄ入力端子と、Ｇ入力端子と、Ｒ入力端子と、を備える。Ｄ入力端子は、電源ラインに接続される。Ｇ入力端子は、デジタル比較器３から増加信号を入力される。Ｒ入力端子は、デジタル比較器４から減少信号を入力される。Ｄラッチ７は、増加信号及び減少信号に基づいて、増減信号を出力する。以下では、Ｄラッチ７は、入力信号が増加中の場合に１を出力し、減少中の場合に０を出力するものとする。このとき、Ｄラッチ７は、第１実施形態におけるＳＲラッチ５と同様の動作をする。

具体的には、Ｄラッチ７は、増加信号が１であり、かつ、減少信号が０である場合に１を出力する。また、Ｄラッチ７は、増加信号が０であり、かつ、減少信号が１である場合に０を出力する。さらに、Ｄラッチ７は、増加信号が０であり、かつ、減少信号が０である場合に、その時点で出力している０又は１の値を保持する。

ＳＲラッチ５は、ループ構造を有するため、一般的なデジタル回路の設計手法における動作タイミングの解析が困難である。これに対して、Ｄラッチ７は、ループ構造を有さない。したがって、本実施形態のように、ＳＲラッチ５の代わりにＤラッチ７を用いることにより、動作タイミングの解析が容易なパルス検出回路を構成できる。

（第３実施形態）
第３実施形態に係る放射線検出装置１００について、図１０を参照して説明する。本実施形態に係る放射線検出装置１００は、上述の第１実施形態又は第２実施形態に係るパルス検出回路を備える。図１０は、本実施形態に係る放射線検出装置１００を示す図である。図１０に示すように、放射線検出装置１００は、放射線検出器１１０と、放射線検出回路１２０と、を備える。

放射線検出器１１０は、入射した放射線に応じた信号を出力する。一般に、放射線検出器１１０が出力する信号は、パルスとなる。放射線検出器１１０は、例えば、シンチレータ及び光電子増倍管を備えるシンチレーション検出器であるが、これに限られない。放射線検出器１１０は、例えば、半導体検出器やガイガー＝ミュラー管（ＧＭ管）であってもよい。放射線検出器１１０の出力信号は、放射線検出回路１２０に入力される。

放射線検出回路１２０は、放射線検出器１１０の出力信号を信号処理する信号処理回路である。放射線検出回路１２０は、放射線検出器１１０の出力信号に基づいて、放射線の検出や弁別を行う。放射線検出回路１２０は、放射線検出器１１０と一体に形成されてもよいし、放射線検出器１１０と接続可能なＩＣ（集積回路）として形成されてもよい。図１０に示すように、放射線検出回路１２０は、パルス検出回路１２１と、ＡＤ変換回路１２２と、カウンタ回路１２３と、を備える。

パルス検出回路１２１は、上述の第１実施形態又は第２実施形態に係るパルス検出回路である。パルス検出回路１２１は、放射線検出器１１０の出力信号を入力され、パルス及びパイルアップを検出する。パルス検出回路１２１がパルスを検出することにより、放射線検出器１１０に入射した放射線を検出することができる。パルス検出回路１２１が出力したパルス検出信号及びパイルアップ検出信号は、ＡＤ変換回路１２２に入力される。

ＡＤ変換回路１２２は、放射線検出器１１０の出力信号を入力され、ＡＤ変換する。ＡＤ変換回路１２２によるＡＤ変換は、パルス検出信号及びパイルアップ検出信号により制御される。

ＡＤ変換回路１２２は、パルス検出信号を入力されると、ＡＤ変換を開始する。例えば、ＡＤ変換回路１２２は、放射線検出器１１０の出力信号（すなわち、パルス検出回路が検出したパルス）を積分し、積分値をＡＤ変換し、ＡＤ変換値を出力する。これにより、放射線検出器１１０に入射した放射線のエネルギーを示すデジタル信号が出力される。

ＡＤ変換回路１２２による積分は、積分の開始から所定時間後に終了してもよいし、放射線検出器１１０の出力信号のレベルが所定値以下になった時点で終了してもよいし、パルス検出回路１２１などから終了信号を入力された時点で終了してもよい。

また、ＡＤ変換回路１２２は、放射線検出器１１０の出力信号のピーク値をサンプリングし、サンプリングしたピーク値をＡＤ変換し、ＡＤ変換値を出力してもよい。ピーク値のサンプリングは、既存のピークホールド回路などにより可能である。なお、ＡＤ変換回路１２２によるＡＤ変換方法は、上記の方法に限られず、用途に応じて任意に選択可能である。

ＡＤ変換回路１２２は、パイルアップ検出信号を入力されると、実行中のＡＤ変換をリセットする。このため、パルス検出回路１２１によってパルスが検出された場合であっても、パイルアップが検出された場合には、ＡＤ変換は実行されない。

カウンタ回路１２３は、ＡＤ変換回路１２２が出力したＡＤ変換値をそれぞれカウントする。カウンタ回路１２３がカウントしたＡＤ変換値毎のカウント値により、放射線のエネルギースペクトルなどが得られるため、放射線を弁別することができる。

以上説明した通り、本実施形態に係る放射線検出回路１２０は、パイルアップが発生した場合にパルスのＡＤ変換を行わないため、放射線のエネルギースペクトルなどが精度よく得られる。したがって、放射線を精度よく弁別することができる。

また、第１実施形態又は第２実施形態に係るパルス検出回路１２１を備えるため、本実施形態に係る放射線検出回路１２０は、消費電力を抑制し、回路面積を小さくし、動作を高速化することができる。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

１：温度計コード信号変換回路、２：デジタル遅延回路、３，４：デジタル比較器、５：ＳＲラッチ、６：検出信号生成回路、７：Ｄラッチ、１００：放射線検出装置、１１０：放射線検出器、１２０：放射線検出回路、１２１：パルス検出回路、１２２：ＡＤ変換回路、１２３：カウンタ回路

Claims (12)

1. 入力信号を温度計コード信号に変換する変換回路と、
   前記温度計コード信号を所定の遅延時間だけ遅延させた遅延信号を出力する遅延回路と、
   前記温度計コード信号と、前記遅延信号と、を比較して、前記入力信号が前記遅延時間前の前記入力信号より大きいかを示す増加信号を出力する第１の比較器と、
   前記温度計コード信号と、前記遅延信号と、を比較して、前記入力信号が前記遅延時間前の前記入力信号より小さいかを示す減少信号を出力する第２の比較器と、
   前記増加信号と前記減少信号とに基づいて、前記入力信号が増加中か減少中かを示す増減信号を出力するラッチと、
   前記温度計コード信号と、前記増減信号と、に基づいて、パルス検出信号及びパイルアップ検出信号を生成する生成回路と、
   を備えるパルス検出回路。
2. 前記変換回路は、複数のアナログ比較器を備え、
   前記各アナログ比較器は、前記入力信号と、それぞれ異なるレベルを有する閾値信号と、を比較する
   請求項１に記載のパルス検出回路。
3. 前記温度計コード信号は、前記アナログ比較器の出力信号により構成される
   請求項２に記載のパルス検出回路。
4. 前記温度計コード信号は、前記入力信号のレベルを示すデジタル信号である
   請求項１乃至請求項３のいずれか１項に記載のパルス検出回路。
5. 前記生成回路は、前記増減信号が遷移すると、前記パルス検出信号を生成する
   請求項１乃至請求項４のいずれか１項に記載のパルス検出回路。
6. 前記生成回路は、前記入力信号のレベルが所定値より大きい期間に、前記増減信号が遷移すると、パイルアップ検出信号を生成する
   請求項１乃至請求項５のいずれか１項に記載のパルス検出回路。
7. 前記遅延回路の前記遅延時間は、前記第１の比較器及び前記第２の比較器の遅延時間より長い
   請求項１乃至請求項６のいずれか１項に記載のパルス検出回路。
8. 複数の前記閾値信号のレベルは、前記入力信号のピークの発生確率が高いレベル領域ほど間隔が狭く、前記発生確率が低いレベル領域ほど間隔が広くなるように設定される
   請求項１乃至請求項７のいずれか１項に記載のパルス検出回路。
9. 前記ラッチは、Ｓ入力端子と、Ｒ入力端子と、を備えるＳＲラッチであり、
   前記Ｓ入力端子は、前記増加信号を入力され、
   前記Ｒ入力端子は、前記減少信号を入力される
   請求項１乃至請求項８のいずれか１項に記載のパルス検出回路。
10. 前記ラッチは、Ｇ入力端子と、Ｒ入力端子と、を備えるＤラッチであり、
    前記Ｇ入力端子は、前記増加信号を入力され、
    前記Ｒ入力端子は、前記減少信号を入力される
    請求項１乃至請求項９のいずれか１項に記載のパルス検出回路。
11. 請求項１乃至請求項１０のいずれか１項に記載のパルス検出回路と、
    前記パルス検出回路の入力信号をＡＤ変換するＡＤ変換回路と、
    を備え、
    前記ＡＤ変換は、前記パルス検出回路の前記パルス検出信号及び前記パイルアップ検出信号により制御される
    放射線検出回路。
12. 入射した放射線に応じたパルスを出力する放射線検出器と、
    前記放射線検出器の出力信号が入力される請求項１１に記載の放射線検出回路と、
    を備える放射線検出装置。

Images