JP2016201806A - チャージポンプのノード電圧レベルを安定させるシステムおよび方法 - Google Patents

チャージポンプのノード電圧レベルを安定させるシステムおよび方法 Download PDF

Info

Publication number
JP2016201806A
JP2016201806A JP2016114538A JP2016114538A JP2016201806A JP 2016201806 A JP2016201806 A JP 2016201806A JP 2016114538 A JP2016114538 A JP 2016114538A JP 2016114538 A JP2016114538 A JP 2016114538A JP 2016201806 A JP2016201806 A JP 2016201806A
Authority
JP
Japan
Prior art keywords
voltage
transistor
drain node
circuit
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016114538A
Other languages
English (en)
Inventor
チェン・ジョン
Cheng Zhong
スワーナ・エル．・ナブボテュ
L Navubothu Swarna
ナム・ブイ．・ダン
V Dang Nam
シャオファ・コン
Xiaohua Kong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016201806A publication Critical patent/JP2016201806A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

【課題】位相ロックループ回路内のチャージポンプのノード電圧レベルを安定させるシステムおよび方法を提供する。
【解決手段】位相ロックループ１００内のチャージポンプ１３０は、第１の電圧源（ＶＤＤ）１０１と第２の電圧源（ＶＳＳ）１０３とを有する。第１の電圧源１０１は、第１の電流源１０２を介して第１のドレインノード（Ｖｐ）１０８を有する。第２のドレインノード（Ｖｎ）１１０は、第２の電流源１０４を介して第２の電圧源１０３に結合される。電圧追跡回路１１３は、第１のドレインノード１０８と第２のドレインノード１１０とに結合され、ドレインノード１０８、１１０における電圧を安定させるために、チャージポンプ１３０の出力電圧（Ｖｔｕｎｅ）１１６がフィードバックされる。チャージポンプ１３０の出力電圧１１６は、第１のスイッチ（Ｓ１）１２０と第２のスイッチ（Ｓ２）１２２との間のノードから出力される。
【選択図】図１

Description

本開示は、一般にチャージポンプのノード電圧レベルを安定させることに関する。
技術の進歩により、コンピューティングデバイスは、より小型でより強力になった。たとえば、現在、小型で、軽量で、ユーザが容易に持ち運べる、ポータブルワイヤレス電話、携帯情報端末（ＰＤＡ）、およびページングデバイスなど、ワイヤレスコンピューティングデバイスを含む、様々なポータブルパーソナルコンピューティングデバイスが存在する。より具体的には、セルラー電話およびインターネットプロトコル（ＩＰ）電話などのポータブルワイヤレス電話は、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話は、その中に組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤをも含むことができる。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用され得る、ウェブブラウザアプリケーションなど、ソフトウェアアプリケーションを含む、実行可能な命令を処理することができる。したがって、これらのワイヤレス電話はかなりの計算能力を含むことができる。
ワイヤレス電話および他の電子デバイス内の回路は、それの位相、周波数、またはその両方が入力信号（たとえば、クロック信号）に「ロック」される出力信号を生成する位相ロックループ（ＰＬＬ：phase-locked loop）を含み得る。たとえば、位相ロックループは、チャージポンプに応答する電圧制御発振器（ＶＣＯ：voltage controlled oscillator）を含み得る。位相検出器は、充電経路と放電経路とを切り替えることによって、チャージポンプに、所望の同調範囲内でＶＣＯに与えられる同調電圧を変化させる、「アップ」信号および「ダウン」信号を使用してチャージポンプを制御し得る。しかしながら、設計者は、モバイルデバイスのバッテリー寿命を増加させるために電源電圧を低減するので、チャージポンプのトランジスタは十分なヘッドルームを有しないことがある（すなわち深く飽和されないことがある）。したがって、同調電圧を生成するために使用されるオン経路とオフ経路とが不整合させられるような「不整合」が生じ、同調電圧への「電荷共有」および注入効果をもたらすことがある。不整合は、チャージポンプへの電流を増加させるように、またはＶＣＯの同調範囲を変更するように設計者に促すことがある。しかしながら、これらの手法は、電力消費を増加させるか、またはモバイルデバイスの性能を低減することがある。
ＰＬＬの全体的な性能および信頼性は、それのチャージポンプにおける不整合電流の影響を受けることがある。たとえば、電流源が、ドレインノードを介してチャージポンプの第１の経路に電流を与え、次いで、ドレインノードを介して第２の経路に電流を与えるために切り替わると、チャージポンプ中のトランジスタのための十分なヘッドルームがない場合、ドレインノード電圧は切換えプロセス中に変化する。電源電圧が低くなると、チャージポンプ中のトランジスタのためのヘッドルームが減少する。チャージポンプ中のトランジスタヘッドルームの低減により、ドレインノードの電圧は電流経路切替え中に著しく変化することがある。この電圧変化の増加は、ＰＬＬの電圧制御発振器（ＶＣＯ）に供給される同調電圧に対する電荷共有および注入の増加を引き起こす。次に、これは、チャージポンプ不整合電流（たとえば、ＶＣＯを供給するキャパシタを充電する電流の量対キャパシタを放電する電流の量）を増加させる。
ＰＬＬ内のチャージポンプなど、チャージポンプのドレインノード電圧を追跡し、安定させるためのシステムおよび方法を開示する。追跡回路が、ＰＬＬ中の電圧制御発振器（ＶＣＯ）に供給される同調電圧を追跡し得る。同調電圧は、追跡回路に関連するトランジスタのゲートにおいて追跡され得る。追跡中に、同調電圧が増加する（および第１の電源電圧に近づく）につれて、第１の追跡回路に関連するｎ形金属酸化物半導体（ＮＭＯＳ： n-type metal oxide semiconductor）トランジスタがオンになる。さらに、同調電圧が減少する（および第２の電源電圧に近づく）につれて、第２の追跡回路に関連するｐ形金属酸化物半導体（ＰＭＯＳ：p-type metal oxide semiconductor）トランジスタがオンになる。第１の追跡回路に関連するＮＭＯＳトランジスタがオンになったとき、同調電圧の値は、チャージポンプのＰＭＯＳ部に関連する電流源のドレインノードの電圧を安定させるために追跡される。第２の追跡回路に関連するＰＭＯＳトランジスタがオンになったとき、同調電圧の値は、チャージポンプのＮＭＯＳ部に関連する電流源のドレインノードの電圧を安定させるために追跡される。動作中に、それぞれのドレインノードの電圧は、切換え中に（たとえば同調電圧の値において）安定させられ、それにより、ＰＬＬのチャージポンプにおける電荷共有および注入問題が低減する。
特定の実施形態では、回路が、第１の電流源とキャパシタとに結合された充電電流経路を含む。充電電流経路は第１の電流源のドレインノードを含む。回路はまた、第２の電流源とキャパシタとに結合された放電電流経路を含む。放電電流経路は第２の電流源のドレインノードを含む。回路は、第１の電流源のドレインノードに結合された第１の追跡回路と、第２の電流源のドレインノードに結合された第２の追跡回路とをさらに含む。第１の追跡回路は、同調電圧信号に応答して第１の電流源のドレインノードの電圧レベルを安定させるために選択的に変更される。第２の追跡回路は、同調電圧信号に応答して第２の電流源のドレインノードの電圧レベルを安定させるために選択的に変更される。
別の特定の実施形態では、回路が、第１の電流源とキャパシタとに結合された充電電流経路を含む。充電電流経路は第１の電流源のドレインノードを含む。回路はまた、第２の電流源とキャパシタとに結合された放電電流経路を含む。放電電流経路は第２の電流源のドレインノードを含む。回路は、同調電圧を追跡することと、第１の電流源のドレインノードと第２の電流源のドレインノードとを安定させることとを行うための手段をさらに含む。
別の特定の実施形態では、方法が、チャージポンプの第１の電源の第１のドレインノードに結合された第１の回路において同調電圧を追跡することを含む。本方法はまた、チャージポンプの第２の電源の第２のドレインノードに結合された第２の回路において同調電圧を追跡することを含む。本方法は、同調電圧に応答して第１のドレインノードの第１の電圧と第２のドレインノードの第２の電圧とを安定させることをさらに含む。
開示する実施形態のうちの少なくとも１つによって与えられる１つの特定の利点は、チャージポンプに印加されている電源電圧の低減によって生じるチャージポンプ不整合電流を減少させる能力である。本開示の他の態様、利点、および特徴は、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲のセクションを含む、本明細書全体を検討すれば明らかになろう。
電圧追跡回路を有するチャージポンプを含む位相ロックループの特定の例示的な実施形態のブロック図。 図１のチャージポンプおよび電圧追跡回路の特定の例示的な実施形態の回路図。 図１および図２の回路などのチャージポンプ回路のノード電圧レベルを安定させる方法の特定の実施形態を示すフローチャート。 チャージポンプのノード電圧を安定させるように動作可能な追跡回路を含むワイヤレス通信デバイスのブロック図。 チャージポンプのノード電圧を安定させるように動作可能な追跡回路を含む電子デバイスを製造するための製造プロセスの特定の例示的な実施形態のデータフロー図。
図１を参照すると、位相ロックループ１００の特定の実施形態が示されている。位相ロックループ１００は、電圧制御発振器（ＶＣＯ）１４０に結合されたチャージポンプ（電荷ポンプ）(charge pump)１３０を含む。電圧制御発振器１４０の出力（Ｆｖｃｏ）１５０がチャージポンプ１３０の入力に与えられ、フィードバック経路を形成する。チャージポンプ１３０はＰＭＯＳ部とＮＭＯＳ部とを有する。チャージポンプ１３０は、同調電圧（Ｖｔｕｎｅ）１１６を生成するように構成され得る。同調電圧（Ｖｔｕｎｅ）１１６は、チャージポンプ１３０によって出力され、低域ループフィルタ１１７を介してＶＣＯ１４０に与えられる。電圧制御発振器１４０は低域フィルタ１１７の出力に応答する。電圧制御発振器１４０は、電圧源（ＶＤＤ）によって供給され、トランジスタ１４２と、複数の直列に結合されたインバータ１４４、１４６、および１４８とを含む。
チャージポンプ１３０は、第１の電圧源（ＶＤＤ）１０１と第２の電圧源（ＶＳＳ）１０３とを有する。たとえば、第１の電圧源（ＶＤＤ）１０１は正の電源電圧であり得、第２の電圧源（ＶＳＳ）１０３は負の電源電圧値または接地であり得る。第１の電流源１０２が第１の電圧源（ＶＤＤ）１０１に結合され、第１のドレインノード（Ｖｐ）１０８を有する。第２の電流源１０４が第２のドレインノード（Ｖｎ）１１０を有し、第２の電圧源（ＶＳＳ）１０３に結合される。チャージポンプ１３０はまた、電圧追跡回路１１３を含む。電圧追跡回路１１３は、第１のドレインノード（Ｖｐ）１０８と第２のドレインノード（Ｖｎ）１１０とに結合される。電圧追跡回路１１３は、ドレインノード１０８、１１０における電圧を安定させるために、同調電圧（Ｖｔｕｎｅ）１１６を第１のドレインノード（Ｖｐ）１０８および第２のドレインノード（Ｖｎ）１１０まで選択的に追跡する。チャージポンプ１３０は、第１のスイッチ（Ｓ１）１２０と、第２のスイッチ（Ｓ２）１２２と、第３のスイッチ（Ｓ３）１２４と、第４のスイッチ（Ｓ４）１２６とを含む複数のスイッチを含む。スイッチＳ１ １２０〜Ｓ４ １２６はアップ信号またはダウン信号に応答する。たとえば、第１のスイッチ（Ｓ１）１２０はアップ信号に応答し、第２のスイッチ（Ｓ２）１２２はダウン信号に応答する。第３のスイッチ（Ｓ３）１２４はアップバー（ｕｐｂ：up bar）入力に応答し、第４のスイッチ（Ｓ４）１２６はダウンバー（ｄｏｗｎｂ：down bar）入力に応答する。アップバー（ｕｐｂ）入力はアップ信号の反対であり、ダウンバー入力はダウン信号の反対である。チャージポンプ１３０の出力（すなわち、Ｖｔｕｎｅ１１６）は、第１のスイッチ（Ｓ１）１２０と第２のスイッチ（Ｓ２）１２２との間のノードから与えられる。
充電電流経路(charging current path)が第１の電流源１０２に結合されるか、またはそれを含み、第１の電流源１０２の第１のドレインノード（Ｖｐ）１０８を含む。放電電流経路(discharge current path)が第２の電流源１０４に結合されるか、またはそれを含む。放電電流経路は第２の電流源１０４の第２のドレインノード（Ｖｎ）１１０を含む。充電経路は、チャージポンプ１３０の出力に結合されたキャパシタ（図１に図示せず）を充電するために電流を与える。放電電流経路は、キャパシタ（図示せず）が放電経路を介して電流を放電することを可能にする。
充電経路および放電経路の動作はアップ信号およびダウン信号に応答する。たとえば、充電経路がアクティブであるとき、アップ信号はオンであり、ダウン信号はオフである。この状況では、第１のスイッチ（Ｓ１）１２０は閉じており、第４のスイッチ（Ｓ４）１２６も閉じている。第１のスイッチ（Ｓ１）１２０が閉じている場合、電流が第１の電流源１０２からチャージポンプ１３０の出力を介して、充電されるべきキャパシタに流れる。チャージポンプ１３０のダウンサイクル中に、第２のスイッチ（Ｓ２）１２２は閉じており、第３のスイッチ（Ｓ３）１２４は閉じている。放電経路が有効である場合、キャパシタからの電荷が第２のスイッチ（Ｓ２）１２２を通って流れ、第２の電流源１０４によって第２の電圧源（ＶＳＳ）１０３に排出される。
例示的な実施形態では、ＰＬＬ１００がロックされたとき、「オン」経路と「オフ」経路は切替え中に交互にオンにされる。図示のように、「オン」経路は、第１のスイッチ（Ｓ１）１２０と第４のスイッチ（Ｓ４）１２６とを含む。「オフ」経路は、第２のスイッチ（Ｓ２）１２２と第３のスイッチ（Ｓ３）１２４とを含む。
図示のように、「オン」経路がアクティブであるとき、第１のスイッチ（Ｓ１）１２０が閉じる。第１の電流源１０２は、電流充電経路と第１のスイッチ（Ｓ１）１２０とを通って流れる電流を与え、チャージポンプ１３０の出力同調電圧（Ｖｔｕｎｅ）１１６に結合されたキャパシタ（図示せず）を充電する。「オン」経路がアクティブであるとき、「オフ」経路は非アクティブになり、第３のスイッチ（Ｓ３）１２４が開く。
図示のように、「オフ」経路がアクティブであるとき、第２のスイッチ（Ｓ２）１２２が閉じる。第２の電流源１０４は、チャージポンプ１３０の出力同調電圧（Ｖｔｕｎｅ）１１６に結合されたキャパシタ（図示せず）から第２のスイッチ（Ｓ２）１２２を通って流れる電流を、放電電流経路を介して第２の電圧源（ＶＳＳ）１０３に与える。「オフ」経路がアクティブであるとき、「オン」経路は非アクティブになり、第４のスイッチ（Ｓ４）１２６が開く。
図示のように、「オフ」経路がアクティブであるとき、第３のスイッチ（Ｓ３）１２４が閉じる。第１の電流源１０２は、第３のスイッチ（Ｓ３）１２４を通って流れる電流を第２の電圧源（ＶＳＳ）に与える。「オフ」経路がアクティブであるとき、「オン」経路は非アクティブになり、第１のスイッチ（Ｓ１）１２０が開く。
図示のように、「オン」経路がアクティブであるとき、第４のスイッチ（Ｓ４）１２６が閉じる。第２の電流源１０４は、第１の電圧源（ＶＤＤ）１０１から第４のスイッチ（Ｓ４）１２６を通って流れる電流を第２の電圧源（ＶＳＳ）１０３に与える。「オン」経路がアクティブであるとき、「オフ」経路は非アクティブになり、第２のスイッチ（Ｓ２）１２２が開く。
ＰＬＬ１００がロックされたとき、アクティブな「オン」経路と「オフ」経路との間の切替えは、チャージポンプ１３０中のトランジスタのための十分なヘッドルームがない場合、第１の電流源１０２の第１のドレインノード（Ｖｐ）１０８上の電圧を変化させることができ、第２の電流源１０４の第２のドレインノード（Ｖｎ）１１０上の電圧を変化させることができる。電圧追跡回路１１３は、同調電圧信号(timing voltage signal)（Ｖｔｕｎｅ）１１６に応答し、同調電圧（Ｖｔｕｎｅ）１１６に等価なまたはそれに基づく電圧で第１の電流源１０２の第１のドレインノード（Ｖｐ）１０８の電圧を安定させ、同調電圧（Ｖｔｕｎｅ）１１６に等価なまたはそれに基づく電圧で第２の電流源１０４の第２のドレインノード（Ｖｎ）１１０の電圧を安定させる。同調電圧（Ｖｔｕｎｅ）１１６を第１の電圧追跡回路のＮＭＯＳトランジスタ（図示せず）に印加することと、ＮＭＯＳトランジスタから電流をシンクすることと、ＮＭＯＳトランジスタのドレイン電圧を第１の電圧追跡回路のＰＭＯＳトランジスタ（図示せず）に印加することとによって、同調電圧が高いときに安定化が生じることがある。ＮＭＯＳトランジスタの両端間の電圧降下は、第１の電流源１０２の第１のドレインノード１０８の電圧が、同調電圧（Ｖｔｕｎｅ）１１６−ＮＭＯＳトランジスタの両端間の電圧降下＋ＰＭＯＳトランジスタの両端間の電圧利得に等しい（またはほぼ等しい）（すなわちＶｔｕｎｅ−Ｖｄｒｏｐ＋Ｖｇａｉｎ＝Ｖｔｕｎｅ）ように、ＰＭＯＳトランジスタの両端間の電圧利得に等価である（またはそれと同様である）。代替的に、同調電圧（Ｖｔｕｎｅ）１１６を第２の電圧追跡回路のＰＭＯＳトランジスタ（図示せず）に印加することと、ＰＭＯＳトランジスタから電流を供給することと、ＰＭＯＳトランジスタのドレイン電圧を第２の電圧追跡回路のＮＭＯＳトランジスタ（図示せず）に印加することとによって、同調電圧が低いときに安定化が生じることがある。ＰＭＯＳトランジスタの両端間の電圧利得は、第２の電流源１０４の第２のドレインノード１１０が、同調電圧（Ｖｔｕｎｅ）１１６＋ＰＭＯＳトランジスタの両端間の電圧利得−ＮＭＯＳトランジスタの両端間の電圧降下に等しい（またはほぼ等しい）（すなわちＶｔｕｎｅ＋Ｖｇａｉｎ−Ｖｄｒｏｐ＝Ｖｔｕｎｅ）ように、ＮＭＯＳトランジスタの両端間の電圧降下に等価である（またはそれと同様である）。その結果、「オン」経路と「オフ」経路との間の切替え中に、第１のドレインノード（Ｖｐ）１０８における電圧変化および第２のドレインノード（Ｖｎ）１１０における電圧変化は、同調電圧信号（Ｖｔｕｎｅ）１１６に応答する電圧レベルで安定させられた結果としてかなり低減され得る。
同調電圧信号（Ｖｔｕｎｅ）１１６に応答して、第１の電流源１０２の第１のドレインノード（Ｖｐ）１０８の電圧レベルを安定させるために、電圧追跡回路１１３の第１の追跡回路（図示せず）が選択的に変更される。同様に、同調電圧信号（Ｖｔｕｎｅ）１１６に応答して、第２の電流源１０４の第２のドレインノード（Ｖｎ）１１０の電圧レベルを安定させるために、電圧追跡回路１１３の第２の追跡回路（図示せず）が選択的に変更される。
切替え中に第１のドレインノード（Ｖｐ）１０８の電圧レベルと第２のドレインノード（Ｖｎ）１１０の電圧レベルとを安定させることは、チャージポンプ１３０の出力同調電圧（Ｖｔｕｎｅ）１１６への電荷共有および注入効果を減少させ得ることを諒解されよう。切換え中に電荷共有および注入効果を減少させることは不整合電流を減少させ得る。すなわち、アップサイクル中の同調電圧（Ｖｔｕｎｅ）１１６に関連するキャパシタの充電の量は、ダウンサイクル中の同調電圧（Ｖｔｕｎｅ）１１６に関連するキャパシタの放電の量に等しくなり得、それにより、雑音が減少するか、またはＰＬＬ出力１００中の電圧範囲の増加が可能になり得る。
図２を参照すると、回路２００の特定の実施形態が示されている。回路２００は、図１の位相ロックループ１００のチャージポンプ１３０の特定の実装形態を含む。回路２００は、第１の電圧源（ＶＤＤ）２０１と第２の電圧源（ＶＳＳ）２０３とを有する。第１の電圧源（ＶＤＤ）２０１は、第１のドレインノード（Ｖｐ）２０８を有する第１の電流源２０２を供給する。第２の電流源２０４が第２の電圧源（ＶＳＳ）２０３に結合され、第２のドレインノード（Ｖｎ）２１０に結合される。充電電流経路２０５が第１の電流源２０２と代表的なキャパシタ２０６とに結合される。充電電流経路２０５は第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８を含む。回路２００は、第２の電流源２０４とキャパシタ２０６とに結合された放電電流経路２０７を含む。放電電流経路２０７は第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０を含む。特定の実施形態では、充電電流経路２０５は第１のトランジスタ（Ｔ１）２２０を含み、放電電流経路２０７は第２のトランジスタ（Ｔ２）２２２を含む。第１のトランジスタ（Ｔ１）２２０と第２のトランジスタ（Ｔ２）２２２とは実質的に反対の（逆の）(opposite)特性を有し得る。たとえば、図示のように、第１のトランジスタ（Ｔ１）２２０はＰＭＯＳトランジスタであり得、第２のトランジスタ（Ｔ２）２２２はＮＭＯＳトランジスタであり得る。代替的に、相補型回路では、第１のトランジスタ（Ｔ１）２２０はＮＭＯＳトランジスタであり得、第２のトランジスタ（Ｔ２）２２２はＰＭＯＳトランジスタであり得る。
回路２００は、第１の追跡回路２１２と第２の追跡回路２１４とを含む。第１の追跡回路２１２は第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８に結合される。第２の追跡回路２１４は第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０に結合される。第１の追跡回路２１２は、同調電圧（Ｖｔｕｎｅ）２１６に応答し、ＮＭＯＳトランジスタ（Ｔｎ１）２３４とＮＭＯＳトランジスタ（Ｔｎ２）２３８とを含み得る。ＮＭＯＳトランジスタ（Ｔｎ１）２３４は、それのゲートにおいて同調電圧（Ｖｔｕｎｅ）２１６を受信する。第１の追跡回路２１２はまた、第３のトランジスタ（Ｔ３）２３０を含む。ＮＭＯＳトランジスタ（Ｔｎ１）２３４とＮＭＯＳトランジスタ（Ｔｎ２）２３８との間に内部ノード（ｖｃｐ）２４２が配置される。内部ノード（ｖｃｐ）２４２は第３のトランジスタ（Ｔ３）２３０のゲートに結合される。第３のトランジスタ（Ｔ３）２３０は第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８に結合される。第３のトランジスタ（Ｔ３）２３０はまた、第２の電圧源（ＶＳＳ）２０３に結合されたトランジスタ（Ｔ５）２２４に結合される。第１の追跡回路２１２は、トランジスタ（Ｔ７）２５０を介して第１の電源電圧（ＶＤＤ）２０１に応答する入力（すなわちトランジスタ（Ｔｎ２）２３８への入力）を有する。
第２の追跡回路２１４は、ＰＭＯＳトランジスタ（Ｔｐ１）２４０とＰＭＯＳトランジスタ（Ｔｐ２）２３６とを含む。トランジスタ（Ｔｐ２）２３６は、同調電圧（Ｖｔｕｎｅ）２１６を受信するゲートを有する。第２の追跡回路２１４は、図示のように、第１の電圧源（ＶＤＤ）２０１に結合されたＰＭＯＳトランジスタ２４６と、第２の電圧源（ＶＳＳ）２０３に結合されたＮＭＯＳトランジスタ２４８とを含む回路に応答する。トランジスタ２４８は、トランジスタ（Ｔ７）２５０の出力に結合されたゲートを有する。したがって、トランジスタ２４８はトランジスタ（Ｔ７）２５０の出力を受信し、第１の電圧追跡回路２１２のＮＭＯＳトランジスタ（Ｔｎ２）２３８もトランジスタ（Ｔ７）２５０の出力を受信する。第２の追跡回路２１４はまた、第４のトランジスタ（Ｔ４）２３２を含む。第４のトランジスタ（Ｔ４）２３２は第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０に結合される。第４のトランジスタ（Ｔ４）２３２はまた、第１の電圧源（ＶＤＤ）２０１に結合されたトランジスタ（Ｔ６）２２６に結合される。
第１の追跡回路２１２は第３のトランジスタ（Ｔ３）２３０によって第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８に結合される。第３のトランジスタ（Ｔ３）２３０と第１のトランジスタ（Ｔ１）２２０とは実質的に同様の（似た）(similar)特性を有する。たとえば、第１のトランジスタ（Ｔ１）２２０と第３のトランジスタ（Ｔ３）２３０とは両方ともＰＭＯＳトランジスタであり得る。第２の追跡回路２１４は第４のトランジスタ（Ｔ４）２３２によって第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０に結合される。第４のトランジスタ（Ｔ４）２３２と第２のトランジスタ（Ｔ２）２２２とは実質的に同様の特性を有する。たとえば、第２のトランジスタ（Ｔ２）２２２と第４のトランジスタ（Ｔ４）２３２とは両方ともＮＭＯＳトランジスタであり得る。動作中に、第１の追跡回路２１２および第２の追跡回路２１４は、同調電圧（Ｖｔｕｎｅ）２１６に基づいて第１の電流源２０２および第２の電流源２０４のそれぞれのドレインノード２０８および２１０を等化する(equalize)。追跡回路(tracking circuit)２１２、２１４は、同調電圧（Ｖｔｕｎｅ）２１６が電源電圧の１／２に近いとき、オフであるか、または電流をほとんど与えない。たとえば、同調電圧（Ｖｔｕｎｅ）２１６が第１の電源電圧（ＶＤＤ）２０１の１／２に近い（たとえばＶＳＳが接地であるときにＶＤＤとＶＳＳとの間である）とき、追跡回路２１２および２１４は、第１のドレインノード２０８または第２のドレインノード２１０に影響を及ぼさない（たとえばそれらに電流または電圧を与えない）。
同調電圧（Ｖｔｕｎｅ）２１６が第１の電圧源（ＶＤＤ）２０１に近づいたとき、第１の追跡回路２１２は、第１のドレインノード（Ｖｐ）２０８の電圧レベルを安定させるために、同調電圧２１６（Ｖｔｕｎｅ）を第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８まで追跡する。したがって、第１の追跡回路２１２は、同調電圧信号（Ｖｔｕｎｅ）２１６に応答して第１のドレインノード（Ｖｐ）２０８の電圧レベルを安定させるために選択的に変更されるように構成される。同様に、同調電圧（Ｖｔｕｎｅ）２１６が第２の電源電圧（ＶＳＳ）２０３に近づいたとき、第２の追跡回路２１４は、第２のドレインノード（Ｖｎ）２１０の電圧レベルを安定させるために変更されるように、同調電圧２１６（Ｖｔｕｎｅ）を第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０まで追跡する。したがって、第２の追跡回路２１４は、同調電圧（Ｖｔｕｎｅ）２１６に応答し、第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０の電圧レベルを安定させるために選択的に変更される。特定の実施形態では、第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８の電圧レベルは、第３のトランジスタ（Ｔ３）２３０の動作を飽和動作領域に保つことによって安定させられる。たとえば、キャパシタ２０６の充電サイクル中に、同調電圧（Ｖｔｕｎｅ）２１６が増加するにつれて、第１の追跡回路２１２は、第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８の電圧レベルを安定させるために第３のトランジスタ（Ｔ３）２３０の動作を飽和領域(saturation region)に入れることがある。放電サイクル中に、キャパシタ２０６が放電電流経路によって放電されたとき、第２の追跡回路２１４は、第４のトランジスタ（Ｔ４）２３２の動作を飽和動作領域(a saturation region of operation)に入れることによって第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０を安定させ得る。
したがって、回路２００は、同調電圧（Ｖｔｕｎｅ）２１６を生成するように構成されたチャージポンプを含み得るか、またはその一部であり得る。チャージポンプは、キャパシタ２０６に結合された充電電流経路２０５とキャパシタ２０６に結合された放電電流経路２０７の両方を有し得る。回路２００は、同調電圧信号（Ｖｔｕｎｅ）２１６に応答してそれぞれのドレインノード２０８、２１０の電圧レベルを安定させるために選択的に変更される第１の電圧追跡回路２１２と第２の電圧追跡回路２１４とを含む。
動作中に、第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８と第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０とを安定させることによって、第１のトランジスタ（Ｔ１）２２０の動作および第２のトランジスタ（Ｔ２）２２２の動作は飽和動作領域に保たれる。第１のトランジスタ（Ｔ１）２２０の動作および第２のトランジスタ（Ｔ２）２２２の動作が飽和動作領域に保たれたとき、電流はトランジスタを通ってより容易に流れ得、それにより、「オン」経路がアクティブであるときにキャパシタ（２０６）を充電する電流の量を、「オフ」経路がアクティブであるときにキャパシタ（２０６）から放電する電流の量と等化し得る。
例示的な実施形態では、第１の追跡回路２１２は、第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８を安定させるために同調電圧信号（Ｖｔｕｎｅ）２１６を追跡するように動作する。たとえば、同調電圧（Ｖｔｕｎｅ）２１６が高い場合、（第１のトランジスタ（Ｔ１）２２０と、第５のトランジスタ（Ｔ５）と、第１のドレインノード（Ｖｐ）２０８とを含む）チャージポンプのＰＭＯＳ部はより少ないヘッドルームを有し得る。このシナリオでは、第１の追跡回路２１２は第１のドレインノード（Ｖｐ）２０８上の電圧を安定させる。
たとえば、高い同調電圧（Ｖｔｕｎｅ）２１６は、ＮＭＯＳトランジスタ（Ｔｎ１）２３４をアクティブにするために、第１の追跡回路２１２のＮＭＯＳトランジスタ（Ｔｎ１）２３４のゲートに印加される。ＮＭＯＳトランジスタ（Ｔ７）２５０は、図２に示すようにドレインゲート結合により、電流を第１の電圧源２０１（ＶＤＤ）から第２の電圧源（ＶＳＳ）２０３にシンクする。ＮＭＯＳトランジスタ（Ｔｎ２）２３８は、ＮＭＯＳトランジスタ（Ｔ７）２５０からの電流をミラーリングし、ミラーリングされた電流をノード２４２（ｖｃｐ）から第２の電源電圧（ＶＳＳ）２０３にシンクする。これにより、ノード（ｖｃｐ）２４２の電圧レベルは、ほぼ同調電圧（Ｖｔｕｎｅ）２１６の値−ＮＭＯＳトランジスタ（Ｔｎ１）２３４に関連するしきい値電圧降下になる。同様に、ＮＭＯＳトランジスタ（Ｔｎ２）２３８を通るミラー電流により、第１のドレインノード（Ｖｐ）２０８における電圧レベルは、ぼぼノード（ｖｃｐ）２４２の電圧レベルの値＋ＰＭＯＳトランジスタである第３のトランジスタ（Ｔ３）２３０のしきい値電圧に関連する電圧利得になる。第１のドレインノード（Ｖｐ）２０８における電圧は、同調電圧（Ｖｔｕｎｅ）２１６を追跡し、したがって第１のトランジスタ（Ｔ１）２２０のドレインにおける電圧を追跡する。ほぼ同調電圧（Ｖｔｕｎｅ）２１６の値において第１のドレインノード（Ｖｐ）２０８の電圧レベルを安定させることによって、第１のトランジスタ（Ｔ１）２２０と第３のトランジスタ（Ｔ３）２３０の両方の動作は飽和動作領域中にある。その結果、第１のトランジスタ（Ｔ１）２２０と第３のトランジスタ（Ｔ３）２３０の両方の動作が深く飽和されるので、「オン」経路と「オフ」経路との間の切替え中に不整合電流が低減される。
特定の実施形態では、同調電圧（Ｖｔｕｎｅ）２１６が高い場合、（第２のトランジスタ（Ｔ２）２２２と、第６のトランジスタ（Ｔ６）２２６と、第２のドレインノード（Ｖｎ）２１０とを含む）チャージポンプのＮＭＯＳ部は動作のためのより多いヘッドルームを有する。これにより、同調電圧（Ｖｔｕｎｅ）２１６が高い電圧であるとき、「オン」経路と「オフ」経路との間の切替え中に不整合電流の量を低減するために第２のドレインノード（Ｖｎ）２１０の電圧を追跡する必要がなくなる。たとえば、第２の追跡回路２１４のＰＭＯＳトランジスタ（Ｔｐ２）２３６のゲートに印加された高い同調電圧（Ｖｔｕｎｅ）２１６がＰＭＯＳトランジスタ（Ｔｐ２）２３６をオフにする。したがって、第２の追跡回路２１４のＮＭＯＳトランジスタ（Ｔ４）はスイッチとして動作し得、第２の追跡回路２１４による第２のドレインノード（Ｖｎ）２１０への影響がまったくまたはほとんどないことがある。
例示的な実施形態では、第２の追跡回路２１４は、同調電圧信号２１６（Ｖｔｕｎｅ）を第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０まで追跡するように動作する。たとえば、同調電圧（Ｖｔｕｎｅ）２１６が低い場合、（第２のトランジスタ（Ｔ２）２２２と、第６のトランジスタ（Ｔ６）２２６と、第２のドレインノード（Ｖｎ）２１０とを含む）チャージポンプのＮＭＯＳ部はより少ないヘッドルームを有する。このシナリオでは、第２の追跡回路２１４は第２のドレインノード（Ｖｎ）２１０上の電圧を安定させる。
たとえば、低い同調電圧（Ｖｔｕｎｅ）２１６は、ＰＭＯＳトランジスタ（Ｔｐ２）２３６をアクティブにするために、第２の追跡回路２１４のＰＭＯＳトランジスタ（Ｔｐ２）２３６のゲートに印加される。ＰＭＯＳトランジスタ２４６は、図２に示すようにドレインゲート結合により、ＮＭＯＳトランジスタ２４８のソースから第１の電圧源（ＶＤＤ）２０１に電流を供給する。ＰＭＯＳトランジスタ（Ｔｐ１）２４０はＰＭＯＳトランジスタ２４６の電流をミラーリングし、ミラーリングされた電流をノード２４４（ｖｃｎ）から第１の電源電圧（ＶＤＤ）２０１に供給する。これにより、ノード（ｖｃｎ）２４４の電圧レベルは、ほぼ同調電圧（Ｖｔｕｎｅ）２１６の値＋ＰＭＯＳトランジスタ（Ｔｐ２）２３６のしきい値電圧に関連する電圧利得になる。同様に、ＰＭＯＳトランジスタ（Ｔｐ１）２４０を通るミラー電流により、第２のドレインノード（Ｖｎ）２１０における電圧レベルは、ぼぼノード（ｖｃｎ）２４４の電圧レベルの値＋ＮＭＯＳトランジスタである第４のトランジスタ（Ｔ４）２３２に関連するしきい値電圧降下になる。第２のドレインノード（Ｖｎ）２１０における電圧は、次に同調電圧（Ｖｔｕｎｅ）２１６を追跡し、したがって第２のトランジスタ（Ｔ２）２２２のソースにおける電圧を追跡する。ほぼ同調電圧（Ｖｔｕｎｅ）２１６の値において第２のドレインノード（Ｖｎ）２１０の電圧レベルを安定させることによって、第２のトランジスタ（Ｔ２）２２２と第４のトランジスタ（Ｔ４）２３２の両方の動作は飽和動作領域中にある。その結果、第２のトランジスタ（Ｔ２）２２２と第４のトランジスタ（Ｔ４）２３２の両方の動作が深く飽和されるので、「オン」経路と「オフ」経路との間の切替え中に不整合電流が低減される。
特定の実施形態では、同調電圧（Ｖｔｕｎｅ）２１６が低い場合、（第１のトランジスタ（Ｔ１）２２０と、第５のトランジスタ（Ｔ５）と、第１のドレインノード（Ｖｐ）２０８とを含む）チャージポンプのＰＭＯＳ部は動作のためのより多いヘッドルームを有する。これにより、同調電圧（Ｖｔｕｎｅ）２１６が低い電圧であるとき、「オン」経路と「オフ」経路との間の切替え中に不整合電流の量を低減するために第１のドレインノード（Ｖｐ）２０８の電圧を追跡する必要がなくなる。たとえば、第１の追跡回路２１２のＮＭＯＳトランジスタ（Ｔｎ１）２３４のゲートに印加された低い同調電圧（Ｖｔｕｎｅ）２１６がＮＭＯＳトランジスタ（Ｔｎ１）２３４をオフにする。したがって、第１の追跡回路２１２のＰＭＯＳトランジスタ（Ｔ３）２３０はスイッチとして動作し得、第１の追跡回路２１２による第１のドレインノード（Ｖｐ）２０８への影響がまったくまたはほとんどないことがある。
例示的な実施形態では、同調電圧（Ｖｔｕｎｅ）２１６が第１の電圧源（ＶＤＤ）２０１の１／２に近い（すなわち中間同調電圧）とき、追跡回路２１２、２１４はオフである。この中間同調電圧（Ｖｔｕｎｅ）２１６では、チャージポンプのＮＭＯＳ部とＰＭＯＳ部の両方はより大きいヘッドルームを有する。このシナリオでは、第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８上の電圧および第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０の電圧は、「オン」経路と「オフ」経路との間の切替え中に最小の電圧変化を受ける。したがって、追跡回路２１２、２１４は、充電／放電サイクルのこの部分中に第１のドレインノード（Ｖｐ）２０８と第２のドレインノード（Ｖｎ）２１０との電圧レベルを安定させる必要がない。
たとえば、中間同調電圧（Ｖｔｕｎｅ）２１６は、第１の追跡回路２１２のＮＭＯＳトランジスタ（Ｔｎ１）２３４のゲートに印加される。中間同調電圧（Ｖｔｕｎｅ）２１６はＮＭＯＳトランジスタ（Ｔｎ１）２３４をオフにし、第３のＰＭＯＳトランジスタ（Ｔ３）２３０は応答中にスイッチとして動作する。中間同調電圧（Ｖｔｕｎｅ）２１６レベルは、第２の追跡回路２１４のＰＭＯＳトランジスタ（Ｔｐ２）２３６のゲートにも印加される。中間同調電圧（Ｖｔｕｎｅ）２１６はＰＭＯＳトランジスタ（Ｔｐ２）２３６をオフにし、第４のＮＭＯＳトランジスタ（Ｔ４）は応答中にスイッチとして動作する。
第１の追跡回路２１２は、「オン」経路がアクティブであるときのほぼ同調電圧（Ｖｔｕｎｅ）２１６の値と、「オフ」経路がアクティブであるときの第２の電圧源（ＶＳＳ）２０３の値との間で第１のドレインノード（Ｖｐ）２０８の電圧レベルが変化するのを防ぎ得ることを諒解されよう。また、第２の追跡回路２１４は、「オフ」経路がアクティブであるときのほぼ同調電圧信号（Ｖｔｕｎｅ）２１６の値と、「オン」経路がアクティブであるときの第１の電源電圧（ＶＤＤ）２０１との間で第２のドレインノード（Ｖｎ）２１０の電圧レベルが変化するのを防ぎ得ることを諒解されよう。
切替え中に第１のドレインノード（Ｖｐ）２０８の電圧レベルと第２のドレインノード（Ｖｎ）２１０の電圧レベルとを安定させることはチャージポンプの電荷共有および注入効果を減少させ得ることを諒解されよう。また、切替え中に電荷共有および注入を減少させることは不整合電流を減少させ得ることを諒解されよう。すなわち、「オン」経路がアクティブであるときにキャパシタ２０６を充電する電流の量は、「オフ」経路がアクティブであるときにキャパシタ２０６を放電する電流の量に等しくなり得、それによりＰＬＬ出力上の雑音が減少し得る。
また、第１のドレインノード（Ｖｐ）２０８の電圧レベルを安定させることは、アクティブな「オン」経路とアクティブな「オフ」経路との間の切替え中に、第１のトランジスタ（Ｔ１）２２０と第３のトランジスタ（Ｔ３）２３０との動作を深飽和動作領域に保ち得ることを諒解されよう。さらに、第２のドレインノード（Ｖｎ）２１０の電圧レベルを安定させることは、アクティブな「オン」経路とアクティブな「オフ」経路との間の切替え中に、第２のトランジスタ（Ｔ２）２２２と第４のトランジスタ（Ｔ４）２３２との動作を深飽和動作領域に保ち得ることを諒解されよう。
図３を参照すると、回路を動作させる方法３００の特定の実施形態が示されている。たとえば、回路は図１のＰＬＬ１００または図２の回路２００であり得る。方法３００は、３１０において、チャージポンプの第１の電源の第１のドレインノードにおいて同調電圧信号を追跡することを含む。たとえば、図２では、第１の電圧追跡回路２１２は、チャージポンプの第１の電流源２０２の第１のドレインノード（Ｖｐ）２０８において同調電圧信号（Ｖｔｕｎｅ）２１６を追跡し得る。方法３００は、３２０において、チャージポンプの第２の電源の第２のドレインノードにおいて同調電圧信号を追跡することをさらに含む。たとえば、図２では、第２の電圧追跡回路２１４は、チャージポンプの第２の電流源２０４の第２のドレインノード（Ｖｎ）２１０において同調電圧信号（Ｖｔｕｎｅ）２１６を追跡し得る。
方法３００は、３３０において、同調電圧信号に応答して、第１のドレインノードの電圧を安定させることと、第２のドレインノードの電圧を安定させることとをさらに含む。第１のドレインノードおよび第２のドレインノードは、第１および第２のトランジスタの動作を飽和動作領域に保つことによって安定させられ得る。たとえば、図２では、第１の電圧追跡回路２１２は、第３のトランジスタ（Ｔ３）２３０の動作を飽和状態に保つことによって第１のドレインノード（Ｖｐ）２０８を安定させ得、第２の電圧追跡回路２１４は、第４のトランジスタ（Ｔ４）２３２の動作を飽和状態に保つことによって、同調電圧信号（Ｖｔｕｎｅ）２１６の変化に応答して第２のノード（Ｖｎ）２１０を安定させ得る。
方法３００は、３４０において、同調電圧信号が電源電圧信号の１／２に近いかどうかを判断することをさらに含む。同調電圧信号が電源電圧信号の１／２に近いとき、３５０において、同調電圧信号を追跡しない。たとえば、図２では、同調電圧信号（Ｖｔｕｎｅ）２１６が電源電圧（ＶＤＤ）２０１の１／２であるか、または第１の電源電圧（ＶＤＤ）２０１と第２の電源電圧（ＶＳＳ）２０３の中間であるとき、第１の追跡回路２１２および第２の追跡回路２１４は、それぞれ第１のドレインノード２０８および第２のドレインノード２１０に電流を与えないか、またはそれらにごくわずかな電流しか与えない。
同調電圧信号が電源電圧信号の１／２に近くないとき、方法３００は３１０に戻り、同調電圧信号の追跡を続ける。たとえば、図２では、同調電圧信号（Ｖｔｕｎｅ）２１６が電源電圧（ＶＤＤ）２０１の１／２に近くないか、または第１の電源電圧（ＶＤＤ）２０１と第２の電源電圧（ＶＳＳ）２０３の中間でないとき、第１の追跡回路２１２または第２の追跡回路２１４は、それぞれ第１のドレインノード２０８および第２のドレインノード２１０に電流を与える。
図４を参照すると、ワイヤレス通信デバイスの特定の例示的な実施形態のブロック図が示されており、全体的に４００と称される。デバイス４００は、メモリ４３２に結合されたデジタル信号プロセッサ（ＤＳＰ）４１０などのプロセッサを含む。
図４はまた、プロセッサ４１０とディスプレイ４２８とに結合されたディスプレイコントローラ４２６を示す。コーダ／デコーダ（コーデック）４３４もプロセッサ４１０に結合され得る。スピーカー４３６およびマイクロフォン４３８はコーデック４３４に結合され得る。図４はまた、ワイヤレスコントローラ４４０がプロセッサ４１０とワイヤレスアンテナ４４２とに結合され得ることを示す。特定の実施形態では、ワイヤレスコントローラ４４０とワイヤレスアンテナ４４２との間に配設された無線周波数（ＲＦ）インターフェース４６０が、電圧制御発振器４６６に結合された電圧追跡回路をもつチャージポンプ４６４を含む。例示的な実施形態では、電圧追跡回路をもつチャージポンプ４６４は、図１のチャージポンプ１３０および電圧追跡回路１１３、あるいは図２の第１の電圧追跡回路２１２、第２の電圧追跡回路２１４、および／または回路２００の１つまたは複数の他の構成要素を含み得る。電圧追跡回路をもつチャージポンプ４６４は、図１の同調電圧信号１１６と図２の同調電圧信号２１６とに関して説明したように、電圧制御発振器４６６に同調電圧を印加し得る。特定の実施形態では、電圧追跡回路をもつチャージポンプ４６４は図３の方法３００を実行し得る。
特定の実施形態では、ディスプレイ４２８は、高速シリアルインターフェース４７０を介してディスプレイコントローラ４２６に結合される。高速シリアルインターフェース４７０は、電圧追跡回路をもつチャージポンプ４７４と、電圧制御発振器（ＶＣＯ）４７６とを含む。例示的な実施形態では、電圧追跡回路をもつチャージポンプ４７６は、図１のチャージポンプ１３０および電圧追跡回路１１３、あるいは図２の第１の電圧追跡回路２１２、第２の電圧追跡回路２１４、および／または回路２００の１つまたは複数の他の構成要素を含み得る。電圧追跡回路をもつチャージポンプ４７４は、図１の同調電圧信号１１６と図２の同調電圧信号２１６とに関して説明したように、電圧制御発振器４７６に同調電圧を印加し得る。特定の実施形態では、電圧追跡回路をもつチャージポンプ４７４は図３の方法３００を実行し得る。
メモリ４３２は、実行可能命令４５６を含む有形の非一時的プロセッサ可読記憶媒体であり得る。命令４５６はプロセッサ４１０によって実行され得る。
特定の実施形態では、プロセッサ４１０、ディスプレイコントローラ４２６、メモリ４３２、コーデック４３４、およびワイヤレスコントローラ４４０は、システムインパッケージまたはシステムオンチップデバイス４２２中に含まれる。特定の実施形態では、入力デバイス４３０および電源４４４がシステムオンチップデバイス４２２に結合される。その上、特定の実施形態では、図４に示すように、ディスプレイ４２８、入力デバイス４３０、スピーカー４３６、マイクロフォン４３８、ワイヤレスアンテナ４４２、および電源４４４は、システムオンチップデバイス４２２の外部にある。ただし、ディスプレイ４２８、入力デバイス４３０、スピーカー４３６、マイクロフォン４３８、ワイヤレスアンテナ４４２、および電源４４４の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス４２２の構成要素に結合され得る。高速シリアルインターフェース４７０はディスプレイ４２８のためのインターフェースを与えるものとして示されているが、他の実施形態では、高速シリアルインターフェース４７０は、システムインパッケージまたはシステムオンチップデバイス４２２の１つまたは複数の他の構成要素へのインターフェースを与え得る。
説明した実施形態と併せて、電圧追跡回路をもつチャージポンプと、電圧制御発振器とを含む回路を開示する。回路は、同調電圧を追跡することと、第１の電流源のドレインノードおよび第２の電流源のドレインノードを安定させることとを行うための手段を含む。たとえば、同調電圧を追跡することと、第１の電流源のドレインノードおよび第２の電流源のドレインノードを安定させることとを行うための手段は、図１の電圧追跡回路１１３、図２の第１の電圧追跡回路２１２、図２の第２の電圧追跡回路２１４、図４の、電圧追跡回路をもつチャージポンプ４６４、またはそれの一部分、あるいは同調電圧を追跡し、第１の電流源のドレインノードと第２の電流源のドレインノードとを安定させるための１つまたは複数の他のデバイス、回路、またはモジュールを含み得る。
上記の開示されたデバイスおよび機能は、コンピュータ可読媒体に記憶されたコンピュータファイル（たとえばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）中に設計され、構成され得る。一部または全部のそのようなファイルは、そのようなファイルに基づいてデバイスを作製する作製ハンドラに与えられ得る。得られた製品は、次いで半導体ダイに切断され、半導体チップにパッケージングされる半導体ウエハを含む。チップは、次いで、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータなど、デバイスにおいて採用され得る。図５に、電子デバイス製造プロセス５００の特定の例示的な実施形態を示す。
物理デバイス情報５０２は、研究コンピュータ５０６においてなど、製造プロセス５００において受信される。物理デバイス情報５０２は、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せなど、半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。たとえば、物理デバイス情報５０２は、研究コンピュータ５０６に結合されたユーザインターフェース５０４を介して入力される物理パラメータと、材料特性と、構造情報とを含み得る。研究コンピュータ５０６は、メモリ５１０などのコンピュータ可読媒体に結合された、１つまたは複数の処理コアなどのプロセッサ５０８を含む。メモリ５１０は、ファイルフォーマットに準拠し、ライブラリファイル５１２を生成するために、プロセッサ５０８に物理デバイス情報５０２を変換させるように実行可能であるコンピュータ可読命令を記憶し得る。
特定の実施形態では、ライブラリファイル５１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。たとえば、ライブラリファイル５１２は、電子設計オートメーション（ＥＤＡ：electronic design automation）ツール５２０とともに使用するために与えられる、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいははそれらの任意の組合せを含むデバイスを含む半導体デバイスのライブラリを含み得る。
ライブラリファイル５１２は、メモリ５１８に結合された、１つまたは複数の処理コアなどのプロセッサ５１６を含む設計コンピュータ５１４においてＥＤＡツール５２０と併せて使用され得る。ＥＤＡツール５２０は、設計コンピュータ５１４のユーザが、ライブラリファイル５１２の、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含む回路を設計することを可能にするためにメモリ５１８においてプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ５１４のユーザは、設計コンピュータ５１４に結合されたユーザインターフェース５２４を介して回路設計情報５２２を入力し得る。回路設計情報５２２は、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せなど、半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。例示のために、回路設計特性は、回路設計中の特定の回路および他の要素との関係の識別情報、測位情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含み得る。
設計コンピュータ５１４は、ファイルフォーマットに準拠するために、回路設計情報５２２を含む設計情報を変換するように構成され得る。例示のために、ファイル情報は、グラフィックデータシステム（ＧＤＳＩＩ）ファイルフォーマットなど、平面幾何学的形状、テキストラベル、および階層フォーマットにおける回路レイアウトに関する他の情報を表すデータベースバイナリファイルフォーマットを含み得る。設計コンピュータ５１４は、他の回路または情報に加えて、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを記述する情報を含むＧＤＳＩＩファイル５２６など、変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含み、ＳＯＣ内の追加の電子回路と構成要素とをも含む、システムオンチップ（ＳＯＣ）に対応する情報を含み得る。
ＧＤＳＩＩファイル５２６は、ＧＤＳＩＩファイル５２６中の変換された情報に従って、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを製造するために作製プロセス５２８において受信され得る。たとえば、デバイス製造プロセスは、代表的なマスク５３２として示される、フォトリソグラフィ処理とともに使用されるべきマスクなど、１つまたは複数のマスクを作成するためにＧＤＳＩＩファイル５２６をマスク製造業者５３０に与えることを含み得る。マスク５３２は、テストされ、代表的なダイ５３６などのダイに分離され得る１つまたは複数のウエハ５３４を生成するために作製プロセス中に使用され得る。ダイ５３６は、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含むデバイスを含む回路を含む。
ダイ５３６は、ダイ５３６が代表的なパッケージ５４０に組み込まれるパッケージングプロセス５３８に与えられ得る。たとえば、パッケージ６４０は、システムインパッケージ（ＳｉＰ）構成など、単一のダイ５３６または複数のダイを含み得る。パッケージ５４０は、電子デバイス技術合同協議会（ＪＥＤＥＣ：Joint Electron Device Engineering Council）規格などの１つまたは複数の規格または仕様に準拠するように構成され得る。
パッケージ５４０に関する情報は、コンピュータ５４６に記憶された構成要素ライブラリを介してなど、様々な製品設計者に配信され得る。コンピュータ５４６は、メモリ５５０に結合された、１つまたは複数の処理コアなどのプロセッサ５４８を含み得る。プリント回路板（ＰＣＢ）ツールは、ユーザインターフェース５４４を介してコンピュータ５４６のユーザから受信したＰＣＢ設計情報５４２を処理するために、メモリ５５０にプロセッサ実行可能命令として記憶され得る。ＰＣＢ設計情報５４２は、回路板上のパッケージングされた半導体デバイスの物理測位情報を含み得、パッケージングされた半導体デバイスは、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含むパッケージ５４０に対応する。
コンピュータ５４６は、回路板上のパッケージングされた半導体デバイスの物理測位情報、ならびにトレースおよびビアなどの電気接続のレイアウトを含むデータをもつＧＥＲＢＥＲファイル５５２などのデータファイルを生成するためにＰＣＢ設計情報５４２を変換するように構成され得、パッケージングされた半導体デバイスは、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含むパッケージ５４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されるデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有し得る。
ＧＥＲＢＥＲファイル５５２は、ボードアセンブリプロセス５５４において受信され、代表的なＰＣＢ５５６などのＰＣＢを作成するために使用され、ＧＥＲＢＥＲファイル５５２内に記憶された設計情報に従って製造され得る。たとえば、ＧＥＲＢＥＲファイル５５２は、ＰＣＢ製造プロセスの様々なステップを実行するために１つまたは複数の機械にアップロードされ得る。ＰＣＢ５５６は、代表的なプリント回路アセンブリ（ＰＣＡ）６５８を形成するために、パッケージ５４０を含む電子的構成要素でポピュレートされ得る。
ＰＣＡ５５８は、製品製造プロセス５６０において受信され、第１の代表的な電子デバイス５６２および第２の代表的な電子デバイス５６４など、１つまたは複数の電子デバイス中に組み込まれ得る。例示的な非限定的な例として、第１の代表的な電子デバイス５６２、第２の代表的な電子デバイス５６４、またはその両方は、図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータのグループから選択され得る。別の例示的な非限定的な例として、電子デバイス５６２および５６４のうちの１つまたは複数は、モバイルフォンなどのリモートユニット、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、メーター読取り機器などの固定ロケーションデータユニット、あるいはデータまたはコンピュータ命令を記憶するかまたは取り出す任意の他のデバイス、あるいはそれらの任意の組合せであり得る。図５は、本開示の教示によるリモートユニットを示すが、本開示は、これらの図示されたユニットに限定されない。本開示の実施形態は、メモリとオンチップ回路とを含むアクティブ集積回路を含む任意のデバイスにおいて適切に採用され得る。
図１のチャージポンプ１３０またはそれの構成要素、図１の電圧制御発振器１４０またはそれの構成要素、図１の電圧追跡回路１１３、図１のＰＬＬ１００またはそれの構成要素、図２の第１の電圧追跡回路２１２またはそれの構成要素、図２の第２の電圧追跡回路２１４またはそれの構成要素、図２の回路２００またはそれの構成要素、図４の電圧追跡回路をもつチャージポンプ４６４またはそれの構成要素、図４の電圧制御発振器４６６またはそれの構成要素、あるいはそれらの任意の組合せを含むデバイスは、例示的なプロセス５００で説明したように、作製され、処理され、電子デバイスに組み込まれ得る。図１〜図４に関して開示した実施形態の１つまたは複数の態様は、ライブラリファイル５１２、ＧＤＳＩＩファイル５２６、ＧＥＲＢＥＲファイル５５２内など、様々な処理段階において含まれ、ならびに研究コンピュータ５０６のメモリ５１０、設計コンピュータ５１４のメモリ５１８、コンピュータ５４６のメモリ５５０、ボードアセンブリプロセス５５４においてなど、様々な段階において使用される１つまたは複数の他のコンピュータまたはプロセッサのメモリ（図示せず）に記憶され、さらに、マスク５３２、ダイ５３６、パッケージ５４０、ＰＣＡ５５８、プロトタイプ回路またはデバイスなどの他の製品（図示せず）、あるいはそれらの任意の組合せなど、１つまたは複数の他の物理的実施形態に組み込まれ得る。最終製品に対する物理デバイス設計からの製造の様々な代表的な段階が示されているが、他の実施形態では、より少ない段階が使用されるか、または追加の段階が含まれ得る。同様に、プロセス５００は、プロセス５００の様々な段階を実行する単一のエンティティによってまたは１つまたは複数のエンティティによって実行され得る。
さらに、本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、上記では概して、それらの機能に関して説明した。そのような機能をハードウェアとして実装するか、プロセッサ実行可能命令として実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示した実施形態に関して説明した方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている任意の他の形態の非一時的記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。プロセッサおよび記憶媒体は特定用途向け集積回路（ＡＳＩＣ）中に常駐し得る。ＡＳＩＣは、コンピューティングデバイスまたはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末中に個別構成要素として常駐し得る。
開示した実施形態の上記の説明は、開示した実施形態を当業者が作成または使用することができるように行ったものである。これらの実施形態への様々な変更は当業者には容易に明らかになり、本明細書で定義された原理は本開示の範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、本明細書に示した実施形態に限定されるものではなく、特許請求の範囲によって定義される原理および新規の特徴に一致する可能な最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
下記を備える回路。
第１の電流源及びキャパシタに結合された充電電流経路と、前記充電電流経路は前記第１の電流源のドレインノードを含み、
第２の電流源及び前記キャパシタに結合された放電電流経路と、前記放電電流経路は前記第２の電流源のドレインノードを含み、
前記第１の電流源の前記ドレインノードに結合された第１の追跡回路と、
前記第２の電流源の前記ドレインノードに結合された第２の追跡回路とを備え、
ここにおいて、前記第１の追跡回路が、同調電圧信号に応答して前記第１の電流源の前記ドレインノードの電圧レベルを安定させるために選択的に変更され、前記第２の追跡回路が、前記同調電圧信号に応答して前記第２の電流源の前記ドレインノードの電圧レベルを安定させるために選択的に変更される回路。
[Ｃ２]
前記第１の電流源の前記ドレインノードの前記電圧レベルを安定させることが、トランジスタを飽和動作領域に保つことを含む、Ｃ１に記載の回路。
[Ｃ３]
前記同調電圧に応答する制御可能な発振器をさらに備える、Ｃ１に記載の回路。
[Ｃ４]
前記同調電圧を生成するように構成されたチャージポンプをさらに備える、Ｃ３に記載の回路。
[Ｃ５]
前記充電電流経路が第１のトランジスタをさらに含み、前記放電電流経路が第２のトランジスタをさらに含み、前記第１のトランジスタと前記第２のトランジスタとが実質的に反対の特性を有する、Ｃ１に記載の回路。
[Ｃ６]
前記第１の追跡回路が第３のトランジスタによって前記第１の電流源の前記ドレインノードに結合され、前記第３のトランジスタと前記第１のトランジスタとが実質的に同様の特性を有する、Ｃ５に記載の回路。
[Ｃ７]
前記第２の追跡回路が第４のトランジスタによって前記第２の電流源の前記ドレインノードに結合され、前記第４のトランジスタと前記第２のトランジスタとが実質的に同様の特性を有する、Ｃ５に記載の回路。
[Ｃ８]
前記第１の追跡回路と前記第２の追跡回路とがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、Ｃ１に記載の回路。
[Ｃ９]
回路は、下記の構成を備える。
第１の電流源及びキャパシタに結合された充電電流経路と、前記充電電流経路は前記第１の電流源のドレインノードを含み、
第２の電流源及び前記キャパシタとに結合された放電電流経路と、前記放電電流経路は前記第２の電流源のドレインノードを含み、ための手段と、前記第１の電流源の前記ドレインノードと前記第２の電流源の前記ドレインノードとを安定させることとを行うための手段を備える、回路。
[Ｃ１０]
追跡するための前記手段が、
前記第１の電流源の前記ドレインノードに結合された第１の追跡回路と、
前記第２の電流源の前記ドレインノードに結合された第２の追跡回路とを含み、
ここにおいて、前記第１の追跡回路が、同調電圧信号に応答して前記第１の電流源の前記ドレインノードの電圧レベルを安定させるために選択的に変更され、前記第２の追跡回路が、前記同調電圧信号に応答して前記第２の電流源の前記ドレインノードの電圧レベルを安定させるために選択的に変更される、Ｃ９に記載の回路。
[Ｃ１１]
前記第１の追跡回路が前記第１の電流源の前記ドレインノードを前記同調電圧と等化し、前記第２の追跡回路が前記第２の電流源の前記ドレインノードを前記同調電圧と等化する、Ｃ１０に記載の回路。
[Ｃ１２]
前記同調電圧が電源電圧の１／２に近いとき、前記第１および第２の追跡回路がオフである、Ｃ１０に記載の回路。
[Ｃ１３]
前記同調電圧に応答する制御可能な発振器をさらに備え、前記充電電流経路が第１のトランジスタをさらに含み、前記放電電流経路が第２のトランジスタをさらに含み、前記第１のトランジスタと前記第２のトランジスタとが実質的に反対の特性を有する、Ｃ９に記載の回路。
[Ｃ１４]
前記第１の追跡回路が第３のトランジスタによって前記第１の電流源の前記ドレインノードに結合され、前記第２の追跡回路が第４のトランジスタによって前記第２の電流源の前記ドレインノードに結合され、前記第３のトランジスタと前記第１のトランジスタが実質的に同様の特性を有し、前記第４のトランジスタと前記第２のトランジスタとが実質的に同様の特性を有する、Ｃ１３に記載の回路。
[Ｃ１５]
前記第１の電流源の前記ドレインノードと前記第２の電流源の前記ドレインノードとを安定させることが、前記第１のトランジスタと前記第２のトランジスタとを飽和動作領域に保つことを含む、Ｃ１３に記載の回路。
[Ｃ１６]
前記充電電流経路と前記放電電流経路とがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、Ｃ９に記載の回路。
[Ｃ１７]
チャージポンプの第１の電源の第１のドレインノードに結合された第１の回路において同調電圧を追跡することと、
前記チャージポンプの第２の電源の第２のドレインノードに結合された第２の回路において前記同調電圧を追跡することと、前記同調電圧に応答して前記第１のドレインノードの第１の電圧と前記第２のドレインノードの第２の電圧とを安定させることとを備える方法。
[Ｃ１８]
前記第１のドレインノードの前記第１の電圧を安定させることが、前記第１のドレインノードに結合された前記第１の回路の第１のトランジスタを飽和動作領域に保つことを含み、前記第２のドレインノードの前記第２の電圧を安定させることが、前記第２のドレインノードに結合された前記第２の回路の第２のトランジスタを飽和領域に保つことを含む、Ｃ１７に記載の方法。
[Ｃ１９]
前記同調電圧信号が前記第１の電源の電源電圧信号の１／２に近いとき、前記同調電圧信号を追跡しないことをさらに備える、Ｃ１７に記載の方法。
[Ｃ２０]
前記第１の回路と前記第２の回路とが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイス中に組み込まれる、Ｃ１７に記載の方法。

Claims (21)

  1. 下記を備える回路。
    電圧制御発振器（ＶＣＯ）に結合されたチャージポンプを含む位相ロックループ（ＰＬＬ）と、ここにおいて、前記ＶＣＯの出力が前記チャージポンプの入力に供給される、と、
    第１の電流源及びキャパシタに結合された充電電流経路と、前記充電電流経路は前記第１の電流源の第１のドレインノードを含み、
    第２の電流源及び前記キャパシタに結合された放電電流経路と、前記放電電流経路は前記第２の電流源の第２のドレインノードを含み、
    前記第１の電流源の前記第１のドレインノードに結合された第１の追跡回路と、
    前記第２の電流源の前記第２のドレインノードに結合された第２の追跡回路とを備え、ここにおいて、前記第１の追跡回路が、同調電圧と、前記第１の電流源の第１の電源電圧と、前記第２の電流源の第２の電源電圧との関係に応答して、前記第１のドレインノードの第１の電圧レベルを安定させるために選択的に変更され、前記第２の追跡回路が、前記同調電圧と、前記第１の電源電圧と、前記第２の電源電圧との関係に基づいて、前記同調電圧に応答して前記第２のドレインノードの第２の電圧レベルを安定させるために選択的に変更され、
    前記同調電圧が高いとき、前記第１追跡回路に印加され、前記同調電圧が低いとき、前記第２追跡回路に印加され、前記充電電流経路が第１のトランジスタを含み、前記放電電流経路が第２のトランジスタを含み、前記第１のドレインノードの第１の電圧レベルは、Ｖｔｕｎｅ−Ｖｄｒｏｐ＋Ｖｇａｉｎであり、前記第２のドレインノードの第２の電圧レベルはＶｔｕｎｅ＋Ｖｇａｉｎ−Ｖｄｒｏｐである、ここにおいて、Ｖｔｕｎｅは同調電圧、Ｖｄｒｏｐは前記第１のトランジスタの両端間の電圧降下、およびＶｇａｉｎは前記第２のトランジスタの両端間の電圧利得である。
  2. 前記第１のドレインノードの前記第１の電圧レベルを安定させることが、トランジスタを飽和動作領域に保つことを含む、請求項１に記載の回路。
  3. 前記同調電圧に応答する制御可能な発振器をさらに備える、請求項１に記載の回路。
  4. 前記同調電圧を生成するように構成されたチャージポンプをさらに備える、請求項３に記載の回路。
  5. 前記第１の追跡回路が第３のトランジスタによって前記第１の電流源の前記第１のドレインノードに結合され、前記第３のトランジスタと前記第１のトランジスタとが実質的に同様の特性を有する、請求項１に記載の回路。
  6. 前記第２の追跡回路が第４のトランジスタによって前記第２の電流源の前記第２のドレインノードに結合され、前記第４のトランジスタと前記第２のトランジスタとが実質的に同様の特性を有する、請求項１に記載の回路。
  7. 前記第１の追跡回路と前記第２の追跡回路とがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項１に記載の回路。
  8. 回路は、下記の構成を備える。
    電圧制御発振器（ＶＣＯ）に結合されたチャージポンプを含む位相ロックループ（ＰＬＬ）と、ここにおいて、前記ＶＣＯの出力が前記チャージポンプの入力に供給される、と、
    第１の電流源及びキャパシタに結合された充電電流経路と、前記充電電流経路は前記第１の電流源の第１のドレインノードを含み、
    第２の電流源及び前記キャパシタに結合された放電電流経路と、前記放電電流経路は前記第２の電流源の第２のドレインノードを含み、
    前記第１の電流源の前記第１のドレインノードに結合された第１の追跡回路と、
    前記第２の電流源の前記第２のドレインノードに結合された第２の追跡回路と、
    ここにおいて、前記第１の追跡回路が、同調電圧と、前記第１の電流源の第１の電源電圧と、前記第２の電流源の第２の電源電圧との関係に基づいて、前記第１のドレインノードの第１の電圧レベルを安定させるために選択的に変更され、
    前記第２の追跡回路が、前記同調電圧と、前記第１の電源電圧と、前記第２の電源電圧との関係に基づいて、前記同調電圧に応答して前記第２のドレインノードの第２の電圧レベルを安定させるために選択的に変更され、
    前記同調電圧が高いとき、前記第１追跡回路に印加され、前記同調電圧が低いとき、前記第２追跡回路に印加され、前記充電電流経路が第１のトランジスタを含み、前記放電電流経路が第２のトランジスタを含み、前記第１のドレインノードの第１の電圧レベルは、Ｖｔｕｎｅ−Ｖｄｒｏｐ＋Ｖｇａｉｎであり、前記第２のドレインノードの第２の電圧レベルはＶｔｕｎｅ＋Ｖｇａｉｎ−Ｖｄｒｏｐである、ここにおいて、Ｖｔｕｎｅは同調電圧、Ｖｄｒｏｐは前記第１のトランジスタの両端間の電圧降下、およびＶｇａｉｎは前記第２のトランジスタの両端間の電圧利得である。
  9. 前記同調電圧が、前記第１の電源電圧と前記第２の電源電圧との差の１／２に実質的に等しいことに応答して、前記第１の追跡回路がオフとなり、
    前記同調電圧が、前記差の１／２に実質的に等しくないことに応答して、前記第１の追跡回路が、前記第１の電圧レベルを安定させるために変更される、
    請求項８に記載の回路。
  10. 前記第１の追跡回路が前記第１のドレインノードの前記第１の電圧レベルを前記同調電圧と等化し、前記第２の追跡回路が前記第２のドレインノードの前記第２の電圧レベルを前記同調電圧と等化する、請求項９に記載の回路。
  11. 前記同調電圧が前記第１の電源電圧の１／２に近いとき、前記第１および第２の追跡回路がオフである、請求項９に記載の回路。
  12. 前記同調電圧に応答する制御可能な発振器をさらに備え、前記充電電流経路が第１のトランジスタをさらに含み、前記放電電流経路が第２のトランジスタをさらに含み、前記第１のトランジスタと前記第２のトランジスタとが実質的に反対の特性を有する、請求項８に記載の回路。
  13. 前記第１の追跡回路が第３のトランジスタによって前記第１の電流源の前記第１のドレインノードに結合され、前記第２の追跡回路が第４のトランジスタによって前記第２の電流源の前記第２のドレインノードに結合され、前記第３のトランジスタと前記第１のトランジスタが実質的に同様の特性を有し、前記第４のトランジスタと前記第２のトランジスタとが実質的に同様の特性を有する、請求項１２に記載の回路。
  14. 前記第１の電流源の前記第１のドレインノードと前記第２の電流源の前記第２のドレインノードとを安定させることが、前記第１のトランジスタと前記第２のトランジスタとを飽和動作領域に保つことを含む、請求項１２に記載の回路。
  15. 前記充電電流経路と前記放電電流経路とがその中に組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項８に記載の回路。
  16. 電圧制御発振器（ＶＣＯ）に結合されたチャージポンプを含む位相ロックループ（ＰＬＬ）において、
    前記ＶＣＯの出力が前記チャージポンプの入力に供給され、
    チャージポンプの第１の電源の第１のドレインノードに結合された第１の回路において同調電圧を追跡することと、
    ここにおいて、充電電流経路は、前記第１の電源とキャパシタに結合され、及び前記充電電流経路は、前記第１の電源の前記第１のドレインノードを含む、
    前記チャージポンプの第２の電源の第２のドレインノードに結合された第２の回路において前記同調電圧を追跡することと、
    ここにおいて、放電電流経路は、前記第２の電源とキャパシタに結合され、及び前記放電電流経路は、前記第２の電源の前記第２のドレインノードを含む、
    前記同調電圧と、前記第１の電源の第１の電源電圧と、前記第２の電源の第２の電源電圧との間の関係に基づいて、前記第１のドレインノードの第１の電圧を安定させることと、
    前記同調電圧と、前記第１の電源電圧と、前記第２の電源電圧との間の関係に基づいて、前記第２のドレインノードの第２の電圧とを安定させることとを備え、
    前記同調電圧が高いとき、前記第１追跡回路に印加され、前記同調電圧が低いとき、前記第２追跡回路に印加され、前記充電電流経路が第１のトランジスタを含み、前記放電電流経路が第２のトランジスタを含み、前記第１のドレインノードの第１の電圧レベルは、Ｖｔｕｎｅ−Ｖｄｒｏｐ＋Ｖｇａｉｎであり、前記第２のドレインノードの第２の電圧レベルはＶｔｕｎｅ＋Ｖｇａｉｎ−Ｖｄｒｏｐである、ここにおいて、Ｖｔｕｎｅは同調電圧、Ｖｄｒｏｐは前記第１のトランジスタの両端間の電圧降下、およびＶｇａｉｎは前記第２のトランジスタの両端間の電圧利得である、方法。
  17. 前記第１のドレインノードの前記第１の電圧を安定させることが、前記第１のドレインノードに結合された前記第１の回路の第１のトランジスタを飽和動作領域に保つことを含み、前記第２のドレインノードの前記第２の電圧を安定させることが、前記第２のドレインノードに結合された前記第２の回路の第２のトランジスタを飽和領域に保つことを含む、請求項１６に記載の方法。
  18. 前記同調電圧が前記第１の電源電圧の１／２に近いとき、前記同調電圧を追跡しないことをさらに備える、請求項１６に記載の方法。
  19. 前記第１の回路と前記第２の回路とが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイス中に組み込まれる、請求項１６に記載の方法。
  20. コンピュータに請求項１６−１９のうちの１つにしたがった方法を行わせるプログラム。
  21. プログラムが記録されたコンピュータ可読記憶媒体であって、前記プログラムは、コンピュータに請求項１６−１９のうちの１つにしたがった方法を実行させる、コンピュータ可読記憶媒体。
JP2016114538A 2011-11-10 2016-06-08 チャージポンプのノード電圧レベルを安定させるシステムおよび方法 Ceased JP2016201806A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/293,731 2011-11-10
US13/293,731 US8581647B2 (en) 2011-11-10 2011-11-10 System and method of stabilizing charge pump node voltage levels

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014541389A Division JP5951786B2 (ja) 2011-11-10 2012-11-12 チャージポンプのノード電圧レベルを安定させるシステムおよび方法

Publications (1)

Publication Number Publication Date
JP2016201806A true JP2016201806A (ja) 2016-12-01

Family

ID=47326336

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014541389A Expired - Fee Related JP5951786B2 (ja) 2011-11-10 2012-11-12 チャージポンプのノード電圧レベルを安定させるシステムおよび方法
JP2016114538A Ceased JP2016201806A (ja) 2011-11-10 2016-06-08 チャージポンプのノード電圧レベルを安定させるシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014541389A Expired - Fee Related JP5951786B2 (ja) 2011-11-10 2012-11-12 チャージポンプのノード電圧レベルを安定させるシステムおよび方法

Country Status (6)

Country Link
US (1) US8581647B2 (ja)
EP (1) EP2777157B1 (ja)
JP (2) JP5951786B2 (ja)
KR (1) KR101620391B1 (ja)
IN (1) IN2014CN02947A (ja)
WO (1) WO2013071268A2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022103881A1 (de) 2021-02-24 2022-08-25 Nvidia Corporation Generieren von frames für die neuronale simulation mit einem oder mehreren neuronalen netzen
DE112021000253T5 (de) 2020-06-01 2022-09-15 Nvidia Corporation Auswählen von annotationen für trainingsbilder unter verwendung eines neuronalen netzwerks
DE112020005696T5 (de) 2019-11-20 2022-09-15 Nvidia Corporation Training und ableiten unter verwendung eines neuronalen netzwerkes zum vorhersagen der ausrichtung von objekten in bildern
DE102022108711A1 (de) 2021-04-26 2022-10-27 Nvidia Corporation Techniken zur kombination von operationen
DE112021000286T5 (de) 2020-06-10 2022-11-03 Nvidia Corporation Verhaltensmodellierung unter verwendung von client-gehosteten neuronalen netzen
DE112020006181T5 (de) 2019-12-16 2022-11-10 Nvidia Corporation Blickbestimmung mit blendung als eingabe
DE112020006404T5 (de) 2019-12-30 2022-11-17 Nvidia Corporation Planung und steuerung von spurwechseln in autonomen maschinenapplikationen
DE102022111322A1 (de) 2021-05-13 2022-11-17 Nvidia Corporation Engine für adaptive maschinelle lernmodelle zur augenverfolgung
DE112022001174T5 (de) 2021-04-27 2024-01-18 Nvidia Corporation Strategieebenen für die maschinensteuerung
DE112021007439T5 (de) 2021-03-31 2024-01-25 Nvidia Corporation Erzeugung von begrenzungsrahmen
DE102023119339A1 (de) 2022-08-01 2024-02-15 Nvidia Corporation Videoinstanzsegmentierung
DE102023124264A1 (de) 2022-09-09 2024-03-14 Nvidia Corporation Eingabeaufforderungsabstimmung in einem neuronalen Netz

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581647B2 (en) * 2011-11-10 2013-11-12 Qualcomm Incorporated System and method of stabilizing charge pump node voltage levels
US8860481B1 (en) 2013-05-30 2014-10-14 Gigoptix, Inc. Reducing charge imbalance in a charge pump of a phase locked loop (PLL) through maintaining an output node thereof at a same voltage as a bypass node thereof
US9184623B1 (en) * 2015-04-23 2015-11-10 Xilinx, Inc. Circuits for and methods of implementing a charge/discharge switch in an integrated circuit
EP3485562B1 (en) 2016-07-15 2022-05-04 Analog Devices International Unlimited Company Balancing charge pump circuits
JP7189456B2 (ja) * 2018-11-22 2022-12-14 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたｐｌｌ回路
CN114172363B (zh) * 2020-09-10 2023-11-03 瑞昱半导体股份有限公司 电荷泵装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278332B1 (en) * 2000-02-15 2001-08-21 Agere Systems Guardian Corp. Charge pump for low-voltage, low-jitter phase locked loops
JP2009246606A (ja) * 2008-03-31 2009-10-22 Sony Corp チャージポンプ回路およびｐｌｌ回路
US20110199136A1 (en) * 2010-02-12 2011-08-18 Industrial Technology Research Institute Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363066A (en) * 1993-06-16 1994-11-08 At&T Global Information Solutions Company (Fka Ncr Corporation) Fast CMOS charge pump circuit
US5790612A (en) * 1996-02-29 1998-08-04 Silicon Graphics, Inc. System and method to reduce jitter in digital delay-locked loops
US5736903A (en) * 1996-04-24 1998-04-07 Harris Corporation Carrier buffer having current-controlled tracking filter for spurious signal suppression
US6304147B1 (en) * 2000-03-27 2001-10-16 Koninklijke Philips Electronics N.V. Method and circuit for reduced power consumption in a charge pump circuit
US6445211B1 (en) 2000-11-20 2002-09-03 Cypress Semiconductor Corporation Circuit technique for improved current matching in charge pump PLLS
US6483358B2 (en) * 2001-02-02 2002-11-19 Broadcom Corporation Low power, charge injection compensated charge pump
US6771102B2 (en) * 2002-08-30 2004-08-03 Intel Corporation Common mode feedback technique for a low voltage charge pump
US7109804B2 (en) * 2004-04-27 2006-09-19 Maxim Integrated Products, Inc. Precision relaxation oscillator without comparator delay errors
US7317345B2 (en) * 2005-03-01 2008-01-08 Freescale Semiconductor, Inc. Anti-gate leakage programmable capacitor
US7385429B1 (en) 2005-05-31 2008-06-10 Altera Corporation Charge pump with reduced current mismatch
US7239188B1 (en) * 2005-11-01 2007-07-03 Integrated Device Technology, Inc. Locked-loop integrated circuits having speed tracking circuits therein
US7492197B2 (en) 2005-11-17 2009-02-17 Realtek Semiconductor Corp. Charge pump circuit with regulated current output
KR100818799B1 (ko) 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US7557625B1 (en) 2006-11-30 2009-07-07 Marvell Israel (M.I.S.L.) Ltd. Phase locked loop charge pump reference current bootstrapping
WO2009049143A1 (en) * 2007-10-10 2009-04-16 Georgia Tech Research Corporation Millimeter-wave wideband voltage controlled oscillator
US7977984B1 (en) * 2007-10-13 2011-07-12 Altera Corporation High-speed charge pump circuits
US8294497B2 (en) * 2009-04-24 2012-10-23 Analog Devices, Inc. Low-offset charge pump, duty cycle stabilizer, and delay locked loop
US8193843B1 (en) * 2009-09-25 2012-06-05 Rf Micro Devices, Inc. Charge pump tracking circuit for a phase lock loop
CN102097932B (zh) * 2009-12-14 2014-04-23 瑞昱半导体股份有限公司 电荷泵装置与方法
US8581647B2 (en) * 2011-11-10 2013-11-12 Qualcomm Incorporated System and method of stabilizing charge pump node voltage levels

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278332B1 (en) * 2000-02-15 2001-08-21 Agere Systems Guardian Corp. Charge pump for low-voltage, low-jitter phase locked loops
JP2009246606A (ja) * 2008-03-31 2009-10-22 Sony Corp チャージポンプ回路およびｐｌｌ回路
US20110199136A1 (en) * 2010-02-12 2011-08-18 Industrial Technology Research Institute Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020005696T5 (de) 2019-11-20 2022-09-15 Nvidia Corporation Training und ableiten unter verwendung eines neuronalen netzwerkes zum vorhersagen der ausrichtung von objekten in bildern
DE112020006181T5 (de) 2019-12-16 2022-11-10 Nvidia Corporation Blickbestimmung mit blendung als eingabe
DE112020006404T5 (de) 2019-12-30 2022-11-17 Nvidia Corporation Planung und steuerung von spurwechseln in autonomen maschinenapplikationen
DE112021000253T5 (de) 2020-06-01 2022-09-15 Nvidia Corporation Auswählen von annotationen für trainingsbilder unter verwendung eines neuronalen netzwerks
DE112021000286T5 (de) 2020-06-10 2022-11-03 Nvidia Corporation Verhaltensmodellierung unter verwendung von client-gehosteten neuronalen netzen
DE102022103881A1 (de) 2021-02-24 2022-08-25 Nvidia Corporation Generieren von frames für die neuronale simulation mit einem oder mehreren neuronalen netzen
DE112021007439T5 (de) 2021-03-31 2024-01-25 Nvidia Corporation Erzeugung von begrenzungsrahmen
DE102022108711A1 (de) 2021-04-26 2022-10-27 Nvidia Corporation Techniken zur kombination von operationen
DE112022001174T5 (de) 2021-04-27 2024-01-18 Nvidia Corporation Strategieebenen für die maschinensteuerung
DE102022111322A1 (de) 2021-05-13 2022-11-17 Nvidia Corporation Engine für adaptive maschinelle lernmodelle zur augenverfolgung
DE102023119339A1 (de) 2022-08-01 2024-02-15 Nvidia Corporation Videoinstanzsegmentierung
DE102023124264A1 (de) 2022-09-09 2024-03-14 Nvidia Corporation Eingabeaufforderungsabstimmung in einem neuronalen Netz

Also Published As

Publication number Publication date
JP2014533488A (ja) 2014-12-11
US20130120040A1 (en) 2013-05-16
IN2014CN02947A (ja) 2015-07-03
JP5951786B2 (ja) 2016-07-13
US8581647B2 (en) 2013-11-12
KR101620391B1 (ko) 2016-05-12
WO2013071268A2 (en) 2013-05-16
EP2777157A2 (en) 2014-09-17
CN103947117A (zh) 2014-07-23
WO2013071268A3 (en) 2013-09-26
KR20140099900A (ko) 2014-08-13
EP2777157B1 (en) 2023-03-08

Similar Documents

Publication Publication Date Title
JP5951786B2 (ja) チャージポンプのノード電圧レベルを安定させるシステムおよび方法
US7902878B2 (en) Clock gating system and method
US20130099764A1 (en) System and method to regulate voltage
US8493134B2 (en) Method and apparatus to provide a clock signal to a charge pump
JP2015530820A (ja) クロック信号を調整するシステムおよび方法
US8289090B2 (en) Amplitude control for oscillator
US8638173B2 (en) System and method of calibrating a phase-locked loop while maintaining lock
US20200259455A1 (en) Harmonic Trap for Voltage-Controlled Oscillator Noise Reduction
CN103620684A (zh) 感测电路
US8593227B2 (en) System and method of controlling gain of an oscillator
US20130308408A1 (en) Input buffer
US8581667B2 (en) Tuning voltage range extension circuit and method
US11424734B2 (en) Low voltage clock swing tolerant sequential circuits for dynamic power savings
JP2011130518A (ja) チャージポンプ回路
CN103947117B (zh) 稳定电荷泵节点电压电平的系统和方法
US20150171839A1 (en) Apparatus for reducing periodic jitter in a ring oscillator
US9379717B2 (en) Apparatus to reduce power of a charge pump
US8680930B2 (en) Oscillator, oscillator implementations and method of generating an osciallating signal
KR20230056521A (ko) 루프 대역폭이 보상된 서브 샘플링 위상 고정 루프 및 이를 포함하는 집적 회로
JP2004282776A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20190528