JP2016197951A - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP2016197951A JP2016197951A JP2015076505A JP2015076505A JP2016197951A JP 2016197951 A JP2016197951 A JP 2016197951A JP 2015076505 A JP2015076505 A JP 2015076505A JP 2015076505 A JP2015076505 A JP 2015076505A JP 2016197951 A JP2016197951 A JP 2016197951A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- inverter device
- inverter
- leg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、インバータ装置に係り、特にインバータ装置を構成する個々のパワー半導体素子接合部の寿命接近を予測し、寿命到達間近と判断された場合にその旨を報知するとともに、インバータ保護運転制御を行いパワー半導体素子の寿命を延長する手段を備えたインバータ装置に関する。 The present invention relates to an inverter device, and in particular predicts approaching life of individual power semiconductor element joints constituting the inverter device, and notifies that when it is determined that the life is approaching, and performs inverter protection operation control. The present invention relates to an inverter device provided with means for extending the life of a power semiconductor element.
電力変換装置であるインバータ装置では、インバータ装置運転時の運転電流によって、インバータ装置の構成部品の一つであるパワー半導体素子の温度が上昇し、インバータ装置停止時にはパワー半導体素の温度が下降する。この時に生じる温度差が、パワー半導体素子接合部(はんだ付け部)に熱ストレスを与え、劣化を進める要因となる。熱ストレスの積み重ねによってパワー半導体素子接合部が破壊するまでの期間をパワーサイクル寿命と呼ぶ。パワー半導体素子接合部がパワーサイクル寿命に到達するとパワー半導体素子が機能停止となり、インバータ装置の動作も停止する。 In the inverter device that is a power conversion device, the temperature of the power semiconductor element that is one of the components of the inverter device increases due to the operating current during operation of the inverter device, and the temperature of the power semiconductor element decreases when the inverter device stops. The temperature difference generated at this time gives thermal stress to the power semiconductor element joint (soldering part) and causes deterioration. The period until the power semiconductor element junction is destroyed due to the accumulation of thermal stress is called the power cycle life. When the power semiconductor element junction reaches the power cycle life, the power semiconductor element stops functioning and the operation of the inverter device also stops.
パワーサイクル寿命によるインバータ装置動作の突然の停止は、熱ストレスによるパワー半導体素子接合部の劣化を予測・報知し、あるいは保護運転制御を行うことによる延命処置を講ずるなどしない限り避けられない問題である。 Sudden stoppage of inverter device operation due to power cycle life is an unavoidable problem unless prediction and notification of deterioration of the power semiconductor element junction due to thermal stress is taken, or if life extension measures are taken by carrying out protective operation control. .
顧客先においては、例えば、常時運転を行う必要のあるデータセンター向けの空気調和機に関して、空気調和機に搭載されるインバータ装置がパワー半導体素子接合部寿命によって停止する以前にその予兆を予測・報知し延命処置を講じ、突然の停止を回避することが望まれる。 At customers, for example, for air conditioners for data centers that need to be operated constantly, predict and report the signs before the inverter device installed in the air conditioner stops due to the power semiconductor element junction life It is desirable to take life-saving measures and avoid sudden stops.
特許文献1は、パワー半導体素子直下のフィンに取り付けた温度センサで測定した温度から間接的にパワー半導体素子接合部の温度を推定し、パワーサイクル寿命を予測する手法を開示している。
特許文献1の装置例では、温度センサを用いていることによる装置の大型化や、温度センサがパワー半導体素子接合部に取り付けられていないことによる測定温度誤差の発生が懸念される。
In the device example of
さらには、インバータ装置運転・停止が繰り返し行われた際の温度差が一定ではなく、一定温度差により規定されるパワーサイクル寿命を正確に予測することは困難であると考えられる。 Furthermore, the temperature difference when the inverter device is repeatedly operated and stopped is not constant, and it is considered difficult to accurately predict the power cycle life defined by the constant temperature difference.
以上のことから本発明の目的は、より正確に半導体素子の寿命予測を行い、信頼性を向上させたインバータ装置を提供することである。 In view of the above, an object of the present invention is to provide an inverter device that more accurately predicts the lifetime of a semiconductor element and improves reliability.
以上のことから本発明においては、半導体素子が直列接続されて構成される複数のレグの両端は直流電源に接続され、各レグの半導体素子間と交流負荷の各相とが接続されることで交流負荷に直流電源を交流電源に変換して電力供給するインバータ装置であって、半導体素子の導通時の電圧が以前の導通時の電圧よりも所定以上の割合で増加した場合、半導体素子の異常と判定することを特徴とする。 From the above, in the present invention, both ends of a plurality of legs formed by connecting semiconductor elements in series are connected to a DC power source, and the semiconductor elements of each leg are connected to each phase of an AC load. An inverter device that supplies power by converting a DC power source into an AC power source for an AC load, and when the voltage at the time of conduction of the semiconductor element increases at a predetermined rate or more than the voltage at the time of previous conduction, an abnormality of the semiconductor element It is characterized by determining.
本発明によれば、より正確に半導体素子の寿命予測を行い、信頼性を向上させたインバータ装置を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to estimate the lifetime of a semiconductor element more correctly, and to provide the inverter apparatus which improved reliability.
以下、本発明の実施形態におけるインバータ装置について、図面に基づいて説明する。 Hereinafter, an inverter device according to an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明が適用されるインバータ装置の構成例を示す図である。 FIG. 1 is a diagram showing a configuration example of an inverter device to which the present invention is applied.
図1に示すように、交流電源2から、交流を直流に変換するコンバータ部3、平滑コンデンサ4を介して直流電源に接続され、原動機などの負荷7に給電すべく使用されるインバータ装置1は、直流を交流に変換するインバータ部5と、インバータ部5を制御するインバータ制御部13により構成されている。なお図1では交流電源2は三相交流であるが、これは単相交流でもよい。
As shown in FIG. 1, an
インバータ装置1の主要部であるインバータ部5は、パワー半導体素子として6個のIGBT1〜IGBT6により構成されている。インバータ装置1は、2組のIGBTが直列接続されてレグを構成し、3組のレグの両端をコンバータ部3のプラス電位端子8とマイナス電位端子9に共通に接続し、かつ3組のレグの上下IGBT接続点から原動機などの負荷7側の3相交流の各相端子10、11、12に導くように構成されている。
The inverter part 5 which is a main part of the
各々のIGBTは、インバータ制御部13内のインバータ駆動信号出力部6からの駆動信号を受けてスイッチング動作を行い、原動機7を動作させるために必要な電圧・周波数の3相交流出力を生み出している。
Each IGBT receives a drive signal from the inverter drive signal output unit 6 in the
このように、図1のインバータ装置は、半導体素子が直列接続されて構成される複数のレグの両端は直流電源に接続され、各レグの半導体素子間と交流負荷の各相とが接続されることで交流負荷に直流電源を交流電源に変換して電力供給するように構成されている。 As described above, in the inverter device of FIG. 1, both ends of a plurality of legs formed by connecting semiconductor elements in series are connected to a DC power source, and the semiconductor elements of each leg are connected to each phase of an AC load. Thus, the AC load is configured to convert the DC power source into an AC power source and to supply power.
図2は、インバータ部5のレグのうちから、代表としてIGBT1、IGBT2で構成されるレグの構成(U相出力部)を抜粋した回路の模式図である。IGBT1、IGBT2はインバータ制御部13内のインバータ駆動信号出力部6からの駆動信号を受けて駆動される。
FIG. 2 is a schematic diagram of a circuit excerpted from the leg of the inverter unit 5 from the leg configuration (U-phase output unit) composed of IGBT1 and IGBT2 as representatives. The
レグ両端の端子26、27はそれぞれコンバータ3出力後のプラス電位端子8、マイナス電位端子9に接続され、IGBT1とIGBT2の中間の接続点28は交流負荷側U相端子10に接続される。
図2において、レグ両端の端子26、27間の電圧をVPと定義する。また、接続点28と端子27の間の電圧をVUと定義する。このとき、IGBT1、IGBT2のコレクタ・エミッタ間電圧はそれぞれ、(1)式、(2)式で定義され、ここではそれぞれVCEU1、VCEU2と表記する。
[数1]
VCEU1=VP−VU (1)
[数2]
VCEU2=VU (2)
なお、図2ではU相の電圧のみを定義しているが、このほかにV相の電圧としてVCEV1、VCEV2、W相の電圧としてVCEW1、VCEW2がある。
2, defines the voltage between legs ends of the
[Equation 1]
V CEU1 = V P −V U (1)
[Equation 2]
V CEU2 = V U (2)
Although defines only the voltage of FIG. 2, U-phase, there is a V CEW1, V CEW2 as the voltage V CEV1, V CEV2, W-phase as the voltage of the V phase in this addition.
図1にもどり、次にインバータ制御部13の構成について説明する。
Returning to FIG. 1, the configuration of the
インバータ制御部13には、インバータ部5の両端から電圧が取り込まれている。まず直流側の電圧が、接続点8、9から取り込まれている。この電圧は、図2のレグ両端の端子26、27間の電圧VPに相当している。また交流側の電圧が、接続点10、11、12から取り込まれている。これらの電圧は、図2の接続点28と端子27の間の電圧VU、VV、VWに相当している。これらの電圧は、インバータ制御部13のパワー半導体素子コレクタ・エミッタ間検出回路14に取り込まれている。
A voltage is taken into the
パワー半導体素子コレクタ・エミッタ間検出回路14においては、接続点8、9の両端に抵抗RP1とRP2の直列回路が接続され、接続点10の先には抵抗RU1とRU2の直列回路が接続され、接続点11の先には抵抗RV1とRV2の直列回路が接続され、接続点12の先には抵抗RW1とRW2の直列回路がそれぞれ接続されている。
In the power semiconductor element collector-
これら抵抗の直列回路は分圧回路を構成したものであり、これにより、パワー半導体素子コレクタ・エミッタ間電圧検出部20には、(1)、(2)式で求めたコレクタ・エミッタ電圧が、パワー半導体素子コレクタ・エミッタ間検出部20で読み取り可能な電圧に分圧されたうえで取り込まれている。なお、21、22はパワー半導体素子コレクタ・エミッタ間検出部20を動作させるための給電部である。
The series circuit of these resistors constitutes a voltage dividing circuit, whereby the collector-emitter voltage obtained by the equations (1) and (2) is applied to the power semiconductor element collector-emitter
パワー半導体素子コレクタ・エミッタ間検出回路14における(1)、(2)式の処理は、要するにレグのレグ両端間電圧を第1の電圧、レグの一方端と当該レグの半導体素子接続点間の電圧を第2の電圧とし、レグの他方端と当該レグの半導体素子接続点間に接続された第1の半導体素子が導通状態において第1の電圧と第2の電圧の差電圧を求め、当該差電圧を半導体素子の導通時電圧としたものである。
The processing of the equations (1) and (2) in the power semiconductor element collector-
判定部15は、パワー半導体素子コレクタ・エミッタ間検出部20で読み取った電圧値VP、VU、VV、VWが正常であるか異常であるかの判定を行う部分である。判定手法の考え方について、図3〜図5に基づいて以下に説明する。
The
図3は、インバータ起動回数の増加とともにIGBTのコレクタ・エミッタ間電圧が増加することを示した概念図である。この図では縦軸にIGBTのコレクタ・エミッタ間電圧値、横軸にインバータ起動回数を示している。なおこの場合のIGBTのコレクタ・エミッタ間電圧とは、当該IGBTがオン状態にあるときのコレクタ・エミッタ間のサチュレーション電圧を意味している。またインバータ起動回数とは、インバータに外部電源から電圧印可して起動する回数のことではなく、インバータ内のIGBTが導通制御開始される回数を意味している。つまりインバータ装置は、レグ構成された半導体素子に点弧信号を継続して与える点弧期間と、半導体素子に点弧信号を継続して与えない無点弧期間を有し、インバータ起動とは無点弧期間から点弧期間に移動した状態をいう。 FIG. 3 is a conceptual diagram showing that the collector-emitter voltage of the IGBT increases as the number of inverter activations increases. In this figure, the vertical axis represents the IGBT collector-emitter voltage value, and the horizontal axis represents the number of inverter activations. In this case, the collector-emitter voltage of the IGBT means a saturation voltage between the collector and the emitter when the IGBT is in an on state. The number of times the inverter is activated does not mean the number of times that the inverter is activated by applying a voltage from an external power supply, but the number of times that the IGBT in the inverter starts to conduct control. In other words, the inverter device has an ignition period in which an ignition signal is continuously applied to a semiconductor element having a leg configuration, and a non-ignition period in which an ignition signal is not continuously applied to the semiconductor element. It means the state that moved from the starting period to the starting period.
図3によれば、コレクタ・エミッタ間電圧(サチュレーション電圧)の増加割合は、パワー(IGBT)素子接合部が正常であるときと、パワー(IGBT)素子接合部が異常で素子寿命が間近であるパワー素子寿命接近状態であるときとで異なる推移を示す特徴を持つ。正常状態ではインバータ起動回数の増加に伴い特性Laのように緩やかな電圧増加を示し、パワー素子寿命接近状態ではインバータ起動回数の増加に伴い特性Lbのように急激な電圧増加を示す。つまり、IGBTのコレクタ・エミッタ間電圧(サチュレーション電圧)は正常であれば緩やかな電圧増加を示すが、パワー素子の寿命が近くなると急激な電圧増加を示すという傾向がある。 According to FIG. 3, the increase rate of the collector-emitter voltage (saturation voltage) is almost the same as when the power (IGBT) element junction is normal and the power (IGBT) element junction is abnormal. It has a characteristic that shows a different transition from that in the power element life approaching state. In the normal state, a gradual voltage increase is exhibited as the characteristic La increases as the number of inverter activations increases, and in the power element life approach state, a rapid voltage increase occurs as the characteristic Lb increases as the number of inverter activations increases. That is, if the IGBT collector-emitter voltage (saturation voltage) is normal, it shows a gradual voltage increase, but tends to show a rapid voltage increase when the life of the power element approaches.
従って、電圧増加の仕方の違いを読み取ることで、パワー半導体素子の正常・異常を判別することができる。緩やかな電圧増加を示すのであれば正常、急激な電圧増加を示すようになったら劣化が進展して寿命が近いということを区別することができる。 Therefore, the normality / abnormality of the power semiconductor element can be determined by reading the difference in the method of increasing the voltage. It can be distinguished from normal if it shows a gradual increase in voltage, and if the voltage increases abruptly, the deterioration will progress and the lifetime will be near.
図4は、図3の特性線La、Lbを模擬した図である。IGBTにおける実測特性から、計算により、あるいはメモリなどの表形式により正常遷移の特性線Laと異常遷移の特性線Lbを模擬したものである。具体的な起動回数ごとに境界となる電圧値を計算し、あるいは記憶したものである。 FIG. 4 is a diagram simulating the characteristic lines La and Lb of FIG. This is a simulation of the normal transition characteristic line La and the abnormal transition characteristic line Lb by calculation or in a tabular form such as a memory from the measured characteristics in the IGBT. A voltage value serving as a boundary is calculated or stored for each specific number of activations.
なお図4においてVnは、n回目のインバータ起動時に読み取ったIGBTのコレクタ・エミッタ電圧である。なお、Vnに入る値は、(1)式で求めたVCEU1、VCEU2、VCEV1、VCEV2、VCEW1、VCEW2のいずれかである。 In FIG. 4, V n is the collector-emitter voltage of the IGBT read when the inverter is started for the n-th time. Note that value falling V n is either V CEU1, V CEU2, V CEV1 , V CEV2, V CEW1, V CEW2 obtained in (1).
図4に示すように、n回目までのインバータ起動の後n+1回目のインバータ起動を行った際、コレクタ・エミッタ間電圧に大きな上昇が見られない場合を正常遷移La、コレクタ・エミッタ間電圧に急激な上昇が見られた場合を異常遷移Lbとする。ここで、正常遷移Laと異常遷移Lbとを判別する方法を、図5を用いて説明する。 As shown in FIG. 4, when the n + 1-th inverter activation is performed after the n-th inverter activation, when the collector-emitter voltage does not increase significantly, the normal transition La and the collector-emitter voltage are rapidly increased. A case where a slight increase is observed is defined as an abnormal transition Lb. Here, a method for discriminating between the normal transition La and the abnormal transition Lb will be described with reference to FIG.
図5は、インバータ起動回数を重ねる度に遷移するコレクタ・エミッタ間電圧の電圧データ格納テーブル36U1〜36U3内の状態1〜3を示している。ここでは要するに、連続するn回の起動時ごとにコレクタ・エミッタ間電圧を測定し、連続するn個の電圧の平均(移動平均)を求めている。そして次回計測電圧が移動平均から大きく相違しているなら異常、移動平均値に類似の値なら正常としている。なお、この判定は移動平均を基準として次回値を評価判定しているが、移動平均値自体の大きさが所定値を超えたことで異常と判定するものであってもよい。 FIG. 5 shows states 1 to 3 in the voltage data storage tables 36U1 to 36U3 of the collector-emitter voltage that change each time the number of inverter activations is increased. In short, in short, the collector-emitter voltage is measured every n consecutive startups, and the average (moving average) of n consecutive voltages is obtained. If the next measurement voltage is greatly different from the moving average, it is abnormal, and if it is a value similar to the moving average, it is normal. In this determination, the next value is evaluated and determined based on the moving average. However, it may be determined that the moving average value itself exceeds the predetermined value as abnormal.
図5は、FIFO(First In First Out)形式のn桁のメモリにより移動平均を求める考え方を示している。36Uは、U相のコレクタ・エミッタ間電圧データを格納する移動平均産出用メモリであって、状態1では当該IGBTの起動時刻がD1からDnのn回の時刻において観測されたU相のコレクタ・エミッタ間電圧データ(V1からVn)を記憶したことを表している。そしてV1からVnの移動平均と次回の計測電圧Vn+1とを比較することを表している。
FIG. 5 shows a concept of obtaining a moving average using an n-digit memory in a FIFO (First In First Out) format. Reference numeral 36U denotes a moving average output memory for storing U-phase collector-emitter voltage data. In
状態2では当該IGBTの起動時刻がD2からDn+1のn回の時刻において観測されたU相のコレクタ・エミッタ間電圧データ(V2からVn+1)を記憶したことを表している。つまり、最も古い計測値V1を破棄して最新の計測値Vn+1を加味して移動平均を求め、そしてV2からVn+1の移動平均と次回の計測電圧Vn+2とを比較することを表している。
状態3では当該IGBTの起動時刻がD3からDn+2のn回の時刻において観測されたU相のコレクタ・エミッタ間電圧データ(V3からVn+2)を記憶したことを表している。つまり、最も古い計測値V2を破棄して最新の計測値Vn+2を加味して移動平均を求め、そしてV3からVn+2の移動平均と次回の計測電圧Vn+3とを比較することを表している。
ここでは、U相を例として想定しているため、格納テーブル36の数字の直後にアルファベット「U」を付しているが、これは対象とする相によって「V」「W」と考えることが可能である。1つのデータテーブルには、インバータ起動回数次の少ないものがD1から順にDnまで合計n個セットされ状態1を作る。次にn+1個目のデータがDnにセットされるとともに、D1のデータが吐き出され、状態2を作る。さらに同様にしてn+2個目のデータがDnにセットされるとともに、D2データが吐き出され、状態3を作る。
Here, since the U phase is assumed as an example, the alphabet “U” is added immediately after the number in the storage table 36, but this may be considered as “V” “W” depending on the target phase. Is possible. In one data table, a total of n items having the smallest number of inverter activations are sequentially set from D1 to Dn to create
状態1〜3のそれぞれにおいて、(1)(2)式により時刻D1〜Dnの平均値Vavgを求め、各状態に対応するDn+1の値と比較を行う。前記比較の結果、平均値VavgとDn+1の値の差が急激に開いた時、異常の判定を下す。
In each of the
図1の判定部15において異常の判定が下った際は、判定結果報知信号生成部18を介して報知手段19によりインバータ寿命が間近に迫っていることを報知するとともに、インバータ保護運転制御指令信号生成部16を介して、インバータ保護運転制御指令信号をインバータ駆動信号生成部17に伝える。インバータは運転電流を減らす保護運転モードに入り、パワー半導体素子接合部温度の変動幅を抑え寿命を延長する運転へと切り替わる。
When the determination of the abnormality is made in the
なおパワー半導体素子コレクタ・エミッタ間検出回路14においては、IGBTがオンしているときのコレクタ・エミッタ間電圧(サチュレーション電圧)を測定している。このために、パワー半導体素子コレクタ・エミッタ間検出回路14には、インバータ駆動信号出力部6から当該IGBTのオン制御信号が伝達され、同期タイミングを計ったうえでコレクタ・エミッタ間電圧(サチュレーション電圧)を計測していることは言うまでもない。
The power semiconductor element collector-
このように本発明では、半導体素子の導通時の電圧が以前の導通時の電圧よりも所定以上の割合で増加した場合、半導体素子の異常と判定している。本発明の実施例によれば、より誤差が小さく、装置の小型化が可能な手法によりパワー半導体素子の寿命予測を行い、インバータ保護運転制御を行うことでインバータの動作寿命を延長し、寿命によるインバータ停止の前に部品交換のサービスを確実に実施できる。 As described above, in the present invention, when the voltage at the time of conduction of the semiconductor element increases at a predetermined rate or more than the voltage at the time of previous conduction, it is determined that the semiconductor element is abnormal. According to the embodiment of the present invention, the life prediction of the power semiconductor element is performed by a technique that can reduce the error and reduce the size of the device, and the inverter protection operation control is performed to extend the operation life of the inverter. Parts replacement service can be reliably implemented before the inverter stops.
1:インバータ装置
2:交流電源
3:コンバータ部
4:平滑コンデンサ
5:インバータ部
6:インバータ駆動信号出力部
7:原動機(負荷)
8:接続点
9:続接点
10:接続点
11:接続点
12:接続点
13:インバータ制御部
14:パワー半導体素子コレクタ・エミッタ間電圧検出回路
15:判定部
16:インバータ保護運転制御指令信号生成部
17:インバータ駆動信号生成部
18:判定結果報知信号生成部
19:報知手段
20:パワー半導体素子コレクタ・エミッタ間電圧検出部
21:給電部
22:給電部
23:IGBT駆動部
24:IGBT1
25:IGBT2
26:接続点
27:接続点
28:接続点
La:正常遷移
Lb:異常遷移
36U1:状態1のU相コレクタ・エミッタ間電圧データ格納テーブル
36U2:状態2のU相コレクタ・エミッタ間電圧データ格納テーブル
36U3:状態3のU相コレクタ・エミッタ間電圧データ格納テーブル
1: inverter device 2: AC power supply 3: converter unit 4: smoothing capacitor 5: inverter unit 6: inverter drive signal output unit 7: prime mover (load)
8: Connection point 9: Connection point 10: Connection point 11: Connection point 12: Connection point 13: Inverter control unit 14: Power semiconductor element collector-emitter voltage detection circuit 15: Determination unit 16: Inverter protection operation control command signal generation Unit 17: Inverter drive signal generation unit 18: Determination result notification signal generation unit 19: Notification means 20: Power semiconductor element collector-emitter voltage detection unit 21: Power supply unit 22: Power supply unit 23: IGBT drive unit 24: IGBT 1
25: IGBT 2
26: Connection point 27: Connection point 28: Connection point La: Normal transition Lb: Abnormal transition 36U1:
Claims (8)
前記半導体素子の導通時の電圧が以前の導通時の電圧よりも所定以上の割合で増加した場合、前記半導体素子の異常と判定することを特徴とするインバータ装置。 Both ends of a plurality of legs formed by connecting semiconductor elements in series are connected to a DC power source, and the DC power source is connected to the AC load by connecting between the semiconductor elements of each leg and each phase of the AC load. An inverter device that converts to a power source and supplies power,
An inverter device characterized by determining that the semiconductor element is abnormal when the voltage at the time of conduction of the semiconductor element increases at a predetermined rate or more than the voltage at the time of previous conduction.
前記レグのレグ両端間電圧を第1の電圧、前記レグの一方端と当該レグの半導体素子間の電圧を第2の電圧とし、前記レグの他方端と当該レグの半導体素子間に接続された第1の半導体素子が導通状態において前記第1の電圧と第2の電圧の差電圧を求め、当該差電圧を前記半導体素子の導通時電圧として前記半導体素子の異常を判別することを特徴とするインバータ装置。 The inverter device according to claim 1,
The voltage across the legs of the leg is the first voltage, the voltage between one end of the leg and the semiconductor element of the leg is the second voltage, and the other end of the leg is connected between the semiconductor element of the leg A difference voltage between the first voltage and the second voltage is obtained when the first semiconductor element is in a conductive state, and abnormality of the semiconductor element is determined using the difference voltage as a conduction voltage of the semiconductor element. Inverter device.
前記レグ構成された半導体素子に点弧信号を継続して与える点弧期間と、半導体素子に点弧信号を継続して与えない無点弧期間を有し、前記インバータ起動とは無点弧期間から点弧期間に移動した状態をいうことを特徴とするインバータ装置。 The inverter device according to claim 1,
There is an ignition period in which an ignition signal is continuously applied to the semiconductor device having the leg structure, and an ignition period in which an ignition signal is not continuously applied to the semiconductor element. An inverter device, characterized in that it is in a state where it has moved from the starting point to the starting period.
パワー半導体素子として6個のIGBTで構成されていることを特徴とするインバータ装置。 The inverter device according to claim 1,
An inverter device comprising six IGBTs as power semiconductor elements.
第1の電圧及び第2の電圧を分圧して得ることを特徴とするインバータ装置。 The inverter device according to claim 2,
An inverter device obtained by dividing the first voltage and the second voltage.
インバータ起動の都度求めた前記半導体素子の導通時電圧を、FIFO形式のメモリに順次記憶して記憶したn個の導通時電圧から、通電時電圧の移動平均を求め、次回検知の導通時電圧と移動平均の比較により前記半導体素子の異常を判別することを特徴とするインバータ装置。 The inverter device according to claim 1,
The n-conducting voltage stored in the FIFO memory sequentially stores the conduction-time voltage of the semiconductor element obtained each time the inverter is started up, and obtains a moving average of the energization voltage. An inverter device, wherein abnormality of the semiconductor element is determined by comparison of moving averages.
インバータ起動の都度求めた前記半導体素子の導通時電圧を、FIFO形式のメモリに順次記憶して記憶したn個の導通時電圧から、通電時電圧の移動平均を求め、移動平均と基準値の比較により前記半導体素子の異常を判別することを特徴とするインバータ装置。 The inverter device according to claim 1,
The moving average of the energized voltage is obtained from the n conducting voltages stored in the FIFO-type memory sequentially stored in the FIFO memory, and the moving average is compared with the reference value. An inverter device, wherein an abnormality of the semiconductor element is discriminated by
前記半導体素子の異常を判別したときに、異常発生を外部報知し、または前記半導体素子に流れる電流を制限して運転継続することを特徴とするインバータ装置。 The inverter device according to claim 1,
An inverter device characterized in that when an abnormality of the semiconductor element is determined, the occurrence of the abnormality is notified externally or the current flowing through the semiconductor element is limited to continue the operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076505A JP6564601B2 (en) | 2015-04-03 | 2015-04-03 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076505A JP6564601B2 (en) | 2015-04-03 | 2015-04-03 | Inverter device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016197951A true JP2016197951A (en) | 2016-11-24 |
JP2016197951A5 JP2016197951A5 (en) | 2018-04-26 |
JP6564601B2 JP6564601B2 (en) | 2019-08-21 |
Family
ID=57358599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015076505A Active JP6564601B2 (en) | 2015-04-03 | 2015-04-03 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6564601B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018122911A1 (en) * | 2016-12-26 | 2019-06-24 | 株式会社日立産機システム | POWER CONVERTER AND POWER CONVERTER SYSTEM |
JP7455006B2 (en) | 2020-06-22 | 2024-03-25 | キヤノンメディカルシステムズ株式会社 | Power supplies and power supplies for medical imaging diagnostic equipment |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149868A (en) * | 1994-11-15 | 1996-06-07 | Meidensha Corp | Inverter |
JP2001327174A (en) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Ind Co Ltd | Inverter device |
JP2002287818A (en) * | 2001-03-26 | 2002-10-04 | Osaka Gas Co Ltd | Power generation system and monitoring facility |
JP2004104612A (en) * | 2002-09-11 | 2004-04-02 | Omron Corp | Photoelectric sensor |
JP2005185029A (en) * | 2003-12-22 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Open-phase detection circuit, inverter device and manufacturing method |
JP2007060866A (en) * | 2005-08-26 | 2007-03-08 | Mitsubishi Electric Corp | On-vehicle motor controller |
JP2011200033A (en) * | 2010-03-19 | 2011-10-06 | Toshiba Elevator Co Ltd | Controller of elevator |
-
2015
- 2015-04-03 JP JP2015076505A patent/JP6564601B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149868A (en) * | 1994-11-15 | 1996-06-07 | Meidensha Corp | Inverter |
JP2001327174A (en) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Ind Co Ltd | Inverter device |
JP2002287818A (en) * | 2001-03-26 | 2002-10-04 | Osaka Gas Co Ltd | Power generation system and monitoring facility |
JP2004104612A (en) * | 2002-09-11 | 2004-04-02 | Omron Corp | Photoelectric sensor |
JP2005185029A (en) * | 2003-12-22 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Open-phase detection circuit, inverter device and manufacturing method |
JP2007060866A (en) * | 2005-08-26 | 2007-03-08 | Mitsubishi Electric Corp | On-vehicle motor controller |
JP2011200033A (en) * | 2010-03-19 | 2011-10-06 | Toshiba Elevator Co Ltd | Controller of elevator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018122911A1 (en) * | 2016-12-26 | 2019-06-24 | 株式会社日立産機システム | POWER CONVERTER AND POWER CONVERTER SYSTEM |
JP7455006B2 (en) | 2020-06-22 | 2024-03-25 | キヤノンメディカルシステムズ株式会社 | Power supplies and power supplies for medical imaging diagnostic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP6564601B2 (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10338128B2 (en) | Life estimation circuit and semiconductor device made using the same | |
JP6976100B2 (en) | Solid-state circuit breaker and motor drive system | |
JP6275352B1 (en) | Power converter | |
JP6398949B2 (en) | Semiconductor device driving apparatus | |
JP2015012621A5 (en) | ||
JP2009159662A (en) | Control circuit for power semiconductor devices | |
JP4654295B2 (en) | Power loss measurement | |
KR20190040288A (en) | Air conditioner and driving device | |
JP2017184298A (en) | Electric power conversion system | |
JP5891184B2 (en) | Power cycle test equipment | |
US10476373B2 (en) | Electronic apparatus and system and method for controlling series connected switch modules | |
JP6564601B2 (en) | Inverter device | |
JP2010098820A (en) | Power conversion apparatus | |
JP6576846B2 (en) | Power converter | |
CN110880859B (en) | Semiconductor module and power conversion device | |
JP6273877B2 (en) | Driving circuit for semiconductor switch element parallel connection circuit | |
JP6072877B1 (en) | Power converter | |
JP2021108523A (en) | Cooling abnormality determination device and cooling abnormality determination method | |
JP2016127677A (en) | Power converter | |
US20240142511A1 (en) | Semiconductor device | |
JP2018161016A (en) | Control system of winding induction machine, control device, and control method | |
JP2018026946A (en) | Power converter, life diagnostic method of power converter, switching element temperature detection method of power converter and power conversion system | |
JP2024032386A (en) | Electric power converter | |
JP4665561B2 (en) | Series connection of voltage-driven semiconductor elements | |
JP2022140525A (en) | Driving circuit for semiconductor switching element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6564601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |