JP2010098820A

JP2010098820A - Power conversion apparatus

Info

Publication number: JP2010098820A
Application number: JP2008266513A
Authority: JP
Inventors: Takahiko Minami; 貴彦南; Yosuke Nakazawa; 洋介中沢; Akira Takeda; 亮武田; Kazutoshi Miura; 和敏三浦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-10-15
Filing date: 2008-10-15
Publication date: 2010-04-30

Abstract

PROBLEM TO BE SOLVED: To provide a power conversion apparatus capable of reducing generation loss and suppressing surge voltage. SOLUTION: When an effective value of current values IU and IV of AC power that is output is larger than a threshold in a three level inverter device 10 converting DC power into AC power, a small resistance value r1 is selected. When it is smaller than the threshold, a large resistance value r1+r2 is selected. Power conversion semiconductor devices 21A to 21D are driven by gate resistors R1 and R2 with the selected resistance value. COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.

一般に、３レベルインバータは、直流電源とインバータとの間に、直流電圧の変動を抑制するためのコンデンサが接続されている。このような構成においては、コンデンサとインバータとの間に、浮遊インピーダンスがある。この浮遊インピーダンスが大きい場合、サージ電圧が大きくなる。サージ電圧は、過負荷などにより定格電流を超過する過電流が電力変換回路を流れているときに、電力変換用半導体素子をスイッチングすると発生する。 In general, in a three-level inverter, a capacitor for suppressing fluctuations in DC voltage is connected between a DC power source and the inverter. In such a configuration, there is a stray impedance between the capacitor and the inverter. When this floating impedance is large, the surge voltage becomes large. The surge voltage is generated when the power conversion semiconductor element is switched while an overcurrent exceeding the rated current is flowing through the power conversion circuit due to an overload or the like.

このサージ電圧を抑制するために、スナバ回路を設けたり、又は電力変換用半導体素子を駆動する駆動回路のゲート抵抗の値を大きい値に選定したりすることが考えられる。 In order to suppress this surge voltage, it is conceivable to provide a snubber circuit or to select a large value for the gate resistance of the drive circuit that drives the power conversion semiconductor element.

しかし、スナバ回路を構成すると、電力変換用半導体素子のスイッチングを行うたびに、スナバ回路によって損失が発生する。よって、電力変換装置の発生損失は、スイッチング回数に比例し、増大することになる。また、スナバ回路を設けると、電力変換装置を構成する部品数が増えるため、電力変換装置を小型化できない。一方、ゲート抵抗の値を大きい値で選定した場合、通常電流（定格電流など）でのスイッチングにおいても、電力変換用半導体素子により発生する損失が増大することになる。 However, if the snubber circuit is configured, a loss is generated by the snubber circuit every time the power conversion semiconductor element is switched. Therefore, the loss generated by the power converter increases in proportion to the number of switching times. In addition, when the snubber circuit is provided, the number of components constituting the power conversion device increases, and the power conversion device cannot be reduced in size. On the other hand, when the gate resistance value is selected to be a large value, the loss generated by the power conversion semiconductor element increases even in switching at a normal current (rated current or the like).

そこで、発生損失を低減して、サージ電圧を抑制する構成として、構造を最適化することにより浮遊インピーダンスを低減する電力変換装置（例えば、特許文献１参照）、及び電力変換用半導体素子に流れる過電流を検出して電力変換用半導体素子のゲートを遮断し、過電流保護を行う電力変換装置（例えば、特許文献２参照）が開示されている。
特開２００７−６５８４号公報特開２００７−３１２５０４号公報 Therefore, a power conversion device that reduces stray impedance by optimizing the structure as a configuration that reduces generated loss and suppresses surge voltage (see, for example, Patent Document 1), and excessive current flowing in a power conversion semiconductor element. A power conversion device that detects current and shuts off the gate of a semiconductor element for power conversion to perform overcurrent protection (see, for example, Patent Document 2) is disclosed.
JP 2007-6684 A JP 2007-31504 A

しかしながら、上述の電力変換装置には、次のような問題がある。 However, the above power conversion device has the following problems.

構造の最適化により浮遊インピーダンスを低減するような方式では、電力変換装置は、構造上の制約を受けることになる。また、電力変換用半導体素子に流れる過電流を検出してゲートを遮断するには、過電流状態の間に、電力変換用半導体素子の短いスイッチング時間内に、かつスイッチングをする度に、様々な制御を必要とする。このため、現実的には、電力変換装置の制御が非常に困難である。 In a system in which the stray impedance is reduced by optimizing the structure, the power converter is subjected to structural restrictions. In addition, in order to detect an overcurrent flowing through the power conversion semiconductor element and to shut off the gate, the power conversion semiconductor element has various switching times during the short switching time of the power conversion semiconductor element during the overcurrent state. Requires control. For this reason, in reality, it is very difficult to control the power converter.

そこで、本発明の目的は、発生損失を低減して、サージ電圧を抑制することのできる電力変換装置を提供することにある。 Accordingly, an object of the present invention is to provide a power conversion device that can reduce a generated loss and suppress a surge voltage.

本発明の観点に従った３レベルインバータ装置は、電力変換用半導体素子を駆動し、直流電力を交流電力に変換する３レベルインバータ装置であって、前記交流電力の電流の実効値を測定する電流測定手段と、前記電流測定手段により測定された電流の実効値が第１の電流の閾値よりも大きい場合、第１の抵抗値を選択し、前記電流測定手段により測定された電流の実効値が前記第１の電流の閾値以下である第２の電流の閾値よりも小さい場合、前記第１の抵抗値より小さい第２の抵抗値を選択する抵抗値選択手段と、前記抵抗値選択手段により選択された抵抗値としたゲート抵抗により、前記電力変換用半導体素子を駆動する駆動手段とを備えている。 A three-level inverter device according to an aspect of the present invention is a three-level inverter device that drives a semiconductor element for power conversion and converts DC power into AC power, and measures the effective value of the current of the AC power. When the effective value of the current measured by the measuring means and the current measuring means is larger than the first current threshold, the first resistance value is selected, and the effective value of the current measured by the current measuring means is A resistance value selection unit that selects a second resistance value that is smaller than the first resistance value when the threshold value is smaller than a second current threshold value that is less than or equal to the first current threshold value; and the resistance value selection unit selects Driving means for driving the semiconductor element for power conversion by the gate resistance having the resistance value.

本発明によれば、発生損失を低減して、サージ電圧を抑制することのできる電力変換装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the power converter device which can reduce generation | occurrence | production loss and can suppress a surge voltage can be provided.

以下図面を参照して、本発明の実施形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.

（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置１０の構成を示す構成図である。なお、以降の図における同一部分には、同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複する説明を省略する。 (First embodiment)
FIG. 1 is a configuration diagram showing a configuration of a power conversion device 10 according to the first embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same part in subsequent figures, the detailed description is abbreviate | omitted, and a different part is mainly described. In the following embodiments, the same description is omitted.

ここでは、Ｕ相の構成について主に説明する。また、Ｖ相及びＷ相のそれぞれの構成については、同様に構成されているものとして、詳しい説明を省略する。以降の実施形態も同様にして重複する説明を省略する。 Here, the configuration of the U phase will be mainly described. Further, the respective configurations of the V phase and the W phase are assumed to be configured in the same manner, and detailed description thereof will be omitted. In the following embodiments, the same description is omitted.

電力変換装置１０は、直流側に直流電源を、交流側に交流負荷を接続する。電力変換装置１０は、直流電源から供給された直流電力を三相交流電力に変換し、交流負荷に供給する。 The power converter 10 connects a DC power source to the DC side and an AC load to the AC side. The power conversion device 10 converts DC power supplied from a DC power source into three-phase AC power and supplies it to an AC load.

電力変換装置１０は、電力変換部１と、制御基盤部９とを備えている。 The power conversion device 10 includes a power conversion unit 1 and a control base unit 9.

電力変換部１は、Ｕ相アーム２Ｕと、Ｖ相アーム２Ｖと、Ｗ相アーム２Ｗと、２つのコンデンサ群３と、Ｕ相電流センサ６Ｕと、Ｖ相電流センサ６Ｖとを備えている。 The power conversion unit 1 includes a U-phase arm 2U, a V-phase arm 2V, a W-phase arm 2W, two capacitor groups 3, a U-phase current sensor 6U, and a V-phase current sensor 6V.

２つのコンデンサ群３は、直流電圧の正極Ｐと負極Ｎとの間に、直列に接続されている。２つのコンデンサ群３を互いに接続する接続点は、直流電圧の中性点Ｃとなる。 The two capacitor groups 3 are connected in series between the positive electrode P and the negative electrode N of the DC voltage. A connection point connecting the two capacitor groups 3 to each other is a neutral point C of the DC voltage.

Ｕ相アーム２Ｕは、４つの電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄと、電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのそれぞれに逆並列に接続された４つの逆並列ダイオード２３Ａ，２３Ｂ，２３Ｃ，２３Ｄと、２つのクランプダイオード２２Ａ，２２Ｂとを備えている。Ｕ相アーム２Ｕは、直流電源と接続されている。Ｕ相アーム２Ｕは、直流電源から供給された直流電力を変換し、三相交流電力のＵ相として出力する。 The U-phase arm 2U includes four power conversion semiconductor elements 21A, 21B, 21C, and 21D, and four antiparallel diodes 23A connected in antiparallel to the power conversion semiconductor elements 21A, 21B, 21C, and 21D, respectively. 23B, 23C, 23D and two clamp diodes 22A, 22B. U-phase arm 2U is connected to a DC power source. The U-phase arm 2U converts DC power supplied from a DC power source and outputs it as the U-phase of three-phase AC power.

同様にして、Ｖ相アーム２Ｖは、直流電力を変換し、三相交流電力のＶ相として出力する。Ｗ相アーム２Ｗは、直流電力を変換し、三相交流電力のＷ相として出力する。 Similarly, the V-phase arm 2V converts DC power and outputs it as V-phase of three-phase AC power. W-phase arm 2W converts DC power and outputs it as W-phase of three-phase AC power.

４つの電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄは、直流電圧の正極Ｐと負極Ｎとの間に、直列に接続されている。各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄは、コレクタを正極側に、エミッタを負極側に接続している。直列に接続された４つの電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのうち内側に接続された２つの電力変換用半導体素子２１Ｂ，２１Ｃを互いに接続する接続点が電力変換装置１０から出力される三相交流電力のＵ相の出力となる。 The four power conversion semiconductor elements 21A, 21B, 21C, and 21D are connected in series between the positive electrode P and the negative electrode N of the DC voltage. Each power conversion semiconductor element 21A, 21B, 21C, 21D has a collector connected to the positive electrode side and an emitter connected to the negative electrode side. A connection point for connecting the two power conversion semiconductor elements 21B, 21C connected to each other among the four power conversion semiconductor elements 21A, 21B, 21C, 21D connected in series is output from the power conversion device 10. This is the U-phase output of the three-phase AC power.

２つのクランプダイオード２２Ａ，２２Ｂは、正極Ｐ側から近い順に位置する２つの電力変換用半導体素子２１Ａ，２１Ｂを互いに接続する接続点と、負極Ｎ側から近い順に位置する２つの電力変換用半導体素子２１Ｃ，２１Ｄを互いに接続する接続点とを接続するように、直列に接続されている。各クランプダイオード２２Ａ，２２Ｂは、カソードを正極側に、アノードを負極側に接続している。２つのクランプダイオード２２Ａ，２２Ｂを互いに接続する接続点は、直流電圧の中性点Ｃ（２つのコンデンサ群３を互いに接続する接続点）と短絡されている。 The two clamp diodes 22A and 22B are connected to each other two power conversion semiconductor elements 21A and 21B located in order from the positive electrode P side and two power conversion semiconductor elements located in order from the negative electrode N side. They are connected in series so as to connect the connection points connecting 21C and 21D to each other. Each clamp diode 22A, 22B has a cathode connected to the positive electrode side and an anode connected to the negative electrode side. A connection point connecting the two clamp diodes 22A and 22B is short-circuited to a neutral point C of the DC voltage (a connection point connecting the two capacitor groups 3 to each other).

Ｕ相電流センサ６Ｕは、電力変換装置１０から出力されるＵ相電流ＩＵを検出する。検出されたＵ相電流ＩＵは、制御基盤部９に入力される。 U-phase current sensor 6 U detects U-phase current IU output from power conversion device 10. The detected U-phase current IU is input to the control board 9.

Ｖ相電流センサ６Ｖは、電力変換装置１０から出力されるＶ相電流ＩＶを検出する。検出されたＶ相電流ＩＶは、制御基盤部９に入力される。 V-phase current sensor 6 V detects V-phase current IV output from power conversion device 10. The detected V-phase current IV is input to the control board 9.

なお、Ｗ相電流は、制御基盤部９により、Ｕ相電流ＩＵ及びＶ相電流ＩＶに基づいて、算出される。 The W-phase current is calculated by the control board 9 based on the U-phase current IU and the V-phase current IV.

制御基盤部９は、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのゲート端子と接続されている。制御基盤部９は、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのそれぞれにゲート信号ＳＧを出力する。これにより、制御基盤部９は、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄをそれぞれスイッチング制御する。 The control board 9 is connected to the gate terminals of the power conversion semiconductor elements 21A, 21B, 21C, and 21D. The control board 9 outputs a gate signal SG to each of the power conversion semiconductor elements 21A, 21B, 21C, and 21D. Thereby, the control board | substrate part 9 carries out switching control of each semiconductor element 21A, 21B, 21C, 21D for electric power conversion, respectively.

制御基盤部９は、Ｕ相電流センサ６Ｕにより検出されたＵ相電流ＩＵ及びＶ相電流センサ６Ｖにより検出されたＶ相電流ＩＶに基づいて、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのゲート抵抗の抵抗値を切り換える。 Based on the U-phase current IU detected by the U-phase current sensor 6U and the V-phase current IV detected by the V-phase current sensor 6V, the control base unit 9 performs power conversion semiconductor elements 21A, 21B, 21C, 21D. Switches the resistance value of the gate resistance.

図２は、本発明の第１の実施形態に係る制御基盤部９の構成を示す構成図である。図２は、Ｕ相アーム２Ｕの電力変換用半導体素子２１Ａに関する構成を示している。なお、他の電力変換用半導体素子２１Ｂ，２１Ｃ，２１Ｄについても同様の構成である。また、Ｖ相アーム２Ｖ及びＷ相アーム２Ｗについても同様である。 FIG. 2 is a configuration diagram showing the configuration of the control base unit 9 according to the first embodiment of the present invention. FIG. 2 shows a configuration related to the power conversion semiconductor element 21A of the U-phase arm 2U. The other power conversion semiconductor elements 21B, 21C, and 21D have the same configuration. The same applies to the V-phase arm 2V and the W-phase arm 2W.

制御基盤部９は、出力電流検出部９１と、ゲート切換制御部９２と、ゲート駆動制御回路９３とを備えている。 The control base unit 9 includes an output current detection unit 91, a gate switching control unit 92, and a gate drive control circuit 93.

出力電流検出部９１は、Ｕ相電流センサ６Ｕにより検出されたＵ相電流ＩＵ及びＶ相電流センサ６Ｖにより検出されたＶ相電流ＩＶが入力される。出力電流検出部９１は、Ｕ相電流ＩＵ及びＶ相電流ＩＶのそれぞれの相電流の実効値を演算する。出力電流検出部９１は、Ｕ相電流ＩＵ及びＶ相電流ＩＶに基づいて、Ｗ相電流の実効値を演算する。出力電流検出部９１は、演算した各相電流の実効値に基づいて、ゲート抵抗の抵抗値を切り換えるための測定量となる電圧値ＶＳを演算する。電圧値ＶＳは、演算された相電流の実効値に比例する値である。電圧値ＶＳは、例えば、各相電流の実効値の平均又は総和などに相当する電圧値である。出力電流検出部９１は、変換した電圧値ＶＳをゲート切換制御部９２に出力する。 The output current detector 91 receives the U-phase current IU detected by the U-phase current sensor 6U and the V-phase current IV detected by the V-phase current sensor 6V. The output current detection unit 91 calculates the effective value of each of the U-phase current IU and the V-phase current IV. The output current detection unit 91 calculates the effective value of the W-phase current based on the U-phase current IU and the V-phase current IV. Based on the calculated effective value of each phase current, the output current detection unit 91 calculates a voltage value VS that is a measurement amount for switching the resistance value of the gate resistance. The voltage value VS is a value proportional to the calculated effective value of the phase current. The voltage value VS is, for example, a voltage value corresponding to the average or sum of the effective values of each phase current. The output current detection unit 91 outputs the converted voltage value VS to the gate switching control unit 92.

ゲート切換制御部９２は、出力電流検出部９１から電圧値ＶＳが入力される。ゲート切換制御部９２には、閾値となる電圧値ＶＨ，ＶＬがそれぞれ設定されている。電圧値ＶＨは、ゲート抵抗を大きい抵抗値に切り換える場合に、比較する基準となる閾値である。電圧値ＶＬは、ゲート抵抗を小さい抵抗値に切り換える場合に、比較する基準となる閾値である。 The gate switching control unit 92 receives the voltage value VS from the output current detection unit 91. Voltage values VH and VL serving as threshold values are set in the gate switching control unit 92, respectively. The voltage value VH is a threshold value serving as a reference for comparison when the gate resistance is switched to a large resistance value. The voltage value VL is a threshold value serving as a reference for comparison when the gate resistance is switched to a small resistance value.

ゲート切換制御部９２は、電圧値ＶＳと電圧値ＶＨを比較する。電圧値ＶＳが電圧値ＶＨよりも高い場合、ゲート切換制御部９２は、Ｌレベルの検出信号ＳＣを生成する。ゲート切換制御部９２は、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 The gate switching control unit 92 compares the voltage value VS with the voltage value VH. When the voltage value VS is higher than the voltage value VH, the gate switching control unit 92 generates an L level detection signal SC. The gate switching control unit 92 outputs the generated detection signal SC to the gate drive control circuit 93.

電圧値ＶＳが電圧値ＶＨよりも高くない場合、ゲート切換制御部９２は、電圧値ＶＳと電圧値ＶＬを比較する。電圧値ＶＳが電圧値ＶＬよりも低い場合、ゲート切換制御部９２は、Ｈレベルの検出信号ＳＣを生成する。ゲート切換制御部９２は、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 When the voltage value VS is not higher than the voltage value VH, the gate switching control unit 92 compares the voltage value VS with the voltage value VL. When the voltage value VS is lower than the voltage value VL, the gate switching control unit 92 generates an H level detection signal SC. The gate switching control unit 92 outputs the generated detection signal SC to the gate drive control circuit 93.

ゲート切換制御部９２は、Ｕ相アーム２Ｕ、Ｖ相アーム２Ｖ及びＷ相アーム２Ｗのそれぞれの電力変換用半導体素子２１Ａに対して、同一の検出信号ＳＣを出力する。従って、各相アーム２Ｕ，２Ｖ，２Ｗのそれぞれの電力変換用半導体素子２１Ａは、ゲート抵抗値が同一となるように切り換わる。同様にして、ゲート切換制御部９２は、Ｕ相アーム２Ｕ、Ｖ相アーム２Ｖ及びＷ相アーム２Ｗの電力変換用半導体素子２１Ｂ，２１Ｃ，２１Ｄに対しても、それぞれに他の相アームと同一の検出信号ＳＣを出力する。 Gate switching control unit 92 outputs the same detection signal SC to each power conversion semiconductor element 21A of U-phase arm 2U, V-phase arm 2V, and W-phase arm 2W. Accordingly, the power conversion semiconductor elements 21A of the respective phase arms 2U, 2V, 2W are switched so as to have the same gate resistance value. Similarly, the gate switching control unit 92 is the same as the other phase arm for the power conversion semiconductor elements 21B, 21C, and 21D of the U-phase arm 2U, the V-phase arm 2V, and the W-phase arm 2W. A detection signal SC is output.

ゲート駆動制御回路９３は、ゲート切換用半導体ＧＣと、ゲート抵抗Ｒ１，Ｒ２とを備えている。ゲート抵抗Ｒ１は、Ｕ相アーム２Ｕの電力変換用半導体素子２１Ａのゲート端子ＧＴとゲート抵抗Ｒ２との間に接続されている。ゲート抵抗Ｒ２は、ゲート切換用半導体ＧＣのドレイン・ソース間に接続されている。ゲート抵抗Ｒ２は、ゲート抵抗Ｒ１に接続されていない側の端子を負極ＮＡに接続している。 The gate drive control circuit 93 includes a gate switching semiconductor GC and gate resistors R1 and R2. Gate resistor R1 is connected between gate terminal GT of power conversion semiconductor element 21A of U-phase arm 2U and gate resistor R2. The gate resistor R2 is connected between the drain and source of the gate switching semiconductor GC. The gate resistor R2 has a terminal not connected to the gate resistor R1 connected to the negative electrode NA.

ゲート切換用半導体ＧＣは、ゲート切換制御部９２から入力される検出信号ＳＣに応じて、オンとオフを切り換える。 The gate switching semiconductor GC is switched on and off according to the detection signal SC input from the gate switching control unit 92.

検出信号ＳＣがＬレベルの場合、ゲート切換用半導体ＧＣは、オンからオフに切り換わる。これにより、ゲート駆動制御回路９３により構成されたゲート抵抗の抵抗値は、大きくなる。具体的には、Ｌレベルの検出信号ＳＣの受信により、ゲート切換用半導体ＧＣがオフされる。これにより、ゲート抵抗Ｒ１の抵抗値をｒ１とし、ゲート抵抗Ｒ２の抵抗値をｒ２とすると、電力変換用半導体素子２１Ｕのゲート抵抗の抵抗値は、ゲート抵抗Ｒ１の抵抗値であるｒ１とゲート抵抗Ｒ２の抵抗値であるｒ２との和になる。 When the detection signal SC is at L level, the gate switching semiconductor GC is switched from on to off. As a result, the resistance value of the gate resistor configured by the gate drive control circuit 93 is increased. Specifically, the gate switching semiconductor GC is turned off by the reception of the L level detection signal SC. Thus, assuming that the resistance value of the gate resistor R1 is r1 and the resistance value of the gate resistor R2 is r2, the resistance value of the gate resistance of the power conversion semiconductor element 21U is equal to r1 which is the resistance value of the gate resistor R1 and the gate resistance. It becomes the sum of r2 which is the resistance value of R2.

検出信号ＳＣがＨレベルの場合、ゲート切換用半導体ＧＣは、オフからオンに切り換わる。これにより、ゲート駆動制御回路９３により構成されたゲート抵抗の抵抗値は、小さくなる。具体的には、Ｈレベルの検出信号ＳＣの受信により、ゲート切換用半導体ＧＣがオンされる。これにより、ゲート抵抗Ｒ２の両端の端子は、短絡された状態となる。よって、電力変換用半導体素子２１Ｕのゲート抵抗の抵抗値は、ゲート抵抗Ｒ１の抵抗値であるｒ１となる。 When the detection signal SC is at the H level, the gate switching semiconductor GC is switched from off to on. As a result, the resistance value of the gate resistor configured by the gate drive control circuit 93 is reduced. Specifically, the gate switching semiconductor GC is turned on by receiving the detection signal SC at the H level. As a result, the terminals at both ends of the gate resistor R2 are short-circuited. Therefore, the resistance value of the gate resistance of the power conversion semiconductor element 21U is r1, which is the resistance value of the gate resistance R1.

本実施形態によれば、電力変換装置１０の出力電流の実効値が、所定の閾値電流を超えると、ゲート抵抗の抵抗値が大きくなる。これにより、スイッチングによるサージ電圧を抑制することができる。また、電力変換装置１０の出力電流の実効値が、所定の閾値電流を下回ると、ゲート抵抗の抵抗値が小さくなる。これにより、電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄの発生損失を低減することができる。 According to the present embodiment, when the effective value of the output current of the power conversion device 10 exceeds a predetermined threshold current, the resistance value of the gate resistance increases. Thereby, the surge voltage by switching can be suppressed. Further, when the effective value of the output current of the power conversion device 10 falls below a predetermined threshold current, the resistance value of the gate resistance decreases. Thereby, the generation | occurrence | production loss of semiconductor element 21A, 21B, 21C, 21D for power conversion can be reduced.

また、制御基盤部９は、電力変換部１から出力された交流電流の実効値を測定する。この測定結果に基づいて、電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄの駆動をする。このため、電力変換装置１０は、ゲート抵抗の抵抗値の変更を不必要に増加させずに動作することができる。これに対して、瞬時値に基づいて制御した場合、ゲート抵抗の抵抗値の変更が頻繁になる。従って、制御基盤部９は、実効値に基づいて制御することで、電力変換装置１０は、安定した動作をすることができる。 In addition, the control base unit 9 measures the effective value of the alternating current output from the power conversion unit 1. Based on the measurement result, the power conversion semiconductor elements 21A, 21B, 21C, and 21D are driven. For this reason, the power converter device 10 can operate | move, without making the change of the resistance value of a gate resistance increase unnecessarily. On the other hand, when the control is performed based on the instantaneous value, the resistance value of the gate resistance is frequently changed. Therefore, the control board | substrate part 9 can perform the stable operation | movement by controlling based on an effective value.

（第２の実施形態）
図３は、本発明の第２の実施形態に係る電力変換装置１０Ａの構成を示す構成図である。 (Second Embodiment)
FIG. 3 is a configuration diagram showing a configuration of a power conversion device 10A according to the second embodiment of the present invention.

電力変換装置１０Ａは、電力変換部１Ａと制御基盤部９Ａとを備えている。 The power conversion device 10A includes a power conversion unit 1A and a control base unit 9A.

電力変換部１Ａは、図１に示す第１の実施形態に係る電力変換部１において、各相アーム２Ｕ，２Ｖ，２Ｗの代わりに、各相アーム２ＵＡ，２ＶＡ，２ＷＡを設けている。 In the power conversion unit 1 according to the first embodiment shown in FIG. 1, the power conversion unit 1A is provided with phase arms 2UA, 2VA, 2WA instead of the phase arms 2U, 2V, 2W.

Ｕ相アーム２ＵＡは、Ｕ相アーム２Ｕの各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄに、それぞれ温度センサＴＡ，ＴＢ，ＴＣ，ＴＤを設けた構成である。その他の構成は、電力変換部１と同様の構成である。Ｖ相アーム２ＶＡ及びＷ相アーム２ＷＡについても同様である。 The U-phase arm 2UA has a configuration in which temperature sensors TA, TB, TC, and TD are provided in the power conversion semiconductor elements 21A, 21B, 21C, and 21D of the U-phase arm 2U, respectively. Other configurations are the same as those of the power conversion unit 1. The same applies to the V-phase arm 2VA and the W-phase arm 2WA.

温度センサＴＡ，ＴＢ，ＴＣ，ＴＤは、自己が設けられている電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄの温度を測定する。温度センサＴＡ，ＴＢ，ＴＣ，ＴＤは、測定した温度を温度信号ＳＴとして、制御基盤部９Ａに出力する。 The temperature sensors TA, TB, TC, and TD measure the temperatures of the power conversion semiconductor elements 21A, 21B, 21C, and 21D in which they are provided. The temperature sensors TA, TB, TC, TD output the measured temperature as a temperature signal ST to the control board 9A.

制御基盤部９Ａは、図２に示す第１の実施形態に係る制御基盤部９において、温度センサＴＡ，ＴＢ，ＴＣ，ＴＤから出力された温度信号ＳＴを追加して入力している。 The control base unit 9A additionally inputs the temperature signal ST output from the temperature sensors TA, TB, TC, TD in the control base unit 9 according to the first embodiment shown in FIG.

図４は、本発明の第２の実施形態に係る制御基盤部９Ａの構成を示す構成図である。 FIG. 4 is a configuration diagram showing the configuration of the control base unit 9A according to the second embodiment of the present invention.

制御基盤部９Ａは、図２に示す第１の実施形態に係る制御基盤部９において、ゲート切換制御部９２の代わりに、ゲート切換制御部９２Ａを設けている。制御基盤部９Ａは、電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのゲート抵抗の抵抗値を切り換える条件として、温度センサＴＡ，ＴＢ，ＴＣ，ＴＤにより検出された温度信号ＳＴを要素に加えている。その他の構成は、制御基盤部９と同様の構成である。 The control base unit 9A includes a gate switching control unit 92A instead of the gate switching control unit 92 in the control base unit 9 according to the first embodiment shown in FIG. The control board 9A adds the temperature signal ST detected by the temperature sensors TA, TB, TC, TD to the element as a condition for switching the resistance value of the gate resistance of the semiconductor elements 21A, 21B, 21C, 21D for power conversion. Yes. Other configurations are the same as those of the control base unit 9.

ゲート切換制御部９２Ａは、出力電流検出部９１から電圧値ＶＳが入力される。ゲート切換制御部９２は、閾値となる電圧値ＶＨ，ＶＬ，ＶＭ及び閾値となる温度ＴＭがそれぞれ設定されている。 The gate switching control unit 92A receives the voltage value VS from the output current detection unit 91. In the gate switching control unit 92, voltage values VH, VL, VM serving as threshold values and a temperature TM serving as a threshold value are set.

電圧値ＶＭ及び温度ＴＭは、ゲート抵抗の抵抗値を切り換える閾値である。電圧値ＶＭは、電圧値ＶＨと電圧値ＶＬとの中間にある値である。 The voltage value VM and the temperature TM are threshold values for switching the resistance value of the gate resistance. The voltage value VM is a value intermediate between the voltage value VH and the voltage value VL.

ゲート切換制御部９２Ａは、電圧値ＶＳと電圧値ＶＨを比較する。電圧値ＶＳが電圧値ＶＨよりも高い場合、ゲート切換制御部９２Ａは、Ｌレベルの検出信号ＳＣを生成する。ゲート切換制御部９２Ａは、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 The gate switching control unit 92A compares the voltage value VS with the voltage value VH. When the voltage value VS is higher than the voltage value VH, the gate switching control unit 92A generates an L level detection signal SC. The gate switching control unit 92A outputs the generated detection signal SC to the gate drive control circuit 93.

電圧値ＶＳが電圧値ＶＨよりも高くない場合、ゲート切換制御部９２Ａは、電圧値ＶＳと電圧値ＶＬを比較する。電圧値ＶＳが電圧値ＶＬよりも低い場合、ゲート切換制御部９２Ａは、Ｈレベルの検出信号ＳＣを生成する。ゲート切換制御部９２Ａは、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 When the voltage value VS is not higher than the voltage value VH, the gate switching control unit 92A compares the voltage value VS with the voltage value VL. When the voltage value VS is lower than the voltage value VL, the gate switching control unit 92A generates an H level detection signal SC. The gate switching control unit 92A outputs the generated detection signal SC to the gate drive control circuit 93.

電圧値ＶＳが電圧値ＶＨと電圧値ＶＬとの間の値である場合、ゲート切換制御部９２Ａは、電圧値ＶＳと電圧値ＶＭを比較する。一方、ゲート切換制御部９２Ａは、温度信号ＳＴの示す温度と温度ＴＭを比較する。 When the voltage value VS is a value between the voltage value VH and the voltage value VL, the gate switching control unit 92A compares the voltage value VS with the voltage value VM. On the other hand, the gate switching control unit 92A compares the temperature indicated by the temperature signal ST with the temperature TM.

上述の２つの比較結果が、温度信号ＳＴの示す温度が温度ＴＭよりも高く、かつ電圧値ＶＳが電圧値ＶＭよりも低い場合、ゲート切換制御部９２Ａは、Ｌレベルの検出信号ＳＣを生成する。ゲート切換制御部９２Ａは、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 When the above two comparison results indicate that the temperature indicated by the temperature signal ST is higher than the temperature TM and the voltage value VS is lower than the voltage value VM, the gate switching control unit 92A generates an L level detection signal SC. . The gate switching control unit 92A outputs the generated detection signal SC to the gate drive control circuit 93.

上述の２つの比較結果が、温度信号ＳＴの示す温度が温度ＴＭよりも低く、かつ電圧値ＶＳが電圧値ＶＭよりも高い場合、ゲート切換制御部９２Ａは、Ｈレベルの検出信号ＳＣを生成する。ゲート切換制御部９２Ａは、生成した検出信号ＳＣをゲート駆動制御回路９３に出力する。 When the above two comparison results indicate that the temperature indicated by the temperature signal ST is lower than the temperature TM and the voltage value VS is higher than the voltage value VM, the gate switching control unit 92A generates the detection signal SC at the H level. . The gate switching control unit 92A outputs the generated detection signal SC to the gate drive control circuit 93.

本実施形態によれば、第１の実施形態による作用効果に加え、以下の作用効果を得ることができる。 According to the present embodiment, in addition to the operational effects of the first embodiment, the following operational effects can be obtained.

電力変換装置１０Ａは、全ての電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄを、温度センサＴＡ，ＴＢ，ＴＣ，ＴＤにより温度を個別に測定し、ゲート抵抗の抵抗値を切り換える条件に用いる。これにより、電力変換装置１０Ａは、ゲート抵抗の抵抗値を切り換えることにより、発熱を抑制することができる。 The power conversion device 10A uses all the power conversion semiconductor elements 21A, 21B, 21C, and 21D as conditions for measuring the temperatures individually by the temperature sensors TA, TB, TC, and TD and switching the resistance value of the gate resistance. Thereby, 10 A of power converters can suppress heat_generation | fever by switching the resistance value of gate resistance.

（第３の実施形態）
図５は、本発明の第３の実施形態に係る電力変換装置１０Ｂの構成を示す構成図である。 (Third embodiment)
FIG. 5 is a configuration diagram showing a configuration of a power conversion device 10B according to the third embodiment of the present invention.

電力変換装置１０Ｂは、電力変換部１Ｂと制御基盤部９Ｂとを備えている。 The power conversion device 10B includes a power conversion unit 1B and a control base unit 9B.

電力変換部１Ｂは、図１に示す第１の実施形態に係る電力変換部１において、Ｕ相電流センサ６Ｕ及びＶ相電流センサ６Ｖの代わりに、直流電圧センサＤＰを設けている。 The power conversion unit 1B includes a DC voltage sensor DP instead of the U-phase current sensor 6U and the V-phase current sensor 6V in the power conversion unit 1 according to the first embodiment shown in FIG.

制御基盤部９Ｂは、図１に示す第１の実施形態に係る制御基盤部９の構成において、三相交流電流の電流センサ６Ｕ，６Ｖにより検出された三相交流電流ＩＵ，ＩＶを入力する代わりに、直流電圧センサＤＰにより検出された直流電圧ＶＤを入力する。 In the configuration of the control base unit 9 according to the first embodiment shown in FIG. 1, the control base unit 9B replaces the input of the three-phase AC currents IU and IV detected by the current sensors 6U and 6V of the three-phase AC current. The DC voltage VD detected by the DC voltage sensor DP is input.

直流電圧センサＤＰは、電力変換部１Ｂの入力側に印加される直流電圧ＶＤを検出する。具体的には、直流電圧センサＤＰが検出する直流電圧ＶＤは、電力変換部１Ｂの正極Ｐと負極Ｎとの間に印加される電圧である。直流電圧センサＤＰは、検出した直流電圧ＶＤを制御基盤部９Ｂに出力する。 DC voltage sensor DP detects DC voltage VD applied to the input side of power converter 1B. Specifically, the DC voltage VD detected by the DC voltage sensor DP is a voltage applied between the positive electrode P and the negative electrode N of the power conversion unit 1B. The DC voltage sensor DP outputs the detected DC voltage VD to the control board unit 9B.

図６は、本発明の第３の実施形態に係る制御基盤部９Ｂの構成を示す構成図である。 FIG. 6 is a configuration diagram showing the configuration of the control base unit 9B according to the third embodiment of the present invention.

制御基盤部９Ｂは、図２に示す第１の実施形態に係る制御基盤部９において、出力電流検出部９１の代わりに、出力電圧検出部９１Ｂを設けている。制御基盤部９Ｂは、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのゲート抵抗の抵抗値を切り換える条件として、直流電圧センサＤＰにより検出された直流電圧ＶＤを要素に用いる。その他の構成は、制御基盤部９と同様の構成である。 The control base unit 9B includes an output voltage detection unit 91B instead of the output current detection unit 91 in the control base unit 9 according to the first embodiment shown in FIG. The control board 9B uses the DC voltage VD detected by the DC voltage sensor DP as an element as a condition for switching the resistance value of the gate resistance of each power conversion semiconductor element 21A, 21B, 21C, 21D. Other configurations are the same as those of the control base unit 9.

出力電圧検出部９１Ｂは、直流電圧センサＤＰにより検出された直流電圧ＶＤが入力される。出力電圧検出部９１Ｂは、入力された直流電圧ＶＤを、ゲート抵抗の抵抗値を切り換えるための測定量となる電圧値ＶＳに変換するための演算をする。電圧値ＶＳは、入力された直流電圧に比例する値である。出力電圧検出部９１Ｂは、変換された電圧値ＶＳをゲート切換制御部９２に出力する。 The output voltage detector 91B receives the DC voltage VD detected by the DC voltage sensor DP. The output voltage detector 91B performs an operation for converting the input DC voltage VD into a voltage value VS that is a measurement amount for switching the resistance value of the gate resistance. The voltage value VS is a value proportional to the input DC voltage. The output voltage detection unit 91B outputs the converted voltage value VS to the gate switching control unit 92.

ゲート切換制御部９２は、入力された電圧値ＶＳに基づいて、ゲート抵抗の抵抗値を切り換える。 The gate switching control unit 92 switches the resistance value of the gate resistance based on the input voltage value VS.

本実施形態によれば、電力変換部１Ｂに供給される直流電圧ＶＤが、所定の閾値電圧を超えると、ゲート抵抗の抵抗値が大きくなる。これにより、スイッチングによるサージ電圧を抑制することができる。また、直流電圧ＶＤが、所定の閾値電圧を下回ると、ゲート抵抗の抵抗値が小さくなる。これにより、電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄの発生損失を低減することができる。 According to the present embodiment, when the DC voltage VD supplied to the power conversion unit 1B exceeds the predetermined threshold voltage, the resistance value of the gate resistance increases. Thereby, the surge voltage by switching can be suppressed. On the other hand, when the DC voltage VD falls below a predetermined threshold voltage, the resistance value of the gate resistance decreases. Thereby, the generation | occurrence | production loss of semiconductor element 21A, 21B, 21C, 21D for power conversion can be reduced.

従って、電力変換装置１０Ｂは、電力変換部１Ｂに供給される直流電圧ＶＤを測定し、この測定結果に基づいて、ゲート抵抗の抵抗値を変えている。これにより、電力変換装置１０Ｂは、第１の実施形態と同様の作用効果を得ることができる。 Accordingly, the power conversion device 10B measures the DC voltage VD supplied to the power conversion unit 1B, and changes the resistance value of the gate resistance based on the measurement result. Thereby, power converter 10B can obtain the same operation effect as a 1st embodiment.

（第４の実施形態）
図７は、本発明の第４の実施形態に係る電力変換装置１０Ｃの構成を示す構成図である。 (Fourth embodiment)
FIG. 7 is a configuration diagram showing a configuration of a power conversion device 10C according to the fourth embodiment of the present invention.

電力変換装置１０Ｃは、電力変換部１Ｃと制御基盤部９Ｃとを備えている。 The power conversion device 10C includes a power conversion unit 1C and a control base unit 9C.

電力変換部１Ｃは、図３に示す第２の実施形態に係る電力変換部１Ａにおいて、Ｕ相電流センサ６Ｕ及びＶ相電流センサ６Ｖの代わりに、直流電圧センサＤＰを設けている。 The power conversion unit 1C includes a DC voltage sensor DP instead of the U-phase current sensor 6U and the V-phase current sensor 6V in the power conversion unit 1A according to the second embodiment shown in FIG.

制御基盤部９Ｂは、図３に示す第２の実施形態に係る制御基盤部９Ａの構成において、三相交流電流の電流センサ６Ｕ，６Ｖにより検出された三相交流電流ＩＵ，ＩＶを入力する代わりに、直流電圧センサＤＰにより検出された直流電圧ＶＤを入力する。 Instead of inputting the three-phase alternating currents IU and IV detected by the current sensors 6U and 6V of the three-phase alternating current in the configuration of the control base portion 9A according to the second embodiment shown in FIG. The DC voltage VD detected by the DC voltage sensor DP is input.

直流電圧センサＤＰは、電力変換部１Ｃの入力側に印加される直流電圧ＶＤを検出する。具体的には、直流電圧センサＤＰが検出する直流電圧ＶＤは、電力変換部１Ｃの正極Ｐと負極Ｎとの間に印加される電圧である。直流電圧センサＤＰは、検出した直流電圧ＶＤを制御基盤部９Ｃに出力する。 DC voltage sensor DP detects DC voltage VD applied to the input side of power converter 1C. Specifically, the DC voltage VD detected by the DC voltage sensor DP is a voltage applied between the positive electrode P and the negative electrode N of the power conversion unit 1C. The DC voltage sensor DP outputs the detected DC voltage VD to the control board unit 9C.

図８は、本発明の第４の実施形態に係る制御基盤部９Ｃの構成を示す構成図である。 FIG. 8 is a configuration diagram showing the configuration of the control base unit 9C according to the fourth embodiment of the present invention.

制御基盤部９Ｃは、図４に示す第２の実施形態に係る制御基盤部９Ａにおいて、出力電流検出部９１の代わりに、図６に示す第３の実施形態に係る出力電圧検出部９１Ｂを設けている。制御基盤部９Ｃは、各電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄのゲート抵抗の抵抗値を切り換える条件として、直流電圧センサＤＰにより検出された直流電圧ＶＤを要素に用いる。その他の構成は、制御基盤部９Ａと同様の構成である。 The control base unit 9C includes an output voltage detection unit 91B according to the third embodiment shown in FIG. 6 instead of the output current detection unit 91 in the control base unit 9A according to the second embodiment shown in FIG. ing. The control board 9C uses, as an element, the DC voltage VD detected by the DC voltage sensor DP as a condition for switching the resistance value of the gate resistance of each power conversion semiconductor element 21A, 21B, 21C, 21D. Other configurations are the same as those of the control base unit 9A.

本実施形態によれば、第２の実施形態による作用効果に加え、以下の作用効果を得ることができる。 According to the present embodiment, in addition to the functions and effects of the second embodiment, the following functions and effects can be obtained.

電力変換装置１０Ｃは、全ての電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄを、温度センサＴＡ，ＴＢ，ＴＣ，ＴＤにより温度を個別に測定し、ゲート抵抗の抵抗値を切り換える条件に用いる。これにより、電力変換装置１０Ｃは、ゲート抵抗の抵抗値を切り換えることにより、発熱を抑制することができる。 The power conversion device 10C uses all the power conversion semiconductor elements 21A, 21B, 21C, and 21D as conditions for individually measuring the temperatures by the temperature sensors TA, TB, TC, and TD and switching the resistance value of the gate resistance. Thereby, 10C of power converter devices can suppress heat_generation | fever by switching the resistance value of gate resistance.

従って、電力変換装置１０Ｃは、電力変換部１Ｃに供給される直流電圧ＶＤに基づいて、ゲート抵抗の抵抗値を変えることで、第３の実施形態と同様の作用効果を得ることができる。また、全ての電力変換用半導体素子２１Ａ，２１Ｂ，２１Ｃ，２１Ｄを測定した温度に基づいて、ゲート抵抗の抵抗値を変えることで、さらに第２の実施形態と同様の作用効果を得ることができる。 Accordingly, the power conversion device 10C can obtain the same effects as those of the third embodiment by changing the resistance value of the gate resistance based on the DC voltage VD supplied to the power conversion unit 1C. Further, by changing the resistance value of the gate resistance based on the measured temperatures of all the power conversion semiconductor elements 21A, 21B, 21C, and 21D, it is possible to obtain the same effect as that of the second embodiment. .

なお、各実施形態は、以下のように変形して、実施することができる。 Each embodiment can be carried out with the following modifications.

各実施形態において、ゲート駆動制御回路９３は、１つのゲート切換用半導体ＧＣと、２つのゲート抵抗Ｒ１，Ｒ２により構成したが、この構成に限らない。ゲート駆動制御回路９３は、２つ以上のゲート切換用半導体を備えていてもよいし、３つ以上のゲート抵抗を備えていてもよい。また、ゲート駆動制御回路９３は、３つ以上のゲート抵抗値を選択できるように構成してもよい。 In each embodiment, the gate drive control circuit 93 is configured by one gate switching semiconductor GC and two gate resistors R1 and R2, but is not limited to this configuration. The gate drive control circuit 93 may include two or more gate switching semiconductors, and may include three or more gate resistors. Further, the gate drive control circuit 93 may be configured so that three or more gate resistance values can be selected.

第２の実施形態において、閾値となる温度ＴＭを１つとしたが、２つ以上に細分化して制御してもよい。例えば、ゲート抵抗の抵抗値を小さくする切り換えをするための閾値と、ゲート抵抗の抵抗値を大きくする切り換えをするための閾値とを異なる温度としてもよい。同様に、電圧値ＶＭも、ゲート抵抗の抵抗値を大きくする場合と、ゲート抵抗の抵抗値を小さくする場合とで、２つの異なる閾値に分けてもよい。 In the second embodiment, the temperature TM serving as the threshold is set to one, but it may be controlled by subdividing into two or more. For example, the threshold value for switching to decrease the resistance value of the gate resistance and the threshold value for switching to increase the resistance value of the gate resistance may be different temperatures. Similarly, the voltage value VM may be divided into two different threshold values depending on whether the resistance value of the gate resistance is increased or the resistance value of the gate resistance is decreased.

第３の実施形態及び第４の実施形態において、制御基盤部９Ｂ，９Ｃで測定する直流電圧ＶＤを電力変換部１Ｂの正極Ｐと負極Ｎとの間に印加される電圧としたが、これに限らない。例えば、直流電圧ＶＤは、電力変換部１Ｂの中性点Ｃと正極Ｐ（又は、負極Ｎ）との間に印加される直流電圧としてもよい。 In the third embodiment and the fourth embodiment, the DC voltage VD measured by the control base units 9B and 9C is the voltage applied between the positive electrode P and the negative electrode N of the power conversion unit 1B. Not exclusively. For example, the DC voltage VD may be a DC voltage applied between the neutral point C of the power conversion unit 1B and the positive electrode P (or the negative electrode N).

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

本発明の第１の実施形態に係る電力変換装置の構成を示す構成図。The block diagram which shows the structure of the power converter device which concerns on the 1st Embodiment of this invention. 第１の実施形態に係る制御基盤部の構成を示す構成図。The block diagram which shows the structure of the control base part which concerns on 1st Embodiment. 本発明の第２の実施形態に係る電力変換装置の構成を示す構成図。The block diagram which shows the structure of the power converter device which concerns on the 2nd Embodiment of this invention. 第２の実施形態に係る制御基盤部の構成を示す構成図。The block diagram which shows the structure of the control base part which concerns on 2nd Embodiment. 本発明の第３の実施形態に係る電力変換装置の構成を示す構成図。The block diagram which shows the structure of the power converter device which concerns on the 3rd Embodiment of this invention. 第３の実施形態に係る制御基盤部の構成を示す構成図。The block diagram which shows the structure of the control base part which concerns on 3rd Embodiment. 本発明の第４の実施形態に係る電力変換装置の構成を示す構成図。The block diagram which shows the structure of the power converter device which concerns on the 4th Embodiment of this invention. 第４の実施形態に係る制御基盤部の構成を示す構成図。The block diagram which shows the structure of the control base part which concerns on 4th Embodiment.

Explanation of symbols

１…電力変換部、２Ｕ…Ｕ相アーム、２Ｖ…Ｖ相アーム、２Ｗ…Ｗ相アーム、３…コンデンサ群、６Ｕ…Ｕ相電流センサ、６Ｖ…Ｖ相電流センサ、９…制御基盤部、１０…電力変換装置、２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ…電力変換用半導体素子、２２Ａ，２２Ｂ…クランプダイオード、２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ…逆並列ダイオード。 DESCRIPTION OF SYMBOLS 1 ... Power conversion part, 2U ... U-phase arm, 2V ... V-phase arm, 2W ... W-phase arm, 3 ... Capacitor group, 6U ... U-phase current sensor, 6V ... V-phase current sensor, 9 ... Control base part, 10 ... Power converter, 21A, 21B, 21C, 21D ... Semiconductor element for power conversion, 22A, 22B ... Clamp diode, 23A, 23B, 23C, 23D ... Anti-parallel diode.

Claims

A three-level inverter device that drives a semiconductor element for power conversion and converts DC power into AC power,
Current measuring means for measuring an effective value of the current of the AC power;
When the effective value of the current measured by the current measuring means is larger than the first current threshold, the first resistance value is selected, and the effective value of the current measured by the current measuring means is the first current value. A resistance value selecting means for selecting a second resistance value smaller than the first resistance value when smaller than a second current threshold value which is equal to or less than a current threshold value;
3. A three-level inverter device, comprising: a drive unit that drives the power conversion semiconductor element by a gate resistance having a resistance value selected by the resistance value selection unit.

Comprising temperature measuring means for measuring the temperature of the power conversion semiconductor element;
The resistance value selecting means has an effective value of current measured by the current measuring means larger than a third current threshold value between the first current threshold value and the second current threshold value, When the temperature measured by the temperature measuring means is lower than a first temperature threshold, the first resistance value is selected, and the effective value of the current measured by the current measuring means is the first current. And a second temperature threshold that is lower than a fourth current threshold between the second current threshold and the temperature measured by the temperature measuring means is equal to or higher than the first temperature threshold. 2. The three-level inverter device according to claim 1, wherein the second resistance value is selected when the value is higher.

A three-level inverter device that drives a semiconductor element for power conversion and converts DC power into AC power,
Voltage measuring means for measuring the voltage of the DC power;
When the voltage measured by the voltage measuring unit is higher than the first voltage threshold, the first resistance value is selected, and the voltage measured by the voltage measuring unit is equal to or lower than the first voltage threshold. A resistance value selecting means for selecting a second resistance value smaller than the first resistance value when lower than a second voltage threshold;
3. A three-level inverter device, comprising: a drive unit that drives the power conversion semiconductor element by a gate resistance having a resistance value selected by the resistance value selection unit.

Comprising temperature measuring means for measuring the temperature of the power conversion semiconductor element;
The resistance value selection unit is configured such that the voltage measured by the voltage measurement unit is higher than a third voltage threshold value between the first voltage threshold value and the second voltage threshold value, and the temperature When the temperature measured by the measuring means is lower than the first temperature threshold, the first resistance value is selected, and the voltage measured by the voltage measuring means is the first voltage threshold and the second voltage. When the temperature measured by the temperature measuring means is higher than the second temperature threshold equal to or higher than the first temperature threshold, 4. The three-level inverter device according to claim 3, wherein the second resistance value is selected.

5. The three-level inverter device according to claim 3, wherein the voltage measuring unit measures a voltage between a positive electrode and a negative electrode of the DC power.

5. The three-level inverter device according to claim 3, wherein the voltage measuring unit measures a voltage at a neutral point between a positive electrode and a negative electrode of the DC power.

A control method for controlling a three-level inverter device for driving a semiconductor element for power conversion and converting DC power into AC power,
Measuring an effective value of the current of the AC power;
When the measured effective value of the alternating current power is larger than the first current threshold, the first resistance value is selected, and the measured effective value of the alternating current power is the first current value. Selecting a second resistance value less than the first resistance value if less than a second current threshold value that is less than or equal to a threshold value;
And a step of driving the semiconductor element for power conversion with a gate resistance having a selected resistance value.

A control method for controlling a three-level inverter device for driving a semiconductor element for power conversion and converting DC power into AC power,
Measuring the voltage of the DC power;
When the measured voltage of the DC power is higher than a threshold value of the first voltage, a first resistance value is selected, and the measured voltage of the DC power is equal to or less than the threshold value of the first voltage. Selecting a second resistance value smaller than the first resistance value as the resistance value of the gate resistance if the threshold voltage is lower than
And a step of driving the semiconductor element for power conversion with a gate resistance having a selected resistance value.