JP2016189110A - 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ - Google Patents
電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ Download PDFInfo
- Publication number
- JP2016189110A JP2016189110A JP2015068826A JP2015068826A JP2016189110A JP 2016189110 A JP2016189110 A JP 2016189110A JP 2015068826 A JP2015068826 A JP 2015068826A JP 2015068826 A JP2015068826 A JP 2015068826A JP 2016189110 A JP2016189110 A JP 2016189110A
- Authority
- JP
- Japan
- Prior art keywords
- energy
- electronic circuit
- arithmetic processing
- amount
- consumed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 238000005265 energy consumption Methods 0.000 claims description 90
- 230000001629 suppression Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 28
- 230000007257 malfunction Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【解決手段】所定の演算処理を行う演算処理部と、前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、を備え、前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する。
【選択図】図1
Description
所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
電子回路。
という構成を採る。
外部電源装置から供給された電荷を蓄電器に蓄積し、
蓄積した電荷を供給し、
供給された電荷を使用して動作することで所定の演算処理を行う
という構成を採る。
演算処理手段が演算処理を行う際に、蓄積された電荷を供給する蓄電器を有する情報処理装置に、
所定の演算処理を行う演算処理手段を実現させ、
前記演算処理手段は、前記蓄電器から供給された電荷を使用して動作する
プログラムである。
複数のプロセッサコアを有するマルチコアプロセッサにおいて、
各プロセッサコアがそれぞれ、
所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
という構成を採る。
本発明の第1の実施形態について、図1乃至図11を参照して説明する。図1は、マルチコアプロセッサ1の構成の一例を示すブロック図である。図2は、プロセッサコア2の構成の一例を示すブロック図である。図3は、命令発行レート決定部253の構成の一例を示すブロック図である。図4、図5は、プロセッサコア2の動作の一例を示すフローチャートである。図6は、命令発行レート決定部253が蓄積エネルギー量を算出する際の動作の一例を示すフローチャートである。図7は、命令発行レート決定部253が消費エネルギー情報を受信してから最小値選択論理2535が電力量を選択するまでの動作の一例を示すフローチャートである。図8乃至図11は、コンデンサに蓄積されている電荷と消費電力との関係の一例を示すグラフである。
命令により消費するエネルギー(消費エネルギー)=Ei×N+Eir×Rn×N
エネルギー積算カウンタへの加算値=MIN(MaxEe,Ee+Ep)−Ee
なお、
Ee=エネルギー制限カウンタ2537のカウンタ値
Ep=最小値選択論理2535により選択された電力量
MaxEe=エネルギー制限カウンタ2537の上限値
本発明の第2の実施形態について、図12を参照して説明する。図12は、電子回路6の構成の一例を示す概略ブロック図である。
本発明の第3の実施形態について、図13を参照して説明する。図13は、マルチコアプロセッサ7の構成の一例を示す概略ブロック図である。
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における電子回路などの概略を説明する。但し、本発明は、以下の構成に限定されない。
所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
電子回路。
付記1に記載の電子回路であって、
前記演算処理部が発行した命令に基づいて、当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー推論部と、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、前記蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する蓄積エネルギー量算出部と、
を備える、
電子回路。
付記2に記載の電子回路であって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出する許容電力量算出部を備え、
前記蓄積エネルギー量算出部は、前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
電子回路。
付記3に記載の電子回路であって、
前記許容電力量と、電子回路に予め割り当てられている供給量である割当電力量と、のうち小さい値を持つ電力量を前記供給エネルギーとして選択する供給エネルギー選択部を備える、
電子回路。
付記3又は4に記載の電子回路であって、
一定時間に発生した前記消費エネルギーの積算値を積算消費エネルギー情報として記憶する消費エネルギー情報記憶部を備え、
前記許容電力量算出部は、前記消費エネルギー情報記憶部が記憶する前記積算消費エネルギー情報の平均値に予め定められた値を積算して前記許容電力量を算出する、
電子回路。
付記2乃至5のいずれかに記載の電子回路であって、
前記消費エネルギー推論部は、前記発行した命令を示す発行命令情報と、命令発行時の消費電力の変化を示す電力消費情報と、に基づいて、前記消費エネルギーを算出する、
電子回路。
付記6に記載の電子回路であって、
前記消費エネルギー推論部は、前記電力消費情報に基づいて、命令の種別ごとに消費されるエネルギーとレジスタの読み出しで消費されるエネルギーとを算出し、当該算出した命令の種別ごとに消費されるエネルギーとレジスタの読み出しで消費されるエネルギーと前記発行命令情報とに基づいて、前記消費エネルギーを算出する、
電子回路。
付記6又は7に記載の電子回路であって、
前記電力消費情報は、少なくとも電子回路と当該電子回路が利用する共有部分の消費電力の変化を示している、
電子回路。
付記2乃至8のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部が算出した前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する命令発行抑制部を備える、
電子回路。
付記9に記載の電子回路であって、
前記命令発行抑制部は、前記蓄積エネルギー量と予め定められた制限閾値との比較結果に基づいて、新規の命令の発行を抑制する、
電子回路。
付記2乃至10のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部は、一定時間ごとに前記供給エネルギーを加算するとともに、命令が発行されるごとに前記消費エネルギーを減算することで、前記蓄積エネルギー量を算出する、
電子回路。
付記2乃至11のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部が算出する前記蓄積エネルギー量は、上限が有限な値となるよう構成されている、
電子回路。
外部電源装置から供給された電荷を蓄電器に蓄積し、
蓄積した電荷を供給し、
供給された電荷を使用して動作することで所定の演算処理を行う
演算処理制御方法。
付記13に記載の演算処理制御方法であって、
発行した命令に基づいて、当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出し、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、前記蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する、
演算処理制御方法。
付記14に記載の演算処理制御方法であって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出し、
前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
演算処理制御方法。
付記14又は15に記載の演算処理制御方法であって、
前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する、
演算処理制御方法。
演算処理手段が演算処理を行う際に、蓄積された電荷を供給する蓄電器を有する情報処理装置に、
所定の演算処理を行う演算処理手段を実現させ、
前記演算処理手段は、前記蓄電器から供給された電荷を使用して動作する
プログラム。
付記17に記載のプログラムであって、
発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー推論手段と、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、電子回路にて消費される電荷を蓄積する蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する蓄積エネルギー量算出手段と、
を実現させるためのプログラム。
付記18に記載のプログラムであって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出する許容電力量算出手段を実現させ、
前記蓄積エネルギー量算出手段は、前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
プログラム。
付記18又は19に記載のプログラムであって、
前記蓄積エネルギー量算出手段が算出した前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する命令発行抑制手段、
を実現させるためのプログラム。
複数のプロセッサコアを有するマルチコアプロセッサにおいて、
各プロセッサコアがそれぞれ、
所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
マルチコアプロセッサ。
2 プロセッサコア
21 演算処理部
22 命令フェッチ・デコード部
23 命令スケジューリング部
24 命令実行部
26 外部部品接続部
25 命令発行制限部
251 電力制御プログラム
252 消費エネルギー推論部
253 命令発行レート決定部
2531 エネルギー積算カウンタ
2532 消費電力履歴レジスタ
2533 エネルギー積算時刻飽和カウンタ
2534 突入電流制限計算部
2535 最小値選択論理
2536 電力制限時刻飽和カウンタ
2537 エネルギー制限カウンタ
2538 電力制限決定部
27 コンデンサ
3 共有キャッシュ
31 外部メモリ
4 外部I/O接続部
41 外部I/O
5 オンチップネットワーク
6 電子回路
61 演算処理部
62 蓄電器
7 マルチコアプロセッサ
71 プロセッサコア
Claims (21)
- 所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
電子回路。 - 請求項1に記載の電子回路であって、
前記演算処理部が発行した命令に基づいて、当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー推論部と、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、前記蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する蓄積エネルギー量算出部と、
を備える、
電子回路。 - 請求項2に記載の電子回路であって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出する許容電力量算出部を備え、
前記蓄積エネルギー量算出部は、前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
電子回路。 - 請求項3に記載の電子回路であって、
前記許容電力量と、電子回路に予め割り当てられている供給量である割当電力量と、のうち小さい値を持つ電力量を前記供給エネルギーとして選択する供給エネルギー選択部を備える、
電子回路。 - 請求項3又は4に記載の電子回路であって、
一定時間に発生した前記消費エネルギーの積算値を積算消費エネルギー情報として記憶する消費エネルギー情報記憶部を備え、
前記許容電力量算出部は、前記消費エネルギー情報記憶部が記憶する前記積算消費エネルギー情報の平均値に予め定められた値を積算して前記許容電力量を算出する、
電子回路。 - 請求項2乃至5のいずれかに記載の電子回路であって、
前記消費エネルギー推論部は、前記発行した命令を示す発行命令情報と、命令発行時の消費電力の変化を示す電力消費情報と、に基づいて、前記消費エネルギーを算出する、
電子回路。 - 請求項6に記載の電子回路であって、
前記消費エネルギー推論部は、前記電力消費情報に基づいて、命令の種別ごとに消費されるエネルギーとレジスタの読み出しで消費されるエネルギーとを算出し、当該算出した命令の種別ごとに消費されるエネルギーとレジスタの読み出しで消費されるエネルギーと前記発行命令情報とに基づいて、前記消費エネルギーを算出する、
電子回路。 - 請求項6又は7に記載の電子回路であって、
前記電力消費情報は、少なくとも電子回路と当該電子回路が利用する共有部分の消費電力の変化を示している、
電子回路。 - 請求項2乃至8のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部が算出した前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する命令発行抑制部を備える、
電子回路。 - 請求項9に記載の電子回路であって、
前記命令発行抑制部は、前記蓄積エネルギー量と予め定められた制限閾値との比較結果に基づいて、新規の命令の発行を抑制する、
電子回路。 - 請求項2乃至10のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部は、一定時間ごとに前記供給エネルギーを加算するとともに、命令が発行されるごとに前記消費エネルギーを減算することで、前記蓄積エネルギー量を算出する、
電子回路。 - 請求項2乃至11のいずれかに記載の電子回路であって、
前記蓄積エネルギー量算出部が算出する前記蓄積エネルギー量は、上限が有限な値となるよう構成されている、
電子回路。 - 外部電源装置から供給された電荷を蓄電器に蓄積し、
蓄積した電荷を供給し、
供給された電荷を使用して動作することで所定の演算処理を行う
演算処理制御方法。 - 請求項13に記載の演算処理制御方法であって、
発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出し、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、前記蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する、
演算処理制御方法。 - 請求項14に記載の演算処理制御方法であって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出し、
前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
演算処理制御方法。 - 請求項14又は15に記載の演算処理制御方法であって、
前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する、
演算処理制御方法。 - 演算処理手段が演算処理を行う際に、蓄積された電荷を供給する蓄電器を有する情報処理装置に、
所定の演算処理を行う演算処理手段を実現させ、
前記演算処理手段は、前記蓄電器から供給された電荷を使用して動作する
プログラム。 - 請求項17に記載のプログラムであって、
発行した命令に基づいて当該命令に応じた演算処理を行う際に消費するエネルギーである消費エネルギーを算出する消費エネルギー推論手段と、
算出した前記消費エネルギーと、電子回路に供給される供給エネルギーと、に基づいて、電子回路にて消費される電荷を蓄積する蓄電器に蓄積されているエネルギーの量である蓄積エネルギー量を算出する蓄積エネルギー量算出手段と、
を実現させるためのプログラム。 - 請求項18に記載のプログラムであって、
電子回路にて消費することが許容される許容電力量を前記消費エネルギーに基づいて算出する許容電力量算出手段を実現させ、
前記蓄積エネルギー量算出手段は、前記消費エネルギーと、前記許容電力量に基づいて選択される供給エネルギーと、に基づいて、前記蓄積エネルギー量を算出する、
プログラム。 - 請求項18又は19に記載のプログラムであって、
前記蓄積エネルギー量算出手段が算出した前記蓄積エネルギー量に基づいて新規の命令発行の抑制を指示する命令発行抑制手段
を実現させるためのプログラム。 - 複数のプロセッサコアを有するマルチコアプロセッサにおいて、
各プロセッサコアがそれぞれ、
所定の演算処理を行う演算処理部と、
前記演算処理部が演算処理を行う際に、蓄積された電荷を供給する蓄電器と、
を備え、
前記演算処理部は、前記蓄電器から供給された電荷を使用して動作する
マルチコアプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068826A JP6123831B2 (ja) | 2015-03-30 | 2015-03-30 | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ |
US15/082,134 US10534418B2 (en) | 2015-03-30 | 2016-03-28 | Electronic circuit, arithmetic processing control method, program, and multi-core processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068826A JP6123831B2 (ja) | 2015-03-30 | 2015-03-30 | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189110A true JP2016189110A (ja) | 2016-11-04 |
JP6123831B2 JP6123831B2 (ja) | 2017-05-10 |
Family
ID=57017173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068826A Active JP6123831B2 (ja) | 2015-03-30 | 2015-03-30 | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US10534418B2 (ja) |
JP (1) | JP6123831B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109857368B (zh) | 2018-12-20 | 2022-07-26 | 上海大学 | 一种位数众多、可分组、可重构的多值电子运算器及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283082A (ja) * | 1997-04-04 | 1998-10-23 | Nec Corp | マルチプロセッサのスリープ制御方式 |
JP2005327210A (ja) * | 2004-05-17 | 2005-11-24 | Denso Corp | 電子装置 |
WO2006134914A1 (ja) * | 2005-06-13 | 2006-12-21 | Ibiden Co., Ltd. | プリント配線板 |
JP2007011835A (ja) * | 2005-07-01 | 2007-01-18 | Hitachi Ltd | コンピュータマザーボード |
JP2011259625A (ja) * | 2010-06-09 | 2011-12-22 | Sony Corp | 情報処理装置及び電力供給制御方法 |
JP2013518346A (ja) * | 2010-01-28 | 2013-05-20 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6834353B2 (en) * | 2001-10-22 | 2004-12-21 | International Business Machines Corporation | Method and apparatus for reducing power consumption of a processing integrated circuit |
US8037340B2 (en) * | 2007-11-28 | 2011-10-11 | International Business Machines Corporation | Apparatus and method for micro performance tuning of a clocked digital system |
CN201608557U (zh) * | 2009-11-10 | 2010-10-13 | 国基电子(上海)有限公司 | 手机供电电路 |
JP5510659B2 (ja) * | 2010-07-28 | 2014-06-04 | コニカミノルタ株式会社 | 画像処理装置 |
JP2013218672A (ja) * | 2012-03-14 | 2013-10-24 | Toshiba Corp | 状態制御装置、情報処理装置、プログラム、および半導体装置 |
US9069959B2 (en) * | 2012-12-21 | 2015-06-30 | Nxp B.V. | Cryptographic circuit protection from differential power analysis |
US9389675B2 (en) * | 2013-12-19 | 2016-07-12 | International Business Machines Corporation | Power management for in-memory computer systems |
-
2015
- 2015-03-30 JP JP2015068826A patent/JP6123831B2/ja active Active
-
2016
- 2016-03-28 US US15/082,134 patent/US10534418B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283082A (ja) * | 1997-04-04 | 1998-10-23 | Nec Corp | マルチプロセッサのスリープ制御方式 |
JP2005327210A (ja) * | 2004-05-17 | 2005-11-24 | Denso Corp | 電子装置 |
WO2006134914A1 (ja) * | 2005-06-13 | 2006-12-21 | Ibiden Co., Ltd. | プリント配線板 |
JP2007011835A (ja) * | 2005-07-01 | 2007-01-18 | Hitachi Ltd | コンピュータマザーボード |
JP2013518346A (ja) * | 2010-01-28 | 2013-05-20 | カビウム・インコーポレーテッド | 電力制御方法および電力制御装置 |
JP2011259625A (ja) * | 2010-06-09 | 2011-12-22 | Sony Corp | 情報処理装置及び電力供給制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6123831B2 (ja) | 2017-05-10 |
US10534418B2 (en) | 2020-01-14 |
US20160291669A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356194B2 (en) | Method and apparatus for estimating overshoot power after estimating power of executing events | |
US8695002B2 (en) | Multi-threaded processors and multi-processor systems comprising shared resources | |
US9348594B2 (en) | Core switching acceleration in asymmetric multiprocessor system | |
JP5853301B2 (ja) | プロセッサインストラクションの発行の絞り込み | |
US20140317422A1 (en) | Method And Apparatus To Control Current Transients In A Processor | |
US9329666B2 (en) | Power throttling queue | |
JP6123832B2 (ja) | マルチコアプロセッサ、電力制御方法、プログラム | |
JP6418056B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP2011186531A (ja) | Smt対応cpuを有する情報処理装置の消費電力低減方法、消費電力低減装置及び消費電力低減プログラム | |
JP6214056B2 (ja) | マルチコアプロセッサ、情報処理方法、プログラム | |
JP2018529169A (ja) | 処理システムにおける電圧偏差の制御 | |
JP6123831B2 (ja) | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ | |
KR20240024223A (ko) | 사이클당 명령어 감소를 통해 멀티-프로세서 코어 시스템에서 전류 공급을 제어하기 위한 시스템 및 방법 | |
JP5484281B2 (ja) | 情報処理システム | |
CN116088662A (zh) | 功耗管理方法、多处理单元系统和功耗管理模组 | |
JP2017021513A (ja) | マルチコアプロセッサ、マルチコアプロセッサのクロック制御方法およびクロック制御プログラム | |
JP5858947B2 (ja) | 情報処理装置及び動作周波数/動作電圧制御方法 | |
JP6322891B2 (ja) | 間欠動作に適した計算装置およびその動作方法 | |
US20230418748A1 (en) | Controlling Memory Frequency Based on Transaction Queue Occupancy | |
JP5874917B2 (ja) | 省電力制御装置、それを備えたコンピュータ装置および省電力制御方法 | |
TW201712553A (zh) | 用於在經曝露快取停止運作時有效之時脈調整之方法及裝置 | |
CN114489812A (zh) | 指令发射方法及装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6123831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |