JP2016187071A - 撮像素子、データ出力方法、および電子機器 - Google Patents

Abstract

【課題】同時に読み出した複数種類のデータを、撮像素子から確実に出力する。
【解決手段】撮像素子１１は、複数の画素が配列して構成される画素アレイ部３１と、画素アレイ部３１から読み出された画素データから構成される動画のデータを外部に出力する出力部２７と、動画を構成する画素データの読み出し中に画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部２４と、記憶部２４に記憶された静止画のデータを、動画のデータの出力が終了した後に、出力部２７から外部に出力させる制御部２２とを備える。
【選択図】図１

Description

本技術は、撮像素子、データ出力方法、および電子機器に関し、特に、同時に読み出した複数種類のデータを撮像素子から確実に出力することができるようにした撮像素子、データ出力方法、および電子機器に関する。

画素の各列に複数本の出力線を設けるとともにそれぞれの出力線にA/D変換器を設け、データの読み出しを高速に行うことができるようにしたCMOS（Complementary Metal Oxide Semiconductor）イメージセンサがある（特許文献１）。

特許文献１に記載のイメージセンサにおいては、４系統の出力線のうちの２系統に対応する画素を30fpsで読み出し、他の２系統に対応する画素を240fpsで読み出すことが可能になっている。例えば、30fpsの低フレームレートで読み出された画素のデータはプレビュー表示用のデータとして出力され、240fpsの高フレームレートで読み出された画素のデータはオートフォーカス用のデータとして出力される。

特開２０１３−５５５８９号公報

複数種類のデータをイメージセンサから同時に出力する場合、外部のDSP(Digital Signal Processor)の構成によっては、データの転送レートが高すぎてそれを受け取ることができないことがある。また、イメージセンサ側の出力I/F(Interface)の構成によっても、複数種類のデータを出力できないことがある。

本技術はこのような状況に鑑みてなされたものであり、同時に読み出した複数種類のデータを撮像素子から確実に出力することができるようにするものである。

本技術の一側面の撮像素子は、複数の画素が配列して構成される画素アレイ部と、前記画素アレイ部から読み出された画素データから構成される動画のデータを外部に出力する出力部と、前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部と、前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる制御部とを備える。

前記記憶部を揮発性メモリとすることができる。

前記画素アレイ部には、画素の１列毎に、複数の垂直信号線と複数のAD変換部とを設けることができる。

前記静止画を構成する画素データを、前記動画を構成する画素データの読み出しと同時に、前記動画を構成する画素データの読み出しの対象となる画素と異なる画素から読み出されたデータとすることができる。

前記静止画を構成する画素データを、前記動画を構成する所定のフレームの画素データと同じデータとすることができる。

前記制御部には、前記静止画のデータを、前記画素アレイ部からの読み出し時間と同じ時間で前記記憶部に記憶させ、前記読み出し時間より長い時間で前記記憶部から読み出して出力させることができる。

隣接する複数の画素ユニットに含まれるＧ画素の画素データを同時に読み出すことを、読み出し対象の画素ユニットを変えて行う読み出し制御部をさらに設けることができる。

前記読み出し制御部には、所定の画像を構成する画素の画素データの読み出しを、読み出し期間毎の、読み出し対象の画素ユニットの数を一定にして行わせることができる。

前記読み出し制御部には、読み出し開始から所定の期間、前記所定の画像を構成する画素データの取り込みに用いられる画素ユニット以外の画素ユニットを前記一定の数の画素ユニットに含めて、画素データの読み出しを行わせることができる。

本技術の一側面においては、複数の画素が配列して構成される画素アレイ部から読み出された画素データから構成される動画のデータが出力部から外部に出力され、前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータが記憶部に記憶される。また、前記記憶部に記憶された前記静止画のデータが、前記動画のデータの出力が終了した後に、前記出力部から外部に出力される。

本技術によれば、同時に読み出した複数種類のデータを撮像素子から確実に出力することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術を適用した撮像素子の構成例を示すブロック図である。 画素アレイ部を構成する画素の配置の例を示す図である。 画素アクセス部の構成例を示す図である。 第１の出力方式のタイミングチャートを示す図である。 データの流れを示す図である。 第２の出力方式のタイミングチャートを示す図である。 第３の出力方式のタイミングチャートを示す図である。 画素信号の読み出し方式の例を示す図である。 図８の読み出し方式の効果を示す図である。 図８の読み出し方式の効果を示す他の図である。 画素信号の読み出し方式の他の例を示す図である。 時刻ｔ１から時刻ｔ２までの期間の動作を示す図である。 時刻ｔ２から時刻ｔ３までの期間の動作を示す図である。 時刻ｔ３から時刻ｔ４までの期間の動作を示す図である。 時刻ｔ４から時刻ｔ５までの期間の動作を示す図である。 時刻ｔ５から時刻ｔ６までの期間の動作を示す図である。 時刻ｔ６から時刻ｔ７までの期間の動作を示す図である。 撮像素子を有する電子機器の構成例を示すブロック図である。 撮像素子の使用例を示す図である。

以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．第１の実施の形態（データの出力方式の例）
２．第２の実施の形態（画素データの読み出し方式の例）

＜＜１．第１の実施の形態＞＞
＜１−１．撮像素子の構成例＞
図１は、本技術を適用した撮像素子の構成例を示すブロック図である。

撮像素子１１は、画素アクセス部２１、コントローラ２２、DRAM I/F２３、DRAM２４、Data Path２５−１，２５−２、出力制御回路２６、および出力I/F２７−１，２７−２を有する。記憶部としてのDRAMが撮像素子１１の内部に設けられる。

画素アクセス部２１は画素アレイ部３１を有する。画素アレイ部３１の上側（北側）にはカラムADC(AD Converter)３２−１Ｎ乃至３２−４Ｎが設けられ、下側（南側）にはカラムADC３２−１Ｓ乃至３２−４Ｓが設けられる。撮像素子１１は、南北同時読みが可能な撮像素子である。

画素アレイ部３１は、光電変換によって電気信号を出力する複数の画素が２次元に規則的に配列されて構成される。画素アレイ部３１は、コントローラ２２から供給される制御信号に従って、各画素から電気信号を読み出し、カラムADC３２−１Ｎ乃至３２−４Ｎ、およびカラムADC３２−１Ｓ乃至３２−４Ｓに供給する。

図２は、画素アレイ部３１を構成する画素の配置の例を示す図である。

画素アレイ部３１の画素は、ベイヤー配列で並ぶ２行２列の４画素で１つの画素ユニットを構成する。画素ユニットを構成する４つの画素はFD(Floating Diffusion)を共有する。あるタイミングでは、FDを共有する４画素のうちの１つの画素から信号が読み出される。

４つの画素で共有するFDには８本の垂直信号線であるVSL1〜8が接続される。４つの画素のうちのいずれかの画素から読み出され、FDに転送された電荷の出力先となる垂直信号線は画素ユニット内で切り替えられる。VSL1〜8は、それぞれ、カラムADC３２−１Ｎ乃至３２−４Ｎ、およびカラムADC３２−１Ｓ乃至３２−４Ｓの８個のカラムADCのうちのいずれかに接続可能とされる。

すなわち、画素アレイ部３１には、画素の２列毎（画素ユニット１列毎）に、８本の垂直信号線が設けられるとともに、南北それぞれ４個ずつ、計８個のカラムADCが設けられる。ある１列の画素ユニットに注目すると、画素アレイ部３１においては、最大で、異なる画素ユニットの８つの画素から信号を同時に読み出すことが可能になる。画素ユニットの１列に対してさらに多くの垂直信号線を設けることも可能である。

図１の説明に戻り、カラムADC３２−１Ｎ乃至３２−４Ｎ、カラムADC３２−１Ｓ乃至３２−４Ｓは、それぞれ、垂直信号線を介して供給された電気信号のAD変換を行い、各列の画素データをDRAM I/F２３に出力する。

図１の例においては、カラムADC３２−１Ｎおよび３２−２Ｎ、カラムADC３２−３Ｓおよび３２−４ＳによるAD変換によって得られた画素データはDRAM I/F２３の端子２３Ｂに供給される。また、カラムADC３２−３Ｎおよび３２−４Ｎ、カラムADC３２−１Ｓおよび３２−２ＳによるAD変換によって得られた画素データはDRAM I/F２３の端子２３Ａに供給される。

コントローラ２２は、画素アクセス部２１に制御信号を出力し、各画素からの信号の読み出しを制御する。コントローラ２２が出力する制御信号に応じて、読み出しモードが切り替えられる。読み出しモードには、１フレームの静止画を構成する画素の信号を読み出すモードであるモードＡ、動画の各フレームを構成する画素の信号を読み出すモードであるモードＢなどがある。

上述したように１列の画素ユニットに対して８個のカラムACDが設けられることから、コントローラ２２は、あるタイミングで読み出した最大８個の画素のデータをそれぞれ独立して処理することができる。コントローラ２２は、モードＡでの読み出しと、モードＢでの読み出しとを画素アクセス部２１に同時に行わせることができる。

例えば、モードＡで読み出される静止画は、奇数行の画素ユニットから読み出された画素データにより構成される。また、モードＢで読み出される動画の各フレームは、偶数行の画素ユニットから読み出された画素データにより構成される。同時に読み出された画素データにより構成される静止画と動画は、それぞれ撮像素子１１の外部に出力される。

また、コントローラ２２が出力する制御信号に応じて、画素信号の読み出しレートが切り替えられる。同時に読み出したそれぞれの画素のデータを独立して処理することが可能であるから、コントローラ２２は、動画の各フレームと静止画の１フレームをそれぞれ異なるレートで読み出すことができる。

このように、撮像素子１１においては、複数種類の画像を同時に読み出し、出力することが可能とされる。また、それぞれの画像のフレームレートを変えることが可能とされる。

また、コントローラ２２は、DRAM I/F２３を制御し、画素アクセス部２１から読み出された画素データの出力先を切り替える。画素データの出力先については後述する。

DRAM I/F２３は、コントローラ２２による制御に従って、画素アクセス部２１から読み出された画素データを、DRAM２４、Data Path２５−１、またはData Path２５−２に出力する。DRAM I/F２３は、画素データの出力先を制御する制御部として機能する。

DRAM２４は、DRAM I/F２３から供給されたデータを記憶する。この例においてはDRAM２４が撮像素子１１に設けられるものとしているが、他の種類の不揮発性のメモリが設けられるようにしてもよいし、フラッシュメモリなどの不揮発性のメモリが設けられるようにしてもよい。

Data Path２５−１とData Path２５−２は信号線であり、DRAM I/F２３から供給された画素データを出力制御回路２６に出力する。

出力制御回路２６は、Data Path２５−１とData Path２５−２から供給された画素データを並び変えることによって各フレームの画像を生成する。また、出力制御回路２６は、生成した画像データに対して所定の信号処理を施し、信号処理を施して得られた画像データを出力I/F２７−１または出力I/F２７−２に出力する。撮像素子１１は、２系統のデータを出力可能な撮像素子である。

図３は、画素アクセス部２１の構成例を示す図である。

図３には、画素アレイ部３１に含まれる所定の１列の画素ユニットである画素ユニットＵ１乃至Ｕ１０と、画素ユニットＵ１乃至Ｕ１０から読み出された画素信号を処理する構成が示されている。実際には、画素ユニットの１列はさらに多くの画素ユニットから構成される。画素ユニットの他の列に対しても同様の構成が設けられる。

図３の例においては、画素ユニットＵ１のFDはVSL1に接続され、画素ユニットＵ２乃至Ｕ９のFDはそれぞれVSL8乃至VSL1に接続される。画素ユニットＵ１０のFDはVSL8に接続される。各画素ユニットのFDとVSLの接続関係は適宜切り替えられる。

選択部５１Ｎは、VSL1乃至VSL8から供給された画素信号の出力先となる端子を切り替える。端子ａ１乃至ａ４はそれぞれコンパレータ５３−１Ｎ乃至５３−４Ｎに接続される。

DAC(Digital Analog Converter)５２Ｎは、例えばランプ(Ramp)信号のような、初期値から最終値まで一定の傾きでレベルが変化する期間を有するアナログの参照信号を生成する。DAC５２Ｎは、生成した参照信号をコンパレータ５３−１Ｎ乃至５３−４Ｎに供給する。

コンパレータ５３−１Ｎは、端子ａ１から供給された電気信号と、DAC５２Ｎから供給された参照信号とを比較し、比較結果をカウンタ５４−１Ｎに出力する。

カウンタ５４−１Ｎは、端子ａ１から供給された電気信号と、参照信号とのレベルが一致するまでの、参照信号のレベルの変化に要する時間をカウントすることで電気信号のAD変換等を行う。カウンタ５４−１Ｎは、AD変換等の結果として得られる画素データを出力する。

コンパレータ５３−２Ｎ乃至５３−４Ｎも同様に、それぞれ、端子ａ２乃至ａ４から供給された電気信号と、DAC５２Ｎから供給された参照信号とを比較し、比較結果を出力する。

カウンタ５４−２Ｎは、コンパレータ５３−２Ｎから供給された比較結果に基づいて、端子ａ２から供給された電気信号のAD変換等を行い、画素データを出力する。

カウンタ５４−３Ｎは、コンパレータ５３−３Ｎから供給された比較結果に基づいて、端子ａ３から供給された電気信号のAD変換等を行い、画素データを出力する。

カウンタ５４−４Ｎは、コンパレータ５３−４Ｎから供給された比較結果に基づいて、端子ａ４から供給された電気信号のAD変換等を行い、画素データを出力する。

例えば、コンパレータ５３−１Ｎとカウンタ５４−１Ｎ、コンパレータ５３−３Ｎとカウンタ５４−３Ｎを用いて、それぞれ異なる画素ユニットのＲ画素から読み出された信号のAD変換が行われる。また、コンパレータ５３−２Ｎとカウンタ５４−２Ｎ、コンパレータ５３−４Ｎとカウンタ５４−４Ｎを用いて、それぞれ異なる画素ユニットのＢ画素から読み出された信号のAD変換が行われる。

例えば、コンパレータ５３−１Ｎとカウンタ５４−１Ｎが図１のカラムADC３２−１Ｎに対応し、コンパレータ５３−２Ｎとカウンタ５４−２ＮがカラムADC３２−２Ｎに対応する。また、コンパレータ５３−１Ｎとカウンタ５４−１ＮがカラムADC３２−３Ｎに対応し、コンパレータ５３−４Ｎとカウンタ５４−４ＮがカラムADC３２−４Ｎに対応する。

画素アレイ部３１の下側にも同様の構成が設けられる。すなわち、選択部５１Ｓは、VSL1乃至VSL8から供給された画素信号の出力先となる端子を切り替える。端子ｂ１乃至ｂ４はそれぞれコンパレータ５３−１Ｓ乃至５３−４Ｓに接続される。

DAC５２Ｓは、参照信号を生成し、コンパレータ５３−１Ｓ乃至５３−４Ｓに供給する。なお、DAC５２ＮとDAC５２Ｓを１個のDACで兼用することができる。

コンパレータ５３−１Ｓ乃至５３−４Ｓは、それぞれ、端子ｂ１乃至ｂ４から供給された電気信号と、DAC５２Ｓから供給された参照信号とを比較し、比較結果を出力する。

カウンタ５４−１Ｓは、コンパレータ５３−１Ｓから供給された比較結果に基づいて、端子ｂ１から供給された電気信号のAD変換等を行い、画素データを出力する。

カウンタ５４−２Ｓは、コンパレータ５３−２Ｓから供給された比較結果に基づいて、端子ｂ２から供給された電気信号のAD変換等を行い、画素データを出力する。

カウンタ５４−３Ｓは、コンパレータ５３−３Ｓから供給された比較結果に基づいて、端子ｂ３から供給された電気信号のAD変換等を行い、画素データを出力する。

カウンタ５４−４Ｓは、コンパレータ５３−４Ｓから供給された比較結果に基づいて、端子ｂ４から供給された電気信号のAD変換等を行い、画素データを出力する。

例えば、コンパレータ５３−１Ｓとカウンタ５４−１Ｓ、コンパレータ５３−３Ｓとカウンタ５４−３Ｓを用いて、それぞれ異なる画素ユニットのＧｒ画素から読み出された信号のAD変換が行われる。また、コンパレータ５３−２Ｓとカウンタ５４−２Ｓ、コンパレータ５３−４Ｓとカウンタ５４−４Ｓを用いて、それぞれ異なる画素ユニットのＧｂ画素から読み出された信号のAD変換が行われる。

例えば、コンパレータ５３−１Ｓとカウンタ５４−１Ｓが図１のカラムADC３２−１Ｓに対応し、コンパレータ５３−２Ｓとカウンタ５４−２ＳがカラムADC３２−２Ｓに対応する。また、コンパレータ５３−３Ｓとカウンタ５４−３ＳがカラムADC３２−３Ｓに対応し、コンパレータ５３−４Ｓとカウンタ５４−４ＳがカラムADC３２−４Ｓに対応する。

＜１−２．画素データの出力方式について＞
次に、以上のような構成を有する撮像素子１１におけるデータの出力方式について説明する。

上述したように、撮像素子１１には２つの出力I/Fが設けられており、２系統のデータを同時に出力することが可能になっているが、外部に設けられるDSPが、その仕様上、２系統のデータを受信できない場合がある。複数種類のデータである動画と静止画を、２つの出力I/Fのうちの１つを用いて１系統のデータとして出力する方式について説明する。

・第１の出力方式
図４は、第１の出力方式のタイミングチャートを示す図である。

第１の出力方式は、記録用の動画の撮影中に静止画の撮影を行う場合の出力方式である。動画は、画素アレイ部３１の画素のうち、動画の取り込み用に割り当てられた画素を用いて撮影される。また、静止画は、それとは異なる画素を用いて撮影される。上述したように、撮像素子１１においては、それぞれの画素から読み出した画素信号を独立して処理することが可能である。

以下、適宜、動画の取り込み用に割り当てられた画素をMain画素といい、静止画の取り込み用に割り当てられた画素をSub画素という。例えば、Main画素は、奇数行の画素ユニットの画素であり、Sub画素は、偶数行の画素ユニットの画素である。

時刻ｔ１において、コントローラ２２は、フレームレートを例えば60fpsとして、モードＡによる、４フレームの静止画の読み出しと、モードＢによる動画の読み出しとを指示する制御信号を画素アクセス部２１に出力する。また、コントローラ２２は、DRAM I/F２３に出力するキャプチャ信号のレベルをＬレベルからＨレベルに切り替え、静止画のキャプチャを指示する。

画素アクセス部２１は、コントローラ２２から制御信号が供給されることに応じて、斜線Ｌ１で示すように動画の１フレーム目を読み出すとともに、斜線Ｌ１１で示すように静止画の１フレーム目を読み出す。

斜線Ｌ１は、その前の期間Ｔの間に露光が行われることによってMain画素に蓄積された電荷に応じた画素信号が上から順に行単位で読み出されることを示す。同様に、斜線Ｌ１１は、その前の期間Ｔの間に露光が行われることによってSub画素に蓄積された電荷に応じた画素信号が上から順に行単位で読み出されることを示す。

斜線Ｌ１のタイミングでMain画素から読み出された動画の１フレーム目のデータは、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。

出力制御回路２６に供給された動画の１フレーム目のデータは、図４の最下段の時間軸上の斜線Ｌ３１に示すように、例えば出力I/F２７−１から、外部のDSPに出力される。斜線Ｌ３１は、動画の１フレーム目のデータが、読み出された順に例えば出力I/F２７−１から出力されることを示す。

一方、斜線Ｌ１１のタイミングでSub画素から読み出された静止画の１フレーム目のデータも、読み出された順にDRAM I/F２３に出力される。

DRAM I/F２３は、キャプチャ信号がＨレベルに切り替わることに応じて、斜線Ｌ２１で示すように静止画の１フレーム目のデータをDRAM２４に記憶させる。斜線Ｌ２１は、静止画の１フレーム目のデータが、読み出された順にDRAM２４に記憶されることを示す。この例においては、１フレームの静止画の記憶は1/60ｓ（秒）の時間内に行われる。

時刻ｔ２において、画素アクセス部２１は、斜線Ｌ２で示すように動画の２フレーム目を読み出すとともに、斜線Ｌ１２で示すように静止画の２フレーム目を読み出す。

斜線Ｌ２のタイミングでMain画素から読み出された動画の２フレーム目のデータは、１フレーム目のデータと同様に、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された動画の２フレーム目のデータは、斜線Ｌ３２に示すように例えば出力I/F２７−１から出力される。

一方、斜線Ｌ１２のタイミングでSub画素から読み出された静止画の２フレーム目のデータは、読み出された順にDRAM I/F２３に出力され、破棄される。この例においては、静止画の２フレーム目についてはDRAM２４に保存されない。

時刻ｔ３において、画素アクセス部２１は、斜線Ｌ３で示すように動画の３フレーム目を読み出すとともに、斜線Ｌ１３で示すように静止画の３フレーム目を読み出す。

斜線Ｌ３のタイミングでMain画素から読み出された動画の３フレーム目のデータは、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された動画の３フレーム目のデータは、斜線Ｌ３３に示すように例えば出力I/F２７−１から出力される。

一方、斜線Ｌ１３のタイミングでSub画素から読み出された静止画の３フレーム目のデータは、読み出された順にDRAM I/F２３に出力される。

DRAM I/F２３は、キャプチャ信号がＨレベルに切り替わることに応じて、斜線Ｌ２２で示すように静止画の３フレーム目のデータをDRAM２４に記憶させる。このとき、DRAM２４には、静止画の１フレーム目のデータに続けて３フレーム目のデータが記憶される。

時刻ｔ４において、画素アクセス部２１は、斜線Ｌ４で示すように動画の４フレーム目を読み出すとともに、斜線Ｌ１４で示すように静止画の４フレーム目を読み出す。

斜線Ｌ４のタイミングでMain画素から読み出された動画の４フレーム目のデータは、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された動画の４フレーム目のデータは、斜線Ｌ３４に示すように例えば出力I/F２７−１から出力される。

一方、斜線Ｌ１４のタイミングでSub画素から読み出された静止画の４フレーム目のデータは、読み出された順にDRAM I/F２３に出力され、破棄される。

以上の処理により、動画の１フレーム目乃至４フレーム目が１つの出力I/Fを用いて外部のDSPに出力され、記録される。

動画の記録を終了する場合、コントローラ２２は、画素アクセス部２１に制御信号を出力し、モードＡでの静止画の読み出しとモードＢで動画の読み出しを終了させる。

動画の読み出しが終了した後、時刻ｔ７において、DRAM I/F２３は、斜線Ｌ２３で示すように、DRAM２４に記憶させておいた静止画の１フレーム目のデータを読み出す。斜線Ｌ２３は、静止画の１フレーム目のデータが、書き込まれた順にDRAM２４から読み出されることを示す。

斜線Ｌ２３のタイミングでDRAM２４から読み出された静止画の１フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の１フレーム目のデータは、斜線Ｌ３５に示すように例えば出力I/F２７−１から出力される。１フレームの静止画の読み出しと出力は例えば1/30ｓの時間内に行われる。

この例においては、静止画の出力が、動画の出力に用いられた出力I/Fと同じ出力I/Fを用いて行われる。

また、時刻ｔ９において、DRAM I/F２３は、斜線Ｌ２４で示すように、DRAM２４に記憶させておいた静止画の３フレーム目のデータを読み出す。斜線Ｌ２４は、静止画の３フレーム目のデータが、書き込まれた順にDRAM２４から読み出されることを示す。

斜線Ｌ２４のタイミングでDRAM２４から読み出された静止画の３フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の３フレーム目のデータは、斜線Ｌ３６に示すように例えば出力I/F２７−１から出力される。

このように、DRAM２４は、動画の撮影中に撮影した静止画を、動画の撮影が終了するまで保存しておくことに用いられる。

図５は、データの流れを示す図である。

画素アクセス部２１から読み出された動画の各フレームのデータは、矢印Ａ１で示すように、動画の撮影を終了するまでの間、例えば出力I/F２７−１から出力される。

また、動画の撮影中に画素アクセス部２１から読み出された静止画のデータは、矢印Ａ２で示すようにDRAM２４に出力され、記憶される。動画の撮影が終了したとき、DRAM２４に記憶された静止画のデータは、矢印Ａ３で示すようにDRAM２４から読み出され、例えば出力I/F２７−１から出力される。

以上の処理により、コントローラ２２は、記録用の動画と、動画の撮影中に撮影した静止画とを１つの出力I/Fを用いて外部のDSPに出力することができる。また、コントローラ２２は、DRAM２４を用いることにより、例えば1/60ｓの時間で画素アクセス部２１から読み出した静止画を1/30ｓの時間で出力するといったように、データの転送レートをDSPの処理能力などに応じて切り替えることができる。

・第２の出力方式
図６は、第２の出力方式のタイミングチャートを示す図である。

第２の出力方式は、モニタリング用（ライブビュー表示用）の動画の撮影中に、モニタリング用の動画の所定のフレームを静止画として保存しておき、動画の撮影終了後に、保存しておいた静止画を出力する方式である。モニタリング用の動画を構成する各フレームは、画素アレイ部３１の所定の画素を用いて撮影される。

時刻ｔ１１において画素アレイ部３１のリセットが行われる。時刻ｔ１２乃至ｔ１８において、画素アクセス部２１は、コントローラ２２から制御信号が供給されることに応じて、動画を構成する７フレームを、例えば120fpsのフレームレートで連続して読み出す。各フレームのデータは、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。

出力制御回路２６に供給された動画の各フレームのデータは、図６の最下段の時間軸上の斜線Ｌ６１乃至Ｌ６７に示すように、例えば出力I/F２７−１から外部のDSPに出力される。所定のフレームのデータを例えばDRAM I/F２３において破棄することにより、出力するフレームを間引くことも可能である。

一方、DRAM I/F２３は、キャプチャ信号がＨレベルに切り替わることに応じて、斜線Ｌ５１，Ｌ５２、Ｌ５３で示す各タイミングで、動画の１フレーム目、４フレーム目、および７フレーム目のデータを、それぞれ静止画のデータとしてDRAM２４に記憶させる。

時刻ｔ１２から時刻ｔ１９までの間に出力I/F２７−１から出力された動画の７フレームのうちの３フレームのデータが、静止画のデータとしてDRAM２４に記憶されることになる。この例においては、１フレームの静止画の記憶は、画素アクセス部２１からの読み出しレートと同じ例えば1/120ｓの時間内に行われる。

モニタリング用の動画の出力を終了する場合、コントローラ２２は、制御信号を画素アクセス部２１に出力し、モードＢで動画の読み出しを終了させる。

動画の読み出しが終了した後、時刻ｔ２３において、DRAM I/F２３は、斜線Ｌ５４で示すように、DRAM２４に記憶させておいた静止画の１フレーム目のデータを読み出す。

斜線Ｌ５４のタイミングでDRAM２４から読み出された静止画の１フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の１フレーム目のデータは、斜線Ｌ６８に示すように例えば出力I/F２７−１から出力される。１フレームの静止画の読み出しと出力は例えば1/30秒の時間内に行われる。

時刻ｔ２７において、DRAM I/F２３は、斜線Ｌ５５で示すように、DRAM２４に記憶させておいた静止画の２フレーム目（動画の４フレーム目）のデータを読み出す。斜線Ｌ５５のタイミングでDRAM２４から読み出された静止画の２フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の２フレーム目のデータは、斜線Ｌ６９に示すように例えば出力I/F２７−１から出力される。

その後、DRAM２４に記憶させておいた静止画の３フレーム目（動画の７フレーム目）のデータについても、同様にしてDRAM２４から読み出され、出力I/F２７−１から出力される。

以上の処理により、コントローラ２２は、モニタリング用の動画と、動画の撮影中に撮影した静止画とを１つの出力I/Fを用いて外部のDSPに出力することができる。通常、モニタリング用の動画の撮影中に静止画の撮影を行った場合、その瞬間、モニタリング用の動画の出力が途切れるためにモニタの表示はブラックアウトしてしまうが、そのようなことを防ぐことが可能になる。

・第３の出力方式
図７は、第３の出力方式のタイミングチャートを示す図である。

第３の出力方式は、第２の出力方式と同様に、モニタリング用の動画の撮影中に、モニタリング用の動画の所定のフレームを静止画として保存しておき、動画の撮影終了後に、保存しておいた静止画を出力する方式である。図７の例においては、モニタリング用の動画を構成する７フレームの全てが静止画として保存される。

動画の各フレームの読み出しについては上述したものと同様である。すなわち、時刻ｔ１２乃至ｔ１８において、画素アクセス部２１は、動画を構成する７フレームを例えば120fpsのフレームレートで連続して読み出す。各フレームのデータは、読み出された順にDRAM I/F２３に出力され、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。

出力制御回路２６に供給された動画の各フレームのデータは、図７の最下段の時間軸上の斜線Ｌ９１乃至Ｌ９７に示すように、例えば出力I/F２７−１から外部のDSPに出力される。

一方、DRAM I/F２３は、キャプチャ信号がＨレベルに切り替わることに応じて、斜線Ｌ７１乃至Ｌ７７で示す各タイミングで、動画の１フレーム目乃至７フレーム目のデータを、それぞれ静止画のデータとしてDRAM２４に記憶させる。

時刻ｔ１２から時刻ｔ１９までの間に出力I/F２７−１から出力された動画の７フレームと同じデータが静止画のデータとしてDRAM２４に記憶されることになる。

動画の読み出しが終了した後、時刻ｔ２３において、DRAM I/F２３は、斜線Ｌ７８で示すように、DRAM２４に記憶させておいた静止画の１フレーム目のデータを読み出す。

斜線Ｌ７８のタイミングでDRAM２４から読み出された静止画の１フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の１フレーム目のデータは、斜線Ｌ９８に示すように例えば出力I/F２７−１から出力される。

時刻ｔ２７において、DRAM I/F２３は、斜線Ｌ７９で示すように、DRAM２４に記憶させておいた静止画の２フレーム目のデータを読み出す。斜線Ｌ７９のタイミングでDRAM２４から読み出された静止画の２フレーム目のデータは、読み出された順に、Data Path２５−１またはData Path２５−２を介して、出力制御回路２６に供給される。出力制御回路２６に供給された静止画の２フレーム目のデータは、斜線Ｌ９９に示すように例えば出力I/F２７−１から出力される。

その後、DRAM２４に記憶させておいた静止画の３フレーム目乃至７フレーム目のデータについても、同様にしてDRAM２４から読み出され、順次、出力I/F２７−１から出力される。

以上の処理によっても、コントローラ２２は、モニタリング用の動画と、動画の撮影中に撮影した静止画とを１つの出力I/Fを用いて外部のDSPに出力することができる。また、コントローラ２２は、モニタリング用の動画の撮影中のブラックアウトを防ぐことが可能になる。

以上においては、出力I/F２７−１のみを用いて動画と静止画の出力を行うものとしたが、当然、出力I/F２７−２のみを用いて行うことも可能である。また、動画については出力I/F２７−１から出力し、静止画については、動画の出力が終了した後、出力I/F２７−２から出力することも可能である。

＜＜２．第２の実施の形態＞＞
上述したように、画素アレイ部３１を構成する１列の画素ユニットには８本のVSLと８個のカラムADCが設けられており、最大で、異なる画素ユニットの８つの画素から信号を同時に読み出すことが可能である。次に、画素信号の読み出し方式について説明する。

・第１の読み出し方式
図８は、画素信号の読み出し方式の例を示す図である。

図８に示す画素ユニットＵ＃１乃至Ｕ＃１６から画素信号を読み出す場合について説明する。画素ユニットＵ＃１乃至Ｕ＃１６は同じ列の画素ユニットである。

時刻ｔ１から時刻ｔ２までの間においては、以下の２画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１のＲ画素
（２）画素ユニットＵ＃２のＲ画素

時刻ｔ２から時刻ｔ３までの間においては、以下の４画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１のＧｒ画素
（２）画素ユニットＵ＃２のＧｒ画素
（３）画素ユニットＵ＃３のＲ画素
（４）画素ユニットＵ＃４のＲ画素

時刻ｔ３から時刻ｔ４までの間においては、以下の６画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１のＧｂ画素
（２）画素ユニットＵ＃２のＧｂ画素
（３）画素ユニットＵ＃３のＧｒ画素
（４）画素ユニットＵ＃４のＧｒ画素
（５）画素ユニットＵ＃５のＲ画素
（６）画素ユニットＵ＃６のＲ画素

時刻ｔ４から時刻ｔ９までの間、同時に読み出すことが可能な最大の画素数である８画素を対象として画素信号の読み出しが行われる。

時刻ｔ４から時刻ｔ５までの間においては、以下の８画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１のＢ画素
（２）画素ユニットＵ＃２のＢ画素
（３）画素ユニットＵ＃３のＧｂ画素
（４）画素ユニットＵ＃４のＧｂ画素
（５）画素ユニットＵ＃５のＧｒ画素
（６）画素ユニットＵ＃６のＧｒ画素
（７）画素ユニットＵ＃７のＲ画素
（８）画素ユニットＵ＃８のＲ画素

時刻ｔ５から時刻ｔ６までの間においては、以下の８画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃３のＢ画素
（２）画素ユニットＵ＃４のＢ画素
（３）画素ユニットＵ＃５のＧｂ画素
（４）画素ユニットＵ＃６のＧｂ画素
（５）画素ユニットＵ＃７のＧｒ画素
（６）画素ユニットＵ＃８のＧｒ画素
（７）画素ユニットＵ＃９のＲ画素
（８）画素ユニットＵ＃１０のＲ画素

時刻ｔ６から時刻ｔ７までの間においては、以下の８画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃５のＢ画素
（２）画素ユニットＵ＃６のＢ画素
（３）画素ユニットＵ＃７のＧｂ画素
（４）画素ユニットＵ＃８のＧｂ画素
（５）画素ユニットＵ＃９のＧｒ画素
（６）画素ユニットＵ＃１０のＧｒ画素
（７）画素ユニットＵ＃１１のＲ画素
（８）画素ユニットＵ＃１２のＲ画素

時刻ｔ７から時刻ｔ８までの間においては、以下の８画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃７のＢ画素
（２）画素ユニットＵ＃８のＢ画素
（３）画素ユニットＵ＃９のＧｂ画素
（４）画素ユニットＵ＃１０のＧｂ画素
（５）画素ユニットＵ＃１１のＧｒ画素
（６）画素ユニットＵ＃１２のＧｒ画素
（７）画素ユニットＵ＃１３のＲ画素
（８）画素ユニットＵ＃１４のＲ画素

時刻ｔ８から時刻ｔ９までの間においては、以下の８画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃９のＢ画素
（２）画素ユニットＵ＃１０のＢ画素
（３）画素ユニットＵ＃１１のＧｂ画素
（４）画素ユニットＵ＃１２のＧｂ画素
（５）画素ユニットＵ＃１３のＧｒ画素
（６）画素ユニットＵ＃１４のＧｒ画素
（７）画素ユニットＵ＃１５のＲ画素
（８）画素ユニットＵ＃１６のＲ画素

時刻ｔ９から時刻ｔ１０までの間においては、以下の６画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１１のＢ画素
（２）画素ユニットＵ＃１２のＢ画素
（３）画素ユニットＵ＃１３のＧｂ画素
（４）画素ユニットＵ＃１４のＧｂ画素
（５）画素ユニットＵ＃１５のＧｒ画素
（６）画素ユニットＵ＃１６のＧｒ画素

時刻ｔ１０から時刻ｔ１１までの間においては、以下の４画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１３のＢ画素
（２）画素ユニットＵ＃１４のＢ画素
（３）画素ユニットＵ＃１５のＧｂ画素
（４）画素ユニットＵ＃１６のＧｂ画素

時刻ｔ１１から時刻ｔ１２までの間においては、以下の２画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃１５のＢ画素
（２）画素ユニットＵ＃１６のＢ画素

このように、撮像素子１１においては、各時刻に、連続して並ぶ４つの画素ユニットのＧ画素から画素信号が読み出される。すなわち、最大で８個の画素ユニットから１画素ずつ、計８画素の信号を読み出すことが可能とされるが、そのうちの４画素が、連続して並ぶ４つの画素ユニットのＧ画素となる。

連続して並ぶ４つの画素ユニットのＧ画素を時間差なく読み出すことを、Ｇ画素の読み出しの対象とする４つの画素ユニットを順次変えて行うことにより、ブロック状のノイズが生じてしまうのを防ぐことができる。

Ｇ画素は画像全体の輝度に大きく影響を与えることから、例えば図９に示すように連続して並ぶ画素ユニットのＧ画素を時間差を設けて読み出した場合、ブロック状のノイズによって、画像全体として見たときにギザギザ感が生じてしまう。８画素を同時に読み出す場合においても、例えば図１０に示すように、隣接する画素ユニットのＧ画素を、同時ではなく、時間差を設けて読み出すとした場合、ブロック状のノイズが生じてしまう。

図１０の例えば画素ユニットＵ＃１乃至Ｕ＃８に注目すると、画素ユニットＵ＃２，Ｕ＃４，Ｕ＃６，Ｕ＃８のＧ画素の読み出しタイミングは、隣接する奇数行の画素ユニットＵ＃１，Ｕ＃３，Ｕ＃５，Ｕ＃７のＧ画素の読み出しタイミングと時間差がある。また、読み出しの対象となる８個の画素ユニットが時刻ｔ５において大きく切り替わることから、画素ユニットＵ＃１乃至Ｕ＃８と画素ユニットＵ＃９乃至Ｕ＃１６の境界を中心としてノイズが生じてしまう。

・第２の読み出し方式
図１１は、画素信号の読み出し方式の他の例を示す図である。

図８に示す読み出し方式の場合、時刻ｔ４までは、各時刻に読み出す画素の数が変化する。すなわち、時刻ｔ１から時刻ｔ２までの間に読み出す画素の数は２画素であり、時刻ｔ２から時刻ｔ３までの間に読み出す画素の数は４画素である。また、時刻ｔ３から時刻ｔ４までの間に読み出す画素の数は６画素であり、時刻ｔ４から時刻ｔ５までの間に読み出す画素の数は８画素である。

読み出す画素の数に応じて、駆動させるカラムADC等の数が変化する場合、撮像素子１１の消費電力が変化することになり、画質を劣化させることがある。図１１に示す読み出し方式は、読み出す画素の数が８画素として常に一定の方式である。

図１１の画素ユニットＵ＃３１乃至Ｕ＃３６は、画素ユニットＵ＃１の上に並ぶ同じ列の画素ユニットである。例えば、画素ユニットＵ＃３１乃至Ｕ＃３６は、画像の１フレームを構成する画素の取り込みに用いられる画素ユニットではない。

時刻ｔ１から時刻ｔ２までの間においては、図８を参照して説明した画素ユニットＵ＃１のＲ画素と画素ユニットＵ＃２のＲ画素の他に、以下の６画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃３１のＢ画素
（２）画素ユニットＵ＃３２のＢ画素
（３）画素ユニットＵ＃３３のＧｂ画素
（４）画素ユニットＵ＃３４のＧｂ画素
（５）画素ユニットＵ＃３５のＧｒ画素
（６）画素ユニットＵ＃３６のＧｒ画素

時刻ｔ２から時刻ｔ３までの間においては、画素ユニットＵ＃１のＧｒ画素、画素ユニットＵ＃２のＧｒ画素、画素ユニットＵ＃３のＲ画素、および画素ユニットＵ＃４のＲ画素の他に、以下の４画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃３３のＢ画素
（２）画素ユニットＵ＃３４のＢ画素
（３）画素ユニットＵ＃３５のＧｂ画素
（４）画素ユニットＵ＃３６のＧｂ画素

時刻ｔ３から時刻ｔ４までの間においては、画素ユニットＵ＃１のＧｂ画素、画素ユニットＵ＃２のＧｂ画素、画素ユニットＵ＃３のＧｒ画素、画素ユニットＵ＃４のＧｒ画素、画素ユニットＵ＃５のＲ画素、および画素ユニットＵ＃６のＲ画素の他に、以下の２画素を対象として画素信号が読み出される。
（１）画素ユニットＵ＃３５のＢ画素
（２）画素ユニットＵ＃３６のＢ画素

時刻ｔ４以降の読み出しは、図８を参照して説明したものと同じである。

このように、図１１の読み出し方式においては、画像の１フレームを構成する画素データの取り込みに用いられる画素ユニット以外の画素ユニットを含めて、常に８画素を対象として読み出しが行われる。画素ユニットＵ＃３１乃至Ｕ＃３６から読み出された画素信号は、例えばカラムADCに供給されずに破棄される。矢印Ａ１１で示す時刻ｔ１から時刻ｔ４までの期間は、いわば数合わせのための画素を含めて８画素の読み出しが行われる期間であり、本来的な読み出しの前の助走期間となる。

このように、読み出す画素の数を常に８画素とし、８個のカラムADCを駆動させ続けることにより、消費電力の変化を抑え、画質が劣化するのを防ぐことが可能になる。

数合わせのための画素は、有効画角外のダミー画素であってもよいし、助走期間用の物理画素であってもよい。なお、助走期間において、数合わせのための画素に対するアクセスは、負のアドレスを指定することによって行われる。

図１２乃至図１７を参照して、図１１の読み出し方式を実現する各部の動作について説明する。説明の便宜上、図１２乃至図１７には画素ユニットＵ１乃至Ｕ１０を示している。

図１２は、助走期間である時刻ｔ１から時刻ｔ２までの期間の動作を示す図である。

この場合、画素ユニットＵ８の出力先はVSL2となり、画素ユニットＵ９の出力先はVSL１となる。画素ユニットＵ８と画素ユニットＵ９からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL1と端子ａ１を接続し、画素ユニットＵ９のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ９のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL2と端子ａ３を接続し、画素ユニットＵ８のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ８のＲ画素から読み出された画素信号のAD変換が行われる。

図１２に示すように、画素ユニットＵ２はVSL8に接続され、画素ユニットＵ３はVSL7に接続される。また、画素ユニットＵ４はVSL6に接続され、画素ユニットＵ５はVSL5に接続される。画素ユニットＵ６はVSL4に接続され、画素ユニットＵ７はVSL3に接続される。画素ユニットＵ２乃至Ｕ７は、画素信号をカラムADCに供給しないダミーリードに接続される。

例えば、画素ユニットＵ２と画素ユニットＵ３からはＢ画素が読み出され、画素ユニットＵ４と画素ユニットＵ５からはＧｂ画素が読み出される。画素ユニットＵ６と画素ユニットＵ７からはＧｒ画素が読み出される。

コンパレータ５３−１Ｎとカウンタ５４−１Ｎ、コンパレータ５３−３Ｎとカウンタ５４−３Ｎ以外のコンパレータとカウンタにおいても、画素信号が実際に供給される場合の動作と同じ動作が行われる。

これにより、時刻ｔ１から時刻ｔ２までの期間においては、２個のＲ画素からの画素データの読み出しと、数合わせのための６個の画素からの画素データの読み出しが行われる。

図１３は、助走期間である時刻ｔ２から時刻ｔ３までの期間の動作を示す図である。

この場合、画素ユニットＵ６の出力先はVSL4となり、画素ユニットＵ７の出力先はVSL3となる。また、画素ユニットＵ８の出力先はVSL2となり、画素ユニットＵ９の出力先はVSL1となる。

画素ユニットＵ６と画素ユニットＵ７からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL3と端子ａ１を接続し、画素ユニットＵ７のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ７のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL4と端子ａ３を接続し、画素ユニットＵ６のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ６のＲ画素から読み出された画素信号のAD変換が行われる。

一方、画素ユニットＵ８と画素ユニットＵ９からは、太枠で囲んで示すように、それぞれＧｒ画素の画素信号が読み出される。

選択部５１Ｓは、VSL1と端子ｂ１を接続し、画素ユニットＵ９のＧｒ画素から読み出された画素信号をコンパレータ５３−１Ｓに供給する。コンパレータ５３−１Ｓ、カウンタ５４−１Ｓにおいては、画素ユニットＵ９のＧｒ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL2と端子ｂ３を接続し、画素ユニットＵ８のＧｒ画素から読み出された画素信号をコンパレータ５３−３Ｓに供給する。コンパレータ５３−３Ｓ、カウンタ５４−３Ｓにおいては、画素ユニットＵ８のＧｒ画素から読み出された画素信号のAD変換が行われる。

図１３に示すように、画素ユニットＵ２はVSL8に接続され、画素ユニットＵ３はVSL7に接続される。また、画素ユニットＵ４はVSL6に接続され、画素ユニットＵ５はVSL5に接続される。画素ユニットＵ２乃至Ｕ５はダミーリードに接続される。

例えば、画素ユニットＵ２と画素ユニットＵ３からはＢ画素が読み出され、画素ユニットＵ４と画素ユニットＵ５からはＧｂ画素が読み出される。

コンパレータ５３−１Ｎとカウンタ５４−１Ｎ、コンパレータ５３−３Ｎとカウンタ５４−３Ｎ、コンパレータ５３−１Ｓとカウンタ５４−１Ｓ、コンパレータ５３−３Ｓとカウンタ５４−３Ｓ以外のコンパレータとカウンタにおいても、画素信号が実際に供給される場合の動作と同じ動作が行われる。

これにより、時刻ｔ２から時刻ｔ３までの期間においては、２個のＲ画素と２個のＧｒ画素からの画素データの読み出しと、数合わせのための４個の画素からの画素データの読み出しが行われる。

図１４は、助走期間である時刻ｔ３から時刻ｔ４までの期間の動作を示す図である。

この場合、画素ユニットＵ４の出力先はVSL6となり、画素ユニットＵ５の出力先はVSL5となる。また、画素ユニットＵ６の出力先はVSL4となり、画素ユニットＵ７の出力先はVSL3となる。画素ユニットＵ８の出力先はVSL2となり、画素ユニットＵ９の出力先はVSL1となる。

画素ユニットＵ４と画素ユニットＵ５からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL5と端子ａ１を接続し、画素ユニットＵ５のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ５のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL6と端子ａ３を接続し、画素ユニットＵ４のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ４のＲ画素から読み出された画素信号のAD変換が行われる。

一方、画素ユニットＵ６と画素ユニットＵ７からは、太枠で囲んで示すように、それぞれＧｒ画素の画素信号が読み出される。

選択部５１Ｓは、VSL3と端子ｂ１を接続し、画素ユニットＵ７のＧｒ画素から読み出された画素信号をコンパレータ５３−１Ｓに供給する。コンパレータ５３−１Ｓ、カウンタ５４−１Ｓにおいては、画素ユニットＵ７のＧｒ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL4と端子ｂ３を接続し、画素ユニットＵ６のＧｒ画素から読み出された画素信号をコンパレータ５３−３Ｓに供給する。コンパレータ５３−３Ｓ、カウンタ５４−３Ｓにおいては、画素ユニットＵ６のＧｒ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ８と画素ユニットＵ９からは、太枠で囲んで示すように、それぞれＧｂ画素の画素信号が読み出される。

選択部５１Ｓは、VSL1と端子ｂ２を接続し、画素ユニットＵ９のＧｂ画素から読み出された画素信号をコンパレータ５３−２Ｓに供給する。コンパレータ５３−２Ｓ、カウンタ５４−２Ｓにおいては、画素ユニットＵ９のＧｂ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL2と端子ｂ４を接続し、画素ユニットＵ８のＧｂ画素から読み出された画素信号をコンパレータ５３−４Ｓに供給する。コンパレータ５３−４Ｓ、カウンタ５４−４Ｓにおいては、画素ユニットＵ８のＧｂ画素から読み出された画素信号のAD変換が行われる。

図１４に示すように、画素ユニットＵ２はVSL8に接続され、画素ユニットＵ３はVSL7に接続される。画素ユニットＵ２と画素ユニットＵ３はダミーリードに接続される。

例えば、画素ユニットＵ２と画素ユニットＵ３からはＢ画素が読み出される。

コンパレータ５３−３Ｎとカウンタ５４−３Ｎ、コンパレータ５３−４Ｎとカウンタ５４−４Ｎにおいても、画素信号が実際に供給される場合の動作と同じ動作が行われる。

これにより、時刻ｔ３から時刻ｔ４までの期間においては、２個のＲ画素、２個のＧｒ画素、および２個のＧｂ画素からの画素データの読み出しと、数合わせのための２個の画素からの画素データの読み出しが行われる。読み出しの対象となる２個のＧｒ画素と２個のＧｂ画素は、連続する４つの画素ユニットの画素である。

図１５は、時刻ｔ４から時刻ｔ５までの期間の動作を示す図である。

この場合、画素ユニットＵ２の出力先はVSL8となり、画素ユニットＵ３の出力先はVSL7となる。また、画素ユニットＵ４の出力先はVSL6となり、画素ユニットＵ５の出力先はVSL5となる。画素ユニットＵ６の出力先はVSL4となり、画素ユニットＵ７の出力先はVSL3となる。画素ユニットＵ８の出力先はVSL2となり、画素ユニットＵ９の出力先はVSL1となる。

画素ユニットＵ２と画素ユニットＵ３からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL7と端子ａ１を接続し、画素ユニットＵ３のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ３のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL8と端子ａ３を接続し、画素ユニットＵ２のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ２のＲ画素から読み出された画素信号のAD変換が行われる。

一方、画素ユニットＵ４と画素ユニットＵ５からは、太枠で囲んで示すように、それぞれＧｒ画素の画素信号が読み出される。

選択部５１Ｓは、VSL5と端子ｂ１を接続し、画素ユニットＵ５のＧｒ画素から読み出された画素信号をコンパレータ５３−１Ｓに供給する。コンパレータ５３−１Ｓ、カウンタ５４−１Ｓにおいては、画素ユニットＵ５のＧｒ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL6と端子ｂ３を接続し、画素ユニットＵ４のＧｒ画素から読み出された画素信号をコンパレータ５３−３Ｓに供給する。コンパレータ５３−３Ｓ、カウンタ５４−３Ｓにおいては、画素ユニットＵ４のＧｒ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ６と画素ユニットＵ７からは、太枠で囲んで示すように、それぞれＧｂ画素の画素信号が読み出される。

選択部５１Ｓは、VSL3と端子ｂ２を接続し、画素ユニットＵ７のＧｂ画素から読み出された画素信号をコンパレータ５３−２Ｓに供給する。コンパレータ５３−２Ｓ、カウンタ５４−２Ｓにおいては、画素ユニットＵ７のＧｂ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL4と端子ｂ４を接続し、画素ユニットＵ６のＧｂ画素から読み出された画素信号をコンパレータ５３−４Ｓに供給する。コンパレータ５３−４Ｓ、カウンタ５４−４Ｓにおいては、画素ユニットＵ６のＧｂ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ８と画素ユニットＵ９からは、太枠で囲んで示すように、それぞれＢ画素の画素信号が読み出される。

選択部５１Ｎは、VSL1と端子ａ２を接続し、画素ユニットＵ９のＢ画素から読み出された画素信号をコンパレータ５３−２Ｎに供給する。コンパレータ５３−２Ｎ、カウンタ５４−２Ｎにおいては、画素ユニットＵ９のＢ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL2と端子ａ４を接続し、画素ユニットＵ８のＢ画素から読み出された画素信号をコンパレータ５３−４Ｎに供給する。コンパレータ５３−４Ｎ、カウンタ５４−４Ｎにおいては、画素ユニットＵ８のＢ画素から読み出された画素信号のAD変換が行われる。

これにより、時刻ｔ４から時刻ｔ５までの期間においては、２個のＲ画素、２個のＧｒ画素、２個のＧｂ画素、および２個のＢ画素からの画素データの読み出しが行われる。読み出しの対象となる２個のＧｒ画素と２個のＧｂ画素は、連続する４つの画素ユニットの画素である。

図１６は、時刻ｔ５から時刻ｔ６までの期間の動作を示す図である。

この場合、画素ユニットＵ３の出力先はVSL2となり、画素ユニットＵ４の出力先はVSL1となる。また、画素ユニットＵ５の出力先はVSL8となり、画素ユニットＵ６の出力先はVSL7となる。画素ユニットＵ７の出力先はVSL6となり、画素ユニットＵ８の出力先はVSL5となる。画素ユニットＵ９の出力先はVSL4となり、画素ユニットＵ１０の出力先はVSL3となる。

画素ユニットＵ３と画素ユニットＵ４からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL1と端子ａ１を接続し、画素ユニットＵ４のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ４のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL2と端子ａ３を接続し、画素ユニットＵ３のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ３のＲ画素から読み出された画素信号のAD変換が行われる。

一方、画素ユニットＵ５と画素ユニットＵ６からは、太枠で囲んで示すように、それぞれＧｒ画素の画素信号が読み出される。

選択部５１Ｓは、VSL7と端子ｂ１を接続し、画素ユニットＵ６のＧｒ画素から読み出された画素信号をコンパレータ５３−１Ｓに供給する。コンパレータ５３−１Ｓ、カウンタ５４−１Ｓにおいては、画素ユニットＵ６のＧｒ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL8と端子ｂ３を接続し、画素ユニットＵ５のＧｒ画素から読み出された画素信号をコンパレータ５３−３Ｓに供給する。コンパレータ５３−３Ｓ、カウンタ５４−３Ｓにおいては、画素ユニットＵ５のＧｒ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ７と画素ユニットＵ８からは、太枠で囲んで示すように、それぞれＧｂ画素の画素信号が読み出される。

選択部５１Ｓは、VSL5と端子ｂ２を接続し、画素ユニットＵ８のＧｂ画素から読み出された画素信号をコンパレータ５３−２Ｓに供給する。コンパレータ５３−２Ｓ、カウンタ５４−２Ｓにおいては、画素ユニットＵ８のＧｂ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL6と端子ｂ４を接続し、画素ユニットＵ７のＧｂ画素から読み出された画素信号をコンパレータ５３−４Ｓに供給する。コンパレータ５３−４Ｓ、カウンタ５４−４Ｓにおいては、画素ユニットＵ７のＧｂ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ９と画素ユニットＵ１０からは、太枠で囲んで示すように、それぞれＢ画素の画素信号が読み出される。

選択部５１Ｎは、VSL3と端子ａ２を接続し、画素ユニットＵ１０のＢ画素から読み出された画素信号をコンパレータ５３−２Ｎに供給する。コンパレータ５３−２Ｎ、カウンタ５４−２Ｎにおいては、画素ユニットＵ１０のＢ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL4と端子ａ４を接続し、画素ユニットＵ９のＢ画素から読み出された画素信号をコンパレータ５３−４Ｎに供給する。コンパレータ５３−４Ｎ、カウンタ５４−４Ｎにおいては、画素ユニットＵ９のＢ画素から読み出された画素信号のAD変換が行われる。

これにより、時刻ｔ５から時刻ｔ６までの期間においては、２個のＲ画素、２個のＧｒ画素、２個のＧｂ画素、および２個のＢ画素からの画素データの読み出しが行われる。読み出しの対象となる２個のＧｒ画素と２個のＧｂ画素は、連続する４つの画素ユニットの画素である。

図１７は、時刻ｔ６から時刻ｔ７までの期間の動作を示す図である。

この場合、画素ユニットＵ１の出力先はVSL4となり、画素ユニットＵ２の出力先はVSL3となる。また、画素ユニットＵ３の出力先はVSL2となり、画素ユニットＵ４の出力先はVSL1となる。また、画素ユニットＵ５の出力先はVSL8となり、画素ユニットＵ６の出力先はVSL7となる。画素ユニットＵ７の出力先はVSL6となり、画素ユニットＵ８の出力先はVSL5となる。

画素ユニットＵ１と画素ユニットＵ２からは、太枠で囲んで示すように、それぞれＲ画素の画素信号が読み出される。

選択部５１Ｎは、VSL3と端子ａ１を接続し、画素ユニットＵ２のＲ画素から読み出された画素信号をコンパレータ５３−１Ｎに供給する。コンパレータ５３−１Ｎ、カウンタ５４−１Ｎにおいては、画素ユニットＵ２のＲ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL4と端子ａ３を接続し、画素ユニットＵ１のＲ画素から読み出された画素信号をコンパレータ５３−３Ｎに供給する。コンパレータ５３−３Ｎ、カウンタ５４−３Ｎにおいては、画素ユニットＵ１のＲ画素から読み出された画素信号のAD変換が行われる。

一方、画素ユニットＵ３と画素ユニットＵ４からは、太枠で囲んで示すように、それぞれＧｒ画素の画素信号が読み出される。

選択部５１Ｓは、VSL1と端子ｂ１を接続し、画素ユニットＵ４のＧｒ画素から読み出された画素信号をコンパレータ５３−１Ｓに供給する。コンパレータ５３−１Ｓ、カウンタ５４−１Ｓにおいては、画素ユニットＵ４のＧｒ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL2と端子ｂ３を接続し、画素ユニットＵ３のＧｒ画素から読み出された画素信号をコンパレータ５３−３Ｓに供給する。コンパレータ５３−３Ｓ、カウンタ５４−３Ｓにおいては、画素ユニットＵ３のＧｒ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ５と画素ユニットＵ６からは、太枠で囲んで示すように、それぞれＧｂ画素の画素信号が読み出される。

選択部５１Ｓは、VSL7と端子ｂ２を接続し、画素ユニットＵ６のＧｂ画素から読み出された画素信号をコンパレータ５３−２Ｓに供給する。コンパレータ５３−２Ｓ、カウンタ５４−２Ｓにおいては、画素ユニットＵ６のＧｂ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｓは、VSL8と端子ｂ４を接続し、画素ユニットＵ５のＧｂ画素から読み出された画素信号をコンパレータ５３−４Ｓに供給する。コンパレータ５３−４Ｓ、カウンタ５４−４Ｓにおいては、画素ユニットＵ５のＧｂ画素から読み出された画素信号のAD変換が行われる。

画素ユニットＵ７と画素ユニットＵ８からは、太枠で囲んで示すように、それぞれＢ画素の画素信号が読み出される。

選択部５１Ｎは、VSL5と端子ａ２を接続し、画素ユニットＵ８のＢ画素から読み出された画素信号をコンパレータ５３−２Ｎに供給する。コンパレータ５３−２Ｎ、カウンタ５４−２Ｎにおいては、画素ユニットＵ８のＢ画素から読み出された画素信号のAD変換が行われる。

また、選択部５１Ｎは、VSL6と端子ａ４を接続し、画素ユニットＵ７のＢ画素から読み出された画素信号をコンパレータ５３−４Ｎに供給する。コンパレータ５３−４Ｎ、カウンタ５４−４Ｎにおいては、画素ユニットＵ７のＢ画素から読み出された画素信号のAD変換が行われる。

これにより、時刻ｔ６から時刻ｔ７までの期間においては、２個のＲ画素、２個のＧｒ画素、２個のＧｂ画素、および２個のＢ画素からの画素データの読み出しが行われる。読み出しの対象となる２個のＧｒ画素と２個のＧｂ画素は、連続する４つの画素ユニットの画素である。

以上のように、撮像素子１１においては、連続して並ぶ８個の画素ユニットを対象として画素信号の読み出しが助走期間を含む各時刻に行われる。また、８個の画素ユニットのうちの４個の画素ユニットからは、２個のＧｒ画素と２個のＧｂ画素の読み出しが行われる。

これにより、画素アクセス部２１の消費電力の変化を抑えつつ、ブロック状のノイズが発生するのを防ぐことが可能になる。

＜変形例＞
以上においては、画素アクセス部２１から最大８画素から画素データを読み出すことができるものとしたが、VSLとカラムADCをさらに設け、８画素以上の画素から画素データを同時に読み出すことができるようにしてもよい。この場合においても、連続する４個の画素ユニットからはそれぞれＧ画素の画素データの読み出しが行われる。

・電子機器に適用した例
撮像素子１１は、光学レンズ系等を有するカメラモジュール、撮像機能を有する携帯端末装置（例えばスマートフォンやタブレット型端末）、又は画像読取部に撮像素子を用いる複写機など、撮像素子を有する電子機器全般に搭載可能である。

図１８は、撮像素子を有する電子機器の構成例を示すブロック図である。

図１８の電子機器３００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像素子や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。

電子機器３００は、撮像素子１１、DSP回路３０１、フレームメモリ３０２、表示部３０３、記録部３０４、操作部３０５、及び、電源部３０６から構成される。DSP回路３０１、フレームメモリ３０２、表示部３０３、記録部３０４、操作部３０５、及び、電源部３０６は、バスライン３０７を介して相互に接続されている。

撮像素子１１は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素データを出力する。

DSP回路３０１は、撮像素子１１から供給される信号を処理するカメラ信号処理回路である。フレームメモリ３０２は、DSP回路３０１により処理された画像データを、フレーム単位で一時的に保持する。

表示部３０３は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子１１で撮像された動画又は静止画を表示する。記録部３０４は、撮像素子１１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。

操作部３０５は、ユーザによる操作に従い、電子機器３００が有する各種の機能についての操作指令を発する。電源部３０６は、電源を各部に供給する。

図１９は、撮像素子１１の使用例を示す図である。

撮像素子１１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１９に示すように、上述した、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療やヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野において用いられる装置でも、撮像素子１１を使用することができる。

具体的には、上述したように、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば図１８の電子機器３００）で、撮像素子１１を使用することができる。

交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、撮像素子１１を使用することができる。

家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、撮像素子１１を使用することができる。また、医療やヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、撮像素子１１を使用することができる。

セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、撮像素子１１を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、撮像素子１１を使用することができる。

スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、撮像素子１１を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、撮像素子１１を使用することができる。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

・構成の組み合わせ例
本技術は、以下のような構成をとることもできる。
（１）
複数の画素が配列して構成される画素アレイ部と、
前記画素アレイ部から読み出された画素データから構成される動画のデータを外部に出力する出力部と、
前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部と、
前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる制御部と
を備える撮像素子。
（２）
前記記憶部は揮発性メモリである
前記（１）に記載の撮像素子。
（３）
前記画素アレイ部は、画素の１列毎に、複数の垂直信号線と複数のAD変換部とを有する
前記（１）または（２）に記載の撮像素子。
（４）
前記静止画を構成する画素データは、前記動画を構成する画素データの読み出しと同時に、前記動画を構成する画素データの読み出しの対象となる画素と異なる画素から読み出されたデータである
前記（３）に記載の撮像素子。
（５）
前記静止画を構成する画素データは、前記動画を構成する所定のフレームの画素データと同じデータである
前記（１）、（２）、または（３）に記載の撮像素子。
（６）
前記制御部は、前記静止画のデータを、前記画素アレイ部からの読み出し時間と同じ時間で前記記憶部に記憶させ、前記読み出し時間より長い時間で前記記憶部から読み出して出力させる
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
隣接する複数の画素ユニットに含まれるＧ画素の画素データを同時に読み出すことを、読み出し対象の画素ユニットを変えて行う読み出し制御部をさらに備える
前記（３）に記載の撮像素子。
（８）
前記読み出し制御部は、所定の画像を構成する画素の画素データの読み出しを、読み出し期間毎の、読み出し対象の画素ユニットの数を一定にして行う
前記（７）に記載の撮像素子。
（９）
前記読み出し制御部は、読み出し開始から所定の期間、前記所定の画像を構成する画素データの取り込みに用いられる画素ユニット以外の画素ユニットを前記一定の数の画素ユニットに含めて、画素データの読み出しを行う
前記（８）に記載の撮像素子。
（１０）
複数の画素が配列して構成される画素アレイ部から読み出された画素データから構成される動画のデータを出力部から外部に出力し、
前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶部に記憶し、
前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる
ステップを含む、撮像素子のデータ出力方法。
（１１）
レンズを含む光学部と、
前記光学部を介して入射された光を受光する、
複数の画素が配列して構成される画素アレイ部と、
前記画素アレイ部から読み出された画素データから構成される動画のデータを外部に出力する出力部と、
前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部と、
前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる制御部と
を有する撮像素子と、
前記撮像素子から出力された画素データを処理する信号処理部と
を備える電子機器。

１１ 撮像素子， ２１ 画素アクセス部， ２２ コントローラ， ２３ DRAM I/F， ２４ DRAM， ２５−１，２５−２ Data Path， ２６ 出力制御回路， ２７−１，２７−２ 出力I/F

Claims (11)

1. 複数の画素が配列して構成される画素アレイ部と、
   前記画素アレイ部から読み出された画素データから構成される動画のデータを外部に出力する出力部と、
   前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部と、
   前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる制御部と
   を備える撮像素子。
2. 前記記憶部は揮発性メモリである
   請求項１に記載の撮像素子。
3. 前記画素アレイ部は、画素の１列毎に、複数の垂直信号線と複数のAD変換部とを有する
   請求項１に記載の撮像素子。
4. 前記静止画を構成する画素データは、前記動画を構成する画素データの読み出しと同時に、前記動画を構成する画素データの読み出しの対象となる画素と異なる画素から読み出されたデータである
   請求項３に記載の撮像素子。
5. 前記静止画を構成する画素データは、前記動画を構成する所定のフレームの画素データと同じデータである
   請求項１に記載の撮像素子。
6. 前記制御部は、前記静止画のデータを、前記画素アレイ部からの読み出し時間と同じ時間で前記記憶部に記憶させ、前記読み出し時間より長い時間で前記記憶部から読み出して出力させる
   請求項１に記載の撮像素子。
7. 隣接する複数の画素ユニットに含まれるＧ画素の画素データを同時に読み出すことを、読み出し対象の画素ユニットを変えて行う読み出し制御部をさらに備える
   請求項３に記載の撮像素子。
8. 前記読み出し制御部は、所定の画像を構成する画素の画素データの読み出しを、読み出し期間毎の、読み出し対象の画素ユニットの数を一定にして行う
   請求項７に記載の撮像素子。
9. 前記読み出し制御部は、読み出し開始から所定の期間、前記所定の画像を構成する画素データの取り込みに用いられる画素ユニット以外の画素ユニットを前記一定の数の画素ユニットに含めて、画素データの読み出しを行う
   請求項８に記載の撮像素子。
10. 複数の画素が配列して構成される画素アレイ部から読み出された画素データから構成される動画のデータを出力部から外部に出力し、
    前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶部に記憶し、
    前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる
    ステップを含む、撮像素子のデータ出力方法。
11. レンズを含む光学部と、
    前記光学部を介して入射された光を受光する、
    複数の画素が配列して構成される画素アレイ部と、
    前記画素アレイ部から読み出された画素データから構成される動画のデータを外部に出力する出力部と、
    前記動画を構成する画素データの読み出し中に前記画素アレイ部から読み出された画素データからなる静止画のデータを記憶する記憶部と、
    前記記憶部に記憶された前記静止画のデータを、前記動画のデータの出力が終了した後に、前記出力部から外部に出力させる制御部と
    を有する撮像素子と、
    前記撮像素子から出力された画素データを処理する信号処理部と
    を備える電子機器。

Images