JP2016185017A - 電源装置、及び電源制御方法 - Google Patents

Abstract

【課題】電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行う。
【解決手段】電源装置は、ＤＣ／ＤＣコンバータを備える電源装置であって、ＤＣ／ＤＣコンバータは、スイッチング素子を有するブリッジ回路と、ブリッジ回路が接続される一次側コイルと、一次側コイルと絶縁された二次側コイルと、を有するトランスと、二次側コイルに接続された同期整流回路と、ブリッジ回路に有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部とを備え、制御部は、一次側コイルの電圧が負から正になるタイミングで当該一次側電流に切り替え、一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、一次側電流及び反転電流に基づいて制御波形を生成し、当該制御波形に基づいて、カレントモード制御方式でスイッチング素子のオン・オフを制御する。
【選択図】図２

Description

本発明は、電源装置、及び電源制御方法に関する。

近年、三相交流から電力供給され、各相の入力電流のピーク値が等しくなるように、カレントモード制御方式でスイッチング素子のオン・オフを制御（以下、カレントモード制御という）するＤＣ／ＤＣコンバータを備える電源装置が知られている（特許文献１参照）。

特開平１１−１１３２５６号公報

しかしながら、上述した電源装置では、例えば、フルブリッジ方式のＤＣ／ＤＣコンバータ（以下、フルブリッジコンバータという）を用いた場合には、カレントモード制御を行うことが困難であり、フルブリッジコンバータを備える電源装置では、位相シフト制御を行うことが一般的であった。そのため、フルブリッジコンバータを備える電源装置では、多相交流から供給される各相における各コンバータの入力電流のピーク値を揃えることができず、電源の変換効率が低下することがあった。また、二次側を同期整流する場合には、上述した電源装置では、軽負荷時に、一次側に回生電流が発生して、カレント制御用の電流波形が得られない場合があった。

本発明は、上記問題を解決すべくなされたもので、その目的は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる電源装置、及び電源制御方法を提供することにある。

上記問題を解決するために、本発明の一態様は、ＤＣ／ＤＣコンバータを備える電源装置であって、前記ＤＣ／ＤＣコンバータは、スイッチング素子を有するブリッジ回路と、前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、前記二次側コイルに接続された同期整流回路と、前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部とを備え、前記制御部は、前記一次側コイルの電圧が負から正になるタイミングで当該一次側電流に切り替え、前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、前記一次側電流及び前記反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、前記カレントモード制御方式で前記スイッチング素子のオン・オフを制御することを特徴とする電源装置である。

また、本発明の一態様は、上記の電源装置において、前記制御部は、少なくとも軽負荷時に、前記一次側電流又は前記反転電流に基づいて前記制御波形を生成することを特徴とする。

また、本発明の一態様は、上記の電源装置において、前記制御部は、前記一次側電流と前記反転電流とを、前記スイッチング素子をスイッチングするごとに、交互に切り替えて、前記制御波形を生成することを特徴とする。

また、本発明の一態様は、上記の電源装置において、前記制御部は、前記一次側電流の立ち上がり、又は、立ち下がりのタイミングで、前記一次側電流と前記反転電流とを切り替えて、前記制御波形を生成することを特徴とする。

また、本発明の一態様は、上記の電源装置において、前記ブリッジ回路は、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有し、当該４つのスイッチング素子をブリッジ接続して構成し、前記制御部は、前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び第４のスイッチング素子をパルス幅変調によりカレントモード制御方式で制御することを特徴とする。

また、本発明の一態様は、上記の電源装置において、前記ＤＣ／ＤＣコンバータを複数備え、複数の前記ＤＣ／ＤＣコンバータは、複数の前記ＤＣ／ＤＣコンバータにおける全ての前記制御波形の電流ピーク値が一致するように制御することを特徴とする。

また、本発明の一態様は、ＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、前記ＤＣ／ＤＣコンバータは、スイッチング素子を有するブリッジ回路と、前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、前記二次側コイルに接続された同期整流回路と、前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部とを備え、前記制御部が、前記一次側コイルの電圧が負から正になるタイミングで当該一次側電流に切り替え、前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、前記一次側電流及び前記反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、前記カレントモード制御方式で前記スイッチング素子のオン・オフを制御することを特徴とする電源制御方法である。

本発明によれば、一次側に回生電流が発生した場合でも、容易にカレントモード制御方式の制御を行うことができる。また、各相電流のバランスが取れるため、電源の変換効率を向上させることができる。

本実施形態による電源装置の一例を示すブロック図である。 本実施形態によるＤＣ／ＤＣコンバータの一例を示すブロック図である。 本実施形態による制御部の一例を示すブロック図である。 本実施形態によるＤＣ／ＤＣコンバータの制御の一例を示すタイムチャートである。 本実施形態による軽負荷時のカレントモード制御の一例を示すタイムチャートである。 本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。 本実施形態による三相一括制御の一例を示すブロック図である。

以下、本発明の一実施形態による電源装置について図面を参照して説明する。
図１は、本実施形態による電源装置１の一例を示すブロック図である。
この図に示すように、電源装置１は、三相交流電源（Ｒ、Ｓ、Ｔ）から所定の直流電圧を出力する。電源装置１は、ＰＦＣ（Power Factor Correction：力率改善）部２−１〜２−３と、ＤＣ／ＤＣコンバータ１０−１〜１０−３とを備えている。

ＰＦＣ部２−１は、Ｕ相用のＰＦＣ回路であり、ＰＦＣ部２−２は、Ｖ相用のＰＦＣ回路であり、ＰＦＣ部２−３は、Ｗ相用のＰＦＣ回路である。なお、この図において、ＰＦＣ部２−１、ＰＦＣ部２−２、及びＰＦＣ部２−３は、同一の構成であり、電源装置１が備える任意のＰＦＣ部を示す場合、又は特に区別しない場合にはＰＦＣ部２として説明する。
ＰＦＣ部２は、力率改善回路であり、高周波電流成分を除去して、入力された交流電力を直流電力に変換して出力する。

ＤＣ／ＤＣコンバータ１０−１は、ＰＦＣ部２−１から供給されるＵ相から変換した直流電力を、所定の直流電圧に変換して出力する。また、ＤＣ／ＤＣコンバータ１０−２は、ＰＦＣ部２−２から供給されるＶ相から変換した直流電力を、所定の直流電圧に変換して出力する。また、ＤＣ／ＤＣコンバータ１０−３は、ＰＦＣ部２−３から供給されるＷ相から変換した直流電力を、所定の直流電圧に変換して出力する。
なお、この図において、ＤＣ／ＤＣコンバータ１０−１、ＤＣ／ＤＣコンバータ１０−２、及びＤＣ／ＤＣコンバータ１０−３は、同一の構成であり、電源装置１が備える任意のＤＣ／ＤＣコンバータを示す場合、又は特に区別しない場合にはＤＣ／ＤＣコンバータ１０として説明する。

ＤＣ／ＤＣコンバータ１０は、例えば、ＰＦＣ部２から供給された直流電力を所定の直流電圧に変換する直流−直流変換回路である。ＤＣ／ＤＣコンバータ１０は、例えば、フルブリッジ方式のＤＣ／ＤＣコンバータである。ここで、図２を参照して、ＤＣ／ＤＣコンバータ１０の構成例について説明する。

図２は、本実施形態によるＤＣ／ＤＣコンバータ１０の一例を示すブロック図である。
図２に示すように、ＤＣ／ＤＣコンバータ１０は、電流検出部１１と、電圧検出部１２と、制御部１３と、フルブリッジ回路２０と、ドライバ部４０と、平滑コンデンサ（Ｃｉ、Ｃｏ）と、トランスＴＬ１と、共振コンデンサＣ５と、直列リアクトルＬ１と、ダイオード（Ｄ５、Ｄ６）と、同期整流回路３０と、チョークコイルＬ２とを備えている。

平滑コンデンサＣｉは、入力の電源線ＶＩ（第１の電源線）と、電源線ＧＮＤ１（第２の電源線）との間に接続され、入力電圧を平滑化する。
フルブリッジ回路２０は、スイッチング素子Ｑ１〜Ｑ４と、寄生容量Ｃ１〜Ｃ４と、ボディダイオードＤ１〜Ｄ４とを備えている。すなわち、フルブリッジ回路２０は、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４を有し、当該４つのスイッチング素子Ｑ１〜Ｑ４をブリッジ接続して構成されている。

スイッチング素子Ｑ１（第１のスイッチング素子の一例）は、ドレイン端子が電源線ＶＩに、ソース端子がノードＮ１に、ゲート端子が駆動信号Ｇ１の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ１は、電源線ＶＩと、共振コンデンサＣ５を介して後述する一次側コイルＴＬ１１の第１端との間に接続されている。また、スイッチング素子Ｑ１は、ドレイン端子−ソース端子間に、寄生容量Ｃ１及びボディダイオードＤ１を有している。

スイッチング素子Ｑ２（第２のスイッチング素子の一例）は、ドレイン端子がノードＮ１に、ソース端子が電源線ＧＮＤ１に、ゲート端子が駆動信号Ｇ２の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ２は、電源線ＧＮＤ１と、後述する一次側コイルＴＬ１１の第１端との間に接続されている。また、スイッチング素子Ｑ２は、共振コンデンサＣ５を介してドレイン端子−ソース端子間に、寄生容量Ｃ２及びボディダイオードＤ２を有している。

スイッチング素子Ｑ３（第３のスイッチング素子の一例）は、ドレイン端子が電源線ＶＩに、ソース端子がノードＮ２に、ゲート端子が駆動信号Ｇ３の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ３は、電源線ＶＩと、直列リアクトルＬ１を介して後述する一次側コイルＴＬ１１の第２端（ノードＮ３）との間に接続されている。また、スイッチング素子Ｑ３は、ドレイン端子−ソース端子間に、寄生容量Ｃ３及びボディダイオードＤ３を有している。

スイッチング素子Ｑ４（第４のスイッチング素子の一例）は、ドレイン端子がノードＮ２に、ソース端子が電源線ＧＮＤ１に、ゲート端子が駆動信号Ｇ４の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ４は、電源線ＧＮＤ１と、直列リアクトルＬ１を介して後述する一次側コイルＴＬ１１の第２端（ノードＮ３）との間に接続されている。また、スイッチング素子Ｑ４は、ドレイン端子−ソース端子間に、寄生容量Ｃ４及びボディダイオードＤ４を有している。

トランスＴＬ１は、一次側コイルＴＬ１１と、センタタップ付きの二次側コイル（ＴＬ１２、ＴＬ１３）とを有し、一次側コイルＴＬ１１に供給された電力を変換して二次側コイル（ＴＬ１２、ＴＬ１３）に出力する。
一次側コイルＴＬ１１は、フルブリッジ回路２０に接続される。一次側コイルＴＬ１１は、例えば、第１端が、共振コンデンサＣ５を介してスイッチング素子Ｑ１及びスイッチング素子Ｑ２に接続されている。すなわち、一次側コイルＴＬ１１の第１端は、共振コンデンサＣ５を介してノードＮ１に接続されている。また、一次側コイルＴＬ１１の第２端が、ノードＮ３に接続され、直列リアクトルＬ１を介してスイッチング素子Ｑ３及びスイッチング素子Ｑ４に接続されている。すなわち、一次側コイルＴＬ１１の第２端は、直列リアクトルＬ１を介してノードＮ２に接続されている。

なお、本実施形態では、一例として、一次側コイルＴＬ１１は、共振コンデンサＣ５を介して間接的にフルブリッジ回路２０に接続される例を説明するが、共振コンデンサＣ５を介さずに、直接的にフルブリッジ回路２０に接続されるようにしてもよい。
直列リアクトルＬ１は、一次側コイルＴＬ１１と直列に接続され、寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ４のＺＶＳ（Zero Voltage Switching）動作を実現する。

二次側コイル（ＴＬ１２、ＴＬ１３）は、一次側コイルＴＬ１１と絶縁されたており、二次側コイルＴＬ１３の第１端がノードＮ４に、第２端が二次側コイルＴＬ１２の第１端にそれぞれ接続され、二次側コイルＴＬ１２の第２端がノードＮ５に接続されている。また、二次側コイル（ＴＬ１２、ＴＬ１３）は、センタタップ（二次側コイルＴＬ１３の第２端及び二次側コイルＴＬ１２の第１端）を有し、センタタップがノードＮ６に接続されている。なお、センタタップは、チョークコイルＬ２に接続されている。また、二次側コイル（ＴＬ１２、ＴＬ１３）は、後述する同期整流回路３０に接続されている。

ダイオードＤ５は、アノード端子が一次側コイルＴＬ１１の第１端であるノードＮ３に接続され、カソード端子が電源線ＶＩに接続されている。ダイオードＤ５は、クランプダイオードとして機能する。
ダイオードＤ６は、アノード端子が電源線ＧＮＤ１に接続され、カソード端子が一次側コイルＴＬ１１の第１端であるノードＮ３に接続されている。ダイオードＤ５は、クランプダイオードとして機能する。

同期整流回路３０は、スイッチング素子（Ｑ５、Ｑ６）と、寄生容量（Ｃ６、Ｃ７）と、ボディダイオード（Ｄ７、Ｄ８）とを備えている。
スイッチング素子Ｑ５（第５のスイッチング素子の一例）は、ドレイン端子が二次側コイルＴＬ１３の第１端であるノードＮ４に、ソース端子が出力の電源線ＧＮＤ２に、ゲート端子が駆動信号Ｇ５の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ５は、電源線ＧＮＤ２と、二次側コイルＴＬ１３の第１端（ノードＮ４）との間に接続されている。また、スイッチング素子Ｑ５は、ドレイン端子−ソース端子間に、寄生容量Ｃ６及びボディダイオードＤ７を有している。

スイッチング素子Ｑ６（第６のスイッチング素子の一例）は、ドレイン端子が二次側コイルＴＬ１２の第２端であるノードＮ５に、ソース端子が出力の電源線ＧＮＤ２に、ゲート端子が駆動信号Ｇ６の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ６は、電源線ＧＮＤ２と、二次側コイルＴＬ１２の第２端（ノードＮ５）との間に接続されている。また、スイッチング素子Ｑ６は、ドレイン端子−ソース端子間に、寄生容量Ｃ７及びボディダイオードＤ８を有している。

チョークコイルＬ２は、二次側コイル（ＴＬ１２、ＴＬ１３）のセンタタップに接続されたノードＮ６に第１端が接続され、第２端が出力の電源線ＶＯに接続されている。チョークコイルＬ２は、後述する平滑コンデンサＣｏとともに、ＤＣ／ＤＣコンバータ１０が出力する直流電力の平滑化に利用される。
平滑コンデンサＣｏは、出力の電源線ＶＯと、電源線ＧＮＤ２との間に接続され、出力電圧を平滑化する。
ここで、負荷ＲＬは、ＤＣ／ＤＣコンバータ１０が出力する直流電力を消費する負荷を示している。

電流検出部１１は、一次側コイルＴＬ１１に流れる電流（カレントトランスＣＴを流れる一次側電流Ｉｃｔ）を検出する。電流検出部１１は、検出した電流を電圧に変換した信号Ｖｉｃｔとして制御部１３に出力する。
電圧検出部１２は、ＤＣ／ＤＣコンバータ１０の出力電圧を、基準電圧Ｖｒｅｆと比較するためにレベル変換して、信号Ｖｏを制御部１３に出力する。

制御部１３は、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などを含むプロセッサであり、フルブリッジ回路２０が有するスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４と、同期整流回路３０が有するスイッチング素子Ｑ５及びスイッチング素子Ｑ６とをＯＮ（オン）状態（導通状態）及びＯＦＦ（オフ）状態（非導通状態）を制御する。制御部１３は、例えば、フルブリッジ回路２０が有するスイッチング素子（Ｑ１〜Ｑ４）及び同期整流回路３０が有するスイッチング素子（Ｑ５、Ｑ６）のオン・オフをカレントモード制御（カレントモード制御方式で制御）する。

また、制御部１３は、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、スイッチング素子Ｑ４、スイッチング素子Ｑ５、及びスイッチング素子Ｑ６のゲート端子の電圧を制御する駆動信号Ｇ１、駆動信号Ｇ２、駆動信号Ｇ３、駆動信号Ｇ４、駆動信号Ｇ５、及び駆動信号Ｇ６を、ドライバ部４０を介して出力する。制御部１３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティ（例えば、５０％のデューティ）により制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＰＷＭ（パルス幅変調）によりカレントモード制御方式で制御する。

制御部１３は、例えば、一次側コイルＴＬ１１の電圧が負から正になるタイミングで当該一次側電流（Ｉｃｔ）に切り替え、一次側コイルＴＬ１１の電圧が正から負になるタイミングで当該一次側電流（Ｉｃｔ）を反転させた反転電流（Ｉｎｃｔ）に切り替え、一次側電流（Ｉｃｔ）及び反転電流（Ｉｎｃｔ）に基づいて制御波形を生成する。制御部１３は、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する。すなわち、制御部１３は、一次側電流（Ｉｃｔ）と反転電流（Ｉｎｃｔ）とを、スイッチング素子（Ｑ１〜Ｑ４）をスイッチングするごとに、交互に切り替えて、制御波形を生成する。具体的に、制御部１３は、スイッチング素子Ｑ１の駆動信号Ｇ１の立ち上がりで、反転電流（Ｉｎｃｔ）に切り替え、当該反転電流（Ｉｎｃｔ）に基づいて制御波形を生成する。また、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２の立ち上がりで、一次側電流（Ｉｃｔ）に切り替え、当該一次側電流（Ｉｃｔ）に基づいて制御波形を生成する。
なお、制御部１３によるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御の詳細については後述する。

ドライバ部４０は、制御部１３から出力されたスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、スイッチング素子Ｑ４、スイッチング素子Ｑ５、及びスイッチング素子Ｑ６の制御用の信号を、各スイッチング素子の駆動用の電圧に変換して、各スイッチング素子のゲート端子に供給する。ドライバ部４０は、例えば、ドライバ４１〜４６を備えている。なお、本実施形態のＤＣ／ＤＣコンバータ１０は、トランスＴＬ１で絶縁しているため、制御部１３又はドライバ部４０で絶縁する必要がある。

ドライバ４１は、制御部１３から出力されたスイッチング素子Ｑ１の制御信号に基づいて、スイッチング素子Ｑ１を駆動する駆動信号Ｇ１をスイッチング素子Ｑ１のゲート信号に供給する。
ドライバ４２は、制御部１３から出力されたスイッチング素子Ｑ２の制御信号に基づいて、スイッチング素子Ｑ２を駆動する駆動信号Ｇ２をスイッチング素子Ｑ２のゲート信号に供給する。
ドライバ４３は、制御部１３から出力されたスイッチング素子Ｑ３の制御信号に基づいて、スイッチング素子Ｑ３を駆動する駆動信号Ｇ３をスイッチング素子Ｑ３のゲート信号に供給する。

ドライバ４４は、制御部１３から出力されたスイッチング素子Ｑ４の制御信号に基づいて、スイッチング素子Ｑ４を駆動する駆動信号Ｇ４をスイッチング素子Ｑ４のゲート信号に供給する。
ドライバ４５は、制御部１３から出力されたスイッチング素子Ｑ５の制御信号に基づいて、スイッチング素子Ｑ５を駆動する駆動信号Ｇ５をスイッチング素子Ｑ５のゲート信号に供給する。
ドライバ４６は、制御部１３から出力されたスイッチング素子Ｑ６の制御信号に基づいて、スイッチング素子Ｑ６を駆動する駆動信号Ｇ６をスイッチング素子Ｑ６のゲート信号に供給する。

次に、図３を参照して、制御部１３の構成例について説明する。
図３は、本実施形態による制御部１３の一例を示すブロック図である。
図３に示すように、制御部１３は、制御波形生成部１３０と、制御信号生成部１４０と、コンパレータ１３６と、ＲＳフリップフロップ（１３７、１３８）とを備えている。

制御信号生成部１４０は、駆動信号Ｇ１〜Ｇ６を制御するための各種制御信号を生成する。制御信号生成部１４０は、例えば、内部で基準となる所定の周波数のキャリア信号を生成し、当該キャリア信号に基づいて、各種制御信号を生成する。
制御信号生成部１４０は、例えば、駆動信号Ｇ１を生成するための信号Ｓ１、及び駆動信号Ｇ２を生成するための信号Ｓ２を生成する。ここで、信号Ｓ１、及び信号Ｓ２は、所定のデューティ（例えば、５０％のデューティ）の信号である。制御信号生成部１４０は、信号Ｓ１をドライバ４１に出力し、ドライバ４１が、駆動信号Ｇ１を出力する。また、制御信号生成部１４０は、信号Ｓ２をドライバ４２に出力し、ドライバ４２が、駆動信号Ｇ２を出力する。

制御信号生成部１４０は、例えば、駆動信号Ｇ３を生成するための信号Ｓ３、及び駆動信号Ｇ４を生成するための信号Ｓ４を生成する。ここで、信号Ｓ３は、駆動信号Ｇ３の立ち上がりタイミングを制御する信号であり、制御信号生成部１４０は、生成した信号Ｓ３をＲＳフリップフロップ１３７のＳ端子（セット端子）に出力する。また、信号Ｓ４は、駆動信号Ｇ４の立ち上がりタイミングを制御する信号であり、制御信号生成部１４０は、生成した信号Ｓ４をＲＳフリップフロップ１３８のＳ端子（セット端子）に出力する。

また、制御信号生成部１４０は、例えば、駆動信号Ｇ５を生成するための信号Ｓ５、及び駆動信号Ｇ６を生成するための信号Ｓ６を生成する。ここで、信号Ｓ５は、例えば、信号Ｓ１の反転信号であり、信号Ｓ６は、例えば、信号Ｓ２の反転信号である。制御信号生成部１４０は、信号Ｓ５をドライバ４５に出力し、ドライバ４５が、駆動信号Ｇ５を出力する。また、制御信号生成部１４０は、信号Ｓ６をドライバ４６に出力し、ドライバ４６が、駆動信号Ｇ６を出力する。

また、制御信号生成部１４０は、例えば、基準電圧Ｖｒｅｆと、フィードバック電圧信号である信号Ｖｏとに基づいて、カレントモード制御のコントロール電圧Ｖｅｒを生成する。制御信号生成部１４０は、例えば、ＰＩＤ（Proportional-Integral-Derivative）制御に基づいて、コントロール電圧Ｖｅｒを生成する。制御信号生成部１４０は、信号Ｖｏが基準電圧Ｖｒｅｆに一致するように、コントロール電圧Ｖｅｒの電圧値を変更する。制御信号生成部１４０は、生成したコントロール電圧Ｖｅｒをコンパレータ１３６の入力信号（−入力端子の入力信号）として出力する。
また、制御信号生成部１４０は、例えば、カレントモード制御のためのスロープ補償を行うスロープ信号として、信号ＳＬＯＰを生成し、制御波形生成部１３０に出力する。

制御波形生成部１３０は、一次側コイルＴＬ１１の電圧が負から正になるタイミングで当該一次側電流（Ｉｃｔ）に切り替え、一次側コイルＴＬ１１の電圧が正から負になるタイミングで当該一次側電流（Ｉｃｔ）を反転させた反転電流（Ｉｎｃｔ）に切り替え、一次側電流（Ｉｃｔ）及び反転電流（Ｉｎｃｔ）に基づいて制御波形を生成する。制御波形生成部１３０は、例えば、電流検出部１１が、一次側コイルＴＬ１１に流れる電流（カレントトランスＣＴを流れる一次側電流Ｉｃｔ）を電圧に変換した信号Ｖｉｃｔに“＋１”を乗算した正相信号ＶＩＰと、信号Ｖｉｃｔに“−１”を乗算して反転させた反転信号ＶＩＮとを生成する。制御波形生成部１３０は、生成した正相信号ＶＩＰと反転信号ＶＩＮとを、駆動信号Ｇ１（信号Ｓ１）の立ち上がり及び駆動信号Ｇ２（信号Ｓ２）の立ち上がりで切り替えて、制御波形（ＶＩＣＯＮ）を生成する。
制御波形生成部１３０は、バッファ部１３１と、反転部１３２と、切替判定部１３３と、選択出力部１３４と、加算部１３５とを備えている。

バッファ部１３１は、例えば、オペアンプなどを利用した正相増幅回路であり、入力された信号Ｖｉｃｔに“＋１”を乗算した正相信号ＶＩＰを出力する。
反転部１３２は、例えば、オペアンプなどを利用した反転増幅回路であり、入力された信号Ｖｉｃｔに“−１”を乗算した反転信号ＶＩＮを出力する。

切替判定部１３３は、信号Ｓ１の立ち上がり（駆動信号Ｇ１の立ち上がりに相当）と、信号Ｓ２の立ち上がり（駆動信号Ｇ２の立ち上がりに相当）とに基づいて、正相信号ＶＩＰと、反転信号ＶＩＮとを切り替えるための選択信号として信号ＳＥＬを生成する。切替判定部１３３は、信号Ｓ１の立ち上がりにより信号ＳＥＬをＨ（Ｈｉｇｈ：ハイ）状態にし、信号Ｓ２の立ち上がりにより信号ＳＥＬをＬ（Ｌｏｗ：ロウ）状態にする。切替判定部１３３は、生成した信号ＳＥＬを選択出力部１３４に出力する。

選択出力部１３４は、切替判定部１３３が出力する信号ＳＥＬに基づいて、バッファ部１３１が出力する正相信号ＶＩＰと、反転部１３２が出力する反転信号ＶＩＮとを切り替えて、信号ＳＥＬＯとして出力する。選択出力部１３４は、例えば、信号ＳＥＬがＨ状態である場合に、正相信号ＶＩＰを信号ＳＥＬＯに出力する。また、選択出力部１３４は、例えば、信号ＳＥＬがＬ状態である場合に、反転信号ＶＩＮを信号ＳＥＬＯに出力する。

加算部１３５は、選択出力部１３４が出力した信号ＳＥＬＯと、制御信号生成部１４０が生成した信号ＳＬＯＰとを加算して、ＰＷＭによるカレントモード制御の制御波形となる信号ＶＩＣＯＮを生成する。加算部１３５は、生成した信号ＶＩＣＯＮをコンパレータ１３６の入力信号（＋入力端子の入力信号）として出力する。

コンパレータ１３６は、−入力端子が上述したコントロール電圧Ｖｅｒの信号線に接続され、＋入力端子が上述した制御波形の信号ＶＩＣＯＮの信号線に接続される。コンパレータ１３６は、信号ＶＩＣＯＮの電圧値と、コントロール電圧Ｖｅｒの電圧値とを比較して、信号ＶＩＣＯＮの電圧値がコントロール電圧Ｖｅｒの電圧値未満である場合にＬ状態を出力する。コンパレータ１３６は、信号ＶＩＣＯＮの電圧値がコントロール電圧Ｖｅｒの電圧値以上である場合にＨ状態を出力する。

ＲＳフリップフロップ１３７は、信号Ｓ３がＨ状態になると、出力信号ＱをＨ状態に変更し、Ｒ端子がＨ状態になるまで、出力信号ＱをＨ状態に保持する。また、ＲＳフリップフロップ１３７は、コンパレータ１３６の出力信号がＨ状態になると、出力信号ＱをＬ状態に変更し、Ｓ端子がＨ状態になるまで、出力信号ＱをＬ状態に保持する。ＲＳフリップフロップ１３７の出力信号Ｑは、ドライバ４３を介して駆動信号Ｇ３として出力される。

ＲＳフリップフロップ１３８は、信号Ｓ４がＨ状態になると、出力信号ＱをＨ状態に変更し、Ｒ端子がＨ状態になるまで、出力信号ＱをＨ状態に保持する。また、ＲＳフリップフロップ１３８は、コンパレータ１３６の出力信号がＨ状態になると、出力信号ＱをＬ状態に変更し、Ｓ端子がＨ状態になるまで、出力信号ＱをＬ状態に保持する。ＲＳフリップフロップ１３８の出力信号Ｑは、ドライバ４４を介して駆動信号Ｇ４として出力される。

次に、図面を参照して、本実施形態による電源装置１の動作について説明する。
まず、図４を参照して、本実施形態によるＤＣ／ＤＣコンバータ１０の制御部１３によるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、スイッチング素子Ｑ４、スイッチング素子Ｑ５、及びスイッチング素子Ｑ６の制御について説明する。
図４は、本実施形態によるＤＣ／ＤＣコンバータ１０の制御の一例を示すタイムチャートである。
この図において、波形Ｗ１〜Ｗ６の各波形は、上から順に、駆動信号Ｇ１〜Ｇ６の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。

時刻Ｔ１において、制御部１３は、まず、スイッチング素子Ｑ１の駆動信号Ｇ１、スイッチング素子Ｑ４の駆動信号Ｇ４、及びスイッチング素子Ｑ６の駆動信号Ｇ６をＨ状態にする。なお、この場合、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２、スイッチング素子Ｑ３の駆動信号Ｇ３、及びスイッチング素子Ｑ５の駆動信号Ｇ５をＬ状態に維持する。これにより、スイッチング素子Ｑ１、スイッチング素子Ｑ４、及びスイッチング素子Ｑ６がＯＮ状態になり、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ５がＯＦＦ状態になる。その結果、電源線ＶＩからスイッチング素子Ｑ１、共振コンデンサＣ５、一次側コイルＴＬ１１、直列リアクトルＬ１、及びスイッチング素子Ｑ４の経路により電流が流れる。これにより、一次側コイルＴＬ１１から二次側コイルＴＬ１２に電力が発生する。また、二次側コイルＴＬ１２に接続されている同期整流回路３０では、スイッチング素子Ｑ６を介してこの電力を整流し、チョークコイルＬ２及び平滑コンデンサＣｏを介して、平滑化された直流電圧を電源線ＶＯに出力する。

制御部１３は、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、電流検出部１１が検出した電流値に基づき制御波形生成部１３０が生成した制御波形の電圧（ＶＩＣＯＮ）が所定の値に達するまで、スイッチング素子Ｑ４のＯＮ状態を維持する。また、制御部１３は、スイッチング素子Ｑ１のＯＮ状態の期間（ターンオン期間）が所定のデューティ（所定の固定のデューティ）になるようにスイッチング素子Ｑ１のＯＮ状態を維持する。

時刻Ｔ２において、制御波形生成部１３０が生成した制御波形の電圧（ＶＩＣＯＮ）が所定の値に達し、制御部１３は、駆動信号Ｇ４をＬ状態にして、スイッチング素子Ｑ４をＯＦＦ状態にする。このスイッチング素子Ｑ４のＯＮ状態の期間ＤＴ２は、出力信号Ｖｏ及び負荷ＲＬの消費電流により変化する。すなわち、制御部１３は、カレントモード制御によりＰＷＭ（パルス幅変調）して、スイッチング素子Ｑ４のＯＮ状態の期間ＤＴ２を制御する。

また、時刻Ｔ３において、スイッチング素子Ｑ１のＯＮ状態の期間が所定のデューティに達し、制御部１３は、駆動信号Ｇ１及び駆動信号Ｇ６をＬ状態にして、スイッチング素子Ｑ１及びスイッチング素子Ｑ６をＯＦＦ状態にする。ここで、所定のデューティとは、例えば、期間ＴＴ１におけるＯＮ状態の期間ＤＴ１の割合（例えば、５０％など）であり、予め定められた１周期（期間ＴＴ１）当たりの導通時間（期間ＤＴ１）の比率（ＤＴ１／ＴＴ１×１００）を示す時比率である。なお、本実施形態では、この所定のデューティを約５０％として説明する。また、制御部１３は、駆動信号Ｇ２、駆動信号Ｇ３、及び駆動信号Ｇ５をＨ状態にして、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ５をＯＮ状態にする。

制御部１３は、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、電流検出部１１が検出した電流値に基づき制御波形生成部１３０が生成した制御波形の電圧（ＶＩＣＯＮ）が所定の値に達するまで、スイッチング素子Ｑ３のＯＮ状態を維持する。また、制御部１３は、スイッチング素子Ｑ２のＯＮ状態の期間（ターンオン期間）が所定のデューティ（所定の固定のデューティ）になるようにスイッチング素子Ｑ２のＯＮ状態を維持する。

時刻Ｔ４において、制御波形生成部１３０が生成した制御波形の電圧（ＶＩＣＯＮ）が所定の値に達し、制御部１３は、駆動信号Ｇ３をＬ状態にして、スイッチング素子Ｑ３をＯＦＦ状態にする。このスイッチング素子Ｑ３のＯＮ状態の期間ＤＴ４は、出力信号Ｖｏ及び負荷ＲＬの消費電流により変化する。すなわち、制御部１３は、カレントモード制御によりＰＷＭ（パルス幅変調）して、スイッチング素子Ｑ３のＯＮ状態の期間ＤＴ４を制御する。

また、時刻Ｔ５において、スイッチング素子Ｑ２のＯＮ状態の期間が所定のデューティに達し、制御部１３は、駆動信号Ｇ２をＬ状態にして、スイッチング素子Ｑ２をＯＦＦ状態にする。制御部１３は、駆動信号Ｇ２及び駆動信号Ｇ５をＬ状態にして、スイッチング素子Ｑ２及びスイッチング素子Ｑ５をＯＦＦ状態にする。また、制御部１３は、駆動信号Ｇ１、駆動信号Ｇ４、及び駆動信号Ｇ６をＨ状態にして、スイッチング素子Ｑ１、スイッチング素子Ｑ４、及びスイッチング素子Ｑ６をＯＮ状態にする。
このように、制御部１３は、第２の期間（例えば、期間ＤＴ３）において、スイッチング素子Ｑ２を所定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ３をカレントモード制御によりＯＮ状態に制御する。

続く時刻Ｔ５〜時刻Ｔ９までの処理は、上述した時刻Ｔ１〜時刻Ｔ５までの処理と同様であるので、ここではその説明を省略する。このように、制御部１３は、第１の期間（期間ＤＴ１）の処理と第２の期間（期間ＤＴ３）の処理とを交互に繰り返して、フルブリッジ回路２０が有するスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４のＯＮ状態及びＯＦＦ状態を制御する。
なお、図４において、スイッチング素子Ｑ１〜Ｑ４は、例えば、直列リアクトルＬ１と寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、ＺＶＳ動作するものとする。

次に、図５を参照して、図３に示す制御部１３におけるカレントモード制御の動作について説明する。
図５は、本実施形態による軽負荷時のカレントモード制御の一例を示すタイムチャートである。

この図において、各信号は、上から順に、ＤＣ／ＤＣコンバータ１０の出力電流Ｉｏ、キャリア信号、駆動信号Ｇ１、駆動信号Ｇ２、信号Ｖｉｃｔ、信号ＳＥＬ、信号ＳＥＬＯ、信号ＳＬＯＰ、コンパレータ１３６の入力信号（ＶＩＣＯＮ、Ｖｅｒ）、コンパレータ１３６の出力信号、信号Ｓ３、駆動信号Ｇ３、信号Ｓ４、及び駆動信号Ｇ４を示している。ここで、信号Ｖｉｃｔは、電流検出部１１によって一次側電流Ｉｃｔを電圧に変換した信号であり、一次側電流Ｉｃｔに対応する。また、信号ＳＥＬは、上述した切替判定部１３３によって生成される選択信号であり、信号ＳＥＬＯは、信号ＳＥＬによって切り替えられた選択出力部１３４の出力信号である。

また、波形Ｗ１１は、出力電流Ｉｏの波形を示している。また、波形Ｗ１２〜Ｗ２４は、それぞれ、キャリア信号、駆動信号Ｇ１、駆動信号Ｇ２、信号Ｖｉｃｔ、信号ＳＥＬ、信号ＳＥＬＯ、信号ＳＬＯＰ、信号ＶＩＣＯＮ、コンパレータ１３６の出力信号、信号Ｓ３、駆動信号Ｇ３、信号Ｓ４、及び駆動信号Ｇ４の電圧波形を示している。

この図において、横軸は時間を示し、縦軸は、出力電流Ｉｏが電流を示し、信号Ｖｉｃｔ、信号ＳＥＬＯ、信号ＳＬＯＰ、及び入力信号（ＶＩＣＯＮ、Ｖｅｒ）が電圧を示し、その他の信号は、論理レベルを示している。また、この図において、キャリア信号の期間ＴＲＡは、図４における期間ＤＴ１に対応し、期間ＴＲＢは、図４における期間ＤＴ３に対応する。
また、図５に示す例は、軽負荷時であるため、定期的に回生電流が発生し、出力電流Ｉｏには、期間ＴＲＣのような負の電流となる期間が存在する（波形Ｗ１１参照）。

時刻Ｔ１１において、まず、制御部１３が、駆動信号Ｇ１をＨ状態にする（波形Ｗ１３参照）とともに、駆動信号Ｇ２をＬ状態にする（波形Ｗ１４参照）。すなわち、制御部１３の制御信号生成部１４０が、信号Ｓ１をＨ状態にして、ドライバ４１を介して、駆動信号Ｇ１をＨ状態にするとともに、信号Ｓ２をＬ状態にして、ドライバ４２を介して、駆動信号Ｇ２をＬ状態にする。また、駆動信号Ｇ１がＨ状態になると、切替判定部１３３は、信号ＳＥＬにＬ状態を出力する（波形Ｗ１６参照）。これにより、選択出力部１３４は、反転部１３２が出力した反転信号ＶＩＮを信号ＳＥＬＯに出力する（波形Ｗ１７参照）。その結果、加算部１３５は、信号ＳＬＯＰと、信号ＳＥＬＯ（反転信号ＶＩＮ）とを加算した信号ＶＩＣＯＮをコンパレータ１３６に出力する（波形Ｗ１９参照）。

また、一方で、時刻Ｔ１１において、制御信号生成部１４０が、信号Ｓ４をＨ状態にする（波形Ｗ２３参照）。これにより、ＲＳフリップフロップ１３８がセットされ、制御部１３は、駆動信号Ｇ４をＨ状態にする（波形Ｗ２４参照）。

次に、信号ＶＩＣＯＮの電圧が増加して行き、時刻Ｔ１２において、コントロール電圧Ｖｅｒに達すると（波形Ｗ１９参照）、コンパレータ１３６が、Ｈ状態を出力する（波形Ｗ２０参照）。これにより、ＲＳフリップフロップ１３８がリセットされ、制御部１３は、駆動信号Ｇ４をＬ状態にする（波形Ｗ２４参照）。

次に、時刻Ｔ１３において、信号ＳＬＯＰが上昇から下降に切り替わる（波形Ｗ１８参照）ことにより、加算部１３５が、信号ＳＬＯＰと、信号ＳＥＬＯ（反転信号ＶＩＮ）とを加算した信号ＶＩＣＯＮは、急激に下降する（波形Ｗ１９参照）。

次に、時刻Ｔ１４において、制御部１３が、駆動信号Ｇ１をＬ状態にする（波形Ｗ１３参照）とともに、駆動信号Ｇ２をＨ状態にする（波形Ｗ１４参照）。すなわち、制御部１３の制御信号生成部１４０が、信号Ｓ１をＬ状態にして、ドライバ４１を介して、駆動信号Ｇ１をＬ状態にするとともに、信号Ｓ２をＨ状態にして、ドライバ４２を介して、駆動信号Ｇ２をＨ状態にする。また、駆動信号Ｇ２がＨ状態になると、切替判定部１３３は、信号ＳＥＬにＬ状態を出力する（波形Ｗ１６参照）。これにより、選択出力部１３４は、バッファ部１３１が出力した正相信号ＶＩＰを信号ＳＥＬＯに出力する（波形Ｗ１７参照）。その結果、加算部１３５は、信号ＳＬＯＰと、信号ＳＥＬＯ（正相信号ＶＩＰ）とを加算した信号ＶＩＣＯＮをコンパレータ１３６に出力する（波形Ｗ１９参照）。

また、一方で、時刻Ｔ１４において、制御信号生成部１４０が、信号Ｓ３をＨ状態にする（波形Ｗ２１参照）。これにより、ＲＳフリップフロップ１３７がセットされ、制御部１３は、駆動信号Ｇ３をＨ状態にする（波形Ｗ２２参照）。

次に、信号ＶＩＣＯＮの電圧が増加して行き、時刻Ｔ１５において、コントロール電圧Ｖｅｒに達すると（波形Ｗ１９参照）、コンパレータ１３６が、Ｈ状態を出力する（波形Ｗ２０参照）。これにより、ＲＳフリップフロップ１３７がリセットされ、制御部１３は、駆動信号Ｇ３をＬ状態にする（波形Ｗ２２参照）。

次に、時刻Ｔ１６において、信号ＳＬＯＰが上昇から下降に切り替わる（波形Ｗ１８参照）ことにより、加算部１３５が、信号ＳＬＯＰと、信号ＳＥＬＯ（正相信号ＶＩＰ）とを加算した信号ＶＩＣＯＮは、急激に下降する（波形Ｗ１９参照）。

次に、時刻Ｔ１７において、上述した時刻Ｔ１１と同様に、制御部１３が、駆動信号Ｇ１をＨ状態にする（波形Ｗ１３参照）とともに、駆動信号Ｇ２をＬ状態にする（波形Ｗ１４参照）。
続く、時刻Ｔ１７〜Ｔ２３、及び時刻Ｔ２３〜Ｔ２９の動作は、上述した時刻Ｔ１１〜Ｔ１７の動作と同様であるので、ここではその説明を省略する。

このように、軽負荷時に、波形Ｗ１１に示すように、回生電流が発生するような場合であっても、本実施形態のＤＣ／ＤＣコンバータ１０は、ＰＷＭによりカレントモード制御を行うことができる。
なお、上述した図５に示す通り、制御部１３は、一次側電流Ｉｃｔ（電圧Ｖｉｃｔに対応）の立ち上がり、又は、立ち下がりのタイミングで、一次側電流（正相信号ＶＩＰに対応）と反転電流（反転信号ＶＩＮに対応）とを切り替えて、制御波形（信号ＶＩＣＯＮの波形）を生成する。

次に、本実施形態による制御部１３における通常負荷時のカレントモード制御について説明する。
ここで、通常負荷時とは、軽負荷時よりも負荷が大きく、軽負荷時のように、回生電流が発生しない状態である。

通常負荷時には、負荷が大きいため、出力電流Ｉｏには、回生電流が発生しない点が、上述した軽負荷時と異なる。そのため、信号Ｖｉｃｔ、信号ＳＥＬＯ、及び信号ＶＩＣＯＮの波形が、図５に示す通常負荷時と異なっているが、制御部１３の動作は、図５に示す通常負荷時と同様である。すなわち、通常負荷時における制御部１３のカレントモード制御の動作は、信号Ｖｉｃｔ、信号ＳＥＬＯ、及び信号ＶＩＣＯＮの波形が異なるが、上述した図５に示す時刻Ｔ１１〜Ｔ２９における動作と同様である。

このように、本実施形態による制御部１３は、軽負荷時と、通常負荷時とで制御方法を変更する必要がなく同一の制御方法により、カレントモード制御を実現することができる。

なお、上述したように、本実施形態による制御部１３は、軽負荷時と、通常負荷時とで同一の制御方法により、カレントモード制御を実行するが、軽負荷時と、通常負荷時とで制御方法とで異なる制御方法を切り替えて実行してもよい。但し、この場合、制御部１３は、少なくとも軽負荷時に、図５に示す制御方法により、カレントモード制御を実行するものとする。すなわち、制御部１３は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形（ＶＩＣＯＮ）を生成する。そして、制御部１３は、生成した制御波形（ＶＩＣＯＮ）に基づいて、カレントモード制御方式でスイッチング素子（Ｑ１〜Ｑ４）のオン・オフを制御する。

次に、図６を参照して、本実施形態による三相のカレントモード制御について説明する。
図６は、本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、三相分のコンパレータ１３６の入力信号（ＶＩＣＯＮ、Ｖｅｒ）、駆動信号Ｇ４（Ｕ相、Ｖ相、Ｗ相）を示している。また、波形Ｗ５０は、コントロール電圧Ｖｅｒの波形を示し、波形Ｗ５１は、Ｕ相の信号ＶＩＣＯＮ（ＤＣ／ＤＣコンバータ１０−１の信号ＶＩＣＯＮ）の波形を示している。波形Ｗ５２は、Ｖ相の信号ＶＩＣＯＮ（ＤＣ／ＤＣコンバータ１０−２の信号ＶＩＣＯＮ）の波形を示し、また、波形Ｗ５３は、Ｗ相の信号ＶＩＣＯＮ（ＤＣ／ＤＣコンバータ１０−３の信号ＶＩＣＯＮ）の波形を示している。また、波形Ｗ５４は、Ｕ相の駆動信号Ｇ４（Ｕ）を示し、波形Ｗ５５は、Ｖ相の駆動信号Ｇ４（Ｖ）を示し、波形Ｗ５６は、Ｗ相の駆動信号Ｇ４（Ｗ）を示している。

また、この図において、横軸は時間を示し、縦軸は入力信号（ＶＩＣＯＮ、Ｖｅｒ）が電圧を示し、その他の信号は、論理レベルを示している。
なお、この図に示す例は、説明上、駆動信号Ｇ４についての一例について記載しているが、基本的には、駆動信号Ｇ３の場合も同様であり、ここではその説明を省略する。

時刻Ｔ５１において、各ＤＣ／ＤＣコンバータ１０の制御信号生成部１４０は、信号Ｓ４を所定の期間、Ｈ状態にする。これにより、各ＲＳフリップフロップ１３８は、Ｈ状態を出力し、各ドライバ４４が、波形Ｗ５４〜波形Ｗ５６に示すように、各駆動信号Ｇ４（駆動信号Ｇ４（Ｕ）、駆動信号Ｇ４（Ｖ）、駆動信号Ｇ４（Ｗ））をＨ状態にする。
これにより、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４がＯＮ状態になり、波形Ｗ５１〜波形Ｗ５３に示すように、各信号ＶＩＣＯＮが上昇する。ここで、Ｕ相、Ｖ相、及びＷ相では、三相交流の位相が異なるため、各信号ＶＩＣＯＮの上昇波形が異なる。ここで、コントロール電圧Ｖｅｒの電圧値は、波形Ｗ５０に示すように、各ＤＣ／ＤＣコンバータ１０において等しい同一の電圧値である。

次に、時刻Ｔ５２において、Ｕ相の信号ＶＩＣＯＮの電圧値が、コントロール電圧Ｖｅｒに達すると、Ｕ相のコンパレータ１３６は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ５４に示すように、駆動信号Ｇ４（Ｕ）をＬ状態にする。これにより、Ｕ相のＤＣ／ＤＣコンバータ１０−１のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。

また、時刻Ｔ５３において、Ｖ相の信号ＶＩＣＯＮの電圧値が、コントロール電圧Ｖｅｒに達すると、Ｖ相のコンパレータ１３６は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ５５に示すように、駆動信号Ｇ４（Ｖ）をＬ状態にする。これにより、Ｖ相のＤＣ／ＤＣコンバータ１０−２のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。

また、時刻Ｔ５４において、Ｗ相の信号ＶＩＣＯＮの電圧値が、コントロール電圧Ｖｅｒに達すると、Ｗ相のコンパレータ１３６は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ５６に示すように、駆動信号Ｇ４（Ｗ）をＬ状態にする。これにより、Ｗ相のＤＣ／ＤＣコンバータ１０−３のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。

このように、本実施形態による三相のカレントモード制御の場合、ＤＣ／ＤＣコンバータ１０（１０−１、１０−２、１０−３）は、各ＤＣ／ＤＣコンバータ１０の制御波形の電流ピーク値（ここでは、信号ＶＩＣＯＮのピーク値が対応）が一致するように制御する。すなわち、ＤＣ／ＤＣコンバータ１０（１０−１、１０−２、１０−３）は、一次側コイルＴＬ１１に流れる電流波形の各電流ピーク値が三相で一致するように、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御する。換言すると、ＤＣ／ＤＣコンバータ１０（１０−１、１０−２、１０−３）は、ＤＣ／ＤＣコンバータ１０（１０−１、１０−２、１０−３）における全ての制御波形の電流ピーク値が一致するように制御する。

なお、上述した本実施形態の一例では、三相の各ＤＣ／ＤＣコンバータ１０がそれぞれ制御部１３を備える例を説明したが、本実施形態では、制御部１３の一部を共用して、三相を一括制御することが可能である。ここで、図８を参照して、本実施形態による三相を一括制御する場合の一例について説明する。

図７は、本実施形態による三相一括制御の一例を示すブロック図である。
この図に示す制御部１３ａは、制御信号生成部１４０と、制御波形生成部（１３０−１、１３０−２、１３０−３）と、コンパレータ（１３６−１、１３６−２、１３６−３）と、ＲＳフリップフロップ（１３８−１、１３８−２、１３８−３）とを備えている。
なお、この図に示す例では、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４を駆動する駆動信号Ｇ４について説明し、その他の部分の図示を省略している。

制御信号生成部１４０は、三相のＤＣ／ＤＣコンバータ１０において処理を共用しており、生成した信号Ｓ１、信号Ｓ２、信号Ｓ４、信号ＳＬＯＰ、及び信号Ｖｅｒを三相のＤＣ／ＤＣコンバータ１０に供給する。また、信号Ｖｉｃｔ（Ｕ）、信号Ｖｉｃｔ（Ｖ）、及び信号Ｖｉｃｔ（Ｗ）は、三相の各ＤＣ／ＤＣコンバータ１０において検出された信号Ｖｉｃｔである。

また、制御波形生成部（１３０−１、１３０−２、１３０−３）は、制御信号生成部１４０が一括して生成した信号Ｓ１、信号Ｓ２、及び信号ＳＬＯＰと、各ＤＣ／ＤＣコンバータ１０がそれぞれ検出した信号Ｖｉｃｔ（Ｕ）、信号Ｖｉｃｔ（Ｖ）、及び信号Ｖｉｃｔ（Ｗ）とに基づいて、各相の信号ＶＩＣＯＮを生成する。制御波形生成部（１３０−１、１３０−２、１３０−３）のそれぞれの構成は、上述した制御波形生成部１３０と同一である。

コンパレータ（１３６−１、１３６−２、１３６−３）は、制御信号生成部１４０が一括して生成したコントロール電圧Ｖｅｒと、各ＤＣ／ＤＣコンバータ１０の制御波形生成部（１３０−１、１３０−２、１３０−３）が生成した各相の信号ＶＩＣＯＮとをそれぞれ比較する。コンパレータ（１３６−１、１３６−２、１３６−３）のそれぞれの構成は、上述したコンパレータ１３６と同一である。

ＲＳフリップフロップ（１３８−１、１３８−２、１３８−３）のそれぞれの構成は、上述したＲＳフリップフロップ１３８と同一である。ＲＳフリップフロップ１３８−１は、ドライバ４４−１を介して、Ｕ相の駆動信号Ｇ４（Ｕ）を出力し、ＲＳフリップフロップ１３８−２は、ドライバ４４−２を介して、Ｖ相の駆動信号Ｇ４（Ｖ）を出力する。また、ＲＳフリップフロップ１３８−３は、ドライバ４４−３を介して、Ｗ相の駆動信号Ｇ４（Ｗ）を出力する。

なお、ドライバ（４４−１、４４−２、４４−３）のそれぞれの構成は、上述したドライバ４４と同一である。
また、図８に示す例では、説明上、ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ３を駆動する駆動信号Ｇ３についての図示を省略しているが、駆動信号Ｇ３についても駆動信号Ｇ４と同様である。

このように、本実施形態では、上述した制御信号生成部１４０のように、複数のＤＣ／ＤＣコンバータ１０における制御信号を共用することで、制御部１３の構成を簡略化することができる。

以上説明したように、本実施形態による電源装置１は、ＤＣ／ＤＣコンバータ１０を備える。ＤＣ／ＤＣコンバータ１０は、フルブリッジ回路２０（ブリッジ回路）と、トランスＴＬ１と、同期整流回路３０と、制御部１３とを備えている。フルブリッジ回路２０は、スイッチング素子（Ｑ１〜Ｑ４）を有する。トランスＴＬ１は、フルブリッジ回路２０が直接的又は間接的に接続される一次側コイルＴＬ１１と、一次側コイルＴＬ１１と絶縁された二次側コイル（ＴＬ１２、ＴＬ１３）と、を有する。同期整流回路３０は、二次側コイル（ＴＬ１２、ＴＬ１３）に接続され、制御部１３は、フルブリッジ回路２０が有するスイッチング素子（Ｑ１〜Ｑ４）のオン・オフをカレントモード制御方式で制御する。さらに、制御部１３は、一次側コイルＴＬ１１の電圧が負から正になるタイミングで当該一次側電流（例えば、正相信号ＶＩＰ）に切り替え、一次側コイルＴＬ１１の電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流（例えば、反転信号ＶＩＮ）に切り替え、一次側電流及び反転電流に基づいて制御波形（例えば、信号ＶＩＣＯＮ）を生成する。そして、制御部１３は、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子（Ｑ１〜Ｑ４）のオン・オフを制御する。

これにより、本実施形態による電源装置１は、一次側電流と、反転電流とを切り替えて、制御波形（例えば、信号ＶＩＣＯＮ）を生成するので、カレントモード制御に適切な制御波形を生成することができる。そのため、本実施形態による電源装置１は、例えば、一次側に回生電流が発生した場合でも、容易にカレントモード制御方式の制御を行うことができる。よって、本実施形態による電源装置１は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる。
また、本実施形態による電源装置１は、各相電流のバランスが取れるため、電源の変換効率を向上させることができるとともに、スイッチング素子（Ｑ１〜Ｑ４）の応答を向上させることができる。

また、本実施形態では、制御部１３は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形を生成する。
これにより、本実施形態による電源装置１は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形を生成する制御方式を実行し、軽負荷時以外（通常負荷時など）に、例えば、変換効率や応答速度の良い他の制御方式と適切に併用することが可能になる。そのため、本実施形態による電源装置１は、さらに電源の変換効率や反応速度を向上させつつ、軽負荷時にカレントモード制御を行うことができる。

また、本実施形態では、制御部１３は、一次側電流と反転電流とを、スイッチング素子（Ｑ１〜Ｑ４）をスイッチングするごとに、交互に切り替えて、制御波形を生成する。
これにより、本実施形態による電源装置１は、より簡易な手段により、一次側電流と反転電流とを切り替えて、カレントモード制御のための制御波形を適切に生成することができる。

また、本実施形態では、制御部１３は、一次側電流の立ち上がり、又は、立ち下がりのタイミングで、一次側電流と反転電流とを切り替えて、制御波形を生成する。
これにより、本実施形態による電源装置１は、より簡易な手段により、一次側電流と反転電流とを切り替えて、カレントモード制御のための制御波形を適切に生成することができる。

また、本実施形態では、フルブリッジ回路２０は、スイッチング素子Ｑ１（第１のスイッチング素子）、スイッチング素子Ｑ２（第２のスイッチング素子）、スイッチング素子Ｑ３（第３のスイッチング素子）、及びスイッチング素子Ｑ４（第４のスイッチング素子）を有し、当該４つのスイッチング素子（Ｑ１〜Ｑ４）をブリッジ接続して構成する。制御部１３は、トランスＴＬ１の一次側コイルＴＬ１１の第１端に接続されるスイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティにより制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をＰＷＭ（パルス幅変調）によりカレントモード制御方式で制御する。
これにより、本実施形態による電源装置１は、ＰＷＭ（パルス幅変調）により制御するので、カレントモード制御を、より簡易な構成により行うことが可能になる。

また、本実施形態による電源装置１は、ＤＣ／ＤＣコンバータ１０を複数（例えば、３個）備え、複数のＤＣ／ＤＣコンバータ１０は、各ＤＣ／ＤＣコンバータ１０の制御波形の電流ピーク値が一致するように制御する。すなわち、複数のＤＣ／ＤＣコンバータ１０は、複数のＤＣ／ＤＣコンバータ１０における全ての制御波形の電流ピーク値が一致するように制御する。
これにより、本実施形態による電源装置１は、複数相の交流電源を入力とした場合であっても、全ての電流ピーク値が一致するようにカレントモード制御することにより、各相電流のバランスが取れるため、容易に電源の変換効率を向上させることができる。

また、本実施形態では、ＤＣ／ＤＣコンバータ１０は、一次側コイルＴＬ１１と直列に接続されている直列リアクトルＬ１を備えている。
これにより、本実施形態による電源装置１は、直列リアクトルＬ１と、寄生容量（Ｃ１〜Ｃ４、Ｃ６、Ｃ７）、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ６をＺＶＳ動作させることができる。このことにより、本実施形態による電源装置１は、スイッチング損失を低減させることができるので、さらに電源の変換効率を向上させることができる。

また、本実施形態による電源制御方法は、上述したＤＣ／ＤＣコンバータ１０を備える電源装置１の電源制御方法であって、制御部１３が、一次側コイルＴＬ１１の電圧が負から正になるタイミングで当該一次側電流に切り替え、一次側コイルＴＬ１１の電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、一次側電流及び反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子（Ｑ１〜Ｑ４）のオン・オフを制御する。
これにより、本実施形態による電源制御方法は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、本実施形態の一例として、図１に示す電源装置１及び図２に示すＤＣ／ＤＣコンバータ１０の構成を説明したが、これらに限定されるものではない。例えば、電源装置１は、３つ以上のＤＣ／ＤＣコンバータ１０を備えた複数相の交流電源に対応する構成であってもよいし、ＰＦＣ部２を備えない構成であってもよい。
また、ＤＣ／ＤＣコンバータ１０は、直列リアクトルＬ１、共振コンデンサＣ５、及びダイオード（Ｄ５、Ｄ６）の一部又は全部を備えない構成であってもよい。

また、トランスＴＬ１は、センタタップ付きの二次側コイル（ＴＬ１２、ＴＬ１３）を備える例を説明したが、センタタップを有さないものであってもよい。
また、同期整流回路３０は、両波整流回路である例を説明したが、これに限定されるものではなく、フルブリッジなどの全波整流回路であってもよい。
また、上記の実施形態において、ＤＣ／ＤＣコンバータ１０は、フルブリッジ回路２０を備える例を説明したが、フルブリッジ回路２０の代わりにハーフブリッジ回路を備えるようにしてもよい。

また、上記の実施形態において、制御部１３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を５０％の固定のデューティにより制御する例を説明したが、これに限定されるものではなく、他のデューティにより制御するようにしてもよい。
また、上記の実施形態において、切替判定部１３３は、駆動信号Ｇ１及び駆動信号Ｇ２の立ち上がりのタイミングで正相信号ＶＩＰと反転信号ＶＩＮを切り替えるようにする例を説明したが、これに限定されるものではない。例えば、キャリア信号のＨ状態の期間（期間ＴＲＡ）とＬ状態の期間（期間ＴＲＢ）とで切り替えるようにしてもよいし、一次側電流Ｉｃｔ（電圧Ｖｉｃｔに対応）の立ち上がり期間と、立ち下がり期間とで切り替えるようにしてもよい。

また、上記の実施形態において、制御部１３が、駆動信号Ｇ５を駆動信号Ｇ１の反転信号として生成し、駆動信号Ｇ６を駆動信号Ｇ２の反転信号として生成する例を説明したが、これに限定されるものではない。例えば、制御部１３は、駆動信号Ｇ５を駆動信号Ｇ４の反転信号として生成し、駆動信号Ｇ６を駆動信号Ｇ３の反転信号として生成するようにしてもよい。

また、上記の実施形態では、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を第１のスイッチング素子及び第２のスイッチング素子として説明したが、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を第１のスイッチング素子及び第２のスイッチング素子としてもよい。また、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を第３のスイッチング素子及び第４のスイッチング素子として説明したが、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を第３のスイッチング素子及び第４のスイッチング素子としてもよい。
また、制御信号生成部１４０は、ＰＩＤ制御に基づいて、コントロール電圧Ｖｅｒを生成する例を説明したが、他の制御方式によりコントロール電圧Ｖｅｒを生成してもよい。

また、上記の制御部１３は、図３に示す回路構成に限定されるものではなく、他の回路構成により実現されてもよい。例えば、コンパレータ１３６（１３６−１、１３６−２、１３６−３）は、−入力端子がコントロール電圧Ｖｅｒの信号線に接続され、＋入力端子が信号ＶＩＣＯＮの信号線に接続される例を説明したが、−入力端子が信号ＶＩＣＯＮの信号線に接続され、＋入力端子がコントロール電圧Ｖｅｒの信号線に接続されるようにしてもよい。また、この場合、ＲＳフリップフロップ１３７、及びＲＳフリップフロップ１３８（１３８−１、１３８−２、１３８−３）には、Ｒ端子がＬ状態でリセットする負論理リセットのＲＳフリップフロップを適用する。
また、上記の実施形態において、制御部１３（１３ａ）の各部の処理は、ＩＣ（Integrated Circuit）などの専用のハードウェアで実現してもよいし、ソフトウェア処理によって実現されてもよい。

上述の電源装置１は内部に、コンピュータシステムを有している。そして、上述した制御部１３（１３ａ）の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。

１ 電源装置
２、２−１、２−２、２−３ ＰＦＣ部
１０、１０−１、１０−２、１０−３ ＤＣ／ＤＣコンバータ
１１ 電流検出部
１２ 電圧検出部
１３、１３ａ 制御部
２０ フルブリッジ回路
３０ 同期整流回路
４０ ドライバ部
４１、４２、４３、４４、４４−１、４４−２、４４−３、４５、４６ ドライバ
１３０、１３０−１、１３０−２、１３０−３ 制御波形生成部
１３１ バッファ部
１３２ 反転部
１３３ 切替判定部
１３４ 選択出力部
１３５ 加算部
１３６、１３６−１、１３６−２、１３６−３ コンパレータ
１３７、１３８、１３８−１、１３８−２、１３８−３ ＲＳフリップフロップ
１４０ 制御信号生成部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ６、Ｃ７ 寄生容量
Ｃ５ 共振コンデンサ
Ｃｉ、Ｃｏ 平滑コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ７、Ｄ８ ボディダイオード
Ｄ５、Ｄ６ ダイオード
Ｌ１ 直列リアクトル
Ｌ２ チョークコイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６ スイッチング素子
ＴＬ１ トランス
ＴＬ１１ 一次側コイル
ＴＬ１２、ＴＬ１３ 二次側コイル
ＲＬ 負荷

Claims (7)

1. ＤＣ／ＤＣコンバータを備える電源装置であって、
   前記ＤＣ／ＤＣコンバータは、
   スイッチング素子を有するブリッジ回路と、
   前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、
   前記二次側コイルに接続された同期整流回路と、
   前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と
   を備え、
   前記制御部は、
   前記一次側コイルの電圧が負から正になるタイミングで当該一次側電流に切り替え、前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、前記一次側電流及び前記反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、前記カレントモード制御方式で前記スイッチング素子のオン・オフを制御する
   ことを特徴とする電源装置。
2. 前記制御部は、少なくとも軽負荷時に、前記一次側電流又は前記反転電流に基づいて前記制御波形を生成する
   ことを特徴とする請求項１に記載の電源装置。
3. 前記制御部は、
   前記一次側電流と前記反転電流とを、前記スイッチング素子をスイッチングするごとに、交互に切り替えて、前記制御波形を生成する
   ことを特徴とする請求項１又は請求項２に記載の電源装置。
4. 前記制御部は、
   前記一次側電流の立ち上がり、又は、立ち下がりのタイミングで、前記一次側電流と前記反転電流とを切り替えて、前記制御波形を生成する
   ことを特徴とする請求項１から請求項３のいずれか一項に記載の電源装置。
5. 前記ブリッジ回路は、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有し、当該４つのスイッチング素子をブリッジ接続して構成し、
   前記制御部は、
   前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び第４のスイッチング素子をパルス幅変調によりカレントモード制御方式で制御する
   ことを特徴とする請求項１から請求項４のいずれか一項に記載の電源装置。
6. 前記ＤＣ／ＤＣコンバータを複数備え、
   複数の前記ＤＣ／ＤＣコンバータは、複数の前記ＤＣ／ＤＣコンバータにおける全ての前記制御波形の電流ピーク値が一致するように制御する
   ことを特徴とする請求項１から請求項５のいずれか一項に記載の電源装置。
7. ＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、
   前記ＤＣ／ＤＣコンバータは、
   スイッチング素子を有するブリッジ回路と、
   前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、
   前記二次側コイルに接続された同期整流回路と、
   前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と
   を備え、
   前記制御部が、
   前記一次側コイルの電圧が負から正になるタイミングで当該一次側電流に切り替え、前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、前記一次側電流及び前記反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、前記カレントモード制御方式で前記スイッチング素子のオン・オフを制御する
   ことを特徴とする電源制御方法。

Images