JP2016184373A5 - 電子機器 - Google Patents

Description

このような課題を解決するために、本発明のうち請求項１に記載の発明は、
プロセス制御システムにおける、二重化された制御ネットワークに接続するための第１のネットワークインタフェース及び第２のネットワークインタフェースと、ホストＯＳとを具備する電子機器において、
前記ホストＯＳに、
前記第１及び第２のネットワークインタフェースと接続し、予め規定された時間内に前記制御ネットワークを介して行われる他の機器と自装置との通信を維持するリアルタイム通信部と、
ゲストＯＳと、このゲストＯＳで動作するアプリケーションソフトウェアとを備える仮想化部と、
を具備し、
前記リアルタイム通信部及び前記仮想化部は、同一のハードウェア上に搭載され、前記制御ネットワークにおける接続の維持及び前記アプリケーションソフトウェアの動作を、互いに別のプロセスとして動作することを特徴とする。

請求項２記載の発明は、請求項１記載の電子機器において、
前記リアルタイム通信部は、前記第１のネットワークインタフェースと接続される稼働中の一方の制御ネットワークにおける異常を検出する経路診断部と、この経路診断部の異常検出結果に基づいて、前記一方の制御ネットワークから前記第２のネットワークインタフェースと接続される待機中の他方の前記制御ネットワークに切り替える冗長化ネットワーク切替部とを備えることを特徴とする。

請求項３記載の発明は、請求項１または請求項２に記載の電子機器において、
前記リアルタイム通信部は、データ入出力部と、前記制御ネットワークを介して受信したプロセス制御に基づくデータの状態を確認するデータチェック部と、前記データに対して欠落を検出すると、前記制御ネットワークを介して前記データの送信元に再送信を指示するデータ要求部とを備えることを特徴とする。

請求項４記載の発明は、請求項１から請求項３のいずれかに記載の電子機器において、
前記リアルタイム通信部及び前記仮想化部を互いに別のプロセスとして動作するために、前記リアルタイム通信部及び前記仮想化部に前記ハードウェア上のマルチコアＣＰＵにおけるＣＰＵコアをそれぞれ割り当てることを特徴とする。

請求項５記載の発明は、請求項１から請求項４のいずれかに記載の電子機器において、
前記電子機器は、プラントの制御および安全計装制御の少なくともいずれかを行うことを特徴とする。

Claims (5)

1. プロセス制御システムにおける、二重化された制御ネットワークに接続するための第１のネットワークインタフェース及び第２のネットワークインタフェースと、ホストＯＳとを具備する電子機器において、
   前記ホストＯＳに、
   前記第１及び第２のネットワークインタフェースと接続し、予め規定された時間内に前記制御ネットワークを介して行われる他の機器と自装置との通信を維持するリアルタイム通信部と、
   ゲストＯＳと、このゲストＯＳで動作するアプリケーションソフトウェアとを備える仮想化部と、
   を具備し、
   前記リアルタイム通信部及び前記仮想化部は、同一のハードウェア上に搭載され、前記制御ネットワークにおける接続の維持及び前記アプリケーションソフトウェアの動作を、互いに別のプロセスとして動作することを特徴とする電子機器。
2. 前記リアルタイム通信部は、前記第１のネットワークインタフェースと接続される稼働中の一方の制御ネットワークにおける異常を検出する経路診断部と、この経路診断部の異常検出結果に基づいて、前記一方の制御ネットワークから前記第２のネットワークインタフェースと接続される待機中の他方の前記制御ネットワークに切り替える冗長化ネットワーク切替部とを備えることを特徴とする請求項１に記載の電子機器。
3. 前記リアルタイム通信部は、データ入出力部と、前記制御ネットワークを介して受信したプロセス制御に基づくデータの状態を確認するデータチェック部と、前記データに対して欠落を検出すると、前記制御ネットワークを介して前記データの送信元に再送信を指示するデータ要求部とを備えることを特徴とする請求項１または請求項２に記載の電子機器。
4. 前記リアルタイム通信部及び前記仮想化部を互いに別のプロセスとして動作するために、前記リアルタイム通信部及び前記仮想化部に前記ハードウェア上のマルチコアＣＰＵにおけるＣＰＵコアをそれぞれ割り当てることを特徴とする請求項１から請求項３のいずれかに記載の電子機器。
5. 前記電子機器は、プラントの制御および安全計装制御の少なくともいずれかを行うことを特徴とする請求項１から請求項４のいずれかに記載の電子機器。