JP2016181970A - Power conversion device and power conversion device control method - Google Patents

Power conversion device and power conversion device control method Download PDF

Info

Publication number
JP2016181970A
JP2016181970A JP2015060336A JP2015060336A JP2016181970A JP 2016181970 A JP2016181970 A JP 2016181970A JP 2015060336 A JP2015060336 A JP 2015060336A JP 2015060336 A JP2015060336 A JP 2015060336A JP 2016181970 A JP2016181970 A JP 2016181970A
Authority
JP
Japan
Prior art keywords
power
time
circuit
turn
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015060336A
Other languages
Japanese (ja)
Other versions
JP6536791B2 (en
Inventor
祐輔 圖子
Yusuke Zushi
祐輔 圖子
啓一郎 沼倉
Keiichiro Numakura
啓一郎 沼倉
卓 下村
Takumi Shimomura
卓 下村
林 哲也
Tetsuya Hayashi
林  哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2015060336A priority Critical patent/JP6536791B2/en
Publication of JP2016181970A publication Critical patent/JP2016181970A/en
Application granted granted Critical
Publication of JP6536791B2 publication Critical patent/JP6536791B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a power conversion device and a power conversion device control method, which can discharge power stored in a smoothing capacitor without an increase in device scale.SOLUTION: A power conversion device comprises: a semiconductor switch group which includes a smoothing capacitor C1 and a plurality of series connected circuits of a plurality of semiconductor switches; and a control part for switching ON and OFF of each of semiconductor switches Tr1-Tr6 included in the semiconductor switch group. The control part includes a gate drive circuit 21, a main control circuit 22 and a vehicle control circuit 15. When DC power is converted to AC power, a turn-on time of each semiconductor switch is assumed to be a first turn-on time and when power stored in the smoothing capacitor is discharged, the turn-on time of at least one semiconductor switch included in each series-connected circuit is changed to a second turn-on time longer than the first turn-on time.SELECTED DRAWING: Figure 1

Description

本発明は、直流電力を交流電力に変換する電力変換装置、及び電力変換装置の制御方法に係り、特に、平滑コンデンサに蓄積された電力を放電する技術に関する。   The present invention relates to a power conversion device that converts direct current power into alternating current power, and a control method for the power conversion device, and more particularly to a technique for discharging power stored in a smoothing capacitor.

例えば、電気自動車に設けられるインバータ等の電力変換装置は、平滑コンデンサを備えている。このような電力変換装置では、車両の運転停止時や事故の発生時等において、平滑コンデンサに蓄積された電力(残留電荷)を放電する必要がある。平滑コンデンサの放電方法の従来例として、例えば、特開2012−205428号公報(特許文献1)に開示されたものが知られている。特許文献1では、平滑コンデンサに対して並列的に、放電抵抗と半導体スイッチの直列接続回路を搭載している。そして、インバータの駆動を停止させる際にインバータと電源を接続するリレーが開放されると、これに連動して半導体スイッチをオンとし、放電抵抗に電流を流すことにより、平滑コンデンサに蓄積された電力を消費している。   For example, a power converter such as an inverter provided in an electric vehicle includes a smoothing capacitor. In such a power converter, it is necessary to discharge the electric power (residual charge) accumulated in the smoothing capacitor when the vehicle is stopped or an accident occurs. As a conventional example of a method for discharging a smoothing capacitor, for example, one disclosed in JP 2012-205428 A (Patent Document 1) is known. In Patent Document 1, a series connection circuit of a discharge resistor and a semiconductor switch is mounted in parallel with a smoothing capacitor. Then, when the relay that connects the inverter and the power supply is released when stopping the drive of the inverter, the semiconductor switch is turned on in conjunction with this, and the current stored in the smoothing capacitor is caused to flow through the discharge resistor. Is consumed.

特開2012−205428号公報JP 2012-205428 A

しかしながら、上述した特許文献1に開示された従来技術では、平滑コンデンサに蓄積された電力を放電させるために、高電圧に耐えられる半導体スイッチを追加して搭載する必要があり、装置が大規模化するという問題が発生する。   However, in the conventional technique disclosed in Patent Document 1 described above, in order to discharge the electric power stored in the smoothing capacitor, it is necessary to additionally mount a semiconductor switch capable of withstanding a high voltage, which increases the scale of the device. Problem occurs.

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、装置規模を大規模化することなく平滑コンデンサに蓄積された電力を放電することが可能な電力変換装置、及び電力変換装置の制御方法を提供することにある。   The present invention has been made to solve such a conventional problem, and the object of the present invention is to discharge the electric power stored in the smoothing capacitor without increasing the scale of the apparatus. An object of the present invention is to provide a power converter and a method for controlling the power converter.

上記目的を達成するため、本願発明の電力変換装置は、平滑コンデンサと、複数の半導体スイッチの直列接続回路を複数系統備えた半導体スイッチ群と、半導体スイッチ群に含まれる各半導体スイッチを切り替える制御部とを備える。そして、制御部は、直流電力を交流電力に変換する際には、各半導体スイッチのターンオン時間を第1のターンオン時間とし、平滑コンデンサに蓄積された電力を放電する際には、各系統の直列接続回路に含まれる少なくとも一つの半導体スイッチのターンオン時間を、第1のターンオン時間よりも長い第2のターンオン時間とする。   To achieve the above object, a power conversion device according to the present invention includes a smoothing capacitor, a semiconductor switch group including a plurality of series connection circuits of a plurality of semiconductor switches, and a control unit that switches each semiconductor switch included in the semiconductor switch group. With. Then, the control unit sets the turn-on time of each semiconductor switch as the first turn-on time when converting DC power to AC power, and discharges the power stored in the smoothing capacitor in series of each system. A turn-on time of at least one semiconductor switch included in the connection circuit is set as a second turn-on time longer than the first turn-on time.

また、本願発明の電力変換装置の制御方法は、直流電力を交流電力に変換する際には、複数の半導体スイッチの直列接続回路を複数系統備えた半導体スイッチ群の、各半導体スイッチのターンオン時間を第1のターンオン時間に設定して該半導体スイッチを切り替える。直流電力を平滑化する平滑コンデンサに蓄積された電力を放電する際には、各系統の直列接続回路に含まれる少なくとも一つの半導体スイッチのターンオン時間を、第1のターンオン時間よりも長い第2のターンオン時間として各半導体スイッチをオンとする。   Further, according to the control method of the power conversion device of the present invention, when converting DC power to AC power, the turn-on time of each semiconductor switch of a semiconductor switch group including a plurality of series connection circuits of a plurality of semiconductor switches is set. The semiconductor switch is switched at the first turn-on time. When discharging the electric power stored in the smoothing capacitor for smoothing the DC power, the turn-on time of at least one semiconductor switch included in the series connection circuit of each system is set to a second time longer than the first turn-on time. Each semiconductor switch is turned on as a turn-on time.

本発明に係る電力変換装置及び電力変換装置の制御方法では、第2のターンオン時間で半導体スイッチをオンとするので、装置規模を大規模化することなく平滑コンデンサに蓄積された電力を放電することが可能となる。   In the power conversion device and the method for controlling the power conversion device according to the present invention, the semiconductor switch is turned on in the second turn-on time, so that the electric power stored in the smoothing capacitor is discharged without increasing the device scale. Is possible.

本発明の第1〜第5実施形態に係る電力変換装置、及びその周辺機器の構成を示すブロック図である。It is a block diagram which shows the structure of the power converter device which concerns on 1st-5th embodiment of this invention, and its peripheral device. 本発明の第1実施形態に係る電力変換装置に設けられるゲート駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate drive circuit provided in the power converter device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る電力変換装置の、異常検知時の動作を示すフローチャートである。It is a flowchart which shows the operation | movement at the time of abnormality detection of the power converter device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る電力変換装置の、異常解決時の動作を示すフローチャートである。It is a flowchart which shows the operation | movement at the time of abnormality solution of the power converter device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る電力変換装置の、異常検知時の各信号の変化を示すタイミングチャートである。It is a timing chart which shows change of each signal at the time of abnormality detection of a power converter concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る電力変換装置の、異常解決時の各信号の変化を示すタイミングチャートである。It is a timing chart which shows the change of each signal at the time of abnormality solution of the power converter concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係り、第1のターンオン時間及び第2のターンオン時間で変化する半導体スイッチの電圧、電流の変化を示すグラフである。6 is a graph showing changes in the voltage and current of the semiconductor switch that change with the first turn-on time and the second turn-on time according to the first embodiment of the present invention. 本発明の第1実施形態に係る電力変換装置の、平滑コンデンサを放電する際の電流の流れを示す説明図である。It is explanatory drawing which shows the flow of the electric current at the time of discharging the smoothing capacitor of the power converter device which concerns on 1st Embodiment of this invention. 本発明の第2実施形態に係る電力変換装置に設けられるゲート駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate drive circuit provided in the power converter device which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る電力変換装置に設けられるゲート駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate drive circuit provided in the power converter device which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る電力変換装置に設けられるゲート駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate drive circuit provided in the power converter device which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る電力変換装置の、異常検知時の各信号の変化を示すタイミングチャートである。It is a timing chart which shows change of each signal at the time of abnormality detection of a power converter concerning a 5th embodiment of the present invention. 本発明の第6実施形態に係る電力変換装置、及びその周辺機器の構成を示すブロック図である。It is a block diagram which shows the structure of the power converter device which concerns on 6th Embodiment of this invention, and its peripheral device. 本発明の第6実施形態に係る電力変換装置の、異常検知時の各信号の変化を示すタイミングチャートである。It is a timing chart which shows the change of each signal at the time of abnormality detection of the power converter concerning a 6th embodiment of the present invention. 本発明の第7実施形態に係る電力変換装置、及びその周辺機器の構成を示すブロック図である。It is a block diagram which shows the structure of the power converter device which concerns on 7th Embodiment of this invention, and its peripheral device.

以下、本発明の実施形態を図面に基づいて説明する。なお、以下では車両に搭載される電力変換装置を例に挙げて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, a power conversion device mounted on a vehicle will be described as an example.

[第1実施形態の説明]
図1は、本発明の第1実施形態に係る電力変換装置、及びその周辺機器の構成を示すブロック図である。第1実施形態に係る電力変換装置は、リレー回路12と、インバータ装置13と、該インバータ装置13及びリレー回路12に駆動用の指令を出力する車両制御回路15を備えている。また、周辺機器として、直流電源11、及びモータ14(負荷)が接続されている。直流電源11は、例えば、車両に搭載される強電バッテリであり、モータ14は、電気自動車の駆動用として用いられるモータである。
[Description of First Embodiment]
FIG. 1 is a block diagram illustrating a configuration of a power conversion device according to the first embodiment of the present invention and peripheral devices thereof. The power conversion device according to the first embodiment includes a relay circuit 12, an inverter device 13, and a vehicle control circuit 15 that outputs a drive command to the inverter device 13 and the relay circuit 12. A DC power source 11 and a motor 14 (load) are connected as peripheral devices. The DC power source 11 is, for example, a high-power battery mounted on a vehicle, and the motor 14 is a motor used for driving an electric vehicle.

リレー回路12は、リレー31、32、33を備えている。リレー31は、リレーコイル31c及びリレー接点31rを備えており、リレー接点31rは、直流電源11のプラス側端子に接続されている。リレー32は、リレーコイル32c及びリレー接点32rを備えており、リレー接点32rは、直流電源11のマイナス側端子に接続され、更に抵抗R101が直列に接続されている。リレー33は、リレーコイル33c及びリレー接点33rを備えており、リレー接点33rは、直流電源11のマイナス側端子に接続されている。そして、インバータ装置13の駆動開始時には、リレー接点31rと32rをオンとして抵抗R101に電流を流すことにより過電流を抑制し、その後、リレー接点32rをオフとし、リレー接点31rと33rをオンとするように切り替える。また、イグニッションがオフとされた場合や衝突等の異常が検知された場合には、各リレー接点31r、32r、33rを全て開放して、直流電源11よりの電力供給を停止する。   The relay circuit 12 includes relays 31, 32, and 33. The relay 31 includes a relay coil 31 c and a relay contact 31 r, and the relay contact 31 r is connected to the plus side terminal of the DC power supply 11. The relay 32 includes a relay coil 32c and a relay contact 32r. The relay contact 32r is connected to the negative terminal of the DC power supply 11, and a resistor R101 is connected in series. The relay 33 includes a relay coil 33 c and a relay contact 33 r, and the relay contact 33 r is connected to the negative terminal of the DC power supply 11. Then, at the start of driving of the inverter device 13, the relay contacts 31r and 32r are turned on and current is passed through the resistor R101 to suppress overcurrent, and then the relay contact 32r is turned off and the relay contacts 31r and 33r are turned on. Switch as follows. Further, when the ignition is turned off or an abnormality such as a collision is detected, all the relay contacts 31r, 32r, 33r are opened, and the power supply from the DC power supply 11 is stopped.

インバータ装置13は、直流電源11より供給される直流電力を平滑化する平滑コンデンサC1と、6個の半導体スイッチTr1〜Tr6からなる半導体スイッチ群と、ゲート駆動回路21、及び主制御回路22を備えている。そして、直流電源11より出力される直流電圧を三相の交流電圧に変換して、モータ14に交流電圧を供給する。なお、本実施形態では、半導体スイッチの一例としてIGBT(絶縁ゲートバイポーラトランジスタ)を例に挙げて説明する。本発明に用いられる半導体スイッチは、IGBTに限定されるものではない。   The inverter device 13 includes a smoothing capacitor C1 that smoothes the DC power supplied from the DC power supply 11, a semiconductor switch group that includes six semiconductor switches Tr1 to Tr6, a gate drive circuit 21, and a main control circuit 22. ing. Then, the DC voltage output from the DC power supply 11 is converted into a three-phase AC voltage, and the AC voltage is supplied to the motor 14. In the present embodiment, an IGBT (insulated gate bipolar transistor) will be described as an example of the semiconductor switch. The semiconductor switch used in the present invention is not limited to the IGBT.

半導体スイッチTr1とTr2は直列接続されており、半導体スイッチTr1はU相の上側アームとされ、半導体スイッチTr2はU相の下側アームとされ、U相のハーフブリッジ回路を形成している。また、各半導体スイッチTr1、Tr2にはダイオードD1、D2が設けられている。   The semiconductor switches Tr1 and Tr2 are connected in series, the semiconductor switch Tr1 is a U-phase upper arm, and the semiconductor switch Tr2 is a U-phase lower arm, forming a U-phase half-bridge circuit. Each semiconductor switch Tr1, Tr2 is provided with diodes D1, D2.

半導体スイッチTr3とTr4は直列接続されており、半導体スイッチTr3はV相の上側アームとされ、半導体スイッチTr4はV相の下側アームとされ、V相のハーフブリッジ回路を形成している。また、各半導体スイッチTr3、Tr4にはダイオードD3、D4が設けられている。半導体スイッチTr5とTr6は直列接続されており、半導体スイッチTr5はW相の上側アームとされ、半導体スイッチTr6はW相の下側アームとされ、W相のハーフブリッジ回路を形成している。また、各半導体スイッチTr5、Tr6にはダイオードD5、D6が設けられている。即ち、複数の半導体スイッチの直列接続回路が複数系統備えられている。   The semiconductor switches Tr3 and Tr4 are connected in series, the semiconductor switch Tr3 is a V-phase upper arm, and the semiconductor switch Tr4 is a V-phase lower arm, forming a V-phase half-bridge circuit. Each semiconductor switch Tr3, Tr4 is provided with diodes D3, D4. The semiconductor switches Tr5 and Tr6 are connected in series, the semiconductor switch Tr5 is a W-phase upper arm, and the semiconductor switch Tr6 is a W-phase lower arm, forming a W-phase half-bridge circuit. Further, diodes D5 and D6 are provided in the semiconductor switches Tr5 and Tr6, respectively. That is, a plurality of series connection circuits of a plurality of semiconductor switches are provided.

また、平滑コンデンサC1に対して並列の放電用抵抗Rd(電力消費用の抵抗)が設けられている。該放電用抵抗は、平滑コンデンサC1が充電されている状態で長時間インバータ装置13が作動しない場合に、平滑コンデンサC1に蓄積されている電力を徐々に放電させるための抵抗であり、一般的なインバータ装置に標準的に搭載されている。   Further, a discharge resistor Rd (resistance for power consumption) is provided in parallel with the smoothing capacitor C1. The discharging resistor is a resistor for gradually discharging the electric power stored in the smoothing capacitor C1 when the inverter device 13 does not operate for a long time while the smoothing capacitor C1 is charged. It is mounted on the inverter device as standard.

ゲート駆動回路21は、各半導体スイッチTr1〜Tr6のゲートに駆動信号を供給して、各半導体スイッチTr1〜Tr6のオン、オフを制御する。   The gate drive circuit 21 supplies a drive signal to the gates of the semiconductor switches Tr1 to Tr6 to control on / off of the semiconductor switches Tr1 to Tr6.

主制御回路22は、インバータ装置13を総括的に制御する。特に、回転数センサ51よりモータ14の回転数データを取得し、モータ14が所望の回転数で駆動するように、ゲート駆動回路21に駆動指令を出力する。また、車両制御回路15より、放電モード信号(第2のターンオン時間への切替信号)が与えられた際には、各半導体スイッチTr1〜Tr6を全てオンとして、平滑コンデンサC1に蓄積された電力を放電する処理を行う。   The main control circuit 22 generally controls the inverter device 13. In particular, the rotational speed data of the motor 14 is acquired from the rotational speed sensor 51, and a drive command is output to the gate drive circuit 21 so that the motor 14 is driven at a desired rotational speed. Further, when a discharge mode signal (switching signal to the second turn-on time) is given from the vehicle control circuit 15, all the semiconductor switches Tr1 to Tr6 are turned on, and the electric power stored in the smoothing capacitor C1 is consumed. A discharge process is performed.

車両制御回路15は、例えば車両に搭載されるECU(electronic control unit)等に含まれる回路であり、リレー回路12に開放、接続を指示する信号を出力する。具体的には、車両のイグニッションがオンとされた際には、リレー接点31r、32rをオンとし、その後、接点32rをオフ、接点33rをオンとして、直流電源11より出力される電圧をインバータ装置13に供給する制御を行う。また、イグニッションがオフとされた場合、或いは、事故の発生によりインバータ装置13を停止させる場合に、リレー回路12に開放指令信号を出力して各リレー31〜33をオフとする制御を行う。更には、平滑コンデンサC1の両端に接続された電圧センサ(図示省略)で検出される電圧データを主制御回路22に出力し、また、各リレー31〜33がオフとされた場合や衝突が発生した場合には、放電モード信号を主制御回路22に出力する。   The vehicle control circuit 15 is a circuit included in, for example, an ECU (electronic control unit) mounted on the vehicle, and outputs a signal that instructs the relay circuit 12 to open and connect. Specifically, when the ignition of the vehicle is turned on, the relay contacts 31r and 32r are turned on, the contact 32r is turned off, the contact 33r is turned on, and the voltage output from the DC power supply 11 is converted into the inverter device. 13 is controlled. Further, when the ignition is turned off, or when the inverter device 13 is stopped due to the occurrence of an accident, a control to turn off the relays 31 to 33 is performed by outputting an open command signal to the relay circuit 12. Furthermore, voltage data detected by voltage sensors (not shown) connected to both ends of the smoothing capacitor C1 is output to the main control circuit 22, and when the relays 31 to 33 are turned off or a collision occurs. If so, a discharge mode signal is output to the main control circuit 22.

ゲート駆動回路21、主制御回路22及び車両制御回路15は、各半導体スイッチTr1〜Tr6からなる半導体スイッチ群に含まれる各半導体スイッチTr1〜Tr6のオン、オフを切り替える制御部としての機能を備えている。   The gate drive circuit 21, the main control circuit 22, and the vehicle control circuit 15 have a function as a control unit that switches on and off the semiconductor switches Tr1 to Tr6 included in the semiconductor switch group including the semiconductor switches Tr1 to Tr6. Yes.

また、車両制御回路15は、イグニッションのオフ、或いは事故の発生等に起因してリレー回路12が開放して電力の供給が停止した際にこれを検出する停止検出部としての機能を備えている。更に、該車両制御回路15は、直流電源11から平滑コンデンサC1への直流電力の供給が停止検出部にて検出された際に、平滑コンデンサC1に蓄積された電力を放電する処理を実行する機能を備えている。   The vehicle control circuit 15 also has a function as a stop detection unit that detects when the relay circuit 12 is opened due to the ignition being turned off or the occurrence of an accident and the supply of power is stopped. . Further, the vehicle control circuit 15 performs a process of discharging the electric power accumulated in the smoothing capacitor C1 when the supply of DC power from the DC power supply 11 to the smoothing capacitor C1 is detected by the stop detection unit. It has.

なお、ゲート駆動回路21、主制御回路22、及び車両制御回路15は、例えば、中央演算ユニット(CPU)や、RAM、ROM、ハードディスク等の記憶手段からなる一体型のコンピュータとして構成することができる。   The gate drive circuit 21, the main control circuit 22, and the vehicle control circuit 15 can be configured as an integrated computer including a central processing unit (CPU) and storage means such as a RAM, a ROM, and a hard disk. .

図2は、図1に示したゲート駆動回路21の一部の構成を示す回路図であり、図2(a)は回路構成を示し、図2(b)は電流の流れを示している。ゲート駆動回路21は、各半導体スイッチTr1〜Tr6のゲートに駆動信号を出力する制御を行う。図2では、6個の半導体スイッチTr1〜Tr6のうち、半導体スイッチTr6(W相の下側アーム)の制御回路を示している。つまり、図2に示す回路が各半導体スイッチTr1〜Tr6に対してそれぞれ設けられている。なお、ゲート駆動IC(31)は、その機能に応じて各半導体スイッチTr1〜Tr6のうち、少なくとも2つの間で共通化することも可能である。   2 is a circuit diagram showing a part of the configuration of the gate drive circuit 21 shown in FIG. 1, FIG. 2 (a) shows the circuit configuration, and FIG. 2 (b) shows the flow of current. The gate drive circuit 21 performs control to output drive signals to the gates of the semiconductor switches Tr1 to Tr6. FIG. 2 shows a control circuit for the semiconductor switch Tr6 (W-phase lower arm) among the six semiconductor switches Tr1 to Tr6. That is, the circuit shown in FIG. 2 is provided for each of the semiconductor switches Tr1 to Tr6. Note that the gate drive IC (31) can be shared between at least two of the semiconductor switches Tr1 to Tr6 depending on the function.

図2(a)に示すように、ゲート駆動回路21は、ゲート駆動IC(31)と、ゲートチャージコンデンサC21、C22と、プッシュプル回路36、及び、ゲート抵抗R11(制御端子抵抗)を備えている。   As shown in FIG. 2A, the gate drive circuit 21 includes a gate drive IC (31), gate charge capacitors C21 and C22, a push-pull circuit 36, and a gate resistor R11 (control terminal resistor). Yes.

ゲート駆動IC(31)は、VCC端子及びVEE端子を備えており、これらの端子にはそれぞれ絶縁電源35(電源部)の電源端子Vout+、Vout-より出力される電圧が供給される。また、ゲート駆動IC(31)は、出力端子「OUT」とグランド端子「GND」を備え、出力端子「OUT」はプッシュプル回路36を構成する各トランジスタQ1、Q2(半導体素子)の制御入力(例えば、バイポーラトランジスタのベース)に接続されている。即ち、「OUT」端子に接続される電線は2系統に分岐され、一方の分岐線はトランジスタQ1のベースに接続され、他方の分岐線はトランジスタQ2のベースに接続されている。また、グランド端子「GND」は、2つのゲートチャージコンデンサC21、C22の接続点に接続され、更に、半導体スイッチTr6の一方の端子(例えば、IGBTのエミッタ)に接続されている。   The gate drive IC (31) includes a VCC terminal and a VEE terminal, and voltages output from the power supply terminals Vout + and Vout− of the insulated power supply 35 (power supply unit) are supplied to these terminals, respectively. The gate drive IC (31) includes an output terminal “OUT” and a ground terminal “GND”, and the output terminal “OUT” is a control input (transistor element) of each transistor Q1, Q2 (semiconductor element) constituting the push-pull circuit 36. For example, it is connected to the base of a bipolar transistor. That is, the electric wire connected to the “OUT” terminal is branched into two systems, one branch line is connected to the base of the transistor Q1, and the other branch line is connected to the base of the transistor Q2. The ground terminal “GND” is connected to a connection point between the two gate charge capacitors C21 and C22, and is further connected to one terminal (for example, an emitter of the IGBT) of the semiconductor switch Tr6.

ゲートチャージコンデンサC21、C22は、外部より供給される電圧、即ち、絶縁電源35より供給される電力を、半導体スイッチTr6のゲート(制御端子)に電流を供給するための電力として蓄積するコンデンサである。   The gate charge capacitors C21 and C22 are capacitors that accumulate a voltage supplied from the outside, that is, power supplied from the insulated power supply 35, as power for supplying a current to the gate (control terminal) of the semiconductor switch Tr6. .

プッシュプル回路36は、トランジスタQ1、Q2の直列接続回路、及び電子スイッチQ11を備えており、ゲートチャージコンデンサC21、C22と半導体スイッチTr6のゲートとの間の接続、開放を切り替える。従って、ゲートチャージコンデンサC21、C22と、プッシュプル回路36は、絶縁電源35より供給される電力を蓄積して制御端子(Tr6のゲート)に供給する電力を生成するバッファ回路としての機能を備えている。   The push-pull circuit 36 includes a series connection circuit of transistors Q1 and Q2 and an electronic switch Q11, and switches connection and release between the gate charge capacitors C21 and C22 and the gate of the semiconductor switch Tr6. Therefore, the gate charge capacitors C21 and C22 and the push-pull circuit 36 have a function as a buffer circuit that accumulates the power supplied from the insulated power supply 35 and generates the power supplied to the control terminal (the gate of Tr6). Yes.

プッシュプル回路36には、回路開放用の電子スイッチQ11が直列接続されている。該電子スイッチQ11は、ノーマリオン型のMOSFET(ノーマリオン型のスイッチ)であり、該電子スイッチQ11のゲートには、該電子スイッチQ11のオン、オフを切り替えるフォトカプラPC1が設けられている。フォトカプラPC1は、例えばフォトトランジスタと発光ダイオードから成り、図1に示した主制御回路22より放電モード信号(後述)が出力された場合には、発光ダイオードが発光し、フォトトランジスタがオンとなって、電子スイッチQ11を開放する。即ち、電子スイッチQ11は、プッシュプル回路36を開放して(電流を遮断して)バッファ回路の機能を無効化するバッファ無効化回路としての機能を備えている。   The push-pull circuit 36 is connected in series with a circuit opening electronic switch Q11. The electronic switch Q11 is a normally-on type MOSFET (normally-on type switch), and a photocoupler PC1 for switching the electronic switch Q11 on and off is provided at the gate of the electronic switch Q11. The photocoupler PC1 is composed of, for example, a phototransistor and a light emitting diode. When a discharge mode signal (described later) is output from the main control circuit 22 shown in FIG. 1, the light emitting diode emits light and the phototransistor is turned on. Then, the electronic switch Q11 is opened. That is, the electronic switch Q11 has a function as a buffer invalidation circuit that invalidates the function of the buffer circuit by opening the push-pull circuit 36 (cutting off the current).

次に、上述のように構成された第1実施形態に係るインバータ装置13の作用を、図3、図4に示すフローチャート、及び図5、図6に示すタイミングチャートを参照して説明する。図3は車両に異常が発生したときの処理手順を示し、図4は異常が解決した後の処理手順を示している。また、図5(a)は車両制御回路15(図1参照)で検出される異常検知信号(例えば、車両の衝突を示す信号)を示し、(b)はリレー回路12の動作を示し、(c)は主制御回路22より出力される放電モード信号の変化を示し、(d)はゲート駆動回路21による平滑コンデンサC1の放電指示のタイミングを示し、(e)はゲート駆動回路21による各半導体スイッチTr1〜Tr6の全ゲートオフ信号のタイミングを示し、(f)は平滑コンデンサC1の端子間電圧の変化を示している。   Next, the operation of the inverter device 13 according to the first embodiment configured as described above will be described with reference to the flowcharts shown in FIGS. 3 and 4 and the timing charts shown in FIGS. FIG. 3 shows a processing procedure when an abnormality occurs in the vehicle, and FIG. 4 shows a processing procedure after the abnormality is solved. 5A shows an abnormality detection signal (for example, a signal indicating a vehicle collision) detected by the vehicle control circuit 15 (see FIG. 1), FIG. 5B shows the operation of the relay circuit 12, c) shows the change of the discharge mode signal output from the main control circuit 22, (d) shows the timing of the discharge instruction of the smoothing capacitor C1 by the gate drive circuit 21, and (e) shows each semiconductor by the gate drive circuit 21. The timing of all the gate-off signals of the switches Tr1 to Tr6 is shown, and (f) shows the change in the voltage between the terminals of the smoothing capacitor C1.

初めに、図3のステップS11において、例えば車両が衝突し、車両制御回路15にて車両の異常が検知された場合には、図5(a)に示すように、車両制御回路15は、時刻t1にて異常検知信号を検出する。   First, in step S11 of FIG. 3, for example, when a vehicle collides and an abnormality of the vehicle is detected by the vehicle control circuit 15, the vehicle control circuit 15 displays the time as shown in FIG. An abnormality detection signal is detected at t1.

ステップS12において、車両制御回路15は、この異常検知信号の検出に伴い、図5(b)に示すように時刻t1から若干遅れた時刻t2において、リレー回路12に設けられる各リレー31、32、33のリレー接点31r、32r、33rを開放する。従って、直流電源11とインバータ装置13との間が電気的に開放されるので、直流電源11より出力される電力の、平滑コンデンサC1への供給が阻止される。また、車両制御回路15は、リレー接点31r〜33rが開放されたことに伴い、主制御回路22に放電開始指令を出力する。   In step S12, the vehicle control circuit 15 detects each of the relays 31, 32, 32 provided in the relay circuit 12 at time t2, which is slightly delayed from time t1, as shown in FIG. The 33 relay contacts 31r, 32r, 33r are opened. Therefore, since the space between the DC power supply 11 and the inverter device 13 is electrically opened, the supply of the power output from the DC power supply 11 to the smoothing capacitor C1 is blocked. Further, the vehicle control circuit 15 outputs a discharge start command to the main control circuit 22 when the relay contacts 31r to 33r are opened.

ステップS13において、主制御回路22は、図5(c)に示すようにリレー31〜33が開放された時刻t2にて放電モードをオンとする。即ち、ゲート駆動回路21に放電モード信号を出力する。放電モード信号が出力されることにより、図2に示したフォトカプラPC1がオンとなり、これに伴って電子スイッチQ11がオフとなり、プッシュプル回路36が開放される。つまり、バッファ回路が無効化される。   In step S13, the main control circuit 22 turns on the discharge mode at time t2 when the relays 31 to 33 are opened as shown in FIG. That is, a discharge mode signal is output to the gate drive circuit 21. By outputting the discharge mode signal, the photocoupler PC1 shown in FIG. 2 is turned on, and accordingly, the electronic switch Q11 is turned off and the push-pull circuit 36 is opened. That is, the buffer circuit is invalidated.

更に、ステップS14において、主制御回路22は、図5(d)に示すように時刻t2よりも時間T1だけ遅れた時刻t3にてゲート駆動回路21に放電指示信号を出力する。放電指示信号が出力されることにより、ステップS15において、全ての半導体スイッチ、即ち、上側アームの半導体スイッチTr1、Tr3、Tr5、及び、下側アームの半導体スイッチTr2、Tr4、Tr6は、遅い速度(後述する第2のターンオン時間)でオフからオンに切り替わる。即ち、図2(a)に示した半導体スイッチTr6のゲートに流れる電流が抑制されるので、該半導体スイッチTr6のコレクタ、エミッタ間には遅い速度で電流が増加して流れることになる。他の半導体スイッチTr1〜Tr5についても同様である。この動作の詳細については後述する。   Further, in step S14, the main control circuit 22 outputs a discharge instruction signal to the gate drive circuit 21 at time t3, which is delayed by time T1 from time t2, as shown in FIG. 5 (d). By outputting the discharge instruction signal, in step S15, all the semiconductor switches, that is, the semiconductor switches Tr1, Tr3, Tr5 of the upper arm and the semiconductor switches Tr2, Tr4, Tr6 of the lower arm are slow ( It switches from off to on at a second turn-on time (to be described later). That is, since the current flowing through the gate of the semiconductor switch Tr6 shown in FIG. 2A is suppressed, the current increases and flows between the collector and emitter of the semiconductor switch Tr6 at a low speed. The same applies to the other semiconductor switches Tr1 to Tr5. Details of this operation will be described later.

各半導体スイッチTr1〜Tr6に電流が流れることにより、平滑コンデンサC1に蓄積されている電力が徐々に消費されるので、図5(f)に示すように、平滑コンデンサC1の端子間電圧は、時刻t3から徐々に低下する。   As the current flows through each of the semiconductor switches Tr1 to Tr6, the electric power stored in the smoothing capacitor C1 is gradually consumed. Therefore, as shown in FIG. Gradually decreases from t3.

車両制御回路15は、電圧センサ(図示省略)にて平滑コンデンサC1の端子間電圧を監視しており、図3のステップS16において、端子間電圧が閾値電圧Vthまで低下した場合には(ステップS16でYES)、ステップS17において、主制御回路22は、放電指示信号の出力を解除する。具体的には、図5(f)に示すように、時刻t4にて平滑コンデンサC1の端子間電圧が閾値電圧Vthを下回るので、この時刻t4にて図5(d)に示すように、放電指令信号の出力を解除する。これにより、図5(e)に示すように、全ての半導体スイッチTr1〜Tr6はオフとなる。   The vehicle control circuit 15 monitors the voltage between the terminals of the smoothing capacitor C1 with a voltage sensor (not shown), and when the voltage between the terminals drops to the threshold voltage Vth in step S16 of FIG. 3 (step S16). In step S17, the main control circuit 22 cancels the output of the discharge instruction signal. Specifically, as shown in FIG. 5 (f), the voltage across the terminals of the smoothing capacitor C1 falls below the threshold voltage Vth at time t4. Therefore, at time t4, as shown in FIG. Release the command signal output. Thereby, as shown in FIG.5 (e), all the semiconductor switches Tr1-Tr6 are turned off.

なお、図3に示したフローチャートでは、車両に異常が検知された際に、リレー接点31r〜33rを開放し、且つ、平滑コンデンサC1を放電する例を示したが、車両のイグニッションがオフとされた場合においても同様の動作が行われる。即ち、イグニッションがオフとされた場合には、各リレー接点31r〜33rが開放されるので、この場合においても上記と同様の手順で平滑コンデンサC1を放電させる。   In the flowchart shown in FIG. 3, when an abnormality is detected in the vehicle, the relay contacts 31r to 33r are opened and the smoothing capacitor C1 is discharged. However, the ignition of the vehicle is turned off. The same operation is performed even in the case where That is, when the ignition is turned off, the relay contacts 31r to 33r are opened. In this case, the smoothing capacitor C1 is discharged in the same procedure as described above.

次に、車両の異常が解除された場合の処理について図4に示すフローチャート、及び図6に示すタイミングチャートを参照して説明する。また、図6(a)は車両制御回路15(図1参照)で検出される異常検知信号を示し、(b)はリレー回路12の動作を示し、(c)は主制御回路22より出力される放電モード信号の変化を示し、(d)は各半導体スイッチTr1〜Tr6によるPWM制御の実行(オン)、停止(オフ)を示し、(e)はゲート駆動回路21による各半導体スイッチTr1〜Tr6の全ゲートオフ信号のタイミングを示し、(f)は平滑コンデンサC1の端子間電圧の変化を示している。   Next, processing when the abnormality of the vehicle is canceled will be described with reference to a flowchart shown in FIG. 4 and a timing chart shown in FIG. 6A shows an abnormality detection signal detected by the vehicle control circuit 15 (see FIG. 1), FIG. 6B shows the operation of the relay circuit 12, and FIG. 6C is output from the main control circuit 22. (D) shows execution (on) and stop (off) of PWM control by each semiconductor switch Tr1 to Tr6, and (e) shows each semiconductor switch Tr1 to Tr6 by the gate drive circuit 21. (F) shows the change in the voltage between the terminals of the smoothing capacitor C1.

図4のステップS31にて、車両に生じた異常が解除された場合には、図6(a)に示すように、時刻t11において、車両制御回路15で検出される異常検知信号がオフとなる。   When the abnormality that has occurred in the vehicle is canceled in step S31 of FIG. 4, as shown in FIG. 6A, the abnormality detection signal detected by the vehicle control circuit 15 is turned off at time t11. .

ステップS32において、車両制御回路15は、異常検知を解除し放電指示信号の出力を停止する。   In step S32, the vehicle control circuit 15 cancels the abnormality detection and stops outputting the discharge instruction signal.

ステップS33において、車両制御回路15は、図6(b)に示すように、時刻t11よりも若干遅れた時刻t12にて、リレー回路12に設けられる各リレー31〜33をオン(閉)とする。具体的には、初めにリレー31、32のリレー接点31r、32rをオンとし、その後、リレー33のリレー接点33rをオンとすることにより、直流電源11より出力される直流電力をインバータ装置13に供給する。即ち、車両制御回路15(制御部)は、リレー回路12が接続から開放に切り替えられた際には、平滑コンデンサC1に蓄積された電力を放電し、その後、該平滑コンデンサC1の電圧が予め設定した閾値電圧Vthに低下した後に、各半導体スイッチTr1〜Tr6による交流電力への変換のための駆動が可能となるように設定する機能を備えている。   In step S33, as shown in FIG. 6B, the vehicle control circuit 15 turns on (closes) the relays 31 to 33 provided in the relay circuit 12 at a time t12 slightly delayed from the time t11. . Specifically, first, the relay contacts 31r and 32r of the relays 31 and 32 are turned on, and then the relay contact 33r of the relay 33 is turned on, whereby the DC power output from the DC power supply 11 is supplied to the inverter device 13. Supply. That is, the vehicle control circuit 15 (control unit) discharges the electric power stored in the smoothing capacitor C1 when the relay circuit 12 is switched from connection to open, and then the voltage of the smoothing capacitor C1 is preset. After the threshold voltage Vth is lowered, the semiconductor switches Tr1 to Tr6 have a function of setting so that driving for conversion to AC power is possible.

更に、主制御回路22は、図6(c)に示すように、放電モード信号をオフとする。その結果、図2に示したフォトカプラPC1がオフとされ、ノーマリオン型の電子スイッチQ11がオンとなるので、プッシュプル回路36が導通する。   Further, the main control circuit 22 turns off the discharge mode signal as shown in FIG. As a result, the photocoupler PC1 shown in FIG. 2 is turned off and the normally-on type electronic switch Q11 is turned on, so that the push-pull circuit 36 becomes conductive.

ステップS34において、平滑コンデンサC1はリレー31、33がオンとされたことによりプリチャージされる。すると、図6(f)に示すように、平滑コンデンサC1の端子間電圧が上昇する。   In step S34, the smoothing capacitor C1 is precharged when the relays 31 and 33 are turned on. Then, as shown in FIG. 6F, the voltage across the terminals of the smoothing capacitor C1 increases.

その後、ステップS35において、ゲート駆動回路21は、時刻t12から時間T2が経過した時刻t13にて、図6(e)に示すように、各半導体スイッチTr1〜Tr6の全ゲートオフを解除し、図6(d)に示すように、インバータ装置13に設けられる各半導体スイッチTr1〜Tr6のPWM制御を開始し、交流電圧を発生させモータ14に供給する。   Thereafter, in step S35, the gate drive circuit 21 cancels all the gate-offs of the semiconductor switches Tr1 to Tr6 at time t13 when time T2 has elapsed from time t12, as shown in FIG. As shown in (d), PWM control of each of the semiconductor switches Tr1 to Tr6 provided in the inverter device 13 is started, an AC voltage is generated and supplied to the motor 14.

こうして、車両に何等かの異常が発生した場合、或いはイグニッションがオフとされた場合には、平滑コンデンサC1に蓄積された電力を遅い速度で放電させることができ、更に、異常が回避された場合には、平滑コンデンサC1をプリチャージして、インバータ装置13を作動させることができるのである。   Thus, when any abnormality occurs in the vehicle, or when the ignition is turned off, the electric power stored in the smoothing capacitor C1 can be discharged at a low speed, and further, the abnormality is avoided. In other words, the inverter 13 can be operated by precharging the smoothing capacitor C1.

次に、図3のステップS15に示した処理、即ち、各半導体スイッチTr1〜Tr6を遅い速度でオンとする動作について説明する。図2(a)に示したように、ゲート駆動回路21には、半導体スイッチTr6に対してプッシュプル回路36が設けられている。なお、他の半導体スイッチTr1〜Tr5についても同様の構成を備えている。プッシュプル回路36には、ノーマリオン型の電子スイッチQ11が設けられており、放電モード信号が与えられていない場合、即ち、平滑コンデンサC1を放電しない場合には、フォトカプラPC1はオフとされ、電子スイッチQ11はオン状態が維持される。   Next, the process shown in step S15 of FIG. 3, that is, the operation of turning on each of the semiconductor switches Tr1 to Tr6 at a slow speed will be described. As shown in FIG. 2A, the gate drive circuit 21 is provided with a push-pull circuit 36 for the semiconductor switch Tr6. The other semiconductor switches Tr1 to Tr5 have the same configuration. The push-pull circuit 36 is provided with a normally-on type electronic switch Q11. When no discharge mode signal is given, that is, when the smoothing capacitor C1 is not discharged, the photocoupler PC1 is turned off. The electronic switch Q11 is kept on.

この状態で、半導体スイッチTr6をオンとする場合には、ゲート駆動IC(31)の「OUT」端子より駆動電圧を出力する。これにより、トランジスタQ1がオンとなる。電源端子Vout+、Vout-間の電圧がゲートチャージコンデンサC21、C22に印加されて、該ゲートチャージコンデンサC21、C22には所定の電圧が充電されており、且つ、電子スイッチQ11がオンとされているので、トランジスタQ1がオンとされると、図2(b)に示す矢印Y1(実線)の経路で電流が流れる。即ち、ゲートチャージコンデンサC21からトランジスタQ1のコレクタ、エミッタを経由し、更にゲート抵抗R11を経由して半導体スイッチTr6のゲートからエミッタに流れ、更に、ゲートチャージコンデンサC21に向けて流れる。   In this state, when the semiconductor switch Tr6 is turned on, a drive voltage is output from the “OUT” terminal of the gate drive IC (31). Thereby, the transistor Q1 is turned on. A voltage between the power supply terminals Vout + and Vout− is applied to the gate charge capacitors C21 and C22. The gate charge capacitors C21 and C22 are charged with a predetermined voltage, and the electronic switch Q11 is turned on. Therefore, when the transistor Q1 is turned on, a current flows through a path indicated by an arrow Y1 (solid line) shown in FIG. That is, the current flows from the gate charge capacitor C21 through the collector and emitter of the transistor Q1, further through the gate resistor R11, from the gate to the emitter of the semiconductor switch Tr6, and further toward the gate charge capacitor C21.

この際、半導体スイッチTr6のゲートに流れる電流は瞬時に増加するので、半導体スイッチTr6は、速い速度でオフからオンに切り替わる。つまり、インバータ装置13が交流電圧を発生するために作動している場合には、各半導体スイッチTr1〜Tr6は、短い時間(これを「第1のターンオン時間」とする)でオフからオンに切り替わる。即ち、半導体スイッチTr6を第1のターンオン時間でターンオンさせる場合には、ゲートチャージコンデンサC21に蓄積された電力をトランジスタQ1(半導体素子)を経由して半導体スイッチTr6の制御端子(ゲート)に供給する。   At this time, since the current flowing through the gate of the semiconductor switch Tr6 increases instantaneously, the semiconductor switch Tr6 is switched from off to on at a high speed. That is, when the inverter device 13 is operating to generate an AC voltage, the semiconductor switches Tr1 to Tr6 are switched from OFF to ON in a short time (this is referred to as “first turn-on time”). . That is, when the semiconductor switch Tr6 is turned on at the first turn-on time, the power stored in the gate charge capacitor C21 is supplied to the control terminal (gate) of the semiconductor switch Tr6 via the transistor Q1 (semiconductor element). .

一方、主制御回路22より放電モード信号が出力されている場合には、フォトカプラPC1がオンとなり、電子スイッチQ11がオフとなる。電子スイッチQ11がオフとなると、ゲート駆動IC(31)の「OUT」端子より駆動電圧が出力されても、トランジスタQ1のコレクタ、エミッタ間には電流が流れない。従って、図2(b)の矢印Y2(破線)に示すように、「OUT」端子から、トランジスタQ1のベース、ゲート抵抗R11、半導体スイッチTr6のゲート、エミッタ、を経由し、更に、「GND」端子に電流が流れる。この際、半導体スイッチTr6のゲートに流れる電流は、トランジスタQ1のベースに流れる電流であるから、極めて小さい電流となる。このため、半導体スイッチTr6は、極めて遅い速度でオフからオンに切り替わることになる。換言すれば、長い時間(これを「第2のターンオン時間」とする)でオフからオンに切り替わる。即ち、電子スイッチQ11(バッファ無効化回路)を開放し、トランジスタQ1(半導体素子)のベース(制御入力)に流れる電流を半導体スイッチTr6の制御端子(ゲート)に供給することにより、半導体スイッチTr6を第2のターンオン時間でターンオンさせる。   On the other hand, when the discharge mode signal is output from the main control circuit 22, the photocoupler PC1 is turned on and the electronic switch Q11 is turned off. When the electronic switch Q11 is turned off, no current flows between the collector and emitter of the transistor Q1 even if a drive voltage is output from the “OUT” terminal of the gate drive IC (31). Accordingly, as indicated by an arrow Y2 (broken line) in FIG. 2B, the “OUT” terminal passes through the base of the transistor Q1, the gate resistor R11, the gate and emitter of the semiconductor switch Tr6, and further “GND”. Current flows through the terminals. At this time, the current flowing through the gate of the semiconductor switch Tr6 is a very small current because it flows through the base of the transistor Q1. For this reason, the semiconductor switch Tr6 is switched from off to on at an extremely low speed. In other words, it is switched from off to on in a long time (this is referred to as “second turn-on time”). That is, by opening the electronic switch Q11 (buffer invalidation circuit) and supplying the current flowing through the base (control input) of the transistor Q1 (semiconductor element) to the control terminal (gate) of the semiconductor switch Tr6, the semiconductor switch Tr6 is turned on. Turn on at the second turn-on time.

以下、電子スイッチQ11がオンとされている場合と、オフとされている場合の、半導体スイッチTr6のゲートに流れる電流の相違を、図7に示すグラフを参照して説明する。   Hereinafter, a difference in current flowing through the gate of the semiconductor switch Tr6 when the electronic switch Q11 is turned on and when it is turned off will be described with reference to a graph shown in FIG.

図7(a)は、時間経過に対するコレクタ、エミッタ間電圧VCEの変化を示し、図7(b)は、時間経過に対するコレクタ電流ICの変化を示している。図7(a)において、曲線q2は第1のターンオン時間(ton1)で半導体スイッチをオンとした場合の電圧VCEの変化を示し、曲線q1は第2のターンオン時間(ton2)で半導体スイッチをオンとした場合の電圧VCEの変化を示している。また、図7(b)において、曲線q4は第1のターンオン時間で半導体スイッチをオンとした場合のコレクタ電流ICの変化を示し、曲線q3は第2のターンオン時間で半導体スイッチをオンとした場合のコレクタ電流ICの変化を示している。   FIG. 7A shows the change of the collector-emitter voltage VCE over time, and FIG. 7B shows the change of the collector current IC over time. In FIG. 7A, a curve q2 shows a change in the voltage VCE when the semiconductor switch is turned on at the first turn-on time (ton1), and a curve q1 turns on the semiconductor switch at the second turn-on time (ton2). The change of the voltage VCE in the case of In FIG. 7B, a curve q4 shows a change in the collector current IC when the semiconductor switch is turned on at the first turn-on time, and a curve q3 is a case where the semiconductor switch is turned on at the second turn-on time. The change in the collector current Ic of is shown.

そして、図7(a)、(b)から理解されるように、電子スイッチQ11がオンとされている場合とオフとされている場合で、半導体スイッチTr6のコレクタ、エミッタ間に流れる電流の上昇速度が著しく変化している。発明者らの実験によれば、第2のターンオン時間(ton2)は1[ms]を上回る長い時間であり、第1のターンオン時間(ton1)は1[μs]を下回る短い時間であり、両者の相違は1000倍以上となることが確認された。このため、半導体スイッチTr6のコレクタ、エミッタ間に電流を流すことにより、平滑コンデンサC1に蓄積された電力をゆっくりとした速度で徐々に消費できることが理解される。   As can be understood from FIGS. 7A and 7B, an increase in current flowing between the collector and emitter of the semiconductor switch Tr6 when the electronic switch Q11 is turned on and when the electronic switch Q11 is turned off. The speed has changed significantly. According to the experiments by the inventors, the second turn-on time (ton2) is a long time exceeding 1 [ms], and the first turn-on time (ton1) is a short time below 1 [μs]. It was confirmed that the difference of 1000 times or more. For this reason, it is understood that the electric power accumulated in the smoothing capacitor C1 can be gradually consumed at a slow speed by passing a current between the collector and the emitter of the semiconductor switch Tr6.

ここで、第2のターンオン時間は、平滑コンデンサC1に対して並列に接続された放電用抵抗Rd(図1参照)での電力消費よりも速く電力を消費するように設定されている。即ち、第2のターンオン時間で半導体スイッチTr1〜Tr6をターンオンさせることによる単位時間当たりの電力消費量は、放電用抵抗Rdで単位時間当たりに消費される電力消費量よりも大きくなるように設定されている。   Here, the second turn-on time is set to consume power faster than the power consumption in the discharging resistor Rd (see FIG. 1) connected in parallel to the smoothing capacitor C1. That is, the power consumption per unit time by turning on the semiconductor switches Tr1 to Tr6 in the second turn-on time is set to be larger than the power consumption consumed per unit time by the discharging resistor Rd. ing.

図8は、各半導体スイッチTr1〜Tr6を全て第2のターンオン時間でオンとした場合の電流の流れを示す説明図である。図8に示すように、各半導体スイッチTr1〜Tr6を第2のターンオン時間でオンとすることにより、電流I21、I22、I23が流れ、平滑コンデンサC1に蓄積された電力を消費させることができる。   FIG. 8 is an explanatory diagram showing the flow of current when all the semiconductor switches Tr1 to Tr6 are turned on in the second turn-on time. As shown in FIG. 8, when the semiconductor switches Tr1 to Tr6 are turned on in the second turn-on time, currents I21, I22, and I23 flow, and the electric power accumulated in the smoothing capacitor C1 can be consumed.

このようにして、第1実施形態に係るインバータ装置13では、ゲート駆動回路21に設けられるプッシュプル回路36に、ノーマリオン型の電子スイッチQ11を設けている。そして、主制御回路22より放電モード信号が出力された場合には、電子スイッチQ11をオフとしてプッシュプル回路36を開放する。また、各半導体スイッチTr1〜Tr6を全てオンとする。   In this manner, in the inverter device 13 according to the first embodiment, the normally-pull type electronic switch Q11 is provided in the push-pull circuit 36 provided in the gate drive circuit 21. When a discharge mode signal is output from the main control circuit 22, the electronic switch Q11 is turned off and the push-pull circuit 36 is opened. Further, all the semiconductor switches Tr1 to Tr6 are turned on.

従って、インバータ装置13を構成する各半導体スイッチTr1〜Tr6のゲートに流れる電流を著しく低減させることができ、ひいては、各半導体スイッチTr1〜Tr6のターンオン時間を長くすることができる。具体的には、第1のターンオン時間から第2のターンオン時間に変更することができる。その結果、平滑コンデンサC1に蓄積された電力を各半導体スイッチTr1〜Tr6を介して徐々に放電させることができるので、大きな発熱を伴うことなく電力を消費することができる。このため、従来のように放電用の半導体素子を別途設けることなく、平滑コンデンサC1に蓄積された電力を放電させることができる。   Therefore, the current flowing through the gates of the semiconductor switches Tr1 to Tr6 constituting the inverter device 13 can be remarkably reduced, and the turn-on time of the semiconductor switches Tr1 to Tr6 can be extended. Specifically, the first turn-on time can be changed to the second turn-on time. As a result, since the electric power stored in the smoothing capacitor C1 can be gradually discharged through the semiconductor switches Tr1 to Tr6, the electric power can be consumed without generating a large amount of heat. For this reason, the electric power stored in the smoothing capacitor C1 can be discharged without separately providing a semiconductor element for discharge as in the prior art.

また、平滑コンデンサC1への直流電力の供給が停止したことが車両制御回路15(停止検出部)によって検出された場合に、平滑コンデンサC1に蓄積された電力を放電するので、長時間に亘って平滑コンデンサC1に電力が蓄積されている状態を確実に防止することができる。   In addition, when the vehicle control circuit 15 (stop detection unit) detects that the supply of DC power to the smoothing capacitor C1 is stopped, the electric power stored in the smoothing capacitor C1 is discharged, so that it can be used for a long time. The state where electric power is stored in the smoothing capacitor C1 can be reliably prevented.

更に、第2のターンオン時間で半導体スイッチTr1〜Tr6をターンオンさせることによる単位時間当たりの電力消費量は、放電用抵抗Rdで単位時間当たりに消費される電力消費量よりも大きくなるように設定されているので、標準的に設けられる放電用抵抗Rdによる放電よりも早い時点で平滑コンデンサC1を放電させることができる。   Further, the power consumption per unit time by turning on the semiconductor switches Tr1 to Tr6 in the second turn-on time is set to be larger than the power consumption consumed per unit time by the discharging resistor Rd. Therefore, the smoothing capacitor C1 can be discharged at a point earlier than the discharge by the discharge resistor Rd provided as a standard.

また、車両制御回路15(制御部)は、リレー回路12が接続から開放に切り替えられた際には、平滑コンデンサC1に蓄積された電力を放電し、その後、該平滑コンデンサC1の電圧が予め設定した閾値電圧Vthに低下した後に、各半導体スイッチTr1〜Tr6による交流電力への変換のための駆動が可能となるように設定する。従って、平滑コンデンサC1の放電が終了した場合には、即時にインバータ装置13を作動させることが可能となる。   Further, the vehicle control circuit 15 (control unit) discharges the electric power stored in the smoothing capacitor C1 when the relay circuit 12 is switched from connection to open, and then the voltage of the smoothing capacitor C1 is set in advance. After the threshold voltage Vth is lowered, the semiconductor switches Tr1 to Tr6 are set so that they can be driven for conversion to AC power. Therefore, when the discharge of the smoothing capacitor C1 is finished, the inverter device 13 can be operated immediately.

更に、上アームと下アームの双方、即ち、全ての半導体スイッチTr1〜Tr6を第1のターンオン時間から第2のターンオン時間に変更して、平滑コンデンサC1に蓄積された電力を放電するので、安定的、且つ迅速に放電を行うことができる。   Further, since both the upper arm and the lower arm, that is, all the semiconductor switches Tr1 to Tr6 are changed from the first turn-on time to the second turn-on time, the electric power stored in the smoothing capacitor C1 is discharged. It is possible to discharge quickly and quickly.

また、上記した第1実施形態では、各半導体スイッチTr1〜Tr6のターンオン時間を全て第1のターンオン時間から第2のターンオン時間に変更することにより、平滑コンデンサC1に蓄積された電力を放電する例について示した。   In the first embodiment described above, the power stored in the smoothing capacitor C1 is discharged by changing all the turn-on times of the semiconductor switches Tr1 to Tr6 from the first turn-on time to the second turn-on time. Showed about.

本発明は、一つのハーフブリッジ回路に設けられる上アーム及び下アームの半導体スイッチのうち、いずれか一方を第1のターンオン時間から第2のターンオン時間に変更する構成としてもよい。例えば、下側アームとなる3つの半導体スイッチTr2、Tr4、Tr6にのみ、フォトカプラPC1及び電子スイッチQ11を備える構成とすれば、下側アームとなる半導体スイッチTr2、Tr4、Tr6のみが第2のターンオン時間でオフからオンに切り替わり、上側アームとなる半導体スイッチTr1、Tr3、Tr5は第1のターンオン時間でオフからオンに切り替わることになる。   The present invention may be configured such that one of the upper arm and lower arm semiconductor switches provided in one half-bridge circuit is changed from the first turn-on time to the second turn-on time. For example, if only the three semiconductor switches Tr2, Tr4, Tr6 serving as the lower arm are provided with the photocoupler PC1 and the electronic switch Q11, only the semiconductor switches Tr2, Tr4, Tr6 serving as the lower arm are the second. The semiconductor switches Tr1, Tr3, Tr5 that are the upper arms are switched from OFF to ON at the first turn-on time.

即ち、ハーフブリッジ回路の、上アーム及び下アームのうちの一方の半導体スイッチを第1のターンオン時間でターンオンさせ、他方の半導体スイッチを第2のターンオン時間でターンオンさせる構成とすることも可能である。この場合においても、各系統において、電流の増加速度を低減させることができるので、大きな発熱を伴うことなく平滑コンデンサC1に蓄積された電力を放電させることができる。この場合、一方の半導体スイッチのターンオン時間を変更すれば良いので、制御負荷を軽減することができる。   That is, it is also possible to adopt a configuration in which one semiconductor switch of the upper arm and the lower arm of the half-bridge circuit is turned on at the first turn-on time and the other semiconductor switch is turned on at the second turn-on time. . Even in this case, in each system, the rate of increase in current can be reduced, so that the electric power stored in the smoothing capacitor C1 can be discharged without significant heat generation. In this case, it is only necessary to change the turn-on time of one of the semiconductor switches, so that the control load can be reduced.

また、上記した第1実施形態では、インバータ装置13は、U相、V相、W相の各相毎に、直列接続されたに2つの半導体スイッチ(例えば、U相の場合は2つの半導体スイッチTr1、Tr2)を設ける構成としたが、3以上の半導体スイッチを直列接続する構成のインバータ装置についても適用することが可能である。この際、一つの系統で少なくとも一つの半導体スイッチのターンオン時間を第2のターンオン時間とすることにより、本実施形態の効果を達成することができる。   In the first embodiment described above, the inverter device 13 includes two semiconductor switches connected in series for each of the U phase, the V phase, and the W phase (for example, two semiconductor switches in the case of the U phase). Tr1 and Tr2) are provided, but the present invention can also be applied to an inverter device having a configuration in which three or more semiconductor switches are connected in series. At this time, the effect of this embodiment can be achieved by setting the turn-on time of at least one semiconductor switch as the second turn-on time in one system.

更に、第1実施形態では、半導体スイッチTr1〜Tr6を第2のターンオン時間でターンオンさせる場合には、ゲートチャージコンデンサC21、C22に接続された回路を開放し、該ゲートチャージコンデンサC21、C22(即ち、バッファ回路)を無効化するので、トランジスタQ1、Q2に流れる電流を抑制させることができ、ひいては、半導体スイッチTr1〜Tr6のゲート電流を確実に低減させることが可能となる。   Furthermore, in the first embodiment, when the semiconductor switches Tr1 to Tr6 are turned on in the second turn-on time, the circuit connected to the gate charge capacitors C21 and C22 is opened, and the gate charge capacitors C21 and C22 (that is, In this case, the current flowing through the transistors Q1 and Q2 can be suppressed, and as a result, the gate currents of the semiconductor switches Tr1 to Tr6 can be reliably reduced.

また、ゲートチャージコンデンサC21、C22、及びプッシュプル回路36にてバッファ回路を構成し、更に、電子スイッチQ11(バッファ無効化回路)を用いて、バッファ回路を無効化することにより、第2のターンオン時間に変更するので、平滑コンデンサC1の放電時には、電子スイッチQ11を開放するという簡単な操作で、ターンオン時間を第2のターンオン時間に設定することが可能となる。   In addition, the gate charge capacitors C21 and C22 and the push-pull circuit 36 constitute a buffer circuit, and the electronic switch Q11 (buffer invalidation circuit) is used to invalidate the buffer circuit. Since the time is changed, the turn-on time can be set to the second turn-on time by a simple operation of opening the electronic switch Q11 when the smoothing capacitor C1 is discharged.

更に、バッファ無効化回路として用いられる電子スイッチQ11として、ノーマリオン型のスイッチを用いているので、通常時には確実にプッシュプル回路36を作動させることができ、インバータ装置13を安定的に作動させることができる。   Further, since a normally-on type switch is used as the electronic switch Q11 used as the buffer invalidation circuit, the push-pull circuit 36 can be reliably operated during normal operation, and the inverter device 13 can be stably operated. Can do.

[第2実施形態の説明]
次に、本発明の第2実施形態について説明する。第2実施形態に係る電力変換装置は、前述した第1実施形態と対比して、ゲート駆動回路21の構成のみが相違する。それ以外の構成は、第1実施形態と同様である。従って、以下ではゲート駆動回路の構成のみを説明する。図9は、第2実施形態に係るインバータ装置13aに用いられるゲート駆動回路21aの一部の構成を示す回路図である。図9(a)は回路構成を示し、図9(b)は電流の流れを示している。なお、図9では半導体スイッチTr6を駆動する回路のみを示しているが、他の半導体スイッチTr1〜Tr5についても同様の回路が設けられている。
[Description of Second Embodiment]
Next, a second embodiment of the present invention will be described. The power converter according to the second embodiment is different from the first embodiment described above only in the configuration of the gate drive circuit 21. Other configurations are the same as those in the first embodiment. Therefore, only the configuration of the gate driving circuit will be described below. FIG. 9 is a circuit diagram showing a partial configuration of the gate drive circuit 21a used in the inverter device 13a according to the second embodiment. FIG. 9A shows a circuit configuration, and FIG. 9B shows a current flow. Although FIG. 9 shows only a circuit for driving the semiconductor switch Tr6, similar circuits are provided for the other semiconductor switches Tr1 to Tr5.

図9に示すゲート駆動回路21aは、図2に示したゲート駆動回路21と対比して、回路開放用の電子スイッチQ11の設置位置が相違する。即ち、第2実施形態では、ゲートチャージコンデンサC21と電源端子Vout+との間に、電子スイッチQ11が設けられている。電子スイッチQ11は、ノーマリオン型のスイッチである。そして、第1実施形態と同様に、主制御回路22より放電モード信号が与えられた場合には、フォトカプラPC1がオンとなり、電子スイッチQ11が開放される。   The gate drive circuit 21a shown in FIG. 9 differs from the gate drive circuit 21 shown in FIG. 2 in the installation position of the circuit opening electronic switch Q11. That is, in the second embodiment, the electronic switch Q11 is provided between the gate charge capacitor C21 and the power supply terminal Vout +. The electronic switch Q11 is a normally-on type switch. As in the first embodiment, when a discharge mode signal is given from the main control circuit 22, the photocoupler PC1 is turned on and the electronic switch Q11 is opened.

以下、第2実施形態に係る電力変換装置の作用について説明する。第1実施形態と同様に、インバータ装置13a(図1参照)による直流電力から交流電力への変換が実行される場合には、フォトカプラPC1はオフとされている。従って、図9(a)に示すノーマリオン型の電子スイッチQ11はオンとされ、ゲートチャージコンデンサC21に蓄積された電力により、前述した図2(b)に示した矢印Y1の経路で電流が流れる。このため、半導体スイッチTr6のゲートに流れる電流は比較的大きい電流となり、該半導体スイッチTr6は第1のターンオン時間でオフからオンに切り替わる。   Hereinafter, the operation of the power conversion device according to the second embodiment will be described. As in the first embodiment, when conversion from DC power to AC power is performed by the inverter device 13a (see FIG. 1), the photocoupler PC1 is turned off. Accordingly, the normally-on type electronic switch Q11 shown in FIG. 9A is turned on, and current flows through the path indicated by the arrow Y1 shown in FIG. 2B by the electric power stored in the gate charge capacitor C21. . For this reason, the current flowing through the gate of the semiconductor switch Tr6 becomes a relatively large current, and the semiconductor switch Tr6 is switched from OFF to ON in the first turn-on time.

一方、主制御回路22より放電モード信号が出力されている場合には、フォトカプラPC1がオンとなり、電子スイッチQ11が開放される。電子スイッチQ11が開放されると、ゲートチャージコンデンサC21に接続される回路が開放され、絶縁電源35の電源端子Vout+より出力される電圧がプッシュプル回路36に供給されることになる。従って、図9(b)に示す矢印Y3の経路で電流が流れることになる。絶縁電源35は出力電流に制限があるので、半導体スイッチTr6のゲートに流れる電流が抑制され、極めて小さい電流となる。このため、半導体スイッチTr6は、第1のターンオン時間よりも長い第2のターンオン時間でオフからオンに切り替わることになる。   On the other hand, when the discharge mode signal is output from the main control circuit 22, the photocoupler PC1 is turned on and the electronic switch Q11 is opened. When the electronic switch Q11 is opened, the circuit connected to the gate charge capacitor C21 is opened, and the voltage output from the power supply terminal Vout + of the insulated power supply 35 is supplied to the push-pull circuit 36. Therefore, a current flows through the path indicated by the arrow Y3 shown in FIG. Since the output current of the insulated power supply 35 is limited, the current flowing through the gate of the semiconductor switch Tr6 is suppressed, and the current becomes extremely small. For this reason, the semiconductor switch Tr6 is switched from off to on in a second turn-on time longer than the first turn-on time.

その結果、第1実施形態と同様に、平滑コンデンサC1に蓄積された電力を徐々に消費することができる。このように、第2実施形態に係るインバータ装置13aでは、主制御回路22より放電モード信号が出力された場合には、ゲートチャージコンデンサC21、C22を開放し、絶縁電源35の電源端子Vout+より出力される電圧により各半導体スイッチTr1〜Tr6のゲートに供給して、各半導体スイッチTr1〜Tr6のコレクタ、エミッタ間に流れる電流を制御する。そして、各半導体スイッチTr1〜Tr6のゲートに供給する電流が著しく低減するので、各半導体スイッチTr1〜Tr6のターンオン時間を長くすることができる。即ち、第2のターンオン時間とすることができる。その結果、平滑コンデンサC1に蓄積された電力を徐々に放電させることができるので、大きな発熱を伴うことなく電力を消費することができる。このため、従来のように放電用の半導体素子を別途設けることなく、平滑コンデンサC1に蓄積された電力を放電させることができる。   As a result, similarly to the first embodiment, the electric power stored in the smoothing capacitor C1 can be gradually consumed. Thus, in the inverter device 13a according to the second embodiment, when the discharge mode signal is output from the main control circuit 22, the gate charge capacitors C21 and C22 are opened and output from the power supply terminal Vout + of the insulated power supply 35. The supplied voltage is supplied to the gates of the semiconductor switches Tr1 to Tr6 to control the current flowing between the collectors and emitters of the semiconductor switches Tr1 to Tr6. And since the electric current supplied to the gate of each semiconductor switch Tr1-Tr6 reduces remarkably, the turn-on time of each semiconductor switch Tr1-Tr6 can be lengthened. That is, the second turn-on time can be set. As a result, the electric power stored in the smoothing capacitor C1 can be gradually discharged, so that the electric power can be consumed without generating a large amount of heat. For this reason, the electric power stored in the smoothing capacitor C1 can be discharged without separately providing a semiconductor element for discharge as in the prior art.

なお、第1実施形態で示した第2のターンオン時間と第2実施形態で示した第2のターンオン時間が一致するか否かは問わない。   Note that it does not matter whether the second turn-on time shown in the first embodiment matches the second turn-on time shown in the second embodiment.

[第3実施形態の説明]
次に、本発明の第3実施形態について説明する。第3実施形態に係る電力変換装置は、前述した第1実施形態と対比して、ゲート駆動回路の構成のみが相違する。それ以外の構成は、第1実施形態と同様である。従って、以下ではゲート駆動回路の構成のみを説明する。図10は、第3実施形態に係るインバータ装置13bに設けられるゲート駆動回路21bの一部の構成を示す回路図である。図10(a)は回路構成を示し、図10(b)は電流の流れを示している。なお、図10では半導体スイッチTr6を駆動する回路のみを示しているが、他の半導体スイッチTr1〜Tr5についても同様の回路が設けられている。
[Description of Third Embodiment]
Next, a third embodiment of the present invention will be described. The power conversion device according to the third embodiment is different from the first embodiment described above only in the configuration of the gate drive circuit. Other configurations are the same as those in the first embodiment. Therefore, only the configuration of the gate driving circuit will be described below. FIG. 10 is a circuit diagram showing a partial configuration of the gate drive circuit 21b provided in the inverter device 13b according to the third embodiment. FIG. 10A shows a circuit configuration, and FIG. 10B shows a current flow. Although FIG. 10 shows only a circuit for driving the semiconductor switch Tr6, similar circuits are provided for the other semiconductor switches Tr1 to Tr5.

図10に示すゲート駆動回路21bは、半導体スイッチTr6のゲートに接続されるゲート抵抗(制御端子抵抗)が2つ設けられている。即ち、半導体スイッチTr6のゲートには、抵抗R21(第1の抵抗)とR22(第2の抵抗)の並列接続回路が接続されている。そして、抵抗R21は抵抗R22に対して極めて小さい抵抗値を有している。つまり、抵抗R21<<R22なる関係を有している。換言すれば、第2の抵抗は、第1の抵抗よりも大きく設定されている。そして、抵抗R21に対して直列に回路開放用の電子スイッチQ11(抵抗切替回路)が設けられている。電子スイッチQ11はノーマリオン型のスイッチである。更に、該電子スイッチQ11にフォトカプラPC1が接続されている。また、抵抗切替回路、即ち電子スイッチQ11は、第2のターンオン時間への切替信号が与えられた際に、オフ(開放)に切り替えられるように制御される。   The gate drive circuit 21b shown in FIG. 10 is provided with two gate resistors (control terminal resistors) connected to the gate of the semiconductor switch Tr6. That is, a parallel connection circuit of resistors R21 (first resistor) and R22 (second resistor) is connected to the gate of the semiconductor switch Tr6. The resistor R21 has a very small resistance value with respect to the resistor R22. That is, there is a relationship of resistors R21 << R22. In other words, the second resistor is set to be larger than the first resistor. An electronic switch Q11 (resistance switching circuit) for opening the circuit is provided in series with the resistor R21. The electronic switch Q11 is a normally-on type switch. Further, a photocoupler PC1 is connected to the electronic switch Q11. Further, the resistance switching circuit, that is, the electronic switch Q11 is controlled to be switched off (opened) when a switching signal to the second turn-on time is given.

次に、ゲート駆動回路21bの作用について説明する。第1、第2実施形態と同様に、インバータ装置13b(図1参照)による直流電力から交流電力への変換が実行される場合には、フォトカプラPC1はオフとされている。従って、図10(a)に示すノーマリオン型の電子スイッチQ11はオンとされ、ゲートチャージコンデンサC21に蓄積された電力により、図10(b)に示す矢印Y4、Y5、Y7の経路で電流が流れる。   Next, the operation of the gate drive circuit 21b will be described. As in the first and second embodiments, when conversion from DC power to AC power is performed by the inverter device 13b (see FIG. 1), the photocoupler PC1 is turned off. Accordingly, the normally-on type electronic switch Q11 shown in FIG. 10A is turned on, and the electric current accumulated in the paths Y4, Y5, and Y7 shown in FIG. Flowing.

具体的には、ゲートチャージコンデンサC21に蓄積された電力は、トランジスタQ1のコレクタ、エミッタ間を経由し、更に抵抗R21を経由して半導体スイッチTr6のゲートに流れる。この場合電流は、抵抗値が小さいゲート抵抗R21を流れるので(R21<<R22のため、ほとんどの電流は抵抗R21に流れる)、半導体スイッチTr6のゲートには比較的大きい電流が流れることになり、該半導体スイッチTr6は、第1のターンオン時間でオフからオンに切り替わる。   Specifically, the power stored in the gate charge capacitor C21 flows between the collector and emitter of the transistor Q1 and further flows through the resistor R21 to the gate of the semiconductor switch Tr6. In this case, since the current flows through the gate resistor R21 having a small resistance value (since R21 << R22, most of the current flows through the resistor R21), a relatively large current flows through the gate of the semiconductor switch Tr6. The semiconductor switch Tr6 is switched from off to on in the first turn-on time.

一方、主制御回路22より放電モード信号が与えられている場合には、フォトカプラPC1がオンとされ、電子スイッチQ11がオフとなる。このため、ゲート抵抗R21の経路が開放される。従って、ゲートチャージコンデンサC21に蓄積された電力は、トランジスタQ1のコレクタ、エミッタ間を経由し、更にゲート抵抗R22を経由して半導体スイッチTr6のゲートに流れる。即ち、図10(b)に示す矢印Y4、Y6、Y7に沿って電流が流れる。この場合、電流は抵抗値が大きいゲート抵抗R22を流れるので、半導体スイッチTr6のゲート流れる電流は制限され、極めて小さい電流となる。このため、半導体スイッチTr6は第2のターンオン時間でオフからオンに切り替わることになる。   On the other hand, when the discharge mode signal is given from the main control circuit 22, the photocoupler PC1 is turned on and the electronic switch Q11 is turned off. For this reason, the path of the gate resistor R21 is opened. Therefore, the power stored in the gate charge capacitor C21 flows between the collector and emitter of the transistor Q1 and further flows through the gate resistor R22 to the gate of the semiconductor switch Tr6. That is, current flows along arrows Y4, Y6, and Y7 shown in FIG. In this case, since the current flows through the gate resistor R22 having a large resistance value, the current flowing through the gate of the semiconductor switch Tr6 is limited and becomes a very small current. For this reason, the semiconductor switch Tr6 is switched from off to on in the second turn-on time.

即ち、電子スイッチQ11は、オンとされた場合(接続された場合)に半導体スイッチTr1〜Tr6を第1のターンオン時間で駆動させ、オフとされた場合(開放された場合)に第2のターンオン時間で駆動させる抵抗切替回路としての機能を備えている。その結果、第1、第2実施形態と同様に、平滑コンデンサC1に蓄積された電力を徐々に消費することができる。   That is, when the electronic switch Q11 is turned on (connected), the semiconductor switches Tr1 to Tr6 are driven for the first turn-on time, and when turned off (opened), the second turn-on is performed. It has a function as a resistance switching circuit driven by time. As a result, similarly to the first and second embodiments, the power accumulated in the smoothing capacitor C1 can be gradually consumed.

このように、第3実施形態に係るインバータ装置13bでは、主制御回路22より放電モード信号が出力された場合には、各半導体スイッチTr1〜Tr6のゲート抵抗が大きくなるように切り替える。換言すれば、各半導体スイッチTr1〜Tr6を第2のターンオン時間でターンオンする場合には、第1のターンオン時間でターンオンする場合よりもゲート抵抗(制御端子抵抗)が大きくなるように変更している。従って、各半導体スイッチTr1〜Tr6のターンオン時間を長くすることができ、平滑コンデンサC1に蓄積された電力を徐々に放電させることができるので、大きな発熱を伴うことなく電力を消費することができる。   Thus, in the inverter device 13b according to the third embodiment, when the discharge mode signal is output from the main control circuit 22, switching is performed so that the gate resistance of each of the semiconductor switches Tr1 to Tr6 is increased. In other words, when the semiconductor switches Tr1 to Tr6 are turned on at the second turn-on time, the gate resistance (control terminal resistance) is changed to be larger than when the semiconductor switches Tr1 to Tr6 are turned on at the first turn-on time. . Accordingly, the turn-on time of each of the semiconductor switches Tr1 to Tr6 can be lengthened, and the electric power stored in the smoothing capacitor C1 can be gradually discharged, so that the electric power can be consumed without generating a large amount of heat.

更に、主制御回路22より放電モード信号が出力された場合には、各半導体スイッチTr1〜Tr6のゲート抵抗を、抵抗R21から、該抵抗R21よりも相対的に抵抗値が大きい抵抗R22に切り替えるように制御する。このため、従来のように放電用の半導体素子を別途設けることなく、平滑コンデンサC1に蓄積された電力を放電させることができる。   Further, when a discharge mode signal is output from the main control circuit 22, the gate resistance of each of the semiconductor switches Tr1 to Tr6 is switched from the resistance R21 to the resistance R22 having a relatively larger resistance value than the resistance R21. To control. For this reason, the electric power stored in the smoothing capacitor C1 can be discharged without separately providing a semiconductor element for discharge as in the prior art.

また、抵抗切替回路として用いられる電子スイッチQ11として、ノーマリオン型のスイッチを用いているので、通常時には確実に抵抗R21に電流を流すことができるので、インバータ装置13を安定的に作動させることができる。   Further, since a normally-on type switch is used as the electronic switch Q11 used as the resistance switching circuit, current can be surely passed through the resistor R21 in normal times, so that the inverter device 13 can be stably operated. it can.

なお、第1、第2実施形態で示した第2のターンオン時間と第3実施形態で示した第2のターンオン時間が一致するか否かは問わない。   It does not matter whether the second turn-on time shown in the first and second embodiments matches the second turn-on time shown in the third embodiment.

[第4実施形態の説明]
次に、本発明の第4実施形態について説明する。第4実施形態に係るインバータ装置13cは、前述した第3実施形態と対比して、ゲート駆動回路の構成のみが相違する。それ以外の構成は、第3実施形態と同様である。従って、以下ではゲート駆動回路の構成のみを説明する。図11は、第4実施形態に係るゲート駆動回路21cの一部の構成を示す回路図である。図11(a)は回路構成を示し、図11(b)は電流の流れを示している。なお、図11では半導体スイッチTr6を駆動する回路のみを示しているが、他の半導体スイッチTr1〜Tr5についても同様の回路が設けられている。
[Description of Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. The inverter device 13c according to the fourth embodiment is different from the third embodiment described above only in the configuration of the gate drive circuit. Other configurations are the same as those of the third embodiment. Therefore, only the configuration of the gate driving circuit will be described below. FIG. 11 is a circuit diagram showing a partial configuration of the gate drive circuit 21c according to the fourth embodiment. FIG. 11A shows a circuit configuration, and FIG. 11B shows a current flow. Although FIG. 11 shows only a circuit for driving the semiconductor switch Tr6, similar circuits are provided for the other semiconductor switches Tr1 to Tr5.

図11に示すゲート駆動回路21cは、半導体スイッチTr6のゲートに接続されるゲート抵抗が3つ設けられている。即ち、半導体スイッチTr6のゲートには、抵抗R21、R22、R23の並列接続回路が接続されており、抵抗R21、R23<<R22なる関係を有している。即ち、抵抗R21及びR23は抵抗R22と対比して極めて小さい抵抗値とされている。また、抵抗R21に対して直列にノーマリオン型の電子スイッチQ11が設けられている。更に、該電子スイッチQ11にはフォトカプラPC1が接続されている。また、抵抗R21には、ゲートを向く方向が順方向となるダイオードD21が設けられ、抵抗R23にはゲートの反対を向く方向が順方向となるダイオードD23が設けられている。   The gate drive circuit 21c shown in FIG. 11 is provided with three gate resistors connected to the gate of the semiconductor switch Tr6. That is, a parallel connection circuit of resistors R21, R22, and R23 is connected to the gate of the semiconductor switch Tr6, and has a relationship of resistors R21, R23 << R22. That is, the resistors R21 and R23 have extremely small resistance values as compared with the resistor R22. Further, a normally-on type electronic switch Q11 is provided in series with the resistor R21. Further, a photocoupler PC1 is connected to the electronic switch Q11. In addition, the resistor R21 is provided with a diode D21 whose forward direction is toward the gate, and the resistor R23 is provided with a diode D23 whose forward direction is opposite to the gate.

次に、ゲート駆動回路21cの作用について説明する。第1〜第3実施形態と同様に、インバータ装置13c(図1参照)による直流電力から交流電力への変換が実行される場合には、フォトカプラPC1はオフとされている。従って、図11(a)に示すノーマリオン型の電子スイッチQ11はオンとされ、ゲートチャージコンデンサC21に蓄積された電力により、図11(b)に示す矢印Y11、Y12、Y15の経路で電流が流れる。   Next, the operation of the gate drive circuit 21c will be described. As in the first to third embodiments, when conversion from DC power to AC power is executed by the inverter device 13c (see FIG. 1), the photocoupler PC1 is turned off. Accordingly, the normally-on type electronic switch Q11 shown in FIG. 11A is turned on, and the electric current accumulated in the paths Y11, Y12, and Y15 shown in FIG. Flowing.

具体的には、ゲートチャージコンデンサC21に蓄積された電力は、トランジスタQ1のコレクタ、エミッタ間を経由し、更に抵抗R21、ダイオードD21を経由して半導体スイッチTr6のゲートに流れる。この場合、電流は、抵抗値が小さいゲート抵抗R21を流れるので、半導体スイッチTr6のゲートには比較的に大きい電流が流れることになり、該半導体スイッチTr6は、第1のターンオン時間でオフからオンに切り替わる。   Specifically, the power stored in the gate charge capacitor C21 flows between the collector and emitter of the transistor Q1, and further flows to the gate of the semiconductor switch Tr6 via the resistor R21 and the diode D21. In this case, since the current flows through the gate resistor R21 having a small resistance value, a relatively large current flows through the gate of the semiconductor switch Tr6. The semiconductor switch Tr6 is turned on from off in the first turn-on time. Switch to

一方、主制御回路22より放電モード信号が与えられている場合には、フォトカプラPC1がオンとされ、電子スイッチQ11がオフとなる。このため、ゲート抵抗R21の経路が開放される。従って、ゲートチャージコンデンサC21に蓄積された電力は、トランジスタQ1のコレクタ、エミッタ間を経由し、更に抵抗R22を経由して半導体スイッチTr6のゲートに流れる。即ち、図11(b)に示す矢印Y11、Y13、Y15に沿って電流が流れる。この場合、電流は、抵抗値が大きいゲート抵抗R22を流れるので、半導体スイッチTr6のゲート流れる電流は極めて小さい電流となる。このため、半導体スイッチTr6は第2のターンオン時間でオフからオンに切り替わることになる。   On the other hand, when the discharge mode signal is given from the main control circuit 22, the photocoupler PC1 is turned on and the electronic switch Q11 is turned off. For this reason, the path of the gate resistor R21 is opened. Accordingly, the power stored in the gate charge capacitor C21 flows between the collector and emitter of the transistor Q1 and further flows through the resistor R22 to the gate of the semiconductor switch Tr6. That is, current flows along arrows Y11, Y13, and Y15 shown in FIG. In this case, since the current flows through the gate resistor R22 having a large resistance value, the current flowing through the gate of the semiconductor switch Tr6 is extremely small. For this reason, the semiconductor switch Tr6 is switched from off to on in the second turn-on time.

その結果、平滑コンデンサC1に蓄積された電力を徐々に消費することができる。また、半導体スイッチTr6をオンからオフに切り替える場合には、図11(b)の矢印Y14に示すように、抵抗R23を経由して電流が流れるので、第1のターンオン時間とほぼ同一の時間でオンからオフに切り替えることができる。   As a result, the electric power stored in the smoothing capacitor C1 can be gradually consumed. Further, when the semiconductor switch Tr6 is switched from on to off, as shown by an arrow Y14 in FIG. 11B, a current flows through the resistor R23, so that the time is substantially the same as the first turn-on time. Can be switched from on to off.

このように、第4実施形態に係るインバータ装置13cでは、主制御回路22より放電モード信号が出力された場合には、各半導体スイッチTr1〜Tr6のゲート抵抗を抵抗R21から、抵抗R22に切り替えるように制御する。その結果、各半導体スイッチTr1〜Tr6のターンオン時間を長くすることができる。具体的には、第1のターンオン時間よりも相対的に長い第2のターンオン時間とすることができる。   Thus, in the inverter device 13c according to the fourth embodiment, when the discharge mode signal is output from the main control circuit 22, the gate resistance of each of the semiconductor switches Tr1 to Tr6 is switched from the resistor R21 to the resistor R22. To control. As a result, the turn-on time of each of the semiconductor switches Tr1 to Tr6 can be extended. Specifically, the second turn-on time may be relatively longer than the first turn-on time.

このため、平滑コンデンサC1に蓄積された電力を徐々に放電させることができるので、大きな発熱を伴うことなく電力を消費することができる。よって、従来のように放電用の半導体素子を別途設けることなく、平滑コンデンサC1に蓄積された電力を放電させることができる。また、各半導体スイッチTr1〜Tr6がオンからオフに切り替える際には、抵抗R23、ダイオードD23を経由して電流が流れるので、短い時間で切り替えることができる。   For this reason, since the electric power stored in the smoothing capacitor C1 can be discharged gradually, the electric power can be consumed without causing a large amount of heat generation. Therefore, the electric power stored in the smoothing capacitor C1 can be discharged without separately providing a semiconductor element for discharge as in the prior art. Further, when each of the semiconductor switches Tr1 to Tr6 is switched from on to off, since a current flows through the resistor R23 and the diode D23, the switching can be performed in a short time.

なお、第1〜第3実施形態で示した第2のターンオン時間と第4実施形態で示した第2のターンオン時間が一致するか否かは問わない。   Note that it does not matter whether the second turn-on time shown in the first to third embodiments matches the second turn-on time shown in the fourth embodiment.

[第5実施形態の説明]
次に、本発明の第5実施形態について説明する。第5実施形態に係るインバータ装置13d(図1参照)は、前述の第1実施形態と同様の構成を備えており、図2に示した絶縁電源35より出力される電圧が制御される点で相違する。第5実施形態では、全ての半導体スイッチTr1〜Tr6をオンとして平滑コンデンサC1に蓄積された電力を放電する際に、絶縁電源35の電源端子Vout+より出力する電圧が低減するように制御する。
[Description of Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. The inverter device 13d according to the fifth embodiment (see FIG. 1) has the same configuration as that of the first embodiment described above, and the voltage output from the insulated power source 35 shown in FIG. 2 is controlled. Is different. In the fifth embodiment, when all the semiconductor switches Tr1 to Tr6 are turned on and the electric power stored in the smoothing capacitor C1 is discharged, the voltage output from the power supply terminal Vout + of the insulated power supply 35 is controlled to be reduced.

具体的には、半導体スイッチ群(半導体スイッチTr1〜Tr6)が直流電力を交流電力に変換する際には、電源端子Vout+より出力する電圧を第1の出力電圧とし、平滑コンデンサC1に蓄積された電力を放電する際には、この電圧を第1の出力電圧よりも低い第2の出力電圧とする。また、第2の出力電圧は、各半導体スイッチTr1〜Tr6の最低駆動電圧よりも高く設定されている。   Specifically, when the semiconductor switch group (semiconductor switches Tr1 to Tr6) converts DC power to AC power, the voltage output from the power supply terminal Vout + is set as the first output voltage and stored in the smoothing capacitor C1. When discharging electric power, this voltage is set as a second output voltage lower than the first output voltage. Further, the second output voltage is set higher than the minimum drive voltage of each of the semiconductor switches Tr1 to Tr6.

装置構成は、第1実施形態と同一であるので、以下、第5実施形態に係るインバータ装置13dの作用を、前述の図2に示した回路図、及び図12に示すタイミングチャートを参照して説明する。図12(a)は車両制御回路15(図1参照)で検出される異常検知信号を示し、(b)はリレー回路12の動作を示し、(c)は主制御回路22より出力される放電モード信号の変化を示し、(d)はゲート駆動回路21による平滑コンデンサC1の放電指示のタイミングを示し、(e)はゲート駆動回路21による各半導体スイッチTr1〜Tr6の全ゲートオフ信号のタイミングを示し、(f)は絶縁電源35の電源端子Vout+より出力される電圧の変化を示している。   Since the device configuration is the same as that of the first embodiment, the operation of the inverter device 13d according to the fifth embodiment will be described below with reference to the circuit diagram shown in FIG. 2 and the timing chart shown in FIG. explain. 12A shows an abnormality detection signal detected by the vehicle control circuit 15 (see FIG. 1), FIG. 12B shows the operation of the relay circuit 12, and FIG. 12C shows the discharge output from the main control circuit 22. (D) shows the timing of discharge instruction of the smoothing capacitor C1 by the gate drive circuit 21, and (e) shows the timing of all gate-off signals of the semiconductor switches Tr1 to Tr6 by the gate drive circuit 21. (F) shows the change in the voltage output from the power supply terminal Vout + of the insulated power supply 35.

図12(a)〜(e)に示す特性図に係る動作は、前述した図5(a)〜(e)で説明した動作と同様であるので、説明を省略する。そして、第5実施形態に係るインバータ装置13dでは、放電指示が出力される時刻t3において、主制御回路22の制御により、絶縁電源35の電源端子Vout+より出力する電圧を通常時に対して相対的に低下させる。   The operations according to the characteristic diagrams shown in FIGS. 12A to 12E are the same as those described with reference to FIGS. In the inverter device 13d according to the fifth embodiment, at the time t3 when the discharge instruction is output, the voltage output from the power supply terminal Vout + of the insulated power supply 35 is controlled relative to the normal time by the control of the main control circuit 22. Reduce.

こうすることにより、図2に示すゲート駆動IC(31)の「OUT」端子より出力される電圧が低下するので、これに伴って、トランジスタQ1のベースに流れる電流が低下する。その結果、各半導体スイッチTr1〜TR6のゲートに供給される電流をより一層低減させることができる。具体的には、図2(b)の矢印Y2に示す電流を第1実施形態の場合よりも低減することができるので、平滑コンデンサC1に蓄積された電力を放電する際には、第2のターンオン時間をより一層長くすることができる。その結果、大きな発熱を伴うことなく平滑コンデンサC1に蓄積された電力を放電することが可能となる。   As a result, the voltage output from the “OUT” terminal of the gate drive IC (31) shown in FIG. 2 decreases, and accordingly, the current flowing through the base of the transistor Q1 decreases. As a result, the current supplied to the gates of the semiconductor switches Tr1 to TR6 can be further reduced. Specifically, since the current indicated by the arrow Y2 in FIG. 2B can be reduced as compared with the case of the first embodiment, when the electric power stored in the smoothing capacitor C1 is discharged, the second The turn-on time can be further increased. As a result, it is possible to discharge the electric power stored in the smoothing capacitor C1 without causing significant heat generation.

また、第5実施形態では、前述の第1実施形態で示したインバータ装置について、電源端子Vout+の電圧を低減する例について説明したが、図9に示した第2実施形態(ゲートチャージコンデンサC21、C22に直列に電子スイッチQ11が設けられる例)についても適用することが可能である。   In the fifth embodiment, the example of reducing the voltage at the power supply terminal Vout + in the inverter device shown in the first embodiment has been described. However, the second embodiment (gate charge capacitor C21, The present invention can also be applied to an example in which an electronic switch Q11 is provided in series with C22.

[第6実施形態の説明]
次に、本発明の第6実施形態について説明する。第6実施形態に係るインバータ装置は、前述の第1〜第5実施形態に示したインバータ装置と対比して、リレー回路12の構成が相違している。即ち、第6実施形態に係るインバータ装置では、図13に示すように直流電源11と平滑コンデンサC1との間に設けられるリレー回路として、半導体リレー回路12e(リレー回路)が設けられている。
[Explanation of Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. The inverter device according to the sixth embodiment is different from the inverter device shown in the first to fifth embodiments in the configuration of the relay circuit 12. That is, in the inverter device according to the sixth embodiment, as shown in FIG. 13, a semiconductor relay circuit 12e (relay circuit) is provided as a relay circuit provided between the DC power supply 11 and the smoothing capacitor C1.

半導体リレー回路12eは、半導体スイッチ41、42、43を備えている。半導体スイッチ41は、直流電源11のプラス側端子に接続されている。半導体スイッチ42は、直流電源11のマイナス側端子に接続され、抵抗R101が直列に接続されている。半導体スイッチ43は、直流電源11のマイナス側端子に接続されている。そして、インバータ装置13の駆動開始時には、半導体スイッチ41、42をオンとして抵抗R101に電流を流すことにより過電流を抑制し、その後、半導体スイッチ42をオフとし、半導体スイッチ43をオンとするように切り替える。   The semiconductor relay circuit 12e includes semiconductor switches 41, 42, and 43. The semiconductor switch 41 is connected to the plus side terminal of the DC power supply 11. The semiconductor switch 42 is connected to the negative terminal of the DC power supply 11, and a resistor R101 is connected in series. The semiconductor switch 43 is connected to the negative terminal of the DC power supply 11. At the start of driving of the inverter device 13, the semiconductor switches 41 and 42 are turned on and current is passed through the resistor R101 to suppress overcurrent, and then the semiconductor switch 42 is turned off and the semiconductor switch 43 is turned on. Switch.

そして、第6実施形態では、車両制御回路15より出力される半導体リレー回路12eの開放指令信号に同期して、ゲート駆動回路21による各半導体スイッチTr1〜Tr6への放電指示信号を出力する。即ち、第1のターンオン時間から第2のターンオン時間への切替信号として、半導体リレー回路12eの開放指令信号を用いる。   In the sixth embodiment, the gate drive circuit 21 outputs a discharge instruction signal to each of the semiconductor switches Tr1 to Tr6 in synchronization with the opening command signal of the semiconductor relay circuit 12e output from the vehicle control circuit 15. That is, the open command signal of the semiconductor relay circuit 12e is used as a switching signal from the first turn-on time to the second turn-on time.

以下、図14に示すタイミングチャートを参照して、第6実施形態の作用について説明する。図14(a)は車両制御回路15で検出される異常検知信号を示し、(b)は半導体リレー回路12eの動作を示し、(c)は主制御回路22より出力される放電モード信号の変化を示し、(d)はゲート駆動回路21による平滑コンデンサC1の放電指示のタイミングを示し、(e)はゲート駆動回路21による各半導体スイッチTr1〜Tr6の全ゲートオフ信号のタイミングを示し、(f)は平滑コンデンサC1の端子間電圧の変化を示している。   The operation of the sixth embodiment will be described below with reference to the timing chart shown in FIG. 14A shows an abnormality detection signal detected by the vehicle control circuit 15, FIG. 14B shows the operation of the semiconductor relay circuit 12e, and FIG. 14C shows a change in the discharge mode signal output from the main control circuit 22. (D) shows the timing of the discharge instruction of the smoothing capacitor C1 by the gate drive circuit 21, (e) shows the timing of all gate-off signals of the semiconductor switches Tr1 to Tr6 by the gate drive circuit 21, and (f) Indicates changes in the voltage across the terminals of the smoothing capacitor C1.

そして、図14に示す時刻t1にて車両に異常が検知されると、若干遅れた時刻t2にて半導体リレー回路12eがオンとなる。これと同時に放電モード信号が出力され、更に各半導体スイッチTr1〜Tr6に対して放電指示信号が出力される。即ち、第1実施形態ではリレーコイル、リレー接点を備えた機械式のリレー回路を用いたので、図5のフローチャートに示したようにリレー回路のオン指令から実際にリレー接点がオンとなるまでに時間差が生じた。これに対して、第6実施形態では、半導体リレー回路12eを用いているので、リレーの開放指示とほぼ同時に全ての半導体スイッチTr1〜Tr6をオンとして、平滑コンデンサC1の放電を行うことができる。即ち、図14の符号P1に示すように、リレー接点のオン、放電モードのオン、及び放電指示のタイミングを一致させることができるので、図14(f)に示すように、より早く平滑コンデンサC1の端子間電圧を閾値電圧Vthまで低下させることが可能となる。   Then, when an abnormality is detected in the vehicle at time t1 shown in FIG. 14, the semiconductor relay circuit 12e is turned on at time t2 slightly delayed. At the same time, a discharge mode signal is output, and a discharge instruction signal is output to each of the semiconductor switches Tr1 to Tr6. That is, in the first embodiment, since a mechanical relay circuit having a relay coil and a relay contact is used, the relay contact is actually turned on from the relay circuit ON command as shown in the flowchart of FIG. A time difference occurred. In contrast, in the sixth embodiment, since the semiconductor relay circuit 12e is used, the smoothing capacitor C1 can be discharged by turning on all the semiconductor switches Tr1 to Tr6 almost simultaneously with the relay opening instruction. That is, as shown by reference numeral P1 in FIG. 14, the timing of the relay contact ON, the discharge mode ON, and the discharge instruction can be matched, so that the smoothing capacitor C1 is earlier as shown in FIG. 14 (f). It is possible to reduce the inter-terminal voltage to the threshold voltage Vth.

このようにして、第6実施形態に係る電力変換装置では、直流電源11とインバータ装置13との間の接続、開放を切り替えるためのリレー回路として、半導体リレー回路12eを用いる構成としたので、リレー接点がオンとされてから放電を開始するまでの時間を短縮することができる。その結果、平滑コンデンサC1の放電をより早い時点で開始することができ、より短時間で平滑コンデンサC1に蓄積された電力を放電することが可能となる。   Thus, in the power converter device according to the sixth embodiment, since the semiconductor relay circuit 12e is used as a relay circuit for switching between connection and release between the DC power supply 11 and the inverter device 13, the relay The time from when the contact is turned on to when the discharge is started can be shortened. As a result, the discharge of the smoothing capacitor C1 can be started at an earlier time point, and the electric power accumulated in the smoothing capacitor C1 can be discharged in a shorter time.

また、リレー接点の開放信号を用いて、放電モード信号の出力、及び放電指示の出力を設定できる。具体的には、図14の符号Pに示すように、3つの信号を同一のタイミングで実施するので、制御の負担を軽減できる。   Further, the output of the discharge mode signal and the output of the discharge instruction can be set using the relay contact opening signal. Specifically, as shown by the symbol P in FIG. 14, since the three signals are executed at the same timing, the control burden can be reduced.

[第7実施形態の説明]
図15は、第7実施形態に係る電力変換装置の構成を示す回路図である。第7実施形態では、前述した図1と対比して、リレー回路12とインバータ装置13との間にヒューズF1が設けられている点で相違する。車両制御回路15は、ヒューズF1の溶断検知信号が検出された際に、これを契機として平滑コンデンサC1の放電に移行する。こうすることにより、リレー回路12が導通した状態でインバータ装置13が停止した場合においても、平滑コンデンサC1に蓄積された電力を放電することができる。
[Description of Seventh Embodiment]
FIG. 15 is a circuit diagram showing a configuration of a power conversion device according to the seventh embodiment. The seventh embodiment is different from FIG. 1 described above in that a fuse F1 is provided between the relay circuit 12 and the inverter device 13. When the fusing detection signal of the fuse F1 is detected, the vehicle control circuit 15 shifts to discharge of the smoothing capacitor C1 as a trigger. By doing so, even when the inverter device 13 is stopped while the relay circuit 12 is conductive, the electric power stored in the smoothing capacitor C1 can be discharged.

以上、本発明の電力変換装置及び電力変換装置の制御方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。   As mentioned above, although the power converter device and the control method of the power converter device of the present invention have been described based on the illustrated embodiment, the present invention is not limited to this, and the configuration of each unit is an arbitrary function having the same function. It can be replaced with that of the configuration.

例えば、上述した各実施形態では、フォトカプラPC1を用いて電子スイッチQ11のオン、オフを切り替える例について説明したが、本発明はこれに限定されるものではなく、絶縁リレー等、絶縁性を有するリレーを用いることが可能である。   For example, in each of the above-described embodiments, the example in which the electronic switch Q11 is switched on and off using the photocoupler PC1 has been described. However, the present invention is not limited to this, and has insulation properties such as an insulation relay. A relay can be used.

11 直流電源
12 リレー回路
12e 半導体リレー回路
13、13a、13b、13c、13d インバータ装置
14 モータ
15 車両制御回路
21、21a、21b、21c ゲート駆動回路
22 主制御回路
31、32、33 リレー
31c、32b、33c リレーコイル
31r、32r、33r リレー接点
35 絶縁電源
36 プッシュプル回路
41〜43 半導体スイッチ
C1 平滑コンデンサ
C21、C22 ゲートチャージコンデンサ
F1 ヒューズ
Q11 電子スイッチ
11 DC power supply 12 Relay circuit 12e Semiconductor relay circuit 13, 13a, 13b, 13c, 13d Inverter device 14 Motor 15 Vehicle control circuit 21, 21a, 21b, 21c Gate drive circuit 22 Main control circuit 31, 32, 33 Relay 31c, 32b , 33c Relay coil 31r, 32r, 33r Relay contact 35 Insulated power supply 36 Push-pull circuit 41-43 Semiconductor switch C1 Smoothing capacitor C21, C22 Gate charge capacitor F1 Fuse Q11 Electronic switch

Claims (16)

直流電源より供給される直流電力を交流電力に変換する電力変換装置において、
前記直流電力を平滑化する平滑コンデンサと、
複数の半導体スイッチの直列接続回路を、複数系統備えた半導体スイッチ群と、
前記半導体スイッチ群に含まれる各半導体スイッチのオン、オフを切り替える制御部と、を備え、
前記制御部は、
前記直流電力を交流電力に変換する際には、前記各半導体スイッチのターンオン時間を第1のターンオン時間とし、前記平滑コンデンサに蓄積された電力を放電する際には、各系統の直列接続回路に含まれる少なくとも一つの半導体スイッチのターンオン時間を、前記第1のターンオン時間よりも長い第2のターンオン時間に変更すること
を特徴とする電力変換装置。
In a power converter that converts DC power supplied from a DC power source into AC power,
A smoothing capacitor for smoothing the DC power;
A semiconductor switch group including a plurality of systems of series connection circuits of a plurality of semiconductor switches, and
A control unit that switches on and off each semiconductor switch included in the semiconductor switch group, and
The controller is
When converting the DC power to AC power, the turn-on time of each semiconductor switch is set as the first turn-on time, and when discharging the power stored in the smoothing capacitor, the series connection circuit of each system is connected. A power conversion device, wherein a turn-on time of at least one semiconductor switch included is changed to a second turn-on time longer than the first turn-on time.
前記制御部は、
前記平滑コンデンサへの、前記直流電力の供給が停止したことを検出する停止検出部を備え、
前記制御部は、前記直流電力の供給が停止したことが前記停止検出部にて検出された際に、前記平滑コンデンサに蓄積された電力を放電すること
を特徴とする請求項1に記載の電力変換装置。
The controller is
A stop detection unit for detecting that the supply of the DC power to the smoothing capacitor is stopped;
2. The electric power according to claim 1, wherein the control unit discharges the electric power stored in the smoothing capacitor when the stop detection unit detects that the supply of the DC power is stopped. 3. Conversion device.
前記平滑コンデンサに対して並列に電力消費用の抵抗が設けられ、前記第2のターンオン時間で半導体スイッチをターンオンさせたことによる単位時間当たりの電力消費量は、前記電力消費用の抵抗で単位時間当たりに消費される電力消費量よりも大きいこと
を特徴とする請求項1または2に記載の電力変換装置。
A power consumption resistor is provided in parallel to the smoothing capacitor, and the power consumption per unit time due to turning on the semiconductor switch in the second turn-on time is the unit time of the power consumption resistor. The power conversion device according to claim 1, wherein the power conversion device is larger than a power consumption consumed per hit.
前記直流電源と前記平滑コンデンサとの間に設けられ、前記直流電源と前記平滑コンデンサとの接続、開放を切り替えるリレー回路を更に備え、
前記制御部は、前記リレー回路が接続から開放に切り替えられた際には、前記平滑コンデンサに蓄積された電力を放電し、その後、該平滑コンデンサの電圧が予め設定した閾値電圧に低下した後に、各半導体スイッチによる交流電力への変換のための駆動が可能となるように設定すること
を特徴とする請求項1〜3のいずれか1項に記載の電力変換装置。
Provided between the DC power supply and the smoothing capacitor, further comprising a relay circuit for switching between connection and release of the DC power supply and the smoothing capacitor;
When the relay circuit is switched from connection to open, the control unit discharges the electric power stored in the smoothing capacitor, and then the voltage of the smoothing capacitor drops to a preset threshold voltage, It sets so that the drive for conversion to alternating current power by each semiconductor switch is attained. The power converter device of any one of Claims 1-3 characterized by these.
各系統の前記直列接続回路は、上アーム、及び下アームを構成する2つの半導体スイッチからなるハーフブリッジ回路を含み、前記平滑コンデンサを放電する際には、全ての系統の直列接続回路に設けられるハーフブリッジ回路の、前記上アーム、及び前記下アームの双方の半導体スイッチを、前記第2のターンオン時間でターンオンさせること
を特徴とする請求項1〜4のいずれか1項に記載の電力変換装置。
The series connection circuit of each system includes a half bridge circuit composed of two semiconductor switches constituting the upper arm and the lower arm, and is provided in the series connection circuit of all systems when discharging the smoothing capacitor. 5. The power conversion device according to claim 1, wherein the semiconductor switches of both the upper arm and the lower arm of a half-bridge circuit are turned on in the second turn-on time. .
各系統の前記直列接続回路は、上アーム、及び下アームを構成する2つの半導体スイッチからなるハーフブリッジ回路を含み、前記平滑コンデンサを放電する際には、全ての系統の直列接続回路に設けられるハーフブリッジ回路の、前記上アーム、及び前記下アームのうちの一方の半導体スイッチを前記第1のターンオン時間でターンオンさせ、他方の半導体スイッチを前記第2のターンオン時間でターンオンさせること
を特徴とする請求項1〜4のいずれか1項に記載の電力変換装置。
The series connection circuit of each system includes a half bridge circuit composed of two semiconductor switches constituting the upper arm and the lower arm, and is provided in the series connection circuit of all systems when discharging the smoothing capacitor. One semiconductor switch of the upper arm and the lower arm of the half bridge circuit is turned on at the first turn-on time, and the other semiconductor switch is turned on at the second turn-on time. The power converter device of any one of Claims 1-4.
前記制御部は、各半導体スイッチの制御端子に供給する駆動信号を出力するゲート駆動回路を有し、
前記ゲート駆動回路は、
外部より供給される電力を蓄積して前記制御端子に供給する電力を生成するバッファ回路を含み、
前記半導体スイッチを前記第1のターンオン時間でターンオンする場合には、前記バッファ回路に蓄積された電力を前記制御端子に供給し、
前記半導体スイッチを前記第2のターンオン時間でターンオンする場合には、前記バッファ回路の機能を無効化すること
を特徴とする請求項1〜6のいずれか1項に記載の電力変換装置。
The control unit includes a gate drive circuit that outputs a drive signal supplied to a control terminal of each semiconductor switch,
The gate driving circuit includes:
A buffer circuit for accumulating power supplied from the outside and generating power supplied to the control terminal;
When the semiconductor switch is turned on at the first turn-on time, power stored in the buffer circuit is supplied to the control terminal,
The power converter according to claim 1, wherein when the semiconductor switch is turned on at the second turn-on time, the function of the buffer circuit is invalidated.
前記バッファ回路は、
外部より供給される電力を蓄積するゲートチャージコンデンサと、
前記ゲートチャージコンデンサに蓄積された電力の、前記制御端子への供給、停止を切り替える半導体素子と、
前記ゲートチャージコンデンサから前記半導体素子に流れる電流を遮断するバッファ無効化回路と、を含み、
前記半導体スイッチを前記第1のターンオン時間でターンオンする場合には、前記ゲートチャージコンデンサに蓄積された電力を、前記半導体素子を経由して、前記半導体スイッチの制御端子に供給し、
前記半導体スイッチを前記第2のターンオン時間でターンオンする場合には、前記バッファ無効化回路を開放し、前記半導体素子の制御入力に流れる電流を、前記半導体スイッチの制御端子に供給すること
を特徴とする請求項7に記載の電力変換装置。
The buffer circuit is
A gate charge capacitor for storing power supplied from the outside;
A semiconductor element that switches between supply and stop of the power stored in the gate charge capacitor to the control terminal; and
A buffer invalidation circuit that cuts off a current flowing from the gate charge capacitor to the semiconductor element, and
When the semiconductor switch is turned on at the first turn-on time, the power stored in the gate charge capacitor is supplied to the control terminal of the semiconductor switch via the semiconductor element,
When the semiconductor switch is turned on at the second turn-on time, the buffer invalidation circuit is opened, and a current flowing through a control input of the semiconductor element is supplied to a control terminal of the semiconductor switch. The power conversion device according to claim 7.
前記バッファ無効化回路は、ノーマリオン型のスイッチからなり、前記第2のターンオン時間への切替信号が与えられた際に、オフに切り替えられることを特徴とする請求項8に記載の電力変換装置。   9. The power conversion device according to claim 8, wherein the buffer invalidation circuit includes a normally-on type switch, and is switched off when a switching signal to the second turn-on time is given. . 前記直流電源と前記平滑コンデンサとの間に設けられ、前記直流電源と前記平滑コンデンサとの接続、開放を切り替えるリレー回路を更に備え、
前記第2のターンオン時間への切替信号は、前記リレー回路の開放指令信号であること
を特徴とする請求項9に記載の電力変換装置。
Provided between the DC power supply and the smoothing capacitor, further comprising a relay circuit for switching between connection and release of the DC power supply and the smoothing capacitor;
The power conversion device according to claim 9, wherein the switching signal to the second turn-on time is an open command signal for the relay circuit.
前記制御部は、各半導体スイッチの制御端子に供給する駆動信号を出力するゲート駆動回路を有し、
前記ゲート駆動回路は、
電源部より供給される電力を蓄積して前記制御端子に供給する電力を生成するバッファ回路と、該バッファ回路と前記制御端子との間に設けられる制御端子抵抗と、を含み、
前記半導体スイッチを前記第2のターンオン時間でターンオンする場合には、前記第1のターンオン時間でターンオンする場合よりも、前記制御端子抵抗が大きくなるように変更すること
を特徴とする請求項1〜6のいずれか1項に記載の電力変換装置。
The control unit includes a gate drive circuit that outputs a drive signal supplied to a control terminal of each semiconductor switch,
The gate driving circuit includes:
A buffer circuit that accumulates power supplied from a power supply unit and generates power to be supplied to the control terminal, and a control terminal resistor provided between the buffer circuit and the control terminal,
The control terminal resistance is changed to be larger when the semiconductor switch is turned on at the second turn-on time than when the semiconductor switch is turned on at the first turn-on time. The power conversion device according to any one of 6.
前記制御端子抵抗は、第1の抵抗と、該第1の抵抗よりも大きい第2の抵抗と、の並列接続回路をなし、
前記第1の抵抗に対して直列に抵抗切替回路を搭載し、
前記半導体スイッチを前記第1のターンオン時間でターンオンする場合には、前記抵抗切替回路を接続し、
前記半導体スイッチを前記第2のターンオン時間でターンオンする場合には、前記抵抗切替回路を開放すること
を特徴とする請求項11に記載の電力変換装置。
The control terminal resistance forms a parallel connection circuit of a first resistance and a second resistance larger than the first resistance,
A resistance switching circuit is mounted in series with the first resistor,
When the semiconductor switch is turned on in the first turn-on time, the resistance switching circuit is connected,
The power conversion device according to claim 11, wherein when the semiconductor switch is turned on in the second turn-on time, the resistance switching circuit is opened.
前記抵抗切替回路は、ノーマリオン型のスイッチからなり、前記第2のターンオン時間への切替信号が与えられた際に、オフに切り替えられることを特徴とする請求項12に記載の電力変換装置。   The power conversion device according to claim 12, wherein the resistance switching circuit includes a normally-on type switch, and is switched off when a switching signal to the second turn-on time is given. 前記直流電源と前記平滑コンデンサとの間に設けられ、前記直流電源と前記平滑コンデンサとの接続、開放を切り替えるリレー回路を更に備え、
前記第2のターンオン時間への切替信号は、前記リレー回路の開放指令信号であること
を特徴とする請求項13に記載の電力変換装置。
Provided between the DC power supply and the smoothing capacitor, further comprising a relay circuit for switching between connection and release of the DC power supply and the smoothing capacitor;
The power conversion device according to claim 13, wherein the switching signal to the second turn-on time is an open command signal for the relay circuit.
前記各半導体スイッチの制御端子に供給する電力を出力する電源部を更に備え、該電源部は、
前記半導体スイッチ群が直流電力を交流電力に変換する際には、第1の出力電圧とし、前記平滑コンデンサに蓄積された電力を放電する際には、前記第1の出力電圧よりも低く、且つ、前記各半導体スイッチの最低駆動電圧よりも高い第2の出力電圧とすること
を特徴とする請求項1〜14のいずれか1項に記載の電力変換装置。
The power supply unit further outputs power to be supplied to the control terminal of each semiconductor switch,
When the semiconductor switch group converts DC power to AC power, the first output voltage is used. When the power stored in the smoothing capacitor is discharged, the semiconductor switch group is lower than the first output voltage, and The power converter according to any one of claims 1 to 14, wherein the second output voltage is higher than a minimum drive voltage of each of the semiconductor switches.
直流電源より供給される直流電力を交流電力に変換する電力変換装置の制御方法において、
前記直流電力を交流電力に変換する際には、複数の半導体スイッチの直列接続回路を複数系統備えた半導体スイッチ群の、各半導体スイッチのターンオン時間を第1のターンオン時間に設定して該半導体スイッチのオン、オフを切り替え、
前記直流電力を平滑化する平滑コンデンサに蓄積された電力を放電する際には、各系統の直列接続回路に含まれる少なくとも一つの半導体スイッチのターンオン時間を、前記第1のターンオン時間よりも長い第2のターンオン時間に設定して各半導体スイッチをオンとすることを特徴とする電力変換装置の制御方法。
In a control method of a power converter that converts DC power supplied from a DC power source into AC power,
When converting the DC power into AC power, the semiconductor switch group including a plurality of series connected circuits of a plurality of semiconductor switches is set to a first turn-on time for each semiconductor switch. Switch on, off,
When discharging the power stored in the smoothing capacitor for smoothing the DC power, the turn-on time of at least one semiconductor switch included in the series connection circuit of each system is longer than the first turn-on time. A control method for a power converter, wherein each semiconductor switch is turned on with a turn-on time of 2.
JP2015060336A 2015-03-24 2015-03-24 POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER Active JP6536791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015060336A JP6536791B2 (en) 2015-03-24 2015-03-24 POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060336A JP6536791B2 (en) 2015-03-24 2015-03-24 POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER

Publications (2)

Publication Number Publication Date
JP2016181970A true JP2016181970A (en) 2016-10-13
JP6536791B2 JP6536791B2 (en) 2019-07-03

Family

ID=57132260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060336A Active JP6536791B2 (en) 2015-03-24 2015-03-24 POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER

Country Status (1)

Country Link
JP (1) JP6536791B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116868496A (en) * 2021-02-04 2023-10-10 株式会社明电舍 Control device and control method for power conversion device
WO2024042982A1 (en) * 2022-08-24 2024-02-29 サンデン株式会社 Electric compressor for vehicle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09201065A (en) * 1996-01-19 1997-07-31 Toyota Motor Corp Power-supply circuit
JP2009232620A (en) * 2008-03-24 2009-10-08 Toshiba Mitsubishi-Electric Industrial System Corp Power converting device
JP2010119217A (en) * 2008-11-13 2010-05-27 Toyota Motor Corp Power output device and control method for the same
WO2010131353A1 (en) * 2009-05-15 2010-11-18 トヨタ自動車株式会社 Power conversion device, power conversion device control method and vehicle in which same is installed
JP2011259700A (en) * 2011-09-27 2011-12-22 Denso Corp Control unit of power inverter circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09201065A (en) * 1996-01-19 1997-07-31 Toyota Motor Corp Power-supply circuit
JP2009232620A (en) * 2008-03-24 2009-10-08 Toshiba Mitsubishi-Electric Industrial System Corp Power converting device
JP2010119217A (en) * 2008-11-13 2010-05-27 Toyota Motor Corp Power output device and control method for the same
WO2010131353A1 (en) * 2009-05-15 2010-11-18 トヨタ自動車株式会社 Power conversion device, power conversion device control method and vehicle in which same is installed
JP2011259700A (en) * 2011-09-27 2011-12-22 Denso Corp Control unit of power inverter circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116868496A (en) * 2021-02-04 2023-10-10 株式会社明电舍 Control device and control method for power conversion device
CN116868496B (en) * 2021-02-04 2024-03-08 株式会社明电舍 Control device and control method for power conversion device
WO2024042982A1 (en) * 2022-08-24 2024-02-29 サンデン株式会社 Electric compressor for vehicle

Also Published As

Publication number Publication date
JP6536791B2 (en) 2019-07-03

Similar Documents

Publication Publication Date Title
JP5662118B2 (en) Inverter drive
JP6436028B2 (en) Power supply device and switch control method thereof
JP6291899B2 (en) Rotating electrical machine control device
WO2017006949A1 (en) Drive device
JP6717186B2 (en) Inverter control circuit
JP2005160268A (en) Inverter circuit
US11444551B2 (en) Power conversion device with inverter circuit
US20120249155A1 (en) Method and apparatus for dealing with faults in an electrical drive system
JP4771172B2 (en) Smoothing capacitor discharge device for vehicle power converter
JP6167989B2 (en) Vehicle generator
JP6536791B2 (en) POWER CONVERTER AND CONTROL METHOD OF POWER CONVERTER
JP6377284B2 (en) Air conditioner
JP2015027127A (en) Power converter
CN105308814A (en) Inrush current suppression circuit
JP5251553B2 (en) Semiconductor device
JP6201447B2 (en) Power converter and control method of power converter
JP6619312B2 (en) Power converter
JP5499850B2 (en) Inverter discharge control device
JP2009018388A (en) Robot controller
JP5076949B2 (en) Load drive device
JP5999141B2 (en) Power converter
JP6797233B2 (en) Power converter
JP6084151B2 (en) DC-DC converter
JP2019088078A (en) Driver circuit and power converter
JP2019047698A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190521

R151 Written notification of patent or utility model registration

Ref document number: 6536791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151