JP2016181614A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016181614A JP2016181614A JP2015061240A JP2015061240A JP2016181614A JP 2016181614 A JP2016181614 A JP 2016181614A JP 2015061240 A JP2015061240 A JP 2015061240A JP 2015061240 A JP2015061240 A JP 2015061240A JP 2016181614 A JP2016181614 A JP 2016181614A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- back surface
- etching
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体基板の表面から裏面まで貫通するトレンチの内部に耐エッチング性が低い材料の層が形成されている半導体装置において、エッチングガスが半導体基板の表面側から裏面側へ侵入することを防ぐことが可能な技術を提供する。【解決手段】本明細書が開示する半導体装置は、第1半導体基板を備えている。その半導体装置では、前記第1半導体基板に、表面から裏面まで貫通するトレンチが形成されている。その半導体装置では、前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第1材料からなる第1材料層が形成されている。その半導体装置では、前記第1材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第2材料からなる第2材料層が埋め込まれている。【選択図】図15
Description
本明細書は、半導体装置に関する。
特許文献1に、第1半導体基板を備える半導体装置が開示されている。その半導体装置では、前記第1半導体基板に、表面から裏面まで貫通するトレンチが形成されており、前記トレンチの内部に、第1材料(酸化シリコン)からなる第1材料層が形成されている。
半導体装置を製造する際に、第1半導体基板にトレンチと第1材料層を形成した後に、さらにエッチングガスを用いたエッチングを施す場合がある。例えば、第1半導体基板の表面にMEMS構造を有する半導体装置を製造する場合には、最終的にMEMS構造をリリースするために犠牲層のエッチングが必要となる。犠牲層のエッチングにおいては、例えばフッ化水素ガスなどのエッチングガスが用いられる。この際に、トレンチの内部に形成された第1材料層がエッチングガスに対する耐エッチング性が低い材料からなる場合、以下に説明するように、エッチングガスが第1半導体基板の表面側から裏面側へ侵入してしまうおそれがある。
図12は、例として、第1半導体基板100を表面から裏面まで貫通するトレンチ106によって、第1半導体基板100を第1の部分(例えば貫通電極)102と第2の部分(例えば他の貫通電極)104に区画し、トレンチ106の内部に第1材料層(例えば絶縁膜)108を形成した構成を示している。この場合、トレンチ106の内部に形成された第1材料層108の中央部分には、ボイド110が形成される。
図13に示すように、第1半導体基板100の表面(図の上方の面)にエッチングを施す(例えばMEMS構造の犠牲層エッチングを施す)ためにエッチングガスを供給すると、第1材料層108のエッチングガスに対する耐エッチング性が低いと、第1材料層108が表面側からエッチングされることになる。その結果、第1材料層108の中央部分に形成されたボイド110にエッチングガスが侵入し、第1材料層108のエッチングがさらに進行する。最終的には、第1半導体基板100の表面からボイド110を介して第1半導体基板100の裏面へ至るガス流路が形成されて、エッチングガスが第1半導体基板100の裏面側にまで侵入してしまう。
本明細書は上記の課題を解決する技術を提供する。本明細書では、半導体基板の表面から裏面まで貫通するトレンチの内部に耐エッチング性が低い材料の層が形成されている半導体装置において、エッチングガスが半導体基板の表面側から裏面側へ侵入することを防ぐことが可能な技術を提供する。
本明細書が開示する半導体装置は、第1半導体基板を備えている。その半導体装置では、前記第1半導体基板に、表面から裏面まで貫通するトレンチが形成されている。その半導体装置では、前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第1材料からなる第1材料層が形成されている。その半導体装置では、前記第1材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第2材料からなる第2材料層が埋め込まれている。
上記の半導体装置によれば、第1半導体基板の表面から裏面へエッチングガスが侵入することを防ぐことができる。図14は、例として、第1半導体基板100を表面から裏面まで貫通するトレンチ106によって、第1半導体基板100を第1の部分(例えば貫通電極)102と第2の部分(例えば他の貫通電極)104に区画し、トレンチ106の内部に第1材料層(例えば絶縁膜)108を形成し、第1材料層108の内部に第2材料層(例えば導電膜)112を埋め込んだ構成を示している。なお、この場合は、第2材料層112の中央部分にボイド114が形成される。
図15に示すように、第1半導体基板100の表面(図の上方の面)にエッチングを施す(例えばMEMS構造の犠牲層エッチングを施す)ために、エッチングガスを供給すると、第1材料層108はエッチングガスに対する耐エッチング性が低いため、第1材料層108は表面側からエッチングされることになる。しかしながら、第1材料層108の内部には第2材料層112が形成されており、第2材料層112はエッチングガスに対する耐エッチング性が高いため、第1半導体基板100の表面から裏面へ至るガス流路が形成されることはない。上記の半導体装置によれば、エッチングガスが第1半導体基板の表面側から裏面側へ侵入することを防ぐことができる。
上記の半導体装置は、前記第1材料が絶縁性材料であり、前記第2材料が導電性材料であるように構成することができる。
例えば第1半導体基板のトレンチで区画された領域を貫通電極(ビア)として利用する場合、貫通電極と他の貫通電極または周辺部との間でのクロストークの発生が問題となる。上記の半導体装置によれば、貫通電極と他の貫通電極または周辺部との間に、導電性の第2材料層が介在することになるため、クロストークの発生を抑制することができる。
上記の半導体装置は、前記第1半導体基板の表面にMEMS構造が形成されており、前記エッチングガスが前記MEMS構造の犠牲層をエッチングする際に使用されるように構成することができる。
第1半導体基板の表面にMEMS構造を形成する場合、半導体装置を製造する最終段階において、MEMS構造をリリースするために犠牲層をエッチングすることが必要となる。このような犠牲層エッチングで使用するエッチングガスが第1半導体基板の裏面側へ侵入してしまうと、第1半導体基板の裏面側に形成されている各種の構成要素を破壊してしまうおそれがある。上記の半導体装置によれば、第1半導体基板の表面側のMEMS構造をリリースするために行う犠牲層エッチングにおいて、エッチングガスが第1半導体基板の裏面側に侵入してしまうことを防ぐことができる。
上記の半導体装置は、前記第1半導体基板の裏面側に配置された第2半導体基板をさらに備えており、前記第1半導体基板の裏面にバンプが形成されており、前記第2半導体基板の表面にバンプが形成されており、前記第1半導体基板の裏面の前記バンプと前記第2半導体基板の表面の前記バンプが接合されているように構成することができる。
例えば第1半導体基板のトレンチで区画された領域を貫通電極(ビア)として利用する場合、第1半導体基板の裏面側に第2半導体基板を配置し、第1半導体基板の裏面側のバンプと第2半導体基板の表面側のバンプを接合することで、第1半導体基板の表面側と第2半導体基板の間での電気的な導通を確保する。このような場合に、第1半導体基板の表面側から裏面側へエッチングガスが侵入してしまうと、第2半導体基板の表面に形成されている各種の構成要素がエッチングガスにより破壊されてしまう。上記の半導体装置によれば、エッチングガスが第1半導体基板の表面側から裏面側へ侵入して第2半導体基板の表面を破壊してしまうことを防ぐことができる。
上記の半導体装置は、前記第1半導体基板がシリコン基板であり、前記第1材料が酸化シリコンであり、前記エッチングガスがフッ化水素ガスであるように構成することができる。
現在、一般的に使用されている半導体基板はシリコン基板であり、シリコン基板の表面から裏面まで貫通するトレンチの内部に酸化シリコン層を形成する構造が多用されている。このような構造では、フッ化水素ガスを用いたエッチングの際に、半導体基板の表面から裏面へフッ化水素ガスが侵入してしまうおそれがある。上記の半導体装置によれば、シリコン基板の表面から裏面まで貫通するトレンチの内部に酸化シリコン層を形成した構造において、エッチングに使用するフッ化水素ガスがシリコン基板の表面側から裏面側へ侵入してしまうことを防ぐことができる。
(実施例)
図1は、本実施例の半導体装置2の構成を示している。半導体装置2は、第1半導体基板4と、第2半導体基板6を備えている。
図1は、本実施例の半導体装置2の構成を示している。半導体装置2は、第1半導体基板4と、第2半導体基板6を備えている。
第1半導体基板4は、例えばシリコン基板などの、導電性を付与された半導体基板である。第1半導体基板4の表面(図1の上方の面)には、MEMS(Micro Electro Mechanical Systems)構造8が形成されている。MEMS構造8は、半導体基板である第1半導体基板4に半導体製造技術による微細加工を施して形成された微小構造である。MEMS構造8は、例えば圧力センサ、加速度センサ、ジャイロスコープ、光スキャナ、デジタルミラーデバイス、光変調器等の機械的要素を構成している。MEMS構造8は、静電力によりMEMS構造8の運動や変形を駆動するための、あるいはMEMS構造8の運動や変形を静電容量の変化として検出するための、複数のMEMS電極10を備えている。
第1半導体基板4の裏面(図1の下方の面)には、例えば金等の金属からなる複数のバンプ12が形成されている。なお、第1半導体基板4の裏面において、バンプ12が露出している箇所以外の部分は、保護膜24によって覆われている。本実施例の保護膜24は、酸化シリコンから成る絶縁膜である。
第1半導体基板4では、表面に設けられた複数のMEMS電極10と、裏面に設けられた複数のバンプ12が、それぞれ対応する貫通電極14および周辺部18によって電気的に導通している。本実施例では、第1半導体基板4の表面から裏面まで貫通するトレンチ22によって、第1半導体基板4を貫通電極14と周辺部18に区画することによって、貫通電極14と周辺部18が形成されている。それぞれの貫通電極14は、トレンチ22の内部に形成された絶縁膜16によってその周縁を覆われている。貫通電極14は絶縁膜16によって他の貫通電極14や周辺部18から電気的に絶縁されている。絶縁膜16の内部には、導電膜20が埋め込まれている。本実施例では、絶縁膜16は例えば酸化シリコンであり、導電膜20は例えば導電性を付与されたポリシリコンである。
第2半導体基板6は、例えばシリコン基板等の半導体基板である。第2半導体基板6には、CMOS回路技術等によって、複数のMEMS電極10に入力する各種の信号を生成する回路や、複数のMEMS電極10から出力される各種の信号を処理する回路などが形成されている。第2半導体基板6の表面には、第1半導体基板4の裏面の複数のバンプ12に対応して、例えば金等の金属からなる複数のバンプ26が形成されている。なお、第2半導体基板6の表面において、バンプ26が露出している箇所以外の部分は、保護膜28によって覆われている。本実施例の保護膜28は、酸化シリコンから成る絶縁膜である。
半導体装置2では、第1半導体基板4の裏面に形成されたバンプ12と第2半導体基板6の表面に形成されたバンプ26がそれぞれ接合されている。これによって、第1半導体基板4の表面のMEMS電極10と第2半導体基板6の各種の回路が、貫通電極14、バンプ12およびバンプ26を介して、電気的に導通する。なお、本実施例においては、第1半導体基板4の周辺部18は、対応するバンプ12およびバンプ26を介して、第2半導体基板6の回路における接地電位に電気的に導通する。すなわち、第1半導体基板4の周辺部18は接地電位に維持される。また、本実施例においては、第1半導体基板4の絶縁膜16の内部に埋め込まれた導電膜20は、いずれも周辺部18に電気的に導通している。すなわち、第1半導体基板4の導電膜20は、接地電位に維持される。図1に示す例では、第1半導体基板4の裏面側において、周辺部18の一部で保護膜24が除去されており、導電膜20が保護膜24上を延伸して周辺部18に接触することで、導電膜20と周辺部18が電気的に導通している。これとは異なり、例えば周辺部18に隣接するトレンチ22の内部に形成された絶縁膜16の一部を除去することで、導電膜20と周辺部18を電気的に導通してもよい。
本実施例の半導体装置2では、第1半導体基板4において、貫通電極14の周縁を覆う絶縁膜16の内部に導電膜20が埋め込まれている。このような構成とすることによって、貫通電極14と他の貫通電極14または周辺部18との間でのクロストークの発生を抑制することができる。
以下では、半導体装置2の製造方法について説明する。
まず図2に示すように、第1半導体基板4の元となるシリコンウェハ30を準備し、熱酸化によって表面(図2の上方の面)に酸化シリコン層32を形成する。そして、シリコンウェハ30の表面の酸化シリコン層32を、フォトマスクを用いたRIE(反応性イオンエッチング)によって選択的に除去する。この際に形成される酸化シリコン層32は、MEMS構造8を形成するための犠牲層としての役割を果たす。
次いで、図3に示すように、減圧CVD法により、シリコンウェハ30の表面(図3の上方の面)にポリシリコン層34を形成する。そして、シリコンウェハ30の表面のポリシリコン層34を、フォトマスクを用いたRIEによって選択的に除去する。この際に形成されるポリシリコン層34は、最終的にMEMS構造8を構成する。
次いで図4に示すように、シリコンウェハ30の表面(図4の上方の面)にポリイミドを塗布してポリイミド層36を形成する。そして、ポリイミド層36の表面に支持用シリコン基板38を接合する。ここで用いるポリイミド層36および支持用シリコン基板38は、半導体装置2の製造プロセスにおいてシリコンウェハ30を安定して支持するために用いられる。ポリイミド層36および支持用シリコン基板38は、最終的には取り除かれる。
次いで図5に示すように、シリコンウェハ30の裏面(図5の下方の面)を研磨して、第1半導体基板4として要求される厚さまで薄くする。以下の説明では、研磨後のシリコンウェハ30を第1半導体基板4ともいう。そして、第1半導体基板4の裏面側からフォトマスクを用いた深堀りRIE(Deep RIE)を施して、第1半導体基板4にトレンチ22を形成する。トレンチ22により、第1半導体基板4が貫通電極14と周辺部18に区画される。
次いで図6に示すように、TEOS(ケイ酸エチル)を用いた減圧CVD法により、第1半導体基板4の裏面(図6の下方の面)側に酸化シリコン層40を形成する。これによって、第1半導体基板4の裏面に保護膜24が形成されるとともに、トレンチ22の内側面に絶縁膜16が形成される。そして、第1半導体基板4の裏面の保護膜24(酸化シリコン層40)を、フォトマスクを用いたRIEによって選択的に除去する。
次いで図7に示すように、減圧CVD法により、第1半導体基板4の裏面(図7の下面)にポリシリコンからなる導電膜20を形成する。これにより、トレンチ22の絶縁膜16の内部に導電膜20が埋め込まれる。導電膜20は、第1半導体基板4の裏面側において周辺部18と接触することで、周辺部18と電気的に導通する。そして、第1半導体基板4の裏面の導電膜20を、フォトマスクを用いたRIEによって選択的に除去する。
次いで図8に示すように、第1半導体基板4の裏面(図8の下方の面)側からフォトマスクを用いたRIEを施して保護膜24を選択的に除去する。そして、第1半導体基板4の裏面側にスパッタリングによって金を堆積して、フォトマスクを用いたウェットエッチングによって堆積した金を選択的に除去する。これによって、第1半導体基板4の裏面に複数のバンプ12が形成される。
次いで図9に示すように、表面(図9の上方の面)に複数のバンプ26と保護膜28が形成された第2半導体基板6を準備し、第1半導体基板4の裏面(図9の下方の面)の複数のバンプ12と第2半導体基板6の表面の複数のバンプ26をそれぞれ接合する。
次いで図10に示すように、研削研磨およびRIEによって第1半導体基板4の表面(図10の上方の面)の支持用シリコン基板38を除去し、さらにアッシングによって第1半導体基板4の表面のポリイミド層36を除去する。
次いで、第1半導体基板4の表面からのフッ化水素ガスエッチングによって、MEMS構造8の犠牲層である酸化シリコン層32を除去する。酸化シリコン層32を構成する酸化シリコンはフッ化水素ガスに対する耐エッチング性が低く、フッ化水素ガスを用いたエッチングによって酸化シリコン層32は良好に除去される。酸化シリコン層32を除去することによって、MEMS構造8がリリースされ、図1に示す半導体装置2が得られる。
フッ化水素ガスを用いたエッチングにより犠牲層である酸化シリコン層32を除去する際には、犠牲層と同じ酸化シリコンからなる絶縁膜16も第1半導体基板4の表面側からエッチングされる。仮に、ポリシリコンから成る導電膜20が絶縁膜16の内部に埋め込まれていない場合、絶縁膜16の中央部分に形成されるボイドを介して第1半導体基板4の表面側と裏面側が連通してしまい、エッチングガスが第1半導体基板4の裏面側にまで侵入するおそれがある。第1半導体基板4の裏面は第2半導体基板6の表面と対向しており、第1半導体基板4の裏面側に侵入したエッチングガスによって、第2半導体基板6の表面の保護膜28が破壊されてしまうおそれがある。
本実施例の半導体装置2では、トレンチ22の絶縁膜16の内部にポリシリコンから成る導電膜20が埋め込まれている。ポリシリコンはフッ化水素ガスに対する耐エッチング性が高いので、フッ化水素ガスに曝されても導電膜20はほとんどエッチングされない。このような構成とすることによって、犠牲層である酸化シリコン層32をエッチングする際に、絶縁膜16が第1半導体基板4の表面側からエッチングされた場合でも、第1半導体基板4の表面側と裏面側が連通してしまうことがなく、エッチングガスが第1半導体基板4の裏面側に侵入してしまうことがない。エッチングガスの侵入によって、第2半導体基板6の表面の保護膜28が破壊されてしまうことを防ぐことができる。
なお、半導体装置2における貫通電極14は、例えば図11に示すように、二次元アレイ状に配置されていてもよい。この場合、図11に示すように、絶縁膜16の内部の導電膜20を格子状に形成することで、導電膜20をすべて同電位(例えば接地電位)に維持することができる。
上記の実施例では、MEMS構造8を形成する際の犠牲層である酸化シリコン層32と、トレンチ22に形成された絶縁膜16が、何れも酸化シリコンであり、導電膜20が導電性を付与されたポリシリコンである場合について説明したが、それぞれの材料はこれに限定されるものではない。絶縁膜16が犠牲層をエッチングする際に使用するエッチングガスに対して耐エッチング性が低い材料であり、導電膜20がエッチングガスに対して耐エッチング性が高い材料であれば、犠牲層をエッチングする際にエッチングガスが第1半導体基板4の表面側から裏面側へ侵入してしまうことを防ぐことができる。例えば、エッチングガスがフッ化水素ガスである場合には、導電膜20は、アルミニウム、金、銅、タングステン等の金属としてもよい。あるいは、導電膜20の代わりに、導電性を付与されていないポリシリコン層を絶縁膜16の内部に埋め込んでもよい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2 :半導体装置
4 :第1半導体基板
6 :第2半導体基板
8 :MEMS構造
10 :MEMS電極
12 :バンプ
14 :貫通電極
16 :絶縁膜
18 :周辺部
20 :導電膜
22 :トレンチ
24 :保護膜
26 :バンプ
28 :保護膜
30 :シリコンウェハ
32 :酸化シリコン層
34 :ポリシリコン層
36 :ポリイミド層
38 :支持用シリコン基板
40 :酸化シリコン層
100 :第1半導体基板
102 :第1の部分
104 :第2の部分
106 :トレンチ
108 :第1材料層
110 :ボイド
112 :第2材料層
114 :ボイド
4 :第1半導体基板
6 :第2半導体基板
8 :MEMS構造
10 :MEMS電極
12 :バンプ
14 :貫通電極
16 :絶縁膜
18 :周辺部
20 :導電膜
22 :トレンチ
24 :保護膜
26 :バンプ
28 :保護膜
30 :シリコンウェハ
32 :酸化シリコン層
34 :ポリシリコン層
36 :ポリイミド層
38 :支持用シリコン基板
40 :酸化シリコン層
100 :第1半導体基板
102 :第1の部分
104 :第2の部分
106 :トレンチ
108 :第1材料層
110 :ボイド
112 :第2材料層
114 :ボイド
Claims (5)
- 第1半導体基板を備えており、
前記第1半導体基板に、表面から裏面まで貫通するトレンチが形成されており、
前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第1材料からなる第1材料層が形成されており、
前記第1材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第2材料からなる第2材料層が埋め込まれている、半導体装置。 - 前記第1材料が絶縁性材料であり、
前記第2材料が導電性材料である、請求項1の半導体装置。 - 前記第1半導体基板の表面にMEMS構造が形成されており、
前記エッチングガスが前記MEMS構造の犠牲層をエッチングする際に使用される、請求項1または2の半導体装置。 - 前記第1半導体基板の裏面側に配置された第2半導体基板をさらに備えており、
前記第1半導体基板の裏面にバンプが形成されており、前記第2半導体基板の表面にバンプが形成されており、
前記第1半導体基板の裏面の前記バンプと前記第2半導体基板の表面の前記バンプが接合されている、請求項1から3の何れか一項の半導体装置。 - 前記第1半導体基板がシリコン基板であり、
前記第1材料が酸化シリコンであり、
前記エッチングガスがフッ化水素ガスである、請求項1から4の何れか一項の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015061240A JP2016181614A (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015061240A JP2016181614A (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016181614A true JP2016181614A (ja) | 2016-10-13 |
Family
ID=57131811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015061240A Pending JP2016181614A (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016181614A (ja) |
-
2015
- 2015-03-24 JP JP2015061240A patent/JP2016181614A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10486964B2 (en) | Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer | |
TWI591013B (zh) | 混合整合構件及其製造方法 | |
US20170355598A1 (en) | Structure to reduce backside silicon damage | |
US9365416B2 (en) | Structure and method for motion sensor | |
TWI727456B (zh) | 集成互補金屬氧化物半導體-微機電系統器件及其製法 | |
US9908771B2 (en) | Inertial and pressure sensors on single chip | |
KR101909131B1 (ko) | 초음파 변환기 및 그 제조방법 | |
JP4688600B2 (ja) | 半導体センサの製造方法 | |
US9272899B2 (en) | Bonding method using porosified surfaces for making stacked structures | |
US9450109B2 (en) | MEMS devices and fabrication methods thereof | |
TW201343533A (zh) | 微電機系統裝置以及其形成之方法 | |
US10160640B2 (en) | Mechanisms for forming micro-electro mechanical system device | |
TWI621242B (zh) | 具有紅外線吸收結構層的氮化鋁(ain)裝置 | |
TW201436586A (zh) | 整合式麥克風結構及製造麥克風之方法 | |
JP5226228B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US20190256351A1 (en) | Membrane Components and Method for Forming a Membrane Component | |
TWI356038B (en) | Manufacturing method of microstructure for an inte | |
US9238578B2 (en) | Semiconductor arrangement with stress release and thermal insulation | |
JP2016181614A (ja) | 半導体装置 | |
US20170081173A1 (en) | Mems devices and methods of manufacturing the same | |
CN109216268A (zh) | 制造半导体装置的方法 | |
JP2015182158A (ja) | Memsデバイス | |
JP2007173634A (ja) | ウェハレベルパッケージ構造体の製造方法 | |
CN112744779A (zh) | 微机电系统及其制造方法 | |
JP2018004447A (ja) | 半導体装置 |