JP2016181585A - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP2016181585A JP2016181585A JP2015060566A JP2015060566A JP2016181585A JP 2016181585 A JP2016181585 A JP 2016181585A JP 2015060566 A JP2015060566 A JP 2015060566A JP 2015060566 A JP2015060566 A JP 2015060566A JP 2016181585 A JP2016181585 A JP 2016181585A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- etching solution
- metal
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体集積回路素子などの半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。 The present invention relates to a method of manufacturing a wiring board used for mounting a semiconductor element such as a semiconductor integrated circuit element.
近年、携帯型のゲーム機や通信機器に代表される電子機器の高機能化、薄型化が進む中、それらに使用される配線基板として、コアレス基板と呼ばれる薄型で高密度な配線基板がある。 In recent years, as electronic devices typified by portable game machines and communication devices are becoming highly functional and thin, there is a thin and high-density wiring substrate called a coreless substrate as a wiring substrate used for them.
このようなコアレス基板と呼ばれる従来の配線基板の一例を、図6に示す。
従来の配線基板Bは、例えば4層の絶縁層21が積層されるとともに各絶縁層21の間、および最表層の絶縁層21の上下面に配線導体層22が形成されている。さらに最表層の絶縁層21および配線導体層22の表面にはソルダーレジスト層23が形成されている。
An example of such a conventional wiring board called a coreless board is shown in FIG.
In the conventional wiring board B, for example, four
それぞれの絶縁層21には、ビアホール24が複数形成されている。ビアホール24の内部には、配線導体層22と一体的に形成されたビア導体25が被着されている。ビア導体25は、各絶縁層21に形成された配線導体層22間の導通をとっている。最上層の配線導体層22の一部は、半導体素子接続パッド26を形成している。半導体素子接続パッド26には、半導体集積回路素子等の半導体素子の電極が接続される。最下層に形成された配線導体層22の一部は、回路基板接続パッド27を形成している。回路基板接続パッド27には、この配線基板Bが搭載される回路基板の電極が接続される。これらの半導体素子接続パッド26および回路基板接続パッド27は、ソルダーレジスト層23に設けられた開口部23a、23b内に露出している。
そして、半導体素子と回路基板との間で配線導体層22を介して電気信号の伝送をすることで半導体素子が作動する。
A plurality of
The semiconductor element operates by transmitting an electrical signal between the semiconductor element and the circuit board via the
次に、従来の配線基板Bの製造方法における工程毎の実施形態の一例を図7〜図9を基にして説明する。なお、図6と同一の個所には同一の符号を付して説明する。 Next, an example of an embodiment for each process in the manufacturing method of the conventional wiring board B will be described with reference to FIGS. In the following description, the same parts as those in FIG.
まず、図7(a)に示すように、プリプレグ28Pと、2枚の接着フィルム29と、2枚の分離可能金属箔30とを準備する。
プリプレグ28Pは、中央部に製品形成用領域Xと、外周部に捨て代領域Yとを有している。
分離可能金属箔30は、第1の金属箔30aおよび第2の金属箔30bが、間に接着層(不図示)を介して互いに分離可能に小さな密着力で保持されたものである。第1の金属箔30aの厚みは、およそ15〜20μm程度である。第2の金属箔30bの厚みは、およそ5〜10μm程度である。分離可能金属箔30は、例えば硫酸過水等の第1のエッチング液に可溶な銅等から成る。
First, as shown in FIG. 7A, a
The
The
次に、図7(b)に示すように、プリプレグ28P上下面の中央部に、接着フィルム29を介して、分離可能金属箔30を第1の金属箔30aをプリプレグ28P側にして配置する。
Next, as shown in FIG.7 (b), the
次に、図7(b)の状態に積層したものを上下から加圧しながら加熱する。このような加圧加熱により、図7(c)に示すように、硬化されたプリプレグ28Pの上下面に分離可能金属箔30が固着された支持基板28が形成される。
Next, what was laminated in the state of FIG. 7B is heated while being pressed from above and below. By such pressure heating, as shown in FIG. 7C, the
次に、図7(d)に示すように、分離可能金属箔30を含む支持基板28の両主面に、バリア金属層31を形成する。バリア金属層31の厚みは、0.5μm以下である。バリア金属層31は、例えばクロムから成る。クロムは、上述した第1のエッチング液に不溶で、過塩素酸溶液等の第2のエッチング液に可溶である。
Next, as shown in FIG. 7D,
次に、図8(e)に示すように、バリア金属層31が形成された支持基板28の両主面に、絶縁層21と配線導体層22とを複数相互に積層するとともに、最表層の絶縁層21および配線導体層22の上に開口部23bを有するソルダーレジスト層23を被着させることで配線基板用のビルドアップ部32が形成される。配線導体22は、上述した第1のエッチング液に可溶で第2のエッチング液には不溶な材料とする。
Next, as shown in FIG. 8E, a plurality of
次に、図8(f)に示すように、支持基板28およびバリア金属層31ならびにビルドアップ部32を製品形成用領域Xと捨て代領域Yとの境界上で切断することで、製品形成用領域Xの支持基板28およびバリア金属層31ならびにビルドアップ部32を切り出す。
Next, as shown in FIG. 8 (f), the
次に、図8(g)に示すように、バリア金属層31およびビルドアップ部32を第1の金属箔30aから分離する。これにより、バリア金属層31の片面に第2の金属箔30bが固着した配線基板用の積層体33が形成される。
Next, as shown in FIG. 8G, the
次に、図9(h)に示すように、例えば銅から成る第2の金属箔30bを第1のエッチング液により完全にエッチング除去する。このとき、例えばクロムから成るバリア金属層31は、第1のエッチング液には溶解しない。このバリア金属層31により、最上層の配線導体層22が第1のエッチング液により浸食されることを防止する。
Next, as shown in FIG. 9H, the
次に、図9(i)に示すように、バリア金属層31を第2のエッチング液によりエッチング除去する。このとき、配線導体22は、第2のエッチング液には不溶であるので、エッチングされずにビルドアップ部32にそのまま残る。
Next, as shown in FIG. 9I, the
最後に、図9(j)に示すように、最上層の絶縁層21および配線導体層22の表面に、開口部23aを有するソルダーレジスト層23を形成することで図6に示すような従来の配線基板Bが形成される。
Finally, as shown in FIG. 9 (j), a conventional
しかしながら、上述の方法においては、第2の金属箔30bの厚みが5〜10μmであることから、この第2の金属箔30bをエッチング除去するために、長時間のエッチング処理を行う必要がある。
ところが、バリア金属層31に微小なピンホールが存在する場合がある。この場合、第2の金属箔30bをエッチングするための第1のエッチング液がピンホールを介して配線導体層22に到達してしまう。その結果、第1のエッチング液に可溶な配線導体層22が第1のエッチング液により浸食されてしまい断線することがある。このため、配線導体層22を介して電気信号を良好に伝送することができず、半導体素子が安定的に作動しないという問題がある。
However, in the above-described method, since the thickness of the
However, a minute pinhole may exist in the
本発明は、配線導体層が長時間エッチング液にさらされることを回避して配線導体層の断線を防止する。これにより、配線導体層を介して電気信号を良好に伝送して半導体素子が安定的に作動できる配線基板の製造方法を提供することを課題とする。 The present invention prevents the wiring conductor layer from being disconnected by avoiding the wiring conductor layer from being exposed to the etching solution for a long time. Accordingly, it is an object of the present invention to provide a method for manufacturing a wiring board in which an electric signal can be satisfactorily transmitted through a wiring conductor layer and a semiconductor element can be stably operated.
本発明における配線基板の製造方法は、表面に第1のエッチング液に可溶な5〜10μmの厚みの金属箔が密着した支持基板を準備する工程と、金属箔の表面に、第1のエッチング液に不溶な第1金属層と、第1のエッチング液に可溶な厚みが0.1〜0.5μmの第2金属層と、第1のエッチング液に不溶な第3金属層と、を順次被着して成るバリア金属層を形成する工程と、バリア金属層の表面に、第1のエッチング液に可溶な金属から成る配線導体層、および絶縁層を交互に積層して配線導体層および絶縁層から成るビルドアップ部を形成する工程と、支持基板から金属箔およびバリア金属層ならびにビルドアップ部から成る積層体を分離する工程と、積層体における金属箔を第1のエッチング液を用いてエッチング除去した後、第1金属層を第2金属層および配線導体層が不溶な第2のエッチング液を用いてエッチング除去し、次に第2金属層を第1のエッチング液を用いてエッチング除去し、最後に第3金属層を第2のエッチング液を用いてエッチング除去することでビルドアップ部を独立させる工程とを含むことを特徴とするものである。 The method for manufacturing a wiring board according to the present invention includes a step of preparing a support substrate in which a metal foil having a thickness of 5 to 10 μm that is soluble in a first etching solution is adhered to the surface, and a first etching on the surface of the metal foil. A first metal layer insoluble in the liquid, a second metal layer having a thickness of 0.1 to 0.5 μm soluble in the first etching liquid, and a third metal layer insoluble in the first etching liquid. A step of forming a barrier metal layer formed by sequential deposition, and a wiring conductor layer formed by alternately laminating a wiring conductor layer made of a metal soluble in the first etching solution and an insulating layer on the surface of the barrier metal layer And a step of forming a build-up portion composed of an insulating layer, a step of separating a laminate comprising a metal foil and a barrier metal layer and a build-up portion from a support substrate, and a metal foil in the laminate using a first etching solution After etching and removing the first gold The metal layer is etched away with a second etchant insoluble in the second metal layer and the wiring conductor layer, then the second metal layer is etched away with the first etchant, and finally the third metal And a step of making the build-up portion independent by etching away the layer using a second etching solution.
本発明の配線基板の製造方法によれば、金属箔とビルドアップ部との間に介在するバリア金属層を、第1のエッチング液に不溶で第2のエッチング液に可溶な第1および第3金属層の間に第1のエッチング液に可溶で第2のエッチング液に不溶な厚みが0.1〜0.5μmの第2金属層を挟んだ構造としたことから、金属箔を第1のエッチング液によりエッチング除去する際に、第1金属層にピンホールがあっても第2金属層はピンホールの直下が部分的にエッチングされるものの、第1のエッチング液が配線導体層に到達することを第3金属層により防止できる。
さらに、第1金属層をエッチング除去した後に第2金属層を第1のエッチング液を用いてエッチング除去するときには、第2金属層の厚みが0.1〜0.5μmと極めて薄いことから、極めて短時間のエッチング処理を行えばよい。そのため、第3金属層にピンホールがあったとしても第1のエッチング液が配線導体層を大きくエッチングすることを抑制することができる。
これにより、金属箔やバリア金属層のエッチングにより配線導体層が断線することを防止して、配線導体層を介して電気信号を良好に伝送することで半導体素子が安定的に作動できる配線基板の製造方法を提供することができる。
According to the method for manufacturing a wiring board of the present invention, the barrier metal layer interposed between the metal foil and the buildup portion is insoluble in the first etching solution and soluble in the second etching solution. Since the second metal layer having a thickness of 0.1 to 0.5 μm sandwiched between the three metal layers and soluble in the first etching solution but insoluble in the second etching solution is sandwiched, the metal foil is When the first metal layer is etched away with the first etchant, even if there is a pinhole in the first metal layer, the second metal layer is partially etched immediately below the pinhole, but the first etchant is applied to the wiring conductor layer. Reaching can be prevented by the third metal layer.
Furthermore, when the second metal layer is etched away using the first etching solution after the first metal layer is removed by etching, the thickness of the second metal layer is extremely thin, 0.1 to 0.5 μm. A short etching process may be performed. Therefore, even if there is a pinhole in the third metal layer, the first etching liquid can be suppressed from greatly etching the wiring conductor layer.
As a result, the wiring conductor layer is prevented from being disconnected by etching of the metal foil or the barrier metal layer, and the electrical signal is satisfactorily transmitted through the wiring conductor layer so that the semiconductor element can stably operate. A manufacturing method can be provided.
まず、本発明の配線基板の製造方法により製造される配線基板の一例を、図1を基にして説明する。 First, an example of a wiring board manufactured by the method for manufacturing a wiring board of the present invention will be described with reference to FIG.
図1に示すように、本発明の製造方法により製造される配線基板Aは、例えば4層の絶縁層1が積層されるとともに各絶縁層1の間および最表層の絶縁層1の上下面に配線導体層2が形成されている。さらに最表層の絶縁層1および配線導体層2の表面にはソルダーレジスト層3が形成されている。
As shown in FIG. 1, the wiring board A manufactured by the manufacturing method of the present invention has, for example, four insulating
それぞれの絶縁層1には、ビアホール4が複数形成されている。ビアホール4の内部には、配線導体層2と一体的に形成されたビア導体5が被着されている。ビア導体5は、各絶縁層1に形成された配線導体層2間の導通をとっている。最上層の配線導体層2の一部は、半導体素子接続パッド6を形成している。半導体素子接続パッド6には、半導体集積回路素子等の半導体素子の電極が接続される。最下層に形成された配線導体層2の一部は、回路基板接続パッド7を形成している。回路基板接続パッド7には、この配線基板Aが搭載される回路基板の電極が接続される。これらの半導体素子接続パッド6および回路基板接続パッド7は、ソルダーレジスト層3に設けられた開口部3a、3b内に露出している。
そして、半導体素子と回路基板との間で配線導体層2を介して電気信号の伝送をすることで半導体素子が作動する。
A plurality of via
The semiconductor element operates by transmitting an electrical signal between the semiconductor element and the circuit board via the
次に、本発明の配線基板の製造方法における実施形態の一例を、図2〜図5を基にして説明する。なお、図1と同一の個所は同一の符号を付して詳細な説明は省略する。 Next, an example of an embodiment of the method for manufacturing a wiring board according to the present invention will be described with reference to FIGS. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
まず、図2(a)に示すように、プリプレグ8Pと、2枚の接着フィルム9と、2枚の分離可能金属箔10とを準備する。
First, as shown in FIG. 2A, a
プリプレグ8Pは、配線基板Aを製造する際に、製造途中の配線基板Aを必要な平坦度を維持して支持するための支持基板8を形成するためのものである。
プリプレグ8Pは、中央部に製品形成用領域Xと、外周部に捨て代領域Yとを有している。製品形成用領域Xは、四角形状の領域であり、この製品形成用領域X上に配線基板Aが形成される。なお本例では、簡便のため、一つの配線基板Aに対応する製品形成用領域Xのみを示しているが、実際には数十〜数千の配線基板Aに対応する面積を有している。捨て代領域Yは、製品形成用領域Xを取り囲む四角枠状の領域である。
プリプレグ8Pは、厚みが0.1〜0.2mm程度であり、縦横の寸法が400〜1000mm程度の略四角形である。プリプレグ8Pには、例えばガラス繊維にエポキシ樹脂等の熱硬化性樹脂を含浸させて半硬化状態とした板状のものが用いられる。
The
The
The
接着フィルム9は、プリプレグ8Pと分離可能金属箔10との間に介挿されて、硬化させたプリプレグ8Pと分離可能金属箔10とを接着させるためのものである。
接着フィルム9は、厚みが25〜50μm程度であり、縦横の寸法が400〜1000mm程度である。
接着フィルム9は、例えばエポキシ樹脂やポリイミド樹脂等の耐熱フィルムから成るのが好ましい。
The
The
The
分離可能金属箔10は、第1の金属箔10aと第2の金属箔10bとが、間に接着層(不図示)を介して互いに分離可能に小さな密着力で保持されたものである。
第1の金属箔10aは、厚みが15〜20μm程度であり、製品形成用領域Xよりも大きく、第2の金属箔10bよりも小さい寸法をしている。第2の金属箔10bは、厚みが5〜10μm程度であり、プリプレグ8Pよりも縦横がそれぞれ5mm程度小さな寸法をしている。
分離可能金属箔10は、例えば硫酸過水等の第1のエッチング液に可溶な銅等から成る。
また、接着層は配線基板Aの形成中にかかる熱負荷に耐え得る上で、例えばシリコン樹脂系、アクリル樹脂系等の耐熱性粘着材、あるいはニッケル系の金属層から成るのが好ましい。このような接着層は、後述するビルドアップ部12を支持基板8から分離するときに、第1の金属箔10aと第2の金属箔10bとの間で相互に剥がれ残りなく分離する上で、粘着力が1〜10N/m程度の小さな密着力であるのが好ましい。
The
The
The
The adhesive layer is preferably made of, for example, a heat-resistant adhesive such as silicon resin or acrylic resin, or a nickel metal layer in order to withstand the heat load applied during the formation of the wiring board A. When such an adhesive layer separates the
次に、図2(b)に示すように、プリプレグ8P上下面の中央部に、接着フィルム9を介して、分離可能金属箔10を第1の金属箔10aをプリプレグ8P側にして配置する。
Next, as shown in FIG.2 (b), the
次に、図2(b)の状態に積層したものを上下から加圧しながら加熱する。このような加圧加熱により、図2(c)に示すように、硬化されたプリプレグ8Pの上下面に分離可能金属箔10が固着された支持基板8が形成される。
Next, what was laminated in the state of FIG. 2 (b) is heated while pressing from above and below. By such pressurization and heating, as shown in FIG. 2C, the
次に図2(d)に示すように、分離可能金属箔10を含む支持基板8の両主面に第1金属層11aを形成する。第1金属層11aの厚みは、0.01〜0.1μm程度であり、例えば周知のスパッタリング法により形成される。第1金属層11aは、例えば上述の第1のエッチング液に不溶で、過塩素酸溶液等の第2のエッチング液に可溶なクロム等から成る。
Next, as shown in FIG. 2D, the
次に図3(e)に示すように、第1金属層11a表面に第2金属層11bを形成する。第2金属層11bの厚みは、0.1〜0.5μm程度であり、例えば周知のスパッタリング法により形成される。第2金属層11bは、第2のエッチング液には不溶で第1のエッチング液に可溶な銅等から成る。
Next, as shown in FIG. 3E, a
次に図3(f)に示すように、第2金属層11b表面に第3金属層11cを形成する。これにより、第1金属層11aおよび第2金属層11bならびに第3金属層11cから成るバリア金属層11が形成される。
第3金属層11cの厚みは、0.01〜0.1μm程度であり、例えば周知のスパッタリング法により形成される。第3金属層11cは、第1金属層11aと同様に、例えば第1のエッチング液に不溶で第2のエッチング液に可溶なクロム等から成る。
Next, as shown in FIG. 3F, a
The thickness of the
次に図3(g)に示すように、バリア金属層11の表面に、配線導体層2と絶縁層1とを複数相互に積層するとともに、最表層の配線導体層2および絶縁層1上に開口部3bを有するソルダーレジスト層3を被着させることで配線基板用のビルドアップ部12が形成される
Next, as shown in FIG. 3G, a plurality of wiring conductor layers 2 and insulating
配線導体層2は、バリア金属層11表面に、無電解めっきおよび電解めっきから成る導体パターンを、例えば周知のセミアディティブ法により被着させることにより形成される。セミアディティブ法により用いられる無電解めっきおよび電解めっきには、第1のエッチング液に可溶な無電解銅めっきおよび電解銅めっき等の良導電性材料が好適に用いられる。
The
絶縁層1は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層1の形成は、エポキシ樹脂やビスマレイミドトリアジン樹脂組成物の未硬化物に無機絶縁性フィラーを分散して形成されたフィルムを、支持基板8の両主面のバリア金属層11表面や下層の絶縁層1表面に、真空状態で被覆した状態で熱圧着することで行われる。また、絶縁層1には層間の導通をとるためのビア導体5が充填されるビアホール4が、例えばレーザー加工により複数形成されている。
The insulating
ソルダーレジスト層3は、例えばアクリル変性エポキシ樹脂にシリカ等の無機フィラーを分散させたペーストを、最表層の絶縁層1および配線導体層2の上にスクリーン印刷等で塗布した後、フォトリソグラフィー技術により所定のパターンに露光、現像したものを熱硬化することで形成される。ソルダーレジスト層3から露出する最表層の配線導体層2の一部は、回路基板接続パッド7として機能する。
The solder resist
次に、図4(h)に示すように、支持基板8およびバリア金属層11ならびにビルドアップ部12を製品形成用領域Xと捨て代領域Yとの境界上で切断することで、製品形成用領域Xの支持基板8およびバリア金属層11ならびにビルドアップ部12を切り出す。
切断には、例えばダイシング装置を用いればよい。
Next, as shown in FIG. 4 (h), the
For the cutting, for example, a dicing apparatus may be used.
次に、図4(i)に示すように、バリア金属層11およびビルドアップ部12を第1の金属箔10aから分離する。これにより、バリア金属層11の片面に第2の金属箔10bが固着した配線基板用の積層体13が形成される。
この分離の際には、第1の金属箔10a上に第2の金属箔10bが接着層を介して分離可能に小さな密着力で保持されているだけなので、第1の金属箔10aと第2の金属箔10bとの間を引き剥がすだけで積層体13を破損することなく、容易に分離することができる。
Next, as shown in FIG. 4I, the
In this separation, the
次に、図5(j)に示すように、例えば銅から成る第2の金属箔10bを第1のエッチング液により完全にエッチング除去する。
このとき、第2の金属箔10bの厚みが、5〜10μmと大きいため第1のエッチング液により長時間エッチング処理を行う必要がある。このとき、第1金属層11aにピンホールがあったとしても、第2金属層11bはピンホールの直下が部分的にエッチングされるものの、第1のエッチング液が配線導体層2に到達することが第3金属層11cにより防止される。
Next, as shown in FIG. 5J, the
At this time, since the thickness of the
次に、図5(k)に示すように、第1金属層11aを第2のエッチング液によりエッチング除去する。
このとき、第2のエッチング液に不溶な第2金属層11bおよび配線導体層2がエッチングされることは一切ない。
Next, as shown in FIG. 5K, the
At this time, the
次に、図5(l)に示すように、第2金属層11bを第1のエッチング液によりエッチング除去する。
なお、第2金属層11bの厚みが0.1〜0.5μm程度と小さいため、第1のエッチング液によるエッチング時間は短くて済む。
したがって、第3金属層11cにピンホールがあったとしても配線導体層2が大きくエッチングされることはない。
Next, as shown in FIG. 5L, the
In addition, since the thickness of the
Therefore, even if there is a pinhole in the
次に、図5(m)に示すように、例えばクロムから成る第3金属層11cを第2のエッチング液によりエッチング除去する。
このとき、第2のエッチング液に不溶な配線導体層2は溶解しない。
Next, as shown in FIG. 5M, the
At this time, the
最後に、図5(n)に示すように、最上層の絶縁層1および配線導体層2の上に開口部3aを有するソルダーレジスト層3を形成することで図1に示すような配線基板Aが形成される。
Finally, as shown in FIG. 5 (n), by forming a solder resist
以上説明したように、本発明の配線基板の製造方法によれば、金属箔10およびバリア金属層11のエッチングの際にバリア金属層11を構成する第1〜第3金属層にピンホールがあったとしても配線導体層2が大きくエッチングされることはない。したがって、配線導体層2に断線が発生することを有効に防止することができる。その結果、配線導体層2を介して電気信号を良好に伝送することで半導体素子が安定的に作動できる配線基板の製造方法を提供することができる。
As described above, according to the method for manufacturing a wiring board of the present invention, there is a pinhole in the first to third metal layers constituting the
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、第1および第3金属層がクロムから成る例を示したが、クロムの他に例えばチタンやニッケル等の金属単体もしくはこれらの金属の合金であっても構わない。 In addition, this invention is not limited to an example of above-mentioned embodiment, A various change is possible if it is a range which does not deviate from the summary of this invention. For example, in the above-described embodiment, the first and third metal layers are made of chromium. However, in addition to chromium, for example, a single metal such as titanium or nickel or an alloy of these metals may be used. Absent.
1 絶縁層
2 配線導体層
8 支持基板
10b (第2の)金属箔
11 バリア金属層
11a 第1金属層
11b 第2金属層
11c 第3金属層
12 ビルドアップ部
13 積層体
A 配線基板
DESCRIPTION OF
Claims (1)
前記金属箔の表面に、前記第1のエッチング液に不溶な第1金属層と、前記第1のエッチング液に可溶な厚みが0.1〜0.5μmの第2金属層と、前記第1のエッチング液に不溶な第3金属層と、を順次被着して成るバリア金属層を形成する工程と、
前記バリア金属層の表面に、前記第1のエッチング液に可溶な金属から成る配線導体層、および絶縁層を交互に積層して前記配線導体層および前記絶縁層から成るビルドアップ部を形成する工程と、
前記支持基板から前記金属箔およびバリア金属層ならびにビルドアップ部から成る積層体を分離する工程と、
前記積層体における前記金属箔を前記第1のエッチング液を用いてエッチング除去した後、前記第1金属層を前記第2金属層および前記配線導体層が不溶な第2のエッチング液を用いてエッチング除去し、次に第2金属層を前記第1のエッチング液を用いてエッチング除去し、最後に前記第3金属層を前記第2のエッチング液を用いてエッチング除去することで前記ビルドアップ部を独立させる工程と、を含むことを特徴とする配線基板の製造方法。 A step of preparing a support substrate in which a metal foil having a thickness of 5 to 10 μm which is soluble in the first etching solution is in close contact with the surface;
On the surface of the metal foil, a first metal layer insoluble in the first etching solution, a second metal layer having a thickness soluble in the first etching solution of 0.1 to 0.5 μm, and the first Forming a barrier metal layer formed by sequentially depositing a third metal layer insoluble in one etching solution;
On the surface of the barrier metal layer, a wiring conductor layer made of a metal soluble in the first etching solution and an insulating layer are alternately laminated to form a build-up portion made of the wiring conductor layer and the insulating layer. Process,
Separating the laminate comprising the metal foil and the barrier metal layer and the build-up portion from the support substrate;
After the metal foil in the laminate is removed by etching using the first etching solution, the first metal layer is etched using a second etching solution in which the second metal layer and the wiring conductor layer are insoluble. Removing the second metal layer using the first etchant, and finally removing the third metal layer using the second etchant to remove the build-up portion. A method for manufacturing a wiring board, comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060566A JP2016181585A (en) | 2015-03-24 | 2015-03-24 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060566A JP2016181585A (en) | 2015-03-24 | 2015-03-24 | Wiring board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016181585A true JP2016181585A (en) | 2016-10-13 |
Family
ID=57131968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060566A Pending JP2016181585A (en) | 2015-03-24 | 2015-03-24 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016181585A (en) |
-
2015
- 2015-03-24 JP JP2015060566A patent/JP2016181585A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055717B2 (en) | Semiconductor device and manufacturing method thereof | |
US9691698B2 (en) | Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices | |
JP2014130856A (en) | Wiring board manufacturing method | |
US10477682B2 (en) | Printed wiring board and method for manufacturing the same | |
JP4994988B2 (en) | Wiring board manufacturing method | |
US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
TW201513761A (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP5490525B2 (en) | Component built-in type multilayer printed wiring board and method for manufacturing the same | |
JP2015050309A (en) | Method for manufacturing wiring board | |
JP5047906B2 (en) | Wiring board manufacturing method | |
KR20150083424A (en) | Method for manufacturing wiring board | |
JP2015035560A (en) | Method of manufacturing wiring board | |
JP2018032661A (en) | Printed wiring board and method for manufacturing the same | |
KR20040107359A (en) | Manufacturing method of semiconductor device | |
JP2010278379A (en) | Wiring board and method of manufacturing the same | |
JP2019121766A (en) | Printed wiring board and manufacturing method thereof | |
JP5955050B2 (en) | Wiring board manufacturing method | |
KR20170000795A (en) | Wiring board and manufacturing method thereof | |
JP2016181585A (en) | Wiring board manufacturing method | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
JP2016034007A (en) | Wiring board manufacturing method | |
US20160381793A1 (en) | Wiring board and method for manufacturing the same | |
JP2015211146A (en) | Method for manufacturing wiring board | |
JP2015144152A (en) | Manufacturing method of wiring board | |
JP2015144150A (en) | Manufacturing method of wiring board |