JP2016174069A - Method for manufacturing group iii nitride semiconductor substrate - Google Patents

Method for manufacturing group iii nitride semiconductor substrate Download PDF

Info

Publication number
JP2016174069A
JP2016174069A JP2015053058A JP2015053058A JP2016174069A JP 2016174069 A JP2016174069 A JP 2016174069A JP 2015053058 A JP2015053058 A JP 2015053058A JP 2015053058 A JP2015053058 A JP 2015053058A JP 2016174069 A JP2016174069 A JP 2016174069A
Authority
JP
Japan
Prior art keywords
layer
film
group iii
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015053058A
Other languages
Japanese (ja)
Other versions
JP6466216B2 (en
Inventor
将一 布田
Shoichi Fuda
将一 布田
斉 佐々木
Hitoshi Sasaki
斉 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2015053058A priority Critical patent/JP6466216B2/en
Publication of JP2016174069A publication Critical patent/JP2016174069A/en
Application granted granted Critical
Publication of JP6466216B2 publication Critical patent/JP6466216B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for delaminating a base substrate and a group III nitride semiconductor layer from each other.SOLUTION: A method for manufacturing a group III nitride semiconductor substrate comprises: an XC layer formation step for forming a TiC layer (XC layer 12) on a sapphire substrate 10, provided that the TiC layer is arranged by alternately and continuously laminating a Ti film (X film 12-1) and a C film 12-2, which are each controlled to have a given thickness, followed by heating; a group III nitride semiconductor layer formation step for forming a group III nitride semiconductor layer 14 on the TiC layer (XC layer 12); and a separation step for separating the sapphire substrate 10 and the group III nitride semiconductor layer 14 from each other.SELECTED DRAWING: Figure 12

Description

本発明は、III族窒化物半導体基板の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor substrate.

近年、窒化ガリウム(GaN)結晶等のIII族窒化物半導体を、青紫色レーザや白色発光ダーオード作製用の基板に使用する試みが行なわれている。しかしながら、窒素の解離圧が高い等の理由から、大口径のGaNのバルク結晶を得ることは難しい。   In recent years, attempts have been made to use a group III nitride semiconductor such as a gallium nitride (GaN) crystal as a substrate for producing a blue-violet laser or a white light emitting diode. However, it is difficult to obtain a large-diameter GaN bulk crystal because the dissociation pressure of nitrogen is high.

このため、たとえば、GaN半導体基板の作製には、HVPE(hydride vapor phase epitaxy)法が用いられる。   For this reason, for example, a HVPE (hydride vapor phase epitaxy) method is used to manufacture a GaN semiconductor substrate.

特許文献1には、HVPE法を用いたGaN半導体基板の製造方法が開示されている。この製造方法では、サファイア基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<11−20>、GaN半導体の<1−100>方向に延在する。   Patent Document 1 discloses a method for manufacturing a GaN semiconductor substrate using the HVPE method. In this manufacturing method, on a sapphire substrate, a mask having a rectangular cross-section covering portion arranged in a stripe shape and an opening formed between the covering portions is formed. The covering part of the mask extends in the <11-20> direction of the sapphire substrate and the <1-100> direction of the GaN semiconductor.

マスク形成後、その開口部からGaN半導体層を成長させ、前記マスクの被覆部上面を、完全には覆わない状態で成長を止める。次に、マスクをドライエッチングにより除去し、GaN半導体層上にさらにGaN半導体層を成長させる。その後、サファイア基板をそのまま剥離し、GaN半導体基板を得る。   After the mask is formed, a GaN semiconductor layer is grown from the opening, and the growth is stopped without completely covering the upper surface of the covering portion of the mask. Next, the mask is removed by dry etching, and a GaN semiconductor layer is further grown on the GaN semiconductor layer. Thereafter, the sapphire substrate is peeled off as it is to obtain a GaN semiconductor substrate.

ところが、従来のGaN半導体基板の製造方法では、GaN半導体層からサファイア基板を剥離する際、GaN半導体層が損傷を受けることが多く、ひどい場合にはGaN半導体層が粉々に割れてしまうことがあった。   However, in the conventional method of manufacturing a GaN semiconductor substrate, when the sapphire substrate is peeled from the GaN semiconductor layer, the GaN semiconductor layer is often damaged, and in a severe case, the GaN semiconductor layer may be shattered. It was.

そこで、このような課題を解決するために、サファイア基板を剥離する様々な方法が提案されている。   In order to solve such problems, various methods for peeling the sapphire substrate have been proposed.

サファイア基板を剥離する従来の方法としては、たとえば、特許文献2に記載の方法が挙げられる。この方法では、GaN半導体層を加熱しながらサファイア基板側からレーザ光を照射する。レーザ光としては、波長が355nmのYAGレーザを用いる。レーザ光はGaN半導体層で吸収され、これによってサファイア基板とGaN半導体層との界面近傍のGaNは熱分解され、剥離が起こる。   As a conventional method for peeling the sapphire substrate, for example, a method described in Patent Document 2 can be cited. In this method, laser light is irradiated from the sapphire substrate side while heating the GaN semiconductor layer. As the laser light, a YAG laser having a wavelength of 355 nm is used. The laser light is absorbed by the GaN semiconductor layer, whereby GaN near the interface between the sapphire substrate and the GaN semiconductor layer is thermally decomposed and delamination occurs.

また、サファイア基板を剥離する従来の方法として、特許文献3に記載された方法もあげられる。この方法では、サファイア基板上に、金属膜(たとえば、アルミニウム膜)を堆積させ、この金属膜上にGaNを成長させ、GaN半導体層を形成する。そして、金属膜をエッチングすることにより、GaN半導体層からサファイア基板を剥離する。   Moreover, the method described in patent document 3 is also mentioned as a conventional method of peeling a sapphire substrate. In this method, a metal film (for example, an aluminum film) is deposited on a sapphire substrate, GaN is grown on the metal film, and a GaN semiconductor layer is formed. Then, the sapphire substrate is peeled from the GaN semiconductor layer by etching the metal film.

特開2003−55097号公報JP 2003-55097 A 特開2002−57119号公報JP 2002-57119 A 特開2002−284600号公報JP 2002-284600 A

しかしながら、特許文献2に記載された技術では、剥離のための高額なレーザ照射装置が必要であり、レーザ光を走査しながらサファイア基板を剥離しなければならないため、サファイア基板の剥離に手間を要する。   However, the technique described in Patent Document 2 requires an expensive laser irradiation device for peeling, and the sapphire substrate must be peeled off while scanning the laser beam. .

同様に、特許文献3に記載された技術においても剥離のためのエッチング設備が必要であり、エッチング液がサファイア基板とGaN膜の界面に浸透しにくく、特に大きな面積の金属膜を完全にエッチングで除去するには長時間を必要とする。   Similarly, the technique described in Patent Document 3 also requires an etching facility for peeling, and the etching solution hardly penetrates the interface between the sapphire substrate and the GaN film, and a metal film having a particularly large area can be completely etched. It takes a long time to remove.

本発明は、上述した問題を解消できる新たな剥離方法を提供することを課題とする。   This invention makes it a subject to provide the new peeling method which can eliminate the problem mentioned above.

本発明によれば、
X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
According to the present invention,
X films (X is Ti, Al, Zr, Hf, V, or Ta) and C films are alternately and continuously stacked, and an XC layer obtained by heating is formed on a base substrate. An XC layer forming step;
A growth step of forming a group III nitride semiconductor layer on the XC layer;
A separation step of separating the base substrate and the group III nitride semiconductor layer;
There is provided a method for producing a group III nitride semiconductor substrate having:

本発明によれば、従来にない新たな剥離方法が実現される。   According to the present invention, an unprecedented new peeling method is realized.

サファイア基板とIII族窒化物半導体層との間に設けたTiC層の2θの値と、半値幅と、剥離の歩留まりとの関係を示す図である。It is a figure which shows the relationship between the value of 2 (theta) of the TiC layer provided between the sapphire substrate and the group III nitride semiconductor layer, a half value width, and the yield of peeling. 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. HVPE装置の模式図である。It is a schematic diagram of an HVPE apparatus. 分離工程の一例を説明するための模式図である。It is a schematic diagram for demonstrating an example of a separation process. 分離工程の一例を説明するための模式図である。It is a schematic diagram for demonstrating an example of a separation process. 分離工程の一例を説明するための模式図である。It is a schematic diagram for demonstrating an example of a separation process. 分離工程の一例を説明するための模式図である。It is a schematic diagram for demonstrating an example of a separation process. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment. 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。It is a figure which shows the effect of the manufacturing method of the group III nitride semiconductor substrate of this embodiment.

以下、本発明のIII族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。   Hereinafter, embodiments of a group III nitride semiconductor substrate and a method for manufacturing a group III nitride semiconductor substrate of the present invention will be described with reference to the drawings. The drawings are only schematic diagrams for explaining the configuration of the invention, and the size, shape, number, and ratio of different member sizes are not limited to those shown in the drawings.

<第1の実施形態>
まず、本実施形態の概要について説明する。本発明者らは、サファイア基板等の異種基板上にXC層(Xは、Ti、Al、Zr、Hf、V又はTa)を挟んでIII族窒化物半導体層を形成した後、所定条件で当該積層体を加熱することでXC層を分解劣化させ、分解劣化部分を境に異種基板とIII族窒化物半導体層を分離させる剥離方法(以下、「XC層分解剥離」という場合がある)を発明した。そして、当該剥離方法を鋭意検討した結果、図1に示す規則性を発見した。
<First Embodiment>
First, an outline of the present embodiment will be described. The present inventors formed a group III nitride semiconductor layer with a XC layer (X is Ti, Al, Zr, Hf, V, or Ta) on a dissimilar substrate such as a sapphire substrate, and then, under predetermined conditions, Invented a peeling method (hereinafter sometimes referred to as “XC layer decomposition peeling”) in which the XC layer is decomposed and deteriorated by heating the laminate, and the dissimilar substrate and the group III nitride semiconductor layer are separated from each other at the decomposition deterioration portion. did. And as a result of earnestly examining the said peeling method, the regularity shown in FIG. 1 was discovered.

図1に示すデータは、TiC層のXRD(x-ray diffraction)の2θピーク値(以下、単に「2θの値」という場合がある)と、X線ロッキングカーブの半値幅(FWHM: full width at half maximum)(以下、単に「半値幅」という場合がある)と、剥離の歩留まり(以下、単に「歩留まり」という場合がある)との関係を示す。   The data shown in FIG. 1 includes the XRD (x-ray diffraction) 2θ peak value of the TiC layer (hereinafter sometimes simply referred to as “2θ value”) and the half-value width (FWHM: full width at) of the X-ray rocking curve. half maximum) (hereinafter simply referred to as “half width”) and the separation yield (hereinafter also referred to simply as “yield”).

2θの値は、Cu Kα線を用いたXRDにより測定したTiC(111)の2θピーク値である。また、半値幅は、ωスキャンによるTiC(111)ロッキングカーブから算出した値である。   The value of 2θ is the 2θ peak value of TiC (111) measured by XRD using Cu Kα rays. The half width is a value calculated from a TiC (111) rocking curve by ω scan.

図1より、TiC層の2θの値と半値幅の値とを適切に制御することで、高い歩留まりを得られることが分かる。具体的には、2θの値が35.75°以上35.95°以下、好ましくは35.80°以上35.90°以下であり、かつ、半値幅の値が6000sec以上、好ましくは7000sec以上、さらに好ましくは8000sec以上、さらに好ましくは9000sec以上、かつ、10000sec以下である場合、高い歩留まりを得られることが分かる。なお、本発明者らは、TiC層に代えて、AlC層、ZrC層、Hf層、V層又はTa層を採用した場合にも同様の規則性を確認している。   As can be seen from FIG. 1, a high yield can be obtained by appropriately controlling the 2θ value and the half-value width value of the TiC layer. Specifically, the value of 2θ is 35.75 ° or more and 35.95 ° or less, preferably 35.80 ° or more and 35.90 ° or less, and the half-value width is 6000 sec or more, preferably 7000 sec or more, More preferably, it is understood that a high yield can be obtained when it is 8000 sec or more, more preferably 9000 sec or more and 10000 sec or less. The present inventors have confirmed the same regularity when an AlC layer, a ZrC layer, an Hf layer, a V layer, or a Ta layer is employed instead of the TiC layer.

本発明者らは、これまで、XC層を反応性スパッタで生成してきた。しかし、当該方法の場合、XC層の2θの値及び半値幅の値を制御することが困難であった。そこで、本発明者らは、XC層の2θの値及び半値幅の値を制御できるXC層の生成方法を用いたXC層分解剥離を新たに発明した。   We have heretofore produced an XC layer by reactive sputtering. However, in the case of this method, it has been difficult to control the 2θ value and the half width value of the XC layer. Therefore, the present inventors have newly invented XC layer decomposition and peeling using a method for generating an XC layer that can control the 2θ value and the half-value width value of the XC layer.

本実施形態は、上記XC層分解剥離に関し、XC層の2θの値及び半値幅の値を制御できるXC層の生成方法を有する点を特徴とする。以下、本実施形態について詳細に説明する。   The present embodiment is characterized by having an XC layer generation method capable of controlling the 2θ value and the half-value width value of the XC layer with respect to the XC layer decomposition peeling. Hereinafter, this embodiment will be described in detail.

本実施形態のIII族窒化物半導体基板(自立基板)の製造方法は、
(1)下地基板上に、ベースC膜を形成する工程(ベースC膜形成工程)と、
(2)上記ベースC膜の上に、XC層を形成する工程(XC層形成工程)と、
(3)上記XC層の少なくとも一部を窒化する工程(窒化工程)と、
(4)窒化されたXC層の上に、III族窒化物半導体層を形成するとともに、加熱により、下地基板とIII族窒化物半導体層とを分離する工程(成長工程及び分離工程)と、
を有する。
The manufacturing method of the group III nitride semiconductor substrate (free-standing substrate) of the present embodiment is as follows:
(1) forming a base C film on the base substrate (base C film forming process);
(2) a step of forming an XC layer on the base C film (XC layer forming step);
(3) a step of nitriding at least a part of the XC layer (nitriding step);
(4) forming a group III nitride semiconductor layer on the nitrided XC layer and separating the base substrate and the group III nitride semiconductor layer by heating (growth step and separation step);
Have

なお、(2)XC層形成工程の後、かつ、(3)窒化工程の前に、以下の工程をさらに有してもよい。
(2)´上記XC層の上に、反応性スパッタによりXC層(反応性スパッタXC層)を形成する工程(反応性スパッタ工程)。
In addition, you may have the following processes after (2) XC layer formation process and before (3) nitriding process.
(2) ′ A step (reactive sputtering step) of forming an XC layer (reactive sputtering XC layer) on the XC layer by reactive sputtering.

この場合、(3)窒化工程では、上記反応性スパッタXC層及び上記XC層の中の少なくとも一部を窒化し、(4)成長工程及び分離工程では、窒化された上記反応性スパッタXC層の上に、III族窒化物半導体層を形成することとなる。   In this case, (3) in the nitriding step, at least a part of the reactive sputtered XC layer and the XC layer is nitrided, and (4) in the growing step and the separating step, the nitrided reactive sputtered XC layer A group III nitride semiconductor layer will be formed thereon.

以下、各工程について詳細に説明する。   Hereinafter, each step will be described in detail.

<ベースC膜形成工程>
ベースC膜形成工程では、下地基板上に、Cで構成された膜(ベースC膜)を形成する。まず、下地基板を用意する。下地基板は、(4)成長工程及び分離工程で形成されるIII族窒化物半導体層と異なる異種基板とすることができる。下地基板から分離された当該III族窒化物半導体層が、III族窒化物半導体基板(自立基板)となる。本実施形態では、例えば、厚さ550μmの3インチφのサファイア(Al)基板10を下地基板として用意する。
<Base C film forming process>
In the base C film forming step, a film composed of C (base C film) is formed on the base substrate. First, a base substrate is prepared. The base substrate can be a different substrate from the group III nitride semiconductor layer formed in (4) growth step and separation step. The group III nitride semiconductor layer separated from the base substrate becomes a group III nitride semiconductor substrate (self-standing substrate). In this embodiment, for example, a 3-inch φ sapphire (Al 2 O 3 ) substrate 10 having a thickness of 550 μm is prepared as a base substrate.

下地基板の厚さは、250μm以上1500μm以下であり、400μm以上600μm以下が好ましい。下地基板が厚すぎると、以下で説明する(4)成長工程及び分離工程の際に、下地基板とIII族窒化物半導体層との熱膨張係数の差に起因した応力により、割れやクラックが入ってしまう場合がある。下地基板の厚さを、400μm以上600μm以下とすることで、このような不都合を軽減できる。   The thickness of the base substrate is 250 μm or more and 1500 μm or less, and preferably 400 μm or more and 600 μm or less. If the base substrate is too thick, cracks and cracks will occur due to the stress caused by the difference in thermal expansion coefficient between the base substrate and the group III nitride semiconductor layer during the growth step and separation step described below (4). May end up. Such inconvenience can be reduced by setting the thickness of the base substrate to 400 μm or more and 600 μm or less.

当該工程では、図2に示すように、サファイア基板10上に、ベースC膜11を形成する。以下の実施例で詳細を示すが、ベースC膜11の厚さを制御することで、その上に形成されるXC層の半値幅を制御することができる。例えば、XC層がTiC層である場合、ベースC膜11の厚さを1.1nm以上かつ1.3nm以下に制御することで、TiC層の半値幅を6000sec以上に制御できる。なお、XC層がTiC層以外の層である場合も同様に、ベースC膜11の厚さを制御することで、XC層の半値幅を所望の値に制御できる。   In this step, a base C film 11 is formed on the sapphire substrate 10 as shown in FIG. As will be described in detail in the following examples, by controlling the thickness of the base C film 11, the half width of the XC layer formed thereon can be controlled. For example, when the XC layer is a TiC layer, the half width of the TiC layer can be controlled to 6000 sec or more by controlling the thickness of the base C film 11 to 1.1 nm or more and 1.3 nm or less. Similarly, when the XC layer is a layer other than the TiC layer, the half width of the XC layer can be controlled to a desired value by controlling the thickness of the base C film 11.

ベースC膜11は、例えば、スパッタリングで形成することができる。ベースC膜11の成膜条件は、例えば以下のようにすることができる。   The base C film 11 can be formed by sputtering, for example. The film forming conditions for the base C film 11 can be set as follows, for example.

成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜300秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:2〜100sccm
ターゲット:C
Film forming method: Sputtering film forming temperature: 25 to 1000 ° C.
Deposition time: 5 to 300 seconds Pressure: 0.2 to 0.5 Pa
Applied power: 50-300W
Sputtering gas: Ar
Sputtering gas flow rate: 2 to 100 sccm
Target: C

成膜時間や印加電力を調整することで、ベースC膜11の厚さを調整できる。成膜時間が長くなるほど、印加電力が大きくなるほど、厚膜になる。   The thickness of the base C film 11 can be adjusted by adjusting the film formation time and the applied power. The longer the film formation time and the greater the applied power, the thicker the film.

<XC層形成工程>
XC層形成工程では、X膜及びC膜を交互に連続的に積層し、かつ、加熱することで得られるX層を、下地基板の上に形成する。すなわち、図3に示すように、ベースC膜11の上に、X膜12−1及びC膜12−2を交互に連続的に積層する。この積層体を所定温度で加熱すると、X膜12−1のXと、C膜12−2のCがXC化し、XC層12が得られる。この時、ベースC膜11の一部も、隣接するX膜12−1と反応してXC化する場合がある。なお、C膜12−2は、ベースC膜11よりも薄い。すなわち、ベースC膜11は、C膜12−2よりも厚い所定厚さに制御される。加熱温度はXの種類等に応じて調整される。例えば、XがTiである場合、積層体の加熱温度は500℃以上とすることができる。
<XC layer formation process>
In the XC layer forming step, X films and C films are alternately and continuously stacked, and an X layer obtained by heating is formed on a base substrate. That is, as shown in FIG. 3, X films 12-1 and C films 12-2 are alternately and continuously stacked on the base C film 11. When this laminated body is heated at a predetermined temperature, X in the X film 12-1 and C in the C film 12-2 become XC, and the XC layer 12 is obtained. At this time, a part of the base C film 11 may react with the adjacent X film 12-1 to become XC. The C film 12-2 is thinner than the base C film 11. That is, the base C film 11 is controlled to have a predetermined thickness that is thicker than the C film 12-2. The heating temperature is adjusted according to the type of X and the like. For example, when X is Ti, the heating temperature of the laminate can be set to 500 ° C. or higher.

以下の実施例で詳細を示すが、ベースC膜11、X膜12−1、及び、C膜12−2の厚さの制御により、サファイア基板10の配向をXC層12に引き継がせることができる。例えば、X膜12−1の厚さは0.2nm以上1.0nm以下、C膜12−2の厚さは0.2nm以上1.0nm以下、ベースC膜11の厚さは0.2nm以上かつ1.3nm以下に制御される。このように制御することで、サファイア基板10の配向を引き継がせ、例えば、(111)配向したXC層12を形成することができる。   As will be described in detail in the following examples, the orientation of the sapphire substrate 10 can be transferred to the XC layer 12 by controlling the thicknesses of the base C film 11, the X film 12-1, and the C film 12-2. . For example, the thickness of the X film 12-1 is 0.2 nm or more and 1.0 nm or less, the thickness of the C film 12-2 is 0.2 nm or more and 1.0 nm or less, and the thickness of the base C film 11 is 0.2 nm or more. And it is controlled to 1.3 nm or less. By controlling in this way, the orientation of the sapphire substrate 10 can be inherited, and, for example, the (111) -oriented XC layer 12 can be formed.

また、これも以下の実施例で詳細を示すが、X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比を制御することで、XC層12の2θを制御することができる。例えば、XC層がTiC層である場合、T1及びT2を、2/3≦T1/T2≦3/2を満たすように制御することで、2θの値を35.75°以上35.95°以下に制御できる。なお、XC層がTiC層以外の層である場合も同様に、T1及びT2の比を制御することで、XC層12の2θを所望の値に制御できる。   Further, as will be described in detail in the following embodiment, 2θ of the XC layer 12 is controlled by controlling the ratio of the thickness T1 of the X film 12-1 and the thickness T2 of the C film 12-2. can do. For example, when the XC layer is a TiC layer, the value of 2θ is 35.75 ° or more and 35.95 ° or less by controlling T1 and T2 so as to satisfy 2/3 ≦ T1 / T2 ≦ 3/2. Can be controlled. Similarly, when the XC layer is a layer other than the TiC layer, 2θ of the XC layer 12 can be controlled to a desired value by controlling the ratio of T1 and T2.

XC層12の厚さは、5nm以上200nm以下に制御される。なお、上記(2)´反応性スパッタ工程を含む場合、XC層12と、反応性スパッタXC層との合計膜厚が、40nm以上200nm以下に制御される。XC層12の厚さ、又は、XC層12と反応性スパッタXC層との合計膜厚をこのように制御することで、XC層の結晶性を制御する効果が得られる。上記合計膜厚が大きすぎると、XC層の結晶性が悪くなり、配向性が悪化する。   The thickness of the XC layer 12 is controlled to 5 nm or more and 200 nm or less. When the (2) ′ reactive sputtering step is included, the total film thickness of the XC layer 12 and the reactive sputtering XC layer is controlled to 40 nm or more and 200 nm or less. By controlling the thickness of the XC layer 12 or the total film thickness of the XC layer 12 and the reactive sputtered XC layer in this way, an effect of controlling the crystallinity of the XC layer can be obtained. When the said total film thickness is too large, the crystallinity of a XC layer will worsen and orientation will deteriorate.

なお、X膜12−1及びC膜12−2のペアを繰り返す回数は特段制限されない。XC層12の所望の厚さ、X膜12−1及びC膜12−2の厚さ等に基づいて決定することができる。   The number of times of repeating the pair of the X film 12-1 and the C film 12-2 is not particularly limited. It can be determined based on the desired thickness of the XC layer 12, the thicknesses of the X film 12-1 and the C film 12-2, and the like.

X膜12−1は、例えば、スパッタリングで形成することができる。以下、X膜12−1がTi膜である場合の成膜条件の一例を示す。以下の実施例で示すが、X膜12−1を成膜時の印加電力を制御することで、XC層12の2θの値を制御できる。   The X film 12-1 can be formed by sputtering, for example. Hereinafter, an example of film forming conditions when the X film 12-1 is a Ti film will be described. As shown in the following examples, the value of 2θ of the XC layer 12 can be controlled by controlling the applied power when forming the X film 12-1.

成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜120秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:5〜100sccm
ターゲット:Ti
Film forming method: Sputtering film forming temperature: 25 to 1000 ° C.
Deposition time: 5 to 120 seconds Pressure: 0.2 to 0.5 Pa
Applied power: 50-300W
Sputtering gas: Ar
Sputtering gas flow rate: 5-100 sccm
Target: Ti

C膜12−2は、例えば、スパッタリングで形成することができる。C膜12−2の成膜条件は、例えば以下のようにすることができる。   The C film 12-2 can be formed by sputtering, for example. The film forming conditions for the C film 12-2 can be set as follows, for example.

成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜120秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:5〜100sccm
ターゲット:C
Film forming method: Sputtering film forming temperature: 25 to 1000 ° C.
Deposition time: 5 to 120 seconds Pressure: 0.2 to 0.5 Pa
Applied power: 50-300W
Sputtering gas: Ar
Sputtering gas flow rate: 5-100 sccm
Target: C

XC化のための加熱は、X膜12−1及びC膜12−2を形成するためのスパッタリング中に行われてもよい。例えば、X膜12−1及びC膜12−2を形成する際の成膜温度をXC化のための所定値以上(X膜12−1がTi膜の場合、500℃以上)に設定してもよい。かかる場合、X膜12−1及びC膜12−2を繰り返し連続的に形成中に、それまでに形成されたX膜12−1及びC膜12−2がXC化する。なお、X膜12−1及びC膜12−2を形成するためのスパッタ工程とは別に、XC化のための加熱工程を設けてもよい。   Heating for XC conversion may be performed during sputtering for forming the X film 12-1 and the C film 12-2. For example, the film formation temperature when forming the X film 12-1 and the C film 12-2 is set to a predetermined value or higher for XC conversion (when the X film 12-1 is a Ti film, 500 ° C. or higher). Also good. In this case, while the X film 12-1 and the C film 12-2 are repeatedly and continuously formed, the X film 12-1 and the C film 12-2 that have been formed so far become XC. In addition to the sputtering process for forming the X film 12-1 and the C film 12-2, a heating process for XC conversion may be provided.

<反応性スパッタ工程>
反応性スパッタ工程では、図4に示すように、XC層形成工程で形成されたXC層12の上に、反応性スパッタによりXC層(反応性スパッタXC層13)を形成する。
<Reactive sputtering process>
In the reactive sputtering process, as shown in FIG. 4, an XC layer (reactive sputtering XC layer 13) is formed by reactive sputtering on the XC layer 12 formed in the XC layer forming process.

本発明者らは、反応性スパッタXC層13は、XC層12の結晶性を引き継ぐことを確認している。すなわち、2θ及び半値幅を所望の状態に制御されたXC層12の上に反応性スパッタXC層13を形成すると、反応性スパッタXC層13はXC層12と同等の2θ、及び、半値幅を示す。なお、XC層12及び反応性スパッタXC層13のXは一致する。   The present inventors have confirmed that the reactive sputtered XC layer 13 inherits the crystallinity of the XC layer 12. That is, when the reactive sputter XC layer 13 is formed on the XC layer 12 in which 2θ and the half width are controlled to a desired state, the reactive sputter XC layer 13 has the same 2θ and half width as the XC layer 12. Show. Note that Xs of the XC layer 12 and the reactive sputtered XC layer 13 coincide with each other.

反応性スパッタXC層13は、XC層12の厚さを補う機能を有する。XC層12の厚さT4、及び、反応性スパッタXC層13の厚さT5は、40≦(T4+T5)≦200を満たす。   The reactive sputtered XC layer 13 has a function of supplementing the thickness of the XC layer 12. The thickness T4 of the XC layer 12 and the thickness T5 of the reactive sputtered XC layer 13 satisfy 40 ≦ (T4 + T5) ≦ 200.

しかし、以下の実施例で示すように、反応性スパッタXC層13を設け、この厚さを制御することで、反応性スパッタXC層13の半値幅を制御することができる。具体的には、膜厚を大きくするほど、半値幅が大きくなる。   However, as shown in the following examples, the half width of the reactive sputtered XC layer 13 can be controlled by providing the reactive sputtered XC layer 13 and controlling the thickness thereof. Specifically, the full width at half maximum increases as the film thickness increases.

このように、反応性スパッタ工程を設けることで、XC層(XC層12及び/又は反応性スパッタXC層13)の半値幅を制御するパラメータが増えることとなる。結果、XC層(XC層12及び/又は反応性スパッタXC層13)の半値幅を制御しやすくなり好ましい。一方、反応性スパッタ工程を設けない場合、工程数が少なくなり、作業効率が向上するメリットがある。本実施形態の場合、状況に応じてこれらを使い分けることができる。   Thus, by providing the reactive sputtering step, the parameter for controlling the half width of the XC layer (XC layer 12 and / or reactive sputtered XC layer 13) is increased. As a result, the half width of the XC layer (XC layer 12 and / or reactive sputtered XC layer 13) can be easily controlled, which is preferable. On the other hand, when the reactive sputtering process is not provided, there is an advantage that the number of processes is reduced and work efficiency is improved. In the case of this embodiment, these can be used properly according to the situation.

反応性スパッタXC層13は、反応性スパッタリングで形成される。成膜条件は設計的事項である。以下、反応性スパッタXC層13がTiC層である場合の成膜条件の一例を示す。   The reactive sputtered XC layer 13 is formed by reactive sputtering. The film formation conditions are a matter of design. Hereinafter, an example of film forming conditions when the reactive sputtered XC layer 13 is a TiC layer will be shown.

成膜方法:反応性スパッタリング
成膜温度:500〜1000℃
成膜時間:4.5〜114分
圧力:0.2〜0.5Pa
印加電力:100〜300W
スパッタガス:Arガス
スパッタガス流量:5〜50sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
膜厚:20nm〜200nm
Film forming method: reactive sputtering film forming temperature: 500 to 1000 ° C.
Deposition time: 4.5 to 114 minutes Pressure: 0.2 to 0.5 Pa
Applied power: 100-300W
Sputtering gas: Ar gas Sputtering gas flow rate: 5-50 sccm
Reactive gas: CH 4
Reactive gas flow rate: 10.0sccm
Target: Ti
Film thickness: 20 nm to 200 nm

<キャップ層形成工程>
上述しなかったが、(2)XC層形成工程、及び、(2)´反応性スパッタ工程の後、かつ、(3)窒化工程の前に、キャップ層形成工程を有してもよい。キャップ層形成工程では、XC層12の上、又は、反応性スパッタXC層13の上に、キャップ層が形成される。
<Cap layer forming step>
Although not described above, a cap layer forming step may be provided after (2) the XC layer forming step and (2) ′ reactive sputtering step and (3) before the nitriding step. In the cap layer forming step, a cap layer is formed on the XC layer 12 or the reactive sputtered XC layer 13.

キャップ層は、XCが分散したC膜とすることができる。成膜条件は設計的事項である。以下、XCが分散したC膜が、TiCが分散したC膜である場合の成膜条件の一例を示す。   The cap layer can be a C film in which XC is dispersed. The film formation conditions are a matter of design. Hereinafter, an example of film formation conditions when the C film in which XC is dispersed is a C film in which TiC is dispersed will be described.

成膜方法:反応性スパッタリング
成膜温度:25〜1000℃
成膜時間:2.5〜25分
圧力:0.3〜0.5Pa
印加電力:100〜300W
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
膜厚:5nm〜50nm
Deposition method: Reactive sputtering Deposition temperature: 25-1000 ° C
Deposition time: 2.5-25 minutes Pressure: 0.3-0.5 Pa
Applied power: 100-300W
Reactive gas: CH 4
Reactive gas flow rate: 10.0sccm
Target: Ti
Film thickness: 5 nm to 50 nm

炭化水素の導入量がより多い条件で反応性スパッタリングを行うと、キャップ層中にXCをより多く分散させることができる。上記条件の場合、メタンガスの供給量を適当に調整することで、キャップ層中に分散するXCの量を調整できる。すなわち、メタンガスの供給量を適当に調整することで、キャップ層中におけるXとCの原子数比C/Xを所望の値に調整できる。   When reactive sputtering is performed under conditions where the amount of introduced hydrocarbon is larger, more XC can be dispersed in the cap layer. In the case of the above conditions, the amount of XC dispersed in the cap layer can be adjusted by appropriately adjusting the supply amount of methane gas. That is, by appropriately adjusting the supply amount of methane gas, the atomic ratio C / X of X and C in the cap layer can be adjusted to a desired value.

また、印加電力をより大きくした条件で反応性スパッタリングを行うと、キャップ層中にXCをより多く分散させることができる。すなわち、印加電力を適当に調整することで、キャップ層中に分散するXCの量を調整し、キャップ層中におけるXとCの原子数比C/Xを所望の値に調整できる。   In addition, when reactive sputtering is performed under a condition where the applied power is increased, more XC can be dispersed in the cap layer. That is, by appropriately adjusting the applied power, the amount of XC dispersed in the cap layer can be adjusted, and the atomic ratio C / X of X and C in the cap layer can be adjusted to a desired value.

キャップ層は、Cを主成分とした膜であり、C膜を母材とし、この母材中にXCを含む膜である。たとえば、Cが海状(マトリクス)であり、XCがこのマトリクス中に分散した形態である。   The cap layer is a film containing C as a main component, the C film as a base material, and a film containing XC in the base material. For example, C is a sea state (matrix), and XC is dispersed in this matrix.

キャップ層中のXC濃度は、C単体(XCとして存在するCを除くC)の濃度よりも低い。たとえば、キャップ層中のXC濃度は、33〜49%である。   The XC concentration in the cap layer is lower than the concentration of C alone (C excluding C existing as XC). For example, the XC concentration in the cap layer is 33 to 49%.

キャップ層の成膜温度は、25℃以上であればよい。具体的には、600℃以上、特には、800℃以上で成膜することが好ましい。このようにすることで、キャップ層が緻密な膜となり、効果的にXC層12や反応性スパッタXC層13の酸化を防止することができる。   The film formation temperature of the cap layer may be 25 ° C. or higher. Specifically, it is preferable to form a film at 600 ° C. or higher, particularly 800 ° C. or higher. By doing so, the cap layer becomes a dense film, and oxidation of the XC layer 12 and the reactive sputtered XC layer 13 can be effectively prevented.

また、キャップ層の膜厚は、5nm以上、50nm以下であることが好ましいが、なかでも、10nm以上であることが好ましい。キャップ層を10nm以上とすることで、効果的にXC層12や反応性スパッタXC層13の酸化を防止することができる。キャップ層は、XC層12又は反応性スパッタXC層13の全面を完全に被覆していてもよい。   Further, the film thickness of the cap layer is preferably 5 nm or more and 50 nm or less, and more preferably 10 nm or more. By setting the cap layer to 10 nm or more, oxidation of the XC layer 12 and the reactive sputtered XC layer 13 can be effectively prevented. The cap layer may completely cover the entire surface of the XC layer 12 or the reactive sputtered XC layer 13.

<窒化工程>
窒化工程では、XC層12及び/又は反応性スパッタXC層13からなるXC層の少なくとも一部を窒化する。
<Nitriding process>
In the nitriding step, at least a part of the XC layer including the XC layer 12 and / or the reactive sputtered XC layer 13 is nitrided.

例えば、XC層12及び/又は反応性スパッタXC層13からなるXC層を300℃以上、1000℃以下の雰囲気下で部分的に窒化し、窒化されたXC層を形成する。窒化されたXC層は、主にXCが存在するXC層と、主にXNが存在するXN層との積層構造となる。窒化条件は、例えば以下のようである。   For example, an XC layer composed of the XC layer 12 and / or the reactive sputtered XC layer 13 is partially nitrided in an atmosphere of 300 ° C. or higher and 1000 ° C. or lower to form a nitrided XC layer. The nitrided XC layer has a laminated structure of an XC layer mainly containing XC and an XN layer mainly containing XN. The nitriding conditions are, for example, as follows.

窒化温度:300℃〜950℃
窒化時間:5〜30分
窒化ガス:NHガス、Hガス、Nガス
Nitriding temperature: 300 ° C to 950 ° C
Nitriding time: 5 to 30 minutes Nitriding gas: NH 3 gas, H 2 gas, N 2 gas

なお、キャップ層を形成した場合、XC層12及び反応性スパッタXC層13はキャップ層で覆われている。しかし、当該窒化処理において、キャップ層中の炭素は窒化ガスによりCHとして気化することとなる。このため、キャップ層中には、XC層12及び/又は反応性スパッタXC層13からなるXC層まで到達する空隙が生じる。そして、この空隙を通じて窒化ガスがXC層に到達し、これらが部分的に窒化される。 When the cap layer is formed, the XC layer 12 and the reactive sputtered XC layer 13 are covered with the cap layer. However, in the nitriding process, carbon in the cap layer is vaporized as CH 4 by the nitriding gas. For this reason, a gap reaching the XC layer composed of the XC layer 12 and / or the reactive sputtered XC layer 13 is generated in the cap layer. Then, the nitriding gas reaches the XC layer through this gap, and these are partially nitrided.

なお、窒化温度は500℃以上700℃以下であることがより好ましく、特に好ましくは550℃以下である。窒化温度を500℃以上とすることで窒化速度を速くするという効果がある。   The nitriding temperature is more preferably 500 ° C. or more and 700 ° C. or less, and particularly preferably 550 ° C. or less. By setting the nitriding temperature to 500 ° C. or higher, there is an effect of increasing the nitriding rate.

なお、窒化温度を550℃より高温にすると、(1)式に示すとおりCHが分解してCが析出し、CがXNに混入することでIII族窒化物半導体層の結晶性が低下する場合がある。Cの析出を抑制するには、水素の導入やアンモニア分圧を高めるのが有効である。 When the nitriding temperature is higher than 550 ° C., CH 4 is decomposed and C is precipitated as shown in the formula (1), and C is mixed into XN, so that the crystallinity of the group III nitride semiconductor layer is lowered. There is a case. In order to suppress the precipitation of C, it is effective to increase the introduction of hydrogen and the partial pressure of ammonia.

CH→C+2H・・・・・・・・・・・・・・・・(1)式 CH 4 → C + 2H 2 ... (1) Formula

また、窒化時間は、30分以下であることが好ましい。窒化時間を30分程度とすることで、XC層12及び/又は反応性スパッタXC層13を適度に窒化することができる。   The nitriding time is preferably 30 minutes or less. By setting the nitriding time to about 30 minutes, the XC layer 12 and / or the reactive sputtered XC layer 13 can be appropriately nitrided.

なお、窒化する際の反応ガスとしては、アンモニアが好ましい。反応ガスとしてアンモニア以外に窒素を使用してもXNを形成できるが、(2)式で示すようにXNとCが生成し、XNにCが混入した場合にはIII族窒化物半導体層の結晶品質に影響を与える可能性がある。   Note that ammonia is preferable as a reaction gas for nitriding. XN can be formed even when nitrogen is used as a reaction gas in addition to ammonia. However, when XN and C are generated as shown in the formula (2) and C is mixed into XN, the crystal of the group III nitride semiconductor layer is formed. May affect quality.

2XC+N→2XN+2C・・・・・・・・・・・(2)式 2XC + N 2 → 2XN + 2C (2) formula

なお、キャップ層を形成した場合、窒化工程により、キャップ層中に含まれるXCが部分的に窒化され、窒化されたキャップ層が形成される。また、第1の層11中に含まれるXCが部分的に窒化され、XNとなる場合もある。   When the cap layer is formed, XC contained in the cap layer is partially nitrided by the nitriding step to form a nitrided cap layer. In some cases, XC contained in the first layer 11 is partially nitrided to become XN.

<成長工程及び分離工程>
成長工程及び分離工程では、窒化されたXC層の上に、III族窒化物半導体層を形成する(成長工程)とともに、加熱により、下地基板(サファイア基板10)とIII族窒化物半導体層とを分離する(分離工程)。すなわち、III族窒化物半導体層は、窒化されたXC層12又は窒化された反応性スパッタXC層13の上に形成される。
<Growth process and separation process>
In the growth step and the separation step, a group III nitride semiconductor layer is formed on the nitrided XC layer (growth step), and the base substrate (sapphire substrate 10) and the group III nitride semiconductor layer are formed by heating. Separate (separation step). That is, the group III nitride semiconductor layer is formed on the nitrided XC layer 12 or the nitrided reactive sputtered XC layer 13.

成長工程と分離工程とは、別々の工程であってもよいし、単一の工程であってもよい。すなわち、III族窒化物半導体層を形成する処理と、加熱によりサファイア基板10とIII族窒化物半導体層とを分離する処理とは別々に行ってもよい。または、III族窒化物半導体層を形成する処理時の加熱により、上記分離を行ってもよい。すなわち、III族窒化物半導体層を形成する処理と、加熱によりサファイア基板10とIII族窒化物半導体層とを分離する処理とを同一の処理で実現してもよい。   The growth step and the separation step may be separate steps or a single step. That is, the process for forming the group III nitride semiconductor layer and the process for separating the sapphire substrate 10 and the group III nitride semiconductor layer by heating may be performed separately. Alternatively, the separation may be performed by heating at the time of processing for forming the group III nitride semiconductor layer. That is, the process of forming the group III nitride semiconductor layer and the process of separating the sapphire substrate 10 and the group III nitride semiconductor layer by heating may be realized by the same process.

まず、成長工程と分離工程とを別々に行う例について説明する。   First, an example in which the growth process and the separation process are performed separately will be described.

「成長工程」
当該工程では、図5及び図6に示すように、窒化されたXC層12(以下、単に「XC層12」という場合がある)、又は、窒化された反応性スパッタXC層13(以下、単に「反応性スパッタXC層13」という場合がある)の上に、III族窒化物半導体層14を形成する。なお、キャップ層を形成した場合、窒化されたキャップ層の上に、III族窒化物半導体層14を形成する。ここでは、III族窒化物半導体層14として、GaN半導体層をエピタキシャル成長させるものとする。なお、III族窒化物半導体層14はGaN半導体層に限られるものではなく、たとえば、AlGaN等であってもよい。GaN半導体層の成長条件は、例えば以下のようにすることができる。
"Growth process"
In this step, as shown in FIG. 5 and FIG. 6, a nitrided XC layer 12 (hereinafter sometimes simply referred to as “XC layer 12”) or a nitrided reactive sputtered XC layer 13 (hereinafter simply referred to as “XC layer 12”). A group III nitride semiconductor layer 14 is formed on the “reactive sputtered XC layer 13”. When the cap layer is formed, the group III nitride semiconductor layer 14 is formed on the nitrided cap layer. Here, a GaN semiconductor layer is epitaxially grown as the group III nitride semiconductor layer 14. The group III nitride semiconductor layer 14 is not limited to a GaN semiconductor layer, and may be, for example, AlGaN. The growth conditions of the GaN semiconductor layer can be set as follows, for example.

成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1000℃〜1050℃
成膜時間:30分〜500分
膜厚:100μm〜1500μm
Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 1000 ° C. to 1050 ° C.
Deposition time: 30 minutes to 500 minutes Film thickness: 100 μm to 1500 μm

なお、当該成膜温度よりも低温で、III族窒化物半導体の低温成長バッファ層を形成した後、上記成長条件で、III族窒化物半導体のエピタキシャル成長を実施してもよい。   In addition, after forming the low-temperature growth buffer layer of the group III nitride semiconductor at a temperature lower than the film formation temperature, the group III nitride semiconductor may be epitaxially grown under the above growth conditions.

また、III族窒化物半導体のファセットを形成した後、上記成長条件で、III族窒化物半導体のエピタキシャル成長を実施して、平坦膜であるIII族窒化物半導体層14を得てもよい。   Further, after forming the group III nitride semiconductor facets, the group III nitride semiconductor may be epitaxially grown under the above growth conditions to obtain the group III nitride semiconductor layer 14 which is a flat film.

ここで、図7を参照して、ハイドライド気相成長(HVPE)装置3について簡単に説明しておく。図7は、HVPE装置3の模式図である。   Here, the hydride vapor phase epitaxy (HVPE) apparatus 3 will be briefly described with reference to FIG. FIG. 7 is a schematic diagram of the HVPE apparatus 3.

HVPE装置3は、反応管31と、反応管31内に設けられている基板ホルダ32とを備える。また、HVPE装置3は、III族原料ガスを反応管31内に供給するIII族原料ガス供給部33と、窒素原料ガスを反応管31内に供給する窒素原料ガス供給部34とを備える。さらに、HVPE装置3は、ガス排出管35と、ヒータ36、37とを備える。   The HVPE apparatus 3 includes a reaction tube 31 and a substrate holder 32 provided in the reaction tube 31. The HVPE apparatus 3 includes a group III source gas supply unit 33 that supplies a group III source gas into the reaction tube 31 and a nitrogen source gas supply unit 34 that supplies a nitrogen source gas into the reaction tube 31. Further, the HVPE apparatus 3 includes a gas discharge pipe 35 and heaters 36 and 37.

基板ホルダ32は、反応管31の下流側に回転軸41により回転自在に設けられている。ガス排出管35は、反応管31のうち基板ホルダ32の下流側に設けられている。   The substrate holder 32 is rotatably provided on the downstream side of the reaction tube 31 by a rotation shaft 41. The gas discharge pipe 35 is provided on the downstream side of the substrate holder 32 in the reaction pipe 31.

III族原料ガス供給部33は、ガス供給管311とソースボート312とIII族(Ga)原料313と反応管31のうち遮蔽板38の下の層とを含む。   The group III source gas supply unit 33 includes a gas supply pipe 311, a source boat 312, a group III (Ga) source 313, and a layer below the shielding plate 38 among the reaction tubes 31.

窒素原料ガス供給部34は、ガス供給管341と反応管31のうち遮蔽板38の上の層とを含む。   The nitrogen source gas supply unit 34 includes a gas supply pipe 341 and a layer on the shielding plate 38 in the reaction pipe 31.

III族原料ガス供給部33は、III族原子のハロゲン化物(たとえば、GaCl)を生成し、これを基板ホルダ32上の積層体の窒化されたXC層12、又は、窒化された反応性スパッタXC層13、又は、窒化されたキャップ層の表面に供給する。なお、図7においては、積層体を符号Aで示している。   The group III source gas supply unit 33 generates a halide of a group III atom (for example, GaCl), which is nitrided XC layer 12 of the laminated body on the substrate holder 32 or the nitrided reactive sputter XC. Supply to the surface of layer 13 or the nitrided cap layer. In addition, in FIG.

ガス供給管311の供給口は、III族原料ガス供給部33内の上流側に配置されている。このため、供給されたハロゲン化水素ガス(たとえば、HClガス)は、III族原料ガス供給部33内でソースボート312中のIII族原料313と接触するようになっている。   The supply port of the gas supply pipe 311 is arranged on the upstream side in the group III source gas supply unit 33. For this reason, the supplied hydrogen halide gas (for example, HCl gas) comes into contact with the group III material 313 in the source boat 312 in the group III material gas supply unit 33.

これにより、ガス供給管311から供給されるハロゲン含有ガスは、ソースボート312中のIII族原料313の表面または揮発したIII族分子と接触し、III族分子をハロゲン化してIII族のハロゲン化物を含むIII族原料ガスを生成する。なお、このIII族原料ガス供給部33の周囲にはヒータ36が配置され、III族原料ガス供給部33内は、たとえば800〜900℃程度の温度に維持される。   Thereby, the halogen-containing gas supplied from the gas supply pipe 311 comes into contact with the surface of the group III raw material 313 in the source boat 312 or the volatilized group III molecule, and the group III molecule is halogenated to form a group III halide. A Group III source gas is produced. A heater 36 is disposed around the group III source gas supply unit 33, and the group III source gas supply unit 33 is maintained at a temperature of about 800 to 900 ° C., for example.

反応管31の上流側は、遮蔽板38により2つの層に区画されている。図中の遮蔽板38の上側に位置する窒素原料ガス供給部34中を、ガス供給管341から供給されたアンモニアが通過し、熱により分解が促進される。なお、この窒素原料ガス供給部34の周囲にはヒータ36が配置され、窒素原料ガス供給部34内は、たとえば800〜900℃程度の温度に維持される。   The upstream side of the reaction tube 31 is divided into two layers by a shielding plate 38. Ammonia supplied from the gas supply pipe 341 passes through the nitrogen source gas supply unit 34 located above the shielding plate 38 in the drawing, and decomposition is accelerated by heat. A heater 36 is disposed around the nitrogen source gas supply unit 34, and the nitrogen source gas supply unit 34 is maintained at a temperature of about 800 to 900 ° C., for example.

図中の右側に位置する成長領域39には、基板ホルダ32が配置され、この成長領域39内でGaN等のIII族窒化物半導体の成長が行われる。この成長領域39の周囲にはヒータ37が配置され、成長領域39内は、たとえば1000℃〜1050℃程度の温度に維持される。   In the growth region 39 located on the right side in the figure, a substrate holder 32 is disposed, and a group III nitride semiconductor such as GaN is grown in the growth region 39. A heater 37 is arranged around the growth region 39, and the inside of the growth region 39 is maintained at a temperature of about 1000 ° C. to 1050 ° C., for example.

III族窒化物半導体層14の厚みは、サファイア基板10(下地基板)およびIII族窒化物半導体層14の線膨張係数差により発生してしまう応力を小さくするという観点から、たとえば、600μm以下であることが好ましく、特には450μm以下であることが好ましく、なかでも300μm以下であることが好ましい。さらに、III族窒化物半導体層14の厚みは、取り扱い性の観点から50μm以上であることが好ましい。   The thickness of group III nitride semiconductor layer 14 is, for example, 600 μm or less from the viewpoint of reducing the stress generated by the difference in linear expansion coefficient between sapphire substrate 10 (underlying substrate) and group III nitride semiconductor layer 14. In particular, it is preferably 450 μm or less, and more preferably 300 μm or less. Furthermore, the thickness of the group III nitride semiconductor layer 14 is preferably 50 μm or more from the viewpoint of handleability.

「分離工程」
当該工程では、III族窒化物半導体層14を形成する処理の後、III族窒化物半導体層14を含んで構成された積層体を、III族窒化物半導体層14を形成する際の加熱よりも高い温度で加熱する。
"Separation process"
In this step, after the process of forming the group III nitride semiconductor layer 14, the stacked body including the group III nitride semiconductor layer 14 is heated more than when the group III nitride semiconductor layer 14 is formed. Heat at high temperature.

当該加熱により、XC層12及び/又は反応性スパッタXC層13からなるXC層が分解劣化する。そして、当該分解劣化した部分を分離位置として、サファイア基板10とIII族窒化物半導体層14とが分離する。このように、当該手法の場合、分離位置を、XC層12及び/又は反応性スパッタXC層13からなるXC層の中のいずれかに制御することができる。すなわち、III族窒化物半導体層14内等に分離位置が発生する不都合を軽減できる。また、分離位置の制御により、分離後の形状のばらつきを軽減できる。   By the heating, the XC layer composed of the XC layer 12 and / or the reactive sputtered XC layer 13 is decomposed and deteriorated. Then, the sapphire substrate 10 and the group III nitride semiconductor layer 14 are separated using the decomposed and degraded portion as a separation position. Thus, in the case of the method, the separation position can be controlled to one of the XC layers including the XC layer 12 and / or the reactive sputtered XC layer 13. That is, it is possible to reduce the inconvenience that the separation position is generated in the group III nitride semiconductor layer 14 or the like. Further, the variation in shape after separation can be reduced by controlling the separation position.

なお、当該分離処理では、例えば、1050℃より大1200℃以下の温度、さらに好ましくは1050℃より大1195℃以下、さらに好ましくは1100℃より大1190℃以下の温度で、上記積層体を加熱する。加熱温度が高くなると、XC層の分解劣化を進めることができる反面、III族窒化物半導体層14に転位が発生しやすくなる。   In the separation treatment, for example, the laminate is heated at a temperature higher than 1050 ° C. and lower than or equal to 1200 ° C., more preferably higher than 1050 ° C. and lower than or equal to 1195 ° C., more preferably higher than 1100 ° C. and lower than or equal to 1190 ° C. . When the heating temperature is increased, decomposition and deterioration of the XC layer can be promoted, but dislocations are likely to occur in the group III nitride semiconductor layer 14.

また、当該分離工程では、上記温度で、上記積層体を5時間以上30時間以下加熱する。加熱時間が長くなると、III族窒化物半導体層14に転位が発生しやすくなるほか、自立基板の製造時間が長くなり、生産効率が悪くなる。   In the separation step, the laminate is heated at the above temperature for 5 hours to 30 hours. If the heating time is long, dislocations are likely to occur in the group III nitride semiconductor layer 14, and the manufacturing time of the free-standing substrate is long, resulting in poor production efficiency.

ここで、分離工程における加熱処理の具体例を示す。   Here, a specific example of heat treatment in the separation step is shown.

<第1の加熱処理例>
III族窒化物半導体層14を形成する処理の後、III族窒化物半導体層14を形成された後の加熱状態の積層体を常温(室温)まで冷却すると、サファイア基板10とIII族窒化物半導体層14との線膨張係数差に起因する応力に基づいて、サファイア基板10とIII族窒化物半導体層14とが分離してしまう場合がある。このようなメカニズムでの分離の場合、サファイア基板10とIII族窒化物半導体層14との分離位置あるいは分離形状にばらつきが生じやすい。そして、このばらつきに起因したIII族窒化物半導体基板の生産性の低下が懸念される。
<First heat treatment example>
After the process of forming the group III nitride semiconductor layer 14, the stacked body after the formation of the group III nitride semiconductor layer 14 is cooled to room temperature (room temperature), whereby the sapphire substrate 10 and the group III nitride semiconductor are formed. The sapphire substrate 10 and the group III nitride semiconductor layer 14 may be separated on the basis of the stress caused by the difference in linear expansion coefficient from the layer 14. In the case of separation by such a mechanism, the separation position or the separation shape of the sapphire substrate 10 and the group III nitride semiconductor layer 14 is likely to vary. There is a concern that the productivity of the group III nitride semiconductor substrate may be reduced due to this variation.

そこで、当該加熱処理では、III族窒化物半導体層14を形成する処理によりIII族窒化物半導体層14を形成された後の加熱状態の積層体を常温(室温)まで冷却することなく、成長の後連続的に、エピタキシャル成長した温度よりも高い温度で当該積層体を加熱してもよい。当該加熱は、例えば、III族窒化物半導体層14を形成したHVPE装置を使用して行うことができる。   Therefore, in the heat treatment, the stacked body in the heated state after the formation of the group III nitride semiconductor layer 14 by the process of forming the group III nitride semiconductor layer 14 is not cooled to room temperature (room temperature) without being grown. After that, the laminated body may be heated at a temperature higher than the temperature of epitaxial growth. The heating can be performed using, for example, an HVPE apparatus in which the group III nitride semiconductor layer 14 is formed.

例えば、HVPE装置でIII族窒化物半導体層14を形成後、積層体をHVPE装置内に収容した状態のまま、原料ガス及び反応ガスの供給を停止し、ヒータの温度を所望の値まで上げて、積層体を加熱してもよい。   For example, after forming the group III nitride semiconductor layer 14 with the HVPE apparatus, the supply of the source gas and the reactive gas is stopped while the stacked body is housed in the HVPE apparatus, and the heater temperature is raised to a desired value. The laminate may be heated.

<第2の加熱処理例>
例えば、窒化工程の条件の制御や、サファイア基板10とIII族窒化物半導体層14の厚みの関係の制御等により、III族窒化物半導体層14を形成後、積層体を常温まで冷却しても、サファイア基板10とIII族窒化物半導体層14との線膨張係数差に起因する応力に基づいてこれらが分離しないように制御できる。このような場合、III族窒化物半導体層14を形成後、積層体を一度常温まで冷却し、その後、加熱処理を行うことができる。
<Second heat treatment example>
For example, after forming the group III nitride semiconductor layer 14 by controlling the conditions of the nitriding step or controlling the relationship between the thickness of the sapphire substrate 10 and the group III nitride semiconductor layer 14, the stacked body may be cooled to room temperature. The sapphire substrate 10 and the group III nitride semiconductor layer 14 can be controlled so as not to separate based on the stress caused by the difference in linear expansion coefficient. In such a case, after the group III nitride semiconductor layer 14 is formed, the stacked body is once cooled to room temperature, and then heat treatment can be performed.

窒化工程の条件の制御は、例えば、NHガス(窒化ガス)の流量(分圧)の制御である。NHガスの流量が少ないと、III族窒化物半導体層14を形成する処理後の冷却で、サファイア基板10とIII族窒化物半導体層14とが分離しやすい。一方、NHガスの流量が多いと、III族窒化物半導体層14を形成する処理後の冷却で、サファイア基板10とIII族窒化物半導体層14とが分離しにくい。 The control of the conditions of the nitriding step is, for example, control of the flow rate (partial pressure) of NH 3 gas (nitriding gas). When the flow rate of the NH 3 gas is small, the sapphire substrate 10 and the group III nitride semiconductor layer 14 are easily separated by cooling after the processing for forming the group III nitride semiconductor layer 14. On the other hand, when the flow rate of the NH 3 gas is large, the sapphire substrate 10 and the group III nitride semiconductor layer 14 are difficult to separate by cooling after the processing for forming the group III nitride semiconductor layer 14.

当該例でも、積層体の加熱には、HVPE装置3を使用することができる。例えば、積層体を、図7に示すヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に配置して、加熱してもよい。   Also in this example, the HVPE apparatus 3 can be used for heating the laminate. For example, the laminated body may be arranged and heated in a region surrounded by the heater 37 shown in FIG. 7 (for example, downstream of the pipe 40 and in the growth region 39).

たとえば、図8に示すような表面に凹部511が形成された治具55を用意し、凹部511に、積層体Bを挿入する。そして、このような治具55ごと積層体BをHVPE装置3内に収容する。そして、ヒータ36、37を駆動して、複数の積層体Bを同時に加熱処理する。この加熱処理時には、III族窒化物半導体層14の成長は停止した状態である。なお、HVPE装置3とは別に熱処理装置を用意し、積層体を加熱処理してもよい。   For example, a jig 55 having a recess 511 formed on the surface as shown in FIG. 8 is prepared, and the laminate B is inserted into the recess 511. Then, the laminate B together with such a jig 55 is accommodated in the HVPE apparatus 3. Then, the heaters 36 and 37 are driven to heat the plurality of stacked bodies B at the same time. During the heat treatment, the growth of the group III nitride semiconductor layer 14 is stopped. In addition, a heat treatment apparatus may be prepared separately from the HVPE apparatus 3, and the laminated body may be heat-treated.

<第3の加熱処理例>
当該例でも、積層体を常温まで冷却後、加熱処理を実行する。例えば、積層体BをIII族元素の液体中に浸漬させた状態で、加熱する。III族元素の液体は、III族窒化物半導体層14に含まれるIII族元素と同じ元素の液体である。たとえば、III族窒化物半導体層14がGaNである場合には、III族元素の液体はGaの液体である。
<Third heat treatment example>
Also in this example, the laminated body is cooled to room temperature and then heat treatment is performed. For example, the laminated body B is heated in a state of being immersed in a liquid of a group III element. The group III element liquid is a liquid of the same element as the group III element contained in the group III nitride semiconductor layer 14. For example, when the group III nitride semiconductor layer 14 is GaN, the group III element liquid is a Ga liquid.

III族元素の液体は、少なくとも、積層体の熱処理温度で液体となるものであればよい。たとえば、25℃で固体であっても、積層体の熱処理温度で液体となればよい。25℃で固体である場合には、たとえばIII族元素の粉末状を、後述する容器5、6に入れておけばよい。   The group III element liquid may be any liquid that becomes liquid at least at the heat treatment temperature of the laminate. For example, even if it is solid at 25 ° C., it may be liquid at the heat treatment temperature of the laminate. When it is solid at 25 ° C., for example, a powder of a group III element may be put in containers 5 and 6 described later.

例えば、図9および図10に示すような容器5を用意する。図9は、容器5の底面と直交する断面図である。図10は容器5の斜視図であり、内部に配置される積層体Bを示した図である。   For example, a container 5 as shown in FIGS. 9 and 10 is prepared. FIG. 9 is a cross-sectional view orthogonal to the bottom surface of the container 5. FIG. 10 is a perspective view of the container 5, and is a view showing the laminated body B disposed inside.

この容器5は上面が開口した容器本体50と、この容器本体50の開口を閉鎖する蓋53と、ピン52とを備え、容器本体50の内部に複数の積層体Bを収容できる構成となっている。   The container 5 includes a container main body 50 whose upper surface is open, a lid 53 that closes the opening of the container main body 50, and a pin 52, and is configured to accommodate a plurality of laminates B inside the container main body 50. Yes.

容器5は耐熱性材料で構成され、たとえば、容器本体50、蓋53、ピン52は黒鉛製である。   The container 5 is made of a heat-resistant material. For example, the container body 50, the lid 53, and the pins 52 are made of graphite.

容器本体50の側壁51には複数のピン52が挿入されている。複数のピン52のうち一部のピン52は、容器5の側壁51に対する高さ方向の取り付け位置が異なっており、容器5の底面側からピン52A〜52Dの順に配置されている。   A plurality of pins 52 are inserted into the side wall 51 of the container body 50. Among the plurality of pins 52, some of the pins 52 have different attachment positions in the height direction with respect to the side wall 51 of the container 5, and are arranged in the order of the pins 52 </ b> A to 52 </ b> D from the bottom surface side of the container 5.

まず、側壁51に挿入されているピン52A〜52Dを容器5の側壁51から一定程度引きだしておく。ただし、完全にピン52A〜52Dを引き抜くことはしない。次に、この容器5内にIII族元素の液体を所定量入れ、その後、積層体Bを容器5内に入れる。積層体Bは、サファイア基板10が容器5の上側となるように容器5内に挿入する。積層体Bは浮力により液体中で浮くこととなる。そして、ピン52Aを容器5内側に押し込み、積層体Bのサファイア基板10の外周縁をピン52で押さえる。   First, the pins 52 </ b> A to 52 </ b> D inserted into the side wall 51 are pulled out from the side wall 51 of the container 5 to a certain extent. However, the pins 52A to 52D are not completely pulled out. Next, a predetermined amount of Group III element liquid is placed in the container 5, and then the laminate B is placed in the container 5. The laminated body B is inserted into the container 5 so that the sapphire substrate 10 is on the upper side of the container 5. The laminate B will float in the liquid due to buoyancy. Then, the pin 52 </ b> A is pushed into the container 5, and the outer peripheral edge of the sapphire substrate 10 of the laminate B is pressed with the pin 52.

その後、再度、III族元素の液体を容器5内に充填し、2つ目の積層体Bを容器5内に挿入する。そして、上記ピン52Aよりも高い位置にあるピン52Bを容器5内側に押し込み、2つめの積層体Bのサファイア基板10の外周縁をピン52Bで押さえる。このような作業を繰り返して、各ピン52A〜52Dで各積層体Bのサファイア基板10の外周縁を押さえる。   Thereafter, the liquid of the group III element is again filled in the container 5, and the second laminate B is inserted into the container 5. Then, the pin 52B at a position higher than the pin 52A is pushed into the inside of the container 5, and the outer peripheral edge of the sapphire substrate 10 of the second laminate B is pressed with the pin 52B. Such an operation is repeated, and the outer peripheral edge of the sapphire substrate 10 of each stacked body B is pressed by the pins 52A to 52D.

このような容器5を使用すれば、複数の積層体Bを容器5内でIII族元素の液体Lに浸漬させることができる。容器5内において、積層体B全体がIII族元素の液体Lに浸漬することとなる。   If such a container 5 is used, a plurality of laminated bodies B can be immersed in the liquid L of a group III element in the container 5. In the container 5, the whole laminated body B will be immersed in the liquid L of a III group element.

その後、容器5の開口部に蓋53をはめ込む。そして、III族元素の液体Lが充填されるとともに、III族元素の液体Lに複数の積層体Bが浸漬された容器5を、HVPE装置3内に配置する。たとえば、図7に示すように、ヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に、容器5を配置する。そして、ヒータ36、37を駆動して、容器5の外側から、III族元素の液体に浸漬された複数の積層体Bを同時に加熱処理する。また、HVPE装置3とは別に熱処理装置を用意し、容器5中の積層体Bを加熱処理してもよい。   Thereafter, the lid 53 is fitted into the opening of the container 5. Then, the container 5 filled with the group L element liquid L and having the plurality of laminated bodies B immersed in the group III element liquid L is disposed in the HVPE apparatus 3. For example, as shown in FIG. 7, the container 5 is arranged in an area surrounded by the heater 37 (for example, downstream of the pipe 40 and in the growth area 39). Then, the heaters 36 and 37 are driven to simultaneously heat the plurality of laminated bodies B immersed in the liquid of the group III element from the outside of the container 5. Further, a heat treatment apparatus may be prepared separately from the HVPE apparatus 3 and the laminated body B in the container 5 may be heat-treated.

また、積層体BをIII族元素の液体中に浸漬させるための容器は、図9及び図10に示すものに限らず、図11に示す容器6を使用してもよい。   Moreover, the container for immersing the laminated body B in the liquid of a group III element is not restricted to what is shown in FIG.9 and FIG.10, You may use the container 6 shown in FIG.

この容器6は、上面が開口した容器本体61と、この容器本体61の開口をふさぐ蓋62と、容器本体61内に積層体Bを配置するための治具63とを有する。   The container 6 includes a container main body 61 whose upper surface is open, a lid 62 that closes the opening of the container main body 61, and a jig 63 for placing the laminate B in the container main body 61.

容器6は耐熱性材料で構成され、たとえば、容器本体61、蓋62、治具63は黒鉛製である。   The container 6 is made of a heat resistant material. For example, the container body 61, the lid 62, and the jig 63 are made of graphite.

治具63は、長手方向に沿って複数の溝が離間して形成された複数本の保持部631と、この保持部631の長手方向の端部を一体的に固定する固定部632とを備える。   The jig 63 includes a plurality of holding portions 631 formed by separating a plurality of grooves along the longitudinal direction, and a fixing portion 632 that integrally fixes the end portions of the holding portions 631 in the longitudinal direction. .

例えば、複数の保持部631の溝に、積層体Bの外周縁をはめ込むことで、積層体Bが治具63に保持されることとなる。   For example, the laminated body B is held by the jig 63 by fitting the outer peripheral edge of the laminated body B into the grooves of the plurality of holding portions 631.

治具63により、複数の積層体Bが所定の間隔で離間して設置されることとなる。そして、複数の積層体Bを保持する治具63を、容器本体61内に挿入する。その後、容器本体61内にIII族元素の液体を充填し、複数の積層体BがIII族元素の液体中に完全に浸漬されることとなる。   With the jig 63, the plurality of laminated bodies B are installed at a predetermined interval. And the jig | tool 63 holding the some laminated body B is inserted in the container main body 61. FIG. Thereafter, the container main body 61 is filled with the group III element liquid, and the plurality of laminated bodies B are completely immersed in the group III element liquid.

その後、容器本体61の開口を蓋62でふさぐ。次に、容器6を、HVPE装置3内に配置する。たとえば、ヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に、容器6を配置する。ヒータ36、37を駆動して、容器6の外側から、III族元素の液体に浸漬された複数の積層体Bを同時に加熱処理する。また、HVPE装置3とは別に熱処理装置を用意し、容器6中の積層体Bを加熱処理してもよい。   Thereafter, the opening of the container body 61 is closed with the lid 62. Next, the container 6 is placed in the HVPE apparatus 3. For example, the container 6 is arranged in a region surrounded by the heater 37 (for example, downstream of the pipe 40 and in the growth region 39). The heaters 36 and 37 are driven to simultaneously heat the plurality of laminated bodies B immersed in the liquid of the group III element from the outside of the container 6. Further, a heat treatment apparatus may be prepared separately from the HVPE apparatus 3 and the laminated body B in the container 6 may be heat-treated.

なお、熱処理工程において、容器5、6の腐食を抑制するために、容器5、6を窒素ガス等の非酸化性ガス雰囲気下に配置することが好ましい。また、容器5、6にIII族元素の液体を充填するとしたが、積層体Bの熱処理温度で液体となるIII族元素の粉末を充填してもよい。   In the heat treatment step, it is preferable to arrange the containers 5 and 6 in a non-oxidizing gas atmosphere such as nitrogen gas in order to suppress corrosion of the containers 5 and 6. Further, the containers 5 and 6 are filled with the liquid of the group III element, but the powder of the group III element that becomes liquid at the heat treatment temperature of the laminate B may be filled.

加熱処理は、上記例示したものに限定されず、その他の形態を採用することもできる。   The heat treatment is not limited to those exemplified above, and other forms can also be adopted.

なお、積層体の加熱は、非酸化性ガス中で熱処理することが好ましい。たとえば、窒素原料ガス供給部34から窒素ガスを供給してもよく、また、配管40から非酸化性ガスを供給して、成長領域39を非酸化性ガス雰囲気としてもよい。   In addition, it is preferable to heat-process a laminated body in non-oxidizing gas. For example, nitrogen gas may be supplied from the nitrogen source gas supply unit 34, or non-oxidizing gas may be supplied from the pipe 40 to make the growth region 39 a non-oxidizing gas atmosphere.

非酸化性ガスとしては、Arガス等の希ガスおよびNガスのいずれかから1種以上を選択することができる。非酸化性ガス雰囲気下で熱処理を行なうことで、III族窒化物半導体層16の酸化を抑制することができる。 As the non-oxidizing gas, at least one kind can be selected from any of rare gases such as Ar gas and N 2 gas. By performing the heat treatment in a non-oxidizing gas atmosphere, oxidation of the group III nitride semiconductor layer 16 can be suppressed.

なかでも、非酸化性ガスとして、Nガスを使用することが好ましい。窒素は、アンモニアに比べて窒化力が低いため、Nガスを使用することで、III族窒化物半導体層15表面のN原子の脱離を一定程度抑制できる一方で、適度にIII族窒化物の分解が起こり、III族原子を生成することができる。そして、生成したIII族原子により、XC層の分解劣化が生じ、サファイア基板10とIII族窒化物半導体層14との分離を促進させることができる。 Among them, the non-oxidizing gas, it is preferable to use N 2 gas. Since nitrogen has a lower nitriding power than ammonia, the use of N 2 gas can suppress the desorption of N atoms on the surface of the group III nitride semiconductor layer 15 to a certain extent, while the group III nitride is moderately moderated. Can occur, and group III atoms can be generated. The generated group III atoms cause decomposition and degradation of the XC layer, and can promote the separation between the sapphire substrate 10 and the group III nitride semiconductor layer 14.

次に、成長工程と分離工程とを同一の処理で実現する例について説明する。当該例の場合、III族窒化物半導体層14の成長速度を最適化し、一般的な成長温度でIII族窒化物半導体層14を成長する。すると、III族窒化物半導体層14を形成中に、成長時の加熱によりXC層の分解劣化が促進し、サファイア基板10とIII族窒化物半導体層14とが分離する。   Next, an example in which the growth process and the separation process are realized by the same process will be described. In this example, the growth rate of the group III nitride semiconductor layer 14 is optimized, and the group III nitride semiconductor layer 14 is grown at a general growth temperature. Then, during the formation of the group III nitride semiconductor layer 14, decomposition and deterioration of the XC layer are promoted by heating during growth, and the sapphire substrate 10 and the group III nitride semiconductor layer 14 are separated.

なお、サファイア基板10から分離した後、III族窒化物半導体層14を含む側の構造体を酸(たとえば、塩酸水溶液)で洗浄してもよい。また、研磨等により、III族窒化物半導体層14を除くその他の層を除去してもよい。本実施形態では、このようにして得られたIII族窒化物半導体層14を含む構造体を、本実施形態のIII族窒化物半導体基板とすることができる。   In addition, after separating from the sapphire substrate 10, the structure on the side including the group III nitride semiconductor layer 14 may be washed with an acid (for example, hydrochloric acid aqueous solution). Further, other layers except the group III nitride semiconductor layer 14 may be removed by polishing or the like. In the present embodiment, the structure including the group III nitride semiconductor layer 14 thus obtained can be used as the group III nitride semiconductor substrate of the present embodiment.

なお、本実施形態では、ここまでの工程で得られたIII族窒化物半導体層14からなる自立基板に、さらに、以下の後工程を実施してもよい。   In the present embodiment, the following post-process may be further performed on the self-supporting substrate made of the group III nitride semiconductor layer 14 obtained through the steps up to here.

<後工程>
当該工程では、III族窒化物半導体層14の成長面を、100℃以上300℃以下のリン酸と硫酸の混合液で0.5時間以上3時間以下エッチングする。リン酸と硫酸の比(リン酸:硫酸)は2:1〜1:10である。例えば、リン酸と硫酸の混合液を所定の容器(例:石英ビーカー)に入れ、ホットプレート等の加熱器具で所定の温度まで加熱する。所定の温度に達した後、当該容器内にIII族窒化物半導体層14を浸漬し、所定時間保持する。その後、III族窒化物半導体層14を容器から取り出し、急冷によるクラックを防止するため、自然冷却する。冷却後、超純水で酸を洗い流し終了する。
<Post process>
In this step, the growth surface of the group III nitride semiconductor layer 14 is etched with a mixed solution of phosphoric acid and sulfuric acid at 100 ° C. to 300 ° C. for 0.5 hours to 3 hours. The ratio of phosphoric acid to sulfuric acid (phosphoric acid: sulfuric acid) is 2: 1 to 1:10. For example, a mixed solution of phosphoric acid and sulfuric acid is put in a predetermined container (eg, quartz beaker) and heated to a predetermined temperature with a heating device such as a hot plate. After reaching a predetermined temperature, the group III nitride semiconductor layer 14 is immersed in the container and held for a predetermined time. Thereafter, the group III nitride semiconductor layer 14 is taken out of the container and naturally cooled to prevent cracks due to rapid cooling. After cooling, the acid is washed off with ultrapure water and the process is completed.

以上説明したように、本実施形態のIII族窒化物半導体基板の製造方法は、サファイア基板等の異種基板上にXC層を挟んでIII族窒化物半導体層を形成した後、所定条件で当該積層体を加熱することでXC層を分解劣化させ、分解劣化部分を境に異種基板とIII族窒化物半導体層を分離させる剥離方法(XC層分解剥離)に関する。   As described above, in the method for manufacturing a group III nitride semiconductor substrate according to the present embodiment, a group III nitride semiconductor layer is formed on a heterogeneous substrate such as a sapphire substrate with an XC layer interposed therebetween, and then the lamination is performed under predetermined conditions. The present invention relates to a peeling method (XC layer decomposition peeling) in which an XC layer is decomposed and deteriorated by heating a body, and a heterogeneous substrate and a group III nitride semiconductor layer are separated from each other at the decomposition deterioration portion.

そして、本実施形態のIII族窒化物半導体基板の製造方法は、特徴的な製造方法でXC層を形成することで、XC層の2θの値及び半値幅を所望の値に制御する。   And the manufacturing method of the group III nitride semiconductor substrate of this embodiment controls the value of 2θ and the half-value width of the XC layer to desired values by forming the XC layer by a characteristic manufacturing method.

本実施形態のIII族窒化物半導体基板の製造方法は、X膜12−1とC膜12−2とを連続的に交互に積層し、これを加熱することでXC層12を形成する。このX膜12−1とC膜12−2の厚さの比を制御することで、XC層12の2θの値のばらつきを抑え、所望の範囲内に制御できる。例えば、X膜12−1がTi膜である場合、X膜12−1の厚さT1、及び、C膜12−2の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御することで、XC層(TiC層)12の2θの値を35.75°以上35.95°以下に制御することができる。   In the method for manufacturing a group III nitride semiconductor substrate of this embodiment, the X films 12-1 and the C films 12-2 are laminated alternately and continuously, and the XC layers 12 are formed by heating them. By controlling the ratio of the thicknesses of the X film 12-1 and the C film 12-2, variation in the 2θ value of the XC layer 12 can be suppressed and controlled within a desired range. For example, when the X film 12-1 is a Ti film, the thickness T1 of the X film 12-1 and the thickness T2 of the C film 12-2 satisfy 2/3 ≦ T1 / T2 ≦ 3/2. By controlling in this way, the value of 2θ of the XC layer (TiC layer) 12 can be controlled to 35.75 ° or more and 35.95 ° or less.

また、本実施形態のIII族窒化物半導体基板の製造方法は、XC層12の下に、ベースC膜11を形成することができる。そして、ベースC膜11の厚さを制御することで、XC層12の半値幅を制御することができる。例えば、XC層12がTiC層である場合、ベースC膜11の厚さを1.1nm以上かつ1.3nm以下に制御することで、XC層(TiC層)12の半値幅を6000sec以上10000sec以下に制御することができる。   Further, in the method for manufacturing a group III nitride semiconductor substrate according to this embodiment, the base C film 11 can be formed under the XC layer 12. Then, by controlling the thickness of the base C film 11, the half width of the XC layer 12 can be controlled. For example, when the XC layer 12 is a TiC layer, the full width at half maximum of the XC layer (TiC layer) 12 is controlled to 6000 sec to 10000 sec by controlling the thickness of the base C film 11 to 1.1 nm to 1.3 nm. Can be controlled.

また、本実施形態のIII族窒化物半導体基板の製造方法は、XC層12の上に、反応性スパッタXC層13を形成することができる。反応性スパッタXC層13は、XC層12の結晶性を引き継ぐ。すなわち、2θ及び半値幅を所望の状態に制御されたXC層12の上に反応性スパッタXC層13を形成すると、反応性スパッタXC層13はXC層12と同等の2θ、及び、半値幅を示す。このため、XC層12の2θ及び半値幅を上述のように制御することで、反応性スパッタXC層13の2θ及び半値幅を所望の値に制御できる。結果、XC層12及び反応性スパッタXC層13からなるXC層の2θ及び半値幅を所望の値に制御できる。   In addition, in the method for manufacturing a group III nitride semiconductor substrate of this embodiment, the reactive sputtered XC layer 13 can be formed on the XC layer 12. The reactive sputtered XC layer 13 inherits the crystallinity of the XC layer 12. That is, when the reactive sputter XC layer 13 is formed on the XC layer 12 in which 2θ and the half width are controlled to a desired state, the reactive sputter XC layer 13 has the same 2θ and half width as the XC layer 12. Show. For this reason, by controlling the 2θ and half-value width of the XC layer 12 as described above, the 2θ and half-value width of the reactive sputtered XC layer 13 can be controlled to desired values. As a result, the 2θ and the half width of the XC layer composed of the XC layer 12 and the reactive sputtered XC layer 13 can be controlled to desired values.

また、本実施形態のIII族窒化物半導体基板の製造方法では、反応性スパッタXC層13の厚さを制御することで、反応性スパッタXC層13の半値幅を制御できる。すなわち、反応性スパッタXC層13の厚さを制御することで、XC層12及び反応性スパッタXC層13からなるXC層の表面側の半値幅を制御できる。   Further, in the method for manufacturing a group III nitride semiconductor substrate of this embodiment, the half width of the reactive sputtered XC layer 13 can be controlled by controlling the thickness of the reactive sputtered XC layer 13. That is, by controlling the thickness of the reactive sputtered XC layer 13, the half width on the surface side of the XC layer composed of the XC layer 12 and the reactive sputtered XC layer 13 can be controlled.

また、本実施形態のIII族窒化物半導体基板の製造方法では、ベースC膜11、X膜12−1及びC膜12−2の厚さを制御することで、下地基板(サファイア基板10)の配向をXC層12に引き継がせることができる。具体的には、ベースC膜11の厚さを0.2nm以上かつ1.3nm以下、X膜12−1の厚さを0.2nm以上1.0nm以下、C膜12−2の厚さを0.2nm以上1.0nm以下に制御することで、サファイア基板10の配向をXC層12に引き継がせることができる。結果、例えば、(111)配向したXC層12を形成することができる。   Moreover, in the manufacturing method of the group III nitride semiconductor substrate of this embodiment, the base substrate (sapphire substrate 10) is controlled by controlling the thicknesses of the base C film 11, the X film 12-1, and the C film 12-2. The orientation can be inherited by the XC layer 12. Specifically, the thickness of the base C film 11 is 0.2 nm to 1.3 nm, the thickness of the X film 12-1 is 0.2 nm to 1.0 nm, and the thickness of the C film 12-2 is By controlling to 0.2 nm or more and 1.0 nm or less, the orientation of the sapphire substrate 10 can be inherited by the XC layer 12. As a result, for example, the (111) -oriented XC layer 12 can be formed.

また、本実施形態のIII族窒化物半導体基板の製造方法では、X膜12−1を成膜時の印加電力を制御することで、XC層12の2θの値を制御できる。   Further, in the method for manufacturing a group III nitride semiconductor substrate of the present embodiment, the value of 2θ of the XC layer 12 can be controlled by controlling the applied power when forming the X film 12-1.

このように、本実施形態のIII族窒化物半導体基板の製造方法によれば、多種多様なパラメータを制御することで、XC層12及び/又は反応性スパッタXC層13からなるXC層の2θの値及び半値幅を所望の値に制御することができる。上述の通り、XC層分解剥離には、図1に示すように、2θの値と、半値幅の値と、剥離の歩留まりとの間に所定の規則性がある。XC層の2θの値及び半値幅を制御できる本実施形態によれば、剥離の歩留まりを向上させることができる。   As described above, according to the method for manufacturing a group III nitride semiconductor substrate of the present embodiment, by controlling various parameters, the 2θ of the XC layer composed of the XC layer 12 and / or the reactive sputtered XC layer 13 can be controlled. The value and the half value width can be controlled to desired values. As described above, in the XC layer decomposition peeling, as shown in FIG. 1, there is a predetermined regularity between the value of 2θ, the half-value width, and the peeling yield. According to the present embodiment in which the 2θ value and the half-value width of the XC layer can be controlled, the separation yield can be improved.

例えば、本実施形態のIII族窒化物半導体基板の製造方法によれば、XC層形成工程において、上記多種多様なパラメータを制御することで、Cu Kα線を用いたXRDにより測定した(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによる(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成することができる。結果、図1の規則性より、サファイア基板10とIII族窒化物半導体層14との分離の歩留まりを著しく向上させることができる。   For example, according to the method of manufacturing a group III nitride semiconductor substrate of the present embodiment, the XC layer forming step is performed by XRD using Cu Kα rays by controlling the above various parameters (111). A TiC layer having a value of 2θ of 35.75 ° or more and 35.95 ° or less and a (111) rocking curve half-value width of 6000 scan or more can be formed. As a result, the separation yield between the sapphire substrate 10 and the group III nitride semiconductor layer 14 can be significantly improved by the regularity of FIG.

<<実施例>>
<XC層の半値幅の制御>
ベースC膜11及び/又は反応性スパッタXC層13の厚さの制御により、XC層12及び/又は反応性スパッタXC層13からなるXC層の半値幅を制御できることを示す。具体的には、ベースC膜11の厚さ、及び、反応性スパッタXC層13の厚さを変化させた複数のサンプルにおける上記半値幅を示す。
<< Example >>
<Control of half width of XC layer>
This shows that the half width of the XC layer formed of the XC layer 12 and / or the reactive sputtered XC layer 13 can be controlled by controlling the thickness of the base C film 11 and / or the reactive sputtered XC layer 13. Specifically, the full width at half maximum in a plurality of samples in which the thickness of the base C film 11 and the thickness of the reactive sputtered XC layer 13 are changed is shown.

まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。層構造は、図4に示すようになる。   First, a 3-inch φ sapphire substrate 10 having a thickness of 550 μm was prepared. Then, a base C film 11, a TiC layer (XC layer 12), and a reactive sputtered TiC layer (reactive sputtered XC layer 13) were formed on the sapphire substrate 10 under the following conditions. The layer structure is as shown in FIG.

「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒、72秒、84秒(3つのパターン)
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9、1.1、1.3nm(成膜時間に応じた3つのパターン)
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 60 seconds, 72 seconds, 84 seconds (3 patterns)
Pressure: 0.4Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9, 1.1, 1.3 nm (three patterns according to the film formation time)

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 1.0nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2のペア数:20
TiC層(XC層12)の厚さ:20nm
Number of pairs of Ti film (X film 12-1) and C film 12-2: 20
TiC layer (XC layer 12) thickness: 20 nm

「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:0分、3.5分、17.5分(3つのパターン)
圧力:0.4Pa
印加電力:300W
スパッタガス:Arガス
スパッタガス流量:30.0sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:0、20、100nm(成膜時間に応じた3つのパターン)
"Film formation conditions for reactive sputtered TiC layer (reactive sputtered XC layer 13)"
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Deposition time: 0 minutes, 3.5 minutes, 17.5 minutes (3 patterns)
Pressure: 0.4Pa
Applied power: 300W
Sputtering gas: Ar gas Sputtering gas flow rate: 30.0 sccm
Reactive gas: CH 4
Reactive gas flow rate: 10.0sccm
Target: Ti
Thickness: 0, 20, 100 nm (three patterns according to the film formation time)

図12に、ベースC膜11の成膜時間(厚さ)と、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅との関係を示す。   FIG. 12 shows the film formation time (thickness) of the base C film 11 and the half width of the TiC layer composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13). Show the relationship.

四角は、100nmの厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルのデータであり、三角は20nmの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルのデータであり、ひし形は反応性スパッタTiC層(反応性スパッタXC層13)を形成しなかったサンプルのデータである。   The squares are data of a sample in which a reactive sputtered TiC layer (reactive sputtered XC layer 13) having a thickness of 100 nm is formed, and the triangles are formed of a reactive sputtered TiC layer (reactive sputtered XC layer 13) of 20 nm. It is sample data, and the diamond is data of a sample in which no reactive sputtered TiC layer (reactive sputtered XC layer 13) was formed.

図より、100nmの厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルにおいては、ベースC膜11の成膜時間を、60秒、72秒及び84秒と変化させている。そして、図のデータより、ベースC膜11の厚さが厚くなるほど、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅が線形的に大きくなることが分かる。   From the figure, in the sample in which the reactive sputtered TiC layer (reactive sputtered XC layer 13) having a thickness of 100 nm is formed, the film formation time of the base C film 11 is changed to 60 seconds, 72 seconds, and 84 seconds. Yes. From the data in the figure, the half width of the TiC layer composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13) increases as the thickness of the base C film 11 increases. It turns out that it becomes big.

次に、図13に、反応性スパッタTiC層(反応性スパッタXC層13)の厚さと、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅との関係を示す。   Next, FIG. 13 shows the thickness of the reactive sputtered TiC layer (reactive sputtered XC layer 13) and the TiC composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13). The relationship with the half width of a layer is shown.

四角は、成膜時間60秒でベースC膜11を形成したサンプルのデータであり、三角は成膜時間72秒でベースC膜11を形成したサンプルのデータであり、ひし形は成膜時間84秒でベースC膜11を形成したサンプルのデータである。   The square is the data of the sample in which the base C film 11 is formed with a film formation time of 60 seconds, the triangle is the data of the sample with the base C film 11 formed in a film formation time of 72 seconds, and the diamond is the film formation time of 84 seconds. It is the data of the sample which formed the base C film | membrane 11 by.

図より、成膜時間84秒でベースC膜11を形成したサンプルにおいては、反応性スパッタTiC層(反応性スパッタXC層13)の厚さを、0nm、20nm及び100nmと変化させている。そして、図のデータより、反応性スパッタTiC層(反応性スパッタXC層13)の厚さが厚くなるほど、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅が大きくなることが分かる。   From the figure, in the sample in which the base C film 11 was formed with a deposition time of 84 seconds, the thickness of the reactive sputtered TiC layer (reactive sputtered XC layer 13) was changed to 0 nm, 20 nm, and 100 nm. From the data in the figure, as the thickness of the reactive sputtered TiC layer (reactive sputtered XC layer 13) increases, the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13). It can be seen that the half-value width of the TiC layer made of is increased.

以上より、ベースC膜11及び/又は反応性スパッタTiC層(反応性スパッタXC層13)の厚さの制御により、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を制御できることが分かる。   As described above, the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputter XC) are controlled by controlling the thickness of the base C film 11 and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13). It can be seen that the full width at half maximum of the TiC layer comprising the layer 13) can be controlled.

また、図13より、84秒以上の成膜時間で、厚さ1.3nm以上のベースC膜11を形成する場合には、70nm以上の厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成することで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることが分かる。   Further, from FIG. 13, when the base C film 11 having a thickness of 1.3 nm or more is formed in a film formation time of 84 seconds or more, a reactive sputtered TiC layer (reactive sputter XC layer having a thickness of 70 nm or more) is formed. It can be seen that by forming 13), the half width of the TiC layer composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13) can be controlled to 6000 sec or more.

なお、ここでは示していないが、本発明者らは、反応性スパッタTiC層(反応性スパッタXC層13)の厚さが70nm未満(例えば、0nm)である場合においても、ベースC膜11の厚さを十分に厚くすることで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることを確認している。同様に、本発明者らは、ベースC膜11の厚さが1.1nm未満である場合においても、反応性スパッタTiC層(反応性スパッタXC層13)の厚さを十分に厚くすることで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることを確認している。   Although not shown here, the present inventors have found that the base C film 11 has a thickness even when the reactive sputtered TiC layer (reactive sputtered XC layer 13) has a thickness of less than 70 nm (for example, 0 nm). Confirming that the full width at half maximum of the TiC layer composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13) can be controlled to 6000 sec or more by sufficiently increasing the thickness. Yes. Similarly, the inventors have made the reactive sputtered TiC layer (reactive sputtered XC layer 13) sufficiently thick even when the thickness of the base C film 11 is less than 1.1 nm. It has been confirmed that the half width of the TiC layer composed of the TiC layer (XC layer 12) and / or the reactive sputtered TiC layer (reactive sputtered XC layer 13) can be controlled to 6000 sec or more.

<TiC層の配向>
ベースC膜11、X膜12−1、及び、C膜12−2の厚さの制御により、サファイア基板10の配向をXC層12に引き継がせることを示す。
<TiC layer orientation>
It shows that the orientation of the sapphire substrate 10 can be inherited by the XC layer 12 by controlling the thicknesses of the base C film 11, the X film 12-1, and the C film 12-2.

まず、厚さ550μmの3インチφのC面サファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。   First, a 3-inch φ C-plane sapphire substrate 10 having a thickness of 550 μm was prepared. Then, a base C film 11, a TiC layer (XC layer 12), and a reactive sputtered TiC layer (reactive sputtered XC layer 13) were formed on the sapphire substrate 10 under the following conditions.

「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 84 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 1.3nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 1.0nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2のペア数:9
TiC層(XC層12)の厚さ:10nm
Number of pairs of Ti film (X film 12-1) and C film 12-2: 9
TiC layer (XC layer 12) thickness: 10 nm

「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:17.5分
圧力:0.4Pa
印加電力:300W
スパッタガス:Ar
スパッタガス流量:30sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:100nm
"Film formation conditions for reactive sputtered TiC layer (reactive sputtered XC layer 13)"
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Deposition time: 17.5 minutes Pressure: 0.4 Pa
Applied power: 300W
Sputtering gas: Ar
Sputtering gas flow rate: 30sccm
Reactive gas: CH 4
Reactive gas flow rate: 10.0sccm
Target: Ti
Thickness: 100nm

得られたTiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層は、(111)配向していた。すなわち、サファイア基板10の配向を引き継いでいた。
<サファイア基板10とIII族窒化物半導体層14との分離>
本発明の製造方法によりサファイア基板10とIII族窒化物半導体層14とを剥離できることを示す。
The resulting TiC layer composed of the TiC layer (XC layer 12) and the reactive sputtered TiC layer (reactive sputtered XC layer 13) was (111) oriented. That is, the orientation of the sapphire substrate 10 was taken over.
<Separation of Sapphire Substrate 10 and Group III Nitride Semiconductor Layer 14>
It shows that the sapphire substrate 10 and the group III nitride semiconductor layer 14 can be peeled by the manufacturing method of the present invention.

まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。   First, a 3-inch φ sapphire substrate 10 having a thickness of 550 μm was prepared. Then, a base C film 11, a TiC layer (XC layer 12), and a reactive sputtered TiC layer (reactive sputtered XC layer 13) were formed on the sapphire substrate 10 under the following conditions.

「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 84 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 1.3nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 1.0nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2のペア数:9
TiC層(XC層12)の厚さ:10nm
Number of pairs of Ti film (X film 12-1) and C film 12-2: 9
TiC layer (XC layer 12) thickness: 10 nm

「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:17.5分
圧力:0.4Pa
印加電力:300W
スパッタガス:Ar
スパッタガス流量:30sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:100nm
"Film formation conditions for reactive sputtered TiC layer (reactive sputtered XC layer 13)"
Deposition method: Reactive sputtering Deposition temperature: 800 ° C
Deposition time: 17.5 minutes Pressure: 0.4 Pa
Applied power: 300W
Sputtering gas: Ar
Sputtering gas flow rate: 30sccm
Reactive gas: CH 4
Reactive gas flow rate: 10.0sccm
Target: Ti
Thickness: 100nm

その後、以下の条件で窒化処理を行った。
窒化温度:940℃
窒化時間:30分
窒化ガス:NHガス、Hガス
Thereafter, nitriding was performed under the following conditions.
Nitriding temperature: 940 ° C
Nitriding time: 30 minutes Nitriding gas: NH 3 gas, H 2 gas

その後、以下の条件でGaN層を形成した。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1050℃
成膜時間:150分
厚さ:400μm
Thereafter, a GaN layer was formed under the following conditions.
Film forming method: HVPE (hydride vapor phase epitaxy) film forming temperature: 1050 ° C.
Deposition time: 150 minutes Thickness: 400 μm

その後、GaN層を形成した後の積層体を常温まで冷却することなく、以下の条件で加熱した。
加熱温度:1130℃
加熱時間:5時間
加熱方法:HVPE装置内
Thereafter, the stacked body after the GaN layer was formed was heated under the following conditions without being cooled to room temperature.
Heating temperature: 1130 ° C
Heating time: 5 hours Heating method: HVPE equipment

図14の上側(GaN+Sap)に、GaN層を積層した状態の積層体の平面画像を示す。そして、図14の下側(Sapのみ)に、加熱処理してGaN層を剥離した直後のサファイア基板の平面画像を示す。図より、サファイア基板側にGaN層が残ることなく、GaN層がきれいに剥離されていることが分かる。   On the upper side (GaN + Sap) of FIG. 14, a planar image of the stacked body in a state where the GaN layers are stacked is shown. 14 shows a planar image of the sapphire substrate immediately after the GaN layer is peeled off by heat treatment. From the figure, it can be seen that the GaN layer is peeled off cleanly without the GaN layer remaining on the sapphire substrate side.

<XC層の2θの値の制御>
X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)を制御することで、XC層12の2θの値を制御できることを示す。また、X膜12−1を成膜する際の印加電力を制御することで、XC層12の2θの値を制御できることを示す。
<Control of 2θ value of XC layer>
It shows that the value of 2θ of the XC layer 12 can be controlled by controlling the ratio (T1 / T2) of the thickness T1 of the X film 12-1 and the thickness T2 of the C film 12-2. Further, it is shown that the 2θ value of the XC layer 12 can be controlled by controlling the applied power when forming the X film 12-1.

まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の9パターンの条件でベースC膜11及びTiC層(XC層12)を形成し、9つのサンプルを得た。   First, a 3-inch φ sapphire substrate 10 having a thickness of 550 μm was prepared. Then, a base C film 11 and a TiC layer (XC layer 12) were formed on the sapphire substrate 10 under the following nine pattern conditions to obtain nine samples.

☆サンプル1(※150W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
☆ Sample 1 (* 150W: 40 pairs)
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 84 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 1.3nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 1.0nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):1.11
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:51nm
Thickness ratio (Ti / C) of Ti film (X film 12-1) and C film 12-2: 1.11
Number of pairs of Ti film (X film 12-1) and C film 12-2: 40
TiC layer (XC layer 12) thickness: 51 nm

サンプル2(※150W:80ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:101nm
Sample 2 (* 150W: 80 pairs)
The conditions are the same as those of Sample 1 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 80
TiC layer (XC layer 12) thickness: 101 nm

サンプル3(※150W:120ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:151nm
Sample 3 (* 150W: 120 pairs)
The conditions are the same as those of Sample 1 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 120
TiC layer (XC layer 12) thickness: 151 nm

☆サンプル4(※120W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
☆ Sample 4 (* 120W: 40 pairs)
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:120W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:0.8nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 120W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 0.8nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):0.89
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:43nm
Thickness ratio of Ti film (X film 12-1) and C film 12-2 (Ti / C): 0.89
Number of pairs of Ti film (X film 12-1) and C film 12-2: 40
TiC layer (XC layer 12) thickness: 43 nm

サンプル5(※120W:80ペア)
以下の条件を除き、サンプル4と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:87nm
Sample 5 (* 120W: 80 pairs)
The conditions are the same as those of Sample 4 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 80
TiC layer (XC layer 12) thickness: 87 nm

サンプル6(※120W:120ペア)
以下の条件を除き、サンプル4と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:129nm
Sample 6 (* 120W: 120 pairs)
The conditions are the same as those of Sample 4 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 120
TiC layer (XC layer 12) thickness: 129 nm

☆サンプル7(※80W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
☆ Sample 7 (* 80W: 40 pairs)
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:80W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:0.5nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 80W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 0.5nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):0.56
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:37nm
Thickness ratio (Ti / C) of Ti film (X film 12-1) and C film 12-2: 0.56
Number of pairs of Ti film (X film 12-1) and C film 12-2: 40
TiC layer (XC layer 12) thickness: 37 nm

サンプル8(※80W:80ペア)
以下の条件を除き、サンプル7と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:73nm
Sample 8 (* 80W: 80 pairs)
The conditions are the same as those of Sample 7 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 80
TiC layer (XC layer 12) thickness: 73 nm

サンプル9(※80W:120ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:113nm
Sample 9 (* 80W: 120 pairs)
The conditions are the same as those of Sample 1 except for the following conditions.
Number of pairs of Ti film (X film 12-1) and C film 12-2: 120
TiC layer (XC layer 12) thickness: 113 nm

図17に、Ti膜(X膜12−1)の厚さT1、及び、C膜12−2の厚さT2の比(図中、Ti/C比)と、2θとの関係を示す。また、図18に、Ti膜(X膜12−1)を成膜する際の印加電力(図中、Ti成膜電力)と、2θとの関係を示す。図17には、サンプル3、6及び9の結果をプロットしている。図18には、サンプル1乃至9の結果をプロットしている。図中、120P、80P、40Pは、各々、Ti膜(X膜12−1)とC膜12−2のペア数が、120、80、40であることを意味する。   FIG. 17 shows the relationship between the ratio of the thickness T1 of the Ti film (X film 12-1) and the thickness T2 of the C film 12-2 (Ti / C ratio in the figure) and 2θ. FIG. 18 shows the relationship between applied power (Ti deposition power in the figure) and 2θ when the Ti film (X film 12-1) is deposited. In FIG. 17, the results of samples 3, 6 and 9 are plotted. In FIG. 18, the results of samples 1 to 9 are plotted. In the figure, 120P, 80P, and 40P mean that the number of pairs of the Ti film (X film 12-1) and the C film 12-2 is 120, 80, and 40, respectively.

図17より、Ti膜(X膜12−1)の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)が大きくなると、TiC層の2θが線形的に大きくなることが分かる。また、図18より、Ti膜(X膜12−1)を成膜する際の印加電力が大きくなると、TiC層の2θが線形的に大きくなることが分かる。以上より、X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)を制御することで、XC層12の2θの値を制御できることが分かる。また、X膜12−1を成膜する際の印加電力を制御することで、XC層12の2θの値を制御できることが分かる。   From FIG. 17, when the ratio of the thickness T1 of the Ti film (X film 12-1) and the thickness T2 of the C film 12-2 (T1 / T2) increases, 2θ of the TiC layer increases linearly. I understand that. Further, FIG. 18 shows that 2θ of the TiC layer increases linearly as the applied power when forming the Ti film (X film 12-1) increases. From the above, it can be seen that the value of 2θ of the XC layer 12 can be controlled by controlling the ratio (T1 / T2) of the thickness T1 of the X film 12-1 and the thickness T2 of the C film 12-2. It can also be seen that the value of 2θ of the XC layer 12 can be controlled by controlling the applied power when forming the X film 12-1.

<XC層の2θのばらつきの制御>
X膜12−1とC膜12−2の厚さの比を制御することで、XC層12の2θの値のばらつきを抑え、所望の範囲に制御できることを示す。
<Control of variation in 2θ of XC layer>
It shows that by controlling the thickness ratio of the X film 12-1 and the C film 12-2, variation in the 2θ value of the XC layer 12 can be suppressed and controlled in a desired range.

まず、厚さ550μmの3インチφの複数のサファイア基板10を用意した。そして、複数のサファイア基板10上を、図15に示すようにトレイ上の所定の位置に配置し、以下の条件で、ベースC膜11、TiC層(XC層12)を形成した。   First, a plurality of 3 inch φ sapphire substrates 10 having a thickness of 550 μm were prepared. Then, the plurality of sapphire substrates 10 were arranged at predetermined positions on the tray as shown in FIG. 15, and the base C film 11 and the TiC layer (XC layer 12) were formed under the following conditions.

「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
“Deposition conditions of base C film 11”
Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 84 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 1.3nm

「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
"TiC layer (XC layer 12) formation conditions"
○ Ti film (X film 12-1) film forming conditions Film forming method: Sputtering film forming temperature: 800 ° C.
Deposition time: 12 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: Ti
Thickness: 1.0nm

○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
○ Film formation conditions for C film 12-2 Film formation method: Sputtering film forming temperature: 800 ° C
Deposition time: 60 seconds Pressure: 0.4 Pa
Applied power: 150W
Sputtering gas: Ar
Sputtering gas flow rate: 100 sccm
Target: C
Thickness: 0.9nm

Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:40nm
Number of pairs of Ti film (X film 12-1) and C film 12-2: 40
TiC layer (XC layer 12) thickness: 40 nm

そして、図15に示すように、「トレイ上の略中心である原点」、及び、「原点から所定方向に向かって所定の距離離れた複数の位置」を測定箇所として、2θの値を測定した。図16に、トレイ上の位置と、2θの値との関係を示す。図16より、2θの値はばらつかず、トレイ上の位置に関係なくほぼ一定であることが分かる。そして、ばらつきを0.008°以内に抑えることが可能であることが分かる。   Then, as shown in FIG. 15, the value of 2θ was measured using “the origin that is the approximate center on the tray” and “a plurality of positions that are separated from the origin by a predetermined distance in a predetermined direction” as measurement points. . FIG. 16 shows the relationship between the position on the tray and the value of 2θ. FIG. 16 shows that the value of 2θ does not vary and is almost constant regardless of the position on the tray. It can be seen that the variation can be suppressed within 0.008 °.

ここまで、XC層がTiC層である場合を例にとり、様々な効果を示してきたが、本発明者らは、TiC層に代えて、AlC層、ZrC層、Hf層、V層又はTa層を採用した場合にも同様の結果が得られることを確認している。   So far, the case where the XC layer is a TiC layer has been taken as an example, and various effects have been shown. The present inventors have replaced the TiC layer with an AlC layer, a ZrC layer, an Hf layer, a V layer, or a Ta layer. It has been confirmed that the same results can be obtained even when adopting.

<第2の実施形態>
本発明者らは、サファイア基板等の異種基板上にXC層(Xは、Ti、Al、Zr、Hf、V又はTa)を挟んでIII族窒化物半導体層を形成した後、当該積層体を冷却することで、サファイア基板とIII族窒化物半導体層との間の熱膨張係数の違いに基づいた応力を発生させ、サファイア基板とIII族窒化物半導体層とを分離する方法(以下、「冷却分離」という場合がある)を発明した。
<Second Embodiment>
The present inventors formed a group III nitride semiconductor layer with a XC layer (X is Ti, Al, Zr, Hf, V, or Ta) on a heterogeneous substrate such as a sapphire substrate, and then formed the laminate. A method of separating the sapphire substrate and the group III nitride semiconductor layer by generating a stress based on a difference in thermal expansion coefficient between the sapphire substrate and the group III nitride semiconductor layer by cooling (hereinafter referred to as “cooling”). Invented the “separation”.

XC層の存在により、サファイア基板とIII族窒化物半導体層との間の結合力を弱めることができる。結果、上記応力を利用して、容易に、サファイア基板とIII族窒化物半導体層とを分離させることができる。   The presence of the XC layer can weaken the bonding force between the sapphire substrate and the group III nitride semiconductor layer. As a result, the sapphire substrate and the group III nitride semiconductor layer can be easily separated using the stress.

ところで、本発明者らは、これまで、XC層を反応性スパッタで生成してきた。しかし、当該方法の場合、XC層の2θの値がばらつくという問題があった。そして、2θの値のばらつきにより、分離の仕方がばらつき、歩留まりが悪くなるという問題があった。そこで、本発明者らは、XC層の2θの値を制御できるXC層の生成方法を利用した冷却分離を新たに発明した。本実施形態は、上記冷却分離に関し、特徴的な方法でXC層を形成する工程を有する。以下、本実施形態について詳細に説明する。   By the way, the present inventors have produced | generated the XC layer by the reactive sputtering until now. However, this method has a problem that the value of 2θ of the XC layer varies. Further, there is a problem in that the separation method varies due to variation in the value of 2θ, resulting in poor yield. Therefore, the present inventors have newly invented cooling separation using a method for generating an XC layer that can control the value of 2θ of the XC layer. The present embodiment relates to the cooling separation and includes a step of forming an XC layer by a characteristic method. Hereinafter, this embodiment will be described in detail.

本実施形態のIII族窒化物半導体基板(自立基板)の製造方法は、
(1)´下地基板上に、ベースC膜を形成する工程(ベースC膜形成工程)と、
(2)´上記ベースC膜の上に、XC層を形成する工程(XC層形成工程)と、
(3)´上記XC層の少なくとも一部を窒化する工程(窒化工程)と、
(4)´窒化されたXC層の上に、III族窒化物半導体層を形成し、その後、冷却することで、下地基板とIII族窒化物半導体層とを分離する工程(成長工程及び分離工程)と、
を有する。
The manufacturing method of the group III nitride semiconductor substrate (free-standing substrate) of the present embodiment is as follows:
(1) 'a step of forming a base C film on the base substrate (base C film forming step);
(2) ′ a step of forming an XC layer on the base C film (XC layer forming step);
(3) ′ a step of nitriding at least a part of the XC layer (nitriding step);
(4) Step of separating the base substrate and the group III nitride semiconductor layer by forming a group III nitride semiconductor layer on the nitrided XC layer and then cooling (growth step and separation step) )When,
Have

(1)´ベースC膜形成工程の概要は、第1の実施形態で説明した(1)ベースC膜形成工程と同様である。しかし、(1)ベースC膜形成工程では、ベースC膜11の厚さを例えば1.1nm以上1.3nm以下に制御したが、(1)´ベースC膜形成工程では、ベースC膜11の厚さを例えば1.3nm以上1.5nm以下に制御する。このように制御することで、XC層の半値幅を大きくすることができる。半値幅が小さすぎるとXC層の結晶性がよくなり、剥離が生じ難くなる。ベースC膜11の厚さを上述のように制御し、XC層の結晶性を適当な状態にコントロールすることで、剥離を起きやすくできる。なお、ここでは、ベースC膜11の厚さの制御により、XC層の半値幅を制御する例を示したが、第1の実施形態に準じ、X膜12−1とC膜12−2の厚さの比や、反応性スパッタXC層13の厚さを制御することで、XC層の半値幅を制御してもよい。   The outline of the (1) ′ base C film forming step is the same as the (1) base C film forming step described in the first embodiment. However, in the (1) base C film forming step, the thickness of the base C film 11 is controlled to be, for example, 1.1 nm to 1.3 nm, but in the (1) ′ base C film forming step, the base C film 11 The thickness is controlled to, for example, 1.3 nm or more and 1.5 nm or less. By controlling in this way, the half width of the XC layer can be increased. If the full width at half maximum is too small, the crystallinity of the XC layer is improved and peeling is difficult to occur. By controlling the thickness of the base C film 11 as described above and controlling the crystallinity of the XC layer to an appropriate state, peeling can easily occur. Here, an example is shown in which the half width of the XC layer is controlled by controlling the thickness of the base C film 11, but according to the first embodiment, the X film 12-1 and the C film 12-2 are controlled. The half width of the XC layer may be controlled by controlling the thickness ratio and the thickness of the reactive sputtered XC layer 13.

(2)´XC層形成工程の概要は、第1の実施形態で説明した(2)XC層形成工程と同様である。(2)´XC層形成工程では、(2)XC層形成工程と同様の手法により、XC層の2θの値を制御して、そのばらつきを抑える。   The outline of the (2) ′ XC layer forming step is the same as the (2) XC layer forming step described in the first embodiment. (2) In the 'XC layer forming step, the value of 2θ of the XC layer is controlled by the same method as in (2) XC layer forming step to suppress the variation.

(3)´窒化工程の概要は、第1の実施形態で説明した(3)窒化工程と同様である。なお、当該工程では、NHガス(窒化ガス)の流量(分圧)を、サファイア基板とIII族窒化物半導体層との分離が起こりやすい状態に制御してもよい。NHガスの流量が少ないと、III族窒化物半導体層形成後の冷却により、サファイア基板とIII族窒化物半導体層とが分離しやすい。例えば、NHガスの流量は、3L/min以上5L/min以下に制御されてもよい。 (3) The outline of the nitriding step is the same as the (3) nitriding step described in the first embodiment. In this step, the flow rate (partial pressure) of NH 3 gas (nitriding gas) may be controlled so that separation between the sapphire substrate and the group III nitride semiconductor layer is likely to occur. When the flow rate of the NH 3 gas is small, the sapphire substrate and the group III nitride semiconductor layer are easily separated by cooling after the group III nitride semiconductor layer is formed. For example, the flow rate of NH 3 gas may be controlled to 3 L / min or more and 5 L / min or less.

(4)´成長工程及び分離工程は、成長工程と分離工程とを別々に行う。成長工程は、第1の実施形態で説明した成長工程と同様である。なお、サファイア基板とIII族窒化物半導体層の厚みの関係を、サファイア基板とIII族窒化物半導体層との分離が起こりやすい状態に制御してもよい。例えば、サファイア基板の厚さを600um以上1500um以下とし、III族窒化物半導体層の厚さを500um以上2000um以下としてもよい。   (4) The growth process and the separation process are performed separately in the growth process and the separation process. The growth process is the same as the growth process described in the first embodiment. Note that the thickness relationship between the sapphire substrate and the group III nitride semiconductor layer may be controlled so that the sapphire substrate and the group III nitride semiconductor layer are easily separated. For example, the thickness of the sapphire substrate may be 600 μm or more and 1500 μm or less, and the thickness of the group III nitride semiconductor layer may be 500 μm or more and 2000 μm or less.

成長工程後に行われる分離工程では、サファイア基板及びIII族窒化物半導体層を含む積層体を室温まで冷却する。すると、この冷却中に、サファイア基板とIII族窒化物半導体層の熱膨張係数の違いからこれらの積層体に歪みが生じ、サファイア基板とIII族窒化物半導体層とが分離される。このとき、XC層により、サファイア基板とIII族窒化物半導体層との間の結合力が弱められ、容易に分離が起きる。   In the separation step performed after the growth step, the stacked body including the sapphire substrate and the group III nitride semiconductor layer is cooled to room temperature. Then, during this cooling, the stacked body is distorted due to the difference in thermal expansion coefficient between the sapphire substrate and the group III nitride semiconductor layer, and the sapphire substrate and the group III nitride semiconductor layer are separated. At this time, the bonding force between the sapphire substrate and the group III nitride semiconductor layer is weakened by the XC layer, and separation easily occurs.

本実施形態の場合、XC層の2θの値のばらつきを抑えることができる。結果、サファイア基板とIII族窒化物半導体層との分離の仕方がばらつく不都合を抑え、歩留まりを高めることができる。   In the case of this embodiment, variation in the 2θ value of the XC layer can be suppressed. As a result, it is possible to suppress the inconvenience that the method of separating the sapphire substrate and the group III nitride semiconductor layer varies and to increase the yield.

以下、参考形態の例を付記する。
1. X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
を有するIII族窒化物半導体基板の製造方法。
2. 1に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、前記X膜の厚さT1、及び、前記C膜の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御するIII族窒化物半導体基板の製造方法。
3. 1又は2に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、
前記X膜の厚さT1を、T1≦1.0nmを満たすように制御し、かつ、前記C膜の厚さT2を、T2≦1.0nmを満たすように制御するIII族窒化物半導体基板の製造方法。
4. 1から3のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、5nm以上かつ200nm以下の厚さの前記XC層を形成するIII族窒化物半導体基板の製造方法。
5. 1から3のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の後、かつ、前記成長工程の前に、前記XC層の上に反応性スパッタにより反応性スパッタXC層を形成する反応性スパッタ工程をさらに有し、
前記XC層の厚さT4、及び、前記反応性スパッタXC層の厚さT5は、40nm≦(T4+T5)≦200nmを満たすIII族窒化物半導体基板の製造方法。
6. 5に記載のIII族窒化物半導体基板の製造方法において、
前記反応性スパッタ工程では、T5≧70nmを満たす前記反応性スパッタXC層を形成するIII族窒化物半導体基板の製造方法。
7. 1から6のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の前に、前記C膜より厚い所定厚さに制御されたベースC膜を、前記下地基板の上に形成するベースC膜形成工程をさらに有し、
前記XC層形成工程では、前記ベースC膜の上に、前記XC層を形成するIII族窒化物半導体基板の製造方法。
8. 7に記載のIII族窒化物半導体基板の製造方法において、
前記ベースC膜形成工程では、1.1nm以上かつ1.3nm以下の厚さの前記ベースC膜を形成するIII族窒化物半導体基板の製造方法。
9. 1から8のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、CuKα線を用いたXRD(x-ray diffraction)により測定したTiC(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによるTiC(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成するIII族窒化物半導体基板の製造方法。
Hereinafter, examples of the reference form will be added.
1. X films (X is Ti, Al, Zr, Hf, V, or Ta) and C films are alternately and continuously stacked, and an XC layer obtained by heating is formed on a base substrate. An XC layer forming step;
A growth step of forming a group III nitride semiconductor layer on the XC layer;
A separation step of separating the base substrate and the group III nitride semiconductor layer;
A method for producing a group III nitride semiconductor substrate having:
2. In the method for producing a group III nitride semiconductor substrate according to 1,
In the XC layer forming step, the thickness T1 of the X film and the thickness T2 of the C film are controlled so as to satisfy 2/3 ≦ T1 / T2 ≦ 3/2. Production method.
3. In the method for producing a group III nitride semiconductor substrate according to 1 or 2,
In the XC layer forming step,
A group III nitride semiconductor substrate in which the thickness T1 of the X film is controlled to satisfy T1 ≦ 1.0 nm and the thickness T2 of the C film is controlled to satisfy T2 ≦ 1.0 nm. Production method.
4). In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 3,
In the XC layer forming step, a Group III nitride semiconductor substrate manufacturing method of forming the XC layer having a thickness of 5 nm or more and 200 nm or less.
5. In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 3,
A reactive sputtering step of forming a reactive sputtered XC layer by reactive sputtering on the XC layer after the XC layer forming step and before the growth step;
The method of manufacturing a group III nitride semiconductor substrate, wherein the thickness T4 of the XC layer and the thickness T5 of the reactive sputtered XC layer satisfy 40 nm ≦ (T4 + T5) ≦ 200 nm.
6). In the method for producing a group III nitride semiconductor substrate according to 5,
In the reactive sputtering step, a Group III nitride semiconductor substrate manufacturing method for forming the reactive sputtered XC layer satisfying T5 ≧ 70 nm.
7). In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 6,
Before the XC layer forming step, further comprising a base C film forming step of forming on the base substrate a base C film controlled to a predetermined thickness thicker than the C film;
In the XC layer forming step, the group III nitride semiconductor substrate is formed by forming the XC layer on the base C film.
8). In the method for producing a group III nitride semiconductor substrate according to 7,
In the base C film forming step, a Group III nitride semiconductor substrate manufacturing method of forming the base C film having a thickness of 1.1 nm or more and 1.3 nm or less.
9. In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 8,
In the XC layer forming step, the value of 2θ of TiC (111) measured by XRD (x-ray diffraction) using CuKα rays is 35.75 ° or more and 35.95 ° or less, and TiC by ω scan is used. (111) A method for producing a group III nitride semiconductor substrate, wherein a TiC layer having a half-value width of a rocking curve of 6000 sec or more is formed.

3 HVPE装置
5 容器
6 容器
10 サファイア基板(下地基板)
11 ベースC膜
12 XC層
12−1 X膜
12−2 C膜
13 反応性スパッタXC層
14 III族窒化物半導体層
31 反応管
32 基板ホルダ
33 III族原料ガス供給部
34 窒素原料ガス供給部
35 ガス排出管
36、37 ヒータ
38 遮蔽板
39 成長領域
40 配管
41 回転軸
50 容器本体
51 側壁
52 ピン
52A−52D ピン
53 蓋
55 治具
61 容器本体
62 蓋
63 治具
141 窒化チタン層
142 炭化チタン層
143 窒化されたキャップ層
311 ガス供給管
312 ソースボート
313 III族原料
341 ガス供給管
511 凹部
631 保持部
632 固定部
A 積層体
B 積層体
L 液体
3 HVPE device 5 Container 6 Container 10 Sapphire substrate (underlying substrate)
11 Base C film 12 XC layer 12-1 X film 12-2 C film 13 Reactive sputtered XC layer 14 Group III nitride semiconductor layer 31 Reaction tube 32 Substrate holder 33 Group III source gas supply unit 34 Nitrogen source gas supply unit 35 Gas exhaust pipes 36, 37 Heater 38 Shield plate 39 Growth region 40 Piping 41 Rotating shaft 50 Container body 51 Side wall 52 Pin 52A-52D Pin 53 Lid 55 Jig 61 Container main body 62 Lid 63 Jig 141 Titanium nitride layer 142 Titanium carbide layer 143 Nitrided cap layer 311 Gas supply pipe 312 Source boat 313 Group III raw material 341 Gas supply pipe 511 Recess 631 Holding part 632 Fixing part A Laminated body B Laminated body L Liquid

Claims (9)

X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
を有するIII族窒化物半導体基板の製造方法。
X films (X is Ti, Al, Zr, Hf, V, or Ta) and C films are alternately and continuously stacked, and an XC layer obtained by heating is formed on a base substrate. An XC layer forming step;
A growth step of forming a group III nitride semiconductor layer on the XC layer;
A separation step of separating the base substrate and the group III nitride semiconductor layer;
A method for producing a group III nitride semiconductor substrate having:
請求項1に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、前記X膜の厚さT1、及び、前記C膜の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate according to claim 1,
In the XC layer forming step, the thickness T1 of the X film and the thickness T2 of the C film are controlled so as to satisfy 2/3 ≦ T1 / T2 ≦ 3/2. Production method.
請求項1又は2に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、
前記X膜の厚さT1を、T1≦1.0nmを満たすように制御し、かつ、前記C膜の厚さT2を、T2≦1.0nmを満たすように制御するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate according to claim 1 or 2,
In the XC layer forming step,
A group III nitride semiconductor substrate in which the thickness T1 of the X film is controlled to satisfy T1 ≦ 1.0 nm and the thickness T2 of the C film is controlled to satisfy T2 ≦ 1.0 nm. Production method.
請求項1から3のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、5nm以上かつ200nm以下の厚さの前記XC層を形成するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate of any one of Claim 1 to 3,
In the XC layer forming step, a Group III nitride semiconductor substrate manufacturing method of forming the XC layer having a thickness of 5 nm or more and 200 nm or less.
請求項1から3のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の後、かつ、前記成長工程の前に、前記XC層の上に反応性スパッタにより反応性スパッタXC層を形成する反応性スパッタ工程をさらに有し、
前記XC層の厚さT4、及び、前記反応性スパッタXC層の厚さT5は、40nm≦(T4+T5)≦200nmを満たすIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate of any one of Claim 1 to 3,
A reactive sputtering step of forming a reactive sputtered XC layer by reactive sputtering on the XC layer after the XC layer forming step and before the growth step;
The method of manufacturing a group III nitride semiconductor substrate, wherein the thickness T4 of the XC layer and the thickness T5 of the reactive sputtered XC layer satisfy 40 nm ≦ (T4 + T5) ≦ 200 nm.
請求項5に記載のIII族窒化物半導体基板の製造方法において、
前記反応性スパッタ工程では、T5≧70nmを満たす前記反応性スパッタXC層を形成するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate according to claim 5,
In the reactive sputtering step, a Group III nitride semiconductor substrate manufacturing method for forming the reactive sputtered XC layer satisfying T5 ≧ 70 nm.
請求項1から6のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の前に、前記C膜より厚い所定厚さに制御されたベースC膜を、前記下地基板の上に形成するベースC膜形成工程をさらに有し、
前記XC層形成工程では、前記ベースC膜の上に、前記XC層を形成するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate of any one of Claim 1 to 6,
Before the XC layer forming step, further comprising a base C film forming step of forming on the base substrate a base C film controlled to a predetermined thickness thicker than the C film;
In the XC layer forming step, the group III nitride semiconductor substrate is formed by forming the XC layer on the base C film.
請求項7に記載のIII族窒化物半導体基板の製造方法において、
前記ベースC膜形成工程では、1.1nm以上かつ1.3nm以下の厚さの前記ベースC膜を形成するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate according to claim 7,
In the base C film forming step, a Group III nitride semiconductor substrate manufacturing method of forming the base C film having a thickness of 1.1 nm or more and 1.3 nm or less.
請求項1から8のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、CuKα線を用いたXRD(x-ray diffraction)により測定したTiC(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによるTiC(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成するIII族窒化物半導体基板の製造方法。
In the manufacturing method of the group III nitride semiconductor substrate of any one of Claim 1 to 8,
In the XC layer forming step, the value of 2θ of TiC (111) measured by XRD (x-ray diffraction) using CuKα rays is 35.75 ° or more and 35.95 ° or less, and TiC by ω scan is used. (111) A method for producing a group III nitride semiconductor substrate, wherein a TiC layer having a half-value width of a rocking curve of 6000 sec or more is formed.
JP2015053058A 2015-03-17 2015-03-17 Method for manufacturing group III nitride semiconductor substrate Active JP6466216B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015053058A JP6466216B2 (en) 2015-03-17 2015-03-17 Method for manufacturing group III nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015053058A JP6466216B2 (en) 2015-03-17 2015-03-17 Method for manufacturing group III nitride semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2016174069A true JP2016174069A (en) 2016-09-29
JP6466216B2 JP6466216B2 (en) 2019-02-06

Family

ID=57008335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015053058A Active JP6466216B2 (en) 2015-03-17 2015-03-17 Method for manufacturing group III nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP6466216B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100201A (en) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd Field emission electron source and manufacturing method thereof
JP2009070872A (en) * 2007-09-11 2009-04-02 Covalent Materials Corp Compound semiconductor substrate
JP2010222642A (en) * 2009-03-24 2010-10-07 Furukawa Co Ltd Method of manufacturing group iii nitride semiconductor substrate
JP2014201493A (en) * 2013-04-05 2014-10-27 古河機械金属株式会社 Method for producing ground substrate and method for producing group iii nitride semiconductor substrate
JP2014201491A (en) * 2013-04-05 2014-10-27 古河機械金属株式会社 Method for producing ground substrate and method for producing group iii nitride semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100201A (en) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd Field emission electron source and manufacturing method thereof
JP2009070872A (en) * 2007-09-11 2009-04-02 Covalent Materials Corp Compound semiconductor substrate
JP2010222642A (en) * 2009-03-24 2010-10-07 Furukawa Co Ltd Method of manufacturing group iii nitride semiconductor substrate
JP2014201493A (en) * 2013-04-05 2014-10-27 古河機械金属株式会社 Method for producing ground substrate and method for producing group iii nitride semiconductor substrate
JP2014201491A (en) * 2013-04-05 2014-10-27 古河機械金属株式会社 Method for producing ground substrate and method for producing group iii nitride semiconductor substrate

Also Published As

Publication number Publication date
JP6466216B2 (en) 2019-02-06

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
TW533607B (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
JP5451280B2 (en) Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device
WO2009090821A1 (en) Process for producing laminate comprising al-based group iii nitride single crystal layer, laminate produced by the process, process for producing al-based group iii nitride single crystal substrate using the laminate, and aluminum nitride single crystal substrate
TWI524552B (en) Semiconductor wafer with a layer of alzga1-zn and process for producing it
JP5263839B2 (en) Method for producing group III nitride crystal
JP6810406B2 (en) Nitride semiconductor template manufacturing method
TW201108302A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
WO2004006312A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
KR20090023198A (en) Group iii nitride semiconductor and a manufacturing method thereof
JP4838766B2 (en) Group III nitride semiconductor substrate manufacturing method and group III nitride semiconductor substrate
JP5297850B2 (en) Method for manufacturing group III nitride semiconductor substrate
US20170092482A1 (en) Method for manufacturing a semiconductor material including a semi-polar iii-nitride layer
JP2011020900A (en) Method for producing laminate having aluminum nitride single crystal layer, laminate produced by the method, method for producing aluminum nitride single crystal substrate using the laminate, and aluminum nitride single crystal substrate
JP6466216B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP6652347B2 (en) Group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor substrate
JP2008285401A (en) Method for manufacturing group iii nitride single crystal substrate, and stacked substrate obtained by stacking group iii nitride single crystal substrate
JP4907127B2 (en) Group III nitride self-standing single crystal manufacturing method and laminated body including group III nitride single crystal layer
JP2008162887A (en) Group iii nitride semiconductor substrate
JP6144525B2 (en) Manufacturing method of base substrate and manufacturing method of group III nitride semiconductor substrate
JP4885997B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP6831486B2 (en) Substrate manufacturing method, group III nitride semiconductor device manufacturing method
JP2005320208A (en) Carbon composite member
JP6091969B2 (en) Manufacturing method of base substrate and manufacturing method of group III nitride semiconductor substrate
JP6334259B2 (en) Manufacturing method of free-standing substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250