JP2016174014A - Substrate processing method, and manufacturing method of semiconductor device - Google Patents

Substrate processing method, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2016174014A
JP2016174014A JP2015052098A JP2015052098A JP2016174014A JP 2016174014 A JP2016174014 A JP 2016174014A JP 2015052098 A JP2015052098 A JP 2015052098A JP 2015052098 A JP2015052098 A JP 2015052098A JP 2016174014 A JP2016174014 A JP 2016174014A
Authority
JP
Japan
Prior art keywords
substrate
substrate processing
flow rate
processing method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015052098A
Other languages
Japanese (ja)
Other versions
JP6332089B2 (en
Inventor
隆弘 藤井
Takahiro Fujii
隆弘 藤井
正芳 小嵜
Masayoshi Ozaki
正芳 小嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015052098A priority Critical patent/JP6332089B2/en
Publication of JP2016174014A publication Critical patent/JP2016174014A/en
Application granted granted Critical
Publication of JP6332089B2 publication Critical patent/JP6332089B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the deposition of a foreign material to a GaN substrate.SOLUTION: A substrate processing method comprises: supplying a carrier gas used in crystalline growth into a MOCVD apparatus before placing a substrate 10 for crystalline growth in the MOCVD apparatus, provided that the flow rate of the carrier gas is periodically pulsated in such a way that the flow rate is made 10 m/s and 0 m/s alternately and repeatedly (step S10); subsequently, stopping the supply of the carrier gas into the MOCVD apparatus and placing the substrate 10 in the MOCVD apparatus (step S20); then, evacuating the MOCVD apparatus to 2 Pa at a rate of 4×10Pa/min or less and further, evacuating to 2×10Pa or less (step S30); and then, supplying a carrier gas at a flow rate of 0.5 cm/s to return a pressure back to a pressure for growth of Group III nitride semiconductor in the subsequent step (step S40).SELECTED DRAWING: Figure 2

Description

本発明は、結晶成長前のIII 族窒化物半導体からなる基板に異物が付着しないようにする基板処理方法に関する。また、耐圧歩留りを向上させることができるIII 族窒化物半導体からなる半導体素子の製造方法である。   The present invention relates to a substrate processing method for preventing foreign matter from adhering to a substrate made of a group III nitride semiconductor before crystal growth. Further, the present invention is a method for manufacturing a semiconductor element made of a group III nitride semiconductor capable of improving the breakdown voltage yield.

近年、GaN基板を用いたIII 族窒化物半導体からなるパワーデバイス、高周波デバイスなどが盛んに研究開発されている。   In recent years, power devices and high-frequency devices made of a group III nitride semiconductor using a GaN substrate have been actively researched and developed.

GaN基板上にIII 族窒化物半導体を成長させて半導体素子を作製すると、多数のピットが発生し、そのピットがリークパスとなるためにリーク電流が大きい。ピットの発生原因はGaN基板上に付着した異物(たとえばIII 族窒化物半導体の雑晶や炭化物など結晶成長により生じる副生成物)であると考えられる。したがって、GaN基板を用いたIII 族窒化物半導体からなる半導体素子のリーク電流を抑制して耐圧歩留りを向上させるためには、GaN基板上の異物を低減する必要がある。   When a group III nitride semiconductor is grown on a GaN substrate to produce a semiconductor element, a large number of pits are generated, and the pits become a leak path, so that a leak current is large. It is considered that the cause of the generation of pits is a foreign matter adhering to the GaN substrate (for example, a by-product generated by crystal growth such as a miscellaneous crystal or carbide of a group III nitride semiconductor). Therefore, in order to suppress the leakage current of a semiconductor element made of a group III nitride semiconductor using a GaN substrate and improve the breakdown voltage yield, it is necessary to reduce foreign matter on the GaN substrate.

特許文献1には、ウェハ表面に対して平行に不活性ガスを流し、ウェハ表面に付着した異物を除去することが記載されている。   Patent Document 1 describes that an inert gas is allowed to flow in parallel to the wafer surface to remove foreign substances adhering to the wafer surface.

特許文献2には、MOCVD装置内に基板を配置する前に10m/s以上の流速で不活性ガスを流し、MOCVD装置内の異物を吹き飛ばして除去することが記載されている。これにより、MOCVD装置内の異物が基板に付着することを防止している。   Patent Document 2 describes that an inert gas is allowed to flow at a flow rate of 10 m / s or more and a foreign substance in the MOCVD apparatus is blown away before the substrate is placed in the MOCVD apparatus. This prevents foreign matter in the MOCVD apparatus from adhering to the substrate.

特開2006−140492号公報JP 2006-140492 A 特開2006−318959号公報JP 2006-318959 A

しかし、成長基板としてGaN基板を用いる場合、従来のクリーニング方法ではGaN基板上に付着した異物を取りづらいという問題があった。   However, when a GaN substrate is used as the growth substrate, there has been a problem that it is difficult to remove foreign substances adhering to the GaN substrate by the conventional cleaning method.

そこで本発明は、III 族窒化物半導体からなる基板に異物が付着するのを軽減することを目的とする。   Accordingly, an object of the present invention is to reduce the adhesion of foreign matter to a substrate made of a group III nitride semiconductor.

第1発明は、III 族窒化物半導体からなる基板を気相成長装置内に配置する前に、気相成長装置内に不活性ガスを導入し、その不活性ガスの流速を脈動させる第1工程と、基板を前記気相成長装置内に配置した後、基板上にIII 族窒化物半導体を結晶成長させる前に、気相成長装置内を真空引きし、その後不活性ガスを供給してIII 族窒化物半導体を成長させる成長圧力に戻す第2工程と、を有することを特徴とする基板処理方法である。   The first invention is the first step of introducing an inert gas into the vapor phase growth apparatus and pulsating the flow rate of the inert gas before placing the substrate made of the group III nitride semiconductor in the vapor phase growth apparatus. And after the substrate is placed in the vapor phase growth apparatus, before the group III nitride semiconductor is crystal-grown on the substrate, the inside of the vapor phase growth apparatus is evacuated, and then an inert gas is supplied to supply the group III And a second step of returning to the growth pressure for growing the nitride semiconductor.

第1工程は、前記気相成長装置内を加熱しながら行うとよい。基板上に異物が付着するのをより軽減することができる。   The first step may be performed while heating the inside of the vapor phase growth apparatus. It is possible to further reduce the adhesion of foreign matter on the substrate.

第1工程における不活性ガスの流速の脈動は、第1の流速と前記第1の流速よりも遅い第2の流速とを交互に繰り返して周期的に脈動させるものとすることができる。このとき、繰り返し回数を5〜50回とするのがよい。また、第1の流速と第2の流速との差を1〜50m/sとするのがよい。また第1の流速を50m/s以下とするのがよい。いずれの場合も、基板上への異物の付着をより軽減するのに有効である。   The pulsation of the flow rate of the inert gas in the first step can be made to pulsate periodically by alternately repeating the first flow rate and the second flow rate slower than the first flow rate. At this time, the number of repetitions is preferably 5 to 50 times. The difference between the first flow rate and the second flow rate is preferably 1 to 50 m / s. The first flow rate is preferably 50 m / s or less. In either case, it is effective to further reduce the adhesion of foreign matter on the substrate.

第2工程における真空引きは、減圧速度を4×103 Pa/min以下とするとよい。また、気相成長装置内の圧力が2×10-3Pa以下となるまで行うとよい。いずれの場合も、基板上に付着した異物をより効率的に除去することができる。 The vacuuming in the second step is preferably performed at a reduced pressure rate of 4 × 10 3 Pa / min or less. Moreover, it is good to carry out until the pressure in a vapor phase growth apparatus becomes 2 * 10 < -3 > Pa or less. In either case, the foreign matter adhering to the substrate can be removed more efficiently.

第2工程において真空引き後に成長圧力まで戻す際の不活性ガスの流速は、50cm/s以下とするのがよい。異物が飛散して基板上に付着するのを防止することができるためである。   In the second step, the flow rate of the inert gas when returning to the growth pressure after evacuation is preferably 50 cm / s or less. This is because foreign matters can be prevented from scattering and adhering to the substrate.

第2工程は、気相成長装置内をIII 族窒化物半導体の成長温度以下として行うとよい。成長温度よりも高いと、異物が固まって取りづらくなるためである。   The second step may be performed at a temperature lower than the growth temperature of the group III nitride semiconductor in the vapor phase growth apparatus. This is because when the temperature is higher than the growth temperature, the foreign matter is hardened and difficult to remove.

第1工程後、第2工程の前に、不活性ガス雰囲気で基板を熱処理する第3工程を有するとよい。基板上に付着した異物をさらに除去することができるためである。   It is preferable to have a third step of heat-treating the substrate in an inert gas atmosphere after the first step and before the second step. This is because foreign substances adhering to the substrate can be further removed.

また、第2発明は、第1発明である基板処理方法の後、基板上にIII 族窒化物半導体からなる半導体層を形成することを特徴とする半導体素子の製造方法である。   According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein a semiconductor layer made of a group III nitride semiconductor is formed on a substrate after the substrate processing method according to the first aspect of the present invention.

本発明によれば、不活性ガスの脈動による圧力差によって結晶成長装置内壁の異物を剥離させることができ、結晶成長装置内に浮遊する異物を除去することができる。そのため、結晶成長装置内に基板を配置した際に基板に異物が付着するのを防止することができる。   According to the present invention, the foreign substance on the inner wall of the crystal growth apparatus can be peeled off by the pressure difference caused by the pulsation of the inert gas, and the foreign substance floating in the crystal growth apparatus can be removed. Therefore, it is possible to prevent foreign matters from adhering to the substrate when the substrate is disposed in the crystal growth apparatus.

また、その後の真空引きによって、基板上に堆積した異物を基板から除去することができる。   Further, the foreign matter deposited on the substrate can be removed from the substrate by the subsequent evacuation.

したがって、本発明によれば基板上に付着した異物が低減された状態でIII 族窒化物半導体を成長させることができる。また、その基板を用いてIII 族窒化物半導体からなる半導体素子を作製すれば、基板上の異物が低減されているため耐圧歩留りを向上させることができる。   Therefore, according to the present invention, a group III nitride semiconductor can be grown in a state in which foreign matter adhering to the substrate is reduced. In addition, when a semiconductor element made of a group III nitride semiconductor is manufactured using the substrate, foreign substances on the substrate are reduced, so that the breakdown voltage yield can be improved.

実施例1のショットキーバリアダイオードの構成を示した図。FIG. 3 is a diagram illustrating a configuration of a Schottky barrier diode according to the first embodiment. 基板処理工程を示したフローチャート。The flowchart which showed the substrate processing process. キャリアガスの流速と時間との関係について示したグラフ。The graph which showed the relationship between the flow velocity of carrier gas and time. ピット数と繰り返し回数の関係を示したグラフ。A graph showing the relationship between the number of pits and the number of repetitions. ピット数と減圧速度との関係を示したグラフ。A graph showing the relationship between the number of pits and the decompression speed. ピット数とキャリアガスの流速との関係を示したグラフ。The graph which showed the relationship between the number of pits and the flow velocity of carrier gas. 実施例2のMOSFETの構成を示した図。FIG. 5 is a diagram showing a configuration of a MOSFET according to Example 2. 実施例2のMOSFETの製造工程を示した図。FIG. 6 is a diagram showing a manufacturing process of the MOSFET of Example 2. 実施例3の基板処理工程を示したフローチャート。9 is a flowchart showing a substrate processing process of Example 3.

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図1は、実施例1のショットキーバリアダイオードの構成を示した図である。図1のように、実施例1のショットキーバリアダイオードは、基板10と、基板10上に接して位置するn層11と、n層11上に接して位置するショットキー電極12と、基板10の裏面(n−GaN層11形成側とは反対側の面)に接して位置するオーミック電極13と、を有している。基板10主面に垂直な方向に導通を取る縦型の素子である。   FIG. 1 is a diagram illustrating a configuration of the Schottky barrier diode according to the first embodiment. As shown in FIG. 1, the Schottky barrier diode of Example 1 includes a substrate 10, an n layer 11 positioned in contact with the substrate 10, a Schottky electrode 12 positioned in contact with the n layer 11, and a substrate 10. , And an ohmic electrode 13 located in contact with the back surface (the surface opposite to the n-GaN layer 11 formation side). This is a vertical element that conducts in a direction perpendicular to the main surface of the substrate 10.

基板10は、主面をc面とする直径2インチ以上の基板を個々の素子ごとに分割したものであり、たとえば3mm角である。また、基板10は、Si濃度が1×1018/cm3 以上のn−GaNからなり、厚さ300〜500μmである。 The substrate 10 is obtained by dividing a substrate having a main surface of c-plane and having a diameter of 2 inches or more for each element, and is, for example, 3 mm square. The substrate 10 is made of n-GaN having a Si concentration of 1 × 10 18 / cm 3 or more and has a thickness of 300 to 500 μm.

n層11は、基板10上に接して位置する。n層11は、Si濃度が1×1016/cm3 以下、C(炭素)濃度が1×1016/cm3 以下のn−GaNからなる厚さ10〜15μmの層である。 The n layer 11 is positioned in contact with the substrate 10. The n layer 11 is a layer having a thickness of 10 to 15 μm made of n-GaN having a Si concentration of 1 × 10 16 / cm 3 or less and a C (carbon) concentration of 1 × 10 16 / cm 3 or less.

ショットキー電極12は、n層11上に接して位置する。ショットキー電極12は、n層11に対してショットキー接合する導電性材料からなり、たとえばNiである。   Schottky electrode 12 is positioned on and in contact with n layer 11. The Schottky electrode 12 is made of a conductive material that forms a Schottky junction with the n layer 11 and is, for example, Ni.

オーミック電極13は、基板10裏面に接して位置する。オーミック電極13は、基板10に対してオーミック接合する導電性材料からなり、たとえば、基板10裏面側から順に、Ti、Alを積層した材料である。   The ohmic electrode 13 is positioned in contact with the back surface of the substrate 10. The ohmic electrode 13 is made of a conductive material that makes ohmic contact with the substrate 10, and is, for example, a material in which Ti and Al are laminated in order from the back side of the substrate 10.

次に、実施例1のショットキーバリアダイオードの製造工程について説明する。   Next, the manufacturing process of the Schottky barrier diode of Example 1 will be described.

まず、基板10上にn−GaN層11を形成する前に、以下のようにして基板処理を行う。図2は、基板処理工程を示したフローチャートである。この図2のフローチャートに基づいて、基板処理工程を説明する。   First, before forming the n-GaN layer 11 on the substrate 10, substrate processing is performed as follows. FIG. 2 is a flowchart showing the substrate processing process. The substrate processing process will be described based on the flowchart of FIG.

[ステップS10]
まず、結晶成長用の基板10をMOCVD装置内に配置する前に、MOCVD装置内に結晶成長において使用するキャリアガスを供給する。III 族窒化物半導体の結晶成長ではキャリアガスとしてH2 、N2 を用いるので、そのどちらか、あるいは混合ガスを用いる。なお、キャリアガスに限らず不活性ガスであればよい。たとえばAr、Ne、Krなどの希ガスを用いてもよいし、希ガスとキャリアガスの混合ガスを用いてもよい。ただし、半導体素子の製造プロセスとの整合性の点でキャリアガスを用いるのがよい。
[Step S10]
First, before the substrate 10 for crystal growth is placed in the MOCVD apparatus, a carrier gas used for crystal growth is supplied into the MOCVD apparatus. In crystal growth of a group III nitride semiconductor, H 2 and N 2 are used as carrier gases, and either one or a mixed gas is used. In addition, what is necessary is just not only carrier gas but inert gas. For example, a rare gas such as Ar, Ne, or Kr may be used, or a mixed gas of a rare gas and a carrier gas may be used. However, it is preferable to use a carrier gas in terms of consistency with the semiconductor element manufacturing process.

また、MOCVD装置内の圧力(静圧)は常圧とする。ただし、減圧あるいは加圧して行ってもよい。また、MOCVD装置内の温度(サセプタの温度)は常温としてもよいが、加熱して常温より高い温度とする方が望ましく、たとえばIII 族窒化物半導体の成長温度(およそ1050℃)以上とすることが望ましい。より望ましいのは1100〜1200℃である。   The pressure (static pressure) in the MOCVD apparatus is normal pressure. However, the pressure may be reduced or increased. The temperature in the MOCVD apparatus (temperature of the susceptor) may be room temperature, but it is preferable to heat it to a temperature higher than room temperature, for example, the growth temperature of the group III nitride semiconductor (approximately 1050 ° C.) or higher. Is desirable. More desirable is 1100 to 1200 ° C.

ここで、キャリアガスの流速は、図3のように周期的に脈動させる(ステップS10)。より詳細には、流速を10m/sで維持する期間(流速が最大値Vmaxを取る期間)をT1、その後10m/sから0m/sに流速を減少させる期間をT2、その後流速を0m/sで維持する期間(流速が最小値Vminを取る期間)をT3、その後0m/sから10m/sに流速を増加させる期間をT4とし、このT1からT4までの期間を1周期Tとして、これを所定回数繰り返す。なお、流速はMOCVD装置へのガス流入口における値(ガス供給管内での値)である。   Here, the flow velocity of the carrier gas is periodically pulsated as shown in FIG. 3 (step S10). More specifically, the period during which the flow velocity is maintained at 10 m / s (the period during which the flow velocity takes the maximum value Vmax) is T1, then the period during which the flow velocity is decreased from 10 m / s to 0 m / s is T2, and then the flow velocity is 0 m / s. The period to maintain at (the period when the flow velocity takes the minimum value Vmin) is T3, then the period during which the flow velocity is increased from 0 m / s to 10 m / s is T4, and the period from T1 to T4 is one cycle T. Repeat a predetermined number of times. The flow rate is a value at the gas inlet to the MOCVD apparatus (value in the gas supply pipe).

このようにステップS10では、基板10をMOCVD装置内に配置する前の段階で、MOCVD装置内にキャリアガスを導入し、そのキャリアガスの流速を脈動させることにより、MOCVD装置内の圧力を変動させている。そして、その圧力変動による圧力差で、MOCVD装置の内壁に存在する異物を剥離させることができる。剥離した異物やMOCVD装置内に浮遊している異物は、キャリアガスとともにMOCVD装置から排出され、一部の異物はMOCVD装置の底部に堆積する。したがって、MOCVD装置内に基板10を配置した際に、MOCVD装置の内壁(底部以外)から異物が剥離して基板10上に付着したり、MOCVD装置内の雰囲気中に浮遊する異物が落下して基板10上に付着することが軽減されている。特に、ステップS10においてMOCVD装置内を加熱しながら行えば、異物の付着をより軽減することができて望ましい。   As described above, in step S10, the carrier gas is introduced into the MOCVD apparatus before the substrate 10 is placed in the MOCVD apparatus, and the pressure in the MOCVD apparatus is changed by pulsating the flow velocity of the carrier gas. ing. And the foreign material which exists in the inner wall of a MOCVD apparatus can be peeled with the pressure difference by the pressure fluctuation. The separated foreign matter or the foreign matter floating in the MOCVD apparatus is discharged from the MOCVD apparatus together with the carrier gas, and some foreign matter is deposited on the bottom of the MOCVD apparatus. Therefore, when the substrate 10 is placed in the MOCVD apparatus, foreign substances are peeled off from the inner wall (other than the bottom) of the MOCVD apparatus and adhered to the substrate 10, or foreign substances floating in the atmosphere in the MOCVD apparatus dropped. Adhesion on the substrate 10 is reduced. In particular, if the inside of the MOCVD apparatus is heated in step S10, it is desirable that adhesion of foreign matters can be further reduced.

基板10上に異物が堆積するのをより軽減するためには、キャリアガスの脈動に関する条件を以下の通りとすることが望ましい。   In order to further reduce the accumulation of foreign matter on the substrate 10, it is desirable that the conditions regarding the pulsation of the carrier gas are as follows.

期間T1〜T4は、それぞれ1〜10sとするのが望ましい。期間T1〜T4はそれぞれ等しくなくてもよい。より望ましくは1〜5s、さらに望ましくは1〜2sである。   The periods T1 to T4 are preferably set to 1 to 10 s, respectively. The periods T1 to T4 may not be equal to each other. It is more preferably 1 to 5 s, and further preferably 1 to 2 s.

期間T2、T4はなるべく短い時間とするのがよく、使用するMOCVD装置において設定可能な範囲で最小の値とするのがよい。圧力変化率がより大きくなり、MOCVD装置の内壁から異物が剥離しやすくなるためである。期間T2、T4において流速は必ずしも直線的に変化させる必要はない。また、期間T1、T3は等しくすることが望ましい。また、期間T1、T3の一方または双方を0sとしてもよい。つまり、流速が10m/sに達したらすぐに流速を減少させてもよく、流速が0m/sに達したらすぐに流速を増加させてもよい。   The periods T2 and T4 are preferably as short as possible, and are preferably set to a minimum value within a range that can be set in the MOCVD apparatus to be used. This is because the rate of change in pressure becomes larger and foreign substances are more easily separated from the inner wall of the MOCVD apparatus. In the periods T2 and T4, the flow velocity is not necessarily changed linearly. Further, it is desirable that the periods T1 and T3 be equal. One or both of the periods T1 and T3 may be set to 0 s. That is, the flow velocity may be decreased as soon as the flow velocity reaches 10 m / s, and the flow velocity may be increased as soon as the flow velocity reaches 0 m / s.

繰り返し回数は5〜50回とするのが望ましい。5回未満ではMOCVD装置内に基板10を配置した後に基板10上に異物が堆積してしまうのを十分に低減できず、歩留りを改善することができない。また、50回より多いと低減効果が飽和してしまい、製造時間や原料コストを考慮すると50回以下がよいためである。より望ましくは5〜20回であり、さらに望ましくは7〜15回である。   The number of repetitions is preferably 5 to 50 times. If it is less than 5 times, it is not possible to sufficiently reduce the accumulation of foreign substances on the substrate 10 after the substrate 10 is placed in the MOCVD apparatus, and the yield cannot be improved. Moreover, if it exceeds 50 times, the reduction effect is saturated, and 50 times or less is good considering the manufacturing time and raw material cost. More desirably, it is 5 to 20 times, and further desirably 7 to 15 times.

実施例1では流速の最大値Vmaxを10m/sとしているが、これに限るものではない。流速の最大値Vmaxは50m/s以下とすることが望ましい。50m/sよりも速いと、異物がMOCVD装置内で飛散してしまう可能性があり望ましくない。流速の最大値Vmaxのより望ましい範囲は10〜50m/sであり、さらに望ましくは30〜50m/sである。また、実施例1では流速の最小値Vminを0m/sとしているが、流速の最小値Vminは、0m/s以上であって、流速差ΔV(流速の最大値Vmaxと最小値Vminの差)が次の範囲内であればよい。   In the first embodiment, the maximum value Vmax of the flow velocity is 10 m / s, but the present invention is not limited to this. The maximum value Vmax of the flow velocity is desirably 50 m / s or less. If it is faster than 50 m / s, foreign matter may be scattered in the MOCVD apparatus, which is not desirable. A more desirable range of the maximum value Vmax of the flow velocity is 10 to 50 m / s, and further desirably 30 to 50 m / s. In Example 1, the minimum value Vmin of the flow velocity is set to 0 m / s, but the minimum value Vmin of the flow velocity is 0 m / s or more, and the flow rate difference ΔV (difference between the maximum value Vmax and the minimum value Vmin of the flow rate). Should be within the following range.

流速差ΔVは、1〜50m/sとすることが望ましい。流速差ΔVが大きいほどMOCVD装置内の圧力差(圧力の最大値と最小値の差)も大きくなり、MOCVD装置の内壁に付着した異物を効率的に剥離させることができるためである。より望ましくは10〜50m/s、さらに望ましくは40〜50m/sである。   The flow rate difference ΔV is preferably 1 to 50 m / s. This is because as the flow rate difference ΔV is larger, the pressure difference in the MOCVD apparatus (difference between the maximum value and the minimum value of the pressure) is also increased, and foreign substances adhering to the inner wall of the MOCVD apparatus can be efficiently separated. More preferably, it is 10-50 m / s, More preferably, it is 40-50 m / s.

なお、実施例1ではキャリアガスを速い流速と遅い流速とを交互に切り換えて周期的に脈動させているが、脈動させるのであれば周期的であっても非周期的であってもよい。たとえば、速い流速と遅い流速との間に中間の流速を挟んだ周期的な脈動であってもよい。また、たとえば、図3の流速の時間波形において、繰り返し毎に期間T1や期間T3を異ならせることで非周期的な脈動としたり、VmaxやVminを異ならせることで非周期的な脈動としてもよい。また、図3のように実施例1ではキャリアガスの供給初期は5m/sで一定とし、その後に流速を脈動させているが、初期から周期的に脈動させてもよい。   In the first embodiment, the carrier gas is periodically pulsated by alternately switching between a fast flow rate and a slow flow rate, but may be periodic or aperiodic as long as the pulsation is performed. For example, it may be a periodic pulsation in which an intermediate flow rate is sandwiched between a fast flow rate and a slow flow rate. Further, for example, in the time waveform of the flow velocity in FIG. 3, it is possible to make a non-periodic pulsation by changing the period T1 and the period T3 for each repetition, or to make a non-periodic pulsation by making Vmax and Vmin different. . As shown in FIG. 3, in Example 1, the initial supply of carrier gas is constant at 5 m / s and the flow rate is pulsated thereafter, but it may be periodically pulsated from the beginning.

[ステップS20]
次に、MOCVD装置内へのキャリアガスの供給を停止して、基板10をMOCVD装置内に配置する(ステップS20)。なお、ステップS10の工程を加熱しながら行った場合には、常温まで降温してから基板10の配置を行う。
[Step S20]
Next, the supply of the carrier gas into the MOCVD apparatus is stopped, and the substrate 10 is placed in the MOCVD apparatus (step S20). In addition, when performing the process of step S10, heating, arrangement | positioning of the board | substrate 10 is performed after temperature-falling to normal temperature.

[ステップS30]
次に、MOCVD装置内をドライポンプを用いて4×103 Pa/min以下の速度で2Paまで真空引きし、その後さらにターボ分子ポンプを用いて2×10-3Pa以下まで真空引きする(ステップS30)。そして、2×10-3Pa以下の状態を1〜10分間維持する。これにより、基板10に付着していた異物を剥離させて除去する。
[Step S30]
Next, the inside of the MOCVD apparatus is evacuated to 2 Pa at a speed of 4 × 10 3 Pa / min or less using a dry pump, and then further evacuated to 2 × 10 −3 Pa or less using a turbo molecular pump (step) S30). And the state of 2 * 10 < -3 > Pa or less is maintained for 1 to 10 minutes. Thereby, the foreign material adhering to the board | substrate 10 is peeled and removed.

なお、真空引きは常温でなくともよく、III 族窒化物半導体の成長温度(およそ1050℃)以下とすればよい。III 族窒化物半導体の成長温度より高い温度とすると、基板10上に付着した異物が固まって取れなくなってしまうため望ましくない。   Note that the evacuation may not be performed at room temperature, and may be performed at a temperature not higher than the growth temperature of the group III nitride semiconductor (approximately 1050 ° C.). If the temperature is higher than the growth temperature of the group III nitride semiconductor, foreign matter adhering to the substrate 10 is hardened and cannot be removed.

また、真空引きにおいては、基板10上の異物を低減するために圧力を低下させる速度(減圧速度)はなるべく遅いことが望ましい。そこで実施例1では4×103 Pa/min以下の速度で真空引きをしている。また、減圧速度が遅すぎると目的とする圧力に達するまでの時間がかかりすぎてしまうため、1×103 Pa/min以上とすることが望ましい。より望ましくは1×103 Pa/min以上3×103 Pa/min以下である。 Further, in evacuation, it is desirable that the speed (pressure reduction speed) at which the pressure is reduced to reduce foreign matter on the substrate 10 is as slow as possible. Therefore, in Example 1, vacuuming is performed at a speed of 4 × 10 3 Pa / min or less. Moreover, since it will take too much time to reach the target pressure if the pressure reduction rate is too slow, it is desirable to set it to 1 × 10 3 Pa / min or more. More desirably, it is 1 × 10 3 Pa / min or more and 3 × 10 3 Pa / min or less.

また、ステップS30では2×10-3Pa以下まで真空引きしているが、圧力は低いほど望ましく、1×10-3Pa以下とするのが望ましい。基板10上の異物をより低減することができる。さらに望ましくは5×10-4Pa以下である。また、手間やコストなどを考えると4×10-4Pa以上とすることが望ましい。 In step S30, the vacuum is evacuated to 2 × 10 −3 Pa or less. The lower the pressure, the more desirable, and the pressure is desirably 1 × 10 −3 Pa or less. Foreign matter on the substrate 10 can be further reduced. More desirably, it is 5 × 10 −4 Pa or less. In view of labor and cost, it is desirable that the pressure be 4 × 10 −4 Pa or more.

また、2×10-3Pa以下の状態を維持する時間は、5〜10分間とすることがより望ましい。基板10上の異物をより効率的に低減することができる。 The time for maintaining the state of 2 × 10 −3 Pa or less is more preferably 5 to 10 minutes. Foreign substances on the substrate 10 can be reduced more efficiently.

[ステップS40]
次に、流速0.5cm/sでキャリアガスを供給して次工程のIII 族窒化物半導体の成長圧力まで戻す(ステップS40)。これにより、MOCVD装置内に残留する異物が飛散して基板10上に付着しないようにする。
[Step S40]
Next, the carrier gas is supplied at a flow rate of 0.5 cm / s to return to the growth pressure of the group III nitride semiconductor in the next process (step S40). This prevents foreign matters remaining in the MOCVD apparatus from scattering and adhering to the substrate 10.

なお、成長圧力まで戻すときのキャリアガスの流速は0.5cm/sに限るものではないが、なるべく遅いことが望ましい。基板10上に付着する異物の数をより低減できるためである。従来よりも異物の数を低減するためにはキャリアガスの流速を50cm/s以下とする必要がある。また、歩留りを十分に改善するためには1cm/s以下とすることが望ましく、0.5cm/s以下とすることがより望ましい。   The flow rate of the carrier gas when returning to the growth pressure is not limited to 0.5 cm / s, but is desirably as slow as possible. This is because the number of foreign substances adhering to the substrate 10 can be further reduced. In order to reduce the number of foreign substances as compared with the conventional case, the flow rate of the carrier gas needs to be 50 cm / s or less. In order to sufficiently improve the yield, it is preferably 1 cm / s or less, and more preferably 0.5 cm / s or less.

以上の基板処理によれば、基板10をMOCVD装置内に配置する前に、キャリアガスをMOCVD装置内に導入してガス流を脈動させているため、その脈動による圧力差によってMOCVD装置の内壁に付着した異物を剥離させて除去することができ、またMOCVD装置内に浮遊する異物を除去することができる。その結果、MOCVD装置内に基板10を配置した際に基板10に異物が付着するのを防止することができる。また、MOCVD装置内に基板10を配置した際に基板10上にすでに異物が付着していたとしても、真空引きすることにより基板10上に堆積した異物を除去することができる。   According to the above substrate processing, before the substrate 10 is placed in the MOCVD apparatus, the carrier gas is introduced into the MOCVD apparatus and the gas flow is pulsated, so that the pressure difference due to the pulsation causes the inner wall of the MOCVD apparatus to be pulsated. The adhered foreign matter can be peeled off and removed, and foreign matter floating in the MOCVD apparatus can be removed. As a result, it is possible to prevent foreign matter from adhering to the substrate 10 when the substrate 10 is disposed in the MOCVD apparatus. Further, even if foreign matter has already adhered on the substrate 10 when the substrate 10 is placed in the MOCVD apparatus, the foreign matter deposited on the substrate 10 can be removed by evacuation.

具体的には、従来は基板10上にIII 族窒化物半導体を形成すると異物に起因してIII 族窒化物半導体にウェハあたり100個程度のピットが発生したが、この基板処理を用いることで10個程度まで低減することができる。   Specifically, conventionally, when a group III nitride semiconductor is formed on the substrate 10, about 100 pits are generated per wafer in the group III nitride semiconductor due to the foreign matter. It can be reduced to about one.

続いて、原料ガスとドーパントガスをMOCVD装置内に供給し、基板10上に、n層11を形成する。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、n型ドーパントガスとして、シラン(SiH4 )、キャリアガスとしてH2 である。 Subsequently, the source gas and the dopant gas are supplied into the MOCVD apparatus, and the n layer 11 is formed on the substrate 10. The source gases used in the MOCVD method are ammonia (NH 3 ) as a nitrogen source, trimethylgallium (Ga (CH 3 ) 3 ) as a Ga source, silane (SiH 4 ) as an n-type dopant gas, and H 2 as a carrier gas. It is.

n層11の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比(トリメチルガリウム供給量に対するアンモニア供給量の比)は、2500〜10000とした。このような条件で成長させることで、C濃度を1×1016/cm3 以下とすることができ、耐圧性能の向上を図ることができる。また、Si濃度が1×1016/cm3 以下となるように、シランの供給量を調整する。 In forming the n layer 11, the pressure was 25 to 100 kPa, the temperature was 900 to 1050 ° C., and the V / III ratio (ratio of the ammonia supply amount to the trimethylgallium supply amount) was 2500 to 10,000. By growing under such conditions, the C concentration can be reduced to 1 × 10 16 / cm 3 or less, and the breakdown voltage performance can be improved. Further, the supply amount of silane is adjusted so that the Si concentration is 1 × 10 16 / cm 3 or less.

次に、MOCVD装置からウェハを取り出して蒸着装置内に配置し、n層11上にショットキー電極12、基板10裏面にオーミック電極13をそれぞれ蒸着によって形成する。以上により、図1示す実施例1のショットキーバリアダイオードを作製する。   Next, the wafer is taken out from the MOCVD apparatus and placed in the vapor deposition apparatus, and the Schottky electrode 12 is formed on the n layer 11 and the ohmic electrode 13 is formed on the back surface of the substrate 10 by vapor deposition. Thus, the Schottky barrier diode of Example 1 shown in FIG. 1 is manufactured.

上記製造方法により製造された実施例1のショットキーバリアダイオードは、基板10上の異物が低減された状態でn層11が形成されたため、異物に起因してn層11にピットが発生するのを低減することができる。その結果、1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。   In the Schottky barrier diode of Example 1 manufactured by the above manufacturing method, since the n layer 11 is formed in a state where the foreign matter on the substrate 10 is reduced, pits are generated in the n layer 11 due to the foreign matter. Can be reduced. As a result, uniform pressure resistance can be obtained with all elements obtained from one wafer, and the breakdown voltage yield can be improved.

[実験例1]
実施例1の基板処理のステップS10において、キャリアガスを周期的に脈動させる際の繰り返し回数を変化させ、実施例1の基板処理後に基板10上にn層11を形成したときの、1ウェハあたりのn層11のピット数を測定した。
[Experiment 1]
In step S10 of the substrate processing of Example 1, the number of repetitions when the carrier gas is periodically pulsated is changed, and when the n layer 11 is formed on the substrate 10 after the substrate processing of Example 1, per wafer The number of pits in the n layer 11 was measured.

図4は、ピット数と繰り返し回数の関係を示したグラフである。図4のように、繰り返し回数が増加するとピット数は双曲線的に減少することがわかった。繰り返し回数が5回までは繰り返し回数の増加に伴いピット数は大きく減少し、繰り返し回数が5回より多く20回あたりまではゆるやかにピット数が減少し、20回以降はピット数の減少は非常にゆるやかであった。したがって効率的にピット数を減少させるためには繰り返し回数は5回以上がよいことがわかった。また、図4のように繰り返し回数が多くなるとピット数の低減効果は飽和していくため、製造時間や原料コストを考慮すれば繰り返し回数は50回以下とすることがよいとわかった。   FIG. 4 is a graph showing the relationship between the number of pits and the number of repetitions. As can be seen from FIG. 4, the number of pits decreases hyperbolically as the number of repetitions increases. The number of pits decreases greatly with the increase in the number of repetitions until the number of repetitions is 5, and the number of pits gradually decreases until the number of repetitions exceeds 5, and the number of pits decreases significantly after 20 times. It was gentle. Therefore, it was found that the number of repetitions should be 5 or more in order to efficiently reduce the number of pits. In addition, as shown in FIG. 4, when the number of repetitions increases, the effect of reducing the number of pits is saturated. Therefore, it was found that the number of repetitions should be 50 or less in consideration of manufacturing time and raw material cost.

[実験例2]
実施例1の基板処理のステップS30において、真空引きする際の減圧速度を変化させ、実験例1と同様にしてピット数を測定した。
[Experiment 2]
In step S30 of the substrate processing of Example 1, the pressure reduction rate when evacuating was changed, and the number of pits was measured in the same manner as in Experimental Example 1.

図5は、ピット数と減圧速度との関係を示したグラフである。減圧速度は1分あたりの圧力の変化量で単位はPa/minである。また、減圧速度は平均値であり、常圧から2Paまでの圧力変化を、それに要した時間で割った値である。図5のように、減圧速度が小さいほどピット数が減少することがわかった。この結果から、真空引きする際の減圧速度はなるべく小さいことが望ましいことがわかった。たとえば、4×103 Pa/min以下の減圧速度とすればよい。 FIG. 5 is a graph showing the relationship between the number of pits and the decompression speed. The depressurization rate is the amount of change in pressure per minute, and the unit is Pa / min. The decompression speed is an average value, which is a value obtained by dividing the pressure change from normal pressure to 2 Pa by the time required for it. As shown in FIG. 5, it was found that the number of pits decreases as the decompression speed decreases. From this result, it was found that it is desirable that the pressure reduction rate when evacuating is as small as possible. For example, the pressure reduction rate may be 4 × 10 3 Pa / min or less.

[実験例3]
実施例1の基板処理のステップS40において、成長圧力まで戻す際のキャリアガスの流速を変化させて、実験例1と同様にしてピット数を測定した。
[Experiment 3]
In step S40 of the substrate processing in Example 1, the number of pits was measured in the same manner as in Experimental Example 1 by changing the flow rate of the carrier gas when returning to the growth pressure.

図6は、ピット数とキャリアガスの流速との関係を示したグラフである。図6のように、流速の増加に伴いピット数が増加することがわかった。2インチ基板でチップサイズが3mm角の場合、90%以上の歩留りを得るにはピット数が2個以下である必要があるが、図6からそのためにはキャリアガスの流速が0.5cm/s以下であればよいことがわかった。   FIG. 6 is a graph showing the relationship between the number of pits and the flow rate of the carrier gas. As shown in FIG. 6, it was found that the number of pits increased as the flow rate increased. When the chip size is 3 mm square with a 2-inch substrate, the number of pits needs to be 2 or less in order to obtain a yield of 90% or more. From FIG. 6, the carrier gas flow rate is 0.5 cm / s. It turned out that it should be the following.

図7は、実施例2のパワーMOSFETの構成を示した図である。実施例2のパワーMOSFETは、基板10と、基板10上に順に積層された第1のn層21、p層22、第2のn層23と、ドレイン電極24、ゲート電極25、ソース電極26、pボディ電極27と、ゲート絶縁膜28と、を有している。なお、基板10は実施例1と同様である。   FIG. 7 is a diagram illustrating the configuration of the power MOSFET according to the second embodiment. The power MOSFET according to the second embodiment includes a substrate 10, a first n layer 21, a p layer 22, a second n layer 23, and a drain electrode 24, a gate electrode 25, and a source electrode 26 that are sequentially stacked on the substrate 10. , P body electrode 27 and gate insulating film 28. The substrate 10 is the same as that in the first embodiment.

第1のn層21は、基板10上に接して位置する厚さ10〜15μmのn−GaNからなる層である。Si濃度は1×1016/cm3 以下、C(炭素)濃度は1×1016/cm3 以下である。 The first n layer 21 is a layer made of n-GaN having a thickness of 10 to 15 μm located on the substrate 10. The Si concentration is 1 × 10 16 / cm 3 or less, and the C (carbon) concentration is 1 × 10 16 / cm 3 or less.

p層22は、第1のn層21上に接して位置する厚さ0.5〜1μmのp−GaNからなる層である。Mg濃度は1×1018〜1×1020/cm3 である。 The p layer 22 is a layer made of p-GaN having a thickness of 0.5 to 1 μm located on and in contact with the first n layer 21. The Mg concentration is 1 × 10 18 to 1 × 10 20 / cm 3 .

第2のn層23は、p層22上の一部領域に接して位置する厚さ0.1〜0.5μmのn−GaNからなる層である。Si濃度は1×1018/cm3 以上、C(炭素)濃度は1×1016/cm3 以下である。また、第2のn層23の一部領域には、深さが第1のn層21に達する溝29が形成されていて、その溝29の底面29aには第1のn層21が露出し、側面29bには第1のn層21、p層22、第2のn層23が露出している。 The second n layer 23 is a layer made of n-GaN having a thickness of 0.1 to 0.5 μm located in contact with a partial region on the p layer 22. The Si concentration is 1 × 10 18 / cm 3 or more, and the C (carbon) concentration is 1 × 10 16 / cm 3 or less. Further, a groove 29 having a depth reaching the first n layer 21 is formed in a partial region of the second n layer 23, and the first n layer 21 is exposed on the bottom surface 29 a of the groove 29. The first n layer 21, the p layer 22, and the second n layer 23 are exposed on the side surface 29b.

ドレイン電極24は、基板10裏面(第1のn層21側とは反対側の面)に接して位置しており、たとえば基板10裏面側から順にTi、Alを積層した材料からなる。   The drain electrode 24 is located in contact with the back surface of the substrate 10 (the surface opposite to the first n layer 21 side), and is made of, for example, a material in which Ti and Al are laminated in order from the back surface side of the substrate 10.

ゲート絶縁膜28は、第2のn層23表面から溝29側面29b、さらに溝29底面29aと連続して膜状に設けられている。ゲート絶縁膜28は、たとえばSiO2 、Al2 3 、AlN、SiNなどからなる。 The gate insulating film 28 is provided in a film shape continuously from the surface of the second n layer 23 to the side surface 29b of the groove 29 and the bottom surface 29a of the groove 29. The gate insulating film 28 is made of, for example, SiO 2 , Al 2 O 3 , AlN, SiN or the like.

ゲート電極25は、ゲート絶縁膜28を介して第2のn層23表面から溝29側面29b、さらに溝29底面29aと連続して設けられている。ゲート電極25は、たとえばAlなどからなる。   The gate electrode 25 is provided continuously from the surface of the second n layer 23 to the side surface 29b of the groove 29 and further to the bottom surface 29a of the groove 29 via the gate insulating film 28. The gate electrode 25 is made of, for example, Al.

pボディ電極27は、p層22の表面(第1のn層21側の面)のうち、第2のn層23が形成されずに露出した領域に接して位置している。pボディ電極27は、たとえばpボディ電極27側から順にV、Alを積層した材料からなる。   The p body electrode 27 is located in contact with the exposed area of the surface of the p layer 22 (the surface on the first n layer 21 side) where the second n layer 23 is not formed. The p body electrode 27 is made of, for example, a material in which V and Al are stacked in this order from the p body electrode 27 side.

ソース電極26は、第2のn層23上に位置している。ソース電極26は、たとえばドレイン電極24と同一材料である。   The source electrode 26 is located on the second n layer 23. The source electrode 26 is made of the same material as the drain electrode 24, for example.

実施例2のパワーMOSFETは、溝29側面29bに露出するp層22側面をチャネルとして動作し、ゲート電極25への電圧印加によってドレイン電極24とソース電極26との間の電流を制御するトレンチゲート型の構造である。実施例2のパワーMOSFETでは、第1のn層21および第2のn層23のC濃度を1×1016/cm3 以下とすることにより耐圧性能の向上を図っている。 The power MOSFET according to the second embodiment operates using the side surface of the p layer 22 exposed on the side surface 29b of the groove 29 as a channel, and controls the current between the drain electrode 24 and the source electrode 26 by applying a voltage to the gate electrode 25. The structure of the mold. In the power MOSFET of the second embodiment, the breakdown voltage performance is improved by setting the C concentration of the first n layer 21 and the second n layer 23 to 1 × 10 16 / cm 3 or less.

次に、実施例2のMOSFETの製造工程について、図8を参照に説明する。   Next, the manufacturing process of the MOSFET of Example 2 will be described with reference to FIG.

まず、基板10上に半導体層を形成する前に、実施例1と同様に基板処理を行う。すなわち、図2のフローチャートに示した工程を行う。これにより、基板10上にIII 族窒化物半導体を成長させる前に基板10上の異物を十分に低減する。   First, substrate processing is performed in the same manner as in Example 1 before forming a semiconductor layer on the substrate 10. That is, the process shown in the flowchart of FIG. 2 is performed. Thereby, the foreign matter on the substrate 10 is sufficiently reduced before the group III nitride semiconductor is grown on the substrate 10.

続いて、原料ガスとドーパントガスをMOCVD装置内に供給し、基板10上に、第1のn層21、p層22、第2のn層23の順に積層する(図8(a)参照)。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、n型ドーパントガスとして、シラン(SiH4 )、p型ドーパントガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 である。 Subsequently, the source gas and the dopant gas are supplied into the MOCVD apparatus, and the first n layer 21, the p layer 22, and the second n layer 23 are sequentially stacked on the substrate 10 (see FIG. 8A). . The source gases used in the MOCVD method are ammonia (NH 3 ) as a nitrogen source, trimethyl gallium (Ga (CH 3 ) 3 ) as a Ga source, silane (SiH 4 ) as an n-type dopant gas, and p-type dopant gas. Cyclopentadienyl magnesium (Mg (C 5 H 5 ) 2 ) and H 2 as a carrier gas.

第1のn層21および第2のn層23の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比(トリメチルガリウム供給量に対するアンモニア供給量の比)は、2500〜10000とした。このような条件で成長させることで、C濃度を1×1016/cm3 以下とすることができ、耐圧性能の向上を図ることができる。また、第1のn層21の形成において、Si濃度が1×1016/cm3 以下となるように、第2のn層23の形成において、Si濃度が1×1018/cm3 以上となるように、シランの供給量を調整する。 In the formation of the first n layer 21 and the second n layer 23, the pressure is 25 to 100 kPa, the temperature is 900 to 1050 ° C., and the V / III ratio (ratio of the ammonia supply amount to the trimethylgallium supply amount) is 2500. -10000. By growing under such conditions, the C concentration can be reduced to 1 × 10 16 / cm 3 or less, and the breakdown voltage performance can be improved. Further, in the formation of the first n layer 21, the Si concentration is 1 × 10 18 / cm 3 or more in the formation of the second n layer 23 so that the Si concentration is 1 × 10 16 / cm 3 or less. The supply amount of silane is adjusted so that

また、p層22の形成において、圧力は25〜100kPa、温度は、900〜1050℃、V/III比は1〜500とするのがよい。このような条件で成長させることで、C濃度を5×1016/cm3 以上とすることができ、チャネル移動度の向上を図ることができる。また、Mg濃度が1×1018〜1×1020/cm3 となるようにシクロペンタジエニルマグネシウムの供給量を調整する。 In forming the p layer 22, the pressure is preferably 25 to 100 kPa, the temperature is 900 to 1050 ° C., and the V / III ratio is preferably 1 to 500. By growing under such conditions, the C concentration can be 5 × 10 16 / cm 3 or more, and the channel mobility can be improved. Further, the supply amount of cyclopentadienyl magnesium is adjusted so that the Mg concentration becomes 1 × 10 18 to 1 × 10 20 / cm 3 .

次に、MOCVD装置からウェハを取り出してドライエッチング装置内に配置し、第2のn層23の一部をドライエッチングしてp層22表面を一部露出させる。また、第2のn層23の一部領域を第1のn層21に達する深さまでエッチングして溝29を形成する(図8(b)参照)。   Next, the wafer is taken out from the MOCVD apparatus and placed in a dry etching apparatus, and a part of the second n layer 23 is dry etched to partially expose the surface of the p layer 22. Further, a partial region of the second n layer 23 is etched to a depth reaching the first n layer 21 to form a groove 29 (see FIG. 8B).

次に、ドライエッチング装置からウェハを取り出してアニール装置内に配置し、窒素雰囲気で700〜900℃で5〜60分間、熱処理を行う。これによりp層22のMgを活性化させ、p層22をp型化する。   Next, the wafer is taken out from the dry etching apparatus and placed in the annealing apparatus, and heat treatment is performed at 700 to 900 ° C. for 5 to 60 minutes in a nitrogen atmosphere. This activates Mg in the p layer 22 to make the p layer 22 p-type.

次に、アニール装置からウェハを取り出して蒸着装置内に配置し、溝29の底面29a、側面29b、および第2のn層23表面の溝29近傍の領域に連続してゲート絶縁膜28を蒸着により形成し(図8(c)参照)、さらに基板10裏面、p層22上、第2のn層23上にドレイン電極24、pボディ電極27、ソース電極26を形成する。また、ゲート絶縁膜28を介して、溝29の底面29a、側面29b、および第2のn層23表面の溝29近傍の領域に連続してゲート電極25を形成する。以上により図7に示す実施例2のパワーMOSFETを作製する。   Next, the wafer is taken out from the annealing apparatus and placed in the vapor deposition apparatus, and the gate insulating film 28 is vapor deposited continuously on the bottom surface 29a, the side surface 29b of the groove 29, and the region near the groove 29 on the surface of the second n layer 23. Then, the drain electrode 24, the p body electrode 27, and the source electrode 26 are formed on the back surface of the substrate 10, the p layer 22, and the second n layer 23. Further, the gate electrode 25 is formed continuously on the bottom surface 29 a and the side surface 29 b of the groove 29 and the region near the groove 29 on the surface of the second n layer 23 with the gate insulating film 28 interposed therebetween. As described above, the power MOSFET of Example 2 shown in FIG. 7 is manufactured.

実施例2のパワーMOSFETは、基板10上に第1のn層21を形成する前に、実施例1と同様に基板処理をしている。そのため、基板10上の異物が低減された状態で第1のn層21を形成することができ、異物に起因して第1のn層21、p層22、第2のn層23にピットが発生するのを低減することができる。その結果、1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。   In the power MOSFET according to the second embodiment, the substrate processing is performed in the same manner as the first embodiment before the first n layer 21 is formed on the substrate 10. Therefore, the first n layer 21 can be formed in a state in which foreign matter on the substrate 10 is reduced, and pits are formed in the first n layer 21, the p layer 22, and the second n layer 23 due to the foreign matter. Can be reduced. As a result, uniform pressure resistance can be obtained with all elements obtained from one wafer, and the breakdown voltage yield can be improved.

実施例3は、図9のように、実施例1、2の図2の基板処理においてステップS20とステップS30との間に基板10を加熱して熱処理する工程を加えたものである(ステップS25)。熱処理はキャリアガス雰囲気、圧力10k〜101kPa、200〜1050℃で0.5〜5分間行う。キャリアガス雰囲気に限らず不活性ガスで行ってもよい。   In the third embodiment, as shown in FIG. 9, a step of heating and heat-treating the substrate 10 between step S20 and step S30 in the substrate processing of FIG. 2 of the first and second embodiments is added (step S25). ). The heat treatment is performed in a carrier gas atmosphere, a pressure of 10 k to 101 kPa, and 200 to 1050 ° C. for 0.5 to 5 minutes. You may carry out by inert gas not only in carrier gas atmosphere.

この基板熱処理を行うことで、基板10上に異物が付着するのをさらに抑制することができるため、半導体素子の耐圧歩留りをさらに向上させることができる。   By performing this substrate heat treatment, it is possible to further suppress the adhesion of foreign matters on the substrate 10, and thus the breakdown voltage yield of the semiconductor element can be further improved.

より望ましい基板10の熱処理条件は以下の通りである。圧力は30k〜50kPaとすることがより望ましく、さらに望ましくは30k〜40kPaである。温度は500〜1050℃とすることがより望ましく、さらに望ましくは800〜1050℃である。熱処理時間は1〜5分間とすることがより望ましく、さらに望ましくは3〜5分間である。   More preferable heat treatment conditions for the substrate 10 are as follows. The pressure is more preferably 30 to 50 kPa, and even more preferably 30 to 40 kPa. The temperature is more preferably 500 to 1050 ° C, and still more preferably 800 to 1050 ° C. The heat treatment time is more preferably 1 to 5 minutes, and further preferably 3 to 5 minutes.

[各種変形例]
実施例1〜3ではIII 族窒化物半導体の成長基板としてGaNからなる基板を用いたが、本発明はこれに限るものではなく、III 族窒化物半導体からなる基板であればよい。GaN以外にたとえば、AlN、InN、AlGaN、InGaN、AlGaInNなどの基板を用いてもよい。また、実施例では基板にn型不純物をドープしているが、ノンドープやp型不純物ドープであってもよい。
[Variations]
In Examples 1 to 3, a substrate made of GaN was used as the growth substrate for the group III nitride semiconductor. However, the present invention is not limited to this, and any substrate made of a group III nitride semiconductor may be used. In addition to GaN, for example, a substrate such as AlN, InN, AlGaN, InGaN, or AlGaInN may be used. In the embodiment, the substrate is doped with n-type impurities, but may be non-doped or p-type impurity doped.

また、実施例1〜3では、気相成長装置としてMOCVD装置を用いてIII 族窒化物半導体を結晶成長させているが、III 族窒化物半導体の気相成長装置として従来知られている他のものを用いる場合についても、本発明を適用することができる。たとえば、HVPE装置である。   In Examples 1 to 3, a group III nitride semiconductor is crystal-grown using an MOCVD apparatus as a vapor phase growth apparatus, but other conventionally known as a group III nitride semiconductor vapor phase growth apparatus. The present invention can also be applied to the case of using one. For example, an HVPE apparatus.

また、実施例1ではショットキーバリアダイオード、実施例2ではパワーMOSFETの例を示したが、本発明は任意の半導体素子に適用することができる。たとえば、LED、LDなどの発光素子や、バイポーラトランジスタなどにも本発明は適用することができ、実施例1、2と同様に1のウェハから得られるすべての素子で均一な耐圧性を得ることができ、耐圧歩留りを向上させることができる。   Moreover, although the example of the Schottky barrier diode is shown in Example 1 and the example of the power MOSFET is shown in Example 2, the present invention can be applied to any semiconductor element. For example, the present invention can be applied to light-emitting elements such as LEDs and LDs, bipolar transistors, and the like, and uniform breakdown voltage can be obtained with all elements obtained from one wafer as in Examples 1 and 2. And withstand voltage yield can be improved.

本発明によれば、III 族窒化物半導体素子の耐圧歩留りを向上させることができるため、パワーデバイスなどに有効である。   According to the present invention, the breakdown voltage yield of the group III nitride semiconductor device can be improved, which is effective for power devices and the like.

10:基板
11:n層
12:ショットキー電極
13:オーミック電極
21:第1のn層
22:p層
23:第2のn層
24:ドレイン電極
25:ゲート電極
26:ソース電極
27:pボディ電極
28:ゲート絶縁膜
29:溝
10: substrate 11: n layer 12: Schottky electrode 13: ohmic electrode 21: first n layer 22: p layer 23: second n layer 24: drain electrode 25: gate electrode 26: source electrode 27: p body Electrode 28: Gate insulating film 29: Groove

Claims (12)

III 族窒化物半導体からなる基板を気相成長装置内に配置する前に、前記気相成長装置内に不活性ガスを導入し、その不活性ガスの流速を脈動させる第1工程と、
前記基板を前記気相成長装置内に配置した後、前記基板上にIII 族窒化物半導体を結晶成長させる前に、前記気相成長装置内を真空引きし、その後不活性ガスを供給してIII 族窒化物半導体を成長させる成長圧力に戻す第2工程と、
を有することを特徴とする基板処理方法。
A first step of introducing an inert gas into the vapor phase growth apparatus and pulsating the flow rate of the inert gas before placing the substrate made of a group III nitride semiconductor in the vapor phase growth apparatus;
After the substrate is placed in the vapor phase growth apparatus, before the group III nitride semiconductor is crystal-grown on the substrate, the inside of the vapor phase growth apparatus is evacuated, and then an inert gas is supplied. A second step of returning to the growth pressure for growing the group nitride semiconductor;
A substrate processing method comprising:
前記第1工程は、前記気相成長装置内を加熱しながら行うことを特徴とする請求項1に記載の基板処理方法。   The substrate processing method according to claim 1, wherein the first step is performed while heating the inside of the vapor phase growth apparatus. 前記第1工程は、不活性ガスの流速を、第1の流速と前記第1の流速よりも遅い第2の流速とを交互に繰り返して周期的に脈動させる、ことを特徴とする請求項1または請求項2に記載の基板処理方法。   2. The first step is characterized in that the flow rate of the inert gas is periodically pulsated by alternately repeating a first flow rate and a second flow rate slower than the first flow rate. Alternatively, the substrate processing method according to claim 2. 前記第1工程における不活性ガスの流速の周期的な脈動は、繰り返し回数を5〜50回とする、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の基板処理方法。   4. The substrate processing method according to claim 1, wherein the periodic pulsation of the flow rate of the inert gas in the first step is repeated 5 to 50 times. 5. . 前記第1の流速と前記第2の流速との差を1〜50m/sとすることを特徴とする請求項1ないし請求項4のいずれか1項に記載の基板処理方法。   The substrate processing method according to claim 1, wherein a difference between the first flow velocity and the second flow velocity is 1 to 50 m / s. 前記第1の流速は、50m/s以下とすることを特徴とする請求項1ないし請求項5のいずれか1項に記載の基板処理方法。   The substrate processing method according to claim 1, wherein the first flow velocity is 50 m / s or less. 前記第2工程における真空引きは、減圧速度を4×103 Pa/min以下とする、ことを特徴とする請求項1ないし請求項6のいずれか1項に記載の基板処理方法。 The substrate processing method according to claim 1, wherein the vacuuming in the second step is performed at a reduced pressure rate of 4 × 10 3 Pa / min or less. 前記第2工程における真空引きは、前記気相成長装置内の圧力が2×10-3Pa以下となるまで行う、ことを特徴とする請求項1ないし請求項7のいずれか1項に記載の基板処理方法。 The evacuation in the second step is performed until the pressure in the vapor phase growth apparatus becomes 2 × 10 −3 Pa or less. 8. Substrate processing method. 前記第2工程において真空引き後に前記成長圧力まで戻す際の不活性ガスの流速は、50cm/s以下とすることを特徴とする請求項1ないし請求項8のいずれか1項に記載の基板処理方法。   9. The substrate processing according to claim 1, wherein the flow rate of the inert gas when returning to the growth pressure after evacuation in the second step is 50 cm / s or less. Method. 前記第2工程は、前記気相成長装置内をIII 族窒化物半導体の成長温度以下として行う、ことを特徴とする請求項1ないし請求項9のいずれか1項に記載の基板処理方法。   10. The substrate processing method according to claim 1, wherein the second step is performed at a temperature equal to or lower than a growth temperature of the group III nitride semiconductor in the vapor phase growth apparatus. 11. 前記第1工程後、前記第2工程の前に、不活性ガス雰囲気で前記基板を熱処理する第3工程を有する、ことを特徴とする請求項1ないし請求項10のいずれか1項に記載の基板処理方法。   11. The method according to claim 1, further comprising a third step of heat-treating the substrate in an inert gas atmosphere after the first step and before the second step. Substrate processing method. 請求項1ないし請求項11のいずれか1項に記載の基板処理方法の後、前記基板上にIII 族窒化物半導体からなる半導体層を形成することを特徴とする半導体素子の製造方法。   A method for manufacturing a semiconductor device, comprising: forming a semiconductor layer made of a group III nitride semiconductor on the substrate after the substrate processing method according to claim 1.
JP2015052098A 2015-03-16 2015-03-16 Manufacturing method of semiconductor device Active JP6332089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015052098A JP6332089B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052098A JP6332089B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016174014A true JP2016174014A (en) 2016-09-29
JP6332089B2 JP6332089B2 (en) 2018-05-30

Family

ID=57009754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052098A Active JP6332089B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6332089B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261033A (en) * 1999-03-08 2000-09-22 Toyoda Gosei Co Ltd GaN-BASED SEMICONDUCTOR DEVICE
JP2003007625A (en) * 2001-06-26 2003-01-10 Hitachi Kokusai Electric Inc Substrate-processing apparatus
JP2004039826A (en) * 2002-07-03 2004-02-05 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
JP2006165317A (en) * 2004-12-08 2006-06-22 Elpida Memory Inc Cleaning method of semiconductor manufacturing device
US20070178669A1 (en) * 2004-03-29 2007-08-02 Hitachi Kokusali Electric Inc. Method of manufacturing semiconductor device and apparatus for processing substrate
JP2008303452A (en) * 2007-06-11 2008-12-18 Hitachi Kokusai Electric Inc Substrate treatment device
JP2009302353A (en) * 2008-06-16 2009-12-24 Panasonic Corp Semiconductor manufacturing device
US20100273290A1 (en) * 2009-04-28 2010-10-28 Applied Materials, Inc. Mocvd single chamber split process for led manufacturing
JP2014143421A (en) * 2014-02-12 2014-08-07 Hitachi Kokusai Electric Inc Substrate processing device, semiconductor manufacturing method and substrate processing method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261033A (en) * 1999-03-08 2000-09-22 Toyoda Gosei Co Ltd GaN-BASED SEMICONDUCTOR DEVICE
JP2003007625A (en) * 2001-06-26 2003-01-10 Hitachi Kokusai Electric Inc Substrate-processing apparatus
JP2004039826A (en) * 2002-07-03 2004-02-05 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
US20070178669A1 (en) * 2004-03-29 2007-08-02 Hitachi Kokusali Electric Inc. Method of manufacturing semiconductor device and apparatus for processing substrate
JP2012074737A (en) * 2004-03-29 2012-04-12 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device and for processing substrate, and substrate processing apparatus
JP2006165317A (en) * 2004-12-08 2006-06-22 Elpida Memory Inc Cleaning method of semiconductor manufacturing device
JP2008303452A (en) * 2007-06-11 2008-12-18 Hitachi Kokusai Electric Inc Substrate treatment device
JP2009302353A (en) * 2008-06-16 2009-12-24 Panasonic Corp Semiconductor manufacturing device
US20100273290A1 (en) * 2009-04-28 2010-10-28 Applied Materials, Inc. Mocvd single chamber split process for led manufacturing
JP2012525708A (en) * 2009-04-28 2012-10-22 アプライド マテリアルズ インコーポレイテッド MOCVD single chamber split process for LED manufacturing
JP2014143421A (en) * 2014-02-12 2014-08-07 Hitachi Kokusai Electric Inc Substrate processing device, semiconductor manufacturing method and substrate processing method

Also Published As

Publication number Publication date
JP6332089B2 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP5668339B2 (en) Manufacturing method of semiconductor device
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
JP2015099866A (en) Manufacturing device and manufacturing method of group iii nitride semiconductor device; and manufacturing method of semiconductor wafer
JP2006237582A (en) Method of growing crystalline gallium nitride-based compound and semiconductor device including gallium nitride-based compound
JP4822457B2 (en) Manufacturing method of semiconductor device
WO2018159646A1 (en) Production method for nitride semiconductor substrate, and nitride semiconductor substrate
US20150340562A1 (en) Light emitting device and method of fabricating the same
JP6783063B2 (en) Nitride semiconductor templates and nitride semiconductor laminates
JP6760556B2 (en) Manufacturing method of semiconductor substrate
WO2014038105A1 (en) Epitaxial wafer and method for producing same
JP6519920B2 (en) Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP6332089B2 (en) Manufacturing method of semiconductor device
JP6101565B2 (en) Nitride semiconductor epitaxial wafer
US20120258580A1 (en) Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
JP2018101701A (en) Semiconductor substrate and method of manufacturing the same
JP6735588B2 (en) Nitride semiconductor template, nitride semiconductor laminate, method for producing nitride semiconductor template, and method for producing nitride semiconductor laminate
JP2015185809A (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP2008227039A (en) Semiconductor device
JP2007311661A (en) Growing method and device preparing method for group iii nitride semiconductor
JP5744784B2 (en) Manufacturing method of nitride semiconductor epitaxial wafer
CN114530491A (en) Semiconductor epitaxial structure, preparation method thereof and semiconductor device
JP2020136683A (en) Semiconductor device and manufacturing method thereof
JP7380423B2 (en) Manufacturing method of semiconductor device
JP2016058539A (en) Method of manufacturing high electron mobility transistor
JPWO2019225112A1 (en) Group III nitride semiconductor substrate and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R150 Certificate of patent or registration of utility model

Ref document number: 6332089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150