JP2016163915A - Semiconductor device, electronic apparatus, and movable body - Google Patents

Semiconductor device, electronic apparatus, and movable body Download PDF

Info

Publication number
JP2016163915A
JP2016163915A JP2015044368A JP2015044368A JP2016163915A JP 2016163915 A JP2016163915 A JP 2016163915A JP 2015044368 A JP2015044368 A JP 2015044368A JP 2015044368 A JP2015044368 A JP 2015044368A JP 2016163915 A JP2016163915 A JP 2016163915A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
circuit
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015044368A
Other languages
Japanese (ja)
Inventor
稲葉 正吾
Shogo Inaba
正吾 稲葉
隆彦 吉澤
Takahiko Yoshizawa
隆彦 吉澤
昭彦 蝦名
Akihiko Ebina
昭彦 蝦名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015044368A priority Critical patent/JP2016163915A/en
Publication of JP2016163915A publication Critical patent/JP2016163915A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device, an electronic apparatus and a movable body in which generation of cracks and crystal defect can be reduced and excellent reliability can be exerted.SOLUTION: A semiconductor device 1 includes a recess 24 having an opening part 240 opening in a main face of a semiconductor substrate 21, and a semiconductor circuit 6 arranged on the semiconductor substrate 21. In a plan view of the semiconductor substrate 21, an outline of the opening part 240 has a bent part 245 bending with an obtuse angle. Especially, the outline of the opening part 240 forms a quadrangle shape having the bent part 245 in each corner part.SELECTED DRAWING: Figure 2

Description

本発明は、半導体デバイス、電子機器および移動体に関するものである。   The present invention relates to a semiconductor device, an electronic apparatus, and a moving object.

例えば、特許文献1のMEMS振動子は、シリコン基板の上面に凹部を設け、この凹部内に振動素子を配置し、凹部の周囲に機能素子と電気的に接続された回路を形成した構成となっている。このように、シリコン基板に凹部を設け、この凹部内に振動素子を配置することで、MEMS振動子の低背化を図ることができる。ここで、特許文献1には凹部の開口の輪郭形状について何ら記載されていないが、仮に、輪郭形状が90°以下の角度で屈曲した角部を有している場合(例えば、輪郭形状が四角形である場合)には、この角部がクラックや結晶欠陥の起点となるおそれがある。特に、結晶欠陥が発生し、結晶欠陥が回路まで到達してしまうと、回路要素(特に、トランジスター)にダメージが生じ、回路が正常に機能しなくなるおそれがある。   For example, the MEMS vibrator of Patent Document 1 has a configuration in which a recess is provided on the upper surface of a silicon substrate, a vibration element is disposed in the recess, and a circuit electrically connected to the functional element is formed around the recess. ing. Thus, by providing a recess in the silicon substrate and disposing the vibration element in the recess, the height of the MEMS vibrator can be reduced. Here, Patent Document 1 does not describe anything about the contour shape of the opening of the concave portion. However, if the contour shape has a corner bent at an angle of 90 ° or less (for example, the contour shape is a square shape). In this case, the corner may be a starting point for cracks and crystal defects. In particular, when a crystal defect occurs and the crystal defect reaches the circuit, the circuit element (particularly, the transistor) is damaged, and the circuit may not function normally.

米国特許第5798283号公報US Pat. No. 5,798,283

本発明の目的は、クラックや結晶欠陥の発生を低減し、優れた信頼性を発揮することのできる半導体デバイス、電子機器および移動体を提供することにある。   An object of the present invention is to provide a semiconductor device, an electronic apparatus, and a moving body that can reduce the occurrence of cracks and crystal defects and exhibit excellent reliability.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.

[適用例1]
本適用例の半導体デバイスは、基板と、
前記基板の主面に開口する開口部を有する凹部と、
前記基板上に配置されている回路と、を有し、
前記基板の平面視にて、前記開口部の輪郭は、鈍角に曲がっている屈曲部と湾曲している湾曲部の少なくとも一方を備えていることを特徴とする。
[Application Example 1]
The semiconductor device of this application example includes a substrate,
A recess having an opening opening in the main surface of the substrate;
A circuit disposed on the substrate,
In the plan view of the substrate, the outline of the opening includes at least one of a bent part bent at an obtuse angle and a curved part bent.

これにより、クラックや結晶欠陥の発生を低減し、優れた信頼性を発揮することのできる半導体デバイスが得られる。   Thereby, the semiconductor device which can reduce generation | occurrence | production of a crack and a crystal defect, and can exhibit the outstanding reliability is obtained.

[適用例2]
本適用例の半導体デバイスでは、前記基板は、結晶性基板であることが好ましい。
これにより、結晶欠陥の発生を低減することができる。
[Application Example 2]
In the semiconductor device of this application example, the substrate is preferably a crystalline substrate.
Thereby, generation | occurrence | production of a crystal defect can be reduced.

[適用例3]
本適用例の半導体デバイスでは、前記屈曲部および前記湾曲部の少なくとも一方は、前記凹部の中心部と前記回路との間に位置していることが好ましい。
これにより、回路近傍でのクラックや結晶欠陥の発生を低減することができる。
[Application Example 3]
In the semiconductor device of this application example, it is preferable that at least one of the bent portion and the curved portion is located between a center portion of the concave portion and the circuit.
Thereby, the generation of cracks and crystal defects in the vicinity of the circuit can be reduced.

[適用例4]
本適用例の半導体デバイスでは、前記開口部の輪郭は、前記屈曲部または前記湾曲部を有する角部を備えていることが好ましい。
[Application Example 4]
In the semiconductor device according to this application example, it is preferable that the outline of the opening includes a corner having the bent portion or the curved portion.

これにより、例えば、円形の場合と比較して開口部の占有面積を小さくすることができる。   Thereby, for example, the occupied area of the opening can be reduced as compared with a circular case.

[適用例5]
本適用例の半導体デバイスでは、前記凹部の開口部を覆う蓋部を有していることが好ましい。
[Application Example 5]
In the semiconductor device of this application example, it is preferable to have a lid that covers the opening of the recess.

これにより、凹部と蓋部に囲まれた空間を形成することができ、この空間内に配置する素子を保護することができる。   As a result, a space surrounded by the recess and the lid can be formed, and the elements disposed in this space can be protected.

[適用例6]
本適用例の半導体デバイスでは、前記凹部の底部に配置されている機能素子を有していることが好ましい。
[Application Example 6]
In the semiconductor device of this application example, it is preferable to have a functional element arranged at the bottom of the recess.

これにより、半導体デバイスの低背化を図ることができる。また、半導体デバイスに所定の機能を発揮させることができる。   Thereby, the height reduction of the semiconductor device can be achieved. In addition, the semiconductor device can exhibit a predetermined function.

[適用例7]
本適用例の半導体デバイスでは、前記機能素子は、振動素子であることが好ましい。
これにより、半導体デバイスを例えば発振器として用いることができる。
[Application Example 7]
In the semiconductor device of this application example, it is preferable that the functional element is a vibration element.
Thereby, a semiconductor device can be used as an oscillator, for example.

[適用例8]
本適用例の半導体デバイスでは、前記機能素子は、圧力センサー素子であることが好ましい。
これにより、半導体デバイスを圧力センサーとして用いることができる。
[Application Example 8]
In the semiconductor device of this application example, the functional element is preferably a pressure sensor element.
Thereby, a semiconductor device can be used as a pressure sensor.

[適用例9]
本適用例の電子機器は、上記適用例の半導体デバイスを有していることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
[Application Example 9]
An electronic apparatus according to this application example includes the semiconductor device according to the application example described above.
As a result, a highly reliable electronic device can be obtained.

[適用例10]
本適用例の移動体は、上記適用例の半導体デバイスを有していることを特徴とする。
これにより、信頼性の高い移動体が得られる。
[Application Example 10]
The moving body of this application example includes the semiconductor device of the above application example.
Thereby, a mobile body with high reliability is obtained.

本発明の第1実施形態に係る半導体デバイスを示す断面図である。1 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention. 図1に示す半導体デバイスが有する凹部の平面図である。It is a top view of the recessed part which the semiconductor device shown in FIG. 1 has. 図2に示す屈曲部の拡大平面図である。FIG. 3 is an enlarged plan view of a bent portion shown in FIG. 2. 凹部と回路の位置関係を示す模式図である。It is a schematic diagram which shows the positional relationship of a recessed part and a circuit. 本発明の第2実施形態に係る半導体デバイスが有する凹部を示す平面図である。It is a top view which shows the recessed part which the semiconductor device which concerns on 2nd Embodiment of this invention has. 本発明の第3実施形態に係る半導体デバイスが有する凹部を示す平面図である。It is a top view which shows the recessed part which the semiconductor device which concerns on 3rd Embodiment of this invention has. 本発明の第4実施形態に係る半導体デバイスが有する凹部を示す平面図である。It is a top view which shows the recessed part which the semiconductor device which concerns on 4th Embodiment of this invention has. 本発明の第5実施形態に係る半導体デバイスを示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on 5th Embodiment of this invention. 図8に示す半導体デバイスが有する圧力センサー素子を示す平面図である。It is a top view which shows the pressure sensor element which the semiconductor device shown in FIG. 8 has. 図9に示す圧力センサー素子を含むブリッジ回路を示す図である。It is a figure which shows the bridge circuit containing the pressure sensor element shown in FIG. 本発明の半導体デバイスを備えるモバイル型(またはノート型)のパーソナルコンピューターの構成を示す斜視図である。1 is a perspective view illustrating a configuration of a mobile (or notebook) personal computer including a semiconductor device of the present invention. 本発明の半導体デバイスを備える携帯電話機(PHSも含む)の構成を示す斜視図である。It is a perspective view which shows the structure of a mobile telephone (PHS is also included) provided with the semiconductor device of this invention. 本発明の半導体デバイスを備えるデジタルスチールカメラの構成を示す斜視図である。It is a perspective view which shows the structure of a digital still camera provided with the semiconductor device of this invention. 本発明の半導体デバイスを備える移動体を示す斜視図である。It is a perspective view which shows a mobile body provided with the semiconductor device of this invention.

以下、本発明の半導体デバイス、電子機器および移動体を添付図面に示す実施形態に基づいて詳細に説明する。   Hereinafter, a semiconductor device, an electronic apparatus, and a moving body of the present invention will be described in detail based on embodiments shown in the accompanying drawings.

<第1実施形態>
図1は、本発明の第1実施形態に係る半導体デバイスを示す断面図である。図2は、図1に示す半導体デバイスが有する凹部の平面図である。図3は、図2に示す屈曲部の拡大平面図である。図4は、凹部と回路の位置関係を示す模式図である。なお、図1は、図2中のA−A線断面図である。また、図2、図3および図4では、それぞれ、蓋部の図示を省略している。また、以下の説明では、説明の便宜上、図1中の上側を「上」とも言い、下側を「下」とも言う。
<First Embodiment>
FIG. 1 is a sectional view showing a semiconductor device according to the first embodiment of the present invention. FIG. 2 is a plan view of a recess of the semiconductor device shown in FIG. FIG. 3 is an enlarged plan view of the bent portion shown in FIG. FIG. 4 is a schematic diagram showing the positional relationship between the recess and the circuit. 1 is a cross-sectional view taken along line AA in FIG. Moreover, in FIG. 2, FIG. 3, and FIG. 4, the illustration of the lid portion is omitted. In the following description, for convenience of explanation, the upper side in FIG. 1 is also referred to as “upper” and the lower side is also referred to as “lower”.

図1に示す半導体デバイス1は、所定周波数の信号を発振する発振器として用いられる。このような半導体デバイス1は、図1に示すように、ベース基板2と、機能素子としての振動素子3と、蓋部4と、空洞部(収容空間)5と、半導体回路(回路)6と、を有している。   A semiconductor device 1 shown in FIG. 1 is used as an oscillator that oscillates a signal having a predetermined frequency. As shown in FIG. 1, such a semiconductor device 1 includes a base substrate 2, a vibration element 3 as a functional element, a lid 4, a cavity (accommodating space) 5, and a semiconductor circuit (circuit) 6. ,have.

ベース基板2は、上面に開放する凹部24を有する半導体基板(基板)21と、凹部24の内面上に積層された第1絶縁膜22と、第1絶縁膜22上に積層された第2絶縁膜23と、を有している。半導体基板21は、例えば、結晶基板であるシリコン基板で構成され、第1絶縁膜22は、例えば、シリコン酸化膜(SiO膜)で構成され、第2絶縁膜23は、例えば、シリコン窒化膜(SiN膜)で構成されている。なお、シリコン基板は、例えば、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させたものを用いてもよい。ただし、半導体基板21としては、シリコン基板に限定されず、例えば、SOI基板を用いることができる。また、第1絶縁膜22および第2絶縁膜23としては、製造時に半導体基板21を保護し、また、各部の短絡等を防ぐことができれば特に限定されない。 The base substrate 2 includes a semiconductor substrate (substrate) 21 having a recess 24 opened on the upper surface, a first insulating film 22 stacked on the inner surface of the recess 24, and a second insulation stacked on the first insulating film 22. And a film 23. The semiconductor substrate 21 is made of, for example, a silicon substrate that is a crystal substrate, the first insulating film 22 is made of, for example, a silicon oxide film (SiO 2 film), and the second insulating film 23 is made of, for example, a silicon nitride film (SiN film). For example, a silicon substrate obtained by epitaxially growing a silicon single crystal on a silicon single crystal substrate may be used. However, the semiconductor substrate 21 is not limited to a silicon substrate, and for example, an SOI substrate can be used. Further, the first insulating film 22 and the second insulating film 23 are not particularly limited as long as the semiconductor substrate 21 can be protected at the time of manufacturing and a short circuit of each part can be prevented.

また、半導体基板21の凹部24よりも外側の部分には、半導体回路6が作り込まれている。半導体回路6は、例えば、振動素子3を励振させるための発振回路を有し、その他にも、例えば、必要に応じて、位相同期回路(PLL回路)や、発振回路からの出力周波数を整数倍にする逓倍回路(周波数調整回路)や、信号を所定の出力形式に変換して出力する出力回路や、メモリー等を有している。このような半導体回路6には、必要に応じて、MOSトランジスタ、キャパシタ、インダクタ、抵抗、ダイオード、配線等の回路要素が含まれている。   In addition, the semiconductor circuit 6 is formed in a portion outside the recess 24 of the semiconductor substrate 21. The semiconductor circuit 6 includes, for example, an oscillation circuit for exciting the vibration element 3. In addition, for example, an output frequency from the phase synchronization circuit (PLL circuit) or the oscillation circuit is multiplied by an integer as necessary. A multiplication circuit (frequency adjustment circuit), an output circuit that converts a signal into a predetermined output format, and a memory. Such a semiconductor circuit 6 includes circuit elements such as a MOS transistor, a capacitor, an inductor, a resistor, a diode, and a wiring as necessary.

このように、半導体デバイス1内に、半導体回路6を作り込むことで、例えば、半導体デバイス1と半導体回路6とが別体である場合と比較して、装置全体の小型化を図ることができる。また、半導体回路6を振動素子3に近接して配置することができるため、振動素子3からの出力される信号にノイズが乗り難く、発振精度のよい半導体デバイス1となる。なお、図1では、説明の便宜上、半導体回路6としてMOSトランジスタ61のみを図示している。   Thus, by making the semiconductor circuit 6 in the semiconductor device 1, for example, the overall size of the apparatus can be reduced as compared with the case where the semiconductor device 1 and the semiconductor circuit 6 are separate. . In addition, since the semiconductor circuit 6 can be disposed close to the vibration element 3, it is difficult for noise to be applied to the signal output from the vibration element 3, and the semiconductor device 1 with high oscillation accuracy is obtained. In FIG. 1, only the MOS transistor 61 is illustrated as the semiconductor circuit 6 for convenience of explanation.

また、図1および図2に示すように、凹部24内には、壁部71と、柱状をなす4本の柱部72(72a〜72d)と、が設けられている。   As shown in FIGS. 1 and 2, a wall portion 71 and four columnar portions 72 (72 a to 72 d) having a columnar shape are provided in the recess 24.

4つの柱部72は、壁部71の内側(すなわち空洞部5内)に設けられており、平面視で、振動素子3の周囲に沿って互いに離間して設けられている。これら4つの柱部72は、蓋部4を支えており、よって、蓋部4の下方(空洞部5内)への撓み変形が低減されている。そのため、蓋部4と振動素子3との接触を防止することができる。   The four column portions 72 are provided inside the wall portion 71 (that is, inside the cavity portion 5), and are provided apart from each other along the periphery of the vibration element 3 in a plan view. These four pillar portions 72 support the lid portion 4, and hence bending deformation of the lid portion 4 below (inside the cavity portion 5) is reduced. Therefore, contact between the lid 4 and the vibration element 3 can be prevented.

また、4つの柱部72は、振動素子3が有する電極を外部へ引き出すための配線(電気経路)の一部として用いられている。このように、柱部72を配線の一部として用いることで、別途配線を引き回す必要がなく、半導体デバイス1の装置構成が簡単なものとなると共に、半導体デバイス1の小型化を図ることができる。このような柱部72は、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。なお、柱部72の数としては、4つに限定されない。   The four pillars 72 are used as a part of wiring (electrical path) for drawing out the electrode of the vibration element 3 to the outside. As described above, by using the column portion 72 as a part of the wiring, it is not necessary to separately route the wiring, the device configuration of the semiconductor device 1 is simplified, and the semiconductor device 1 can be downsized. . Such a column part 72 is made of, for example, polysilicon doped (diffused or implanted) with an impurity such as phosphorus or boron. Note that the number of column portions 72 is not limited to four.

壁部71は、枠状をなし、平面視で振動素子3および柱部72の周囲を囲むように、凹部24の底面に立設されている。そして、壁部71の内側が空洞部5となっている。また、壁部71は、隣り合う柱部72a、72bの間に入り込むように内側へ突出した突出部711と、隣り合う柱部72b、72cの間に入り込むように内側へ突出した突出部712と、隣り合う柱部72c、72dの間に入り込むように内側へ突出した突出部713と、隣り合う柱部72d、72aの間に入り込むように内側へ突出した突出部714と、を有している。   The wall portion 71 has a frame shape and is erected on the bottom surface of the concave portion 24 so as to surround the periphery of the vibration element 3 and the column portion 72 in plan view. The inside of the wall portion 71 is a hollow portion 5. The wall portion 71 includes a protruding portion 711 protruding inward so as to enter between the adjacent column portions 72a and 72b, and a protruding portion 712 protruding inward so as to enter between the adjacent column portions 72b and 72c. A protrusion 713 that protrudes inward so as to enter between the adjacent pillars 72c and 72d, and a protrusion 714 that protrudes inward so as to enter between the adjacent pillars 72d and 72a. .

このような突出部711、712、713、714を設けることで、空洞部5の体積を減少させることができる。そのため、空洞部5を形成する際のエッチング時間を短縮することができたり、空洞部5を真空封止する際の真空引き時間を短縮することができたりする。また、これら4つの突出部711〜714は、柱部72と共に、蓋部4を支えている。よって、蓋部4の下方への撓み変形がより低減されている。   By providing such protrusions 711, 712, 713, and 714, the volume of the cavity 5 can be reduced. Therefore, the etching time for forming the cavity 5 can be shortened, or the evacuation time for vacuum-sealing the cavity 5 can be shortened. These four projecting portions 711 to 714 support the lid portion 4 together with the column portion 72. Therefore, the downward deformation of the lid 4 is further reduced.

このような壁部71は、例えば、ポリシリコンで構成されている。また、壁部71の外周側(壁部71と凹部24の内側面との間)には壁部71を補強する補強部73が設けられている。これにより、半導体デバイス1の機械的強度を高めることができる。このような補強部73は、例えば、二酸化ケイ素(SiO)で構成されている。 Such a wall portion 71 is made of, for example, polysilicon. In addition, a reinforcing portion 73 that reinforces the wall portion 71 is provided on the outer peripheral side of the wall portion 71 (between the wall portion 71 and the inner surface of the recess 24). Thereby, the mechanical strength of the semiconductor device 1 can be increased. Such a reinforcing portion 73 is made of, for example, silicon dioxide (SiO 2 ).

蓋部4は、ベース基板2の上面側に設けられ、凹部24の開口部を塞いでいる。これにより、ベース基板2と蓋部4の間に気密封止された空洞部5が形成される。この空洞部5には振動素子3が配置されており、これにより、振動素子3を保護することができると共に、振動素子3を所定の環境下(安定した環境下)で駆動することができる。   The lid 4 is provided on the upper surface side of the base substrate 2 and closes the opening of the recess 24. As a result, a hermetically sealed cavity 5 is formed between the base substrate 2 and the lid 4. The vibration element 3 is disposed in the hollow portion 5, whereby the vibration element 3 can be protected and the vibration element 3 can be driven in a predetermined environment (a stable environment).

このような蓋部4は、図1に示すように、被覆層41と、被覆層41上に積層された封止層42と、封止層42およびベース基板2上に積層された構造体43と、を有している。   As shown in FIG. 1, the lid 4 includes a covering layer 41, a sealing layer 42 stacked on the covering layer 41, and a structure 43 stacked on the sealing layer 42 and the base substrate 2. And have.

被覆層41は、絶縁層411と、絶縁層411上に積層された導電層412と、を有している。また、被覆層41は、空洞部5の内外を連通する複数の連通孔41aを有している。この連通孔41aは、製造時に空洞部5内の犠牲層をエッチングにより除去するためのリリースホールである。なお、連通孔41aは、ベース基板2の平面視で、振動部電極31と重ならないように配置することが好ましい。これにより、封止層42によって連通孔41aを封止する際に、連通孔41aを通過した封止材料が振動部電極31に付着することを低減することができ、振動素子3の駆動周波数(共振周波数)の変化を低減することができる。   The covering layer 41 includes an insulating layer 411 and a conductive layer 412 stacked on the insulating layer 411. Further, the coating layer 41 has a plurality of communication holes 41 a that communicate between the inside and the outside of the cavity 5. The communication hole 41a is a release hole for removing the sacrificial layer in the cavity 5 by etching during manufacturing. The communication hole 41a is preferably arranged so as not to overlap with the vibration part electrode 31 in a plan view of the base substrate 2. Thereby, when sealing the communication hole 41a with the sealing layer 42, it can reduce that the sealing material which passed through the communication hole 41a adheres to the vibration part electrode 31, and the drive frequency ( (Resonance frequency) can be reduced.

また、導電層412は、絶縁層411を貫通して設けられ、柱部72と電気的に接続されているコンタクト部412aを有している。このようなコンタクト部412aは、柱部72と同様に、振動部電極31を半導体回路6に接続するための配線の一部として用いられる。   In addition, the conductive layer 412 has a contact portion 412 a that is provided through the insulating layer 411 and is electrically connected to the column portion 72. Such a contact portion 412 a is used as a part of wiring for connecting the vibration portion electrode 31 to the semiconductor circuit 6, similarly to the column portion 72.

このような被覆層41では、絶縁層411は、例えば、窒化ケイ素(SiN)で構成されており、導電層412は、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。   In such a covering layer 41, the insulating layer 411 is made of, for example, silicon nitride (SiN), and the conductive layer 412 is made of, for example, polysilicon doped (diffused or implanted) with impurities such as phosphorus and boron. It is configured.

封止層42は、被覆層41上に積層されており、連通孔41aを塞いでいる。これにより、空洞部5が気密封止される。このように、空洞部5を気密封止することで、空洞部5に収容されている振動素子3の雰囲気を安定させることができる。空洞部5は、真空状態(減圧状態)となっていることが好ましい。これにより、粘性抵抗が減り、より効率的かつ安定的に振動素子3を駆動することができる。   The sealing layer 42 is laminated on the covering layer 41 and closes the communication hole 41a. Thereby, the cavity 5 is hermetically sealed. Thus, by sealing the cavity 5 in an airtight manner, the atmosphere of the vibration element 3 accommodated in the cavity 5 can be stabilized. The cavity 5 is preferably in a vacuum state (depressurized state). Thereby, viscous resistance decreases and the vibration element 3 can be driven more efficiently and stably.

また、封止層42は、コンタクト部412a上に周囲から島状に独立して配置され、コンタクト部412aと電気的に接続されているコンタクト部421を有している。このようなコンタクト部421は、柱部72およびコンタクト部412aと同様に、振動部電極31を半導体回路6に接続するための配線の一部として用いられる。   In addition, the sealing layer 42 includes a contact portion 421 that is arranged on the contact portion 412a independently in an island shape from the periphery and is electrically connected to the contact portion 412a. Such a contact portion 421 is used as a part of wiring for connecting the vibration portion electrode 31 to the semiconductor circuit 6, similarly to the column portion 72 and the contact portion 412 a.

このような封止層42としては、例えば、Al、Cu、W、Ti、TiN等の金属材料(導電性材料)を用いることができる。   As such a sealing layer 42, metal materials (conductive material), such as Al, Cu, W, Ti, TiN, can be used, for example.

構造体43は、層間絶縁膜431と、層間絶縁膜431上に形成された配線層432と、配線層432および層間絶縁膜431上に形成された層間絶縁膜433と、層間絶縁膜433上に形成された配線層434と、配線層434および層間絶縁膜433上に形成された表面保護層435と、を有している。このうち、配線層432、434は、半導体回路6の配線として機能し、半導体回路6は、配線層432、434によって半導体デバイス1の上面に引き出され、配線層434の一部が外部接続端子434’となっている。また、表面保護層435は、半導体デバイス1を水分、ゴミ、傷などから保護する。   The structure 43 includes an interlayer insulating film 431, a wiring layer 432 formed on the interlayer insulating film 431, an interlayer insulating film 433 formed on the wiring layer 432 and the interlayer insulating film 431, and the interlayer insulating film 433. The wiring layer 434 is formed, and the surface protective layer 435 is formed on the wiring layer 434 and the interlayer insulating film 433. Among these, the wiring layers 432 and 434 function as wiring of the semiconductor circuit 6, and the semiconductor circuit 6 is drawn to the upper surface of the semiconductor device 1 by the wiring layers 432 and 434, and a part of the wiring layer 434 is external connection terminal 434. It has become. The surface protective layer 435 protects the semiconductor device 1 from moisture, dust, scratches, and the like.

このような構造体43では、層間絶縁膜431、433は、例えば、二酸化ケイ素(SiO)で構成されており、配線層432、434は、例えば、アルミニウム(Al)で構成されており、表面保護層435は、例えば、二酸化ケイ素(SiO)、窒化ケイ素(SiN)、ポリイミド、エポキシ樹脂等で構成されている。 In such a structure 43, the interlayer insulating films 431 and 433 are made of, for example, silicon dioxide (SiO 2 ), and the wiring layers 432 and 434 are made of, for example, aluminum (Al). The protective layer 435 is made of, for example, silicon dioxide (SiO 2 ), silicon nitride (SiN), polyimide, epoxy resin, or the like.

振動素子3は、静電容量型(静電駆動型)の振動素子であり、凹部24の底部に配置されている。このように、振動素子3を凹部24の底部に配置することで、半導体デバイス1の低背化を図ることができる。   The vibration element 3 is a capacitance type (electrostatic drive type) vibration element, and is disposed at the bottom of the recess 24. Thus, by arranging the vibration element 3 at the bottom of the recess 24, the semiconductor device 1 can be reduced in height.

このような振動素子3は、図2に示すように、ベース基板2上に設けられた振動部電極31および基板電極32と、を有している。   As shown in FIG. 2, the vibration element 3 has a vibration part electrode 31 and a substrate electrode 32 provided on the base substrate 2.

振動部電極31は、凹部24の底面に設けられた固定部311と、固定部311と空隙を隔てて対向配置された振動体312と、振動体312および固定部311の間に配置され、振動体312を固定部311に支持する支持部313と、を有している。また、振動体312は、支持部313に支持されている基部312aと、基部312aに接続されている4つの振動部312b、312c、312d、312eと、を有し、略十字状をなしている。なお、振動部の数は、本実施形態の4つに限定されず、1〜3つであってもよいし、5つ以上であってもよい。   The vibrating portion electrode 31 is disposed between the fixed portion 311 provided on the bottom surface of the concave portion 24, the vibrating body 312 opposed to the fixed portion 311 with a gap therebetween, and between the vibrating body 312 and the fixed portion 311. And a support portion 313 that supports the body 312 on the fixing portion 311. The vibrating body 312 includes a base portion 312a supported by the support portion 313 and four vibration portions 312b, 312c, 312d, and 312e connected to the base portion 312a, and has a substantially cross shape. . In addition, the number of vibration parts is not limited to four of this embodiment, 1-3 may be sufficient and five or more may be sufficient.

一方、基板電極32は、凹部24の底面に設けられ、振動部312bに対向配置されている電極321と、凹部24の底面に設けられ、振動部312dに対向配置されている電極322と、を有している。   On the other hand, the substrate electrode 32 includes an electrode 321 provided on the bottom surface of the recess 24 and disposed opposite to the vibrating portion 312b, and an electrode 322 provided on the bottom surface of the recess 24 and disposed opposite to the vibrating portion 312d. Have.

これら振動部電極31および基板電極32は、それぞれ、例えば、リン、ボロン等の不純物をドープ(拡散または注入)したポリシリコンで構成されている。   Each of the vibrating portion electrode 31 and the substrate electrode 32 is made of polysilicon doped (diffused or implanted) with impurities such as phosphorus and boron, for example.

また、振動部電極31および基板電極32は、それぞれ、柱部72を介して半導体回路6と電気的に接続されており、半導体回路6から振動部電極31と基板電極32との間に所定周波数(振動部電極31の共振周波数とほぼ等しい周波数)の交番電圧が印加されると、振動体312と基板電極32との間に発生する静電力によって、振動部312b、312dと振動部312c、312eとが逆相で振動する。そして、この振動に基づく信号(周波数信号)が基板電極32(または振動部電極31)から出力され、出力された信号を半導体回路6で処理することで、所定周波数の信号を出力することができる。
以上、半導体デバイス1の構成について簡単に説明した。
In addition, the vibration part electrode 31 and the substrate electrode 32 are electrically connected to the semiconductor circuit 6 via the column part 72, respectively, and a predetermined frequency is provided between the semiconductor circuit 6 and the vibration part electrode 31 and the substrate electrode 32. When an alternating voltage (a frequency substantially equal to the resonance frequency of the vibration part electrode 31) is applied, the vibration parts 312b and 312d and the vibration parts 312c and 312e are generated by the electrostatic force generated between the vibration body 312 and the substrate electrode 32. And vibrate in reverse phase. Then, a signal (frequency signal) based on this vibration is output from the substrate electrode 32 (or the vibration part electrode 31), and a signal having a predetermined frequency can be output by processing the output signal by the semiconductor circuit 6. .
The configuration of the semiconductor device 1 has been briefly described above.

次に、半導体デバイス1の主な特徴でもある凹部24の開口部240の形状について詳細に説明する。   Next, the shape of the opening 240 of the recess 24 that is also a main feature of the semiconductor device 1 will be described in detail.

図2に示すように、凹部24の開口部240の輪郭は、平面視で、4つの辺241、242、243、244を有する略四角形状(略正方形状)をなしており、各角部に屈曲部245が設けられている。以下、各屈曲部245について詳細に説明するが、各屈曲部245は、互いに同様の構成であるため、以下では、辺241と辺242の間にある屈曲部245について代表して説明し、他の3つの屈曲部245については、その説明を省略する。   As shown in FIG. 2, the outline of the opening 240 of the recess 24 has a substantially quadrangular shape (substantially square shape) having four sides 241, 242, 243, and 244 in plan view. A bent portion 245 is provided. Hereinafter, each of the bent portions 245 will be described in detail. Since the bent portions 245 have the same configuration, the bent portion 245 between the sides 241 and 242 will be described as a representative. The description of the three bent portions 245 is omitted.

屈曲部245は、図3に示すように、辺241と辺242との間に位置しており、辺241、242の双方に対して傾斜した直線部245aを有している。また、直線部245aは、辺241、242よりも短く形成されている。これにより、屈曲部245を小さくすることができる。なお、直線部245aの長さL1と辺241、242の長さL2の関係としては、特に限定されないが、例えば、0.1L2≦L1≦0.2L2なる関係を満足することが好ましい。このような関係を満足することで、上記の効果がより顕著となる。   As shown in FIG. 3, the bent portion 245 is located between the side 241 and the side 242 and has a straight portion 245 a inclined with respect to both the sides 241 and 242. Further, the straight portion 245a is formed shorter than the sides 241 and 242. Thereby, the bending part 245 can be made small. The relationship between the length L1 of the straight portion 245a and the length L2 of the sides 241 and 242 is not particularly limited, but preferably satisfies the relationship of 0.1L2 ≦ L1 ≦ 0.2L2, for example. By satisfying such a relationship, the above effect becomes more remarkable.

また、辺241と直線部245aとのなす角θ11および辺242と直線部245aとのなす角θ12が共に鈍角となっている。すなわち、90°<θ11<180°なる関係を満足すると共に、90°<θ12<180°なる関係を満足している。このような屈曲部245を有することで、凹部24の角部への応力集中が低減され、角部を起点とするクラックの発生や結晶欠陥の発生を低減することができる。このように、半導体基板21へのクラックの発生を低減することで、半導体基板21の機械的強度を維持することができると共に、空洞部5の気密性を維持することができ、さらには、半導体回路6の断線等を低減することができ、半導体デバイス1の信頼性が向上する。また、半導体基板21への結晶欠陥の発生を低減することで、半導体回路6の電気的な信頼性を維持することができる。具体的には、例えば、発生した結晶欠陥がMOSトランジスタ61のpn接合部分に到達してしまうと、この結晶欠陥から電流が漏れ出して半導体回路6の電気的な信頼性が低下する。そのため、結晶欠陥の発生を低減することで、上述のような漏れ電流の発生が抑えられ、半導体回路6の電気的な信頼性を維持することができる。ここで、本実施形態では、さらに、θ11=θ12なる関係も満足している。そのため、屈曲部245への応力集中をより低減することができ、上述した効果がより顕著となる。ただし、θ11とθ12は、異なっていてもよい。   Further, the angle θ11 formed between the side 241 and the straight line portion 245a and the angle θ12 formed between the side 242 and the straight line portion 245a are both obtuse. That is, the relationship 90 ° <θ11 <180 ° is satisfied, and the relationship 90 ° <θ12 <180 ° is satisfied. By having such a bent portion 245, stress concentration at the corner of the concave portion 24 is reduced, and generation of cracks and crystal defects starting from the corner can be reduced. Thus, by reducing the occurrence of cracks in the semiconductor substrate 21, the mechanical strength of the semiconductor substrate 21 can be maintained, the airtightness of the cavity 5 can be maintained, and further, the semiconductor The disconnection of the circuit 6 can be reduced, and the reliability of the semiconductor device 1 is improved. Moreover, the electrical reliability of the semiconductor circuit 6 can be maintained by reducing the occurrence of crystal defects in the semiconductor substrate 21. Specifically, for example, when the generated crystal defect reaches the pn junction portion of the MOS transistor 61, current leaks from the crystal defect, and the electrical reliability of the semiconductor circuit 6 decreases. Therefore, by reducing the occurrence of crystal defects, the occurrence of leakage current as described above can be suppressed, and the electrical reliability of the semiconductor circuit 6 can be maintained. Here, in this embodiment, the relationship θ11 = θ12 is also satisfied. Therefore, the stress concentration on the bent portion 245 can be further reduced, and the above-described effect becomes more remarkable. However, θ11 and θ12 may be different.

特に、本実施形態では、図4に示すように、4つの屈曲部245の少なくとも1つが開口部240の輪郭の半導体回路6(半導体回路6が形成されている領域)に近接する位置に配置されている。言い換えると、4つの屈曲部245の少なくとも1つが、凹部24の中心部と半導体回路6との間に配置されている。そのため、半導体回路6付近でのクラックや結晶欠陥の発生を効果的に低減することができ、上述した効果がより顕著となる。   In particular, in the present embodiment, as shown in FIG. 4, at least one of the four bent portions 245 is disposed at a position close to the semiconductor circuit 6 (region where the semiconductor circuit 6 is formed) in the outline of the opening 240. ing. In other words, at least one of the four bent portions 245 is disposed between the central portion of the recess 24 and the semiconductor circuit 6. Therefore, the generation of cracks and crystal defects in the vicinity of the semiconductor circuit 6 can be effectively reduced, and the above-described effect becomes more remarkable.

<第2実施形態>
図5は、本発明の第2実施形態に係る半導体デバイスが有する凹部を示す平面図である。
Second Embodiment
FIG. 5 is a plan view showing a recess included in a semiconductor device according to the second embodiment of the present invention.

以下、本発明の第2実施形態に係る半導体デバイスについて説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。   Hereinafter, the semiconductor device according to the second embodiment of the present invention will be described. The description will focus on differences from the above-described embodiment, and description of similar matters will be omitted.

第2実施形態の半導体デバイスは、凹部の輪郭形状が異なること以外は、前述した第1実施形態と同様である。なお、前述した実施形態と同様の構成には、同一符号を付してある。また、以下では、辺241および辺242の間にある屈曲部245について代表して説明し、他の屈曲部245については、その説明を省略する。   The semiconductor device of the second embodiment is the same as that of the first embodiment described above except that the contour shape of the recesses is different. In addition, the same code | symbol is attached | subjected to the structure similar to embodiment mentioned above. In the following, the bent portion 245 between the side 241 and the side 242 will be described as a representative, and description of the other bent portion 245 will be omitted.

図5に示すように、本実施形態では、直線部245aの長さL1が、辺241、242の長さL2とほぼ等しくなっている。すなわち、開口部240の輪郭は、略正八角形状となっている。   As shown in FIG. 5, in the present embodiment, the length L1 of the straight portion 245a is substantially equal to the length L2 of the sides 241 and 242. That is, the outline of the opening 240 has a substantially regular octagonal shape.

このような第2実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。   Also according to the second embodiment, the same effects as those of the first embodiment described above can be exhibited.

<第3実施形態>
図6は、本発明の第3実施形態に係る半導体デバイスが有する凹部を示す平面図である。
<Third Embodiment>
FIG. 6 is a plan view showing a recess included in a semiconductor device according to the third embodiment of the present invention.

以下、本発明の第3実施形態に係る半導体デバイスについて説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。   Hereinafter, the semiconductor device according to the third embodiment of the present invention will be described. The description will focus on differences from the above-described embodiment, and description of similar matters will be omitted.

第2実施形態の半導体デバイスは、凹部の輪郭形状が異なること以外は、前述した第1実施形態と同様である。なお、前述した実施形態と同様の構成には、同一符号を付してある。   The semiconductor device of the second embodiment is the same as that of the first embodiment described above except that the contour shape of the recesses is different. In addition, the same code | symbol is attached | subjected to the structure similar to embodiment mentioned above.

図6に示すように、凹部24の開口部240の輪郭は、平面視で、4つの辺241、242、243、244を有する略四角形状(略正方形状)をなしており、各角部に湾曲部246が設けられている。   As shown in FIG. 6, the outline of the opening 240 of the recess 24 has a substantially quadrangular shape (substantially square shape) having four sides 241, 242, 243, and 244 in plan view. A curved portion 246 is provided.

以下、各湾曲部246について詳細に説明するが、各湾曲部246は、互いに同様の構成であるため、以下では、辺241と辺242の間にある湾曲部246について代表して説明し、他の湾曲部246については、その説明を省略する。   Hereinafter, each bending portion 246 will be described in detail. Since each bending portion 246 has the same configuration, the bending portion 246 between the side 241 and the side 242 will be described as a representative. The description of the bending portion 246 is omitted.

湾曲部246は、辺241と辺242の間に位置しており、辺241、242と連続的に接続されている曲線部246aを有している。また、曲線部246aは、略円弧状に湾曲している。このような湾曲部246を有することで、凹部24の角部への応力集中が低減され、角部を起点とするクラックの発生や結晶欠陥の発生を低減することができる。なお、曲線部246aは、曲線の部分を有していれば、円弧状でなくてもよし、一部が直線状になっていてもよい。   The curved portion 246 has a curved portion 246 a that is located between the sides 241 and 242 and is continuously connected to the sides 241 and 242. The curved portion 246a is curved in a substantially arc shape. By having such a curved portion 246, stress concentration at the corner of the recess 24 is reduced, and the generation of cracks and crystal defects starting from the corner can be reduced. In addition, as long as the curve part 246a has the part of a curve, it may not be circular arc shape, and a part may be linear.

このような第3実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。   Also according to the third embodiment, the same effects as those of the first embodiment described above can be exhibited.

<第4実施形態>
図7は、本発明の第4実施形態に係る半導体デバイスが有する凹部を示す平面図である。
<Fourth embodiment>
FIG. 7 is a plan view showing a recess included in a semiconductor device according to the fourth embodiment of the present invention.

以下、本発明の第4実施形態に係る半導体デバイスについて説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。   Hereinafter, the semiconductor device according to the fourth embodiment of the present invention will be described. The description will focus on differences from the above-described embodiment, and the description of the same matters will be omitted.

第4実施形態の半導体デバイスは、凹部の輪郭形状が異なること以外は、前述した第1実施形態と同様である。なお、前述した実施形態と同様の構成には、同一符号を付してある。   The semiconductor device of the fourth embodiment is the same as that of the first embodiment described above except that the contour shape of the recesses is different. In addition, the same code | symbol is attached | subjected to the structure similar to embodiment mentioned above.

図7に示すように、凹部24の開口部240の輪郭は、平面視で、円形状をなしている。言い換えると、開口部240の輪郭は、その全域が湾曲部246で構成されている。このような構成とすることで、凹部24のある部分への応力集中が低減され、クラックの発生や結晶欠陥の発生を低減することができる。   As shown in FIG. 7, the outline of the opening 240 of the recess 24 has a circular shape in plan view. In other words, the entire contour of the opening 240 is configured by the curved portion 246. By adopting such a configuration, the stress concentration on the portion having the recess 24 is reduced, and the occurrence of cracks and crystal defects can be reduced.

このような第4実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。   According to the fourth embodiment, the same effect as that of the first embodiment described above can be exhibited.

<第5実施形態>
図8は、本発明の第5実施形態に係る半導体デバイスを示す断面図である。図9は、図8に示す半導体デバイスが有する圧力センサー素子を示す平面図である。図10は、図9に示す圧力センサー素子を含むブリッジ回路を示す図である。
<Fifth Embodiment>
FIG. 8 is a sectional view showing a semiconductor device according to the fifth embodiment of the present invention. FIG. 9 is a plan view showing a pressure sensor element included in the semiconductor device shown in FIG. FIG. 10 is a diagram showing a bridge circuit including the pressure sensor element shown in FIG.

以下、本発明の第5実施形態に係る半導体デバイスについて説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。   Hereinafter, a semiconductor device according to the fifth embodiment of the present invention will be described. The description will focus on differences from the above-described embodiment, and the description of the same matters will be omitted.

第5実施形態の半導体デバイスは、機能素子の構成が異なることおよび基板の形状が異なること以外は、前述した第1実施形態と同様である。なお、前述した実施形態と同様の構成には、同一符号を付してある。   The semiconductor device of the fifth embodiment is the same as that of the first embodiment described above except that the configuration of the functional elements is different and the shape of the substrate is different. In addition, the same code | symbol is attached | subjected to the structure similar to embodiment mentioned above.

図8に示すように、半導体基板21の空洞部5と重なる部分には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイアフラム215が設けられている。ダイアフラム215は、半導体基板21の下面に有底の凹部216を設けることで形成され、その下面が受圧面215aとなっている。受圧面215aが圧力を受けると、受けた圧力の大きさに応じてダイアフラム215が撓む。   As shown in FIG. 8, a diaphragm 215 that is thinner than the surrounding portion and bends and deforms by receiving pressure is provided in a portion overlapping the cavity 5 of the semiconductor substrate 21. The diaphragm 215 is formed by providing a bottomed recess 216 on the lower surface of the semiconductor substrate 21, and the lower surface serves as a pressure receiving surface 215a. When the pressure receiving surface 215a receives pressure, the diaphragm 215 bends according to the magnitude of the received pressure.

機能素子としての圧力センサー素子8は、図9に示すように、ダイアフラム215に設けられている4つのピエゾ抵抗素子81、82、83、84を有している。また、ピエゾ抵抗素子81〜84は、配線等を介して、互いに電気的に接続され、図10に示すブリッジ回路80(ホイートストンブリッジ回路)を構成して半導体回路6と接続されている。ブリッジ回路80には駆動電圧AVDCを供給する駆動回路(図示せず)が接続されている。そして、ブリッジ回路80は、ダイアフラム215の撓みに基づくピエゾ抵抗素子81〜84の抵抗値変化に応じた信号(電圧)を出力する。そして、出力された信号に基づいて半導体回路6がダイアフラム215に加わった圧力を検出する。   As shown in FIG. 9, the pressure sensor element 8 as a functional element has four piezoresistive elements 81, 82, 83, 84 provided on the diaphragm 215. In addition, the piezoresistive elements 81 to 84 are electrically connected to each other via a wiring or the like, and constitute a bridge circuit 80 (Wheatstone bridge circuit) shown in FIG. The bridge circuit 80 is connected to a drive circuit (not shown) that supplies a drive voltage AVDC. The bridge circuit 80 outputs a signal (voltage) corresponding to a change in resistance value of the piezoresistive elements 81 to 84 based on the deflection of the diaphragm 215. Based on the output signal, the semiconductor circuit 6 detects the pressure applied to the diaphragm 215.

なお、ピエゾ抵抗素子81〜84は、それぞれ、例えば、半導体基板21にリン、ボロン等の不純物をドープ(拡散または注入)することで構成されている。また、これらピエゾ抵抗素子81〜84を接続する配線は、例えば、半導体基板21に、ピエゾ抵抗素子81〜84よりも高濃度でリン、ボロン等の不純物をドープ(拡散または注入)することで構成されている。   Each of the piezoresistive elements 81 to 84 is configured, for example, by doping (diffusing or injecting) an impurity such as phosphorus or boron into the semiconductor substrate 21. Further, the wiring connecting these piezoresistive elements 81 to 84 is constituted, for example, by doping (diffusing or injecting) impurities such as phosphorus and boron into the semiconductor substrate 21 at a higher concentration than the piezoresistive elements 81 to 84. Has been.

半導体回路6には、例えば、ブリッジ回路80に電圧を供給するための駆動回路や、ブリッジ回路80からの出力を温度補償するための温度補償回路や、温度補償回路からの出力から加わった圧力を求める圧力検出回路や、圧力検出回路からの出力を所定の出力形式(CMOS、LV−PECL、LVDS等)に変換して出力する出力回路等が含まれている。   The semiconductor circuit 6 includes, for example, a drive circuit for supplying a voltage to the bridge circuit 80, a temperature compensation circuit for temperature compensation of the output from the bridge circuit 80, and a pressure applied from the output from the temperature compensation circuit. The pressure detection circuit to be obtained, an output circuit for converting the output from the pressure detection circuit into a predetermined output format (CMOS, LV-PECL, LVDS, etc.) and the like are included.

このような第5実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。   According to the fifth embodiment, the same effect as that of the first embodiment described above can be exhibited.

[電子機器]
次に、本発明の電子機器について説明する。
[Electronics]
Next, the electronic apparatus of the present invention will be described.

図11は、本発明の半導体デバイスを備えるモバイル型(またはノート型)のパーソナルコンピューターの構成を示す斜視図である。   FIG. 11 is a perspective view illustrating a configuration of a mobile (or notebook) personal computer including the semiconductor device of the present invention.

この図において、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、表示部1108を備えた表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター1100には、例えば、発振器や圧力センサーとして用いられる半導体デバイス1が内蔵されている。そのため、パーソナルコンピューター1100は、より高性能で、高い信頼性を発揮することができる。   In this figure, a personal computer 1100 includes a main body portion 1104 provided with a keyboard 1102 and a display unit 1106 provided with a display portion 1108. The display unit 1106 is rotated with respect to the main body portion 1104 via a hinge structure portion. It is supported movably. Such a personal computer 1100 incorporates, for example, a semiconductor device 1 used as an oscillator or a pressure sensor. Therefore, the personal computer 1100 can exhibit higher performance and higher reliability.

図12は、本発明の半導体デバイスを備える携帯電話機(PHSも含む)の構成を示す斜視図である。   FIG. 12 is a perspective view showing a configuration of a cellular phone (including PHS) including the semiconductor device of the present invention.

この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204及び送話口1206を備え、操作ボタン1202と受話口1204との間には、表示部1208が配置されている。このような携帯電話機1200には、例えば、発振器や圧力センサーとして用いられる半導体デバイス1が内蔵されている。そのため、携帯電話機1200は、より高性能で、高い信頼性を発揮することができる。   In this figure, a cellular phone 1200 includes a plurality of operation buttons 1202, a earpiece 1204, and a mouthpiece 1206, and a display portion 1208 is disposed between the operation buttons 1202 and the earpiece 1204. Such a cellular phone 1200 incorporates a semiconductor device 1 used as an oscillator or a pressure sensor, for example. Therefore, the cellular phone 1200 can exhibit higher performance and higher reliability.

図13は、本発明の半導体デバイスを備えるデジタルスチールカメラの構成を示す斜視図である。   FIG. 13 is a perspective view showing a configuration of a digital still camera including the semiconductor device of the present invention.

この図には、外部機器との接続についても簡易的に示されている。デジタルスチールカメラ1300は、被写体の光像をCCD(Charge Coupled Device)等の撮像素子により光電変換して撮像信号(画像信号)を生成する。デジタルスチールカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行なう構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCD等を含む受光ユニット1304が設けられている。   In this figure, connection with an external device is also shown in a simplified manner. The digital still camera 1300 generates an imaging signal (image signal) by photoelectrically converting an optical image of a subject using an imaging element such as a CCD (Charge Coupled Device). A display unit 1310 is provided on the back of a case (body) 1302 in the digital still camera 1300, and is configured to display based on an imaging signal from the CCD. The display unit 1310 displays a subject as an electronic image. Functions as a viewfinder. A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in the drawing) of the case 1302.

撮影者が表示部1310に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。また、このデジタルスチールカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図示されるように、ビデオ信号出力端子1312にはテレビモニター1330が、データ通信用の入出力端子1314にはパーソナルコンピューター1340が、それぞれ必要に応じて接続される。更に、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1330や、パーソナルコンピューター1340に出力される構成になっている。このようなデジタルスチールカメラ1300には、例えば、発振器や圧力センサーとして用いられる半導体デバイス1が内蔵されている。そのため、デジタルスチールカメラ1300は、より高性能で、高い信頼性を発揮することができる。   When the photographer confirms the subject image displayed on the display unit 1310 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308. In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. As shown in the figure, a television monitor 1330 is connected to the video signal output terminal 1312 and a personal computer 1340 is connected to the input / output terminal 1314 for data communication as necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1330 or the personal computer 1340 by a predetermined operation. Such a digital still camera 1300 incorporates, for example, a semiconductor device 1 used as an oscillator or a pressure sensor. Therefore, the digital still camera 1300 can exhibit higher performance and higher reliability.

なお、本発明の半導体デバイスを備える電子機器は、図11のパーソナルコンピューター(モバイル型パーソナルコンピューター)、図12の携帯電話機、図13のデジタルスチールカメラの他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター等に適用することができる。   In addition to the personal computer (mobile personal computer) in FIG. 11, the mobile phone in FIG. 12, and the digital still camera in FIG. Inkjet printers), laptop personal computers, televisions, video cameras, video tape recorders, car navigation devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic game devices, word processors, workstations, televisions Telephone, crime prevention TV monitor, electronic binoculars, POS terminal, medical equipment (for example, electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measuring devices, instruments Type (e.g., vehicle, Sky machine, gauges of a ship), can be applied to a flight simulator or the like.

[移動体]
次に、本発明の半導体デバイスを備える移動体について説明する。
図14は、本発明の半導体デバイスを備える移動体を示す斜視図である。
[Moving object]
Next, a moving body provided with the semiconductor device of the present invention will be described.
FIG. 14 is a perspective view showing a moving body including the semiconductor device of the present invention.

自動車(移動体)1500には、半導体デバイス1が搭載されている。半導体デバイス1は、例えば、キーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム(ABS)、エアバック、タイヤ・プレッシャー・モニタリング・システム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、等の電子制御ユニット(ECU:electronic control unit)に広く適用できる。このように、自動車1500は、半導体デバイス1を有しているため、より高性能で、高い信頼性を発揮することができる。   A semiconductor device 1 is mounted on an automobile (mobile body) 1500. The semiconductor device 1 is, for example, keyless entry, immobilizer, car navigation system, car air conditioner, anti-lock brake system (ABS), air bag, tire pressure monitoring system (TPMS), engine control, hybrid The present invention can be widely applied to electronic control units (ECUs) such as battery monitors for automobiles and electric vehicles, and vehicle body attitude control systems. Thus, since the automobile 1500 includes the semiconductor device 1, it can exhibit higher performance and higher reliability.

以上、本発明の半導体デバイス、電子機器および移動体について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、各実施形態を適宜組み合わせてもよい。   As described above, the semiconductor device, the electronic apparatus, and the moving body of the present invention have been described based on the illustrated embodiment. However, the present invention is not limited to this, and the configuration of each unit is an arbitrary function having the same function. It can be replaced with that of the configuration. In addition, any other component may be added to the present invention. Moreover, you may combine each embodiment suitably.

また、前述した各実施形態では、基板に凹部を形成することで、基板と蓋部との間に空洞部を形成した構成について説明しているが、基板と蓋部の構成としては、これに限定されない。例えば、基板に凹部を設けずに、蓋部の下面(基板側)に凹部を形成することで、基板と蓋部との間に空洞部を形成してもよいし、基板および蓋部の間に、枠状の構造体を介在させて、枠状の構造体の内周面と基板の上面とによって凹部を形成してもよい。   In each of the embodiments described above, the configuration in which the cavity is formed between the substrate and the lid by forming the recess in the substrate has been described. It is not limited. For example, a cavity may be formed between the substrate and the lid by forming a recess on the lower surface (substrate side) of the lid without providing the recess in the substrate, or between the substrate and the lid. Alternatively, a recess may be formed by the inner peripheral surface of the frame-shaped structure and the upper surface of the substrate with a frame-shaped structure interposed therebetween.

1……半導体デバイス
2……ベース基板
21……半導体基板
215……ダイアフラム
215a……受圧面
216……凹部
22……第1絶縁膜
23……第2絶縁膜
24……凹部
240……開口部
241、242、243、244……辺
245……屈曲部
245a……直線部
246……湾曲部
246a……曲線部
3……振動素子
31……振動部電極
311……固定部
312……振動体
312a……基部
312b、312c、312d、312e……振動部
313……支持部
32……基板電極
321、322……電極
4……蓋部
41……被覆層
41a……連通孔
411……絶縁層
412……導電層
412a……コンタクト部
42……封止層
421……コンタクト部
43……構造体
431……層間絶縁膜
432……配線層
433……層間絶縁膜
434……配線層
434’……外部接続端子
435……表面保護層
5……空洞部
6……半導体回路
61……MOSトランジスタ
71……壁部
711、712、713、714……突出部
72、72a、72b、72c、72d……柱部
73……補強部
8……圧力センサー素子
80……ブリッジ回路
81、82、83、84……ピエゾ抵抗素子
1100……パーソナルコンピューター
1102……キーボード
1104……本体部
1106……表示ユニット
1108……表示部
1200……携帯電話機
1202……操作ボタン
1204……受話口
1206……送話口
1208……表示部
1300……デジタルスチールカメラ
1302……ケース
1304……受光ユニット
1306……シャッターボタン
1308……メモリー
1310……表示部
1312……ビデオ信号出力端子
1314……入出力端子
1330……テレビモニター
1340……パーソナルコンピューター
1500……自動車
AVDC……駆動電圧
θ11、θ12……角
L1、L2……長さ
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... Base substrate 21 ... Semiconductor substrate 215 ... Diaphragm 215a ... Pressure-receiving surface 216 ... Recess 22 ... 1st insulating film 23 ... 2nd insulating film 24 ... Recessed 240 ... Opening Parts 241, 242, 243, 244 …… Side 245 …… Bent part 245a …… Linear part 246 …… Bent part 246a …… Curve part 3 …… Vibrating element 31 …… Vibrating part electrode 311 …… Fixing part 312 …… Vibrating body 312a …… Base portion 312b, 312c, 312d, 312e …… Vibrating portion 313 …… Supporting portion 32 …… Substrate electrode 321, 322 …… Electrode 4 …… Cover portion 41 …… Coating layer 41a …… Communication hole 411… ... Insulating layer 412 ... Conductive layer 412a ... Contact part 42 ... Sealing layer 421 ... Contact part 43 ... Structure 431 ... Interlayer insulating film 432 ... Wiring layer 4 3 ... Interlayer insulating film 434 ... Wiring layer 434 '... External connection terminal 435 ... Surface protective layer 5 ... Cavity 6 ... Semiconductor circuit 61 ... MOS transistor 71 ... Wall 711, 712, 713, 714 ... Projection 72, 72a, 72b, 72c, 72d ... Column 73 ... Reinforcement 8 ... Pressure sensor element 80 ... Bridge circuit 81, 82, 83, 84 ... Piezoresistive element 1100 ... Personal Computer 1102 …… Keyboard 1104 …… Main body 1106 …… Display unit 1108 …… Display unit 1200 …… Mobile phone 1202 …… Operation buttons 1204 …… Earpiece 1206 …… Speaker 1208 …… Display unit 1300 …… Digital Still camera 1302 …… Case 1304 …… Light receiving unit 1306 …… Shutter button 130 …… Memory 1310 …… Display 1312 …… Video signal output terminal 1314 …… Input / output terminal 1330 …… TV monitor 1340 …… Personal computer 1500 …… Automotive AVDC …… Drive voltage θ11, θ12 …… Angle L1, L2… …length

Claims (10)

基板と、
前記基板の主面に開口する開口部を有する凹部と、
前記基板上に配置されている回路と、を有し、
前記基板の平面視にて、前記開口部の輪郭は、鈍角に曲がっている屈曲部と湾曲している湾曲部の少なくとも一方を備えていることを特徴とする半導体デバイス。
A substrate,
A recess having an opening opening in the main surface of the substrate;
A circuit disposed on the substrate,
The semiconductor device according to claim 1, wherein the outline of the opening includes at least one of a bent portion bent at an obtuse angle and a curved portion bent.
前記基板は、結晶性基板である請求項1に記載の半導体デバイス。   The semiconductor device according to claim 1, wherein the substrate is a crystalline substrate. 前記屈曲部および前記湾曲部の少なくとも一方は、前記凹部の中心部と前記回路との間に位置している請求項1または2に記載の半導体デバイス。   3. The semiconductor device according to claim 1, wherein at least one of the bent portion and the curved portion is located between a center portion of the concave portion and the circuit. 前記開口部の輪郭は、前記屈曲部または前記湾曲部を有する角部を備えている請求項1ないし3のいずれか1項に記載の半導体デバイス。   4. The semiconductor device according to claim 1, wherein a contour of the opening includes a corner having the bent portion or the curved portion. 5. 前記凹部の開口部を覆う蓋部を有している請求項1ないし4のいずれか1項に記載の半導体デバイス。   The semiconductor device according to claim 1, further comprising a lid that covers the opening of the recess. 前記凹部の底部に配置されている機能素子を有している請求項1ないし5のいずれか1項に記載の半導体デバイス。   The semiconductor device according to claim 1, further comprising a functional element disposed at a bottom of the recess. 前記機能素子は、振動素子である請求項6に記載の半導体デバイス。   The semiconductor device according to claim 6, wherein the functional element is a vibration element. 前記機能素子は、圧力センサー素子である請求項6に記載の半導体デバイス。   The semiconductor device according to claim 6, wherein the functional element is a pressure sensor element. 請求項1ないし8のいずれか1項に記載の半導体デバイスを有していることを特徴とする電子機器。   An electronic apparatus comprising the semiconductor device according to claim 1. 請求項1ないし8のいずれか1項に記載の半導体デバイスを有していることを特徴とする移動体。   A moving body comprising the semiconductor device according to claim 1.
JP2015044368A 2015-03-06 2015-03-06 Semiconductor device, electronic apparatus, and movable body Withdrawn JP2016163915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015044368A JP2016163915A (en) 2015-03-06 2015-03-06 Semiconductor device, electronic apparatus, and movable body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015044368A JP2016163915A (en) 2015-03-06 2015-03-06 Semiconductor device, electronic apparatus, and movable body

Publications (1)

Publication Number Publication Date
JP2016163915A true JP2016163915A (en) 2016-09-08

Family

ID=56876418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015044368A Withdrawn JP2016163915A (en) 2015-03-06 2015-03-06 Semiconductor device, electronic apparatus, and movable body

Country Status (1)

Country Link
JP (1) JP2016163915A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393155B2 (en) 2018-08-29 2023-12-06 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Sensor device and method of manufacturing the sensor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11118642A (en) * 1997-08-13 1999-04-30 Unisia Jecs Corp Pressure sensor
JP2011193109A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electronic device
JP2014211405A (en) * 2013-04-22 2014-11-13 セイコーエプソン株式会社 Mems pressure sensor, electronic device, altimeter, electronic apparatus and movable body

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11118642A (en) * 1997-08-13 1999-04-30 Unisia Jecs Corp Pressure sensor
JP2011193109A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electronic device
JP2014211405A (en) * 2013-04-22 2014-11-13 セイコーエプソン株式会社 Mems pressure sensor, electronic device, altimeter, electronic apparatus and movable body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393155B2 (en) 2018-08-29 2023-12-06 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Sensor device and method of manufacturing the sensor device

Similar Documents

Publication Publication Date Title
JP6083214B2 (en) Oscillator, electronic device, and moving object
JP6575187B2 (en) Physical quantity sensor, physical quantity sensor device, electronic device and mobile object
JP6822118B2 (en) Oscillators, oscillators, electronics, and mobiles
JP2016048176A (en) Physical quantity sensor, electronic equipment and mobile body
JP2017125753A (en) Electronic device, electronic apparatus, and moving body
US20150340968A1 (en) Mems structure, electronic apparatus, and moving object
JP2014033389A (en) Vibration device, electronic device, electronic apparatus, and movable body
JP2016163915A (en) Semiconductor device, electronic apparatus, and movable body
TWI657659B (en) Electronic device, electronic device and moving body
JP2015001420A (en) Gyro sensor element, gyro device, electronic device, and mobile
JP2015230272A (en) Functional element, electronic equipment, and mobile body
US20150315011A1 (en) Mems structure, electronic apparatus, and moving object
JP6439505B2 (en) Semiconductor devices, electronic equipment and mobile objects
JP6443136B2 (en) Semiconductor devices, electronic equipment and mobile objects
JP2017034334A (en) Electronic device, electronic apparatus, and movable body
JP2016122981A (en) Monitoring element and manufacturing method of oscillator
JP2017034435A (en) Vibrator, manufacturing method therefor, oscillator, electronic apparatus and moving body
JP6264839B2 (en) Vibration element, vibrator, oscillator, electronic device, and moving object
JP2015137991A (en) Functional elements, sensor device, electronic apparatus and movable body
US9446942B2 (en) Electronic part, electronic apparatus, and moving object
JP2016208071A (en) Vibrator, oscillator, electronic apparatus, and mobile body
JP2017034578A (en) Electronic device, manufacturing method of electronic device, electronic apparatus, and movable body
JP2016174329A (en) Mems oscillator, electronic apparatus and mobile body
JP2016076830A (en) Vibrator, oscillator, electronic apparatus and moving body
JP6852569B2 (en) MEMS elements, electronics and mobiles

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180820