JP2016162913A - Semiconductor module and manufacturing method of the same - Google Patents
Semiconductor module and manufacturing method of the same Download PDFInfo
- Publication number
- JP2016162913A JP2016162913A JP2015041163A JP2015041163A JP2016162913A JP 2016162913 A JP2016162913 A JP 2016162913A JP 2015041163 A JP2015041163 A JP 2015041163A JP 2015041163 A JP2015041163 A JP 2015041163A JP 2016162913 A JP2016162913 A JP 2016162913A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- power semiconductor
- semiconductor module
- semiconductor element
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000011347 resin Substances 0.000 claims abstract description 59
- 229920005989 resin Polymers 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 49
- 238000007789 sealing Methods 0.000 claims description 48
- 238000005480 shot peening Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 abstract 1
- 230000001788 irregular Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 98
- 239000000463 material Substances 0.000 description 57
- 238000012986 modification Methods 0.000 description 49
- 230000004048 modification Effects 0.000 description 49
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 24
- 230000035939 shock Effects 0.000 description 18
- 230000035882 stress Effects 0.000 description 16
- 238000007747 plating Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000004033 plastic Substances 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005336 cracking Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- -1 polybutylene terephthalate Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000002407 reforming Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000004065 wastewater treatment Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体モジュールおよびその製造方法に関するものである。 The present invention relates to a semiconductor module and a manufacturing method thereof.
従来、パワー半導体などの半導体素子を搭載した半導体モジュールが知られている。このような半導体モジュールにおいて、半導体素子上には、アルミニウム(Al)などからなる電極が形成されている。この電極上にワイヤなどの配線部材を接合し、半導体素子間、半導体素子と回路パターンなどとの接続を行っている。
ここで、半導体モジュールの動作時には、半導体素子の発熱と半導体モジュールを構成する部材間の線膨張係数差に起因する熱応力が生じる。特に、従来の半導体素子上の電極では、電極に生じる熱応力によって、電極が変形し亀裂が発生する場合があった。また、このような電極の変形や亀裂に起因して、半導体モジュールの機械的・電気的特性が劣化する場合があった。
Conventionally, a semiconductor module on which a semiconductor element such as a power semiconductor is mounted is known. In such a semiconductor module, an electrode made of aluminum (Al) or the like is formed on the semiconductor element. A wiring member such as a wire is bonded onto the electrode to connect between the semiconductor elements and between the semiconductor elements and the circuit pattern.
Here, during the operation of the semiconductor module, heat stress is generated due to the heat generation of the semiconductor element and the difference in linear expansion coefficient between the members constituting the semiconductor module. In particular, in a conventional electrode on a semiconductor element, the electrode may be deformed and cracked due to thermal stress generated in the electrode. In addition, the mechanical and electrical characteristics of the semiconductor module may deteriorate due to such deformation and cracking of the electrode.
そこで、半導体素子上のAlなどからなる電極の硬度を大きくし、電極の変形を抑制する構造が提案されている。例えば、特許文献1では、Alなどからなる電極上に、Alよりも線膨張係数が小さく、硬度の大きいニッケル(Ni)などからなるめっき膜を金属保護膜として形成することで、半導体モジュール動作時の電極の変形を抑制している。また、特許文献2では、Alなどからなる電極にイオン注入法を用いて砒素を注入し、電極の硬度を高めることで電極の変形を抑制している。
Therefore, a structure has been proposed in which the hardness of the electrode made of Al or the like on the semiconductor element is increased to suppress the deformation of the electrode. For example, in
封止樹脂を熱により硬化させるトランスファーモールド工程などにより半導体素子や回路パターンなどを封止した半導体モジュールでは、半導体モジュールの動作時に生じる熱応力により、半導体素子と封止樹脂が剥離するという課題がある。半導体素子と封止樹脂の剥離は半導体モジュールの絶縁不良や、半導体素子の電極上に接合された配線部材の断線などを引き起こし、半導体モジュールの機械的・電気的特性を劣化させる。一方、特許文献1および特許文献2に開示された半導体モジュールでは、半導体素子と封止樹脂の密着力は従来の半導体モジュールとほぼ同じであり、半導体素子と封止樹脂との剥離という課題は未解決である。
In a semiconductor module in which a semiconductor element or a circuit pattern is sealed by a transfer molding process for curing the sealing resin by heat, there is a problem that the semiconductor element and the sealing resin are peeled off due to thermal stress generated during operation of the semiconductor module. . Separation of the semiconductor element and the sealing resin causes poor insulation of the semiconductor module, disconnection of the wiring member bonded on the electrode of the semiconductor element, and the like, and degrades the mechanical and electrical characteristics of the semiconductor module. On the other hand, in the semiconductor modules disclosed in
また、特許文献1に開示された半導体モジュールにあっては、電極にめっき膜を形成するため、当該めっき膜の形成工程(めっき工程)に起因してめっき排水が発生する。めっき工程では環境負荷の高い材料を使用し、さらにめっき排水は各種金属イオンなどを含んでいるため、環境負荷低減のためにめっき排水処理を行う必要がある。また、めっき膜を形成するため、電極の洗浄や複数回のジンケート処理などが必要となり、半導体モジュールの製造工程が煩雑化する。
Moreover, in the semiconductor module disclosed in
また、特許文献2のような半導体モジュールでは、電極にイオン注入法を用いてイオンを注入する場合、イオン注入を行うため真空中に半導体モジュールを配置したり、高エネルギーイオン加速装置を用いたりする必要があるため、製造工程が煩雑化する。
In addition, in a semiconductor module such as
本発明は、上述のような問題を解決するためになされたもので、半導体素子上の電極の変形や亀裂の発生を抑制可能であるとともに、半導体素子と封止樹脂の剥離を抑制可能な半導体モジュールを提供することを目的とする。 The present invention has been made to solve the above-described problems, and is a semiconductor capable of suppressing the deformation and cracking of electrodes on a semiconductor element and suppressing the peeling of the sealing resin from the semiconductor element. The purpose is to provide modules.
この発明に従った半導体モジュールは、回路パターンが形成された絶縁部材と、回路パターン上に配置され、表面に改質層が形成された電極を含む半導体素子と、電極の表面に接続された配線部材とを備え、改質層の硬度は、電極における改質層以外の部分の硬度より高く、改質層の表面は凹凸部を含む。 A semiconductor module according to the present invention includes an insulating member having a circuit pattern formed thereon, a semiconductor element including an electrode disposed on the circuit pattern and having a modified layer formed on the surface, and a wiring connected to the surface of the electrode And the hardness of the modified layer is higher than the hardness of the portion other than the modified layer in the electrode, and the surface of the modified layer includes an uneven portion.
この発明に従った半導体モジュールの製造方法は、電極を含む半導体素子を準備する工程と、電極の表面に改質層を形成する工程と、電極の表面に配線部材を接続する工程とを備え、改質層を形成する工程では、電極における改質層以外の部分の硬度より高い硬度を有するとともに凹凸部を含む改質層が形成される。 A method of manufacturing a semiconductor module according to the present invention includes a step of preparing a semiconductor element including an electrode, a step of forming a modified layer on the surface of the electrode, and a step of connecting a wiring member to the surface of the electrode. In the step of forming the modified layer, a modified layer having a hardness higher than the hardness of the portion other than the modified layer in the electrode and including the uneven portion is formed.
上述した半導体モジュールによれば、電極に塑性変形を付与し電極の硬度を大きくすることにより、電極の変形や亀裂の発生を抑制することができる。さらに、電極が凹凸形状となることにより、電極と封止樹脂との密着性が向上し、パワー半導体素子と封止樹脂の剥離を抑制することができる。また、パワー半導体素子上の電極自体を改質する工程により、電極にめっき膜を形成する場合に比べて製造工程を簡略化できる。 According to the semiconductor module described above, it is possible to suppress the deformation and cracking of the electrode by imparting plastic deformation to the electrode and increasing the hardness of the electrode. Furthermore, when the electrode has an uneven shape, the adhesion between the electrode and the sealing resin is improved, and peeling of the power semiconductor element and the sealing resin can be suppressed. Further, the process of modifying the electrode itself on the power semiconductor element can simplify the manufacturing process as compared with the case where a plating film is formed on the electrode.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
<半導体モジュールの構成>
図1は、本発明の実施の形態1に係る半導体モジュールの構成を概略的に示す断面模式図である。図1を参照しながら、本発明の実施の形態1に係る半導体モジュールの一例であるパワー半導体モジュールの構成を説明する。なお、ここでパワー半導体モジュールとは、電力の制御や供給などを行う半導体素子(パワー半導体素子とも言う)を搭載した半導体モジュールを意味する。
(Embodiment 1)
<Configuration of semiconductor module>
FIG. 1 is a schematic cross-sectional view schematically showing a configuration of a semiconductor module according to
図1に示すパワー半導体モジュール100は、放熱板9と、放熱板9上に設けられた絶縁部材7と、絶縁部材7上に形成された回路パターン6と、回路パターン6上に配置され、図示しない電極改質層が表面に形成された電極2を含む半導体素子としてのパワー半導体素子3と、電極2上に配置された配線部材としてのワイヤ1とを主に備えている。絶縁部材7では、回路パターン6が形成される面と反対側の面に金属パターン8が形成されている。金属パターン8と放熱板9は絶縁基板接合材51を介して接合されている。パワー半導体素子3は素子接合材5を介して回路パターン6に接合されている。
A
パワー半導体モジュール100は、絶縁部材7と、回路パターン6と、金属パターン8と、パワー半導体素子3と、ワイヤ1とを収納するケース10をさらに備える。ケース10は、放熱板9において絶縁部材7と対向する面(上部表面)の外周部に接続されている。つまり、ケース10は放熱板9の上部表面の外周部に接続された環状の側壁部となっている。
The
ケース10には主端子4が配置されている。主端子4は、一方の端部がケース10の内周面側に露出する。また、主端子4において上記一方の端部と反対側に位置する他方の端部は、ケース10の外側に突出するように延びる。電極2に一方の端部が接続されたワイヤ1において、他方の端部は絶縁部材7の表面に形成された回路パターン6の一部に接続されている。また、他のワイヤ1は、当該回路パターン6と主端子4とを接続するように配置される。
A
このケース10と放熱板9の上部表面とにより囲まれた領域(ケース10の内周領域)に第1の封止樹脂11が充填されている。当該内周領域には、絶縁部材7とパワー半導体素子3とワイヤ1とが配置されている。異なる観点から言えば、回路パターン6が形成された絶縁部材7と、金属パターン8と、パワー半導体素子3と、ワイヤ1とが第1の封止樹脂11により封止されている。
A region (inner peripheral region of the case 10) surrounded by the
ワイヤ1が接続された電極2の表面には、電極2における電極改質層以外の部分より高い硬度を有するとともに、表面に凹凸部を有する電極改質層22(図6参照)が形成されている。なお、電極改質層22については後述する。
On the surface of the
<半導体モジュールの製造方法>
次に、図2を参照しながら、本発明の実施の形態1に係るパワー半導体モジュール100の製造方法について説明する。
<Semiconductor module manufacturing method>
Next, a method for manufacturing the
まず、図2に示す準備工程(S1)を実施する。具体的には、絶縁部材7の一方の面上に回路パターン6形成され、他方の面上に金属パターン8が形成された絶縁基板と、表面に電極2が形成されたパワー半導体素子3と、放熱板9とを準備する。そして、放熱板9上に絶縁基板接合材51を介して金属パターン8が放熱板9側となるように絶縁基板を置く。また、絶縁基板の回路パターン6上に素子接合材5を介してパワー半導体素子3を配置する。
First, the preparation step (S1) shown in FIG. 2 is performed. Specifically, an insulating substrate in which a
このように放熱板9、絶縁基板およびパワー半導体素子3を積層した積層体をリフロー炉に入れ、加熱処理する。このような加熱処理により、絶縁基板接合材51および素子接合材5が融解する。その後、リフロー炉から当該積層体を取り出して絶縁基板接合材51および素子接合材5を冷却して凝固させることにより、放熱板9と絶縁基板とパワー半導体素子3とが接合される。
Thus, the laminated body which laminated | stacked the
次に、電極2に改質層を形成する工程(S2)を実施する。具体的には、電極2の表面に塑性変形を付与することにより電極改質層22を形成する。以下、図3〜図6を用いて工程(S2)の詳細を説明する。なお、図3〜図6は、電極2に改質層(電極改質層22)を形成する工程(S2)を説明するための図であり、図3は工程(S2)の開始直前、図4は工程(S2)の開始直後、図5は工程(S2)の終了直前、図6は工程(S2)の終了直後を示す、電極2の拡大断面模式図である。
Next, a step (S2) of forming a modified layer on the
図3に示すように、電極2はパワー半導体素子3上に形成されている。この工程(S2)の実施前においては、電極2は電極未改質層21で構成されている。具体的には、電極2はリフロースパッタや高温スパッタなどの従来周知の成膜方法により形成された金属膜などの導電体膜であって、表面に改質処理などが施されていないものであってもよい。なお、パワー半導体素子3には、図示しないトレンチ型のIGBT構造などが形成されていてもよい。
As shown in FIG. 3, the
次に、図4に示すように、衝撃波13を電極2の表面(電極未改質層21の表面)に照射する。衝撃波13を受けた電極未改質層21は、衝撃波13によって表面層が塑性変形することにより局所的に改質される。この結果、電極2の表面に改質された部分である電極改質層22が形成される。また、電極未改質層21の表面に入射した衝撃波13は、電極未改質層21中を球面状に広がるように伝播するため、衝撃波13が照射されて塑性変形した領域である電極改質層22の表面形状は、当該衝撃は13の伝搬状態を反映した球面状の凹形状となる。
Next, as shown in FIG. 4, the
次に、図5に示すように、衝撃波13を図4で照射した箇所から所定の距離だけ離れた箇所に照射する。このように衝撃波の照射箇所を所定のピッチで移動させる(衝撃波の照射箇所を走査する)ことにより、電極2の表面の電極改質層22が形成された領域を広げる。
Next, as shown in FIG. 5, the
電極2の表面において衝撃波13が照射・走査された領域には、図6に示すように、電極改質層22が形成される。さらに、衝撃波13が照射・走査された電極改質層22の表面形状は、球面状の凹形状である表面形状を有する塑性変形領域が連続的に形成されることにより、凹凸形状となる。この結果、図6に示すように電極2の表面に電極改質層22が形成される。
As shown in FIG. 6, an
なお、このような凹凸形状を形成するために、上述のように照射領域をずらしながら衝撃波13を間欠的に照射するようにしてもよいが、照射領域をずらしながら衝撃波13の照射強度を変動させてもよい。このようにしても、電極改質層22の表面に、複数の凹形状部が連なったような凹凸部を形成できる。
In order to form such an uneven shape, the
ここで、工程(S2)において形成された電極改質層22は、電極未改質層21よりも硬度が大きくなる。すなわち、電極改質層22の降伏応力(0.2%耐力)は、電極未改質層21の降伏応力(0.2%耐力)よりも大きい。
Here, the electrode modified
なお、電極改質層22は、必ずしも電極2の表面全域に形成される必要はなく、電極2の表面の一部に形成されてもよい。また、ここでは、電極2は一層の膜で構成される例を説明しているが、電極2の構成はこれに限定されない。たとえば、図3に示す電極2を複数の層からなる膜で構成し、当該複数の膜からなる電極2の表面(最上層に位置する膜の表面)に電極改質層22を形成してもよい。
The
また、図6では、工程(S2)の終了後、電極2が電極改質層22と電極未改質層21とで構成されているが、工程(S2)終了後の電極2の構成はこれに限定されない。たとえば、ステップS1の終了後、電極2が電極改質層22のみで構成されてもよい。
In FIG. 6, the
衝撃波13を電極2に照射する方法としては、好ましくは、レーザピーニング法またはショットピーニング法を用いる。レーザピーニング法とは、たとえば短パルスレーザを材料表面に照射することによって材料表面をアブレーションし、アブレーションの際に発生する衝撃波を材料内部へ伝播させる方法である。ここで、アブレーションとは、材料を構成する元素が、原子、ラジカルなどの形態で爆発的に放出されることである。また、ショットピーニング法とは、材料表面に鋼球などの硬質の媒体(紛体)を高速で打ち込み、当該材料の表面を塑性変形させる方法である。また、このように塑性変形した部分である電極改質層22は、圧縮応力が付与された状態とすることができる。そして、当該圧縮応力が付与されることにより、電極改質層22に多少の引張応力が印加された場合であっても、当該引張応力を上述した圧縮応力により相殺することで、電極2での亀裂などの発生を抑制することができる。
As a method for irradiating the
次に、図2に示すように配線部材の接合工程(S3)を実施する。具体的には、電極改質層22が形成された電極2上に配線部材としてのワイヤ1を接合する。接合部材を電極2に接合する方法としては、任意の方法を利用できるが、本発明の実施の形態1にかかるパワー半導体モジュール100では、ワイヤ1などの配線部材をワイヤボンディング法などにより電極2に接合する。ワイヤボンディング法とは、ワイヤなどの配線部材に荷重と超音波振動を印加して配線部材を被接合部(電極2の電極改質層22)に接合する方法である。
Next, as shown in FIG. 2, a wiring member joining step (S3) is performed. Specifically, the
なお、ワイヤ1は、必ずしも電極2の電極改質層22上に接合される必要はなく、電極2のうち電極改質層22が形成されていない領域(電極2の表面において電極未改質層21が露出した部分)へ接合されてもよい。
The
次に、図2に示す仕上げ工程(S4)を実施する。具体的には、図1に示すケース10を放熱板9に接合する工程、ケース10の主端子4にワイヤ1を介して回路パターン6などを接続する工程、ケース10の内周側に第1の封止樹脂11を配置し固化する工程などを実施することにより、図1に示すパワー半導体モジュール100を得ることができる。
Next, the finishing step (S4) shown in FIG. 2 is performed. Specifically, the step of joining the
<半導体モジュールの変形例の構成>
次に、本発明の実施の形態1に係るパワー半導体モジュール100の変形例について、図7を参照しながら説明する。図7は、図1に示したパワー半導体モジュール100の変形例を説明するための断面模式図である。
<Configuration of Modified Example of Semiconductor Module>
Next, a modification of the
図7に示したパワー半導体モジュール101は、基本的には図1に示したパワー半導体モジュール100と同様の構成を備え、同様の効果を得ることができるが、以下の構成が図1に示したパワー半導体モジュール100と異なっている。すなわち、図7に示したパワー半導体モジュール101では、放熱板9の表面に直接絶縁部材71が接続されており、図1に示した金属パターン8と絶縁基板接合材51が配置されていない。つまり、図7に示したパワー半導体モジュール101は、放熱板9と、放熱板9上に設けられた絶縁部材71と、絶縁部材71上に形成された回路パターン6と、回路パターン6上に配置され、図示しない電極改質層22が表面に形成された電極2を備えたパワー半導体素子3と、電極2上に配置されたワイヤ1と、ケース10とを主に備えている。絶縁部材71は、回路パターン6が形成される面と反対側の面が、放熱板9に接合されている。パワー半導体素子3は素子接合材5を介して回路パターン6に接合されている。ケース10は、絶縁部材71の上部表面(回路パターン6が形成された側の表面)の外周部に接続されている。ケース10と絶縁部材71とにより囲まれた領域(ケース10の内周側の領域)には、回路パターン6と、パワー半導体素子3と、ワイヤ1とを封止する第1の封止樹脂11が充填されている。
The
<半導体モジュールの変形例の製造方法>
図7に示したパワー半導体モジュール101の製造方法は、基本的には図1に示したパワー半導体モジュール100の製造方法と同様であるが、図2に示した準備工程(S1)の内容が一部異なる。すなわち、図7に示したパワー半導体モジュール101の製造方法では、まず準備工程(S1)において、放熱板9の一方の面上に絶縁部材71が接合され、さらに絶縁部材71上に回路パターン6が接合された金属基板と、表面に電極2が形成されたパワー半導体素子3とを準備する。そして、金属基板の回路パターン6上に素子接合材5を介してパワー半導体素子3を配置する。このように金属基板とパワー半導体素子3とを積層した積層体をリフロー炉に入れ、加熱処理する。この加熱処理により、素子接合材5が融解する。その後、リフロー炉から当該積層体を取り出して素子接合材5を冷却して凝固させることにより、金属基板とパワー半導体素子3とが接合される。
<Method for Manufacturing Modified Example of Semiconductor Module>
The manufacturing method of the
その後、図2に示した工程(S2)〜(S4)を実施することにより、図7に示したパワー半導体モジュール101を得ることができる。
Then, the
なお、上述したパワー半導体モジュール100、101の製造方法では、放熱板9と絶縁基板とパワー半導体素子3、あるいは金属基板とパワー半導体素子3を接合した後、電極2の表面に電極改質層22を形成したが、電極改質層22を形成する工程順序はこれに限定されない。たとえば、予め電極2において電極改質層22が形成されているパワー半導体素子3を準備してから、放熱板9と絶縁基板とパワー半導体素子3、あるいは金属基板とパワー半導体素子3を接合してもよい。また、電極2が形成されたパワー半導体素子3がチップ状に切断される前、すなわちウエハの状態で、電極2の表面に電極改質層22を形成してもよい。
In the manufacturing method of the
<半導体モジュールの各構成要素について>
ここで、図1および図7に示したパワー半導体モジュール100、101を構成するパワー半導体素子3は、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、フリーホイール・ダイオード(FWD:Free Wheel Diode)などであってもよい。また、当該パワー半導体素子3は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)であってもよい。上述したパワー半導体モジュール100、101では、パワー半導体素子3の数が一つの場合を示しているが、パワー半導体モジュール100、101に含まれるパワー半導体素子3の数は一つに限定されるものではなく、2以上の複数であってもよい。パワー半導体モジュール100、101が適用される回路設計に対応して、複数個のパワー半導体素子3を適宜選択して用いることができる。
<About each component of the semiconductor module>
Here, the
また、ワイヤ1の材料としては、アルミニウム(Al)や銅(Cu)などを主成分とした合金が用いられているが、これに限定されるものではなく、他の金属材料を用いてもよい。また、パワー半導体モジュール100、101では、電極2上の配線部材としてワイヤ1が用いられているが、これに限定されるものではない。例えば、Cuなどを主体とした合金からなる板状の配線部材を、電極2上にはんだなどを用いて接合してもよい。板状の配線部材を電極2上に接合する場合、板状の配線は主端子4と一体となっていてもよい。
Further, as the material of the
絶縁部材7を構成する材料としては、無機材料であるセラミックス、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化珪素(Silicon Nitride)等を用いることができる。また、絶縁部材71の材料としては、有機材料、例えばエポキシ樹脂、ポリイミド樹脂、シアネート系樹脂等に、セラミックスフィラーを充填したものを用いてもよい。また、セラミックスフィラーの材料としては、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化ホウ素(Boron Nitride)等を用いてもよい。
As a material constituting the insulating member 7, ceramics which are inorganic materials, such as alumina (Aluminum Oxide), aluminum nitride (Aluminum Nitride), silicon nitride (Silicon Nitride), and the like can be used. Moreover, as a material of the insulating
回路パターン6を構成する材料には、たとえば銅を用いることができるが、他の導電性材料を用いてもよい。たとえば、回路パターン6を構成する材料として、絶縁部材7、71と直接接合法又は活性金属接合法で接合でき、かつ電気伝導性を有する材料を用いることができる。なお、直接接合法は、回路パターン6を構成する材料(たとえば銅)と、絶縁部材7、71の材料(たとえば無機材料)との直接反応により回路パターン6と絶縁部材7、71とを接合する方法である。また、活性金属接合法は、チタンやジルコニウム等の活性金属を添加したろう材を介して、絶縁部材7、71と回路パターン6とを接合する方法である。回路パターン6は、パワー半導体モジュール100、101が構成する回路の設計に応じて、選択的に形成されていてもよい。
For example, copper can be used as the material constituting the
図1に示した金属パターン8の材料としては、たとえば銅を用いることができるが、これに限定されるものではない。金属パターン8の材料としては、絶縁部材7と直接接合法又は活性金属接合法で接合でき、絶縁基板接合材51を介して放熱板9に接合できる材料を用いることができる。金属パターン8の材料としてより好ましくは、熱伝導性の良い材料を用いることができる。ここでの金属パターン8は、絶縁部材7と放熱板9とを絶縁基板接合材51を介して接合するために設けられている。さらに、金属パターン8は、パワー半導体モジュール100稼働時に、モジュール内部で発生する熱を放熱板9に伝えるという機能を有する。絶縁部材7と放熱板9とを、絶縁基板接合材51を介さずに接合する場合は、図7に示す絶縁部材71が用いられる。上述のようにフィラーを添加した樹脂材料からなる絶縁部材71は、放熱板9に塗布して硬化させることで放熱板9に接合できるからである。
As a material of the
放熱板9の材料としては、たとえば銅を用いることができるが、これに限定されるものではなく、熱伝導性が良い任意の材料を用いることができる。たとえば、放熱板9の材料として、炭化珪素とアルミニウムとの複合材(Al−SiC)を用いてもよい。放熱板9は、パワー半導体モジュール100、101稼働時に、モジュール内部に発生する熱を外部へ放熱する機能と、モジュールの筐体の一部としての機能とを有する。図1においては、ケース10の下に放熱板9が設けられているが、放熱板9の一部をケース10が覆っている構成としてもよい。たとえば、放熱板9の外周部分(外周端面)をケース10が囲むように、ケース10が配置されていてもよい。上述した放熱板9の放熱機能を確保する観点から、放熱板9において絶縁部材7と対向する面と反対側の面(又は放熱板9において絶縁部材71が接合された面と反対側の面)、すなわち図1または図7における放熱板9の下面が、モジュール外部に露出し、パワー半導体モジュール100、101の内部で発生する熱を放熱できるようになっていればよい。
As a material of the
素子接合材5および絶縁基板接合材51の材料としては、たとえばはんだを用いることができるが、これに限定されるものではない。素子接合材5および絶縁基板接合材51の材料としては、たとえば銀ナノ粒子ペースト、又はいわゆる導電性接着剤であるエポキシ樹脂を含む銀ペーストを用いてもよい。
As a material of the
ケース10の材料としては、耐熱性の高い絶縁性の材料を用いることができる。たとえば、ケース10の材料として、ポリフェニレンサルファイド(Poly Phenylen Sulfide)やポリブチレンテレフタレート(Poly Butylene Terephthalate)等の耐熱性の高い熱可塑性樹脂を用いることができる。
As a material of the
第1の封止樹脂11としては、たとえばシリコン樹脂を用いることができるが、これに限定されるものではない。第1の封止樹脂11としては、たとえばウレタン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ゴム材等を用いてもよい。また、第1の封止樹脂11の構成として、ゲル状のシリコン樹脂の上に、エポキシ樹脂を重ねるといった樹脂を積層した積層構造を採用してもよい。
As the first sealing
電極2の材料としては、電気的特性、およびパワー半導体モジュールの製造方法における好ましい機械的特性を考慮し、Al、Cu、銀(Ag)、ニッケル(Ni)、金(Au)からなる群から選択されるいずれかを用いることができる。また、電極2の材料として、上述した金属の群から選択されるいずれかを主体とした合金を用いてもよい。
The material of the
電極改質層22は、電極2における電極未改質層21より硬度が高くなっている層である。また、電極改質層22の表面形状は凹凸形状を含む。また、電極改質層22は圧縮応力が付与された領域である。電極改質層22の形成方法としては、電極2の表面を塑性変形させて凹凸形状を形成するとともに、形成された電極改質層22の硬度を加工前に比べて高めることが可能であれば任意の方法を用いることができる。
The electrode modified
<本実施の形態に係るパワー半導体モジュールによる効果>
本発明の実施の形態1に係るパワー半導体モジュール100、101は、以上のような構成及び製造方法としたことにより、パワー半導体素子3表面の電極2に塑性変形を付与し、電極2の表面に形成された電極改質層22の硬度を電極未改質層21よりも大きくしている。そのため、パワー半導体モジュール100、101の動作時に発生する熱による熱応力に起因した、電極2における変形や亀裂の発生を抑制できる。
<Effects of power semiconductor module according to the present embodiment>
The
すなわち、本発明の実施の形態1に係るパワー半導体モジュール100、101では、電極2の表面に衝撃波13を照射し、衝撃波13によって電極2に塑性変形を付与することで、電極2の表面に硬度が電極未改質層21よりも大きい電極改質層22を形成する。そして、このような電極改質層22を形成することにより、電極2の疲労寿命が向上する。
That is, in the
ここで、発明者らが実施した、本発明の実施の形態1に係るパワー半導体モジュールの電極に生じるひずみに関する解析結果の一例を図8に示す。図8に示すグラフにおいて、縦軸はアルミニウム電極(Al電極)を基準とした場合のひずみの倍率を示し、横軸は電極の種類を示している。
Here, FIG. 8 shows an example of an analysis result on distortion generated in the electrodes of the power semiconductor module according to
ここでは、パワー半導体モジュール動作時のパワー半導体素子発熱による温度履歴および電極2とパワー半導体素子3の線膨張係数差に起因して、電極2に生じるひずみの大きさを評価した。評価対象の電極2の構成は、試料1として厚さ5μmのAl電極、試料2として厚さ5μmのAl電極上に厚さ5μmのNiめっき膜を形成した構成、試料3として厚さ5μmのAl電極の電極表面から2.5μmの深さまで電極改質層22を形成した構成を採用した。そして、これら試料1〜試料3について、上記歪の大きさを評価した。このとき、電極改質層の0.2%耐力はAl電極の2.5倍とした。
Here, the magnitude of the strain generated in the
図8に示す解析結果から、電極表面に生じるひずみの大きさは、Al電極上に電極改質層を形成した構成(試料3)を採用することで、Al電極上にNiめっき膜を形成した場合(試料2)と同等まで低下することがわかる。したがって、Al電極上に電極改質層を形成することで、パワー半導体素子の発熱とパワー半導体モジュールを構成する部材間の線膨張係数差に起因する熱応力による電極の変形や亀裂の発生を抑制することができると考えられる。 From the analysis results shown in FIG. 8, the magnitude of the strain generated on the electrode surface was determined by adopting the configuration (sample 3) in which the electrode modification layer was formed on the Al electrode, and forming the Ni plating film on the Al electrode. It turns out that it falls to the same as a case (sample 2). Therefore, by forming an electrode reforming layer on the Al electrode, the deformation of the electrode and cracking due to thermal stress caused by the difference in coefficient of linear expansion between the heat generation of the power semiconductor element and the members constituting the power semiconductor module are suppressed. I think it can be done.
また、電極2の表面に電極改質層22を形成することにより電極2の変形や亀裂の発生を抑制するためには、発明者らが実施した解析結果によると、電極改質層22は降伏応力(0.2%耐力)が70N/mm2以上であるように形成することが好ましい。このとき、電極改質層22の厚さは、好ましくは、1μm以上である。
Moreover, in order to suppress the deformation | transformation and crack generation of the
また、本実施の形態1に係るパワー半導体モジュールでは、パワー半導体素子3と第1の封止樹脂11との剥離を抑制できる。なぜなら、本発明の実施の形態1に係るパワー半導体モジュール100、101では、電極2の表面に、凹凸形状となるよう塑性変形が付与された電極改質層22が形成されている。このため、電極2の表面の凹凸に第1の封止樹脂11が接触して(凹凸の凹部に第1の封止樹脂11が入り込んで)硬化することで、パワー半導体素子3と第1の封止樹脂11との接着力が向上するからである。
Further, in the power semiconductor module according to the first embodiment, the peeling between the
また、パワー半導体素子3表面の電極2にめっき膜を形成する場合に比べて、本実施の形態に係るパワー半導体モジュール100、101ではその製造工程を簡略化できる。
Moreover, compared with the case where a plating film is formed on the
すなわち、本発明の実施の形態1に係るパワー半導体モジュール100、101の製造方法では、レーザピーニング法などにより電極2の表面に電極改質層22を形成するため、電極2の表面にめっき膜を形成する工程で必要となるような複数回の洗浄処理などが不要となるからである。また、本発明の実施の形態1に係るパワー半導体モジュール100、101の製造方法では、めっき工程を実施するために必要となる排水処理技術も不要となる。
That is, in the method for manufacturing
(実施の形態2)
<半導体モジュールの構成>
図9を参照しながら、本発明の実施の形態2に係るパワー半導体モジュール102の構成を説明する。本発明の実施の形態2に係るパワー半導体モジュール102は、基本的には図7に示したパワー半導体モジュール101と同様の構成を備え、同様の効果を得ることができるが、以下の構成が図7に示したパワー半導体モジュール101と異なっている。すなわち、本発明の実施の形態2では、パワー半導体モジュール102の構成を、本発明の実施の形態1で示したような、いわゆるケース型パワー半導体モジュールではなく、モールド型パワー半導体モジュールとした。
(Embodiment 2)
<Configuration of semiconductor module>
The configuration of the
図9は、本発明の実施の形態2に係るパワー半導体モジュール102の構成を概略的に示す断面模式図である。本発明の実施の形態2に係るパワー半導体モジュール102は、放熱板9と、放熱板9上に設けられた絶縁部材71と、絶縁部材71上に形成された回路パターン6と、回路パターン6上に配置され、図示しない電極改質層22が表面に形成された電極2を備えたパワー半導体素子3と、電極2上に配置されたワイヤ1とを主に備えている。絶縁部材71は、回路パターン6が形成される面と反対側の面が、放熱板9に接合されている。パワー半導体素子3は素子接合材5を介して回路パターン6に接合されている。
FIG. 9 is a schematic cross-sectional view schematically showing the configuration of the
そして、パワー半導体モジュール102は、絶縁部材71と、回路パターン6と、パワー半導体素子3と、ワイヤ1とをモールド封止する第2の封止樹脂12を備えている。第2の封止樹脂12は、たとえばエポキシ樹脂が用いられたモールド樹脂であって、熱を加えることによって硬化し、その後は軟化することなく元に戻らない樹脂である。
The
また、パワー半導体モジュール102は、一方端部が回路パターン6に接続されるとともに、他方端部が第2の封止樹脂12の外側に延びる主端子4、および第2の封止樹脂12の内部から外部にまで延在するもう一つの主端子4であって、第2の封止樹脂12の内部においてワイヤ1を介して電極2と接続された主端子4を含む。
The
<半導体モジュールの製造方法>
図9に示したパワー半導体モジュール102の製造方法は、基本的には図7に示したパワー半導体モジュール100の製造方法と同様であるが、図2に示した仕上げ工程(S4)の内容が異なる。すなわち、本発明の実施の形態2に係るパワー半導体モジュール102は、仕上げ工程(S4)において、金型に第2の封止樹脂12以外を備えたパワー半導体モジュール102を置き、そこにモールド樹脂である第2の封止樹脂12を流し込み、熱を加えることによって硬化させるトランスファーモールド工程によって製造される。
<Semiconductor module manufacturing method>
The manufacturing method of the
このように、本発明の実施の形態2に係るパワー半導体モジュール102は、トランスファーモールド工程を用いて製造することができるため、製造コストを低減することができる。また、本発明の実施の形態1に係るパワー半導体モジュールのように、ケース型構造で、ワイヤ1およびパワー半導体素子3などのパワー半導体モジュールを構成する部材をシリコン樹脂などが用いられる第1の封止樹脂11で封止する場合よりも、第2の封止樹脂12で封止するモールド型構造の方が、パワー半導体素子3などを強固に封止できる。このため、ワイヤ1とパワー半導体素子3との間の接合信頼性を向上させたパワー半導体モジュールを得ることができる。
As described above, the
ここで、本発明の実施の形態2に係るパワー半導体モジュール102も、本発明の実施の形態1に係るパワー半導体モジュール100のように、回路パターン6と放熱板9との間の構成を絶縁部材7と金属パターン8としてもよい。
Here, also in the
また、本発明の実施の形態2に係るパワー半導体モジュール102において、パワー半導体素子3を複数個備えるような構成としてもよい。
Further, the
<本実施の形態に係るパワー半導体モジュールによる効果>
本発明の実施の形態2に係るパワー半導体モジュール102は、以上のような構成及び製造方法としたことにより、パワー半導体素子3と第2の封止樹脂12との剥離を抑制したパワー半導体モジュールを得ることができる。
<Effects of power semiconductor module according to the present embodiment>
The
なぜなら、本発明の実施の形態2に係るパワー半導体モジュール102は、電極2の表面に衝撃波13を照射・走査し、電極2の表面に凹凸形状の塑性変形が付与された、高硬度な電極改質層22が形成されるため、電極2の凹凸に、トランスファーモールド工程により第2の封止樹脂12が入り込んで硬化することでパワー半導体素子3と第2の封止樹脂12との接着力が向上するからである。
This is because the
なお、本実施形態においては、上述した開示の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態の構成を適宜、変形、省略することが可能である。 In the present embodiment, the embodiments can be freely combined and the configuration of each embodiment can be appropriately modified or omitted within the scope of the disclosure described above.
上述した説明と一部重複する部分もあるが、本発明の実施形態の特徴的な構成を列挙する。 Although there is a part which overlaps with the description mentioned above, the characteristic structure of embodiment of this invention is enumerated.
この発明に従った半導体モジュール(パワー半導体モジュール100、101、102)は、回路パターン6が形成された絶縁部材7、71と、回路パターン6上に配置され、表面に改質層(電極改質層22)が形成された電極2を含む半導体素子(パワー半導体素子3)と、電極2の表面に接続された配線部材(ワイヤ1)とを備え、電極改質層22の硬度は、電極2における改質層以外の部分(電極未改質層21)の硬度より高く、電極改質層22の表面は凹凸部(図6の電極改質層22の表面に形成された凹凸を含む部分)を含む。
The semiconductor module (
このようにすれば、電極2の表面には電極改質層22が形成されることにより、当該電極2の変形や亀裂の発生を抑制できる。また、電極改質層22が形成された電極2の表面は凹凸部を含むため、電極2を含むパワー半導体素子3を封止樹脂(第1または第2の封止樹脂11、12)により封止した場合、封止樹脂と電極2の凹凸部との接合界面の面積を凹凸部が無い場合より大きくできるので、第1または第2の封止樹脂11、12と電極2との接続強度を高めることができる。このため、パワー半導体モジュール100、101、102の動作時の熱などに起因して電極2に熱応力が発生した場合であっても、封止樹脂と電極2との剥離を抑制できる。
In this way, the
上記パワー半導体モジュール100、101、102において、電極改質層22には、圧縮応力が付与されていてもよい。
In the
この場合、電極2における亀裂の発生原因となる応力(たとえば引張応力)が加えられた場合であっても、電極2の電極改質層22に予め圧縮応力が付与されているために当該引張応力をある程度相殺することができる。このため、電極2での亀裂の発生を抑制することができる。
In this case, even when a stress (for example, tensile stress) causing cracks in the
上記パワー半導体モジュール100、101は、絶縁部材7、71と、パワー半導体素子3と、配線部材(ワイヤ1)とを内部に収容するケース10と、ケース10の内部に充填され、絶縁部材7、71と、パワー半導体素子3と、配線部材とを封止する第1の封止樹脂11とをさらに備えてもよい。
The
この場合、ケース10内に配置された第1の封止樹脂11と電極2との剥離を抑制できるので、電気的特性の劣化が抑制されたパワー半導体モジュール100、101を得ることができる。
In this case, since the peeling between the first sealing
上記パワー半導体モジュール102は、絶縁部材7、71と、パワー半導体素子3と、配線部材(ワイヤ1)とを封止する第2の封止樹脂12をさらに備えてもよい。
The
この場合、パワー半導体素子3を封止する第2の封止樹脂12と電極2との剥離を抑制できるので、電気的特性の劣化が抑制されたパワー半導体モジュール102を得ることができる。
In this case, since peeling between the second sealing
この発明に従った半導体モジュールの製造方法は、上述したパワー半導体モジュール100、101、102の製造方法であって、電極2を含む半導体素子(パワー半導体素子3)を準備する工程(準備工程(S1))と、電極2の表面に改質層(電極改質層22)を形成する工程(S2)と、電極2の表面に配線部材(ワイヤ1)を接続する工程(配線部材の接合工程(S3))とを備え、改質層を形成する工程(S2)では、電極2における改質層以外の部分(電極未改質層21)の硬度より高い硬度を有するとともに凹凸部を含む改質層(電極改質層22)が形成される。
The method for manufacturing a semiconductor module according to the present invention is a method for manufacturing the
このようにすれば、電極2の変形や亀裂の発生を抑制できるとともに、電極2を含むパワー半導体素子3を封止する封止樹脂(第1の封止樹脂11、第2の封止樹脂12)と電極2との剥離の発生が抑制されたパワー半導体モジュール100、101、102を得ることができる。
If it does in this way, while the deformation | transformation and crack generation of the
上記半導体モジュールの製造方法において、改質層を形成する工程(S2)では、レーザピーニング法およびショットピーニング法のいずれか一方を用いて電極改質層22が形成されてもよい。
In the semiconductor module manufacturing method, in the step (S2) of forming the modified layer, the electrode modified
この場合、電極2の表面にめっき層を形成する場合や電極2にイオン注入する場合より、電極2の表面を塑性変形させることで電極改質層22を容易に形成できる。このため、パワー半導体モジュール100、101、102の製造工程を簡略化できる。したがって、パワー半導体モジュールの製造コストの増大を抑制できる。
In this case, the
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、特にパワー半導体モジュールに有利に適用される。 The present invention is particularly advantageously applied to power semiconductor modules.
1 ワイヤ、2 電極、3 パワー半導体素子、4 主端子、5 素子接合材、6 回路パターン、7,71 絶縁部材、8 金属パターン、9 放熱板、10 ケース、11 第1の封止樹脂、12 第2の封止樹脂、13 衝撃波、21 電極未改質層、22 電極改質層、51 絶縁基板接合材、100,101,102 パワー半導体モジュール。
DESCRIPTION OF
Claims (6)
前記回路パターン上に配置され、表面に改質層が形成された電極を含む半導体素子と、
前記電極の表面に接続された配線部材とを備え、
前記改質層の硬度は、前記電極における前記改質層以外の部分の硬度より高く、
前記改質層の表面は凹凸部を含む、半導体モジュール。 An insulating member on which a circuit pattern is formed;
A semiconductor element including an electrode disposed on the circuit pattern and having a modified layer formed on a surface thereof;
A wiring member connected to the surface of the electrode;
The hardness of the modified layer is higher than the hardness of the portion other than the modified layer in the electrode,
The semiconductor module, wherein the surface of the modified layer includes an uneven portion.
前記ケースの内部に充填され、前記絶縁部材と、前記半導体素子と、前記配線部材とを封止する第1の封止樹脂とをさらに備える、請求項1または請求項2に記載の半導体モジュール。 A case that houses the insulating member, the semiconductor element, and the wiring member;
3. The semiconductor module according to claim 1, further comprising a first sealing resin that fills the inside of the case and seals the insulating member, the semiconductor element, and the wiring member.
前記電極の表面に改質層を形成する工程と、
前記電極の表面に配線部材を接続する工程とを備え、
前記改質層を形成する工程では、前記電極における前記改質層以外の部分の硬度より高い硬度を有するとともに凹凸部を含む前記改質層が形成される、半導体モジュールの製造方法。 Preparing a semiconductor element including an electrode;
Forming a modified layer on the surface of the electrode;
Connecting a wiring member to the surface of the electrode,
The method of manufacturing a semiconductor module, wherein in the step of forming the modified layer, the modified layer having a hardness higher than that of a portion other than the modified layer in the electrode and including an uneven portion is formed.
The method for manufacturing a semiconductor module according to claim 5, wherein in the step of forming the modified layer, the modified layer is formed using one of a laser peening method and a shot peening method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015041163A JP6208164B2 (en) | 2015-03-03 | 2015-03-03 | Semiconductor module and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015041163A JP6208164B2 (en) | 2015-03-03 | 2015-03-03 | Semiconductor module and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162913A true JP2016162913A (en) | 2016-09-05 |
JP6208164B2 JP6208164B2 (en) | 2017-10-04 |
Family
ID=56847223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015041163A Expired - Fee Related JP6208164B2 (en) | 2015-03-03 | 2015-03-03 | Semiconductor module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6208164B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019202687A1 (en) * | 2018-04-18 | 2019-10-24 | 三菱電機株式会社 | Semiconductor module |
WO2020136470A1 (en) * | 2018-12-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151554A (en) * | 2000-08-31 | 2002-05-24 | Nec Corp | Semiconductor device |
JP2002222832A (en) * | 2001-01-29 | 2002-08-09 | Nec Corp | Semiconductor device and packaging method of semiconductor element |
JP2003526937A (en) * | 2000-03-10 | 2003-09-09 | チップパック,インク. | Flip chip bonding structure |
JP2004111628A (en) * | 2002-09-18 | 2004-04-08 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2006218541A (en) * | 2005-01-11 | 2006-08-24 | Nippon Steel Corp | Metal article laser-peening method, and metal article manufactured by the laser-peening method |
JP2006294650A (en) * | 2005-04-05 | 2006-10-26 | Oki Electric Ind Co Ltd | Method of mounting electronic component |
JP2009076703A (en) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | Semiconductor apparatus |
JP2010087229A (en) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | Semiconductor module, method of manufacturing semiconductor module, and portable device |
JP2011198796A (en) * | 2010-03-17 | 2011-10-06 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
US20120061835A1 (en) * | 2010-09-14 | 2012-03-15 | Infineon Technologies Ag | Die structure, die arrangement and method of processing a die |
JP2014187088A (en) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | Method for manufacturing power semiconductor device and power semiconductor device |
-
2015
- 2015-03-03 JP JP2015041163A patent/JP6208164B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003526937A (en) * | 2000-03-10 | 2003-09-09 | チップパック,インク. | Flip chip bonding structure |
JP2002151554A (en) * | 2000-08-31 | 2002-05-24 | Nec Corp | Semiconductor device |
JP2002222832A (en) * | 2001-01-29 | 2002-08-09 | Nec Corp | Semiconductor device and packaging method of semiconductor element |
JP2004111628A (en) * | 2002-09-18 | 2004-04-08 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2006218541A (en) * | 2005-01-11 | 2006-08-24 | Nippon Steel Corp | Metal article laser-peening method, and metal article manufactured by the laser-peening method |
JP2006294650A (en) * | 2005-04-05 | 2006-10-26 | Oki Electric Ind Co Ltd | Method of mounting electronic component |
JP2009076703A (en) * | 2007-09-21 | 2009-04-09 | Fuji Electric Device Technology Co Ltd | Semiconductor apparatus |
JP2010087229A (en) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | Semiconductor module, method of manufacturing semiconductor module, and portable device |
JP2011198796A (en) * | 2010-03-17 | 2011-10-06 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
US20120061835A1 (en) * | 2010-09-14 | 2012-03-15 | Infineon Technologies Ag | Die structure, die arrangement and method of processing a die |
JP2014187088A (en) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | Method for manufacturing power semiconductor device and power semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019202687A1 (en) * | 2018-04-18 | 2019-10-24 | 三菱電機株式会社 | Semiconductor module |
JPWO2019202687A1 (en) * | 2018-04-18 | 2020-12-10 | 三菱電機株式会社 | Semiconductor module |
US11430726B2 (en) | 2018-04-18 | 2022-08-30 | Mitsubishi Electric Corporation | Semiconductor module |
WO2020136470A1 (en) * | 2018-12-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6208164B2 (en) | 2017-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023040253A (en) | Power semiconductor device and manufacturing method thereof | |
CN107615464B (en) | Method for manufacturing power semiconductor device and power semiconductor device | |
JP5214936B2 (en) | Semiconductor device | |
JP3988735B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007157863A (en) | Power semiconductor device, and method of manufacturing same | |
KR20150095586A (en) | Semiconductor device and method of manufacturing the same | |
JP2009105266A (en) | Method of manufacturing semiconductor apparatus | |
JP2006179538A (en) | Semiconductor power module | |
JP6208164B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2014150203A (en) | Power module and manufacturing method of the same | |
JP2014120639A (en) | Power module semiconductor device | |
JP4289384B2 (en) | Manufacturing method of semiconductor device | |
JP6091443B2 (en) | Semiconductor module | |
JP3972821B2 (en) | Power semiconductor device | |
JPWO2018181417A1 (en) | Power module and method of manufacturing the same | |
JP2019079905A (en) | Semiconductor device and semiconductor device manufacturing method | |
US10098254B2 (en) | Method of manufacturing semiconductor device | |
CN105612614B (en) | The manufacturing method of semiconductor device and semiconductor device | |
JP2005311284A (en) | Power semiconductor element and semiconductor device using the same | |
JP3601529B2 (en) | Semiconductor device | |
JP3812549B2 (en) | Semiconductor device | |
JP4363324B2 (en) | Semiconductor module | |
JP2006332084A (en) | Process for manufacturing semiconductor device, and semiconductor device | |
JP6917127B2 (en) | Semiconductor devices and power modules | |
JP5444299B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6208164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |