JP2016162783A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016162783A JP2016162783A JP2015037494A JP2015037494A JP2016162783A JP 2016162783 A JP2016162783 A JP 2016162783A JP 2015037494 A JP2015037494 A JP 2015037494A JP 2015037494 A JP2015037494 A JP 2015037494A JP 2016162783 A JP2016162783 A JP 2016162783A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- concentration
- conductive semiconductor
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置に関し、特に高耐圧型ダイオードの半導体装置に関する。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device of a high voltage diode.
一般的に種々の電力用半導体装置では、ファーストリカバリダイオード（ＦＲＤ：Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）がある。これは、ｎ型シリコン中にｐ層を形成したＰＮ接合型構造で、逆回復（リカバリ）時間の早い高速動作ができるダイオードとして知られている。
Generally, various power semiconductor devices include a fast recovery diode (FRD). This is a PN junction type structure in which a p layer is formed in n-type silicon, and is known as a diode capable of high-speed operation with a fast reverse recovery (recovery) time.
このようなファーストリカバリダイオードの構造にあっては、そのｎ型半導体領域の所定の表面領域に、ｐ型半導体領域を包囲するように形成されたフィールドリミティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｅｄ Ｒｉｎｇ）を備えている半導体素子がある。この半導体素子は、特許文献１に公開されている。これにより、ＰＮ接合により形成される空乏層をフィールドリミティングリングの外周側にまで広げることができ、半導体素子の高耐圧化を図ることができる。
In such a fast recovery diode structure, a field limiting ring (FLR) formed so as to surround the p-type semiconductor region is provided in a predetermined surface region of the n-type semiconductor region. There is a semiconductor element. This semiconductor element is disclosed in Patent Document 1. Thereby, the depletion layer formed by the PN junction can be extended to the outer peripheral side of the field limiting ring, and the high breakdown voltage of the semiconductor element can be achieved.
一般的に、ファーストリカバリダイオードでは、電界集中による耐圧低下を防止するために、ｎ型ベース層の表面にｐ型ガードリング層を設けている。これにより、素子導通中にｐ型ガードリング層から少数キャリアである正孔がｎ型ベース層等のｎ型半導体層中に注入され、逆回復時間が長くなる。また、高耐圧化するためには、多数のリングを必要とする。
Generally, in a fast recovery diode, a p-type guard ring layer is provided on the surface of an n-type base layer in order to prevent a decrease in breakdown voltage due to electric field concentration. As a result, holes that are minority carriers are injected from the p-type guard ring layer into the n-type semiconductor layer such as the n-type base layer during device conduction, and the reverse recovery time becomes longer. In addition, a large number of rings are required to increase the breakdown voltage.
しかしながら、従来技術は、低濃アノード構造をしているため、外部イオンの影響を受けやすく、信頼性に懸念があるという課題がある。
However, since the conventional technology has a low-concentration anode structure, there is a problem that it is easily affected by external ions and there is a concern about reliability.
また、外周構造がＦＬＲ構造をしているため、高耐圧化するためには、多数のリングを必要とし、素子面積が大きくなるという課題がある。
In addition, since the outer peripheral structure has an FLR structure, in order to increase the breakdown voltage, a large number of rings are required, which increases the element area.
従って、本発明は、上述した課題を解決するためになされたものであり、ファーストリカバリダイオードにおいて、信頼性と耐圧性が向上できる高耐圧型半導体装置を提供することを目的とする。
Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a high voltage semiconductor device capable of improving reliability and voltage resistance in a fast recovery diode.
上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、高抵抗の第１導電型半導体層と、高抵抗の第１導電型半導体層の表面に選択的に形成された高濃度の第２導電型半導体層と、高濃度の第２導電型半導体層に接して、その周囲の高抵抗の第１導電型半導体層の表面に形成された低濃度の第２導電型半導体層と、低濃度の第２導電型半導体層に離間して、高抵抗の第１導電型半導体層の表面端部に形成されたストッパ層と、第２導電型半導体層と反対側の高抵抗の第１導電型半導体層の表面に形成された高濃度の第１導電型半導体層とを有し、高濃度および低濃度の第２導電型半導体層とその外側の高抵抗の第１導電型半導体層とストッパ層上に形成された第１絶縁層と、第１絶縁層上に形成された第１外周電極と、第１ポリシリコン層上に形成された第２絶縁層と、第２絶縁層上に形成された第２外周電極と、第２ポリシリコン層上に形成された第３絶縁層とが積層され、第１絶縁層に形成された開口部を介して高濃度の第２導電型半導体層に設けられた第１主電極と、高濃度の第１導電型半導体層に設けられた第２主電極と、第１電極の一部と第３絶縁層上に形成された保護膜とを備えている。
In order to solve the above-described problems, the present invention has the following configurations.
The semiconductor device of the present invention includes a high-resistance first conductive semiconductor layer, a high-concentration second conductive semiconductor layer selectively formed on the surface of the high-resistance first conductive semiconductor layer, and a high-concentration The low-concentration second conductive semiconductor layer formed on the surface of the high-resistance first conductive semiconductor layer around the second conductive semiconductor layer and the low-concentration second conductive semiconductor layer are separated from each other. The stopper layer formed at the surface end of the high resistance first conductive semiconductor layer and the high resistance formed on the surface of the high resistance first conductive semiconductor layer opposite to the second conductive semiconductor layer. A first conductive semiconductor layer having a concentration, a second conductive semiconductor layer having a high concentration and a low concentration, a first conductive semiconductor layer having a high resistance outside the first conductive layer, and a first insulating layer formed on the stopper layer A first outer peripheral electrode formed on the first insulating layer, a second insulating layer formed on the first polysilicon layer, The second outer peripheral electrode formed on the insulating layer and the third insulating layer formed on the second polysilicon layer are stacked, and the second high-concentration second electrode is formed through the opening formed in the first insulating layer. A first main electrode provided on the conductive semiconductor layer, a second main electrode provided on the high-concentration first conductive semiconductor layer, a part of the first electrode, and a protection formed on the third insulating layer And a membrane.
本発明は、リサーフ構造と電荷固定構造を備えているので、外部イオンの影響を受け難くし、素子の面積を拡大することがない。これにより、ファーストリカバリダイオードにおいて、信頼性と耐圧性が向上できる高耐圧型半導体装置を提供することができる。
Since the present invention is provided with a RESURF structure and a charge fixing structure, it is hardly affected by external ions and does not increase the area of the device. Thereby, it is possible to provide a high voltage semiconductor device capable of improving reliability and voltage resistance in the first recovery diode.
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description.
本発明の実施例１に係る半導体装置１００を説明する。図１は、半導体装置１００の素子構造を示す断面図である。図２は、半導体装置１００を示す平面図である。
A
図１、図２に示すように、半導体装置１００は、プレーナ型ダイオードの素子構造である。この素子構造は、高抵抗の第１導電型半導体層（ｎ- 型シリコン層）１の表面に不純物の高濃度の第２導電型半導体層（ｐ+ 型層）２が選択的に拡散形成され、この高濃度の第２導電型半導体層（ｐ+ 型層）２の周囲に接して不純物の低濃度の第２導電型半導体層（ｐ- 型層、リサーフ層）３が拡散形成されている。
As shown in FIGS. 1 and 2, the
また、低濃度の第２導電型半導体層３から所定距離離れた高抵抗の第１導電型半導体層１の表面には高抵抗の第１導電型半導体層１の表面電位を固定するためのストッパ層（ｎ+ 型層）４が拡散形成されている。
Further, a stopper for fixing the surface potential of the high-resistance first conductive semiconductor layer 1 on the surface of the high-resistance first conductive semiconductor layer 1 that is a predetermined distance away from the low-concentration second conductive semiconductor layer 3. A layer (n + type layer) 4 is formed by diffusion.
また、素子表面は第１絶縁層６で覆われ、これにコンタクトホールが開口させ、第１主電極１１（アノード）が高濃度の第２導電型半導体層２に低抵抗接触している。ここでは第１主電極１１としてアルミが使われる。
Further, the element surface is covered with the first insulating layer 6, a contact hole is opened in this, and the first main electrode 11 (anode) is in low-resistance contact with the high-concentration second conductive semiconductor layer 2. Here, aluminum is used as the first
また、第１絶縁層６の上面は、さらに第１外周電極７、第２絶縁層８、第２外周電極９、第３絶縁層１０で積層され覆われている。さらに、第２外周電極９がストッパ層４に低抵抗接触している。ここでは絶縁層としてシリコン酸化膜（ＳｉＯ２）が使われ、外周電極としてポリシリコン（ｐｏｌｙ Ｓｉ）が使われる。
The upper surface of the first insulating layer 6 is further laminated and covered with a first outer peripheral electrode 7, a second insulating layer 8, a second outer
また、表面は保護膜１３で覆われている。ここでは保護膜１３としてポリイミドフィルム（ＰＩＦ）が使われる。
The surface is covered with a
一方、高抵抗の第１導電型半導体層１の裏面（図中下側）に低抵抗のｎ+ 型層５を介して、素子裏面に第２主電極１２（カソード）が形成されている。ここでは第２主電極１２として、Ｐｄ／Ｔｉ／Ｎｉ／Ａｕが使われる。
On the other hand, a second main electrode 12 (cathode) is formed on the back surface of the element via a low resistance n + -
また、製造方法としては、一般的な公知プロセスを使用した方法で製造できる。基板をベースにフォトリソグラフィ技術、エッチング技術、イオン注入、拡散、ＣＶＤ法によって製造する。
Moreover, as a manufacturing method, it can manufacture by the method using a general well-known process. Manufactured based on a substrate by photolithography, etching, ion implantation, diffusion, and CVD.
次に、上述の実施例１に係る半導体装置１の効果を説明する。
Next, effects of the semiconductor device 1 according to the first embodiment will be described.
半導体装置１では、外周構造において、素子に高い電圧をかけた時の空乏層の広がりを制御するための高濃度の第２導電型半導体層２（ｐ+ 型ガードリング層）、低濃度の第２導電型半導体層３（ｐ- 型リサーフ層）、ストッパ層４（チャンネルストッパーとしてのｎ+ 拡散層）がｎ型半導体基板の表面に形成されている。さらに、その上面に第１絶縁層６（フィールド酸化膜、ＳｉＯ２ 膜）を介して第１外周電極７（ポリシリコン、半絶縁性膜、抵抗性フィールドプレート）が部分的に被着されフィールドプレート構造が形成されている。
In the semiconductor device 1, in the outer peripheral structure, a high-concentration second conductive semiconductor layer 2 (p + -type guard ring layer) for controlling the spread of the depletion layer when a high voltage is applied to the element, a low-concentration first A two-conductivity type semiconductor layer 3 (p-type RESURF layer) and a stopper layer 4 (n + diffusion layer as a channel stopper) are formed on the surface of the n-type semiconductor substrate. Further, a first outer peripheral electrode 7 (polysilicon, semi-insulating film, resistive field plate) is partially deposited on the upper surface via a first insulating layer 6 (field oxide film, SiO2 film), and a field plate structure. Is formed.
このようなプレーナ型ダイオードの素子構造によれば、低濃度の第２導電型半導体層３によって高濃度の第２導電型半導体層２のエッジ部に集中する電界が緩和され、高い耐圧が得られる。
According to such an element structure of the planar diode, the electric field concentrated on the edge portion of the high-concentration second conductive semiconductor layer 2 is relaxed by the low-concentration second conductive semiconductor layer 3, and a high breakdown voltage is obtained. .
抵抗性フィールドプレートとして、ポリシリコン膜とシリコン酸化膜との積層膜を備えているので、逆方向電圧を印加しても抵抗性フィールドプレートに流れる電流の時間遅れは生じず、漏れ電流の生じない高耐圧のプレーナ型ダイオードとすることができる。
As a resistive field plate, a laminated film of a polysilicon film and a silicon oxide film is provided, so that even if a reverse voltage is applied, no time delay occurs in the current flowing through the resistive field plate, and no leakage current occurs. A high breakdown voltage planar diode can be obtained.
また、逆回復時間の遅延の原因となる少数キャリアの発生源となるガードリング層等の半導体層（ＦＬＲ）を設けず、抵抗性フィードプレートとして絶縁層（シリコン酸化膜）と外周電極（ポリシリコン層）の積層膜を備えているので、逆方向電圧を印加しても、耐圧の向上を図れる２層ポリシリコン、リサーフ構造の半導体装置とすることができる。
In addition, a semiconductor layer (FLR) such as a guard ring layer that is a source of minority carriers that causes a delay in reverse recovery time is not provided, and an insulating layer (silicon oxide film) and an outer peripheral electrode (polysilicon) are provided as a resistive feed plate. Therefore, even if a reverse voltage is applied, it is possible to obtain a two-layer polysilicon / resurf structure semiconductor device capable of improving the breakdown voltage.
また、電荷を導入する方法として、粒子線を照射することによって、低濃度の第２導電型半導体層３と第１絶縁層６との界面に正孔が捕獲され、これが正の固定電荷構造として作用する。
Moreover, as a method for introducing electric charges, by irradiating the particle beam, holes are captured at the interface between the low-concentration second conductive semiconductor layer 3 and the first insulating layer 6, and this is a positive fixed charge structure. Works.
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能である。
As described above, the mode for carrying out the present invention has been described, but various alternative embodiments and examples can be made by those skilled in the art from this disclosure.
ショットキ―バリアダイオードやシリコンカーバイトダイオードであっても同様の構造、効果を得ることができる。
Even with a Schottky barrier diode or a silicon carbide diode, the same structure and effect can be obtained.
１、高抵抗の第１導電型半導体層（ｎ- 型シリコン層）
２、高濃度の第２導電型半導体層（ｐ+ 型層）
３、低濃度の第２導電型半導体層（ｐ- 型層）
４、ストッパ層（ｎ+ 型層）
５、ｎ+ 型層
６、第１絶縁層
７、第１外周電極（ポリシリコン層）
８、第２絶縁層
９、第２外周電極（ポリシリコン層）
１０、第３絶縁層
１１、第１主電極（アノード）
１２、第２主電極（カソード）
１３、保護膜
１００、半導体装置
1. High resistance first conductive semiconductor layer (n- type silicon layer)
2. High-concentration second conductive semiconductor layer (p + type layer)
3. Low-concentration second conductive semiconductor layer (p-type layer)
4. Stopper layer (n + type layer)
5, n + type layer 6, first insulating layer 7, first outer peripheral electrode (polysilicon layer)
8. Second insulating
10, third insulating
12. Second main electrode (cathode)
13.
Claims (3)
A high-resistance first conductive semiconductor layer, a high-concentration second conductive semiconductor layer selectively formed on the surface of the high-resistance first conductive semiconductor layer, and the high-concentration second conductive semiconductor layer A low-concentration second conductive semiconductor layer formed on the surface of the high-resistance first conductive semiconductor layer surrounding the layer and spaced apart from the low-concentration second conductive semiconductor layer; A stopper layer formed on the surface end portion of the high-resistance first conductive semiconductor layer, and a high layer formed on the surface of the high-resistance first conductive semiconductor layer opposite to the second conductive semiconductor layer. A first conductive type semiconductor layer having a concentration, and a second conductive type semiconductor layer having a high concentration and a low concentration, a first conductive type semiconductor layer having a high resistance outside the first conductive type semiconductor layer, and a stopper layer formed on the stopper layer. 1 insulating layer, a first outer peripheral electrode formed on the first insulating layer, and on the first polysilicon layer A second insulating layer formed, a second outer peripheral electrode formed on the second insulating layer, and a third insulating layer formed on the second polysilicon layer are stacked, and the first insulating layer A first main electrode provided in the high-concentration second conductive semiconductor layer through an opening formed in the first conductive electrode; a second main electrode provided in the high-concentration first conductive semiconductor layer; A semiconductor device comprising a part of a first electrode and a protective film formed on the third insulating layer.
2. The semiconductor device according to claim 1, wherein the first outer peripheral electrode and the second outer peripheral electrode are made of polysilicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015037494A JP2016162783A (en) | 2015-02-27 | 2015-02-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015037494A JP2016162783A (en) | 2015-02-27 | 2015-02-27 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016162783A true JP2016162783A (en) | 2016-09-05 |
Family
ID=56847377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015037494A Pending JP2016162783A (en) | 2015-02-27 | 2015-02-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016162783A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020088114A (en) * | 2018-11-22 | 2020-06-04 | サンケン電気株式会社 | Semiconductor device |
-
2015
- 2015-02-27 JP JP2015037494A patent/JP2016162783A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020088114A (en) * | 2018-11-22 | 2020-06-04 | サンケン電気株式会社 | Semiconductor device |
| JP7188009B2 (en) | 2018-11-22 | 2022-12-13 | サンケン電気株式会社 | semiconductor equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| CN107534061B (en) | Semiconductor device with a plurality of transistors | |
| JP5406171B2 (en) | SiC semiconductor device | |
| JP5748188B2 (en) | Semiconductor device | |
| JP2016006854A (en) | Semiconductor element and manufacturing method thereof | |
| JP2008294214A (en) | Semiconductor device | |
| US20140319577A1 (en) | Semiconductor device | |
| JP6206862B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| JP6641488B2 (en) | Semiconductor device | |
| JP2008251772A (en) | Semiconductor device | |
| JP2014003233A (en) | Semiconductor device | |
| JP6653461B2 (en) | Semiconductor device | |
| JP5991384B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP5735611B2 (en) | SiC semiconductor device | |
| JP5865860B2 (en) | Semiconductor device | |
| JP2012248736A (en) | Semiconductor device | |
| US11133406B2 (en) | Semiconductor device | |
| JP7028093B2 (en) | Semiconductor device | |
| JP2016162783A (en) | Semiconductor device | |
| US20160104614A1 (en) | Semiconductor Device and a Method of Manufacturing Same | |
| JP2012004466A (en) | Semiconductor device | |
| JP2008235588A (en) | Schottky barrier diode | |
| JP2014225693A (en) | Semiconductor device and method of manufacturing the same | |
| JP2019046977A (en) | Semiconductor device | |
| KR101279199B1 (en) | Semiconductor device and manufacturing method thereof |