JP5735611B2 - SiC semiconductor device - Google Patents
SiC semiconductor device Download PDFInfo
- Publication number
- JP5735611B2 JP5735611B2 JP2013228536A JP2013228536A JP5735611B2 JP 5735611 B2 JP5735611 B2 JP 5735611B2 JP 2013228536 A JP2013228536 A JP 2013228536A JP 2013228536 A JP2013228536 A JP 2013228536A JP 5735611 B2 JP5735611 B2 JP 5735611B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sic semiconductor
- guard ring
- conductivity type
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 239000010410 layer Substances 0.000 claims description 120
- 239000012535 impurity Substances 0.000 claims description 90
- 210000000746 body region Anatomy 0.000 claims description 28
- 239000002344 surface layer Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 118
- 229910010271 silicon carbide Inorganic materials 0.000 description 116
- 230000004888 barrier function Effects 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 230000015556 catabolic process Effects 0.000 description 23
- 230000005669 field effect Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、SiC半導体装置に関する。 The present invention relates to a SiC semiconductor device.
Si半導体に比べて高耐圧化、大電流化、低オン抵抗化などを実現できるSiC(シリコンカーバイド:炭化ケイ素)半導体が注目されている。
SiCが採用された各種パワーデバイス(ダイオード、MISFETなど)は、たとえば、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される。
SiC (silicon carbide: silicon carbide) semiconductors that can achieve higher breakdown voltage, higher current, lower on-resistance, and the like than Si semiconductors have attracted attention.
Various power devices (diodes, MISFETs, etc.) employing SiC are mainly used in systems in various power electronics fields such as motor control systems and power conversion systems.
ところが、高耐圧のSiCパワーデバイスであっても、使用時に絶縁破壊する場合がある。そのため、近年では、SiCパワーデバイスの耐圧対策が種々提案されている。
たとえば、n型のSiC半導体層と、当該SiC半導体層にショットキー接合されたショットキー電極とを有するSiCショットキーバリアダイオードにおいて、ショットキー電極の終端部に接するように、SiC半導体層にp型のガードリングが形成された構造が提案されている(たとえば、特許文献1参照)。これにより、ショットキー電極の終端部付近にpn接合による空乏層が広がり、ショットキー電極の終端部への電界集中が緩和される。
However, even a high breakdown voltage SiC power device may break down during use. Therefore, in recent years, various countermeasures against breakdown voltage of SiC power devices have been proposed.
For example, in a SiC Schottky barrier diode having an n-type SiC semiconductor layer and a Schottky electrode bonded to the SiC semiconductor layer, the p-type is formed on the SiC semiconductor layer so as to be in contact with the terminal portion of the Schottky electrode. A structure in which a guard ring is formed has been proposed (see, for example, Patent Document 1). Thereby, a depletion layer due to the pn junction spreads in the vicinity of the termination part of the Schottky electrode, and the electric field concentration on the termination part of the Schottky electrode is alleviated.
しかしながら、特許文献1に開示された構造による耐圧対策を施しても、デバイスのアバランシェ降伏時に、ショットキー電極の終端部に電流集中が起こってデバイスが破壊するという問題がある。
本発明の目的は、アバランシェ降伏時の電流集中を緩和することができ、耐圧およびアバランシェ耐量をともに向上させることができる、SiC半導体装置を提供することである。
However, even if the withstand voltage countermeasure by the structure disclosed in
An object of the present invention is to provide a SiC semiconductor device that can alleviate current concentration at the time of avalanche breakdown and improve both breakdown voltage and avalanche resistance.
上記目的を達成するための請求項1記載の発明は、第1導電型のSiC半導体層と、前記SiC半導体層の表面の中央部に形成された活性領域と、前記SiC半導体層の表面に前記活性領域を囲むように形成され、前記SiC半導体層の前記表面を露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して前記SiC半導体層に接合された電極と、前記SiC半導体層の表層部に形成され、前記電極における前記SiC半導体層との接合部分の終端部に接する第2導電型のガードリングと、前記ガードリング内に、前記SiC半導体層の表面に沿う方向に互いに隣接して形成された第1導電型領域および第2導電型領域とを含み、前記第1導電型領域は、前記電極における前記ガードリングとの接合部分よりも前記活性領域側に配置されており、前記ガードリングは、2000Å以上の深さを有しており、前記ガードリングにおける前記SiC半導体層の前記表面から1000Åの深さ位置までの部分の前記第2導電型の不純物濃度が、前記SiC半導体層の第1導電型不純物濃度よりも小さい、SiC半導体装置である。
The invention of
この構成によれば、フィールド絶縁膜の開口を介して、電極がSiC半導体層に接合されている。第1導電型のSiC半導体層の表層部には、電極におけるSiC半導体層との
れている。第1導電型のSiC半導体層の表層部には、電極におけるSiC半導体層との接合部分の終端部(開口内における電極の外縁部)に接するように、第2導電型のガード
リングが形成されている。ガードリング内に、第1導電型領域および第2導電型領域がSiC半導体層の表面に沿う方向に互いに隣接して形成されている。第1導電型領域は、電極におけるガードリングとの接合部分よりも前記活性領域側に配置されている。ガードリングは、2000Å以上の深さを有している。そして、ガードリングにおけるSiC半導体層の表面から1000Åの深さ位置までの部分の第2導電型の不純物濃度が、前記SiC半導体層の第1導電型不純物濃度よりも小さい。つまり、ガードリングにおけるSiC半導体層の表面から1000Åの深さ位置までの部分では、第2導電型の不純物濃度<SiC半導体層の第1導電型の不純物濃度となっており、当該表層部は、第2導電型の性質というよりもむしろ第1導電型の性質を示す。
According to the configuration of this, through the opening of the field insulating film, electrodes are joined into SiC semiconductor layer. The surface layer portion of the first conductivity type SiC semiconductor layer is covered with the SiC semiconductor layer in the electrode. On the surface layer portion of the first conductivity type SiC semiconductor layer, a second conductivity type guard ring is formed so as to be in contact with a terminal end portion (outer edge portion of the electrode in the opening) of the electrode and the SiC semiconductor layer. ing. In the guard ring, a first conductivity type region and a second conductivity type region are formed adjacent to each other in a direction along the surface of the SiC semiconductor layer. The first conductivity type region is disposed closer to the active region than the junction of the electrode with the guard ring. The guard ring has a depth of 2000 mm or more. The second conductivity type impurity concentration in the portion from the surface of the SiC semiconductor layer to the depth of 1000 mm in the guard ring is smaller than the first conductivity type impurity concentration of the SiC semiconductor layer. That is, the portion of the guard ring from the surface of the SiC semiconductor layer to a depth of 1000 mm has a second conductivity type impurity concentration <the first conductivity type impurity concentration of the SiC semiconductor layer, and the surface layer portion is It shows the nature of the first conductivity type rather than the nature of the second conductivity type.
これにより、SiC半導体層内に電流が流れたときに、SiC半導体層内における電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、電極の終端部よりも内側の位置にシフトさせることができる。その結果、アバランシェ降伏が生じても、電極の終端部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。 As a result, when a current flows in the SiC semiconductor layer, the current density in the SiC semiconductor layer can be dispersed, or a portion with a relatively high current density can be dispersed from the terminal portion of the electrode along with the dispersion of the current density. Can also be shifted to the inner position. As a result, even if avalanche breakdown occurs, the current density toward the terminal end of the electrode can be reduced. Therefore, device destruction due to avalanche breakdown can be prevented.
また、SiC半導体層とガードリングとのpn接合により、電極の終端部付近に空乏層
が広がるため、当該空乏層により電極の終端部への電界集中を抑制することができる。よ
って、デバイスの耐圧を向上させることもできる。
また、請求項2に記載のように、前記ガードリング内の前記第2導電型領域の不純物濃度は、前記ガードリングの第2導電型不純物濃度よりも高くてもよい。
In addition, since the depletion layer spreads near the terminal end of the electrode due to the pn junction between the SiC semiconductor layer and the guard ring, electric field concentration on the terminal end of the electrode can be suppressed by the depletion layer. Therefore, the breakdown voltage of the device can be improved.
The impurity concentration of the second conductivity type region in the guard ring may be higher than the second conductivity type impurity concentration of the guard ring.
また、前記電極は、請求項3に記載のように、前記フィールド絶縁膜における前記開口の周縁部を覆うように形成されていてもよい。
Also, the electrode, as claimed in
また、請求項4記載の発明は、第1導電型のSiC半導体層と、前記SiC半導体層の表面の中央部に形成された活性領域と、前記活性領域に形成され、前記第1導電型のソース領域と、前記ソース領域に接する第2導電型のボディ領域と、前記ボディ領域に接する前記第1導電型のドリフト領域と、ゲート絶縁膜を介して前記ボディ領域に対向し、前記ドリフト領域と前記ソース領域との間に電流を流すために前記ボディ領域にチャネルを形成するためのゲート電極とを有するMISトランジスタ構造と、前記SiC半導体層の表層部に形成され、前記MISトランジスタ構造を取り囲む第2導電型のガードリングと、前記SiC半導体層の表面に形成され、前記ソース領域および前記ガードリングをそれぞれ露出させる開口を有するフィールド絶縁膜と、前記フィールド絶縁膜の前記開口を介して、前記ソース領域および前記ガードリングにそれぞれ接合されたソース電極と、前記ガードリング内に、前記SiC半導体層の表面に沿う方向に互いに隣接して形成された第1導電型領域および第2導電型領域とを含み、前記第1導電型領域は、前記ソース電極における前記ガードリングとの接合部分よりも前記活性領域側に配置されており、前記ガードリングは、2000Å以上の深さを有しており、前記ガードリングにおける前記SiC半導体層の前記表面から1000Åの深さ位置までの部分の前記第2導電型の不純物濃度が、前記SiC半導体層の第1導電型不純物濃度よりも小さい、SiC半導体装置である。 According to a fourth aspect of the present invention, there is provided a first conductivity type SiC semiconductor layer, an active region formed in a central portion of the surface of the SiC semiconductor layer, the active region, and the first conductivity type. A source region; a body region of a second conductivity type in contact with the source region; a drift region of the first conductivity type in contact with the body region; and the body region through a gate insulating film; A MIS transistor structure having a gate electrode for forming a channel in the body region for flowing a current between the source region and a surface layer portion of the SiC semiconductor layer and surrounding the MIS transistor structure. A two-conductivity type guard ring and a hole formed on the surface of the SiC semiconductor layer and having an opening exposing the source region and the guard ring. A field insulating film, through the opening of said field insulating film, a source electrode joined to each of the source region and the guard ring, the guard in the ring, adjacent to each other in a direction along the surface of the SiC semiconductor layer and includes a first conductive type region and a second conductivity type region formed in said first conductivity type region is disposed in the active region side than the connecting portion between the guard ring in said source electrode The guard ring has a depth of 2000 mm or more, and the impurity concentration of the second conductivity type in a portion of the guard ring from the surface of the SiC semiconductor layer to a depth position of 1000 mm is the SiC. The SiC semiconductor device is smaller than the first conductivity type impurity concentration of the semiconductor layer .
この構成によれば、第1導電型のSiC半導体層に、SiCからなるMIS(Metal Insulator Semiconductor)トランジスタ構造が形成されており、このMISトランジスタ構造を取り囲むように第2導電型のガードリングが形成されている。
MISトランジスタ構造(トランジスタ素子)の周囲にガードリングが形成されているため、SiC半導体層とガードリングとのpn接合により、トランジスタ素子の周囲に空乏層が広がる。これにより、素子表面での電界強度を緩和することができる。よって、デバイスの耐圧を向上させることができる。
According to the configuration of this, the SiC semiconductor layer of a first conductivity type, MIS consisting of SiC (Metal Insulator Semiconductor) transistor structure is formed, the second conductivity type guard ring so as to surround the MIS transistor structure Is formed.
Since the guard ring is formed around the MIS transistor structure (transistor element), a depletion layer spreads around the transistor element due to the pn junction between the SiC semiconductor layer and the guard ring. Thereby, the electric field strength on the element surface can be relaxed. Therefore, the breakdown voltage of the device can be improved.
また、MISトランジスタ構造を動作させるためのソース電極が、ソース領域だけでなく、MISトランジスタ構造を取り囲むガードリングにも接合されている。これにより、MISトランジスタにアバランシェ降伏が生じたときに、その降伏電流を、トランジスタの周囲にあるガードリングの方向へ流れるように迂回させることができる。その場合、ソース電極におけるガードリングとの接合部分の終端部(フィールド絶縁膜の開口内におけるソース電極の外縁部)に電流集中が起こってデバイスが破壊するおそれがある。 Further, a source electrode for operating the MIS transistor structure is joined not only to the source region but also to a guard ring surrounding the MIS transistor structure. Thus, when an avalanche breakdown occurs in the MIS transistor, the breakdown current can be bypassed so as to flow in the direction of the guard ring around the transistor. In that case, current concentration may occur in the terminal portion of the junction portion of the source electrode with the guard ring (the outer edge portion of the source electrode in the opening of the field insulating film), and the device may be destroyed.
しかしながら、本発明では、ガードリングは、2000Å以上の深さを有しており、ガードリングにおけるSiC半導体層の表面から1000Åの深さ位置までの部分の第2導電型の不純物濃度が、SiC半導体層の第1導電型不純物濃度よりも小さい。つまり、ガードリングにおけるSiC半導体層の表面から1000Åの深さ位置までの部分では、第2導電型の不純物濃度<SiC半導体層の第1導電型の不純物濃度となっており、当該表層部は、第2導電型の性質というよりもむしろ第1導電型の性質を示す。
これにより、アバランシェ降伏時、ガードリング付近の電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、フィールド絶縁膜の開口内におけるソース電極の外縁部よりも内側の位置にシフトさせることができる。その結果、アバランシェ降伏が生じても、ソース電極におけるガードリングとの接合部分の外縁部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。
また、請求項5に記載のように、前記ガードリング内の前記第2導電型領域の不純物濃度は、前記ガードリングの第2導電型不純物濃度よりも高くてもよい。
また、請求項6に記載のように、前記ガードリングは、前記ボディ領域を形成する工程と同一の不純物注入工程によって形成されることが好ましい。
また、請求項7に記載のように、前記ボディ領域は、前記ソース電極と接するボディコンタクト領域を含み、前記第1導電型領域は、前記ソース領域を形成する工程と同一の不純物注入工程によって形成され、前記第2導電型領域は、前記ボディコンタクト領域を形成する工程と同一の不純物注入工程によって形成されることが好ましい。
However, in the present invention, the guard ring has a depth of 2000 mm or more, and the impurity concentration of the second conductivity type in the portion from the surface of the SiC semiconductor layer to the depth position of 1000 mm in the guard ring is the SiC semiconductor. smaller than the first conductivity type not pure concentration layer. That is, the portion of the guard ring from the surface of the SiC semiconductor layer to a depth of 1000 mm has a second conductivity type impurity concentration <the first conductivity type impurity concentration of the SiC semiconductor layer, and the surface layer portion is It shows the nature of the first conductivity type rather than the nature of the second conductivity type.
Thereby, at the time of avalanche breakdown, the current density in the vicinity of the guard ring can be dispersed, or along with the dispersion of the current density, the portion where the current density is relatively higher than the outer edge portion of the source electrode in the opening of the field insulating film. It can be shifted to the inner position. As a result, even if an avalanche breakdown occurs, the current density toward the outer edge of the junction with the guard ring in the source electrode can be reduced. Therefore, device destruction due to avalanche breakdown can be prevented.
The impurity concentration of the second conductivity type region in the guard ring may be higher than the second conductivity type impurity concentration of the guard ring.
According to a sixth aspect of the present invention, the guard ring is preferably formed by the same impurity implantation step as the step of forming the body region.
The body region includes a body contact region in contact with the source electrode, and the first conductivity type region is formed by the same impurity implantation step as the step of forming the source region. The second conductivity type region is preferably formed by the same impurity implantation step as the step of forming the body contact region.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1(a)(b)は、本発明の参考例に係るショットキーバリアダイオードの模式図であって、図1(a)は平面図、図1(b)は断面図をそれぞれ示す。
このショットキーバリアダイオード1は、SiCが採用されたショットキーバリアダイオード1であり、たとえば、図1(a)に示すように、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード1は、図1(a)の紙面における上下左右方向の長さがそれぞれ数mm程度である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1A and 1B are schematic views of a Schottky barrier diode according to a reference example of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view.
The
このショットキーバリアダイオード1は、n+型(たとえば、濃度が1×1018〜1×1021cm−3)のSiC基板2を備えている。SiC基板2の裏面には、その全域を覆うようにカソード電極3が形成されている。カソード電極3は、n型のSiCとオーミック接触する金属(たとえば、Niシリサイド、Coシリサイドなど)からなる。
SiC基板2の表面には、SiC基板2よりも低濃度のn−型(たとえば、濃度が1×1015〜1×1017cm−3)のSiCエピタキシャル層4(SiC半導体層)が積層されている。SiCエピタキシャル層4の厚さは、たとえば、1μm〜100μmである。
The
On the surface of
SiCエピタキシャル層4の表面には、酸化シリコン(SiO2)からなるフィールド絶縁膜5が積層されている。フィールド絶縁膜5の厚さは、たとえば、1000Å以上、好ましくは、3000Å〜30000Åである。なお、フィールド絶縁膜5は、窒化シリコン(SiN)など、他の絶縁物からなっていてもよい。
フィールド絶縁膜5には、SiCエピタキシャル層4の中央部を露出させる開口6が形成されている。フィールド絶縁膜5上には、アノード電極7が形成されている。
A
The
アノード電極7は、フィールド絶縁膜5の開口6内を埋め尽くし、フィールド絶縁膜5における開口6の周縁部8を上から覆うように、当該開口6の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜5の周縁部8は、SiCエピタキシャル層4およびアノード電極7により、全周にわたってその上下両側から挟まれている。フィールド絶縁膜5の周縁部8を覆うアノード電極7の、フィールド絶縁膜5の開口6端からのはみ出し量Xは、たとえば、10μm以上、好ましくは、10μm〜100μmである。
The
アノード電極7は、たとえば、フィールド絶縁膜5の開口6内でSiCエピタキシャル層4に接合された障壁形成電極としてのショットキーメタル9と、このショットキーメタル9に積層されたコンタクトメタル10との2層構造を有している。
ショットキーメタル9は、n型のSiCとの接合によりショットキー接合を形成する金属(たとえば、Ni、Auなど)からなる。SiCに接合されるショットキーメタル9は、SiC半導体との間に、たとえば、0.7eV〜1.7eVの高さのショットキー障壁(電位障壁)を形成する。また、ショットキーメタル9の厚さは、この参考例では、たとえば、0.01μm〜5μmである。
The
Schottky metal 9 is made of a metal (for example, Ni, Au, etc.) that forms a Schottky junction by bonding with n-type SiC. Schottky metal 9 joined to SiC forms a Schottky barrier (potential barrier) having a height of 0.7 eV to 1.7 eV, for example, with the SiC semiconductor. Moreover, the thickness of the Schottky metal 9 is, for example, 0.01 μm to 5 μm in this reference example .
コンタクトメタル10は、アノード電極7において、ショットキーバリアダイオード1の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル10は、たとえば、Alからなる。コンタクトメタル10の厚さは、この参考例では、ショットキーメタル9よりも大きく、たとえば、0.5μm〜10μmである。
ショットキーバリアダイオード1の最表面には、表面保護膜11が形成されている。表面保護膜11の中央部には、コンタクトメタル10を露出させる開口12が形成されている。ボンディングワイヤなどは、この開口12を介してコンタクトメタル10に接合される。
The
A surface
また、SiCエピタキシャル層4の表層部には、アノード電極7のショットキーメタル9に接するようにp型のガードリング13が形成されている。このガードリング13は、平面視において、フィールド絶縁膜5の開口6の内外に跨るように、当該開口6の輪郭に沿って形成されている。したがって、ガードリング13は、開口6の内方へ張り出し、開口6内のショットキーメタル9の終端部としての外縁部14に接する内側部分15と、開口6の外方へ張り出し、フィールド絶縁膜5の周縁部8を挟んでアノード電極7(ショットキーメタル9)に対向する外側部分16とを有している。ガードリング13の内側部分15の幅w1は、1μm〜50μmであり、ガードリング13の外側部分16の幅w2は、1μm〜500μmである。これら、w1とw2との合計であるガードリング13の全体幅Wは、たとえば、5μm〜550μmである。また、ガードリング13のSiCエピタキシャル層4の表面からの深さDは、たとえば、1000Å以上、好ましくは、2000Å〜7000Åである。
A p-
そして、p型ガードリング13は、その大部分において、n−型のSiCエピタキシャル層4が本来的に有するn型不純物濃度よりもp型不純物濃度が大きいが、その表層部17において、n型不純物濃度よりもp型不純物濃度が小さくなっている。以下、図2〜図4に一例を取り上げて説明する。
図2は、本発明の参考例のガードリング13におけるn型およびp型不純物濃度それぞれのプロファイルを示す図である(第1例)。図3は、本発明の参考例のガードリング13におけるn型およびp型不純物濃度それぞれのプロファイルを示す図である(第2例)。図4は、ガードリング13におけるn型およびp型不純物濃度それぞれのプロファイルを示す図である(第3例)。
In most of the p-
FIG. 2 is a diagram showing profiles of n-type and p-type impurity concentrations in the
図2を参照して、n−型のSiCエピタキシャル層4には、n型不純物(N(窒素)、P(リン)、As(ヒ素)など)が、層全体にわたって1.0×1016cm−3の濃度(エピ濃度)でほぼ均一に含有されている。
これに対し、p型のガードリング13には、n型不純物に加えて、p型不純物(B(ホウ素)、Al(アルミニウム)など)が含有されている。p型不純物は、ガードリング13全体にわたって均一に含有されているのではなく、SiCエピタキシャル層4の表面からの深さが大きくなるに従って濃度が増加するように含有されている。具体的には、p型不純物は、SiCエピタキシャル層4の表面近傍(深さ0〜約200Å)ではガードリング13にほぼ含有されておらず、約200Å〜1000Åの深さ位置において、ベースとなるSiCエピタキシャル層4の濃度よりも小さな濃度範囲(1.0×1014cm−3〜1.0×1016cm−3)で増加する。そして、約1000Åの深さ位置において、SiCエピタキシャル層4の濃度(1.0×1016cm−3)にほぼ一致し、約1000Åから最深部の4600Åの深さ位置において、SiCエピタキシャル層4の濃度よりも大きな濃度範囲(1.0×1016cm−3〜1.0×1020cm−3)で増加する。すなわち、図2の例では、ガードリング13における、SiCエピタキシャル層4の表面から1000Å以下の深さdまで(たとえば、ガードリング13の深さDを100としたときに、0〜30%の深さ位置)の表層部17において、p型不純物濃度がn型不純物濃度よりも小さくなっている。
Referring to FIG. 2, n − -type
On the other hand, the p-
そして、このような濃度プロファイルは、たとえば、層全体にわたってほぼ均一な濃度でn型不純物が含有されたSiCエピタキシャル層4に対して、その表面(深さ0)から1000Åの深さ位置までのアクセプタ密度<ドナー密度となるように、p型不純物を注入(たとえば、ドーズ量が1.0×1012cm−2〜1.0×1015cm−2、加速エネルギが30keV〜100keV)し、アニール処理によりp型不純物を活性化させることにより実現することができる。
Such a concentration profile is obtained, for example, with respect to the
一方、図3の例では、図2の例とは異なり、p型不純物は、約200Å〜1000Åの深さ位置においても、ベースとなるSiCエピタキシャル層4の濃度よりも大きな濃度範囲で増加している。しかしながら、図3の例では、約200Å〜600Åの深さ位置に、SiCエピタキシャル層4が本来的に有するn型不純物(SiCエピタキシャル層4形成時に含有されるn型不純物)以外に、図3の一点鎖線で示すように、n型不純物が導入されている。これにより、約200Å〜600Åの深さ位置においては、SiCエピタキシャル層4のn型不純物が補われ、その結果、p型不純物濃度がn型不純物濃度よりも小さくなっている。
On the other hand, in the example of FIG. 3, unlike the example of FIG. 2, the p-type impurity increases in a concentration range larger than the concentration of the base
そして、このような濃度プロファイルは、たとえば、層全体にわたってほぼ均一な濃度でn型不純物が含有されたSiCエピタキシャル層4に対して、アクセプタ密度>ドナー密度となるように、p型不純物を注入(たとえば、ドーズ量が1.0×1014cm−2〜1.0×1016cm−2、加速エネルギが80keV〜400keV)し、さらに、p型不純物を注入した領域にn型不純物を注入(たとえば、ドーズ量が1.0×1012cm−2〜1.0×1014cm−2、加速エネルギが30keV〜100keV)し、その後、アニール処理により、n型およびp型不純物を活性化させることにより実現することができる。
Such a concentration profile is obtained by, for example, implanting p-type impurities so that the acceptor density> the donor density is satisfied with respect to the
また、図4の例のように、典型的なガードリング13の場合では、図3と同様に、p型不純物は、約200Å〜1000Åの深さ位置においても、ベースとなるSiCエピタキシャル層4の濃度よりも大きな濃度範囲で増加している。しかも、この図4の例では、図3の例とは異なり、n型不純物の追加注入がない。したがって、図4の例では、ガードリング13における約200Å〜4600Åの深さ位置のほぼ全域において、p型不純物濃度がn型不純物濃度よりも大きくなっている。
As in the example of FIG. 4, in the case of a
以上のように、このショットキーバリアダイオード1によれば、フィールド絶縁膜5の開口6の内外に跨るように、ガードリング13が形成されており、ガードリング13の内側部分15が、当該開口6内のショットキーメタル9の外縁部14に接している。
そして、ガードリング13では、図2および図3に示す例のように、SiCエピタキシャル層4の表面から1000Å以下の深さdまで(ガードリング13の深さDを100としたときに、0〜30%の深さ位置)の表層部17において、p型不純物濃度がn型不純物濃度よりも小さくなっている。つまり、ガードリング13の表層部17では、p型不純物濃度<n型不純物濃度となっており、当該表層部17は、p型の性質というよりもむしろn型の性質を示す。
As described above, according to the
Then, in the
これにより、ショットキーバリアダイオード1のSiCエピタキシャル層4内に電流が流れたときに、SiCエピタキシャル層4内における電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、アノード電極7の中央部にシフトさせることができる。その結果、たとえば、アノード電極7−カソード電極3間に大きな逆電圧が印加され、アバランシェ降伏が生じても、アノード電極7(ショットキーメタル9)の外縁部14へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。
Thereby, when a current flows in the
また、SiCエピタキシャル層4とガードリング13とのpn接合により、アノード電極7の外縁部14付近に空乏層が広がるため、当該空乏層によりアノード電極7の外縁部14への電界集中を抑制することができる。よって、デバイスの耐圧を向上させることもできる。
図5(a)(b)は、本発明の一実施形態に係る電界効果トランジスタの模式図であって、図5(a)は平面図、図5(b)は内部拡大図をそれぞれ示す。図6は、本発明の一実施形態に係る電界効果トランジスタの模式断面図であって、図5(b)の切断線VI−VIでの切断面を示す。
In addition, since a depletion layer spreads in the vicinity of the
5A and 5B are schematic views of a field effect transistor according to an embodiment of the present invention, in which FIG. 5A shows a plan view and FIG. 5B shows an internal enlarged view. FIG. 6 is a schematic cross-sectional view of a field effect transistor according to an embodiment of the present invention, and shows a cut surface taken along a cutting line VI-VI in FIG.
この電界効果トランジスタ21は、SiCが採用されたDMISFET(Double diffused Metal Insulator Semiconductor Field Effect Transistor)であり、たとえば、図5(a)に示すように、平面視正方形のチップ状である。チップ状の電界効果トランジスタ21は、図5(a)の紙面における上下左右方向の長さがそれぞれ数mm程度である。
電界効果トランジスタ21の表面には、ソースパッド22が形成されている。ソースパッド22は、四隅が外方へ湾曲した平面視略正方形状であり、電界効果トランジスタ21の表面のほぼ全域を覆うように形成されている。このソースパッド22には、その一辺の中央付近に除去領域23が形成されている。この除去領域23は、ソースパッド22が形成されていない領域である。
The
A
除去領域23には、ゲートパッド24が配置されている。ゲートパッド24とソースパッド22との間には間隔が設けられており、これらは互いに絶縁されている。
次に、電界効果トランジスタ21の内部構造について説明する。
電界効果トランジスタ21は、n+型(たとえば、濃度が1×1018〜1×1021cm−3)のSiC基板25を備えている。
A
Next, the internal structure of the
The
SiC基板25の表面には、SiC基板25よりも低濃度のn−型(たとえば、濃度が1×1015〜1×1017cm−3)のSiCエピタキシャル層26(SiC半導体層)が積層されている。SiCエピタキシャル層26の厚さは、たとえば、1μm〜100μmである。
電界効果トランジスタ21には、図5(a)に示すように、平面視でSiCエピタキシャル層26の中央部に配置され、電界効果トランジスタ21として機能する活性領域27が形成されている。
A SiC epitaxial layer 26 (SiC semiconductor layer) having an n − type (for example, a concentration of 1 × 10 15 to 1 × 10 17 cm −3 ) having a concentration lower than that of the
As shown in FIG. 5A, the
活性領域27において、SiCエピタキシャル層26の表層部には、p型のボディ領域28が、行方向および列方向に一定のピッチで行列状(マトリクス状)に配列されて多数形成されている。各ボディ領域28は、平面視正方形状であり、たとえば、図5(b)の紙面における上下左右方向の長さがそれぞれ7.2μm程度である。また、ボディ領域28の不純物濃度は、たとえば、1.0×1016cm−3〜1.0×1019cm−3である。一方、SiCエピタキシャル層26における、ボディ領域28よりもSiC基板25側の領域は、エピタキシャル成長後のままの状態が維持された、n−型のドリフト領域29となっている。
In the
各ボディ領域28には、その中央部にp+型のボディコンタクト領域30(たとえば、不純物濃度が1.0×1018cm−3〜2.0×1021cm−3)が形成されており、このボディコンタクト領域30を取り囲むように、n+型のソース領域31(たとえば、不純物濃度が1.0×1018cm−3〜1.0×1021cm−3)が形成されている。ボディコンタクト領域30は、平面視正方形状であり、たとえば、図5(b)の紙面における上下左右方向の長さがそれぞれ1.6μm程度である。
Each
ソース領域31は、平面視正方形環状であり、たとえば、図5(b)の紙面における上下左右方向の長さがそれぞれ5.7μm程度である。
また、活性領域27において、一定のピッチで行列状に配列されたボディ領域28の各間の領域(隣り合うボディ領域28の側面により挟まれるボディ間領域32)は、一定(たとえば、2.8μm)幅を有する格子状である。
The
In the
このボディ間領域32上には、ボディ間領域32に沿って、格子状のゲート絶縁膜33が形成されている。ゲート絶縁膜33は、隣り合うボディ領域28の間に跨っていて、ボディ領域28におけるソース領域31を取り囲む部分(ボディ領域28の周縁部)およびソース領域31の外周縁を覆っている。ゲート絶縁膜33は、酸化シリコン(SiO2)からなり、その厚さは400Å程度でほぼ一様である。
On the
ゲート絶縁膜33上には、ゲート電極34が形成されている。ゲート電極34は、格子状のゲート絶縁膜33に沿って格子状に形成されていて、ゲート絶縁膜33を挟んで、各ボディ領域28の周縁部に対向している。ゲート電極34は、ポリシリコンからなり、たとえば、p型不純物が高濃度に導入されている。また、ゲート電極34の厚さは、たとえば、6000Å程度である。
A
この電界効果トランジスタ21では、ボディ間領域32の幅方向中央に単位セル間の境界が設定されている。各単位セルは、たとえば、図5(b)の紙面における上下左右方向の長さがそれぞれ10μm程度である。各単位セルでは、ボディ領域28の深さ方向がゲート長方向であり、そのゲート長方向に直交するボディ領域28の周方向がゲート幅方向である。そして、各単位セルでは、ゲート電極34に印加する電圧を制御することにより、各単位セルのボディ領域28の周縁部に環状のチャネルを形成して、ドリフト領域29において各ボディ領域28の4つの側面に沿ってSiCエピタキシャル層26の表面側へ流れるドレイン電流を、ソース領域31に流すことができる。すなわち、単位セルごとにMISトランジスタ構造が構成されている。
In the
そして、SiCエピタキシャル層26の表層部には、マトリクス状に配列された単位セル(活性領域27)を取り囲むように、活性領域27から間隔を開けてp型のガードリング35が複数本(この実施形態では、5本)形成されている。これらのガードリング35は、p型のボディ領域28を形成する工程と同一のイオン注入工程で形成することができる。
In the surface layer portion of the
各ガードリング35は、平面視において、電界効果トランジスタ21の外周に沿う平面視四角環状に形成されている。また、ガードリング35のSiCエピタキシャル層26の表面からの深さDは、ボディ領域28とほぼ同じ深さであり、たとえば、2000Å以上、好ましくは、3000Å〜10000Åである。
複数のガードリング35のうち、最も内側のガードリング36(全体幅w3)には、n+型領域38とp+型領域39とが互いに隣接して形成されている。これらのn+型領域38およびp+型領域39は、当該ガードリング36の全周にわたって平面視四角環状に形成されている。n+型領域38は、n+型のソース領域31を形成する工程と同一のイオン注入工程、p+型領域39は、p+型のボディコンタクト領域30を形成する工程と同一のイオン注入工程で、それぞれ形成することができる。また、最も内側のガードリング36以外のガードリング37の全体幅w4は、たとえば、1μm〜3μmである。
Each
Among the plurality of guard rings 35, an n + type region 38 and a p + type region 39 are formed adjacent to each other in the innermost guard ring 36 (overall width w3). These n + -
そして、この実施形態においても、p型ガードリング35は、その大部分において、n−型のSiCエピタキシャル層26が本来的に有するn型不純物濃度よりもp型不純物濃度が大きいが、前述の参考例の図2〜図4で示したように、その表層部40において、n型不純物濃度よりもp型不純物濃度が小さくなっている。とりわけ、最も内側のガードリング36においては、その表層部40にp+型領域が形成されているので、図3の例のように、n型不純物を追加注入することにより、SiCエピタキシャル層26のn型不純物を補なうことが好ましい。
Also in the implementation form of this, p-
SiCエピタキシャル層26上には、ゲート電極34を被覆するように、酸化シリコン(SiO2)からなるフィールド絶縁膜としての層間絶縁膜41が積層されている。層間絶縁膜41には、ソース領域31およびボディコンタクト領域30を露出させるコンタクトホール42、および最も内側のガードリング36を露出させるコンタクトホール43が形成されている。
An interlayer insulating
層間絶縁膜41上には、ソース電極44が形成されている。ソース電極44は、各コンタクトホール42,43を介して、すべての単位セルのボディコンタクト領域30およびソース領域31、ならびに最も内側のガードリング36のp+型領域39に一括して接触している。つまり、ソース電極44は、すべての単位セルに対して共通の配線となっている。そして、このソース電極44上には層間絶縁膜(図示せず)が形成されており、その層間絶縁膜(図示せず)を介して、ソース電極44がソースパッド22(図5(a)参照)に電気的に接続されている。一方、ゲートパッド24(図5(a)参照)は、当該層間絶縁膜(図示せず)上に引き回されたゲート配線(図示せず)を介して、ゲート電極34に電気的に接続されている。
A
また、ソース電極44は、SiCエピタキシャル層26との接触側から順にTi/TiN層45と、Al層46とが積層された構造を有している。
SiC基板25の裏面には、その全域を覆うようにドレイン電極47が形成されている。このドレイン電極47は、すべての単位セルに対して共通の電極となっている。ドレイン電極47としては、たとえば、SiC基板25側から順にTi、Ni、AuおよびAgが積層された積層構造(Ti/Ni/Au/Ag)を適用することができる。
The
A
以上のように、この電界効果トランジスタ21では、マトリクス状の単位セルの周囲にガードリング35が形成されているため、SiCエピタキシャル層26とガードリング35とのpn接合により、活性領域27の周囲に空乏層が広がる。これにより、各単位セルの素子表面での電界強度を緩和することができる。よって、デバイスの耐圧を向上させることができる。
As described above, in this
また、各単位セルを動作させるためのソース電極44が、ソース領域31およびボディコンタクト領域30だけでなく、活性領域27を取り囲む最も内側のガードリング36にも接合されている。これにより、電界効果トランジスタ21にアバランシェ降伏が生じたときに、その降伏電流を、活性領域27の周囲にある最も内側のガードリング36の方向へ流れるように迂回させることができる。その場合、層間絶縁膜41のコンタクトホール43内におけるソース電極44の外縁部に電流集中が起こってデバイスが破壊するおそれがある。
A
しかしながら、この実施形態では、ガードリング35において、SiCエピタキシャル層26の表面から1000Å以下の深さdまで(ガードリング35の深さDを100としたときに、0〜5%の深さ位置)の表層部40において、p型不純物濃度がn型不純物濃度よりも小さくなっている。つまり、ガードリング35の表層部40では、p型不純物濃度<n型不純物濃度となっており、当該表層部40は、p型の性質というよりもむしろn型の性質を示す。
However, in this embodiment, the
これにより、電界効果トランジスタ21のSiCエピタキシャル層26内に電流が流れたときに、幅広ガードリング36付近の電流密度を分散させることができるか、電流密度の分散とともに、電流密度が比較的高い部分を、コンタクトホール43内におけるソース電極44の中央部にシフトさせることができる。その結果、たとえば、ソース−ドレイン間に大きな逆電圧が印加され、アバランシェ降伏が生じても、ソース電極44の外縁部へ向かう電流の密度を緩和することができる。よって、アバランシェ降伏によるデバイス破壊を防止することができる。
As a result, when a current flows in the
以上、本発明の実施形態および参考例を説明したが、本発明は、他の形態で実施することもできる。
たとえば、参考例のショットキーバリアダイオード1において、ショットキーメタル9を、図7(a)(b)に示すように、ポリシリコン52に置き換えることにより、ポリシリコン52を、SiCエピタキシャル層4に対してヘテロ接合させたヘテロジャンクションダイオード51を構成することができる。SiCに接合されるポリシリコン52は、SiC半導体との間に、たとえば、0.5eV〜1.8eVの高さの電位障壁を形成する。
As mentioned above, although embodiment and the reference example of this invention were described, this invention can also be implemented with another form.
For example, in the
また、ショットキーバリアダイオード1、電界効果トランジスタ21およびヘテロジャンクションダイオード51の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、ショットキーバリアダイオード1、電界効果トランジスタ21およびヘテロジャンクションダイオード51において、p型の部分がn型であり、n型の部分がp型であってもよい。
Further, a configuration in which the conductivity type of each semiconductor portion of the
本発明のSiC半導体装置は、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される。具体的には、自動車用インバータ回路、IPM(Intelligent Power Module)などに組み込まれて使用される。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
The SiC semiconductor device of the present invention is mainly used in systems in various power electronics fields such as motor control systems and power conversion systems. Specifically, it is used by being incorporated into an inverter circuit for an automobile, an IPM (Intelligent Power Module) or the like.
In addition, various design changes can be made within the scope of the matters described in the claims.
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
下記の実施例1〜3および比較例1は、本発明による電流密度の分散効果を証明するために行ったものである。
<実施例1>
(1)ショットキーバリアダイオードの作製
図1(a)(b)で説明したショットキーバリアダイオードとほぼ同等の構造を有するショットキーバリアダイオードを作製した。
Next, although this invention is demonstrated based on an Example and a comparative example, this invention is not limited by the following Example.
The following Examples 1 to 3 and Comparative Example 1 were carried out to prove the current density dispersion effect according to the present invention.
<Example 1>
(1) Production of Schottky Barrier Diode A Schottky barrier diode having a structure substantially equivalent to the Schottky barrier diode described with reference to FIGS.
具体的には、まず、n+型SiC基板上に、n−型のSiCからなるエピタキシャル層を成長させた(n型不純物濃度:1×1016cm−3)。n型不純物としては、Pを用いた。
次いで、当該エピタキシャル層に対して、p型不純物(B)を、ドーズ量1.5×1011cm−2、加速エネルギ30keVで注入した。続いて、n型不純物(P)を、ドーズ量3.0×1015cm−2、加速エネルギ180keVで注入した。次いで、1150℃でアニール処理することにより、n型およびp型不純物を活性化させた。これにより、4500Åの深さのガードリングを選択的に形成した。
Specifically, first, an epitaxial layer made of n − -type SiC was grown on an n + -type SiC substrate (n-type impurity concentration: 1 × 10 16 cm −3 ). P was used as the n-type impurity.
Next, a p-type impurity (B) was implanted into the epitaxial layer at a dose of 1.5 × 10 11 cm −2 and an acceleration energy of 30 keV. Subsequently, an n-type impurity (P) was implanted at a dose of 3.0 × 10 15 cm −2 and an acceleration energy of 180 keV. Next, annealing was performed at 1150 ° C. to activate n-type and p-type impurities. As a result, a guard ring having a depth of 4500 mm was selectively formed.
その後、エピタキシャル層上に、SiO2からなるフィールド絶縁膜を形成した。このフィールド絶縁膜には、ガードリングの一部が露出するように開口を形成した。次いで、フィールド絶縁膜の開口を介して、ショットキーメタル(Mo)を、ガードリングに接するようにエピタキシャル層に接合した。
<実施例2>
n型不純物のドーズ量および加速エネルギを、それぞれ3.0×1011cm−2および30keVとしたこと以外は、実施例1と同様の方法によりショットキーバリアダイオードを作製した。
<実施例3>
n型不純物のドーズ量および加速エネルギを、それぞれ1.5×1012cm−2および30keVとしたこと以外は、実施例1と同様の方法によりショットキーバリアダイオードを作製した。
<比較例1>
ガードリングを形成する際にn型不純物を注入しなかったこと以外は、実施例1と同様の方法によりショットキーバリアダイオードを作製した。
<電流密度シミュレーション>
実施例1〜3および比較例1により得られたショットキーバリアダイオードのアノード−カソード間に逆電圧(760V)を印加したときの、エピタキシャル層内の電流密度分布をシミュレーションした。結果を図8〜図11に示す。なお、図8〜図11において、図1(a)(b)に示された各部の対応部分は同一参照符号で示す。
Thereafter, a field insulating film made of SiO 2 was formed on the epitaxial layer. An opening was formed in the field insulating film so that a part of the guard ring was exposed. Next, Schottky metal (Mo) was bonded to the epitaxial layer so as to be in contact with the guard ring through the opening of the field insulating film.
<Example 2>
A Schottky barrier diode was fabricated in the same manner as in Example 1 except that the dose amount and acceleration energy of the n-type impurity were set to 3.0 × 10 11 cm −2 and 30 keV, respectively.
<Example 3>
A Schottky barrier diode was fabricated in the same manner as in Example 1 except that the dose amount and acceleration energy of the n-type impurity were 1.5 × 10 12 cm −2 and 30 keV, respectively.
<Comparative Example 1>
A Schottky barrier diode was fabricated in the same manner as in Example 1 except that n-type impurities were not implanted when forming the guard ring.
<Current density simulation>
The current density distribution in the epitaxial layer was simulated when a reverse voltage (760 V) was applied between the anode and the cathode of the Schottky barrier diode obtained in Examples 1 to 3 and Comparative Example 1. The results are shown in FIGS. 8 to 11, corresponding parts of the respective parts shown in FIGS. 1A and 1B are denoted by the same reference numerals.
図11に示すように、比較例1のショットキーバリアダイオードでは、ショットキーメタルの外縁部に、大きな電流が集中して流れることが確認できた。
これに対して、図8に示すように、実施例1のショットキーバリアダイオードでは、ショットキーメタルの外縁部に、他の部分に比べて大きな電流が集中していることが確認されたが、その電流の大きさはデバイス破壊を起こすほどのものではない。すなわち、ショットキーメタルの外縁部へ向かう電流の密度が緩和されていることが確認できた。
As shown in FIG. 11, in the Schottky barrier diode of Comparative Example 1, it was confirmed that a large current concentratedly flows on the outer edge of the Schottky metal.
On the other hand, as shown in FIG. 8, in the Schottky barrier diode of Example 1, it was confirmed that a large current was concentrated on the outer edge portion of the Schottky metal as compared with other portions. The magnitude of the current is not enough to cause device destruction. That is, it was confirmed that the current density toward the outer edge of the Schottky metal was relaxed.
また、図9および図10に示すように、実施例2および実施例3のショットキーバリアダイオードでは、ショットキーメタルの外縁部へ向かう電流の密度が一層緩和されているとともに、電流密度が比較的高い部分が、ショットキーメタルの中央部にシフトしていることが確認できた。 As shown in FIGS. 9 and 10, in the Schottky barrier diodes of Examples 2 and 3, the current density toward the outer edge of the Schottky metal is further relaxed and the current density is relatively low. It was confirmed that the high part shifted to the center part of the Schottky metal.
1 ショットキーバリアダイオード
4 SiCエピタキシャル層
9 ショットキーメタル
14 (ショットキーメタルの)外縁部
17 (ガードリングの)表層部
21 電界効果トランジスタ
26 SiCエピタキシャル層
28 ボディ領域
29 ドリフト領域
31 ソース領域
33 ゲート絶縁膜
34 ゲート電極
35 ガードリング
40 (ガードリングの)表層部
41 層間絶縁膜
42 コンタクトホール
43 コンタクトホール
44 ソース電極
51 ヘテロジャンクションダイオード
52 ポリシリコン
DESCRIPTION OF
Claims (7)
前記SiC半導体層の表面の中央部に形成された活性領域と、
前記SiC半導体層の表面に前記活性領域を囲むように形成され、前記SiC半導体層の前記表面を露出させる開口を有するフィールド絶縁膜と、
前記フィールド絶縁膜の前記開口を介して前記SiC半導体層に接合された電極と、
前記SiC半導体層の表層部に形成され、前記電極における前記SiC半導体層との接合部分の終端部に接する第2導電型のガードリングと、
前記ガードリング内に、前記SiC半導体層の表面に沿う方向に互いに隣接して形成された第1導電型領域および第2導電型領域とを含み、
前記第1導電型領域は、前記電極における前記ガードリングとの接合部分よりも前記活性領域側に配置されており、
前記ガードリングは、2000Å以上の深さを有しており、
前記ガードリングにおける前記SiC半導体層の前記表面から1000Åの深さ位置までの部分の前記第2導電型の不純物濃度が、前記SiC半導体層の第1導電型不純物濃度よりも小さい、SiC半導体装置。 A first conductivity type SiC semiconductor layer;
An active region formed at the center of the surface of the SiC semiconductor layer;
A field insulating film formed on the surface of the SiC semiconductor layer so as to surround the active region, and having an opening exposing the surface of the SiC semiconductor layer;
An electrode bonded to the SiC semiconductor layer through the opening of the field insulating film;
A second conductivity type guard ring formed on a surface layer portion of the SiC semiconductor layer and in contact with a terminal portion of a junction portion of the electrode with the SiC semiconductor layer;
The guard ring includes a first conductivity type region and a second conductivity type region formed adjacent to each other in a direction along the surface of the SiC semiconductor layer ,
The first conductivity type region is disposed closer to the active region than a joint portion of the electrode with the guard ring ,
The guard ring has a depth of 2000 mm or more,
The SiC semiconductor device, wherein an impurity concentration of the second conductivity type in a portion from the surface of the SiC semiconductor layer to a depth of 1000 mm in the guard ring is smaller than the first conductivity type impurity concentration of the SiC semiconductor layer .
前記SiC半導体層の表面の中央部に形成された活性領域と、
前記活性領域に形成され、前記第1導電型のソース領域と、前記ソース領域に接する第2導電型のボディ領域と、前記ボディ領域に接する前記第1導電型のドリフト領域と、ゲート絶縁膜を介して前記ボディ領域に対向し、前記ドリフト領域と前記ソース領域との間に電流を流すために前記ボディ領域にチャネルを形成するためのゲート電極とを有するMISトランジスタ構造と、
前記SiC半導体層の表層部に形成され、前記MISトランジスタ構造を取り囲む第2導電型のガードリングと、
前記SiC半導体層の表面に形成され、前記ソース領域および前記ガードリングをそれぞれ露出させる開口を有するフィールド絶縁膜と、
前記フィールド絶縁膜の前記開口を介して、前記ソース領域および前記ガードリングにそれぞれ接合されたソース電極と、
前記ガードリング内に、前記SiC半導体層の表面に沿う方向に互いに隣接して形成された第1導電型領域および第2導電型領域とを含み、
前記第1導電型領域は、前記ソース電極における前記ガードリングとの接合部分よりも前記活性領域側に配置されており、
前記ガードリングは、2000Å以上の深さを有しており、
前記ガードリングにおける前記SiC半導体層の前記表面から1000Åの深さ位置までの部分の前記第2導電型の不純物濃度が、前記SiC半導体層の第1導電型不純物濃度よりも小さい、SiC半導体装置。 A first conductivity type SiC semiconductor layer;
An active region formed at the center of the surface of the SiC semiconductor layer;
A source region of the first conductivity type; a body region of a second conductivity type in contact with the source region; a drift region of the first conductivity type in contact with the body region; and a gate insulating film formed in the active region. A MIS transistor structure having a gate electrode for forming a channel in the body region in order to flow a current between the drift region and the source region.
A guard ring of a second conductivity type formed in a surface layer portion of the SiC semiconductor layer and surrounding the MIS transistor structure;
A field insulating film formed on the surface of the SiC semiconductor layer and having an opening exposing the source region and the guard ring;
A source electrode joined to each of the source region and the guard ring via the opening of the field insulating film;
The guard ring includes a first conductivity type region and a second conductivity type region formed adjacent to each other in a direction along the surface of the SiC semiconductor layer,
The first conductivity type region is disposed closer to the active region than a joint portion of the source electrode with the guard ring,
The guard ring has a depth of 2000 mm or more,
The SiC semiconductor device, wherein an impurity concentration of the second conductivity type in a portion from the surface of the SiC semiconductor layer to a depth of 1000 mm in the guard ring is smaller than the first conductivity type impurity concentration of the SiC semiconductor layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228536A JP5735611B2 (en) | 2013-11-01 | 2013-11-01 | SiC semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228536A JP5735611B2 (en) | 2013-11-01 | 2013-11-01 | SiC semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010273837A Division JP5406171B2 (en) | 2010-12-08 | 2010-12-08 | SiC semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045211A JP2014045211A (en) | 2014-03-13 |
JP5735611B2 true JP5735611B2 (en) | 2015-06-17 |
Family
ID=50396219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228536A Active JP5735611B2 (en) | 2013-11-01 | 2013-11-01 | SiC semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5735611B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018006450T5 (en) * | 2017-12-19 | 2020-09-03 | Mitsubishi Electric Corporation | SILICON CARBIDE SEMI-CONDUCTOR ARRANGEMENT AND POWER CONVERTER |
CN111480239B (en) | 2017-12-19 | 2023-09-15 | 三菱电机株式会社 | Silicon carbide semiconductor device and power conversion device |
US11049963B2 (en) | 2017-12-19 | 2021-06-29 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
JP2019114757A (en) | 2017-12-26 | 2019-07-11 | 太陽誘電株式会社 | Semiconductor module and semiconductor module manufacturing method |
JP7085959B2 (en) * | 2018-10-22 | 2022-06-17 | 三菱電機株式会社 | Semiconductor equipment |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0610700Y2 (en) * | 1988-11-04 | 1994-03-16 | オリジン電気株式会社 | Schottky barrier diode |
JPH10116999A (en) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | Constant voltage schottky diode and its manufacture |
GB2355110A (en) * | 1999-08-11 | 2001-04-11 | Mitel Semiconductor Ltd | High voltage semiconductor device termination structure |
JP4892787B2 (en) * | 2001-04-09 | 2012-03-07 | 株式会社デンソー | Schottky diode and manufacturing method thereof |
JP4179139B2 (en) * | 2003-11-14 | 2008-11-12 | 株式会社デンソー | Silicon carbide semiconductor device and manufacturing method thereof |
JP4727964B2 (en) * | 2004-09-24 | 2011-07-20 | 株式会社日立製作所 | Semiconductor device |
JP4422671B2 (en) * | 2005-12-06 | 2010-02-24 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP2007288172A (en) * | 2006-03-24 | 2007-11-01 | Hitachi Ltd | Semiconductor device |
JP5560519B2 (en) * | 2006-04-11 | 2014-07-30 | 日産自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP5276354B2 (en) * | 2008-05-13 | 2013-08-28 | 新電元工業株式会社 | Semiconductor device |
JP5326405B2 (en) * | 2008-07-30 | 2013-10-30 | 株式会社デンソー | Wide band gap semiconductor device |
JP5406171B2 (en) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | SiC semiconductor device |
-
2013
- 2013-11-01 JP JP2013228536A patent/JP5735611B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014045211A (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5406171B2 (en) | SiC semiconductor device | |
US11276574B2 (en) | Semiconductor power device and method for producing same | |
JP6021032B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5710644B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP4621708B2 (en) | Semiconductor device and manufacturing method thereof | |
US9142542B2 (en) | Semiconductor device with protective diode | |
JP5787853B2 (en) | Power semiconductor device | |
JP6415749B2 (en) | Silicon carbide semiconductor device | |
US10361266B2 (en) | Semiconductor device | |
US20140361312A1 (en) | Semiconductor device | |
JP2014038988A (en) | Semiconductor device | |
JP6958011B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
US9178079B2 (en) | Semiconductor diode device | |
WO2015015808A1 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP5735611B2 (en) | SiC semiconductor device | |
JP6653461B2 (en) | Semiconductor device | |
JP7030665B2 (en) | Semiconductor device | |
CN106489210B (en) | Semiconductor device | |
JP2024019464A (en) | Semiconductor device | |
JP2015159235A (en) | semiconductor device | |
JP2014187200A (en) | Semiconductor device manufacturing method | |
WO2016143099A1 (en) | Semiconductor device, method for manufacturing same, and power conversion device | |
JP2020174170A (en) | Super junction semiconductor device and method of manufacturing super junction semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |