JP2016162583A - Electro-optic device and electronic apparatus - Google Patents

Electro-optic device and electronic apparatus Download PDF

Info

Publication number
JP2016162583A
JP2016162583A JP2015039946A JP2015039946A JP2016162583A JP 2016162583 A JP2016162583 A JP 2016162583A JP 2015039946 A JP2015039946 A JP 2015039946A JP 2015039946 A JP2015039946 A JP 2015039946A JP 2016162583 A JP2016162583 A JP 2016162583A
Authority
JP
Japan
Prior art keywords
layer
relaxation
electro
optical device
assisting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015039946A
Other languages
Japanese (ja)
Inventor
広美 齋藤
Hiromi Saito
広美 齋藤
武井 周一
Shuichi Takei
周一 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015039946A priority Critical patent/JP2016162583A/en
Publication of JP2016162583A publication Critical patent/JP2016162583A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device and an electronic apparatus in which emission unevenness can be reduced by suppressing variation of the thickness in a pixel.SOLUTION: An electro-optic device includes: a substrate; a drive element part provided on the substrate; a ground layer covering the drive element part; a partition provided on the ground layer; a plurality of pixel regions sectioned by the ground layer and the partition; a functional layer disposed in the pixel region and formed by applying a functional fluid; and a step reduction auxiliary layer disposed on or in the ground layer, and reducing a step occurring in the pixel region due to the drive element part.SELECTED DRAWING: Figure 3

Description

本発明は、電気光学装置及び電子機器に関するものである。   The present invention relates to an electro-optical device and an electronic apparatus.

近年、有機エレクトロルミネッセンス(EL:Electro Luminecent)素子や発光ポリマー素子などの有機発光ダイオード(OLED:Organic Light Emitting Diode)と呼ばれる発光素子を用いた電気光学装置の開発が進められている。また、有機EL素子は、自発光型であるため、視認性が高いだけでなく、薄くて軽く、耐衝撃性にも優れていることから、液晶表示装置に代わる表示デバイスとして注目されている(例えば、特許文献1〜3参照)。   In recent years, an electro-optical device using a light emitting element called an organic light emitting diode (OLED) such as an organic electroluminescent (EL) element or a light emitting polymer element has been developed. In addition, since the organic EL element is a self-luminous type, it is not only highly visible, but also thin and light, and has excellent impact resistance, and thus has attracted attention as a display device that replaces a liquid crystal display device ( For example, see Patent Documents 1 to 3).

特開2014−123540号公報JP 2014-123540 A 特開2008−41894号公報JP 2008-41894 A 特開2008−41747号公報JP 2008-41747 A

ところで、最近では、材料の無駄がなく、微細且つ容易にパターニングできる液滴吐出法を用い、有機EL素子を塗布膜により形成することが行われている。しかしながら、このように液滴吐出法を用いると、下層の段差の影響によって画素内において有機機能層(塗布膜)の膜厚にばらつきが生じてしまうことがある。画素内において膜厚がばらつくと、発光ムラが生じてしまい表示品位が低下してしまうおそれがある。   By the way, recently, an organic EL element is formed of a coating film by using a droplet discharge method that can be patterned finely and easily without waste of materials. However, when the droplet discharge method is used in this way, the film thickness of the organic functional layer (coating film) may vary within the pixel due to the influence of the step in the lower layer. If the film thickness varies in the pixel, there is a possibility that uneven light emission occurs and the display quality deteriorates.

本発明はこのような事情に鑑みてなされたものであって、画素内膜厚のバラツキを抑制し、発光ムラを低減することができる、電気光学装置及び電子機器を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide an electro-optical device and an electronic apparatus that can suppress variations in the film thickness of a pixel and reduce unevenness in light emission. .

本発明の第1態様に従えば、基板と、前記基板上に設けられた駆動素子部と、前記駆動素子部を覆う下地層と、前記下地層上に設けられる隔壁と、前記下地層および前記隔壁により区画される複数の画素領域と、前記画素領域に配置され、液滴吐出法により形成された機能層と、前記下地層上或いは前記下地層内部に配置され、前記駆動素子部により前記画素領域内で生じる段差を緩和させる段差緩和補助層と、を備える電気光学装置が提供される。   According to the first aspect of the present invention, a substrate, a drive element unit provided on the substrate, a base layer covering the drive element unit, a partition provided on the base layer, the base layer, and the base layer A plurality of pixel regions partitioned by partition walls, a functional layer disposed in the pixel region and formed by a droplet discharge method, and disposed on the base layer or in the base layer. An electro-optical device is provided that includes a step relief assisting layer that relaxes a step occurring in the region.

第1態様に係る電気光学装置によれば、段差緩和補助層によって画素領域内で生じる段差が緩和されるので、液滴吐出法により形成された機能層の厚みを均一化させることができる。よって、画素内膜厚のバラツキを抑制し、発光ムラを低減することができる。   According to the electro-optical device according to the first aspect, the step generated in the pixel region is reduced by the step reduction assisting layer, so that the thickness of the functional layer formed by the droplet discharge method can be made uniform. Therefore, variation in the inner film thickness of the pixel can be suppressed and light emission unevenness can be reduced.

上記電気光学装置においては、前記下地層は、少なくとも一つの層間膜を含む積層構造を有するのが好ましい。
この構成によれば、積層構造の間に段差緩和補助層を配置することで、下地層内部に段差緩和補助層を配置する構造を容易に実現できる。
In the electro-optical device, it is preferable that the base layer has a laminated structure including at least one interlayer film.
According to this structure, the structure which arrange | positions a level | step difference mitigation auxiliary layer inside a base layer can be easily implement | achieved by arrange | positioning a level | step difference mitigation auxiliary layer between laminated structures.

上記電気光学装置においては、前記駆動素子部は、少なくとも一つの配線層を含み、前記段差緩和補助層は、前記配線層と同じ材料から形成された第1の緩和層を含むのが好ましい。
この構成によれば、駆動素子部の配線層を形成するプロセスで段差緩和補助層を同時に形成することができる。
In the electro-optical device, it is preferable that the drive element unit includes at least one wiring layer, and the step relaxation assisting layer includes a first relaxation layer formed of the same material as the wiring layer.
According to this configuration, the step relief assisting layer can be formed simultaneously in the process of forming the wiring layer of the drive element portion.

上記電気光学装置においては、前記段差緩和補助層は、前記配線層と異なる材料から形成された第2の緩和層を含むのが好ましい。
この構成によれば、第2の緩和層を形成する際、最適な材料を選択することができる。また、別工程で形成することでレイアウトの自由度が高くなるので、画素領域内で生じる段差を良好に緩和させることができる。
In the electro-optical device, it is preferable that the step relief assisting layer includes a second relaxation layer formed of a material different from that of the wiring layer.
According to this configuration, an optimal material can be selected when forming the second relaxation layer. In addition, since the degree of freedom in layout is increased by forming in a separate process, a step generated in the pixel region can be favorably mitigated.

上記電気光学装置においては、前記第2の緩和層は、絶縁材料から形成されるのが好ましい。
この構成によれば、導電性を有する駆動素子部に対して第2の緩和層を接触させた状態とすることが可能である。よって、配線層間に生じる凹部を埋めるように第2の緩和層を形成することで配線間に生じる段差を良好に緩和することができる。
In the electro-optical device, it is preferable that the second relaxation layer is formed of an insulating material.
According to this configuration, the second relaxation layer can be brought into contact with the conductive drive element portion. Therefore, the step generated between the wirings can be satisfactorily eased by forming the second relaxation layer so as to fill the recesses generated between the wiring layers.

上記電気光学装置においては、前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、前記第2の緩和層は、前記第1の緩和層に比べて膜厚が厚いのが好ましい。
この構成によれば、例えば、絶縁材料からなる第2の緩和層が電極間に配置される場合において電極間の距離を大きくできるので、寄生容量を低下させることができる。
In the electro-optical device, in the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer, the second relaxation layer has a film thickness as compared with the first relaxation layer. Is preferably thick.
According to this configuration, for example, when the second relaxation layer made of an insulating material is disposed between the electrodes, the distance between the electrodes can be increased, so that the parasitic capacitance can be reduced.

上記電気光学装置においては、前記第2の緩和層は、平面形状がドット状あるいはストライプ状であるのが好ましい。
この構成によれば、例えば、絶縁材料からなる第2の緩和層が電極間に配置される場合において表面積を少なくできるので、寄生容量を低下させることができる。
In the electro-optical device, it is preferable that the second relaxing layer has a dot shape or a stripe shape in plan view.
According to this configuration, for example, when the second relaxation layer made of an insulating material is disposed between the electrodes, the surface area can be reduced, so that the parasitic capacitance can be reduced.

上記電気光学装置においては、前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、前記第1の緩和層のみで所定の前記段差が緩和され、且つ、前記第1の緩和層は前記配線層に比べて膜厚が厚くても良い。
あるいは、前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、前記第2の緩和層のみで所定の前記段差が緩和され、且つ、前記第2の緩和層は前記配線層に比べて膜厚が厚くても良い。
あるいは、前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、前記第1の緩和層および前記第2の緩和層により前記段差が緩和され、且つ、前記第1の緩和層は前記配線層に比べて膜厚が厚くても良い。
あるいは、前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、前記第1の緩和層および前記第2の緩和層により所定の前記段差が緩和され、且つ、前記第2の緩和層は前記配線層に比べて膜厚が厚い
この構成によれば、画素領域内で生じる段差を良好に緩和させることができる。
In the electro-optical device, when the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer, the predetermined step is relaxed only by the first relaxation layer, and The first relaxing layer may be thicker than the wiring layer.
Alternatively, when the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer, the predetermined step is relaxed only by the second relaxation layer, and the second relaxation layer May be thicker than the wiring layer.
Alternatively, in the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer, the step is relaxed by the first relaxation layer and the second relaxation layer, and the first One relaxing layer may be thicker than the wiring layer.
Alternatively, when the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer, the predetermined step is relaxed by the first relaxation layer and the second relaxation layer, and The second relaxation layer is thicker than the wiring layer. According to this configuration, it is possible to satisfactorily relax the step generated in the pixel region.

本発明の第2態様に従えば、上記第1態様に係る電気光学装置を備える電子機器が提供される。   According to the second aspect of the present invention, an electronic apparatus including the electro-optical device according to the first aspect is provided.

第2態様に係る電子機器によれば、上記第1態様に係る電気光学装置を備えるので、本電子機器は表示品質に優れた信頼性の高いものとなる。   According to the electronic apparatus according to the second aspect, since the electro-optical device according to the first aspect is provided, the electronic apparatus has high display quality and high reliability.

電気光学装置の回路構成を示す模式図。FIG. 3 is a schematic diagram illustrating a circuit configuration of an electro-optical device. 画素領域の平面構造を示す透視平面図。The perspective plan view which shows the planar structure of a pixel area. 画素領域の断面構造を示す図。The figure which shows the cross-section of a pixel area. 下地層における段差高さおよびテーパー角の許容範囲の説明図。Explanatory drawing of the tolerance | permissible_range of the level | step difference height and taper angle in a base layer. (a)、(b)はインクジェットヘッドの構成を示す図。(A), (b) is a figure which shows the structure of an inkjet head. 第2実施形態に係る画素領域の断面構造を示す図。The figure which shows the cross-section of the pixel area | region which concerns on 2nd Embodiment. (a)〜(c)は変形例に係る第2段差緩和補助層の形状を示す図。(A)-(c) is a figure which shows the shape of the 2nd level | step difference mitigation auxiliary layer which concerns on a modification. 変形例係る画素電極周辺部の断面構成を示す図。The figure which shows the cross-sectional structure of the pixel electrode peripheral part which concerns on a modification. 携帯電話の一例を示す斜視図。The perspective view which shows an example of a mobile telephone. 腕時計の一例を示す斜視図。The perspective view which shows an example of a wristwatch. 携帯型情報処理装置の一例を示す斜視図。The perspective view which shows an example of a portable information processing apparatus.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In addition, in the drawings used in the following description, in order to make the features easy to understand, there are cases where the portions that become the features are enlarged for the sake of convenience, and the dimensional ratios of the respective components are not always the same as the actual ones. Absent. In addition, the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not necessarily limited thereto, and can be appropriately changed and implemented without departing from the scope of the invention. .

(電気光学装置)
先ず、本発明の一実施形態として図1に示す電気光学装置1の回路構成について説明する。なお、図1は、電気光学装置1の回路構成を示す模式図である。
(Electro-optical device)
First, a circuit configuration of the electro-optical device 1 shown in FIG. 1 will be described as an embodiment of the present invention. FIG. 1 is a schematic diagram illustrating a circuit configuration of the electro-optical device 1.

電気光学装置1は、図1に示すように、基板100の面上に、所定の間隔で並ぶ複数の走査線101と、複数の走査線101に対して空間を隔ててほぼ直角に交差する方向に所定の間隔で並ぶ複数の信号線102と、複数の信号線102に対して空間を隔ててほぼ平行な方向に所定の間隔で並ぶ複数の電源線103とを含む配線を備えている。また、複数の走査線101と複数の信号線102の各交点付近において、複数の画素領域Aがマトリックス状に配列した状態で設けられている。   As shown in FIG. 1, the electro-optical device 1 includes a plurality of scanning lines 101 arranged at a predetermined interval on the surface of the substrate 100, and a direction intersecting the plurality of scanning lines 101 at a substantially right angle with a space therebetween. Wiring including a plurality of signal lines 102 arranged at predetermined intervals and a plurality of power supply lines 103 arranged at predetermined intervals in a direction substantially parallel to the signal lines 102 with a space therebetween. A plurality of pixel regions A are provided in a matrix in the vicinity of the intersections of the plurality of scanning lines 101 and the plurality of signal lines 102.

各信号線102には、シフトレジスター、レベルシフタ、ビデオライン及びアナログスイッチを備える信号側駆動回路104が接続されている。また、各走査線101には、シフトレジスター及びレベルシフタを備える走査側駆動回路105が接続されている。   Each signal line 102 is connected to a signal side drive circuit 104 including a shift register, a level shifter, a video line, and an analog switch. Each scanning line 101 is connected to a scanning side drive circuit 105 having a shift register and a level shifter.

各画素領域Aには、走査線101を介して走査信号が供給されるスイッチング用TFT106と、このスイッチング用TFT106を介して信号線102から供給される画素信号を保持する保持容量107と、この保持容量107によって保持された画素信号が供給される駆動用TFT108と、この駆動用TFT108を介して電源線103に電気的に接続したときに電源線103から駆動電流が流れ込む画素電極(陽極)109と、この画素電極109と対向する対向電極(陰極)110と、画素電極109と対向電極110との間に挟み込まれた機能層10とが設けられている。   In each pixel region A, a switching TFT 106 to which a scanning signal is supplied via the scanning line 101, a holding capacitor 107 for holding a pixel signal supplied from the signal line 102 via the switching TFT 106, and this holding A driving TFT 108 to which a pixel signal held by the capacitor 107 is supplied; a pixel electrode (anode) 109 into which a driving current flows from the power supply line 103 when electrically connected to the power supply line 103 via the driving TFT 108; A counter electrode (cathode) 110 facing the pixel electrode 109 and a functional layer 10 sandwiched between the pixel electrode 109 and the counter electrode 110 are provided.

以上のような構成を有する電気光学装置1では、走査線101が駆動されてスイッチング用TFT106がオンになると、そのときの信号線102の電位が保持容量107に保持される。また、この保持容量107の状態に応じて、駆動用TFT108のオン・オフの状態が決まる。そして、駆動用TFT108のチャネルを介して、電源線103から画素電極109に電流が流れ、さらに機能層10を介して対向電極(陰極)110に電流が流れる。機能層10は、この流れる電流量に応じて発光する。このような画素領域Aでの発光を制御することで所望の画像を表示することができる。   In the electro-optical device 1 having the above configuration, when the scanning line 101 is driven and the switching TFT 106 is turned on, the potential of the signal line 102 at that time is held in the holding capacitor 107. The on / off state of the driving TFT 108 is determined according to the state of the storage capacitor 107. Then, a current flows from the power supply line 103 to the pixel electrode 109 via the channel of the driving TFT 108, and further a current flows to the counter electrode (cathode) 110 via the functional layer 10. The functional layer 10 emits light according to the amount of current that flows. A desired image can be displayed by controlling the light emission in the pixel region A.

なお、電気光学装置1には、基板100側から光を取り出すボトムエミッション構造と、基板100とは反対側から光を取り出すトップエミッション構造とがある。
近年では、電気光学装置は、TV、タブレット、スマートフォン等すべての用途において高精細化が要求されている。このように高精細になると画素開口率が低下しディスプレイの輝度低下などの品位低下を招くおそれがある。本実施形態の電気光学装置1では、これを解決するために、トップエミッション構造を採用した。これにより、配線上にも画素領域Aを形成し開口率を稼ぐことを可能とした。
The electro-optical device 1 includes a bottom emission structure that extracts light from the substrate 100 side and a top emission structure that extracts light from the side opposite to the substrate 100.
In recent years, electro-optical devices are required to have high definition in all applications such as TVs, tablets, and smartphones. In this way, when the image becomes high definition, the pixel aperture ratio is lowered, and there is a risk of deteriorating the quality such as a reduction in display brightness. In the electro-optical device 1 of the present embodiment, a top emission structure is adopted in order to solve this problem. As a result, the pixel area A can be formed on the wiring to increase the aperture ratio.

次に、上記電気光学装置1の画素領域Aにおける具体的な構造について図2及び図3を参照して説明する。なお、図2は、画素領域Aの平面構造を示す透視平面図である。図3は、画素領域Aの断面形状において、代表的な断面構造を模式的に一つの図で表した断面図であり、画素領域A内において生じる、各断面構造間の高さの違いを表現したものである。なお、図3においては、封止基板の図示を省略している。   Next, a specific structure in the pixel region A of the electro-optical device 1 will be described with reference to FIGS. 2 is a perspective plan view showing a planar structure of the pixel area A. FIG. FIG. 3 is a cross-sectional view schematically showing a typical cross-sectional structure in a cross-sectional shape of the pixel region A as a single view, and represents the difference in height between the cross-sectional structures that occurs in the pixel region A. It is a thing. In FIG. 3, the sealing substrate is not shown.

本実施形態の電気光学装置1は、トップエミッション構造を採用した例であり、基板100としてガラス基板を用いている。なお、トップエミッション構造を採用した場合、基板100にはガラス基板の他にも、半導体材料(単結晶Si、Ga、Ge等)やセラミックス材料や金属材料などからなる光透過性を有しない基板を用いることができる。   The electro-optical device 1 of this embodiment is an example in which a top emission structure is employed, and a glass substrate is used as the substrate 100. When the top emission structure is employed, the substrate 100 is not limited to a glass substrate, but is a substrate made of a semiconductor material (single crystal Si, Ga, Ge, etc.), a ceramic material, a metal material, or the like that does not have optical transparency. Can be used.

具体的に、この電気光学装置1は、図2及び図3に示すように、上述した基板100の面上に、駆動素子部11と、駆動素子部11を含み基板面100aを覆う下地層30と、機能素子部12とを順次積層した構造を有している。   Specifically, as shown in FIGS. 2 and 3, the electro-optical device 1 includes a driving element unit 11 and a base layer 30 that includes the driving element unit 11 and covers the substrate surface 100 a on the surface of the substrate 100 described above. And the functional element portion 12 are sequentially stacked.

駆動素子部11は、基板100の面上に形成された、図1で示した各種の配線101〜103や、スイッチング用TFT106、保持容量107、駆動用TFT108等を含む。本実施形態において、駆動素子部11は、各画素領域Aの周辺部に配置されている(図2参照)。すなわち、各画素領域Aは中央部分の平坦性が高いものとなっている。   The drive element unit 11 includes the various wirings 101 to 103 shown in FIG. 1 formed on the surface of the substrate 100, the switching TFT 106, the storage capacitor 107, the drive TFT 108, and the like. In the present embodiment, the drive element unit 11 is disposed in the peripheral part of each pixel region A (see FIG. 2). That is, each pixel region A has a high flatness at the center portion.

駆動用TFT108は、基板100の面上に形成された半導体層17と、ゲート電極13と、ソース電極14と、ドレイン電極15と、を有している。ゲート電極13は、スイッチング用TFT106のドレイン電極(図示せず。)と電気的に接続されている。半導体層17の上には、ゲート絶縁膜16を介してゲート電極13が設けられている。   The driving TFT 108 has a semiconductor layer 17 formed on the surface of the substrate 100, a gate electrode 13, a source electrode 14, and a drain electrode 15. The gate electrode 13 is electrically connected to the drain electrode (not shown) of the switching TFT 106. A gate electrode 13 is provided on the semiconductor layer 17 via a gate insulating film 16.

ソース電極14とドレイン電極15とは、ゲート絶縁膜16に形成されたコンタクトプラグ16a,16bを介して半導体層17のソース領域とドレイン領域とに電気的に接続されている。   The source electrode 14 and the drain electrode 15 are electrically connected to the source region and the drain region of the semiconductor layer 17 through contact plugs 16 a and 16 b formed in the gate insulating film 16.

ゲート絶縁膜16の上には、ゲート電極13の他、駆動素子部11を構成する第1層メタル11A1、11A2が配置されている。第1層メタル11A1は、上記駆動素子部11の構成要素(例えば、図1に示した配線101〜103等の一部)を含むものである。第1層メタル11A2は、例えば、保持容量107の容量電極を構成するものである。   On the gate insulating film 16, first layer metals 11 </ b> A <b> 1 and 11 </ b> A <b> 2 constituting the driving element unit 11 are disposed in addition to the gate electrode 13. The first layer metal 11A1 includes the components of the drive element unit 11 (for example, a part of the wirings 101 to 103 shown in FIG. 1). The first layer metal 11A2 constitutes a capacitor electrode of the storage capacitor 107, for example.

本実施形態では、画素領域Aの開口部40の周辺領域に駆動素子部11を配置している。そのため、開口部40の周辺領域では、上述した各種の配線101〜103や保持容量107等が立体的に重なり合って配置されたものとなっている。   In the present embodiment, the drive element unit 11 is arranged in the peripheral region of the opening 40 in the pixel region A. Therefore, in the peripheral region of the opening 40, the above-described various wirings 101 to 103, the storage capacitor 107, and the like are three-dimensionally overlapped.

例えば、電源線103の比抵抗を抑えるため、この電源線103を2層配線とした場合や、高精細化のため配線の線幅を細くした場合には、電源線103の高さ方向の寸法が更に増加することになる。この場合、下地層30は、駆動素子部11を覆っている開口部40(画素領域A)の周辺領域において段差が生じ易くなる。   For example, when the power supply line 103 is a two-layer wiring in order to suppress the specific resistance of the power supply line 103 or when the line width of the wiring is narrowed for high definition, the height dimension of the power supply line 103 is reduced. Will increase further. In this case, the base layer 30 is likely to have a step in the peripheral region of the opening 40 (pixel region A) that covers the drive element unit 11.

本実施形態では、下地層30内における、駆動素子部11によって大きな段差が生じる領域に、段差緩和補助層35を配置することで段差を緩和するようにしている。これにより、下地層30上に形成される画素電極109、該画素電極109上に形成される機能層10の膜厚均一性を高めている。   In the present embodiment, the step difference is eased by disposing the step relief assisting layer 35 in a region where a large step is caused by the drive element portion 11 in the base layer 30. Thereby, the film thickness uniformity of the pixel electrode 109 formed on the base layer 30 and the functional layer 10 formed on the pixel electrode 109 is improved.

本実施形態において、機能層10は後述のように液滴吐出法を用いて形成される。液滴吐出法は、液状の機能液を吐出(塗布)し、乾燥、焼成することによって機能膜が形成される。液滴吐出法としては、例えば、インクジェット装置を用いたインクジェット法等が例示できる。
したがって、機能液が塗布された際、下地表面(画素電極109)の段差を緩和することにより、機能膜の下地形状に対する追従性が向上する。その結果、機能膜の膜厚均一性が向上する。
In the present embodiment, the functional layer 10 is formed using a droplet discharge method as described later. In the droplet discharge method, a functional film is formed by discharging (coating) a liquid functional liquid, drying, and baking. Examples of the droplet discharge method include an inkjet method using an inkjet device.
Therefore, when the functional liquid is applied, the followability to the base shape of the functional film is improved by relaxing the step on the base surface (pixel electrode 109). As a result, the film thickness uniformity of the functional film is improved.

一方、画素領域A内において、下地層30の表面に生じる段差をなくすことは難しい。そのため、段差緩和補助層35を用いた場合でも、下地層30の表面に生じる段差を完全になくすことは難しい。本発明者は、下地層30において、上層に形成される機能層10の膜厚均一性に影響を与えない段差高さおよびテーパー角の条件を見出した。この条件を満たせば、液滴吐出法で塗布された機能膜の下地形状に対する追従性が高くなるので、膜厚均一性が高い機能層10を形成することができるとの知見を得た。
本実施形態において、表面に塗布された機能膜(機能層10の形成材料)の追従性が高く、均一な膜厚の機能層10を形成できる下地の状態を平坦性が高い状態という。
On the other hand, in the pixel region A, it is difficult to eliminate the step generated on the surface of the base layer 30. Therefore, even when the step relief assisting layer 35 is used, it is difficult to completely eliminate the step generated on the surface of the underlayer 30. The inventor has found a condition of the step height and the taper angle that does not affect the film thickness uniformity of the functional layer 10 formed in the upper layer in the underlayer 30. When this condition is satisfied, the followability to the base shape of the functional film applied by the droplet discharge method is increased, and thus it has been found that the functional layer 10 having high film thickness uniformity can be formed.
In this embodiment, the followability of the functional film (formation material of the functional layer 10) applied to the surface is high, and the state of the base on which the functional layer 10 having a uniform film thickness can be formed is referred to as the high flatness state.

ここで下地層30における段差高さおよびテーパー角の許容範囲について説明する。
図4(a)は、下地層30における段差高さ及びテーパー角度の関係を示すグラフであり、図4(b)は図4(a)のグラフを説明するための図である。なお、図4(a)、(b)において、Xは段差高さが最大値から最小値まで変化する際の距離を示し、Yは段差高さを示し、θはテーパー角を示している。
Here, the allowable range of the step height and the taper angle in the underlayer 30 will be described.
FIG. 4A is a graph showing the relationship between the height of the step and the taper angle in the underlayer 30, and FIG. 4B is a diagram for explaining the graph of FIG. 4A and 4B, X represents the distance when the step height changes from the maximum value to the minimum value, Y represents the step height, and θ represents the taper angle.

本発明者らは、厚さ500nm程度の構造物(例えば、配線101〜103等)であれば下地層30で覆うことによって段差高さを図4(a)、(b)に示す50nmまで低減できることを確認した。なお、段差高さは、例えば、触針式の段差計により表面形状を測定することで求められる。   The present inventors reduce the step height to 50 nm shown in FIGS. 4A and 4B by covering the structure with a thickness of about 500 nm (for example, the wirings 101 to 103) with the base layer 30. I confirmed that I can do it. The step height can be obtained by measuring the surface shape with a stylus type step meter, for example.

ここで、機能層10の膜厚にバラツキが生じるか否か(すなわち、下地層30の平坦性が高いか否か)は、段差高さのみならず、図4(a)、(b)に示す距離Xも関係している。すなわち、段差高さが50nmであっても、距離Xが短いと、段差の側面が急峻に立ち上がった形状(テーパー角θが大きい形状)となってしまう。なお、テーパー角θは、上述のように触針式の段差計により針を走査して求めた高さに基づいて算出可能である。
これに対し、本発明者は、距離Xが90nmより大きくすれば、テーパー角θが30°より小さくなって、段差の側面が十分になだらかとすることができることを確認した。
すなわち、テーパー角θが30°より小さくなれば、インク(機能層10の構成材料であるインク)の下地に対する追従性が得られる(機能層10の膜厚均一性が得られる)ことを確認した。すなわち、30°以上のテーパー角θではインクの追従性(下地層30の平坦性)が得られないことを見出した。
Here, whether or not the thickness of the functional layer 10 varies (that is, whether or not the flatness of the underlayer 30 is high) is determined not only by the height of the step, but also in FIGS. 4A and 4B. The indicated distance X is also related. That is, even if the height of the step is 50 nm, if the distance X is short, the side surface of the step will rise sharply (a shape with a large taper angle θ). The taper angle θ can be calculated based on the height obtained by scanning the needle with a stylus type step gauge as described above.
On the other hand, the present inventor has confirmed that if the distance X is larger than 90 nm, the taper angle θ is smaller than 30 °, and the side surface of the step can be made sufficiently smooth.
That is, it was confirmed that if the taper angle θ is smaller than 30 °, followability of the ink (ink that is a constituent material of the functional layer 10) with respect to the ground can be obtained (thickness uniformity of the functional layer 10 can be obtained). . That is, it was found that ink followability (flatness of the underlayer 30) cannot be obtained at a taper angle θ of 30 ° or more.

以上の知見に基づき、本実施形態では、画素領域Aの開口部40内で下地層30に生じる段差高さ(高低差)を所定値以下(50nm以下)とするとともに、段差によるテーパー角が所定角度以下(30°以下)となるように、段差緩和補助層35の厚さあるいは設置場所を設定している。これにより、下地層30上に液滴吐出法を用いて形成した機能層10の膜厚バラツキを低減させている。   Based on the above knowledge, in this embodiment, the step height (height difference) generated in the base layer 30 in the opening 40 of the pixel region A is set to a predetermined value or less (50 nm or less), and the taper angle due to the step is set to a predetermined value. The thickness or the installation location of the step relief assisting layer 35 is set so as to be less than the angle (30 ° or less). Thereby, the film thickness variation of the functional layer 10 formed on the underlayer 30 by using the droplet discharge method is reduced.

下地層30は、ゲート絶縁膜16と、第1の層間絶縁膜31と、第2の層間絶縁膜32とを含む積層構造からなる。ゲート絶縁膜16は、例えばSiOやTiOなどの無機絶縁材料から構成される。第1の層間絶縁膜31及び第2の層間絶縁膜32は、例えば、アクリル樹脂やポリイミド樹脂等の耐熱性及び絶縁性を有する有機材料から構成されている。 The underlayer 30 has a laminated structure including a gate insulating film 16, a first interlayer insulating film 31, and a second interlayer insulating film 32. The gate insulating film 16 is made of an inorganic insulating material such as SiO 2 or TiO 2 . The 1st interlayer insulation film 31 and the 2nd interlayer insulation film 32 are comprised from the organic material which has heat resistance and insulation, such as an acrylic resin and a polyimide resin, for example.

第1の層間絶縁膜31は、第1層メタル11A1、11A2の上に設けられている。上述のように第1層メタル11A2は、保持容量107を構成するため、第1層メタル11A1よりも上方に配置されている。そのため、第1層メタル11A1、11A2は、互いの上面の高さが異なった状態となっている。   The first interlayer insulating film 31 is provided on the first layer metals 11A1 and 11A2. As described above, the first layer metal 11A2 is disposed above the first layer metal 11A1 in order to form the storage capacitor 107. For this reason, the first layer metals 11A1 and 11A2 are in a state in which the heights of the upper surfaces thereof are different.

本実施形態において、段差緩和補助層35は、第1段差緩和補助層35Aおよび第2段差緩和補助層35Bを含んでいる。第1段差緩和補助層35Aは、第1層メタル11A1、11A2の間に配置されている。なお、第1段差緩和補助層35Aは、第1の層間絶縁膜31によって覆われている。   In the present embodiment, the step relief assisting layer 35 includes a first step relief assisting layer 35A and a second step relief assisting layer 35B. The first step relief assisting layer 35A is disposed between the first layer metals 11A1 and 11A2. The first step relief auxiliary layer 35 </ b> A is covered with the first interlayer insulating film 31.

第1段差緩和補助層35Aは、第1層メタル11A1、11A2の間に生じる段差を埋め込んで平坦化して緩和する。これにより、第1の層間絶縁膜31は、第1層メタル11A1、11A2の間に生じる段差が緩和されたものとなっている。   The first step relief auxiliary layer 35A fills and smoothes the step created between the first layer metals 11A1 and 11A2. As a result, the first interlayer insulating film 31 has a reduced level difference between the first layer metals 11A1 and 11A2.

本実施形態において、第1段差緩和補助層35Aは、第1層メタル11A1、11A2と同じ材料である金属材料(例えば、Al、Ag等)で形成されている。すなわち、第1段差緩和補助層35Aは、特許請求の範囲における「第1の緩和層」に相当する。第1段差緩和補助層35Aは、第1層メタル11A1、11A2を形成するパターニング工程と同じ工程で形成可能である。よって、第1段差緩和補助層35Aを形成するためにフォトリソ工程を変更する必要が無いので、簡便なプロセスで形成することができる。
なお、第1段差緩和補助層35Aは、第1層メタル11A1、11A2を形成するパターニング工程と別構成で形成しても良い。この場合、膜厚制御の自由度が向上するので、第1段差緩和補助層35Aを第1層メタル11A1、11A2より厚くしたり、薄くしたりすることが簡便に行うことができる。
In the present embodiment, the first step relief auxiliary layer 35A is formed of a metal material (for example, Al, Ag, or the like) that is the same material as the first layer metals 11A1 and 11A2. That is, the first step relief auxiliary layer 35A corresponds to a “first relief layer” in the claims. The first step relief auxiliary layer 35A can be formed in the same process as the patterning process for forming the first layer metals 11A1 and 11A2. Therefore, since it is not necessary to change the photolithography process in order to form the first step relief assisting layer 35A, it can be formed by a simple process.
The first step relief assisting layer 35A may be formed in a configuration different from the patterning process for forming the first layer metals 11A1 and 11A2. In this case, since the degree of freedom of film thickness control is improved, the first step relief assisting layer 35A can be easily made thicker or thinner than the first layer metals 11A1 and 11A2.

第1の層間絶縁膜31の上には、第2層メタル11B1、11B2、ソース電極14、ドレイン電極15が配置されている。第2層メタル11B1、11B2は、上記駆動素子部11の構成要素(例えば、配線101〜103等の一部)を含むものである。第2層メタル11B1は、第1の層間絶縁膜31を介して、第1層メタル11A1の上に配置されている。   On the first interlayer insulating film 31, the second layer metals 11B1 and 11B2, the source electrode 14, and the drain electrode 15 are arranged. The second layer metals 11B1 and 11B2 include the components of the drive element unit 11 (for example, part of the wirings 101 to 103). The second layer metal 11B1 is disposed on the first layer metal 11A1 via the first interlayer insulating film 31.

第2層メタル11B2は、第1の層間絶縁膜31を介して、第1段差緩和補助層35Aの上に配置されている。本実施形態では、第1段差緩和補助層35Aが形成されているので、第2層メタル11B2、11B1の互いの上面の高さがほぼ一致している。   The second layer metal 11B2 is arranged on the first step relaxation assisting layer 35A via the first interlayer insulating film 31. In the present embodiment, since the first step relief assisting layer 35A is formed, the heights of the upper surfaces of the second layer metals 11B2 and 11B1 substantially coincide with each other.

本実施形態では、第1の層間絶縁膜31を介して第1層メタル11A2の上に第2段差緩和補助層35Bが配置されている。第2段差緩和補助層35Bは、画素領域Aの開口端部の高さを中心部の高さよりも高くしている。なお、画素領域Aの開口端部および中心部における高さの差は、50nm以下となっている。本実施形態において、段差高さとは、基準面(基板100の表面)から下地層30の表面までの高さをいう。   In the present embodiment, the second step relaxation assisting layer 35B is disposed on the first layer metal 11A2 via the first interlayer insulating film 31. In the second step relief auxiliary layer 35B, the height of the opening end portion of the pixel region A is made higher than the height of the central portion. Note that the difference in height between the opening end and the center of the pixel region A is 50 nm or less. In the present embodiment, the step height refers to the height from the reference plane (the surface of the substrate 100) to the surface of the foundation layer 30.

第2の層間絶縁膜32は、第2層メタル11B1、11B2の上に設けられている。上述のように第2層メタル11B1、11B2の上面の高さがほぼ一致しているため、第2の層間絶縁膜32の上面はほぼ平坦な面となる。   The second interlayer insulating film 32 is provided on the second layer metals 11B1 and 11B2. As described above, since the heights of the upper surfaces of the second layer metals 11B1 and 11B2 are substantially the same, the upper surface of the second interlayer insulating film 32 is a substantially flat surface.

本実施形態において、第2段差緩和補助層35Bは、第2層メタル11B1、11B2と同じ材料である金属材料(例えば、Al、Ag等)で形成されている。すなわち、第2段差緩和補助層35Bは、特許請求の範囲における「第1の緩和層」に相当する。第2段差緩和補助層35Bは、第2層メタル11B1、11B2を形成するパターニング工程と同じ工程で形成可能である。よって、第1段差緩和補助層35Aを形成するためにフォトリソ工程を変更する必要が無いので、簡便なプロセスで形成することができる。
なお、第2段差緩和補助層35Bは、第2層メタル11B1、11B2を形成するパターニング工程と別構成で形成しても良い。この場合、膜厚制御の自由度が向上するので、第2段差緩和補助層35Bを第2層メタル11B1、11B2より厚くしたり、薄くしたりすることが簡便に行うことができる。
In the present embodiment, the second step relief auxiliary layer 35B is formed of a metal material (for example, Al, Ag, or the like) that is the same material as the second layer metals 11B1 and 11B2. That is, the second step relief assisting layer 35B corresponds to a “first relief layer” in the claims. The second step relief auxiliary layer 35B can be formed in the same process as the patterning process for forming the second layer metals 11B1 and 11B2. Therefore, since it is not necessary to change the photolithography process in order to form the first step relief assisting layer 35A, it can be formed by a simple process.
Note that the second level difference relaxation assisting layer 35B may be formed in a configuration different from the patterning process for forming the second layer metals 11B1 and 11B2. In this case, since the degree of freedom in controlling the film thickness is improved, the second step relief assisting layer 35B can be easily made thicker or thinner than the second layer metals 11B1 and 11B2.

機能素子部12は、下地層30の面上に、上述した画素電極109と、機能層10と、対向電極110とを順次積層することによって、有機EL素子部を構成している。画素電極109は、アノード電極として、例えばITO(Indium Tin Oxide)などの透明電極材料を用いて矩形状に形成されている。   The functional element unit 12 constitutes an organic EL element unit by sequentially laminating the above-described pixel electrode 109, functional layer 10, and counter electrode 110 on the surface of the base layer 30. The pixel electrode 109 is formed in a rectangular shape using a transparent electrode material such as ITO (Indium Tin Oxide) as an anode electrode.

画素電極109は、下地層30に形成されたコンタクト部21を介してドレイン電極15と電気的に接続されている。対向電極110は、カソード電極として、低仕事関数の金属であるアルカリ金属やアルカリ土類金属、あるいは、MgAgやLiF、ITO(インジウム錫酸化物)などによって形成された透明導電材料からなるものであって、画素電極109に対向して設けられている。   The pixel electrode 109 is electrically connected to the drain electrode 15 through a contact portion 21 formed in the base layer 30. The counter electrode 110 is made of a transparent conductive material formed of a low work function metal such as alkali metal or alkaline earth metal, MgAg, LiF, ITO (indium tin oxide) or the like as a cathode electrode. The pixel electrode 109 is provided facing the pixel electrode 109.

本実施形態ではトップエミッション構造を採用するため、ITOなどの透明電極材料からなる画素電極109の下側に、例えばAl等の金属材料からなる光反射膜(図示せず。)が設けられている。なお、画素電極109が光反射特性を有する金属材料(Al)から構成される場合は、光反射膜を省略することが可能である。   In this embodiment, since a top emission structure is adopted, a light reflecting film (not shown) made of a metal material such as Al is provided below the pixel electrode 109 made of a transparent electrode material such as ITO. . Note that in the case where the pixel electrode 109 is made of a metal material (Al) having light reflection characteristics, the light reflection film can be omitted.

機能層10は、少なくとも発光層9を含む複数の薄膜を積層することによって構成されている。具体的に、本実施形態の機能層10は、正孔注入層(HIL)7、正孔輸送層(HTL)8、発光層(EML)9を含む複数の薄膜を積層することによって形成されている。   The functional layer 10 is configured by laminating a plurality of thin films including at least the light emitting layer 9. Specifically, the functional layer 10 of the present embodiment is formed by laminating a plurality of thin films including a hole injection layer (HIL) 7, a hole transport layer (HTL) 8, and a light emitting layer (EML) 9. Yes.

正孔注入層7、正孔輸送層8は、例えば、3,4−ポリエチレンジオキシチオフェン−ポリスチレンスルフォン酸(PEDOT/PSS)の分散液、すなわち、ポリスチレンスルフォン酸を分散媒として、3,4−ポリエチレンジオキシチオフェンを分散させ、さらにこれを水に分散させた分散液等の液状材料を乾燥、焼成することによって形成されている。   The hole injection layer 7 and the hole transport layer 8 are formed by using, for example, 3,4-polyethylenedioxythiophene-polystyrene sulfonic acid (PEDOT / PSS) dispersion, that is, 3,4-polystyrene sulfonic acid as a dispersion medium. It is formed by drying and firing a liquid material such as a dispersion obtained by dispersing polyethylene dioxythiophene and further dispersing it in water.

発光層9は、蛍光あるいは燐光を発光することが可能な公知の発光材料により形成されている。ここで、発光層9の形成材料としては、例えば、(ポリ)フルオレン誘導体(PF)、(ポリ)パラフェニレンビニレン誘導体(PPV)、ポリフェニレン誘導体(PP)、ポリパラフェニレン誘導体(PPP)、ポリビニルカルバゾール(PVK)、ポリチオフェン誘導体、ポリメチルフェニルシラン(PMPS)などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料や、ルブレン、ペリレン、9,10−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン6、キナクリドン等の低分子材料をドープして用いることもできる。さらに、Ir(ppy)3などの燐光材料を用いることもできる。   The light emitting layer 9 is made of a known light emitting material capable of emitting fluorescence or phosphorescence. Here, examples of the material for forming the light emitting layer 9 include (poly) fluorene derivative (PF), (poly) paraphenylene vinylene derivative (PPV), polyphenylene derivative (PP), polyparaphenylene derivative (PPP), and polyvinylcarbazole. Polysilanes such as (PVK), polythiophene derivatives, and polymethylphenylsilane (PMPS) are preferably used. In addition, these polymer materials include polymer materials such as perylene dyes, coumarin dyes, rhodamine dyes, rubrene, perylene, 9,10-diphenylanthracene, tetraphenylbutadiene, Nile red, coumarin 6, and quinacridone. It can also be used by doping a low molecular weight material such as. Further, a phosphorescent material such as Ir (ppy) 3 can also be used.

なお、発光層9については、カラー表示を行う場合、画素領域A毎に赤(R)、緑(G)、青(B)の各色光に対応した有機材料を含む薄膜を形成することによって、それぞれの発色を異ならせることが可能である。また、基板100の上には、この機能素子部12が形成された面上を覆うシール層及び封止基板(不図示)が設けられている。   In addition, about the light emitting layer 9, when performing a color display, by forming the thin film containing the organic material corresponding to each color light of red (R), green (G), and blue (B) for every pixel area A, Each color can be made different. In addition, a sealing layer and a sealing substrate (not shown) are provided on the substrate 100 so as to cover the surface on which the functional element portion 12 is formed.

機能素子部12は、機能層10が形成される領域を区画する隔壁24を有している。
機能層10は、この隔壁24によって形成された開口部40の内側に配置した、薄膜毎に種類の異なる機能材料を含む機能液を乾燥、焼成することによって形成される。
The functional element unit 12 includes a partition wall 24 that partitions a region where the functional layer 10 is formed.
The functional layer 10 is formed by drying and baking functional liquids containing different types of functional materials for each thin film disposed inside the opening 40 formed by the partition walls 24.

隔壁24は、図3に示したように、無機隔壁24aと、無機隔壁24a上に形成された有機隔壁24bと、を含む。隔壁24は、画素電極109を画素領域Aごとに区画し、かつ画素電極109の上面を露出させる開口部(画素開口部)40が形成されている。   As shown in FIG. 3, the partition wall 24 includes an inorganic partition wall 24a and an organic partition wall 24b formed on the inorganic partition wall 24a. The partition wall 24 is formed with an opening (pixel opening) 40 that partitions the pixel electrode 109 for each pixel region A and exposes the upper surface of the pixel electrode 109.

なお、有機隔壁24bは、例えば、その高さが2μmとなっており、一方、無機隔壁24aは有機隔壁24bに比べて十分に薄く形成されている。したがって、隔壁24の高さとしては、有機隔壁24bの高さによってほぼ決定されることになる。   The organic partition wall 24b has a height of 2 μm, for example, while the inorganic partition wall 24a is formed sufficiently thinner than the organic partition wall 24b. Therefore, the height of the partition wall 24 is substantially determined by the height of the organic partition wall 24b.

無機隔壁24aは、SiO等の絶縁性の無機材料によって形成されたもので、その表面に親液化処理が施され、濡れ性が向上させられたことにより、親液性を有したものとなっている。有機隔壁24bは、例えば下地層30と同じ有機材料によって形成されたもので、その表面に撥液化処理(CF処理)が施されたことにより、撥液性を有したものとなっている。 The inorganic partition wall 24a is formed of an insulating inorganic material such as SiO 2 and has a lyophilic property because its surface has been subjected to lyophilic treatment to improve wettability. ing. The organic partition wall 24b is formed of, for example, the same organic material as that of the base layer 30, and has a liquid repellency because the surface thereof is subjected to a liquid repellency process (CF 4 process).

有機隔壁24bは、無機隔壁24aを覆って形成されたもので、その開口形状が隔壁24全体の開口部40の開口形状となっている。なお、本例では、有機隔壁24bはその開口部の内面がテーパー面となっている。   The organic partition wall 24 b is formed so as to cover the inorganic partition wall 24 a, and the opening shape thereof is the opening shape of the opening 40 of the entire partition wall 24. In this example, the organic partition wall 24b has a tapered inner surface at the opening.

本実施形態では、液滴吐出法を用いて、有機材料を溶解または分散させてなる液状体(インク)を隔壁24の開口部40内に吐出した後、乾燥、焼成することで上記機能層10を形成している。   In the present embodiment, a liquid material (ink) in which an organic material is dissolved or dispersed is discharged into the opening 40 of the partition wall 24 by using a droplet discharge method, and then dried and baked to thereby functional layer 10. Is forming.

図5(a)は、液滴吐出法により液滴を吐出する液滴吐出装置に備えられた液滴吐出ヘッド51の断面図である。この液滴吐出ヘッド51には、液状体を収容する液体室52に隣接して、ピエゾ素子53が設けられている。液体室52には、液状体を収容する材料タンクを含む液状体供給系55を介して、液状体が供給されるようになっている。ピエゾ素子53は、駆動回路54に接続されており、この駆動回路54を介してピエゾ素子53に電圧を印加し、ピエゾ素子53を変形させる。これにより、液体室52を変形して内圧を高め、ノズル56から液状体の液滴を吐出する。すなわち、印加電圧の値を変化させることにより、ピエゾ素子53の歪み量を制御し、液状体の吐出量を制御するようになっている。   FIG. 5A is a cross-sectional view of a droplet discharge head 51 provided in a droplet discharge apparatus that discharges droplets by a droplet discharge method. The droplet discharge head 51 is provided with a piezo element 53 adjacent to a liquid chamber 52 that contains a liquid material. The liquid material is supplied to the liquid chamber 52 via a liquid material supply system 55 including a material tank for storing the liquid material. The piezo element 53 is connected to the drive circuit 54, and a voltage is applied to the piezo element 53 via the drive circuit 54 to deform the piezo element 53. As a result, the liquid chamber 52 is deformed to increase the internal pressure, and a liquid droplet is discharged from the nozzle 56. That is, by changing the value of the applied voltage, the distortion amount of the piezo element 53 is controlled and the discharge amount of the liquid material is controlled.

また、この液滴吐出ヘッド51は、図5(b)に示すようにその下面に多数のノズル56を、一定間隔で一列(あるいは複数列)に配置した、マルチノズルタイプのものである。これらノズル56からは、それぞれ独立して、機能層10の形成材料となる機能液(液状体)の液滴が吐出されるようになっている。   The droplet discharge head 51 is of a multi-nozzle type in which a large number of nozzles 56 are arranged in a single row (or a plurality of rows) at regular intervals as shown in FIG. 5B. From these nozzles 56, droplets of a functional liquid (liquid material) serving as a material for forming the functional layer 10 are ejected independently.

ところで、液滴吐出法を用いて形成される機能層10の膜厚は、開口部40内に生じている段差の影響を受けやすい。すなわち、開口部40の底面の平坦性が低く所定範囲以上(上述の50nm以上の段差)の段差が生じていると、開口部40内に配置された液状体を乾燥、焼成することで形成した機能層10の膜厚のバラツキが大きくなってしまう。
このように、機能層10の膜厚にバラツキが生じると、画素内での発光ムラによる発光輝度の均一性が低下してしまう。
By the way, the film thickness of the functional layer 10 formed by using the droplet discharge method is easily affected by a step generated in the opening 40. That is, when the flatness of the bottom surface of the opening 40 is low and a step of a predetermined range or more (the above-described step of 50 nm or more) occurs, the liquid material disposed in the opening 40 is dried and fired. The variation in the film thickness of the functional layer 10 becomes large.
As described above, when the film thickness of the functional layer 10 varies, the uniformity of the light emission luminance due to the light emission unevenness in the pixel is lowered.

これに対し、本実施形態では、駆動素子部11を構成する各種配線等を画素領域Aの開口部40の周辺に集中して配置することで、該画素領域Aの中央部分における下地層30および該下地層30上に形成された画素電極109の平坦性を向上させている。   On the other hand, in the present embodiment, various wirings and the like constituting the drive element unit 11 are concentrated on the periphery of the opening 40 of the pixel region A, so that the base layer 30 in the central portion of the pixel region A and The flatness of the pixel electrode 109 formed on the base layer 30 is improved.

液滴吐出法を用いて、隔壁24の開口部40内に液状体を吐出した際、画素領域Aの中央部分において液状体が平坦な液膜を形成するようになる。よって、画素領域Aの中央部分において機能層10は平坦性の高い膜を形成することができる。   When the liquid material is discharged into the opening 40 of the partition wall 24 using the droplet discharge method, the liquid material forms a flat liquid film in the central portion of the pixel region A. Therefore, the functional layer 10 can form a highly flat film in the central portion of the pixel region A.

また、開口部40(画素領域A)の周辺領域において下地層30が駆動素子部11を覆っているため、下地層30の上面の平坦性が低下するおそれがある。これに対し、本実施形態では、開口部40の周辺領域において下地層30内に段差緩和補助層35を配置することで、下地層30の表面に生じる段差を緩和することが可能である。よって、下地層30上に形成された画素電極109は、表面の平坦性が高いものとなっている。   In addition, since the base layer 30 covers the drive element unit 11 in the peripheral region of the opening 40 (pixel region A), the flatness of the upper surface of the base layer 30 may be reduced. On the other hand, in the present embodiment, by arranging the step relief auxiliary layer 35 in the base layer 30 in the peripheral region of the opening 40, it is possible to reduce the step generated on the surface of the base layer 30. Therefore, the pixel electrode 109 formed on the base layer 30 has high surface flatness.

具体的に、上記液滴吐出ヘッド51を用いた液滴吐出法により、正孔注入層7及び正孔輸送層8の形成材料であるPEDOT/PSSの分散液を、開口部40内に所定量吐出し、これによって画素電極109の露出面上に配する。   Specifically, a predetermined amount of a dispersion of PEDOT / PSS, which is a material for forming the hole injection layer 7 and the hole transport layer 8, is dropped into the opening 40 by a droplet discharge method using the droplet discharge head 51. This is discharged, and is thereby disposed on the exposed surface of the pixel electrode 109.

その後、乾燥処理、次いで、焼成処理を例えば200℃で10分間程度行うことにより、機能層10の一部の薄膜を構成する正孔注入層7及び正孔輸送層8を、例えば、厚さ20nm〜100nm程度に形成する。   Thereafter, by performing drying treatment and then baking treatment at 200 ° C. for about 10 minutes, the hole injection layer 7 and the hole transport layer 8 constituting a part of the thin film of the functional layer 10 have a thickness of, for example, 20 nm. It is formed to about ~ 100 nm.

本実施形態によれば、上述のように、画素電極109における表面の平坦性が高いため、PEDOT/PSSの分散液は開口部40内においてほぼ平坦な液膜を形成することができる。したがって、正孔注入層7及び正孔輸送層8は、画素領域Aの中央部分および周辺部分を含む全域において平坦性の高い膜を形成することができる。   According to this embodiment, since the surface flatness of the pixel electrode 109 is high as described above, the PEDOT / PSS dispersion liquid can form a substantially flat liquid film in the opening 40. Therefore, the hole injection layer 7 and the hole transport layer 8 can form a highly flat film over the entire region including the central portion and the peripheral portion of the pixel region A.

次いで、この正孔注入層7及び正孔輸送層8上に、発光層9を形成する。この発光層9の形成工程においても、上記の正孔注入層7及び正孔輸送層8の形成工程と同様に、液滴吐出法である液滴吐出法で行う。   Next, a light emitting layer 9 is formed on the hole injection layer 7 and the hole transport layer 8. Also in the formation process of the light emitting layer 9, similarly to the formation process of the hole injection layer 7 and the hole transport layer 8, a droplet discharge method which is a droplet discharge method is performed.

その後、例えば、窒素雰囲気中にて130℃で30分間程度熱処理を行い、隔壁24に形成された開口部40内、すなわち画素領域A上に、機能層10を構成する機能膜となる発光層9を、厚さ50nm〜200nm程度に形成する。なお、発光層9の形成材料中に用いる溶媒としては、正孔注入層7及び正孔輸送層8を再溶解させないもの、例えば、キシレンあるいはシクロヘキシルベンゼンなどが好適に用いられる。   Thereafter, for example, heat treatment is performed at 130 ° C. for about 30 minutes in a nitrogen atmosphere, and the light emitting layer 9 serving as a functional film constituting the functional layer 10 is formed in the opening 40 formed in the partition wall 24, that is, on the pixel region A. Is formed to a thickness of about 50 nm to 200 nm. As the solvent used in the material for forming the light emitting layer 9, a solvent that does not re-dissolve the hole injection layer 7 and the hole transport layer 8, for example, xylene or cyclohexylbenzene is preferably used.

本実施形態によれば、上述のように、画素電極109における表面の平坦性が高いことで平坦な正孔注入層7及び正孔輸送層8が形成されているため、発光層9の形成材料は開口部40内においてほぼ平坦な液膜を形成することができる。したがって、発光層9は、画素領域Aの中央部分および周辺部分を含む全域において平坦性の高い膜を形成することができる。   According to the present embodiment, as described above, since the flat hole injection layer 7 and the hole transport layer 8 are formed by the high surface flatness of the pixel electrode 109, the forming material of the light emitting layer 9 is formed. Can form a substantially flat liquid film in the opening 40. Therefore, the light emitting layer 9 can form a film having high flatness over the entire region including the central portion and the peripheral portion of the pixel region A.

次いで、発光層9及び有機隔壁24bを覆って透明導電材料を成膜し、対向電極110を形成する。この対向電極110の形成では、正孔注入層7及び正孔輸送層8や発光層9の形成とは異なり、真空蒸着法等で行うことにより、画素領域Aにのみ選択的に形成するのでなく、基板100のほぼ全面に対向電極110を形成する。   Next, a transparent conductive material is formed to cover the light emitting layer 9 and the organic partition wall 24b, and the counter electrode 110 is formed. Unlike the formation of the hole injection layer 7, the hole transport layer 8, and the light emitting layer 9, the counter electrode 110 is not formed selectively only in the pixel region A by performing a vacuum deposition method or the like. The counter electrode 110 is formed on almost the entire surface of the substrate 100.

その後、対向電極110上に接着剤を用いて接着層(不図示)を形成し、さらにこの接着層によって封止基板(不図示)を接着し、封止を行う。これにより、電気光学装置1が得られる。   Thereafter, an adhesive layer (not shown) is formed on the counter electrode 110 using an adhesive, and a sealing substrate (not shown) is further bonded by this adhesive layer to perform sealing. Thereby, the electro-optical device 1 is obtained.

以上のように、本実施形態によれば、画素領域A内において、機能層10(正孔注入層7、正孔輸送層8、発光層9)の膜厚ムラを抑えることにより、表示性能を向上させることができる。   As described above, according to the present embodiment, in the pixel region A, the display performance is improved by suppressing the film thickness unevenness of the functional layer 10 (the hole injection layer 7, the hole transport layer 8, and the light emitting layer 9). Can be improved.

また、本実施形態の電気光学装置1では、画素領域A内で生じる下地層30の高低差による影響を抑えつつ、各薄膜の膜厚の均一性を確保することができる。その結果、上述のように、発光輝度の均一性の更なる向上を図ることが可能である。そのため、基板100とは反対側から光を取り出すトップエミッション構造に適用するのに好適である。   Further, in the electro-optical device 1 according to the present embodiment, it is possible to ensure the uniformity of the thickness of each thin film while suppressing the influence due to the height difference of the base layer 30 generated in the pixel region A. As a result, as described above, it is possible to further improve the uniformity of the light emission luminance. Therefore, it is suitable for application to a top emission structure in which light is extracted from the side opposite to the substrate 100.

(第2実施形態)
続いて、本発明の第2実施形態について説明する。図6は本実施形態の電気光学装置1Aの画素領域A1の断面構造を示す断面図である。本実施形態と上記実施形態との違いは、段差緩和補助層の材質であり、それ以外は共通である。そのため、以下では、上記実施形態と共通の部材および構成については同じ符号を付し、その詳細な説明については省略する。
(Second Embodiment)
Subsequently, a second embodiment of the present invention will be described. FIG. 6 is a cross-sectional view showing a cross-sectional structure of the pixel region A1 of the electro-optical device 1A of the present embodiment. The difference between this embodiment and the said embodiment is the material of a level | step difference mitigation auxiliary | assistant layer, and other than that is common. Therefore, below, the same code | symbol is attached | subjected about the member and structure common to the said embodiment, and the detailed description is abbreviate | omitted.

図6に示すように、本実施形態においても、下地層30内における、駆動素子部11によって大きな段差が生じる領域に、段差緩和補助層135を配置することで段差を緩和するようにしている。   As shown in FIG. 6, also in this embodiment, the step difference is eased by disposing the step relief assisting layer 135 in a region where a large step is caused by the drive element portion 11 in the base layer 30.

本実施形態において、段差緩和補助層135は、第1段差緩和補助層135Aおよび第2段差緩和補助層135Bを含んでいる。   In the present embodiment, the level difference relief auxiliary layer 135 includes a first level difference relief auxiliary layer 135A and a second level difference relief auxiliary layer 135B.

第1段差緩和補助層135Aは、第1層メタル11A1、11A2と異なる材料である、絶縁材料から構成されている。すなわち、第1段差緩和補助層135Aは、特許請求の範囲における「第2の緩和層」に相当する。第1段差緩和補助層135Aは、第1層メタル11A1、11A2を形成するパターニング工程と別工程で形成可能である。よって、レイアウトの自由度が高くなるので、画素領域A内で生じる段差を良好に緩和させることができる。なお、第1段差緩和補助層135Aは絶縁性を有するため、他の配線101〜103等に接触した状態に配置することができる。よって、下地層30内の所望の位置に形成することができる。   The first step relief auxiliary layer 135A is made of an insulating material that is a different material from the first layer metals 11A1 and 11A2. That is, the first step relief assisting layer 135A corresponds to a “second relief layer” in the claims. The first step relief auxiliary layer 135A can be formed in a separate process from the patterning process for forming the first layer metals 11A1 and 11A2. Therefore, since the degree of freedom in layout is increased, the step generated in the pixel region A can be relaxed satisfactorily. Note that since the first step relief assisting layer 135A has an insulating property, it can be disposed in contact with the other wirings 101 to 103 and the like. Therefore, it can be formed at a desired position in the underlayer 30.

なお、第1段差緩和補助層135Aは、第1層メタル11A1、11A2と同じ材料である、金属材料(例えば、Al、Ag等)で形成されていても良い。なお、この場合、第1段差緩和補助層135Aは、特許請求の範囲における「第1の緩和層」に相当する。これによれば、第1段差緩和補助層135Aを形成するためにフォトリソ工程を変更する必要が無くなり、簡便なプロセスで形成することができる。   The first step relief assisting layer 135A may be formed of a metal material (for example, Al, Ag, or the like) that is the same material as the first layer metals 11A1 and 11A2. In this case, the first step relief auxiliary layer 135A corresponds to a “first relief layer” in the claims. According to this, it is not necessary to change the photolithography process in order to form the first step relief assisting layer 135A, and it can be formed by a simple process.

また、第2段差緩和補助層135Bは、第2層メタル11B1、11B2と異なる材料である、絶縁材料から構成されている。すなわち、第2段差緩和補助層135Bは、特許請求の範囲における「第2の緩和層」に相当する。第2段差緩和補助層135Bは、第2層メタル11B1、11B2を形成するパターニング工程と別工程で形成可能である。よって、レイアウトの自由度が高くなるので、画素領域A内で生じる段差を良好に緩和させることができる。なお、第2段差緩和補助層135Bは絶縁性を有するため、他の配線101〜103等に接触した状態に配置することができる。よって、下地層30内の所望の位置に形成することができる。   Further, the second step relief assisting layer 135B is made of an insulating material that is a different material from the second layer metals 11B1 and 11B2. That is, the second step relief assisting layer 135B corresponds to a “second relief layer” in the claims. The second step relief assisting layer 135B can be formed in a separate process from the patterning process for forming the second layer metals 11B1 and 11B2. Therefore, since the degree of freedom in layout is increased, the step generated in the pixel region A can be relaxed satisfactorily. Note that since the second level difference relaxation assisting layer 135B has an insulating property, it can be disposed in contact with the other wirings 101 to 103 and the like. Therefore, it can be formed at a desired position in the underlayer 30.

ところで、第1層メタル11A2と画素電極109との間には絶縁材料が配置されているため、寄生容量が存在する。本実施形態では、第1層メタル11A2と画素電極109との間に配置される第2段差緩和補助層135Bとして、誘電率の低い絶縁材料を選択するようにしている。例えば、通常、絶縁材料として利用される、SiO、SiNに代えて、ポリイミド等の誘電率が低い材料を用いて第2段差緩和補助層135Bを形成すれば良い。 Incidentally, since an insulating material is disposed between the first layer metal 11A2 and the pixel electrode 109, there is a parasitic capacitance. In the present embodiment, an insulating material having a low dielectric constant is selected as the second step relaxation assisting layer 135B disposed between the first layer metal 11A2 and the pixel electrode 109. For example, the second step relaxation assisting layer 135B may be formed using a material having a low dielectric constant, such as polyimide, instead of SiO 2 and SiN that are normally used as insulating materials.

また、第2段差緩和補助層135Bは、第1段差緩和補助層135Aに比べて、膜厚を相対的に厚くするのが望ましい。このようにすれば、第1層メタル11A2と画素電極109との距離が拡がるので、寄生容量を下げることができる。   In addition, it is desirable that the second step relief assisting layer 135B has a relatively thick film thickness as compared to the first step relief assisting layer 135A. In this way, the distance between the first layer metal 11A2 and the pixel electrode 109 is increased, so that the parasitic capacitance can be reduced.

また、第1層メタル11A2と画素電極109との間の寄生容量を下げる方法としては、例えば、第2段差緩和補助層135Bをベタ膜状に形成するのではなく、図7(a)に示すようなドット状、図7(b)、(c)に示すようなストライプ状に形成するようにしても良い。なお、図7(b)と図7(c)との違いは、ストライプ方向が90度異なる点である。   Further, as a method for reducing the parasitic capacitance between the first layer metal 11A2 and the pixel electrode 109, for example, the second step relief assisting layer 135B is not formed in a solid film shape, but shown in FIG. Such dot shapes may be formed in a stripe shape as shown in FIGS. 7B and 7C. The difference between FIG. 7B and FIG. 7C is that the stripe direction differs by 90 degrees.

図7(a)、(b)、(c)に示した第2段差緩和補助層135Bによれば、図8(a)に示すように、凹部136の面積分だけ絶縁材料が減るので、寄生容量を低下させることができる。   According to the second step relaxation assisting layer 135B shown in FIGS. 7A, 7B, and 7C, the insulating material is reduced by the area of the recess 136 as shown in FIG. The capacity can be reduced.

画素電極109と第2段差緩和補助層135Bとの間には第2の層間絶縁膜32が形成されている。第2の層間絶縁膜32は、絶縁層の機能だけではなく、例えば有機樹脂などを塗布法(スピンコートやスリット等)で形成した場合、下地の層に対しての平坦化層との役割を担っている。その際、図7(a)、(b)、(c)に示したように、第2段差緩和補助層135Bをドット状あるいはストライプ状に配置する事で一定の周期で不連続のパターン配置を実現することで、上層である第2の層間絶縁膜32がより平坦化される効果を得ることができる。   A second interlayer insulating film 32 is formed between the pixel electrode 109 and the second step relaxation assisting layer 135B. The second interlayer insulating film 32 serves not only as a function of the insulating layer but also as a planarizing layer with respect to the underlying layer when, for example, an organic resin or the like is formed by a coating method (spin coating or slitting). I'm in charge. At that time, as shown in FIGS. 7A, 7B, and 7C, discontinuous pattern arrangement is performed at a constant period by arranging the second step relief assisting layer 135B in a dot shape or a stripe shape. By realizing this, it is possible to obtain an effect that the second interlayer insulating film 32 as an upper layer is further planarized.

例えば、駆動素子部11を覆う下地層30は、該駆動素子部11の設計次第で第1層メタル11A1、A1および第2層メタル11A2,B2のレイアウトや積層構造が複雑になる。すると、第2の層間絶縁膜32を形成する直前の膜面(下地層30の表面)に凹凸が生じやすくなる。この場合、第2段差緩和補助層135Bをベタ膜状で形成すると、図8(b)に示すように、該第2段差緩和補助層135B上の第2の層間絶縁膜32も表面に段差が生じる。   For example, the underlying layer 30 covering the drive element unit 11 has a complicated layout and laminated structure of the first layer metals 11A1, A1 and the second layer metals 11A2, B2 depending on the design of the drive element unit 11. Then, irregularities are likely to occur on the film surface (the surface of the base layer 30) immediately before the second interlayer insulating film 32 is formed. In this case, when the second step relaxation assisting layer 135B is formed in a solid film shape, as shown in FIG. 8B, the second interlayer insulating film 32 on the second step mitigation assisting layer 135B also has a step on the surface. Arise.

これに対し、図7(a)、(b)、(c)に示したように、第2段差緩和補助層135Bを一定の周期で不連続のパターン配置とすれば、第2段差緩和補助層135Bの上面は下地層30の凹凸の影響を受け難くなる。よって、第2段差緩和補助層135Bとして濡れ性がより高い材料を用いれば、結果的に第2の層間絶縁膜32の膜厚均一性が向上し、結果的に、該第2の層間絶縁膜32上に形成される画素電極109および該画素電極109上に形成される機能層10の膜厚均一性を高めることができる。   On the other hand, as shown in FIGS. 7A, 7B, and 7C, if the second level difference mitigation auxiliary layer 135B has a discontinuous pattern arrangement at a constant period, the second level difference mitigation auxiliary layer. The upper surface of 135B is hardly affected by the unevenness of the underlayer 30. Therefore, if a material with higher wettability is used as the second step relaxation assisting layer 135B, the film thickness uniformity of the second interlayer insulating film 32 is improved as a result, and as a result, the second interlayer insulating film The film thickness uniformity of the pixel electrode 109 formed on the pixel 32 and the functional layer 10 formed on the pixel electrode 109 can be improved.

なお、図7(a)、(b)、(c)に示した、ドット形状およびストライプ形状の周期(ライン&スペース)をより高周期(高精細)にすることでより大きな効果が得られる。なお、第2の層間絶縁膜32の平坦性を向上させる効果を得る場合、ストライプ形状よりドット形状の方を選択した方が好ましい。   Note that a greater effect can be obtained by setting the period (line and space) of the dot shape and stripe shape shown in FIGS. 7A, 7B, and 7C to a higher period (high definition). In order to obtain the effect of improving the flatness of the second interlayer insulating film 32, it is preferable to select the dot shape rather than the stripe shape.

(電子機器)
次に、上記電気光学装置1を備える電子機器の具体例について、図9、図10及び図11を参照して説明する。
図9は、携帯電話200の一例を示す斜視図である。携帯電話200は、図9に示すように、携帯電話本体201を備え、この携帯電話本体201に設けられた表示部202に上記電気光学装置1を用いた例である。
(Electronics)
Next, specific examples of the electronic apparatus including the electro-optical device 1 will be described with reference to FIGS. 9, 10, and 11.
FIG. 9 is a perspective view showing an example of the mobile phone 200. As shown in FIG. 9, the cellular phone 200 is an example in which the cellular phone main body 201 is provided, and the electro-optical device 1 is used for the display unit 202 provided in the cellular phone main body 201.

図10は、腕時計300の一例を示す斜視図である。腕時計300は、図10に示すように、時計本体301を備え、この時計本体301に設けられた表示部302に上記電気光学装置1を用いた例である。   FIG. 10 is a perspective view showing an example of a wrist watch 300. As shown in FIG. 10, the wristwatch 300 includes a timepiece main body 301, and the electro-optical device 1 is used for a display unit 302 provided in the timepiece main body 301.

図11は、パーソナルコンピューターなどの携帯型情報処理装置400の一例を示す斜視図である。携帯型情報処理装置400は、図11に示すように、装置本体401を備え、この装置本体401に設けられた表示部402に上記電気光学装置1を用いた例である。   FIG. 11 is a perspective view showing an example of a portable information processing apparatus 400 such as a personal computer. As shown in FIG. 11, the portable information processing apparatus 400 includes an apparatus main body 401 and is an example in which the electro-optical device 1 is used for a display unit 402 provided in the apparatus main body 401.

また、上記電気光学装置1を備えた電子機器としては、それ以外にも、例えば、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、ビューファインダー型またはモニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワークステーション、テレビ電話機、POS端末機などの表示部を備えた電子機器を挙げることができる。   In addition, as an electronic apparatus including the electro-optical device 1, for example, a digital still camera, a vehicle-mounted monitor, a digital video camera, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, An electronic device having a display unit such as a pager, an electronic notebook, a calculator, a workstation, a video phone, or a POS terminal can be given.

なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、段差緩和補助層35、135を下地層30の内部に配置すること(埋め込むこと)で下地層30の上面を平坦化する場合を例に挙げたが、段差緩和補助層35、135を下地層30の上面に設置することで下地層30の上面、すなわち、画素電極109を形成する面の段差を低減するようにしてもよい。
In addition, this invention is not necessarily limited to the thing of the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, in the above-described embodiment, the case where the upper surface of the underlayer 30 is flattened by arranging (embedding) the step relief assisting layers 35 and 135 inside the underlayer 30 has been described as an example. 35 and 135 may be provided on the upper surface of the underlayer 30 to reduce the level difference between the upper surface of the underlayer 30, that is, the surface on which the pixel electrode 109 is formed.

例えば、上記実施形態では、隔壁24が無機隔壁24aと有機隔壁24bとを備えた2段構造となっているが、このような構造に必ずしも限定されるものではなく、機能膜を形成する薄膜に合わせて、段差部の構造や配置、数などを適宜変更することが可能である。   For example, in the above-described embodiment, the partition wall 24 has a two-stage structure including the inorganic partition wall 24a and the organic partition wall 24b. However, the structure is not necessarily limited to such a structure, and a thin film forming a functional film is used. In addition, the structure, arrangement, number, and the like of the stepped portions can be changed as appropriate.

また、上記実施形態では、電気光学装置の一例として、有機EL素子を有する電気光学装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、電気的な作用により光学特性が変化する電気光学装置に対して幅広く適用することが可能である。   In the above-described embodiment, an electro-optical device having an organic EL element has been described as an example of an electro-optical device. However, the present invention is not limited to this, and optical characteristics are obtained by an electrical action. The present invention can be widely applied to electro-optical devices in which the angle changes.

また、上記実施形態では、アクティブマトリックス型の電気光学装置としてTFTを駆動素子やスイッチング素子として用いた場合を説明したが、駆動素子やスイッチング素子としてTFD(薄膜ダイオード)を用いることもできる。また、アクティブマトリックス型の電気光学装置ではなく、パッシブマトリックス型の電気光学装置にも同様に適用することが可能である。   In the above embodiment, the case where a TFT is used as a drive element or a switching element as an active matrix type electro-optical device has been described. However, a TFD (thin film diode) can also be used as the drive element or the switching element. Further, the present invention can be similarly applied to a passive matrix electro-optical device instead of an active matrix electro-optical device.

A,A1…画素領域、1,1A…電気光学装置、10…機能層、11…駆動素子部、11A1,11A2…第1層メタル、11B1,11B2…第2層メタル、100…基板、24…隔壁、30…下地層、31…第1の層間絶縁膜、32…第2の層間絶縁膜、33…コンタクトホール、35,135…段差緩和補助層、35A,135A…第1段差緩和補助層、35B,135B…第2段差緩和補助層、100…基板、108…駆動用TFT(スイッチング素子)、109…画素電極。 A, A1... Pixel region, 1, 1A... Electro-optical device, 10... Functional layer, 11... Drive element section, 11 A 1 and 11 A 2. Partition wall 30... Base layer 31. First interlayer insulating film 32. Second interlayer insulating film 33. Contact hole 35 35 135 Step relief auxiliary layer 35 A 135 A First step relief auxiliary layer 35B, 135B ... second level difference relief layer, 100 ... substrate, 108 ... driving TFT (switching element), 109 ... pixel electrode.

Claims (14)

基板と、
前記基板上に設けられた駆動素子部と、前記駆動素子部を覆う下地層と、
前記下地層上に設けられる隔壁と、
前記下地層および前記隔壁により区画される複数の画素領域と、
前記画素領域に配置され、液滴吐出法により形成された機能層と、
前記下地層上或いは前記下地層内部に配置され、前記駆動素子部により前記画素領域内で生じる段差を緩和させる段差緩和補助層と、
を備える電気光学装置。
A substrate,
A driving element unit provided on the substrate; a base layer covering the driving element unit;
A partition wall provided on the underlayer;
A plurality of pixel regions defined by the base layer and the partition;
A functional layer disposed in the pixel region and formed by a droplet discharge method;
A step relief assisting layer that is disposed on or within the foundation layer and relaxes a step produced in the pixel region by the drive element portion;
An electro-optical device.
前記下地層は、少なくとも一つの層間膜を含む積層構造を有する
請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the base layer has a laminated structure including at least one interlayer film.
前記駆動素子部は、少なくとも一つの配線層を含み、
前記段差緩和補助層は、前記配線層と同じ材料から形成された第1の緩和層を含む
請求項2に記載の電気光学装置。
The drive element unit includes at least one wiring layer,
The electro-optical device according to claim 2, wherein the step relaxation assisting layer includes a first relaxation layer formed of the same material as the wiring layer.
前記段差緩和補助層は、前記配線層と異なる材料から形成された第2の緩和層を含む
請求項2又は3に記載の電気光学装置。
The electro-optical device according to claim 2, wherein the step relief assisting layer includes a second relaxation layer formed of a material different from that of the wiring layer.
前記第2の緩和層は、絶縁材料から形成される
請求項4に記載の電気光学装置。
The electro-optical device according to claim 4, wherein the second relaxation layer is formed of an insulating material.
前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、
前記第2の緩和層は、前記第1の緩和層に比べて膜厚が厚い
請求項5に記載の電気光学装置。
In the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer,
The electro-optical device according to claim 5, wherein the second relaxation layer is thicker than the first relaxation layer.
前記第2の緩和層は、平面形状がドット状あるいはストライプ状である
請求項5又は6に記載の電気光学装置。
The electro-optical device according to claim 5, wherein the second relaxing layer has a dot shape or a stripe shape in plan view.
前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、
前記第1の緩和層のみで所定の前記段差が緩和され、且つ、前記第1の緩和層は前記配線層に比べて膜厚が厚い
請求項5〜7のいずれか一項に記載の電気光学装置。
In the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer,
The electro-optic according to any one of claims 5 to 7, wherein the predetermined step is relaxed only by the first relaxing layer, and the first relaxing layer is thicker than the wiring layer. apparatus.
前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、
前記第2の緩和層のみで所定の前記段差が緩和され、且つ、前記第2の緩和層は前記配線層に比べて膜厚が厚い
請求項5〜7のいずれか一項に記載の電気光学装置。
In the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer,
The electro-optic according to any one of claims 5 to 7, wherein the predetermined step is relaxed only by the second relaxing layer, and the second relaxing layer is thicker than the wiring layer. apparatus.
前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、
前記第1の緩和層および前記第2の緩和層により前記段差が緩和され、且つ、前記第1の緩和層は前記配線層に比べて膜厚が厚い
請求項5〜7のいずれか一項に記載の電気光学装置。
In the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer,
The level difference is relaxed by the first relaxation layer and the second relaxation layer, and the first relaxation layer is thicker than the wiring layer. The electro-optical device described.
前記段差緩和補助層が前記第1の緩和層および前記第2の緩和層を含む場合において、
前記第1の緩和層および前記第2の緩和層により所定の前記段差が緩和され、且つ、前記第2の緩和層は前記配線層に比べて膜厚が厚い
請求項5〜7のいずれか一項に記載の電気光学装置。
In the case where the step relaxation assisting layer includes the first relaxation layer and the second relaxation layer,
The predetermined relaxation step is relaxed by the first relaxation layer and the second relaxation layer, and the second relaxation layer is thicker than the wiring layer. The electro-optical device according to Item.
前記画素領域の全域において、前記下地層の表面の段差テーパー角が30度以下である
請求項1〜11のいずれか一項に記載の電気光学装置。
12. The electro-optical device according to claim 1, wherein a step taper angle of the surface of the base layer is 30 degrees or less over the entire pixel region.
前記画素領域の全域において、前記下地層の表面に生じている高低差が50nm以下である
請求項1〜12のいずれか一項に記載の電気光学装置。
The electro-optical device according to claim 1, wherein a height difference generated on a surface of the base layer is 50 nm or less over the entire pixel region.
請求項1〜13のいずれか一項に記載の電気光学装置を備える電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2015039946A 2015-03-02 2015-03-02 Electro-optic device and electronic apparatus Pending JP2016162583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015039946A JP2016162583A (en) 2015-03-02 2015-03-02 Electro-optic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015039946A JP2016162583A (en) 2015-03-02 2015-03-02 Electro-optic device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2016162583A true JP2016162583A (en) 2016-09-05

Family

ID=56845410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015039946A Pending JP2016162583A (en) 2015-03-02 2015-03-02 Electro-optic device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2016162583A (en)

Similar Documents

Publication Publication Date Title
US8507897B2 (en) Organic EL element having a partition with a step, method for manufacturing organic EL element, organic EL device, and electronic apparatus
US8237357B2 (en) Method for manufacturing organic electroluminescent device and organic electroluminescent device
JP4211804B2 (en) Device, film forming method and device manufacturing method
JP5326999B2 (en) Organic EL device, method for manufacturing organic EL device, electronic device
JP4953166B2 (en) Manufacturing method of display panel
JP2005327674A (en) Organic electroluminescent display element, display device having the same, and manufacturing method thereof
JP2007311236A (en) Device, film forming method, and manufacturing method of device
JP2007080603A (en) Method for forming film pattern, method for manufacturing device, and organic electroluminescence device
JP2009081097A (en) Electrooptical device and electronic apparatus
US7294960B2 (en) Organic electroluminescent device with HIL/HTL specific to each RGB pixel
US11158681B2 (en) OLED display device and method of manufacturing OLED display device
JP2006310106A (en) Organic electroluminescent device and manufacturing method thereof
JP5076295B2 (en) Film pattern forming method, device manufacturing method, organic electroluminescence apparatus
JP2011096376A (en) Optical device, method of manufacturing the same, and electronic apparatus
JP2015197956A (en) Electrooptic device and electronic equipment
JP2009259570A (en) Organic electroluminescent device and electronic equipment
JP2016162877A (en) Electro-optic device and electronic apparatus
JP2016162583A (en) Electro-optic device and electronic apparatus
JP2016195028A (en) Barrier rib structure, formation method of barrier rib structure, electro-optical device, and electronic device
JP2011096375A (en) Optical device, method of manufacturing the same, and electronic apparatus
JP2016177993A (en) Method of manufacturing electrooptic device and electronic equipment
JP5045389B2 (en) Method for manufacturing organic electroluminescence device
JP2009211904A (en) Electro-optical device and electronic apparatus
JP4492368B2 (en) LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5201097B2 (en) Organic EL device, method for manufacturing organic EL device, electronic device