JP2016160164A - Crystal growth method - Google Patents

Crystal growth method Download PDF

Info

Publication number
JP2016160164A
JP2016160164A JP2015043197A JP2015043197A JP2016160164A JP 2016160164 A JP2016160164 A JP 2016160164A JP 2015043197 A JP2015043197 A JP 2015043197A JP 2015043197 A JP2015043197 A JP 2015043197A JP 2016160164 A JP2016160164 A JP 2016160164A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
crystal growth
silicon substrate
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015043197A
Other languages
Japanese (ja)
Inventor
昌和 荒井
Masakazu Arai
昌和 荒井
亮 中尾
Akira Nakao
亮 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015043197A priority Critical patent/JP2016160164A/en
Publication of JP2016160164A publication Critical patent/JP2016160164A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To grow a semiconductor, having a larger coefficient of thermal expansion than a substrate, into a crystal with higher crystallinity.SOLUTION: In a step S101, a semiconductor substrate placed on a substrate table in a film deposition room is heated (heating process). In a step S102, an interval between the substrate and a discharge part for raw material gas is controlled (interval control process). Here, the interval between the substrate and discharge part is controlled to be smaller as the difference in coefficient of thermal expansion between the substrate and semiconductor layer is larger. In a step S103, the raw material gas discharged from the discharge part is supplied onto the substrate being heated so as to grow a semiconductor layer into crystal on the substrate (crystal growth process).SELECTED DRAWING: Figure 1

Description

本発明は、シリコンなどの基板の上にＩＩＩ−Ｖ族化合物半導体などの半導体材料を結晶成長する結晶成長方法に関する。   The present invention relates to a crystal growth method for crystal growth of a semiconductor material such as a III-V compound semiconductor on a substrate such as silicon.

シリコン基板上の電子回路や光導波路に、ＩＩＩ−Ｖ族化合物による半導体レーザを集積することができれば、高速な光配線と電子回路の融合や、小型の光集積回路と光源の一括形成が可能となる。半導体レーザは、ＩｎＰ基板上に形成したＩｎＧａＡｓＰやＩｎＧａＡｌＡｓ系の量子井戸活性層や、ＧａＡｓ基板上に形成したＩｎＧａＡｓ量子井戸活性層やＧａＩｎＮＡｓ量子井戸活性層、ＩｎＡｓ量子ドットなどから構成されてきた。   If a semiconductor laser based on a III-V compound can be integrated in an electronic circuit or optical waveguide on a silicon substrate, high-speed optical wiring and electronic circuits can be integrated, and a compact optical integrated circuit and a light source can be collectively formed. Become. Semiconductor lasers have been composed of InGaAsP and InGaAlAs quantum well active layers formed on InP substrates, InGaAs quantum well active layers, GaInNAs quantum well active layers, InAs quantum dots, and the like formed on GaAs substrates.

これらの材料系とシリコンとは、格子定数、熱膨張係数などの物性値が大きく異なる。このため、ＩＩＩ−Ｖ族化合物半導体を、シリコン基板の上に直接結晶成長することは容易ではない。基板と成長させる半導体との間の大きな格子定数差により、結晶成長時に歪が蓄積し、大きく基板が反り、ミスフィット転位が発生し、結晶性が大幅に劣化するなどの問題がある。また、大きな熱膨張係数差により、成長温度から冷却する際に大きな歪により結晶成長させた層にクラックが発生するなどの問題があった。   These material systems and silicon differ greatly in physical properties such as lattice constant and thermal expansion coefficient. For this reason, it is not easy to grow a III-V group compound semiconductor directly on a silicon substrate. Due to the large lattice constant difference between the substrate and the semiconductor to be grown, there is a problem that strain is accumulated during crystal growth, the substrate is greatly warped, misfit dislocation occurs, and crystallinity is greatly deteriorated. In addition, due to a large difference in thermal expansion coefficient, there is a problem that a crack is generated in a layer grown by crystal due to a large strain when cooled from the growth temperature.

これらのような問題に対して、シリコン基板の裏側に溝を形成することで、反りによって基板上に結晶成長した半導体にクラックが入るのを防ぐ技術が提案されている（特許文献１参照）。しかし、この技術は、部分的に歪を逃がす構造であり、根本的に熱膨張係数差に起因した歪みをなくすわけではなかった。   In order to solve such problems, a technique has been proposed in which a groove is formed on the back side of a silicon substrate to prevent cracks from occurring in a semiconductor crystal-grown on the substrate due to warping (see Patent Document 1). However, this technique has a structure in which strain is partially released, and the distortion due to the difference in thermal expansion coefficient has not been completely eliminated.

特開平０７−２７３０２５号公報Japanese Patent Application Laid-Open No. 07-273025

以上に説明したように、従来では、シリコン基板上のＧａＡｓ、ＩｎＰ、ＧａＮなどのＩＩＩ−Ｖ族化合物半導体をエピタキシャル成長させようとすると、基板と成長層との間の熱膨張係数差が大きいことを起因とし、冷却時にクラックが発生し、結晶性の劣化や信頼性の劣化を引き起こすという問題があった。   As described above, conventionally, when a III-V compound semiconductor such as GaAs, InP, or GaN on a silicon substrate is epitaxially grown, the difference in thermal expansion coefficient between the substrate and the growth layer is large. As a result, there was a problem that cracks occurred during cooling, leading to deterioration of crystallinity and reliability.

本発明は、以上のような問題点を解消するためになされたものであり、基板より熱膨張係数がより大きな半導体を、より高い結晶性で結晶成長できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to enable a crystal growth of a semiconductor having a higher thermal expansion coefficient than that of a substrate with higher crystallinity.

本発明に係る結晶成長方法は、成膜室内の基板台の上に載置された半導体基板を加熱する加熱工程と、基板と原料ガスの吐出部との間隔を制御する間隔制御工程と、加熱されている基板の上に、吐出部より吐出した原料ガスを供給して基板の上に半導体層を結晶成長させる結晶成長工程とを備え、間隔制御工程では、基板と半導体層との間の熱膨張係数の差が大きいほど、基板と吐出部との間隔を小さくする状態に制御する。   The crystal growth method according to the present invention includes a heating step of heating a semiconductor substrate placed on a substrate stage in a film forming chamber, an interval control step of controlling an interval between the substrate and a source gas discharge unit, and heating. And a crystal growth step of supplying a source gas discharged from the discharge portion onto the substrate and crystal-growing a semiconductor layer on the substrate. In the interval control step, heat between the substrate and the semiconductor layer is provided. The larger the difference between the expansion coefficients, the smaller the distance between the substrate and the discharge unit is controlled.

上記結晶成長方法において、基板はシリコンから構成され、半導体層は、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかまたはこれらの混晶から構成したものである。   In the crystal growth method, the substrate is made of silicon, and the semiconductor layer is made of GaAs, InP, GaN, or a mixed crystal thereof.

以上説明したように、本発明によれば、基板と半導体層との間の熱膨張係数の差が大きいほど、基板と吐出部との間隔を小さくするようにしたので、基板と結晶成長させた半導体層との間の熱膨張係数差を抑え、基板より熱膨張係数がより大きな半導体を、より高い結晶性で結晶成長できるようになるという優れた効果が得られる。   As described above, according to the present invention, the larger the difference in the coefficient of thermal expansion between the substrate and the semiconductor layer, the smaller the distance between the substrate and the discharge portion. It is possible to obtain an excellent effect that a difference in thermal expansion coefficient between the semiconductor layer and the semiconductor having a higher thermal expansion coefficient than that of the substrate can be grown with higher crystallinity.

図１は、本発明の実施の形態における結晶成長方法を説明するフローチャートである。FIG. 1 is a flowchart for explaining a crystal growth method according to an embodiment of the present invention. 図２は、実施の形態における結晶成長方法を実施する装置の構成を示す構成図である。FIG. 2 is a configuration diagram showing a configuration of an apparatus for carrying out the crystal growth method according to the embodiment. 図３は、加熱を開始してからの時間と、シリコン基板の反り量変化との関係を示す特性図である。FIG. 3 is a characteristic diagram showing the relationship between the time after the start of heating and the change in warpage of the silicon substrate. 図４は、シリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔と、シリコン基板の反り量変化との関係を示す特性図である。FIG. 4 is a characteristic diagram showing the relationship between the distance between the silicon substrate W and the ejection surface of the shower head nozzle 106 and the change in the amount of warpage of the silicon substrate.

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における結晶成長方法を説明するフローチャートである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a flowchart for explaining a crystal growth method according to an embodiment of the present invention.

まず、ステップＳ１０１で、成膜室内の基板台の上に載置された半導体基板を加熱する（加熱工程）。また、ステップＳ１０２で、基板と原料ガスの吐出部との間隔を制御する（間隔制御工程）。この制御では、基板と半導体層との間の熱膨張係数の差が大きいほど、基板と吐出部との間隔を小さくする状態に制御する。   First, in step S101, a semiconductor substrate placed on a substrate table in a film formation chamber is heated (heating process). In step S102, the interval between the substrate and the source gas discharge unit is controlled (interval control step). In this control, as the difference in thermal expansion coefficient between the substrate and the semiconductor layer is larger, the distance between the substrate and the discharge unit is controlled to be smaller.

次に、ステップＳ１０３で、加熱されている基板の上に、吐出部より吐出した原料ガスを供給して基板の上に半導体層を結晶成長させる（結晶成長工程）。なお、ステップＳ１０１とステップＳ１０２とは、順序を入れ替えても良い。   Next, in step S103, the source gas discharged from the discharge unit is supplied onto the heated substrate to grow a semiconductor layer on the substrate (crystal growth step). Note that the order of step S101 and step S102 may be interchanged.

ここで、上述した結晶成長を実施する装置について簡単に説明する。この装置は、例えば、化学的気相成長（Chemical Vapor Deposition；ＣＶＤ）装置である。図２に示すように、まず、気相による膜の形成（成膜）処理が行われる成膜室１０１と、成膜室１０１の内部に配置された基板台１０２と、基板台１０２に組み込まれた温度制御機構１０３とを備える。成膜室１０１は、図示しないゲートバルブを備えて成膜対象のシリコン基板Ｗの搬入搬出を可能とし、ゲートバルブを閉じることで内部を密閉された空間とする。また、成膜室１０１には、例えば、ロータリーポンプなどの真空ポンプからなる排気機構１０４が接続されている。排気機構１０４は、成膜室排気バルブ１２１により開閉が制御されている排気配管１０５を介して成膜室１０１に接続されている。排気機構１０４により、成膜室１０１内部の排気を可能としている。   Here, an apparatus for performing the above-described crystal growth will be briefly described. This apparatus is, for example, a chemical vapor deposition (CVD) apparatus. As shown in FIG. 2, first, a film formation chamber 101 in which a film formation (film formation) process is performed in a gas phase, a substrate table 102 disposed inside the film formation chamber 101, and a substrate table 102 are assembled. Temperature control mechanism 103. The film formation chamber 101 is provided with a gate valve (not shown) so that the silicon substrate W to be formed can be loaded and unloaded, and the inside is closed by closing the gate valve. The film forming chamber 101 is connected to an exhaust mechanism 104 formed of a vacuum pump such as a rotary pump. The exhaust mechanism 104 is connected to the film forming chamber 101 via an exhaust pipe 105 whose opening and closing is controlled by a film forming chamber exhaust valve 121. The exhaust mechanism 104 can exhaust the film formation chamber 101.

また、成膜室１０１の内部の基板台１０２の上には、複数の吐出孔（ノズル）を備えたシャワーヘッドノズル（原料ガス吐出部）１０６が配置されている。また、シャワーヘッドノズル１０６には、原料ガス供給配管１０７が接続され、原料ガス供給部１０８からの原料ガスが供給可能とされている。原料ガス供給部１０８によるシャワーヘッドノズル１０６への原料ガスの供給は、原料ガスバルブ１２２の開閉動作により制御される。原料ガス供給配管１０７より供給される原料ガスは、シャワーヘッドノズル１０６に導入され、シャワーヘッドノズル１０６の吐出口より吐出し、基板台１０２の上に載置されているシリコン基板Ｗの上に供給される。   A shower head nozzle (raw material gas discharge unit) 106 having a plurality of discharge holes (nozzles) is disposed on the substrate table 102 inside the film forming chamber 101. The shower head nozzle 106 is connected to a source gas supply pipe 107 so that source gas from the source gas supply unit 108 can be supplied. The supply of the source gas to the shower head nozzle 106 by the source gas supply unit 108 is controlled by the opening / closing operation of the source gas valve 122. The source gas supplied from the source gas supply pipe 107 is introduced into the shower head nozzle 106, discharged from the outlet of the shower head nozzle 106, and supplied onto the silicon substrate W placed on the substrate table 102. Is done.

原料ガス供給部１０８は、例えば、Ｉｎ原料であるトリメチルインジウム（ＴＭＩ），Ｇａ原料であるトリメチルガリウム（ＴＭＧ）やトリエチルガリウム（ＴＥＧ）、Ａｌ原料であるトリメチルアルミニウム（ＴＭＡ）、Ａｓ原料であるアルシン（ＡｓＨ3）、Ｐ原料であるホスフィン（ＰＨ3）などの原料ガスを供給する。 The source gas supply unit 108 includes, for example, trimethylindium (TMI) as an In source, trimethylgallium (TMG) and triethylgallium (TEG) as a Ga source, trimethylaluminum (TMA) as an Al source, and arsine as an As source. Source gases such as (AsH 3 ) and phosphine (PH 3 ) as a P source are supplied.

例えば、ＴＭＩおよびホスフィンを、所定量のキャリアガス（水素ガス）とともに供給することで、シリコン基板Ｗの上にＩｎＰを結晶成長させることができる。また例えば、ＴＭＧおよびアルシンを、所定量のキャリアガスとともに供給することで、シリコン基板Ｗの上にＧａＡｓを結晶成長させることができる。また例えば、所定の流量比としたＴＭＩ，ＴＭＧ，アルシンを、所定量のキャリアガスとともに供給することで、シリコン基板Ｗの上にＩｎＧａＡｓを結晶成長させることができる。所定の流量比としたＴＭＩ，ＴＭＧ，ＴＭＡ，アルシンを、所定量のキャリアガスとともに供給することで、シリコン基板Ｗの上にＩｎＧａＡｌＡｓを結晶成長させることができる。   For example, InP can be grown on the silicon substrate W by supplying TMI and phosphine together with a predetermined amount of carrier gas (hydrogen gas). Also, for example, GaAs can be grown on the silicon substrate W by supplying TMG and arsine together with a predetermined amount of carrier gas. Further, for example, by supplying TMI, TMG, and arsine having a predetermined flow rate ratio together with a predetermined amount of carrier gas, InGaAs can be grown on the silicon substrate W. InGaAlAs can be grown on the silicon substrate W by supplying TMI, TMG, TMA, and arsine with a predetermined flow rate ratio together with a predetermined amount of carrier gas.

上述したＣＶＤ装置において、例えば、シャワーヘッドノズル１０６を基板台１０２の平面の法線方向に移動させることで、原料ガスの吐出部であるシャワーヘッドノズル１０６とシリコン基板Ｗとの間隔を制御することができる。また、基板台１０２を、この平面の法線方向に移動させることで、シャワーヘッドノズル１０６とシリコン基板Ｗとの間隔を制御してもよい。   In the above-described CVD apparatus, for example, by moving the shower head nozzle 106 in the normal direction of the plane of the substrate table 102, the distance between the shower head nozzle 106, which is a source gas discharge unit, and the silicon substrate W is controlled. Can do. Further, the distance between the shower head nozzle 106 and the silicon substrate W may be controlled by moving the substrate table 102 in the normal direction of the plane.

例えば、上記装置を用い、シリコン基板Ｗの上にＩＩＩ−Ｖ族化合物半導体を結晶成長させる場合を考える。このような結晶成長においては、前述したように、シリコン基板Ｗ上に格子定数が異なるＩＩＩ−Ｖ族半導体を結晶成長することになるが、成長温度での格子定数差に応じたミスフィット転位が発生し、格子歪を緩和する。これに対し、結晶成長が終了し、成膜室１０１を排気するとともに温度制御機構１０３による加熱を停止して搬出する段階になると、シリコン基板Ｗは冷却されることになる。この冷却時においては、ＩＩＩ−Ｖ族半導体に比べ、シリコンの熱膨張係数が小さいことにより、高温の結晶成長時に比較してＩＩＩ−Ｖ族半導体層はシリコン基板Ｗより大きく収縮し、シリコン基板Ｗの反りやクラックが発生する。   For example, consider a case where a III-V compound semiconductor crystal is grown on a silicon substrate W using the above apparatus. In such crystal growth, as described above, a group III-V semiconductor having a different lattice constant is grown on the silicon substrate W. However, misfit dislocations according to the difference in lattice constant at the growth temperature occur. Occurs and relaxes the lattice distortion. On the other hand, when the crystal growth is completed and the film formation chamber 101 is evacuated and heating by the temperature control mechanism 103 is stopped, the silicon substrate W is cooled. At the time of cooling, the thermal expansion coefficient of silicon is smaller than that of the group III-V semiconductor, so that the group III-V semiconductor layer contracts more than the silicon substrate W as compared with the case of high-temperature crystal growth. Warpage and cracks occur.

上述した反りやクラックの発生を抑えるためには、成長させているＩＩＩ−Ｖ族半導体層の温度変化よりも、シリコン基板Ｗの温度が大きく変化するようにすればよい。例えば、基板台１０２に載置されているシリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔を、数ｍｍ程度まで接近させればよい。このようにすることで、低温の原料ガスと高温の温度制御機構１０３とに挾まれたシリコン基板Ｗ内部の厚さ方向の温度勾配は大きくなる。   In order to suppress the occurrence of the above-described warpage and cracks, the temperature of the silicon substrate W may be changed more greatly than the temperature change of the growing group III-V semiconductor layer. For example, the distance between the silicon substrate W placed on the substrate table 102 and the discharge surface of the shower head nozzle 106 may be brought close to about several mm. By doing so, the temperature gradient in the thickness direction inside the silicon substrate W sandwiched between the low temperature source gas and the high temperature control mechanism 103 is increased.

以下、吐出部と基板との間隔を変えた２種類の基板の反りを結晶成長装置内で測定した結果について説明する。この測定では、厚さ２８０μｍ、直径５センチ（２インチ）の円形シリコン基板を用いた。また、実際には結晶成長をせず、シャワーヘッドノズル１０６よりキャリアガス（水素ガス）を吐出させ、シリコン基板の反りを測定した。また、反りの測定では、成膜室内に設けた光学的な反り量を測定する装置で実施した。   Hereinafter, the results of measuring the warpage of two types of substrates in which the interval between the discharge section and the substrate is changed in the crystal growth apparatus will be described. In this measurement, a circular silicon substrate having a thickness of 280 μm and a diameter of 5 cm (2 inches) was used. In addition, the crystal growth was not actually performed, carrier gas (hydrogen gas) was discharged from the shower head nozzle 106, and the warpage of the silicon substrate was measured. In addition, the measurement of the warpage was performed with an apparatus for measuring the amount of optical warpage provided in the film formation chamber.

図３に示すように、シリコン基板Ｗに対してシャワーヘッドノズル１０６の吐出面を数ｍｍ程度まで近づけることで、シリコン基板Ｗの反り量を大きくすることができる。図３の縦軸は、曲率半径の逆数を表し、この値が大きいほど、大きく基板が反っていることを表している。なお、図３の横軸は、加熱を開始してからの時間である。時間の結果とともに、シリコン基板Ｗの表面温度は上昇し、加熱開始初期の室温（約２５℃）から、約８００秒後には６５０℃となり、これ以降は一定の温度状態となっている。   As shown in FIG. 3, the warpage amount of the silicon substrate W can be increased by bringing the discharge surface of the shower head nozzle 106 close to the silicon substrate W to about several mm. The vertical axis in FIG. 3 represents the reciprocal of the radius of curvature, and the larger this value is, the greater the substrate is warped. In addition, the horizontal axis of FIG. 3 is the time from the start of heating. As the result of time increases, the surface temperature of the silicon substrate W rises, reaches 650 ° C. after about 800 seconds from the room temperature (about 25 ° C.) at the beginning of heating, and remains constant thereafter.

また、図３において、（ａ）は、シリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔を５ｍｍとした場合の結果を示している。また、図３において、（ｂ）は、シリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔を１６ｍｍとした場合の結果を示している。図３の結果を得るために用いた装置では、間隔１６ｍｍは、一般的な設定値である。図３に示すように、間隔５ｍｍの方が、間隔１６ｍｍよりも、シリコン基板Ｗの反りの変化量が大きくなっている。間隔を５ｍｍとすることで、基板内部の温度勾配による反りの変化量を大きくできることが分かる。また、異なる間隔条件間の反りの変化量の差は、温度制御機構１０３による基板加熱温度が大きいほど大きくなっている。   3A shows the result when the distance between the silicon substrate W and the discharge surface of the shower head nozzle 106 is 5 mm. In FIG. 3, (b) shows the result when the distance between the silicon substrate W and the discharge surface of the shower head nozzle 106 is 16 mm. In the apparatus used to obtain the result of FIG. 3, the interval of 16 mm is a general setting value. As shown in FIG. 3, the amount of change in warpage of the silicon substrate W is larger when the interval is 5 mm than when the interval is 16 mm. It can be seen that the amount of change in warpage due to the temperature gradient inside the substrate can be increased by setting the interval to 5 mm. Further, the difference in the amount of change in warpage between different spacing conditions increases as the substrate heating temperature by the temperature control mechanism 103 increases.

次に、シリコン基板Ｗの表面温度を６５０℃とした状態において、シリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔に対する、シリコン基板Ｗの反り量の変化について図４に示す。図４において、横軸は、シリコン基板Ｗとシャワーヘッドノズル１０６の吐出面との間隔であり、縦軸は、シリコン基板Ｗの反り両辺かを示している。   Next, FIG. 4 shows changes in the amount of warpage of the silicon substrate W with respect to the distance between the silicon substrate W and the discharge surface of the shower head nozzle 106 in a state where the surface temperature of the silicon substrate W is 650 ° C. In FIG. 4, the horizontal axis represents the distance between the silicon substrate W and the ejection surface of the shower head nozzle 106, and the vertical axis represents the warpage of the silicon substrate W.

図４に示すように、間隔を小さくするほど、基板下部が大きく膨張して基板台１０２の側に凸となる反り量が大きくなる。この状態は、シリコン基板Ｗ上にＩｎＰなどのＩＩＩ−Ｖ族半導体が結晶成長されている場合には、熱膨張量の差を減らす方向の膨張である。従って、間隔を小さくして基板台１０２の側により凸となるように反らせることで、熱膨張量の差を抑えて、高い結晶性のＩＩＩ−Ｖ族半導体をシリコン基板上への結晶成長させることが可能になる。なお、ＩｎＰに限らず、ＧａＡｓ、ＧａＮについても同様であり、また、これらの混晶であっても同様である。   As shown in FIG. 4, the smaller the interval, the larger the lower portion of the substrate and the greater the amount of warpage that protrudes toward the substrate table 102. This state is expansion in a direction that reduces the difference in thermal expansion when a group III-V semiconductor such as InP is grown on the silicon substrate W. Accordingly, by reducing the interval and making the substrate substrate 102 bend so as to be convex, the difference in thermal expansion can be suppressed, and a highly crystalline III-V group semiconductor can be grown on the silicon substrate. Is possible. The same applies to GaAs and GaN as well as InP, and the same applies to mixed crystals of these.

ところで、吐出部と基板との間隔は、基板と基板上に結晶成長させる半導体の熱膨張係数差および厚さにより、最適な値を選択するものとし、成長させている厚さの増加とともに、間隔を変化させることも可能である。また、２種類以上の熱膨張係数の異なる半導体を結晶成長させる際には、それぞれに対して最適な吐出部と基板との間隔を選択すればよい。   By the way, the interval between the discharge part and the substrate is selected according to the difference in the thermal expansion coefficient and the thickness of the semiconductor to be crystal-grown on the substrate and the substrate, and the interval is increased as the growing thickness increases. It is also possible to change. In addition, when two or more types of semiconductors having different thermal expansion coefficients are crystal-grown, an optimum interval between the discharge part and the substrate may be selected for each of them.

以上に説明したように、本発明によれば、基板と半導体層との間の熱膨張係数の差が大きいほど、基板と吐出部との間隔を小さくするようにしたので、基板より熱膨張係数がより大きな半導体を、より高い結晶性で結晶成長できるようになる。   As described above, according to the present invention, the larger the difference in the coefficient of thermal expansion between the substrate and the semiconductor layer, the smaller the distance between the substrate and the discharge portion. A larger semiconductor can be grown with higher crystallinity.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、シリコン基板の上にＩＩＩ−Ｖ族化合物半導体を結晶成長する場合を例に説明したが、これに限るものではなく、ＧａＡｓ基板などのＩＩＩ−Ｖ族化合物半導体基板の上に、より熱膨張係数の大きなＩＩＩ−Ｖ族化合物半導体を結晶成長する場合においても同様である。また、上述では、有機金属原料ガスを用いた一般的なＣＶＤ装置を例に説明したが、これに限るものではなく、原子層成長装置であっても同様である。   The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in the above description, the case where a III-V group compound semiconductor is crystal-grown on a silicon substrate has been described as an example. However, the present invention is not limited to this, and on a III-V group compound semiconductor substrate such as a GaAs substrate, The same applies to the case of crystal growth of a III-V compound semiconductor having a larger thermal expansion coefficient. In the above description, a general CVD apparatus using an organic metal source gas has been described as an example. However, the present invention is not limited to this, and the same applies to an atomic layer growth apparatus.

１０１…成膜室、１０２…基板台、１０３…温度制御機構、１０４…排気機構、１０５…排気配管、１０６…シャワーヘッドノズル（原料ガス吐出部）、１０７…原料ガス供給配管、１０８…原料ガス供給部、１２１…成膜室排気バルブ、１２２…原料ガスバルブ、Ｗ…基板。   DESCRIPTION OF SYMBOLS 101 ... Film-forming chamber, 102 ... Substrate stand, 103 ... Temperature control mechanism, 104 ... Exhaust mechanism, 105 ... Exhaust piping, 106 ... Shower head nozzle (source gas discharge part), 107 ... Source gas supply piping, 108 ... Source gas Supply part 121 ... Deposition chamber exhaust valve, 122 ... Raw material gas valve, W ... Substrate.

Claims (2)

成膜室内の基板台の上に載置された半導体基板を加熱する加熱工程と、
前記基板と原料ガスの吐出部との間隔を制御する間隔制御工程と、
加熱されている前記基板の上に、吐出部より吐出した原料ガスを供給して前記基板の上に半導体層を結晶成長させる結晶成長工程と
を備え、
前記間隔制御工程では、前記基板と前記半導体層との間の熱膨張係数の差が大きいほど、前記基板と前記吐出部との間隔を小さくする状態に制御する
ことを特徴とする結晶成長方法。 A heating step of heating the semiconductor substrate placed on the substrate table in the deposition chamber;
An interval control step of controlling an interval between the substrate and the source gas discharge unit;
A crystal growth step of supplying a source gas discharged from a discharge unit on the heated substrate to grow a semiconductor layer on the substrate;
In the spacing control step, the larger the difference in thermal expansion coefficient between the substrate and the semiconductor layer, the smaller the spacing between the substrate and the ejection portion is controlled. 請求項１記載の結晶成長方法において、
前記基板はシリコンから構成され、
前記半導体層は、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかまたはこれらの混晶から構成する
ことを特徴とする結晶成長方法。 The crystal growth method according to claim 1,
The substrate is made of silicon;
The semiconductor layer is composed of any one of GaAs, InP, and GaN or a mixed crystal thereof.
JP2015043197A 2015-03-05 2015-03-05 Crystal growth method Pending JP2016160164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015043197A JP2016160164A (en) 2015-03-05 2015-03-05 Crystal growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015043197A JP2016160164A (en) 2015-03-05 2015-03-05 Crystal growth method

Publications (1)

Publication Number Publication Date
JP2016160164A true JP2016160164A (en) 2016-09-05

Family

ID=56846273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015043197A Pending JP2016160164A (en) 2015-03-05 2015-03-05 Crystal growth method

Country Status (1)

Country Link
JP (1) JP2016160164A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273025A (en) * 1994-03-28 1995-10-20 Matsushita Electric Works Ltd Semiconductor substrate
JP2005064336A (en) * 2003-08-18 2005-03-10 Toyoda Gosei Co Ltd Method for manufacturing group iii nitride compound semiconductor substrate
JP2009167057A (en) * 2008-01-16 2009-07-30 Hitachi Cable Ltd Method for manufacturing nitride semiconductor substrate
JP2009295685A (en) * 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd Film deposition device
JP2010010440A (en) * 2008-06-27 2010-01-14 Sumitomo Electric Ind Ltd Film formation method
JP2010056565A (en) * 2009-11-27 2010-03-11 Ulvac Japan Ltd Apparatus for forming thin film

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273025A (en) * 1994-03-28 1995-10-20 Matsushita Electric Works Ltd Semiconductor substrate
JP2005064336A (en) * 2003-08-18 2005-03-10 Toyoda Gosei Co Ltd Method for manufacturing group iii nitride compound semiconductor substrate
JP2009167057A (en) * 2008-01-16 2009-07-30 Hitachi Cable Ltd Method for manufacturing nitride semiconductor substrate
JP2009295685A (en) * 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd Film deposition device
JP2010010440A (en) * 2008-06-27 2010-01-14 Sumitomo Electric Ind Ltd Film formation method
JP2010056565A (en) * 2009-11-27 2010-03-11 Ulvac Japan Ltd Apparatus for forming thin film

Similar Documents

Publication Publication Date Title
JP5276852B2 (en) Method for manufacturing group III nitride semiconductor epitaxial substrate
EP1801269B1 (en) Process for producing a free-standing III-N layer, and free-standing III-N substrate
CN101378015B (en) Group III nitride semiconductor and a manufacturing method thereof
JPH10173288A (en) Method for growing nitride-based iii-v compound semiconductor layer, and manufacture if nitride-based iii-v compound semiconductor substrate
JP2010269970A (en) Nitride semiconductor substrate
KR100895654B1 (en) Growth of nitride semiconductor crystals
JP2012222284A (en) Susceptor for epitaxial growth, and epitaxial growth device and epitaxial growth method using the same
KR20150007952A (en) Method for manufacturing semiconductor device
US8404571B2 (en) Film deposition method
JP5733258B2 (en) Manufacturing method of nitride semiconductor epitaxial wafer
US20090294774A1 (en) MANUFACTURING METHOD OF GaN THIN FILM TEMPLATE SUBSTRATE, GaN THIN FILM TEMPLATE SUBSTRATE AND GaN THICK FILM SINGLE CRYSTAL
US10304678B1 (en) Method for fabricating InGaP epitaxial layer by metal organic chemical vapor deposition (MOCVD)
US20100272141A1 (en) Nitride semiconductor freestanding substrate and manufacturing method of the same, and laser diode
JP2005536883A (en) MBE growth of AlGaN single layer or AlGaN multilayer structure
KR101335937B1 (en) Method for fabricating gan wafer using llo(laser lift-off) process
JP2012234924A (en) Manufacturing method of semiconductor epi wafer and gallium arsenic substrate
JP2016160164A (en) Crystal growth method
JP2005203418A (en) Nitride compound semiconductor substrate and its manufacturing method
JP2005183524A (en) Epitaxial substrate and its manufacturing method, and method of reducing dislocation
JP2012174731A (en) Vapor phase deposition method and compound semiconductor film formed by vapor phase deposition method
KR101681279B1 (en) Nitride thin film and manufacturing method thereof
JP7396614B2 (en) Semiconductor substrate and its manufacturing method
JP7185996B2 (en) Compound semiconductor manufacturing method
JP2786457B2 (en) Semiconductor device and method of manufacturing the same
JP2012101977A (en) Method for manufacturing nitride semiconductor substrate, and method for manufacturing nitride semiconductor self-standing substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529